DE10208766B4 - A process for preparing radiation-emitting semiconductor chips - Google Patents

A process for preparing radiation-emitting semiconductor chips

Info

Publication number
DE10208766B4
DE10208766B4 DE2002108766 DE10208766A DE10208766B4 DE 10208766 B4 DE10208766 B4 DE 10208766B4 DE 2002108766 DE2002108766 DE 2002108766 DE 10208766 A DE10208766 A DE 10208766A DE 10208766 B4 DE10208766 B4 DE 10208766B4
Authority
DE
Grant status
Grant
Patent type
Prior art keywords
compound semiconductor
temperature
substrate
layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE2002108766
Other languages
German (de)
Other versions
DE10208766A1 (en )
Inventor
Helmut Bolay
Volker Dr. Härle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSRAM Opto Semiconductors GmbH
Original Assignee
OSRAM Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types

Abstract

Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, bei dem zwischen einem Fremdsubstrat (1) und einer Verbindungshalbleiterschichtstruktur (4) eine Pufferschicht (2) aus Verbindungshalbleitermaterial aufgebracht wird, dadurch gekennzeichnet, daß eine einzige GaN-Pufferschicht mit einheitlicher Zusammensetzung und einer Schichtdicke zwischen 1 und 500 nm auf dem Substrat bei einer ersten Temperatur abgeschieden wird und zumindest eine in Aufwachsrichtung auf die Pufferschicht folgende Verbindungshalbleiterschicht (3) der Verbindungshalbleiterschichtstruktur (4) bei einer zweiten Temperatur aufgewachsen wird, die niedriger ist als die erste Temperatur, derart dass die Pufferschicht bei der ersten Temperatur relaxiert auf dem Substrat pseudomorph aufwächst, das Material der Pufferschicht dabei unter Verzerrung seines Gitters die Gitterkonstanten des Substrats übernimmt und beim Abkühlen auf die zweite Temperatur die Pufferschicht in der Wachstumsebene kompressiv A process for producing a radiation-emitting semiconductor chip, wherein between a foreign substrate (1) and a compound semiconductor layer structure (4) a buffer layer (2) is applied from compound semiconductor material, characterized in that a single GaN buffer layer having a uniform composition and a layer thickness between 1 and 500 nm is deposited on the substrate at a first temperature and at least one following in the growth direction on the buffer layer compound semiconductor layer (3) of the compound semiconductor layer structure (4) is grown at a second temperature which is lower than the first temperature, such that the buffer layer first in the temperature relaxes on the substrate pseudomorph grows up, it takes over the material of the buffer layer by distortion of its lattice, the lattice constants of the substrate and upon cooling to the second temperature, the buffer layer in the growth plane compressively verspannt wird, eine kompressive Verspannung beim Aufwachsen der verbindungshalbleiterschicht (3) bestehen bleibt und die Verbindungshalbleiterschicht (3) mit zunehmender Schichtdicke immer stärker zu den dem Material im spannungsfreien Zustand zugehörigen Gitterkonstanten hin relaxiert. is tightened, a compressive stress during the growth of the compound semiconductor layer (3) remains and to the material associated in the stress-free state lattice constants relaxes the compound semiconductor layer (3) with increasing layer thickness increasingly out.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips gemäß dem Oberbegriff von Patentanspruch 1. The invention relates to a method of manufacturing a radiation-emitting semiconductor chips according to the preamble of claim. 1
  • Die Abscheidung von Verbindungshalbleiterschichten erfolgt hauptsächlich auf Fremdsubstraten, dh auf Substraten anderen Materials als die Verbindungshalbleiterschichten. The deposition of compound semiconductor layers occurs mainly on foreign substrates, ie on substrates other material as the compound semiconductor layers. Bei Verbindungshalbleiterschichten aus dem Materialsystem In x Al y Ga 1-xy N bestehen solche Fremdsubstrate beispielsweise aus Saphir, SiC, Si oder GaAs. In compound semiconductor layers from the material system In x Al y Ga 1-xy N such foreign substrates consist, for example of sapphire, SiC, Si or GaAs. Sehr wichtig für die kristalline Qualität der Verbindungshalbleiterschichten ist eine zwischen dem Fremdsubstrat und den Verbindungshalbleiterschichten angeordnete Nukleationsschicht, auch Pufferschicht genannt. Very important for the crystalline quality of the compound semiconductor layers is disposed between the foreign substrate and the compound semiconductor layers nucleation, also called buffer layer. Die Pufferschicht stellt die Anwachsschicht dar, die vor dem eigentlich beabsichtigten Wachstum der Verbindungshalbleiterschichten hergestellt wird, mit dem Ziel, die Kristallinität der Verbindungshalbleiterschichten zu optimieren. The buffer layer is the Anwachsschicht that is made before the country's goals of growth of the compound semiconductor layers to optimize with the aim of the crystallinity of the compound semiconductor layers. Mit der Pufferschicht wird eine möglichst optimale Aufwachsfläche für die folgende Verbindungshalbleiterschicht erzeugt. With the buffer layer an optimal growth surface for the following compound semiconductor layer.
  • Wie in der Like in the EP 0 497 350 B1 EP 0497350 B1 beschrieben, wird insbesondere im Materialsystem In x Al y Ga 1-xy N (mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1) eine Pufferschicht üblicherweise bei einer ersten Temperatur abgeschieden, die niedriger ist als eine zweite Temperatur beim Abscheiden einer folgenden Schicht. described, in particular in the material system In x Al y Ga 1-xy N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1 and x + y ≤ 1) a buffer layer is usually deposited at a first temperature which is lower than a second temperature during deposition of a subsequent layer.
  • Insbesondere im Materialsystem In x Al y Ga 1-xy N (mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1) und insbesondere in Verbindung mit einem SiC- oder Si-Fremdsubstrat treten bei einer derartigen Vorgehensweise Probleme der Rißbildung, hoher Defekt- und Versetzungsdichte und weiterer Schichtfehler auf. In x Al y Ga 1-xy N in particular in the material system (with 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 and x + y ≤ 1), and particularly in connection with a SiC or Si foreign substrate are problems with such an approach cracking, high defect and dislocation density and other layer errors. Diese sind auf Spannungen in den abgeschiedenen Schichten zurückzuführen, die durch die unterschiedlichen Ausdehnungskoeffizienten von Substrat und Halbleiterschicht oder bei Mehrfachschichten zusätzlich durch die unterschiedlichen Gitterfehlanpassungen und Ausdehnungskoeffizienten der einzelnen Schichten untereinander bedingt sind. These are due to stresses in the deposited layers, which are mutually due to the different expansion coefficients of the substrate and the semiconductor layer or in multiple layers in addition by the different lattice mismatch and expansion coefficients of the individual layers.
  • Zu beeinflussen ist eine Verspannung durch die Wahl des Materials (GaN, InN, AlN sowie verschiedene Mischverbindungen hiervon) und die Dicke der Schicht sowie die Abscheidetemperatur, wobei tensile oder kompressive Verspannungen in der Wachstumsebene des Kristalls erzeugt werden können. Influence is a strain by the selection of the material (GaN, InN, AlN and various mixed compounds thereof) and the thickness of the layer as well as the deposition temperature, where tensile or compressive stress in the growth plane of the crystal can be produced.
  • Wird das oben beschriebene Verfahren gemäß Stand der Technik beispielsweise mit einer GaAlN-Schicht als sogenannter Niedertemperaturpuffer durchgeführt, der bei 600°C auf SiC als Fremdsubstrat abgeschieden wird, ruft der größere thermische Ausdehungskoeffizient von SiC gegenüber GaAlN beim Aufheizen auf die zweite, höhere Temperatur des Beschichtungsprozesses Zugspannungen in der Pufferschicht hervor. When the process described above is performed according to the prior art, for example with a GaAlN layer as a so-called low-temperature buffer, which is deposited on SiC as a foreign substrate at 600 ° C, the larger thermal expansion coefficient of SiC over GaAlN calls during heating to the second elevated temperature of coating process tensile stresses in the buffer layer forth.
  • Die nachfolgenden Verbindungshalbleiterschichten stehen daher während des Aufwachsens ebenfalls unter Zugspannung, so daß Relaxation in Form von Rißbildung auftreten kann, wenn die Dicke der Verbindungshalbleiterschichten einen gewissen Wert übersteigt. also, the following compound semiconductor layers are therefore during growth under tension, so that relaxation can occur in the form of cracking when the thickness of the compound semiconductor layers exceeds a certain value.
  • Falls die Zugspannungen bereits vor dem Aufwachsen von nachfolgenden Verbindungshalbleiterschichten in der Pufferschicht Risse entstehen ließen, wächst die Verbindungshalbleiterschichtstruktur auf einer fehlerbehafteten Unterlage auf, die keine optimale Aufwachsfläche für die Verbindungshalbleiterschichten darstellt. If the tensions gave rise before the subsequent growth of compound semiconductor layers in the buffer layer cracks, the compound semiconductor layer structure grows on a flawed document, which is not an optimal growth surface of the compound semiconductor layers.
  • Sowohl Risse in der Pufferschicht als auch in den Verbindungshalbleiterschichten bleiben auch nach dem Abkühlen bestehen. Both cracks in the buffer layer and in the compound semiconductor layers remain even after cooling made. Die elektrischen und optischen Eigenschaften der Verbindungs halbleiterschichten und damit des strahlungsemittierenden Chips werden durch Kristallbaufehler und Risse beeinträchtigt. semiconductor layers, the electrical and optical characteristics of the connection and thus of the radiation-emitting chips are affected by crystal defects and cracks.
  • Die Druckschrift The publication EP 1 160 882 A2 EP 1160882 A2 beschreibt ein Verfahren zur Herstellung einer lichtemittierenden oder -empfangenden AlGaInN-Halbleiterschichtenfolge, bei dem die Schichtenfolge auf einer auf einem Substrat aufgebrachten Pufferschicht hergestellt wird und die Pufferschicht einen Al-Gehalt aufweist, der von der Seite des Substrats zur Seite der Halbleiterschichtenfolge hin abnimmt, wobei der minimale Al-Gehalt der Pufferschicht größer ist als derjenige der dicksten Schicht der Halbleiterschichtenfolge. describes a process for the preparation in which the layer sequence is fabricated on a layer applied to a substrate buffer layer and the buffer layer has an Al content, which decreases from the substrate side to the side of the semiconductor layer sequence towards a light-emitting or receiving AlGaInN semiconductor layer sequence, wherein is the minimum Al content of the buffer layer is greater than that of the thickest layer of the semiconductor layer sequence.
  • Die Druckschrift The publication DE 196 29 720 C2 DE 196 29 720 C2 offenbart ein Verfahren zur Herstellung einer lichtemittierenden Halbleitervorrichtung, bei der auf einer Pufferschicht aus ZnO eine erste InGaAlN-Schicht bei einer niedrigen Temperatur und auf der ersten InGaAlN-Schicht eine zweite InGaAlN-Schicht bei einer höheren Temperatur epitaktisch aufgewachsen wird. discloses a process for preparing a semiconductor light-emitting device, in which on a buffer layer of ZnO, a first InGaAlN layer at a low temperature and on the first InGaAlN layer, a second InGaAlN layer at a higher temperature is epitaxially grown.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Halbleiterchips zu entwickeln, bei dem die Spannungsverhältnisse in der Pufferschicht so eingestellt sind, daß die folgenden Verbindungshalbleiterschichten mit hoher kristalliner Qualität aufwachsen bzw. hohe kristalline Qualität aufweisen. The invention has for its object to provide a process for manufacturing a semiconductor chip in which the voltage ratios are set in the buffer layer so that the following compound semiconductor layers having high crystalline quality to grow up and have high crystalline quality.
  • Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. The object is achieved by a method having the features of claim 1.
  • Mit dem Verfahren gemäß der Erfindung lassen sich Druckspannungen in der Wachstumsebene unter Ausnutzung der thermischen Ausdehnungskoeffizienten der verschiedenen Materialien der Verbindungshalbleiterschichten und des Substrats einstellen. With the method according to the invention, compressive stress in the growth plane can be adjusted by utilizing the thermal expansion coefficients of the various materials of the compound semiconductor layers and the substrate.
  • Eine Pufferschicht gemäß der Erfindung ist eine einzige GaN-Pufferschicht mit einer einheitlichen Zusammensetzung und einer Schichtdicke zwischen 1 und 500 nm und wird im folgenden kurz Hochtemperaturpufferschicht genannt. A buffer layer according to the invention is a single GaN buffer layer having a uniform composition and a layer thickness between 1 and 500 nm and is hereinafter referred to as short high-temperature buffer layer. Sie erleichtert das Abscheiden qualitativ hochwertiger kristalliner Verbindungshalbleiterschichten bei einer zweiten, niedrigeren Temperatur erheblich, da in einer druckverspannten Schicht die Gefahr der Rißbildung deutlich geringer ist als bei einer zugverspannten Schicht. It facilitates the deposition of high-quality crystalline compound semiconductor layers at a second, lower temperature considerably, as in a pressure-strained layer the risk of cracking is considerably lower than in a tensile-stressed layer. Druckspannung bewirkt sowohl bereits während des Abscheidens einer Pufferschicht und einer ersten Verbindungshalbleiterschicht bei erhöhter Aufwachstemperatur als auch nach dem Akühlen auf Raumtemperatur eine deutlich rißärmere Schichtfolge. Compressive stress causes both already significantly rißärmere layer sequence during the deposition of a buffer layer and a first compound semiconductor layer at an elevated growth temperature and after Akühlen to room temperature. Dadurch erhöht sich die Lebensdauer der Schichten bei ihrem Einsatz beispielsweise in Leuchtdioden. This extends the life of the layers increases when they are used, for example, in light emitting diodes.
  • Zusätzlich verringert sich durch das Verfahren gemäß der vorliegenden Erfindung der durch ungenügende elektrische Eigenschaften aufgrund geringer kristalliner Qualität bedingte Produktionsausschuß. In addition, reduced by the method according to the present invention, the electrical properties caused by insufficient due to low crystalline quality production rejects.
  • Bei dem Verfahren gemäß der vorliegenden Erfindung wächst die GaN-Pufferschicht bei der ersten, höheren Temperatur relaxiert auf einem Substrat pseudomorph auf. In the method according to the present invention, the GaN buffer layer is grown at the first, higher temperature relaxes on pseudomorphic on a substrate. Das Material der Pufferschicht übernimmt dabei unter Verzerrung seines Gitters die Gitterkonstanten des Substrats. The material of the buffer layer assumes under its lattice distortion, the lattice constants of the substrate. Beim Abkühlen auf die zweite, niedrigere Prozeßtemperatur, bei der anschließend die erste Verbindungshalbleiterschicht aufgebracht wird, wird die Schicht in der Wachstumsebene kompressiv verspannt. Upon cooling to the second, lower process temperature, and then the first compound semiconductor layer is applied in which, the layer is compressively strained in the growth plane.
  • Durch das folgende Aufwachsen weiterer Verbindungshalbleiterschichten bei den jeweils erforderlichen Prozeßtemperaturen wird die kompressive Verspannung eingefroren, dh sie bleibt bestehen. By the following growth of further compound semiconductor layers on each required process temperatures, the compressive stress is frozen, meaning they will remain. Während des weiteren Aufwachsens relaxiert die Schicht mit zunehmender Schichtdicke immer stärker zu den dem Material im spannungsfreien Zustand zugehörigen Gitterkonstanten hin. During the further growth of the layer with increasing layer thickness relaxes increasingly toward the corresponding material in the stress-free state lattice constants.
  • Bei dem Vorgang des Abkühlens des gesamten Aufbaus mit Substrat, Pufferschicht und Verbindungshalbleiterschichten dominiert der größere thermische Ausdehnungskoeffizient des Substrats die Spannungsverteilung in dem gesamten Schichtenaufbau. In the process of cooling the entire structure with a substrate, buffer layer, and compound semiconductor layers of greater thermal expansion coefficient of the substrate dominates the distribution of stress in the entire layer structure. Sowohl die Pufferschicht als auch alle folgenden Verbindungshalbleiterschichten werden kompressiv verspannt. Both the buffer layer and all of the following compound semiconductor layers are braced compressive. Dies wirkt einer Rißbildung in der Verbindungshalbleiterschichtstruktur entgegen. This counteracts the formation of cracks in the compound semiconductor layer structure.
  • Dabei können die Pufferschicht und die Verbindungshalbleiterschichten n- oder p-dotiert sein. The buffer layer and the compound semiconductor layers may be n-type or p-doped. Die Dotierungen lassen sich mit den bekannten Verfahren der Halbleitertechnik in die jeweiligen Schichten einbringen. The dopants can be incorporated with the known methods of semiconductor technology in the respective layers.
  • Bevorzugt werden bei den vorliegenden Verfahren die Verbindungshalbleiterschichten mittels metallorganischer Gasphasenepitaxie (MOVPE) auf das Fremdsubstrat aufgewachsen. the compound semiconductor layers by metal organic vapor phase epitaxy (MOVPE) are preferably grown on the foreign substrate in the present methods.
  • Das Verfahren eignet sich bevorzugt zur Herstellung von Leuchtdiodenchips und Laserdiodenchips. The method is preferably suitable for the production of the LED chip and the laser diode chip.
  • Vorteilhafte Weiterbildungen und Ausführungsformen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen genannt, Weitere Vorteile und bevorzugte Ausführungen des erfindungsgemäßen Verfahrens ergeben sich aus dem im folgenden in Verbindung mit der Figur beschriebenen Ausführungsbeispiel. Advantageous developments and embodiments of the inventive method are mentioned in the dependent claims, Further advantages and preferred embodiments of the method according to the invention will become apparent from the hereinafter described in conjunction with FIG embodiment.
  • Die Figur zeigt eine schematische Schnittdarstellung einer nach dem Verfahren gemäß der Erfindung hergestellten Halbleiterschichtfolge. The figure shows a schematic sectional view showing a semiconductor layer sequence produced by the process according to the invention.
  • Bei dem verfahren gemäß dem Ausführungsbeispiel wird eine GaN-basierte LED-Struktur In the method according to the embodiment is a GaN-based LED structure 3 3 auf einem SiC-Substrat on a SiC substrate 1 1 aufgewachsen, Dabei wird auf dem SiC-Substrat bei einer ersten Temperatur von 1100°C GaN als Pufferschicht grown Here, on the SiC substrate at a first temperature of 1100 ° C GaN as a buffer layer 2 2 mit einer Schichtdicke von 10 nm abgeschieden. deposited with a layer thickness of 10 nm. Nachfolgend wird eine erste Verbindungshalbleiterschicht Subsequently, a first compound semiconductor layer 3 3 aus GaN und/oder AlGaN bei einer zweiten Temperatur zwischen 950°C und 1050°C epitaktisch abgeschieden, die bevorzugt etwa 1000°C beträgt. of GaN and / or AlGaN is epitaxially deposited at a second temperature between 950 ° C and 1050 ° C, which preferably is about 1000 ° C. Nach dem Aufwachsen der ersten Verbindungshalbleiterschicht After growing the first compound semiconductor layer 3 3 wird das Aufwachsen der gewünschten Verbindungshalbleiterschichtstruktur is the growth of the desired compound semiconductor layer structure 4 4 in herkömmlicher Art und Weise fortgesetzt. continues in a conventional manner.
  • Geeignete Verbindungshalbleiterschichtstrukturen Suitable compound semiconductor layer structures 4 4 von Leuchtdiodenchips oder Laserdiodenchips sind dem Fachmann bekannt und sind an sich nicht Gegenstand der vorliegenden Erfindung und werden daher hier nicht näher erläutert. of the LED chip or the laser diode chip to the skilled artisan are known and are not the subject of the present invention per se and are therefore not explained in detail here.
  • Die erzielte Verbindungshalbleiterschichtstruktur The obtained compound semiconductor layer structure 4 4 mit geringer Fehlerdichte dient als Basis für eine LED- oder Laserdiodenstruktur mit hoher Lebensdauer. with low defect density serves as the basis for an LED or laser diode structure with high durability.
  • Die Pufferschicht kann undotiert oder mit Verunreinigungen vom n-Typ oder p-Typ dotiert sein. The buffer layer may be undoped or doped with impurities of the n-type or p-type.
  • Außer für die Herstellung eines strahlungsemittierenden Halbleiterchips ist das Verfahren selbstverständlich auch für die Herstellung anderer Halbleiterstrukturen wie beispielsweise Transistoren anwendbar. Except for the production of a radiation-emitting semiconductor chip, the method is also applicable for the manufacture of other semiconductor structures such as transistors.

Claims (9)

  1. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, bei dem zwischen einem Fremdsubstrat ( A process for producing a radiation-emitting semiconductor chips (in which, between a foreign substrate 1 1 ) und einer Verbindungshalbleiterschichtstruktur ( ) And a compound semiconductor layer structure ( 4 4 ) eine Pufferschicht ( ) A buffer layer ( 2 2 ) aus Verbindungshalbleitermaterial aufgebracht wird, dadurch gekennzeichnet , daß eine einzige GaN-Pufferschicht mit einheitlicher Zusammensetzung und einer Schichtdicke zwischen 1 und 500 nm auf dem Substrat bei einer ersten Temperatur abgeschieden wird und zumindest eine in Aufwachsrichtung auf die Pufferschicht folgende Verbindungshalbleiterschicht ( ) Is applied from compound semiconductor material, characterized in that a single GaN buffer layer having a uniform composition and a layer thickness between 1 and 500 nm on the substrate at a first temperature is deposited and at least one of the following in the growth direction on the buffer layer compound semiconductor layer ( 3 3 ) der Verbindungshalbleiterschichtstruktur ( () Of the compound semiconductor layer structure 4 4 ) bei einer zweiten Temperatur aufgewachsen wird, die niedriger ist als die erste Temperatur, derart dass die Pufferschicht bei der ersten Temperatur relaxiert auf dem Substrat pseudomorph aufwächst, das Material der Pufferschicht dabei unter Verzerrung seines Gitters die Gitterkonstanten des Substrats übernimmt und beim Abkühlen auf die zweite Temperatur die Pufferschicht in der Wachstumsebene kompressiv verspannt wird, eine kompressive Verspannung beim Aufwachsen der verbindungshalbleiterschicht ( ) Is grown at a second temperature which is lower than the first temperature, such that the buffer layer relaxes at the first temperature is grown pseudomorphic on the substrate, it takes over the material of the buffer layer by distortion of its lattice, the lattice constants of the substrate and on cooling to the second temperature, the buffer layer is compressively strained in the growth plane, a compressive stress during the growth of the compound semiconductor layer ( 3 3 ) bestehen bleibt und die Verbindungshalbleiterschicht ( remains), and the compound semiconductor layer ( 3 3 ) mit zunehmender Schichtdicke immer stärker zu den dem Material im spannungsfreien Zustand zugehörigen Gitterkonstanten hin relaxiert. ) To the corresponding material in the stress-free state relaxes lattice constants with increasing layer thickness increasingly out.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ( A method according to claim 1, characterized in that the substrate ( 1 1 ) Saphir aufweist. ) Comprises sapphire.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ( A method according to claim 1, characterized in that the substrate ( 1 1 ) Si aufweist. ) Comprises Si.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ( A method according to claim 1, characterized in that the substrate ( 1 1 ) SiC aufweist. ) SiC has.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ( A method according to claim 1, characterized in that the substrate ( 1 1 ) GaAs aufweist. ) Comprises GaAs.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Material der Verbindungshalbleiterschicht ( A method according to any one of claims 1 to 5, characterized in that the material of the compound semiconductor layer ( 3 3 ) aus dem System In x Al y Ga 1-xy N mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 stammt. ) Derived from the system In x Al y Ga 1-xy N, where 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 and x + y ≤. 1
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Temperatur in einem Bereich von einschließlich 900°C bis einschließlich 1150°C liegt. A method according to any one of claims 1 to 6, characterized in that the first temperature is in a range from 900 ° C up to and including 1150 ° C.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die zweite Temperatur in einem Bereich von einschließlich 200°C bis ausschließlich 1150°C liegt. A method according to any one of claims 1 to 7, characterized in that the second temperature is in a range from 200 ° C to only 1150 ° C.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Pufferschicht ( Method according to one of claims 1 to 8, characterized in that the buffer layer ( 2 2 ) mit Verunreinigungen vom n- oder p-Typ dotiert wird. ) Is doped with impurities from the n- or p-type.
DE2002108766 2002-02-28 2002-02-28 A process for preparing radiation-emitting semiconductor chips Active DE10208766B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002108766 DE10208766B4 (en) 2002-02-28 2002-02-28 A process for preparing radiation-emitting semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002108766 DE10208766B4 (en) 2002-02-28 2002-02-28 A process for preparing radiation-emitting semiconductor chips

Publications (2)

Publication Number Publication Date
DE10208766A1 true DE10208766A1 (en) 2003-09-18
DE10208766B4 true DE10208766B4 (en) 2007-06-21

Family

ID=27762507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002108766 Active DE10208766B4 (en) 2002-02-28 2002-02-28 A process for preparing radiation-emitting semiconductor chips

Country Status (1)

Country Link
DE (1) DE10208766B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057241A1 (en) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Method for producing a stack of layers on a crystalline substrate, which is free from nitride compound semiconductor by using metal organic gas-phase deposition, comprises forming a nitride-containing buffer layer on the substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497350B1 (en) * 1991-01-31 1995-08-02 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
DE19629720C2 (en) * 1995-07-27 1999-02-11 Nec Corp Manufacturing method of a semiconductor light emitting device
EP1160882A2 (en) * 2000-05-22 2001-12-05 Ngk Insulators, Ltd. A photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497350B1 (en) * 1991-01-31 1995-08-02 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
DE19629720C2 (en) * 1995-07-27 1999-02-11 Nec Corp Manufacturing method of a semiconductor light emitting device
EP1160882A2 (en) * 2000-05-22 2001-12-05 Ngk Insulators, Ltd. A photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate

Also Published As

Publication number Publication date Type
DE10208766A1 (en) 2003-09-18 application

Similar Documents

Publication Publication Date Title
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US6617060B2 (en) Gallium nitride materials and methods
US6503610B2 (en) Group III-V compound semiconductor and method of producing the same
US6841001B2 (en) Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US6475882B1 (en) Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US20040206967A1 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
JPH07273367A (en) Manufacture of semiconductor substrate and light-emitting device
JPH11135882A (en) Compound semiconductor substrate, manufacture thereof, and light-emitting element
US20070290228A1 (en) Nitride semiconductor free-standing substrate
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
DE102008030584A1 (en) A process for producing an optoelectronic component and optoelectronic component
JP2002249400A (en) Method for manufacturing compound semiconductor single crystal and utilization thereof
JPH1174560A (en) Gan compound semiconductor light emitting element and its manufacture
DE4440072C1 (en) Forming trenched monocrystalline silicon carbide layer in substrate
DE102006008929A1 (en) Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer
DE10350707A1 (en) Electrical contact for optoelectronic semiconductor chip, has mirror layer containing metal or metal alloy, protective layer, which reduces corrosion of mirror layer, barrier layer, adhesion medium layer and solder layer
US20050224824A1 (en) Gallium nitride-based semiconductor light-emitting device
DE19648955A1 (en) III=V compound semiconductor device, e.g. blue light LED or laser diode
US6716724B1 (en) Method of producing 3-5 group compound semiconductor and semiconductor element
GB2338107A (en) Buffer layers for semiconductor devices
KR20050058954A (en) A method of manfacturing gan epitaxial layer using zno buffer layer
GB2354370A (en) Method of epitaxially growing semiconductors on a highly lattice mismatched substrate by melting a buffer layer
DE102004030603A1 (en) Method for production of semiconductor chips, especially radiation emitting chips involves forming epitaxially produced growth substrate, forming separation layer, connecting the wafer to ancillary support wafer and separating
WO2011024979A1 (en) Nitride semiconductor element and process for production thereof
DE10256911A1 (en) Group three nitride transistor component on a silicon substrate for high temperature and microwave uses is formed by gas phase epitaxy and has a buffer layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition