DE10203129A1 - circuitry - Google Patents

circuitry

Info

Publication number
DE10203129A1
DE10203129A1 DE2002103129 DE10203129A DE10203129A1 DE 10203129 A1 DE10203129 A1 DE 10203129A1 DE 2002103129 DE2002103129 DE 2002103129 DE 10203129 A DE10203129 A DE 10203129A DE 10203129 A1 DE10203129 A1 DE 10203129A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
circuit arrangement
arrangement according
characterized
functional components
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002103129
Other languages
German (de)
Inventor
Matthias Binder
Torsten Obier
Bernhard Poschenrieder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Abstract

The invention relates to a circuit comprising a plurality of functional components (1, 9) and/or memory areas (4), and is characterised in that individual faulty functional components (9) and/or memory areas can be deactivated. In an advantageous embodiment, this is achieved by means of fusible bridges in the voltage supply lines and/or data lines and/or address lines (2).

Description

  • Die Erfindung betrifft eine Schaltungsanordnung mit mehreren Funktionskomponenten und eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen. The invention relates to a circuit arrangement having a plurality of functional components and a circuit arrangement having a memory with several memory areas.
  • Heutige Schaltungsanordnungen werden in mehreren Funktionskomponenten aufgebaut. Today's circuitry are built up in a plurality of functional components. Insbesondere bei Halbleiterschaltungen für Chipkarten werden Funktionskomponenten zur Erhöhung der Datensicherheit vorgesehen. In particular, in semiconductor circuits for chip cards functional components to enhance the data security can be provided.
  • Beim elektrischen Testen ergibt sich häufig, daß Fehler nur in einzelnen Funktionskomponenten auftreten, während die anderen Funktionskomponenten ordnungsgemäß arbeiten. When electrical testing frequently arises that errors occur only in individual functional components while the other functional components to work properly. Trotzdem muß die gesamte Schaltungsanordnung ausgesondert werden. Nevertheless, the entire circuit arrangement must be discarded.
  • Ähnliches gilt für Speicher in einer Schaltungsanordnung. The same applies to memory in a circuit arrangement. Oft ist nur ein einzelner Bereich des Speichers defekt, während die anderen Speicherbereiche funktionsfähig sind. Often only a single area of ​​the memory is defective, while the other memory areas are functional. Auch in diesem Fall wird die gesamte Schaltungsanordnung ausgesondert. Also in this case, the entire circuit arrangement is discarded.
  • Oftmals ist es aber nicht notwendig, daß alle Funktionskomponenten bzw. alle Speicherbereiche ordnungsgemäß funktionieren. Often it is not necessary, however, that all functional components or all memory areas are functioning properly. Insbesondere bei Funktionskomponenten zur Erhöhung der Datensicherheit werden in vielen Einsatzgebieten nicht alle Sicherheitsfunktionen benötigt. In particular, functional components to increase data security, not all security features are needed in many areas. Wenn also eine Funktionskomponente ausfällt, durch die eine sehr strenge Sicherheitsvorkehrung realisiert ist, wäre eine solche Schaltungsanordnung prinzipiell noch in anderen Einsatzgebieten verwendbar, in denen mit einem niedrigeren Sicherheitsstandard werden kann. Thus, if a component fails function is realized by a very strict safety precaution, such a circuit arrangement would be used in principle even in other applications, where it can be with a lower standard of security.
  • Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung mit mehreren Funktionskomponenten anzugeben, bei der wegen eines Fehlers in einer Funktionskomponente nicht die gesamte Schaltungsanordnung ausgesondert werden muß. The object of the invention is therefore to provide a circuit arrangement with a plurality of functional components, in which the entire circuit arrangement need not be scrapped because of an error in a functional component.
  • Ebenso ist Aufgabe der Erfindung, eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen anzugeben, bei der wegen eines Fehlers in einem der Speicherbereiche nicht die gesamte Schaltungsanordnung ausgesondert werden muß. It is also an object of the invention to provide a circuit arrangement having a memory with several memory areas, in which the entire circuit arrangement need not be scrapped because of an error in one of the memory areas.
  • Die erste Aufgabe wird gemäß der Erfindung durch eine Schaltungsanordnung mit mehreren Funktionskomponenten gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Funktionskomponenten deaktivierbar sind. The first object is achieved according to the invention by a circuit arrangement having a plurality of functional components, which is characterized in that single faulty functional components are deactivated.
  • Der Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß wegen eines Fehlers in einer einzelnen Funktionskomponente nicht die gesamte Schaltungsanordnung verworfen werden muß, sondern die Schaltungsanordnung je nach den noch funktionierenden Funktionskomponenten für andere Einsatzbereiche verwendet werden kann. The advantage of the circuit arrangement according to the invention is that the entire circuit arrangement need not be rejected because of an error in a single functional component, but the circuit arrangement may be used depending on the still functioning functional components for other applications.
  • In einer vorteilhaften Ausführung gemäß den Unteransprüchen ist eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen mit Schmelzbrücken versehen, durch deren Schmelzung eine Funktion der verbundenen Funktionskomponente deaktiviert ist. In an advantageous embodiment according to the subclaims a choice of power supply and / or data lines is provided with fusible links, by their melting a function of the associated functional component is disabled.
  • Die zweite Aufgabe wird durch eine Schaltungsanordnung mit mehreren Speicherbereichen gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Speicherbereiche deaktivierbar sind. The second object is achieved by a circuit arrangement having a plurality of memory areas, which is characterized in that single faulty memory areas are deactivated. Gemäß einer vorteilhaften Weiterbildung sind auch hier Schmelzbrücken in Spannungsversorgungs- und/oder Datenleitungen vorgesehen. According to an advantageous development of fusible links in power supply and / or data lines are provided here.
  • Die Erfindung ist besonders vorteilhaft bei Chipkarten anwendbar, bei denen integrierte Halbleiterschaltungen eingesetzt werden, die sowohl Funktionskomponenten zur Erhöhung der Datensicherheit als auch einen Speicher mit mehreren Speicherbereichen aufweisen. The invention is particularly advantageously applicable to smart cards in which semiconductor integrated circuits are used, which have both functional components to enhance the data security as well as a memory having a plurality of memory areas.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert. The invention is explained in more detail below using an exemplary embodiment. Die Figur zeigt ein Blockschaltbild einer Chipkarte mit mehreren Funktionskomponenten und Speichern, die gemäß der Erfindung aufgebaut ist. The figure shows a block diagram of a smart card having a plurality of functional components and storing, constructed in accordance with the invention.
  • Die Chipkarte in der Figur besitzt mehrere Funktionskomponenten 1 sowie mehrere Speicher 3 , die jeweils mehrere Speicherbereiche 4 aufweisen. The chip card in the figure has a plurality of functional components 1 and a plurality of memory 3, each having a plurality of memory areas. 4 Alle Funktionskomponenten 1 und alle Speicher 3 sind mit einem Adreß- und Datenbus 5 verbunden. All functional components 1 and all of the memory 3 are connected to an address and data bus. 5 Außerdem ist eine CPU (Central Processing Unit) mit einer MMU (Memory Management Unit) vorgesehen. In addition, a CPU (Central Processing Unit) with an MMU (memory management unit) is provided. Das ROM, das EEPROM und das XRAM sind über mehrere Anbindungen mit dem Bus 5 verbunden, da diese Speicher in mehrere Speicherbereiche 4 aufgeteilt sind, wobei jeder Speicherbereich getrennt von den anderen Speicherbereichen ansprechbar ist. The ROM, EEPROM and the XRAM are connected via a plurality of connections to the bus 5, because these memories are divided into several memory areas 4, wherein each memory area can be addressed separately from the other storage areas. Die Leitungen zu den einzelnen Speicherbereichen 4 sind jeweils über eine Schmelzbrücke geführt. The lines to the individual memory areas 4 are each guided over a fusible link. Durch Trennen einer oder mehrerer Schmelzbrücken sind die Verbindungen zu einzelnen Speicherbereichen 4 unterbrechbar. By disconnecting one or more fusible links the connections to individual memory areas 4 are interrupted.
  • In der symbolischen Darstellung der Figur besitzt das EEPROM z. In the symbolic representation of the figure, the EEPROM z has. B. vier Bereiche. B. four areas. Wird beim Testen nun ein Fehler in einem der Bereiche gefunden, so kann der entsprechende Speicherbereich durch Auftrennen der zugehörigen Schmelzbrücken 2 von dem Adreß- und Datenbus 5 getrennt werden. Is now testing a fault in one of the regions found, the corresponding memory area may be separated from the address and data bus 5 2 by separating the associated fusible links. Die übrigen Bereiche des EEPROMs sind weiterhin nutzbar, so daß auch die gesamte Chipkarte in solchen Einsatzbereichen, in denen nicht alle vier Speicherbereiche des EEPROMs benötigt werden, nutzbar bleibt, sofern nicht zusätzliche Fehler in anderen Komponenten festgestellt werden. The remaining areas of the EEPROM can still be used, so that the entire chip card can still be used in such areas, where not all four memory areas of the EEPROM are required unless additional errors in other components are detected. Gleiches gilt für den XRAM- Speicher. The same applies to the XRAM memory.
  • In der dargestellten Chipkarte sind mehrere Sicherheitsfunktionen vorgesehen. In the illustrated smart card several safety functions are provided. Die dafür notwendigen Funktionskomponenten sind z. The necessary functional components are for. B. ein DES-Accelerator 6 (DES: Data Encryption Standard), eine Advanced Crypto Engine 7 oder ein Zufallszahlengenerator (Random Number Generator) 8 . As a DES Accelerator 6 (DES: Data Encryption Standard), an Advanced Crypto Engine 7 or a random number generator (random number generator). 8 Eine Advanced Crypto Engine 7 ist nicht in allen Einsatzfällen notwendig, so daß diese Funktionskomponente durch eine Schmelzbrücke 2 abtrennbar ausgelegt ist. An Advanced Crypto engine 7 is not necessary in all use cases, so that this functional component is designed to be separated by a fusible link. 2 Gleiches gilt für den DES-Accelerator 6 . The same applies to the DES Accelerator. 6 Bei dem Zufallszahlengenerator 8 hingegen handelt es sich nicht um eine Funktionskomponente, auf die zum Betrieb der Chipkarte verzichtet werden kann. In the random number generator 8, however, it is not a functional component can be omitted for the operation of the smart card to the. Daher ist diese Funktionskomponente nicht durch eine Schmelzbrücke 2 deaktivierbar ausgestaltet. Therefore, this functional component is configured not deactivated by a fusible link. 2
  • Der Hauptvorteil der Erfindung besteht darin, daß solche Chipkarten wesentlich billiger sind als Chipkarten nach dem Stand der Technik, da die Ausschußrate bei der Herstellung wesentlich geringer ist. The main advantage of the invention is that such smart cards are considerably cheaper as a chip card according to the prior art, since the rejection rate is substantially less in the production. Aber auch ohne das Auftreten von Fehlern kann ein Chipkartendesign gemäß der Erfindung vorteilhaft sein. However, even without the occurrence of errors, a chip card design according to the invention may be advantageous. Vor allem unter Kostengesichtspunkten ist es oft günstiger, für verschiedene Einsatzgebiete ein einheitliches Design zu verwenden. Especially from a cost perspective, it is often better to use a consistent design for different applications. Zwar werden dann hardwaretechnische Funktionskomponenten implementiert, die eigentlich nicht gefordert und vom Kunden bezahlt sind, dies ist aber kostengünstiger als die Erstellung eines eigenen Designs. Although hardware-related function components are then implemented that are not actually required and are paid by the client, but this is more cost effective than creating your own designs. Insbesondere bei kundenspezifischen Chipkarten, die in kleineren Serien gefertigt werden, führt dies zu einer deutlichen Ersparnis. In particular, in custom chip cards, which are manufactured in small series, this leads to a significant saving. Die vom Kunden nicht gewünschten Komponenten können dann einfach deaktiviert werden. The not required by the client components can then be easily disabled.
  • In einer besonders vorteilhaften Weiterbildung der Erfindung sind die Komponenten zusätzlich elektrisch abschaltbar, zum Beispiel durch einen in Reihe zu einer Schmelzbrücke liegenden Transistor. In a particularly advantageous development of the invention, the components are additionally electrically switched off, for example by an in series to a fuse bridge transistor. Die Deaktivierung mittels des Transistors kann wieder rückgängig gemacht werden. The deactivation means of the transistor can be reversed. Dadurch besteht die Möglichkeit, bei einer Fehlersuche einzelne Komponenten zu deaktivieren und so die Analysefähigkeit zu verbessern. This makes it possible to disable individual components during debugging and to improve the analysis capability. Ausgehend von einem funktionierenden "Basissystem" werden die zunächst abgeschalteten Komonenten schrittweise zugeschaltet, bis eine fehlerhafte Komponenten identifiziert werden kann. Starting from a working "Base System" which initially switched off Unibody be gradually switched on until a faulty components can be identified. Diese wird über die Schmelzbrücke dann endgültig deaktiviert. This is then permanently disabled through the fusible link.
  • Das Ausführungsbeispiel bezieht sich explizit auf Chipkarten. The embodiment refers explicitly to smart cards. Die erfindungsgemäße Ausgestaltung einer Schaltungsanordnung ist aber auf fast jedes Gebiet anwendbar, so daß die Erfindung nicht auf das technische Gebiet der Chipkarten beschränkt ist. but the embodiment of a circuit arrangement according to the invention is applicable to almost every area, so that the invention is not limited to the technical field of smart cards. Bezugszeichenliste 1 Funktionskomponente LIST OF REFERENCES 1 functional component
    2 Schaltbrücke 2 switching bridge
    3 Speicher 3 memory
    4 Speicherbereich 4 storage area
    5 Adreß- und Datenbus 5 address and data bus
    6 DES-Accelerator 6 DES Accelerator
    7 Advanced Crypto Engine 7 Advanced Crypto Engine
    8 Zufallszahlengenerator 8 random number generator
    9 deaktivierbare Funktionskomponente 9 deactivatable functional component
    10 CPU mit MMU 10 with CPU MMU

Claims (9)

  1. 1. Schaltungsanordnung mit mehreren Funktionskomponenten ( 1 , 9 ), dadurch gekennzeichnet , daß einzelne fehlerhafte Funktionskomponenten ( 9 ) deaktivierbar sind. 1. A circuit arrangement having a plurality of functional components (1, 9), characterized in that single faulty functional components (9) are deactivated.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen ( 5 ) zu einer deaktivierbaren Funktionskomponente ( 9 ) Schaltbrücken ( 2 ) besitzt, durch deren Öffnung eine Deaktivierung der verbundenen Funktionskomponenten ( 9 ) durchführbar ist. 2. A circuit arrangement according to claim 1, characterized in that at least a selection of power supply and / or data lines and / or address lines (5) to a deactivatable functional component (9) switching bridges (2), (through the opening of which a deactivation of the associated functional components 9) is feasible.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltbrücken durch Schmelzbrücken gebildet sind. 3. A circuit arrangement according to claim 2, characterized in that the switching bridges are formed by fusible links.
  4. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die deaktivierbaren Funktionskomponenten Sicherheitseinrichtungen zur Erhöhung der Datensicherheit sind. 4. Circuit arrangement according to one of claims 1 to 3, characterized in that the deactivatable functional components are safety devices to increase data security.
  5. 5. Schaltungsanordnung mit mindestens einem Speicher ( 3 ) mit mehreren Speicherbereichen ( 4 ), dadurch gekennzeichnet, daß einzelne fehlerhafte Speicherbereiche ( 4 ) des Speichers ( 3 ) deaktivierbar sind. 5. A circuit arrangement with at least one memory (3) having a plurality of memory areas (4), characterized in that individual defective memory regions (4) of the memory (3) are deactivated.
  6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen zu einem deaktivierbaren Speicherbereich ( 4 ) Schaltbrücken besitzt, durch deren Öffnung eine Deaktivierung des verbundenen Speicherbereichs ( 4 ) durchführbar ist. 6. The circuit arrangement according to claim 5, characterized in that at least a selection of power supply and / or data lines and / or address lines to a deactivatable storage area (4) switching bridges has, through the opening, deactivation of the associated memory area (4) is feasible.
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltbrücken ( 2 ) durch Schmelzbrücken gebildet sind. 7. The circuit arrangement according to claim 6, characterized in that the switching bridges (2) are formed by fusible links.
  8. 8. Schaltungsanordnung nach Ansprüche 3, 4 oder 7, dadurch gekennzeichnet, daß in Reihe zu einer Schmelzbrücken ( 2 ) ein zusätzliches Schaltelement angeordnet sind zur vorübergehenden Deaktivierung der verbundenen Funktionskomponente ( 9 ). 8. Circuit arrangement according to claims 3, 4 or 7, characterized in that in series with a fusible links (2) are arranged an additional switching element for temporarily deactivating the associated functional component (9).
  9. 9. Chipkarte, dadurch gekennzeichnet, daß sie eine Schaltungsanordnung nach einem der Ansprüche 1 bis 4 und/oder eine Schaltungsanordnung nach einem der Ansprüche 5 bis 8 aufweist. 9. chip card, characterized in that it comprises a circuit arrangement according to one of claims 1 to 4 and / or a circuit arrangement according to one of claims 5 to eighth
DE2002103129 2002-01-25 2002-01-25 circuitry Ceased DE10203129A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002103129 DE10203129A1 (en) 2002-01-25 2002-01-25 circuitry

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2002103129 DE10203129A1 (en) 2002-01-25 2002-01-25 circuitry
PCT/DE2003/000055 WO2003063170A1 (en) 2002-01-25 2003-01-09 Circuit for deactivating faulty functional components
TW92100600A TW200307948A (en) 2002-01-25 2003-01-13 Circuit arrangement

Publications (1)

Publication Number Publication Date
DE10203129A1 true true DE10203129A1 (en) 2003-08-07

Family

ID=7713186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002103129 Ceased DE10203129A1 (en) 2002-01-25 2002-01-25 circuitry

Country Status (2)

Country Link
DE (1) DE10203129A1 (en)
WO (1) WO2003063170A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013019713A1 (en) * 2011-08-04 2013-02-07 SanDisk Technologies, Inc. Memory die self-disable if programmable element is not trusted

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483490A (en) * 1991-01-14 1996-01-09 Hitachi, Ltd. Semiconductor integrated device and wiring correction arrangement therefor
DE10056590A1 (en) * 2000-11-15 2002-05-23 Philips Corp Intellectual Pty Digital signal processing and/or storing circuit for smart card controller has at least one programmable fuse formed in multiple stages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
JP3273440B2 (en) * 1994-10-19 2002-04-08 マイクロン・テクノロジー・インコーポレーテッド Efficient method for obtaining a usable portion from the partial good memory integrated circuit
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483490A (en) * 1991-01-14 1996-01-09 Hitachi, Ltd. Semiconductor integrated device and wiring correction arrangement therefor
DE10056590A1 (en) * 2000-11-15 2002-05-23 Philips Corp Intellectual Pty Digital signal processing and/or storing circuit for smart card controller has at least one programmable fuse formed in multiple stages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013019713A1 (en) * 2011-08-04 2013-02-07 SanDisk Technologies, Inc. Memory die self-disable if programmable element is not trusted
US8446772B2 (en) 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted

Also Published As

Publication number Publication date Type
WO2003063170A1 (en) 2003-07-31 application

Similar Documents

Publication Publication Date Title
DE19857043C1 (en) Interference suppression circuit for integrated circuit
DE19819265C1 (en) Method of parameterising an integrated circuit with supply voltage, reference potential and output connectors; parameterising signal is formed by code with edge change after each bit
US4586242A (en) Operations on a semiconductor integrated circuit having two kinds of buffers
EP0623958A1 (en) Semi-conductor integrated circuit including protection means
EP0127015A2 (en) Integrated digital MOS semiconductor circuit
US4488267A (en) Integrated circuit chips with removable drivers and/or buffers
EP0195267A2 (en) Current control circuit for an electrical, preferably an electromagnetic load
DE19545904A1 (en) Integrated circuit with programmable pad drivers
EP0093947A1 (en) Programmable logic array
EP0503117B1 (en) Processor circuit
DE3712178A1 (en) Semiconductor device
DE10223167A1 (en) Method of testing storage units in digital circuit, requires selecting register via unit receiving activation signal
EP0712137A2 (en) Programmable semiconductor memory
EP1178321A2 (en) Method of operating a component having a logic and a memory portion
DE102004041869A1 (en) Electronic steering lock
EP0327861A1 (en) Redundancy decoder for an integrated semiconductor memory
DE10360196A1 (en) Circuit arrangement for monitoring address decoder e.g. for automotive engineering and vehicle dynamics, has first and second group decoder outputs supplied to double-rail checker
DE19754903C1 (en) Replacement circuit for several similar function modules
DE10127194A1 (en) Control method for logic address mapping uses virtual memory addressing for masking out non-serviceable memory cells
DE102005037355B3 (en) Circuit to calculate a logical connection between two input operations for high security uses processes inputs for dual-rail signals using logic and precharge circuits
EP0733910B1 (en) Printed circuit board with built-in testing of connections to ICs
DE3729951A1 (en) CMOS output stage
DE19524874C1 (en) A method for placing an integrated circuit from a first to a second operating mode
EP1049099A2 (en) Electrical apparatus, especially a mobile apparatus
DE102004027489A1 (en) A method of disposing of chips of a first substrate on a second substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection