DE102021119288A1 - Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat - Google Patents

Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat Download PDF

Info

Publication number
DE102021119288A1
DE102021119288A1 DE102021119288.9A DE102021119288A DE102021119288A1 DE 102021119288 A1 DE102021119288 A1 DE 102021119288A1 DE 102021119288 A DE102021119288 A DE 102021119288A DE 102021119288 A1 DE102021119288 A1 DE 102021119288A1
Authority
DE
Germany
Prior art keywords
intermetallic
carrier
electronic system
solder
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021119288.9A
Other languages
English (en)
Inventor
Chee Yang Ng
Edmund Riedl
Joseph Victor Soosai Prakasam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021119288.9A priority Critical patent/DE102021119288A1/de
Priority to US17/872,338 priority patent/US20230027669A1/en
Priority to CN202210881868.1A priority patent/CN115692357A/zh
Publication of DE102021119288A1 publication Critical patent/DE102021119288A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Ein elektronisches System (100), welches einen zumindest teilweise elektrisch leitfähigen Träger (102), eine elektronische Komponente (104), und eine intermetallische Verbindungsstruktur (106) aufweist, welche den Träger (102) und die Komponente (104) verbindet und eine intermetallische Netzstruktur (108) in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur (106) und gegenüberliegende äußere Strukturen (110, 112) ohne intermetallisches Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur (108) einerseits und dem Träger (102) oder der Komponente (104) andererseits aufweist.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein elektronisches System und ein Verfahren zum Herstellen eines elektronischen Systems.
  • Beschreibung des Stands der Technik
  • Ein herkömmliches elektronisches System kann eine elektronische Komponente aufweisen, welche auf einen Chipträger gelötet ist, zum Beispiel ein Leiterrahmen, und kann optional unter Verwendung einer Formkomponente eingegossen sein, wie zum Beispiel einer Einkapselung.
  • Zusammenfassung
  • Es mag ein Bedarf bestehen, eine elektronische Komponente mit einem leitfähigen Träger in einem elektronischen System mit einer hohen Zuverlässigkeit zu verbinden.
  • Gemäß einer beispielhaften Ausführungsform ist ein elektronisches System bereitgestellt, welches einen zumindest teilweise elektrisch leitfähigen Träger, eine elektronische Komponente, und eine intermetallische Verbindungsstruktur aufweist, welche den Träger und die Komponente verbindet und eine intermetallische Netzstruktur in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur und gegenüberliegende äußere Strukturen ohne intermetallisches Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur einerseits und dem Träger oder der Komponente andererseits aufweist.
  • Gemäß einer anderen beispielhaften Ausführungsform ist ein Verfahren zum Herstellen eines elektronischen Systems bereitgestellt, wobei das Verfahren ein Verbinden eines zumindest teilweise elektrisch leitfähigen Trägers mit einer elektronischen Komponente mittels einer intermetallischen Verbindungsstruktur, und ein Bilden der intermetallischen Verbindungsstruktur mit einer intermetallischen Netzstruktur in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur und gegenüberliegenden äußeren Strukturen ohne intermetallisches Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur einerseits und dem Träger oder der Komponente andererseits aufweist.
  • Gemäß einer beispielhaften Ausführungsform sind ein elektrisch leitfähiger Träger (zum Beispiel ein Leiterrahmen) und eine elektronische Komponente (zum Beispiel ein Halbleiterplättchen) in einem elektronischen System (zum Beispiel einem Package oder einem Modul) miteinander mittels einer intermetallischen Verbindungsstruktur (insbesondere mittels Lötens) verbunden. Auf vorteilhafte Weise kann die intermetallische Verbindungsstruktur eine zentrale intermetallischen Netzstruktur aufweisen - in welcher verschiedene Metalle ein kontinuierliches Netzwerk bilden - und kann periphere oder äußere Strukturen aufweisen, welche kein kontinuierliches Netzwerk in Form eines intermetallischen Netzes haben. Anschaulich kann die intermetallische Netzstruktur ein mechanisch starkes, äußerst temperaturstabiles Rückgrat bilden, welches eine Integrität der lötmaterialartigen intermetallischen Verbindungsstruktur aufrecht erhält, wobei dadurch eine Delaminierung im Inneren des elektronischen Systems verhindert wird. Eine erste äußere Struktur ohne intermetallisches Netz kann zwischen der intermetallischen Netzstruktur und dem Träger angeordnet sein, wohingegen eine zweite äußere Struktur ohne intermetallisches Netz zwischen der intermetallischen Netzstruktur und der Komponente angeordnet sein kann. Auf vorteilhafte Weise kann das intermetallische Netz eine äußerst zuverlässige mechanische und/oder elektrische Verbindung zwischen dem Träger und der Komponente bilden, welche in der Lage ist, einer hohen thermischen und mechanischen Belastung ohne die Gefahr von Rissen oder Separation zu widerstehen. Ein unerwünschtes Wiederaufschmelzen der intermetallischen Verbindungsstruktur im Fall eines späteren Temperaturanstiegs kann zuverlässig verhindert werden. Auf vorteilhafte Weise kann eine top-to-bottom Verbindung zwischen der Komponente und dem Träger erreicht werden, welche die Zuverlässigkeit des erhaltenen elektronischen Systems im Vergleich mit herkömmlichen Verbindungsstrukturen signifikant verbessert. Anschaulich können die äußeren Strukturen ein Fingerabdruck der metallischen Strukturen auf und zwischen dem Träger und der Komponente vor der Verbindung sein und können einen Übergang zwischen dem Träger und der Komponente vorteilhaft glätten. Dies kann eine abrupte Materialschnittstelle zwischen dem intermetallischen Netz einerseits und dem Träger und der Komponente andererseits vermeiden.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen des Verfahrens und des elektronischen Systems erläutert.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronisches System“ insbesondere eine elektronische Vorrichtung bezeichnen, welche eine oder mehrere elektronische Komponenten aufweist, optional unter Verwendung einer Einkapselung. Ferner kann ein Träger für die elektronische Komponente(n) in einem elektronischen System implementiert sein. Zum Beispiel kann ein solches elektronisches System ein Modul oder ein Package sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (zum Beispiel einen Transistor), eine passive elektronische Vorrichtung (zum Beispiel eine Kapazitanz oder eine Induktanz oder einen ohmschen Widerstand), einen Sensor (zum Beispiel ein Mikrofon, einen Lichtsensor, oder einen Gassensor), einen Aktuator (zum Beispiel ein Lautsprecher), und ein mikroelektromechanisches System (MEMS) umfassen. Allerdings kann die elektronische Komponente in anderen Ausführungsformen auch von einem anderen Typ sein, zum Beispiel ein mechatronisches Element, insbesondere ein mechanischer Schalter, etc.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „intermetallische Verbindungsstruktur“ insbesondere ein Medium bezeichnen, welches zuverlässig die Komponente und den Träger verbindet und eine Mehrzahl von verschiedenen metallischen Bestandteilen aufweist.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „intermetallische Netzstruktur“ insbesondere ein Netzwerk aus metallischen Strukturen aus verschiedenen metallischen Materialien in einer metallischen Matrix bezeichnen, wobei das Netzwerk eine kontinuierliche Verbindung zwischen gegenüberliegenden metallischen äußeren Strukturen bildet (wobei die Letzteren ohne ein solches Netzwerk bereitgestellt sind). Eine intermetallische Netzstruktur kann Fasern oder Filamente aufweisen, welche aus verbundenen metallischen Partikeln aus verschiedenen metallischen Materialien zusammengesetzt sind. Zum Beispiel können solche Fasern oder Filamente verschmolzen oder verbunden sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „äußere Strukturen ohne intermetallisches Netz“ insbesondere eine metallische Struktur bezeichnen, welche eine intermetallische Netzstruktur mit einer elektronischen Komponente oder mit einem leitfähigen Träger verbindet und welche frei von einem kontinuierlichen Netzwerk aus verschiedenen Metallen ist. Die äußeren Strukturen können intermetallische Strukturen sein, jedoch ist kein ununterbrochenes Netzwerk aus verschiedenen metallischen Bestandteilen in den äußeren Strukturen gebildet, welches eine ununterbrochene vertikale Verbindung herstellt. Die äußeren Strukturen können auch verschiedene metallische Materialien aufweisen, welche allerdings keine kontinuierliche vertikale Verbindung in Form eines Netzes oder Netzwerks erzeugen. Im Gegensatz dazu können die äußeren Strukturen ein Matrixmetall aufweisen, in welchem einzelne metallische Inseln und/oder kurze intermetallische Fragmente eingebettet sein können, welche keine kontinuierliche vertikale Verbindung durch das Matrixmetall bilden. Die äußeren Strukturen ohne intermetallisches Netz können auch eine mechanische und/oder elektrisch leitfähige Verbindung ohne ein kontinuierliches vertikales intermetallisches Netzwerk bereitstellen und können ein Fingerabdruck eines Herstellungsprozesses sein, zum Beispiel des Herstellungsprozesses gemäß 1 bis 8.
  • Bei einer Ausführungsform weist der Träger eine Leiterrahmenstruktur (zum Beispiel aus Kupfer) auf. Somit kann der Träger als eine strukturierte Metallplatte und daher auf eine einfache und leicht verarbeitbare Weise verkörpert sein.
  • Allerdings kann der Träger alternativ auf eine andere Weise verkörpert sein, zum Beispiel als eine zentrale elektrisch isolierende und thermisch leitfähige Lage (zum Beispiel aus Keramik), welche auf einer oder beiden gegenüberliegenden Hauptoberflächen davon mit einer elektrisch leitfähigen Schicht (zum Beispiel einer Kupfer- oder Aluminiumschicht) bedeckt ist. Zum Beispiel kann ein Träger als ein DAB (Direkt Aluminium Bonding), DCB (Direkt Kupfer Bonding) Substrat, etc. verkörpert sein. Ferner kann der Träger auch als ein Active Metal Brazing (AMB) Substrat konfiguriert sein.
  • Bei einer Ausführungsform weist der Träger einen elektrisch leitfähigen Hauptkörper (zum Beispiel aus Kupfer oder Aluminium) auf, welcher teilweise von einer metallischen Diffusionsbarriere bedeckt ist. Zum Beispiel kann eine Oberfläche des Hauptkörpers oder ein Teil davon mit einer metallischen Diffusionsschicht aus Nickel bedeckt sein. Dies kann eine übermäßige Diffusion von Material von dem Hauptkörper in die intermetallische Verbindungsstruktur unterdrücken.
  • Bei einer Ausführungsform weist die Komponente einen Halbleiterkörper auf, welcher mit einer Rückseitenmetallisierung bedeckt ist, wobei die Rückseitenmetallisierung mit der intermetallischen Verbindungsstruktur verbunden ist. Zum Beispiel kann der Halbleiterkörper aus Silizium sein. Mindestens ein monolithisch integriertes Schaltkreiselement kann in dem Halbleiterkörper gebildet sein, zum Beispiel eine Transistorstruktur und/oder eine Diodenstruktur. Zum Beispiel kann eine aktive Oberfläche des Halbleiterkörpers, in welcher mindestens ein integriertes Schaltkreiselement monolithisch integriert ist, einer anderen Oberfläche des Halbleiterkörpers gegenüberliegen, auf welcher eine Rückseitenmetallisierung aufgebracht ist.
  • Bei einer Ausführungsform weist die intermetallische Verbindungsstruktur eine Lötmatrix zum Erzeugen einer Lötverbindung zwischen der Komponente und dem Träger auf. Zum Beispiel kann die Lötmatrix aus einem lötbaren Material (zum Beispiel Zinn) sein, welches eine Schmelztemperatur unter einer Schmelztemperatur von jedem anderen metallischen Element der intermetallischen Netzstruktur hat. Während eines Reflow Prozesses kann selektiv nur das Material der Lötmatrix schmelzen oder flüssig oder fließfähig werden, wohingegen verschiedene metallische Materialien der intermetallischen Netzstruktur, welche während eines solchen Reflow Prozesses gebildet werden können, feste Partikel bleiben, und können sich daher in der fließfähigen Lötmatrix lösen. Dies bietet eine exzellente Grundlage für die Bildung der intermetallischen Netzstruktur - mit einem hohen Schmelzpunkt - in der Lötmatrix - mit einem niedrigeren Schmelzpunkt - was zu einer intermetallischen Verbindungsstruktur führt, welche zuverlässig gegen ein unerwünschtes Wiederaufschmelzen nach ihrer Bildung geschützt ist.
  • Bei einer Ausführungsform weist die Lötmatrix Zinn auf. Andere lötbare Materialien sind ebenfalls möglich.
  • Bei einer Ausführungsform weist die intermetallische Verbindungsstruktur intermetallische Phasenpromotorpartikel (welche makroskopische oder mikroskopische Partikel oder sogar Partikel auf atomarer Ebene sein können) aus mindestens einem intermetallischen Phasenpromotormetall auf, zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur. Solche intermetallischen Phasenpromotorpartikel können die Bildung der intermetallischen Netzstruktur fördern und können in einer Lötpaste enthalten sein, welche während der Herstellung des elektronischen Systems zwischen dem Träger und der elektronischen Komponente aufgebracht wird. Zum Beispiel weist das mindestens eine intermetallische Phasenpromotormetall Silber und/oder Kupfer auf. Solche Materialien können einen höheren Schmelzpunkt im Vergleich mit einer Lötmatrix (zum Beispiel aus Zinn) der intermetallischen Verbindungsstruktur haben, und können fähig sein, eine intermetallische Phase mit anderen Metallen in einem fließfähigen Lötmedium zu bilden.
  • Bei einer Ausführungsform weist die intermetallische Verbindungsstruktur intermetallische Phasenbeschleunigungspartikel aus mindestens einem intermetallischen Phasenbeschleunigungsmetall zum Beschleunigen der Bildung der intermetallischen Netzstruktur auf. Die intermetallischen Phasenbeschleunigungspartikel können mittels einer dedizierten Schicht bereitgestellt sein, welche oben auf dem Träger bereitgestellt ist, und/oder können in Form von Partikeln bereitgestellt sein, welche in einer Lötmatrix einer Lötpaste eingebettet sind, welche während der Herstellung des elektronischen Systems zwischen dem Träger und der Komponente aufgebracht wird. Ein solches intermetallisches Phasenbeschleunigungsmaterial kann die Bildung einer intermetallischen Netzstruktur in einer temporär fließfähigen Lötmatrix vorantreiben, triggern, oder sogar katalysieren, und kann zur Bildung einer intermetallischen Schicht beitragen, welche den Chip und die Trägeroberfläche miteinander verbindet. Zum Beispiel kann das mindestens eine intermetallische Phasenbeschleunigungsmetall Palladium, Gold, Platin und/oder Zink aufweisen. Allerdings kann ein intermetallisches Phasenbeschleunigungsmetall auch ein Metall von einer Wafer-Rückseite sein (d. h. einer Rückseitenmetallisierung der elektronischen Komponente), zum Beispiel Vanadium.
  • Bei einer Ausführungsform ist die intermetallische Verbindungsstruktur frei von Blei (Pb). Auf äußerst vorteilhafte Weise kann dies biologisch gefährliche Eigenschaften der intermetallischen Verbindungsstruktur verhindern. Folglich kann ein umweltfreundliches elektronisches System gebildet werden, indem Blei in der intermetallischen Verbindungsstruktur vermieden wird.
  • Bei einer Ausführungsform ist eine vertikale Dicke der intermetallischen Verbindungsstruktur in einem Bereich von 5 µm bis 50 µm, insbesondere in einem Bereich von 10 µm bis 30 µm, weiter insbesondere in einem Bereich von 10 µm bis 20 µm. Auf vorteilhafte Weise kann die beschriebene intermetallische Verbindungsstruktur oder Bondlinie mit einer sehr geringen Dicke bereitgestellt sein. Dies hält das elektronische System in einer vertikalen Richtung kompakt und stellt eine hohe mechanische, thermische, und elektrische Zuverlässigkeit des elektronischen Systems sicher.
  • Bei einer Ausführungsform weist das elektronische System eine intermetallische Phasenbeschleunigungsschicht aus mindestens einem intermetallischen Phasenbeschleunigungsmetall zum Beschleunigen der Bildung der intermetallischen Netzstruktur auf, welche zwischen dem Träger und der intermetallischen Verbindungsstruktur angeordnet ist. Während der Herstellung kann die intermetallische Phasenbeschleunigungsschicht als ein Reservoir für intermetallische Phasenbeschleunigungspartikel wirken, welche sich in einer temporär fließfähigen Lötmatrix lösen. Zusammen mit den intermetallischen Phasenpromotorpartikeln in der Lötmatrix sind die intermetallischen Phasenbeschleunigungspartikel Bestandteile der intermetallischen Netzstruktur mit einem hohen Schmelzpunkt, welche in der Lötmatrix mit einem niedrigeren Schmelzpunkt der intermetallischen Verbindungsstruktur gebildet ist.
  • Bei einer Ausführungsform ist die intermetallische Phasenbeschleunigungsschicht eine einzelne Schicht (siehe zum Beispiel 2) oder eine Doppelschicht (siehe zum Beispiel 3). Eine einzelne Schicht kann mit einem geringen Aufwand gebildet werden, wohingegen eine Doppelschicht es ermöglicht, die Eigenschaften der intermetallischen Phasenbeschleunigungsschicht feinabzustimmen.
  • Bei einer Ausführungsform ist eine partielle vertikale Dicke der intermetallischen Netzstruktur im Verhältnis zu der gesamten intermetallischen Phasenstruktur mindestens 80 %, insbesondere mindestens 90 %. Somit kann die große Mehrheit der vertikalen Dicke der intermetallischen Phasenstruktur von der intermetallischen Netzstruktur beigetragen sein. Somit kann die verstärkende und Anti-Wiederaufschmelzen-Funktion des intermetallischen Netzes oder Netzwerks über einen signifikanten Teilbereich der gesamten intermetallischen Verbindungsstruktur bereitgestellt sein.
  • Bei einer Ausführungsform bildet die intermetallische Netzstruktur ein verzweigtes Netzwerk aus verbundenen Multimetallpartikeln, welches sich kontinuierlich zwischen einem gesamten vertikalen Abstand zwischen den äußeren Strukturen erstreckt. Somit kann die intermetallische Netzstruktur aus einer Mehrzahl von verbundenen Filamenten oder Fasern zusammengesetzt sein, wobei jede aus einer Sequenz von direkt verbundenen metallischen Partikeln aus mindestens zwei verschiedenen metallischen chemischen Elementen gebildet ist, bevorzugt aus mindestens drei verschiedenen metallischen chemischen Elementen, zum Beispiel aus drei, vier, oder fünf verschiedenen metallischen chemischen Elementen. Die verschiedenen intermetallischen Filamente oder Fasern der intermetallischen Netzstruktur können einen oder mehrere Verschmelzungs- und/oder Kreuzungspunkte haben und können einen gesamten vertikalen Bereich zwischen den zwei gegenüberliegenden äußeren Strukturen der intermetallischen Verbindungsstruktur bedecken.
  • Bei einer Ausführungsform ist ein Gewichtsprozent der intermetallischen Netzstruktur im Verhältnis zu der gesamten intermetallischen Verbindungsstruktur in einem Bereich von 1 Gewichtsprozent bis 30 Gewichtsprozent, insbesondere in einem Bereich von 3 Gewichtsprozent bis 8 Gewichtsprozent, weiter insbesondere in einem Bereich von 4,5 Gewichtsprozent bis 6,5 Gewichtsprozent. Bevorzugt wird ein relativ kleines partielles Gewicht von der intermetallischen Netzstruktur beigetragen. Dies kann eine gute Fließfähigkeit der intermetallischen Verbindungsstruktur während des Reflow-Lötens sicherstellen (aufgrund der Lötmatrix), während gleichzeitig sichergestellt ist, dass nach dem Fertigstellen des Lötprozesses kein Wiederaufschmelzen stattfinden kann. Relativ glatte Eigenschaften der Lötmatrix, welche den höchsten Materialbeitrag in der intermetallischen Verbindungsstruktur haben kann, können auch als ein mechanischer Puffer in dem elektronischen System wirken.
  • Bei einer Ausführungsform weist das Verfahren ein Bilden der intermetallischen Verbindungsstruktur mittels Auftragens einer Lötpaste auf den Träger auf, wobei die Lötpaste eine Lötmatrix zum Erzeugen einer Lötverbindung zwischen der Komponente und dem Träger, und intermetallische Phasenpromotorpartikel aus mindestens einem intermetallischen Phasenpromotormetall zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur aufweist. Optional kann es auch möglich sein, intermetallische Phasenbeschleunigungspartikel zu der Lötmatrix hinzuzufügen. Zusätzlich oder alternativ kann ein intermetallisches Phasenbeschleunigungsmaterial in Form einer Plattierungsschicht auf dem Träger unter der Lötpaste bereitgestellt sein. Somit kann das Verfahren ein Bedecken des Trägers mit einer intermetallischen Phasenbeschleunigungsschicht zum Beschleunigen der Bildung der intermetallischen Netzstruktur, und ein Anordnen der intermetallischen Phasenbeschleunigungsschicht zwischen dem Träger und der Lötpaste aufweisen. Zusätzlich oder alternativ kann das Verfahren ein Bereitstellen der Lötpaste mit intermetallischen Phasenbeschleunigungspartikeln zum Beschleunigen der Bildung der intermetallischen Netzstruktur aufweisen.
  • Bei einer Ausführungsform weist das Verfahren ein Bereitstellen der Lötpaste mit intermetallischen Partikeln auf, welche einen Durchmesser in einem Bereich von 5 µm bis 50 µm haben, insbesondere in einem Bereich von 10 µm bis 20 µm. Dies hält die Dicke einer Bondlinie klein, welche während des Lötprozesses gebildet wird.
  • Bei einer Ausführungsform weist das Verfahren ein Pressen der Lötpaste zwischen dem Träger und der Komponente auf. Auf vorteilhafte Weise kann ein solcher Pressprozess einen ausreichenden mechanischen Druck auf die Lötpaste aufbringen, um eine Monoschicht aus intermetallischen Partikeln der Lötpaste zwischen dem Träger und der Komponente zu bilden. In anderen Worten verbinden nach diesem Pressprozess nur einzelne Lötpastenpartikel den Träger und die Komponente. Dies stellt eine kleine Bondlinie oder Dicke der hergestellten intermetallischen Verbindungsstruktur sicher.
  • Bei einer Ausführungsform weist das Verfahren ein Bilden der intermetallischen Verbindungsstruktur mittels Erwärmens von Vorstufen der intermetallischen Verbindungsstruktur (insbesondere eine Lötpaste, welche eine Lötmatrix und intermetallische Phasenpromotorpartikel und optional intermetallische Phasenbeschleunigungspartikel, oder eine oder mehrere intermetallische Phasenbeschleunigungsschichten unter der Lötpaste aufweist) zu einer Spitzentemperatur über einer Schmelztemperatur einer Lötmaterialvorstufe (d. h. der Lötmatrix) und unter einer Schmelztemperatur der intermetallischen Netzvorstufen (d. h. der intermetallischen Phasenpromotor- und Beschleunigungspartikel und/oder Schicht(en)) auf. Durch diesen Erwärmungsprozess wird die Lötmatrix fließfähig, wohingegen die intermetallischen Phasenpromotor- und Beschleunigungspartikel und/oder Schicht(en) in einem festen Zustand verbleiben und in der fließfähigen Lötmatrix gelöst werden können. Die Bildung dieser Mischung in Kombination mit einem geeigneten Temperaturprofil triggert die Bildung der intermetallischen Netzstruktur in einer Lötmatrix. Nach der Wiederverfestigung der Lötmatrix ist die intermetallische Verbindungsstruktur als Ganzes zuverlässig vor einem unerwünschten Wiederaufschmelzen geschützt, da dies mittels der intermetallischen Netzstruktur unterdrückt werden kann.
  • Bei einer Ausführungsform weist das Verfahren ein Aufrechterhalten der Spitzentemperatur für ein Zeitintervall von mindestens 1 Minute, insbesondere für ein Zeitintervall in einem Bereich von 1 Minute bis 4 Minuten, weiter insbesondere für ein Zeitintervall in einem Bereich von 1,5 Minuten bis 2 Minuten auf. Auf äußerst vorteilhafte Weise kann die beschriebene Mischung für ein relativ langes Zeitintervall in einem teilweise fließfähigen Zustand gehalten werden. Dies kann der Mischung genug Zeit geben, eine intermetallische Netzstruktur zu bilden, welche sich entlang des gesamten vertikalen Abstands zwischen den zwei gegenüberliegenden äußeren Strukturen ohne intermetallisches Netz erstreckt.
  • Bei einer Ausführungsform ist die Spitzentemperatur in einem Bereich von 260 °C bis 350 °C, insbesondere in einem Bereich von 280 °C bis 300 °C. Zum Vergleich kann die Schmelztemperatur der Lötmaterialvorstufe unter 240 °C sein. Ferner kann die Schmelztemperatur der intermetallischen Netzvorstufen mindestens 370 °C sein. Als Folge dieser Verarbeitung wird selektiv die Lötmatrix fließfähig, wohingegen die metallischen Partikel, welche die intermetallische Netzstruktur bilden, während des Lötens nicht geschmolzen werden.
  • Bei einer Ausführungsform weist das Verfahren ein Bilden der intermetallischen Verbindungsstruktur mittels Reflow-Lötens auf. Reflow-Löten kann einen Prozess bezeichnen, bei welchem eine Lötpaste (insbesondere eine haftfähige Mischung aus lötfähigen Partikeln und Flussmittel, zusätzlich angereichert mit Vorstufen zum Bilden der intermetallischen Netzstruktur) verwendet wird, um eine oder mehrere elektronische Komponenten temporär an dem Träger zu befestigen, wonach die gesamte Baugruppe einer gesteuerten Wärme ausgesetzt wird. Die Lötpaste, jedoch nicht die Vorstufen zum Bilden der intermetallischen Netzstruktur, schmelzen wieder zu einem geschmolzenen Zustand, wobei dadurch permanente Lötverbindungen erzeugt werden. Das Erwärmen kann zum Beispiel bewerkstelligt werden, indem die Baugruppe einen Reflow-Ofen durchläuft, zum Beispiel unter einer Infrarotlampe.
  • Bei einer Ausführungsform weisen die Netzstruktur und die äußeren Strukturen die gleichen intermetallischen Materialien auf. Obwohl die Konzentrationen der verschiedenen intermetallischen Materialien in der Netzstruktur und in den zwei gegenüberliegenden äußeren Strukturen verschieden sein können, kann die Quelle der verschiedenen Metalle in der Netzstruktur und in den äußeren Strukturen die gleiche sein, als eine Folge des beschriebenen Herstellungsprozesses. Zum Beispiel kann eine untere äußere Struktur ein oder mehrere metallische Materialien einer intermetallischen Phasenbeschleunigungsschicht, welche sandwichartig zwischen dem Träger und der Lötmatrix angeordnet ist, und Partikel der Lötmatrix aufweisen. Zum Beispiel kann eine obere äußere Struktur ein metallisches Material einer Rückseitenmetallisierungsschicht, welche sandwichartig zwischen dem Halbleiterkörper der elektronischen Komponente und der Lötmatrix angeordnet ist, und Partikel der Lötmatrix aufweisen. Die intermetallische Netzstruktur kann Partikel der Lötmatrix, ein oder mehrere metallische Materialien einer intermetallischen Phasenbeschleunigungsschicht, welche sandwichartig zwischen dem Träger und der Lötmatrix angeordnet ist, ein oder mehrere metallische Materialien von intermetallischen Phasenpromotorpartikeln, und Partikel einer Rückseitenmetallisierungsschicht aufweisen, welche sandwichartig zwischen dem Halbleiterkörper der elektronischen Komponente und der Lötmatrix angeordnet ist.
  • Bei einer Ausführungsform weist das elektronische System eine Einkapselung auf, welche mindestens eine der mindestens einen elektronischen Komponente, den Träger, und die intermetallische Verbindungsstruktur zumindest teilweise einkapselt. Im Kontext der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes und bevorzugt thermisch leitfähiges Material bezeichnen, welches zumindest einen Teil einer Komponente und zumindest einen Teil eines Trägers, sowie einen Teil der intermetallischen Verbindungsstruktur umgibt. Zum Beispiel kann die Einkapselung eine Formmasse sein, und kann zum Beispiel mittels Spritzpressens (engl.: transfer molding) erzeugt werden. Alternativ kann die Einkapselung eine Vergussmasse sein, welche mittels Gießens (engl.: casting) gebildet ist.
  • Bei einer Ausführungsform ist mindestens eine der mindestens einen elektronischen Komponente ein unverpacktes Plättchen. Indem die mindestens eine elektronische Komponente als ein nicht eingekapselter Chip verkörpert ist, d. h. ein reiner Halbleiterchip ohne zusätzliche dielektrische Einkapselung, kann die Kompaktheit des elektronischen Systems weiter erhöht werden.
  • Bei einer Ausführungsform weist das elektronische System eine Mehrzahl von (insbesondere elektronischen) Komponenten auf, welche auf dem Träger oder auf verschiedenen Trägern montiert sind. Somit kann das elektronische System eine oder mehrere elektronische Komponenten (zum Beispiel mindestens eine passive Komponente, zum Beispiel einen Kondensator, und mindestens eine aktive Komponente, zum Beispiel einen Halbleiterchip) aufweisen.
  • Bei einer Ausführungsform weist die elektronische Vorrichtung eine Montagebasis (zum Beispiel eine gedruckte Leiterplatte, PCB) auf, auf welcher die Anordnung aus Träger und elektronischer Komponente montiert ist, und welche mit der elektronischen Komponente und/oder mit dem Träger elektrisch gekoppelt ist. Eine solche Montagebasis kann ein elektronisches Board sein, welches als eine mechanische Basis für das elektronische System dient, welches zum Beispiel als ein Package verkörpert ist.
  • Bei einer Ausführungsform ist das elektronische System als eines aus der Gruppe konfiguriert, bestehend aus einem Leiterrahmen-verbundenen Leistungsmodul, einem Transistor Outline (TO) elektronischen System, einem Quad Flat No Leads elektronischen System (QFN), einem Small Outline (SO) elektronischen System, einem Small Outline Transistor (SOT) elektronischen System, und einem Thin Small Outline Electronic System (TSOP) elektronischen System. Auch elektronische Systeme für Sensoren und/oder mechatronische Vorrichtungen sind mögliche Ausführungsformen. Darüber hinaus können beispielhafte Ausführungsformen sich auch auf elektronische Systeme beziehen, welche als Nanobatterien oder Nanobrennstoffzellen oder andere Vorrichtungen mit chemischen, mechanischen, optischen und/oder magnetischen Aktoren wirken. Daher ist das elektronische System gemäß einer beispielhaften Ausführungsform mit Standard Packaging-Konzepten vollständig kompatibel (insbesondere vollständig kompatibel mit Standard TO Packaging-Konzepten).
  • Bei einer Ausführungsform ist das elektronische System als ein Leistungsmodul konfiguriert, zum Beispiel ein eingegossenes Leistungsmodul. Zum Beispiel kann eine beispielhafte Ausführungsform des elektronischen Systems ein intelligentes Leistungsmodul (IPM) sein. Eine andere beispielhafte Ausführungsform des elektronischen Systems ist ein Dual Inline elektronisches System (DIP).
  • Bei einer Ausführungsform ist die elektronische Komponente als ein Leistungshalbleiterchip konfiguriert. Somit kann die elektronische Komponente (zum Beispiel ein Halbleiterchip) für Leistungsanwendungen verwendet werden, zum Beispiel im Automobilbereich, und kann zum Beispiel mindestens einen integrierten isoliertes Gate Bipolartransistor (IGBT) und/oder mindestens einen Transistor einer anderen Art (zum Beispiel einen MOSFET, einen JFET, etc.) und/oder mindestens eine integrierte Diode haben. Solche integrierten Schaltkreiselemente können zum Beispiel mit Siliziumtechnologie oder basierend auf Breitbandlückenhalbleitern (zum Beispiel Siliziumcarbid) hergestellt sein. Ein Halbleiterleistungschip kann einen oder mehrere Feldeffekttransistoren, Dioden, Inverterschaltkreise, Halbbrücken, Vollbrücken, Treiber, logische Schaltkreise, weitere Vorrichtungen etc. aufweisen.
  • Als Substrat oder Wafer, welcher die Basis der elektronischen Komponenten bildet, kann ein Halbleitersubstrat verwendet werden, insbesondere ein Siliziumsubstrat. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC-Technologie implementiert sein.
  • Ferner können beispielhafte Ausführungsformen Standard-Halbleiterverarbeitungstechnologien verwenden, zum Beispiel geeignete Ätztechnologien (einschließlich isotropischen und anisotropischen Ätztechnologien, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturiertechnologien (welche lithographische Masken involvieren können), Abscheidetechnologien (zum Beispiel chemische Dampfabscheidung (CVD), plasmaverstärkte chemische Dampfabscheidung (PECVD), Atomlagenabscheidung (ALD), Sputtern, etc.).
  • Die oben genannten und andere Ziele, Merkmale und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, zusammen mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern versehen sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen bereitzustellen, und einen Teil der Beschreibung bilden, zeigen beispielhafte Ausführungsformen.
  • In den Zeichnungen:
    • 1 zeigt eine schematische Querschnittsansicht eines elektronischen Systems gemäß einer beispielhaften Ausführungsform und eine Querschnittsansicht eines hergestellten elektronischen Systems gemäß einer beispielhaften Ausführungsform.
    • 2 bis 8 sind Querschnittsansichten von Strukturen, welche während des Herstellens eines elektronischen Systems erhalten werden, wie dem, welches in 1 gezeigt ist, gemäß einer beispielhaften Ausführungsform.
    • 9 zeigt eine Querschnittsansicht eines elektronischen Systems gemäß einer anderen beispielhaften Ausführungsform.
    • 10 zeigt eine Querschnittsansicht eines elektronischen Systems gemäß noch einer anderen beispielhaften Ausführungsform.
    • 11 bis 13 sind Querschnittsansichten von Strukturen, welche während des Herstellens eines elektronischen Systems erhalten werden, gemäß noch einer anderen beispielhaften Ausführungsform.
    • 14 ist ein Phasendiagramm, welches Eigenschaften von verschiedenen intermetallischen Phasen zeigt, welche durch das Mischen von Silber, Gold und Zinn erzeugt werden, und dient zur Erläuterung eines Prinzips einer beispielhaften Ausführungsform.
    • 15 ist ein Diagramm, welches einen Reflow-Lötprozess zeigt, welcher während des Herstellens eines elektronischen Systems gemäß einer beispielhaften Ausführungsform ausgeführt wird.
    • 16 und 17 zeigen ein Verfahren zum Herstellen eines elektronischen Systems gemäß einer beispielhaften Ausführungsform.
    • 18 zeigt eine Querschnittsansicht eines elektronischen Systems gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ausführliche Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen ausführlicher mit Bezug auf die Figuren beschrieben werden, sind einige allgemeine Überlegungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
  • Gemäß beispielhaften Ausführungsformen kann ein elektronisches System mit einem Verbindungmaterial in Form einer intermetallischen Verbindungsstruktur zwischen einer elektronischen Komponente (zum Beispiel einem Plättchen mit einer Rückseitenmetallisierung) und einem leitfähigen Träger (zum Beispiel einem Leiterrahmen) mit exzellenten Verbindungeigenschaften bereitgestellt werden. Die intermetallische Verbindungsstruktur kann mit einem intermetallischen Netz in der Mitte (bevorzugt eingebettet in einer Matrix aus einem Lötmaterial mit einer niedrigeren Schmelztemperatur als das intermetallische Netz) und Schichten ohne Netz an den Grenzen oben und unten (d. h. der Komponente bzw. dem Träger zugewandt) gebildet sein. Dies kann es ermöglichen, eine nicht wiederaufschmelzende verstärkte Lötstruktur zu erhalten, welche die Komponente und den Träger zuverlässig verbindet, und selbst bis zu hohen Temperaturen stabil ist. Da die genannte intermetallische Verbindungsstruktur ohne Blei (Pb) Material gebildet sein kann, kann die Verbindung ohne biogefährliche Eigenschaften und ohne Probleme in Bezug auf eine Verschmutzung erzielt werden.
  • Somit stellt eine beispielhafte Ausführungsform eine nicht wiederaufschmelzende bleifreie Lötstruktur in Form der intermetallischen Verbindungsstruktur bereit. Somit stellt eine beispielhafte Ausführungsform ein Verfahren bereit, welches es ermöglicht, ein einfaches bleifreies Lötmaterial mit einem niedrigen Schmelzpunkt zu erzeugen, welches aufgrund der Bildung eines intermetallischen Netzes auf vorteilhafte Weise nicht wiederaufschmelzende Eigenschaften hat. Genauer stellt eine beispielhafte Ausführungsform eine einfache bleifreie Lötstruktur bereit, welche ein vertikal verbundenes intermetallisches Verbundnetz (engl.: intermetallic compound mesh) hat, welches selbst einer hohen Reflow-Temperatur ohne Wiederaufschmelzen widersteht. Es wird angenommen, dass diese Eigenschaft insbesondere mittels des intermetallischen Netzes erzielt und gefördert werden kann, welches sich über eine Bondlinie erstreckt. Auf vorteilhafte Weise kann eine solche Lötbondlinie während des Reflows intakt bleiben, selbst bei einem teilweisen oder lokalisierten Wiederaufschmelzen. Eine solche intermetallische Verbindungsstruktur kann unter Verwendung von Dotierungsstoffen gebildet werden, welche mittels Beschichtens auf einem Träger in einem Lötsystem bereitgestellt werden können. Auf vorteilhafte Weise können kleine Lötmaterialkugeln verwendet werden, um die Bondlinie nach dem Plättchenbonden nach unten zu bringen, wobei dadurch die Bildung eines vertikalen intermetallischen Netzes verstärkt wird. Somit kann ein bleifreier Lötmaterialersatz ohne unerwünschte Wiederaufschmelzungseigenschaften erhalten werden.
  • Eine Kernidee einer beispielhaften Ausführungsform ist somit das Bereitstellen eines Verbindungssystems, welches ein einfaches bleifreies Lötmaterial mit einem niedrigen Schmelzpunkt ermöglicht, welches aufgrund der Erzeugung eines intermetallischen Verbundnetzes nach dem Reflow nicht wiederaufschmilzt. Somit kann ein intermetallisches Verbundnetz in einer intermetallischen Verbindungsstruktur über einer Bondlinie gebildet werden, welches einer Reflow-Temperatur ohne Wiederaufschmelzen widerstehen kann, wobei dadurch die Zuverlässigkeit des erhaltenen elektronischen Systems verbessert wird. Insbesondere kann eine korrespondierende intermetallische Verbindungsstruktur fähig sein, die Lötbondlinie während des Reflows selbst bei einem teilweisen oder räumlich begrenzten Wiederaufschmelzen intakt zu halten.
  • Um eine solche intermetallische Verbindungsstruktur herzustellen, kann es möglich sein, vor einem Reflow Prozess eine dünne Lötpaste für eine niedrige Bondlinie bereitzustellen. Daher kann eine solche niedrige Bondlinie vor einem Reflow Prozess erzeugt werden, wobei die Bondliniendicke nicht größer als 40 µm sein mag (zum Beispiel kann eine Typ 5 Lötpaste für diesen Zweck verwendet werden, bei welcher eine nominale Lötkugelgröße Dimensionen einem Bereich von 20 µm bis 25 µm haben kann).
  • Darüber hinaus können ein oder mehrere Dotierungsstoffe in Form von einer oder mehreren Trägerplattierungsschichten bereitgestellt sein: ein solches Dotierungsstoffsystem kann aufweisen (i) ein oder mehrere Elemente mit einer hohen Löslichkeit (insbesondere einer hohen Dispersion) in Lötmaterialien (zum Beispiel Gold (Au), Palladium (Pd), etc.), welche dazu beitragen, ein gleichmäßiges intermetallisches Verbundnetz über einer Bondlinie zu bilden, und (ii) ein oder mehrere Elemente, welche eine Lötverbindungszuverlässigkeit erhöhen (zum Beispiel Zink (Zn), Nickel (Ni), etc.).
  • In Bezug auf ein Reflow-Profil, welches während der Herstellung eines elektronischen Systems gemäß einer beispielhaften Ausführungsform angewendet wird, kann eine maximale Spitzentemperatur im Bereich einer Glasübergangstemperatur (Tg, welche typischerweise in einem Bereich von 260 °C bis 350 °C sein kann, um einen Verzug zu handhaben) eines organischen Trägers sein, und eine Liquidus-Dauer (welche in einem Bereich von 1 min bis 2 min sein kann) ist ausreichend für eine Bildung eines intermetallischen Verbundnetzes. Als Ergebnis kann ein vertikal verbundenes intermetallisches Verbundnetz mit einem Netzwerk aus verschiedenen Metallen gebildet werden, welches auch als intermetallische Netzstruktur in einer intermetallischen Verbindungsstruktur bezeichnet werden kann. Bei einer oberen und bei einer unteren Peripherie der intermetallischen Verbindungsstruktur kann eine jeweilige äußere Struktur ohne das intermetallische Netz gebildet werden.
  • Genauer kann die intermetallische Netzstruktur (oder Netzintermetallischer Verbund) eine komplexe Mischung aus verschiedenen intermetallischen Verbundspezies haben, zum Beispiel: (i) Ag3Sn; (ii) Cu3Sn; und/oder (iii) Pd und Au intermetallisches-Netz-Verbundspezies im unteren ppm Bereich.
  • Wenn ein solches intermetallisches Verbundnetz gebildet wird, kann ein Kupfergehalt in dem Bulk-Lötmaterial sehr niedrig werden. Dies kann das Ziehen von Elementen anzeigen, um das intermetallische Verbundnetz zu bilden.
  • Bei einer Ausführungsform kann ein Bulk-Lötmaterial - welches auch eine Matrix der intermetallischen Verbindungsstruktur bilden kann - hauptsächlich Zinn (Sn) sein. Gleichzeitig kann der Gehalt von Sn sowohl in dem Netzintermetallischen-Verbund als auch in dem Bulk-Lötmaterial hoch sein. Dies kann ein Einfangen von Sn für die Bildung des intermetallischen Verbunds anzeigen, welche einen niedrigeren Gehalt von freiem Sn zurücklässt, was eine herkömmliche Ursache des Wiederaufschmelzens bei einer allgemeinen Lötverbindung sein kann.
  • Gemäß beispielhaften Ausführungsformen können zusätzliche metallische Dotierungsstoffe (zum Beispiel Nickel und/oder Palladium) in Bezug auf die intermetallische Verbundnetzbildung helfen. Das Drucken oder Abgeben eines dünnen Lötmaterials kann ausreichend sein, um einen Plättchenbereich zu bedecken.
  • Auf vorteilhafte Weise kann eine Bondliniendicke vor einem Reflow Prozess in einem Bereich von 25 µm bis 50 µm, und nach dem Reflow Prozess in einem Bereich von 10 µm bis 30 µm sein.
  • 1 zeigt eine schematische Querschnittsansicht eines elektronischen Systems 100 gemäß einer beispielhaften Ausführungsform und eine Querschnittsansicht eines hergestellten elektronischen Systems 100 gemäß einer beispielhaften Ausführungsform. Auf der linken Seite von 1 ist ein experimentell hergestelltes elektronisches System 100 gezeigt, wohingegen die rechte Seite von 1 eine schematische Darstellung eines solchen elektronischen Systems 100 zeigt. Das elektronische System 100 kann als ein Halbleiter-Package oder Modul konfiguriert sein.
  • An seiner Unterseite kann das elektronische System 100 einen elektrisch leitfähigen Träger 102 aufweisen, zum Beispiel einen Leiterrahmen (zum Beispiel eine strukturierte Kupferplatte). Genauer weist der Träger 102 einen elektrisch leitfähigen Hauptkörper 114 auf, welcher zum Beispiel aus Kupfer sein kann, und welcher mit einer metallischen Diffusionsbarriere 116 bedeckt sein kann, zum Beispiel einer Schicht aus Nickel. Anschaulich hemmt die metallische Diffusionsbarriere 116 die Diffusion von einem metallischen Material des Hauptkörpers 114 in eine unten beschriebene intermetallische Phasenbeschleunigungsschicht 128 oder verhindert diese sogar.
  • Ferner kann eine elektronische Komponente 104, welche als ein Halbleiterplättchen verkörpert sein kann, einen oberen Teil des elektronischen Systems 100 bilden. Bei der gezeigten Ausführungsform weist die Komponente 104 einen Halbleiterkörper 118 (welcher zum Beispiel aus Silizium ist und welcher mindestens ein monolithisch integriertes Schaltkreiselement darin hat, welches nicht gezeigt ist) auf. Der Halbleiterkörper 118 ist mit einer Rückseitenmetallisierung 120 bedeckt, zum Beispiel einer Schicht aus Kupfer, welche mit einer intermetallischen Verbindungsstruktur 106 verbunden ist.
  • Wie ebenfalls in 1 gezeigt ist, ist die elektrisch leitfähige lötmaterialartige intermetallische Verbindungsstruktur 106 vertikal zwischen dem Träger 102 und der Komponente 104 angeordnet, zum mechanischen und elektrischen Verbinden des Trägers 102 und der Komponente 104. Die intermetallische Verbindungsstruktur 106 weist eine intermetallische Netzstruktur 108 in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur 106 auf. Die intermetallische Netzstruktur 108 kann als ein Netzwerk aus verschiedenen metallischen Partikeln betrachtet werden, welche kontinuierliche elektrisch leitfähige Pfade in der vertikalen Richtung bilden und welche in einer metallischen Matrix aus einem anderen metallischen Material eingebettet sind. Wie ebenfalls in 1 gezeigt ist, ist eine untere äußere Struktur 110 vertikal zwischen dem Träger 102 und der intermetallischen Netzstruktur 108 angeordnet. Darüber hinaus ist eine obere äußere Struktur 112 vertikal zwischen der intermetallischen Netzstruktur 108 und der Komponente 104 angeordnet. Genauer ist die obere äußere Struktur 112 direkt zwischen der intermetallischen Netzstruktur 108 an einer Unterseite und der reinen Rückseitenmetallisierung 120 (aus einem homogenen Material) an einer Oberseite angeordnet. Als eine Folge des unten beschriebenen Herstellungsprozesses weisen die Netzstruktur 108 und die äußeren Strukturen 110, 112 die gleichen intermetallischen Materialien auf (bei der gezeigten Ausführungsform Zinn, Palladium, Gold, Silber, Nickel und Kupfer), wenn auch in verschiedenen Konzentrationen entlang der vertikalen Dicke der intermetallischen Verbindungsstruktur 106.
  • Auf vorteilhafte Weise weist die intermetallische Verbindungsstruktur 106 eine Lötmatrix 122 auf, welche auf der Basis von Zinn bereitgestellt sein kann, zum Erzeugen einer Lötverbindung zwischen der Komponente 104 und dem Träger 102. Die Lötmatrix 122 kann eine relativ niedrige Schmelztemperatur haben. Zusätzlich weist die intermetallische Verbindungsstruktur 106 intermetallische Phasenpromotorpartikel 124 aus einem oder mehreren intermetallischen Phasenpromotormetallen auf, welche zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur 106 konfiguriert sind. Zum Beispiel kann Silber und/oder Kupfer als intermetallisches Phasenpromotormetall(e) verwendet werden. Anschaulich können die intermetallischen Phasenpromotorpartikel 124 in einer Lötpaste (siehe Bezugszeichen 130 in 4) enthalten sein, welche als eine Basis zum Herstellen der intermetallischen Verbindungsstruktur 106 verwendet wird, und können zur Bildung des intermetallischen Netzes beitragen, zusammen mit den Partikeln der intermetallischen Phasenbeschleunigungsschicht 128 darunter.
  • Wie ebenfalls in 1 gezeigt ist, kann die intermetallische Verbindungsstruktur 106 intermetallische Phasenbeschleunigungspartikel 126 aus einem oder mehreren intermetallischen Phasenbeschleunigungsmetallen aufweisen, zum Beschleunigen der Bildung der intermetallischen Netzstruktur 108. Ein solches oder mehrere intermetallische Phasenbeschleunigungsmetalle können Palladium, Gold, Platin und/oder Zink aufweisen. Als eine Quelle für die intermetallischen Phasenbeschleunigungspartikel 126 weist das elektronische System 100 eine intermetallische Phasenbeschleunigungsschicht 128 (aus mindestens einem der genannten intermetallischen Phasenbeschleunigungsmetallen) auf, zum Beschleunigen der Bildung der intermetallischen Netzstruktur 108, und zwischen dem Träger 102 und der intermetallischen Verbindungsstruktur 106 angeordnet. Wie gezeigt ist, kann die intermetallische Phasenbeschleunigungsschicht 128 eine einzelne Schicht aus einem homogenen Material sein, welche direkt unter der unteren äußeren Struktur 110 angeordnet ist. Die intermetallische Phasenbeschleunigungsschicht 128, welche auch als Dotierungsstoffschicht oder Schutzschicht bezeichnet werden kann, kann ein oder mehrere Materialien (zum Beispiel Palladium, Gold, Zink, etc.) aufweisen, welches einen höheren Schmelzpunkt als das Material der Lötmatrix 122 (insbesondere Zinn) hat, und als ein Keim oder Beschleuniger für die Bildung der vertikal verbindenden intermetallischen Netzstruktur 108 wirkt. Der hohe Schmelzpunkt des Materials der intermetallischen Phasenbeschleunigungsschicht 128 unterdrückt auf vorteilhafte Weise das Wiederaufschmelzen der intermetallischen Netzstruktur 108 nach ihrer Bildung, selbst bei hohen Reflow-Temperaturen.
  • Auf vorteilhafte Weise kann die intermetallische Verbindungsstruktur 106 frei von Blei sein. Dies macht die Materialien der intermetallischen Verbindungsstruktur 106 biokompatibel und verhindert jegliche äußerst unerwünschte biogefährliche Eigenschaften des elektronischen Systems 100.
  • Noch bezugnehmend auf 1 kann eine vertikale Dicke D der intermetallischen Verbindungsstruktur 106 bevorzugt in einem Bereich von 10 µm bis 20 µm sein, kann zum Beispiel 15 µm sein. Ferner kann eine partielle vertikale Dicke der intermetallischen Netzstruktur 108 geteilt durch die vertikale Dicke D der gesamten intermetallischen Verbindungsstruktur 106 zum Beispiel mindestens 80 % sein, bevorzugt mindestens 90 %. Zum Beispiel kann die partielle vertikale Dicke in einem Bereich von 8 µm bis 16 µm sein, kann zum Beispiel 12 µm sein.
  • Wie in 1 gezeigt ist, bildet die intermetallische Netzstruktur 108 ein verzweigtes Netzwerk aus verbundenen Multimetallpartikeln, welche sich kontinuierlich zwischen einem gesamten vertikalen Abstand zwischen den äußeren Strukturen 110, 112 erstrecken. Obwohl sich die intermetallische Netzstruktur 108 nicht vollständig gerade zwischen den äußeren Strukturen 110, 112 erstreckt, stellt sie eine ununterbrochene kontinuierliche elektrisch leitfähige intermetallische Verbindung zwischen den äußeren Strukturen 110, 112 bereit. Die intermetallische Netzstruktur 108 ist in der Lötmatrix 122 eingebettet und kann aus einer Mehrzahl von verschiedenen Metallen sein, insbesondere aus mindestens drei verschiedenen Metallen. Die intermetallische Netzstruktur 108 kann aus direkt verbundenen metallischen Partikeln aus verschiedenen chemischen Elementen gebildet sein. Auf äußerst vorteilhafte Weise verhindert die Anwesenheit der intermetallischen Netzstruktur 108 in der Lötmatrix 122 ein unerwünschtes Wiederaufschmelzen der intermetallischen Verbindungsstruktur 106 als Ganzes, trotz der relativ niedrigen Schmelztemperatur des Zinnmaterials der Lötmatrix 122. Auf vorteilhafte Weise kann dies bereits mittels eines relativ niedrigen Gewichtsprozents des Teilgewichts der intermetallischen Netzstruktur 108 im Verhältnis zu dem Gewicht der gesamten intermetallischen Verbindungsstruktur 106 erreicht werden. Zum Beispiel kann das Gewichtsprozent in einem Bereich von 4,5 Gewichtsprozent bis 6,5 Gewichtsprozent sein.
  • Auf vorteilhafte Weise kann die beschriebene intermetallische Verbindungsstruktur eine zuverlässige mechanische und elektrische Verbindung zwischen dem Träger 102 und der Komponente 104 bieten, welche aufgrund der Bereitstellung der Lötmatrix 122 gut lötbar ist, und welche gleichzeitig aufgrund der Bildung der intermetallischen Netzstruktur 108 zuverlässig vor einem Wiederaufschmelzen (insbesondere bei typischen Reflow-Temperaturen) geschützt ist. Auf synergistische Weise stellen die gegenüberliegenden äußeren Strukturen 110, 112 einen glatten Materialübergang zwischen der intermetallischen Netzstruktur 108, welche in der Lötmatrix 122 eingebettet ist, einerseits, und der intermetallischen Phasenbeschleunigungsschicht 128 und der Rückseitenmetallisierung 120 andererseits sicher. Die intermetallische Verbindungsstruktur 106 zeigt eine hohe mechanische und thermische Robustheit und führt daher zu einer höheren Zuverlässigkeit des hergestellten elektronischen Systems 100. Es schadet einem Benutzer weder hinsichtlich seiner Materialzusammensetzung, noch besteht eine Gefahr des Wiederaufschmelzens während des Reflows. Folglich stellt das elektronische System 100 eine hohe thermische, mechanische und elektrische Performance bereit.
  • 2 bis 8 sind Querschnittsansichten von Strukturen, welche während des Herstellens eines elektronischen Systems 100 erhalten werden, wie dem, welches in 1 gezeigt ist, gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf 2 ist ein Träger 102 gezeigt, welcher mit einer intermetallischen Phasenbeschleunigungsschicht 128 bedeckt ist, zur späteren Beschleunigung der Bildung der intermetallischen Netzstruktur 108. Wie oben beschrieben ist, kann der Träger 102 aus einer Basis oder einem Hauptkörper 114 aus Kupfer gebildet sein, welcher mit einer metallischen Diffusionsbarriere 116 aus Nickel bedeckt ist. Die Metalldiffusionsbarriere 116 kann eine Diffusion von Material des Hauptkörpers 114 in einer Richtung nach oben verhindern. Die intermetallische Phasenbeschleunigungsschicht 128 kann eine plattierte Dotierungsstoffschicht sein, welche aus Palladium und Gold sein kann. Zum Beispiel kann eine Dicke b der intermetallischen Phasenbeschleunigungsschicht 128 in einem Bereich von 0,05 µm bis 1 µm sein, zum Beispiel 0,1 µm. Somit ist die intermetallische Phasenbeschleunigungsschicht 128 gemäß 2 eine einzelne Schicht. Allgemeiner sind mögliche Plattierungsdotierungsstoffe zum Bilden der intermetallischen Phasenbeschleunigungsschicht 128 Palladium, Gold, Platin und Zink.
  • Bezugnehmend auf 3 ist eine Schichtsequenz gezeigt, welche alternativ zu der aus 2 ist. Gemäß 3 ist der Träger 102 mit einer intermetallischen Phasenbeschleunigungsschicht 128 bedeckt, welche als eine Doppelschicht konfiguriert ist. In der gezeigten Ausführungsform weist eine untere Schicht 128A (auch als Dotierungsstoffschicht bezeichnet), welche auf dem Träger 102 gebildet ist, Zink auf, wohingegen eine obere Schicht 128B (auch als kombinierte Dotierungsstoff- und Schutzschicht bezeichnet), welche auf der unteren Schicht 128A gebildet ist, zum Beispiel Palladium und Gold aufweisen kann.
  • Wie bereits erwähnt, zeigen 2 und 3 zwei Ausführungsbeispiele eines Trägers 102 mit einer Dotierungsstoffplattierung in Form der intermetallischen Phasenbeschleunigungsschicht 128, welche als eine einzelne Schicht oder eine Multischicht gebildet sein kann. Der folgende Prozess ist auf der Basis der Struktur erläutert, welche in 2 gezeigt ist, wobei ein korrespondierender Prozess basierend auf der Struktur ausgeführt werden kann, welche in 3 gezeigt ist.
  • Bezugnehmend auf 4 kann eine Lötpaste 130 auf den Träger 102 aufgebracht werden, welcher mit der intermetallischen Phasenbeschleunigungsschicht 128 bedeckt ist. Wie gezeigt ist, weist die Lötpaste 130 intermetallische Partikel 132 auf, welche eine Lötmatrix 122 (bevorzugt aus Zinn) zum Erzeugen einer Lötverbindung zwischen der Komponente 104 und dem Träger 102 aufweisen. Ferner weisen die intermetallischen Partikel 132 intermetallische Phasenpromotorpartikel 124 in der Lötmatrix 122 auf. Die Letzteren können aus einem oder mehreren intermetallischen Phasenpromotormetallen zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur 106 sein. Bei der gezeigten Ausführungsform weisen die intermetallischen Phasenpromotorpartikel 124 einen ersten Typ von Partikeln und einen zweiten Typ von Partikeln auf. Zum Beispiel kann der erste Typ von Partikeln aus Silber sein, wohingegen der zweite Typ von Partikeln aus Kupfer sein kann.
  • Somit kann, nach dem Plattieren des Trägers 102 mit der intermetallischen Phasenbeschleunigungsschicht 128 zum Beschleunigen der Bildung der intermetallischen Netzstruktur 108, die intermetallische Phasenbeschleunigungsschicht 128 mit der Lötpaste 130 bedeckt werden.
  • Obwohl dies in 2 bis 8 nicht gezeigt ist, kann es möglich sein, zusätzlich oder alternativ zu der Bereitstellung einer planaren intermetallischen Phasenbeschleunigungsschicht 128 intermetallische Phasenbeschleunigungspartikel 126 in der Lötpaste 130 bereitzustellen (siehe 1), zum Beschleunigen der Bildung der intermetallischen Netzstruktur 108. Dies kann die Notwendigkeit umgehen, eine dedizierte intermetallische Phasenbeschleunigungsschicht 128 auf den Träger 102 zu plattieren.
  • Es ist zu würdigen, dass der gezeigte Prozess des Lötmaterialdruckens nicht auf einen bestimmten Lötmaterialtyp beschränkt ist, sondern von einem finalen Lötverbindungserfordernis abhängig ist. Daher können viele verschiedene Lötsysteme bei verschiedenen Ausführungsformen implementiert werden. Zum Beispiel kann eine geeignete Lötpaste 130 hauptsächlich Sn und ein oder mehrere andere metallische Elemente in kleineren Mengen enthalten. Zum Beispiel können 3 Gewichtsprozent Silber und 0,5 Gewichtsprozent Cu zu der Sn Matrix in eine Lötpaste 130 hinzugegeben werden, welche bei einer beispielhaften Ausführungsform verwendet wird. Auch ein Flussmittel, Additive, etc. können zu der Lötpaste 130 hinzugegeben werden.
  • Bezugnehmend auf 5 kann eine elektronische Komponente 104, welche einen Halbleiterkörper 118 und eine Rückseitenmetallisierung 120 umfasst, von einer Oberseite auf die aufgebrachte Lötpaste 130 gepresst werden. Folglich wird die Lötpaste 130 zwischen den Träger 102 und die Komponente 104 gepresst und bildet eine Schicht mit einer im Wesentlichen homogenen Dicke. Auf vorteilhafte Weise können die intermetallischen Partikel 132 der Lötpaste 130 mittels des mechanischen Drucks planarisiert werden, welcher zwischen dem Träger 102 und der Komponente 104 ausgeübt wird, um dadurch eine Monoschicht 134 aus lötbaren intermetallischen Partikeln 132 zu bilden (optional in einer Matrix aus Lösungsmittel(n), welche nicht gezeigt ist). Die intermetallischen Partikel 132 der Lötpaste 130 können einen Durchmesser d bevorzugt in einem Bereich von 10 µm bis 20 µm haben, zum Beispiel 15 µm. Während des Plättchenbondens kann die Lötschicht daher zu der Monoschicht 134 heruntergepresst werden, was eine gesteuerte Definition der Bondliniendicke ermöglicht. Die Bondliniendicke kann die Dicke des lötbaren Materials zwischen dem Träger 102 und der Komponente 104 beschreiben. Während des beschriebenen Prozesses ist es möglich, zusätzliche Dotierungsstoffe von der Rückseite des Plättchens bereitzustellen, zum Beispiel Cu, Au, Pd und/oder V.
  • Bezugnehmend auf 6 wird ein Prozess des Verbindens des elektrisch leitfähigen Trägers 102 mit der elektronischen Komponente 104 mittels einer intermetallischen Verbindungsstruktur 106 begonnen. Genauer wird die Bildung der intermetallischen Verbindungsstruktur 106 mittels Erwärmens von Vorstufen der intermetallischen Verbindungsstruktur 106 bis zu einer Spitzentemperatur getriggert, welche über einer Schmelztemperatur der Lötmatrix 122 als Lötmaterialvorstufe und unter einer Schmelztemperatur der intermetallisches-Netz-Vorstufen, welche hier als die intermetallische-Phase Promotorpartikel 124 verkörpert sind, und der Materialien der Schicht(en) 128 und/oder 120 liegt. Anschaulich wird die Struktur aus 5 erwärmt zum Schmelzen der Lötmatrix 122 ohne ein Schmelzen des Materials gemäß dem Bezugszeichen 120, 124 und/oder 128. Auf vorteilhafte Weise kann eine maximale oder Spitzentemperatur, welche bevorzugt in einem Bereich von 280 °C bis 300 °C sein kann, während dieses selektiven Schmelzprozesses für ein Zeitintervall in einem Bereich von bevorzugt 1,5 Minuten bis 2 Minuten aufrechterhalten werden. Zum Beispiel ist die Schmelztemperatur der Lötmittelvorstufe in Form der Lötmatrix 122 unter 240 °C (zum Beispiel kann ein Schmelzpunkt von Zinn ungefähr 230 °C sein). Im Gegensatz dazu kann die Schmelztemperatur der genannten intermetallisches-Netz-Vorstufen signifikant über 300 °C sein.
  • Insbesondere kann der beschriebene Prozess die intermetallische Verbindungsstruktur 106 mittels Reflow-Lötens bilden. Während des Reflow-Lötens erreicht und überschreitet das Material der Lötmatrix 122 seinen Schmelzpunkt und wird flüssig, wohingegen die Bestandteile der intermetallischen Netzstruktur 106, welche gebildet wird, fest bleiben.
  • Bezugnehmend auf 7 werden die Dotierungsstoffe gelöste Stoffe, wenn das Material der Lötmatrix 122 flüssig wird (anschaulich treibt eine Elementkonzentrationsdifferenz den Diffusionsprozess an) und lösen sich in dem flüssigen Bulk-Lötmaterial. Zusätzlich zu den intermetallischen Phasenpromotorpartikeln 124 können die intermetallischen Phasenbeschleunigungspartikel 126 von der intermetallischen Phasenbeschleunigungsschicht 128 abgetrennt werden. Darüber hinaus können zusätzliche Partikel von der Rückseitenmetallisierung 120 abgetrennt werden und können sich in der flüssigen Lötmatrix 122 lösen.
  • Bezugnehmend auf 8 wird die Bildung der intermetallischen Verbindungsstruktur 106 mittels Lösens von zusätzlichen Partikeln in der flüssigen Lötmatrix 122 fortgesetzt. Als Ergebnis kann eine intermetallische Verbindungsstruktur 106 gemäß 1 erhalten werden. Eine solche intermetallische Verbindungsstruktur 106 kann eine intermetallische Netzstruktur 108 in einem zentralen Abschnitt und gegenüberliegende äußere Strukturen 110, 112 ohne das intermetallische Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur 108 einerseits und dem Träger 102 oder der Komponente 104 andererseits aufweisen. Als Folge des beschriebenen Herstellungsverfahrens weisen die Netzstruktur 108 und die äußeren Strukturen 110, 112 die gleichen intermetallischen Materialien auf, d. h. Zinn, Kupfer, Gold, Silber, Palladium, Zink, etc., insbesondere abhängig von den Materialien, welche für die Lötpaste 130, die intermetallische Phasenbeschleunigungsschicht 128, und die Rückseitenmetallisierung 120 verwendet werden. Auch ein bestimmter Beitrag des Materials (der Materialien) des Trägers 102 kann in der intermetallischen Verbindungsstruktur 106 enthalten sein.
  • Für den beschriebenen Herstellungsprozess kann ein Dotierungssystem verwendet werden, welches eine Paste und ein Plattieren kombiniert. Da die Lötpaste 130 auf eine plattierte Oberfläche gedruckt werden kann und ein Reflow Prozess ausgeführt werden kann, kann das plattierte Element auf dem Träger 102 ein Dotierungsstoff sein, zum Beispiel aufweisend Pd und Au. Neben der Freiheit, verschiedene Materialien für die Lötpaste 130 zu wählen (zum Beispiel SAC305, SAC405 oder eine Ni Dotierungspaste, etc.) können für verschiedene Aufgabenprofile oder Zuverlässigkeitsanforderungen andere Elemente möglich sein, zum Beispiel Zn. Auf vorteilhafte Weise beeinflussen die Dotierungsstoffe aus dem Träger 102 nicht die Verarbeitbarkeit der Lötpaste 130 (zum Beispiel in Bezug auf eine Fließfähigkeit, eine Benetzung, einen Schmelzpunkt, etc.). Die involvierten Elemente können damit fortfahren, zu diffundieren, wobei sie dadurch das Bulk-Lötmaterial zu einer homogeneren Lösung machen. Die dispergierten Dotierungsstoffe können als ein Keim für die Bildung des intermetallischen Verbundnetzes oder der intermetallischen Netzstruktur 108 wirken.
  • Wieder bezugnehmend auf die Ausführungsformen von 1 bis 8, beginnt der Dotierungsstoff (insbesondere aus den Strukturen, welche mit den Bezugszeichen 124, 128 gezeigt sind) damit, einen intermetallische Verbund mit Sn aus der Lötmatrix 122 zu bilden, wenn die Reaktionsenergie bereitgestellt wird (während einer Reflow-Profil-Spitzentemperatur und Haltezeit), wobei dadurch die intermetallische Netzstruktur 108 erzeugt wird. Auch entlang des Trägers 102 und der Komponente 104 (insbesondere an einer Chiprückseite-Kontaktschnittstelle gemäß dem Bezugszeichen 120) kann eine starke Verbindung in Form der äußeren Strukturen 110, 112 erzeugt werden.
  • Auf vorteilhafte Weise schmilzt die intermetallische Netzstruktur 108 oder das intermetallische Verbundnetz bei einem normalen Reflow-Profil (zum Beispiel mit einer Spitzentemperatur von ungefähr 260 °C) nicht wieder auf. Anschaulich bildet die intermetallische Netzstruktur 108 ein Rückgrat einer erzeugten Bondlinie von jeder Bewegung während einer weiteren Bewegung. Es kann möglich sein, dass die intermetallische Netzstruktur 108 oder das intermetallische Verbundnetz auf einer atomaren Ebene aus Dotierungsstoffen erzeugt ist, welche (aufgrund einer größeren Oberfläche oder Reaktionsstellen) im Vergleich mit der Verwendung eines Metallpulvers homogener und schneller sind. Das Material der Lötmatrix 122 (insbesondere Sn) wird eingezogen, um einen intermetallischen Verbund zu bilden, welche die Dotierungsstoffe umgibt. Dies kann reines Sn zurücklassen (zum Beispiel nicht reagiertes Sn), wobei eine Sn Anreicherung im Allgemeinen in dem Bulk-Lötmaterial beobachtet werden kann. Herkömmlich kann Zinn eine Hauptursache eines unerwünschten Wiederaufschmelzens sein, da andere Elemente bei einer hohen oder höheren Temperatur schmelzende Elemente sind. Solche unerwünschten Wiederaufschmelzen-Phänomene können insbesondere mittels der intermetallischen Netzstruktur 108 zuverlässig unterdrückt werden.
  • Wie bereits oben erwähnt ist, kann eine geringe Bondliniendicke erzielt werden. Folglich kann eine kurze Zeit ausreichend sein, um das Bulk-Lötmaterial homogen mit Dotierungsstoffen zu versehen. Dies kann vorteilhaft sein, um die Bildung des intermetallischen Verbundnetzes oder der intermetallischen Netzstruktur 108 zu ermöglichen, welche eine obere und eine untere Kontaktschnittstelle in Form der gegenüberliegenden äußeren Strukturen 110, 112 verbindet (d. h. bei der Chiprückseite und der Trägeroberfläche). Auf vorteilhafte Weise kann eine Sn-Bindung in dem intermetallischen Verbund auftreten (was die Tendenz des nicht Wiederaufschmelzens der intermetallischen Verbindungsstruktur 106 fördert), welche auch in Bezug auf eine Bindung des intermetallischen Verbundnetzes eine Rolle spielen kann.
  • 9 zeigt eine Querschnittsansicht eines elektronischen Systems 100 gemäß einer anderen beispielhaften Ausführungsform. Gemäß 9 ist die vertikale Dicke der intermetallischen Verbindungsstruktur 106 sehr klein. In der Ausführungsform von 9 ist der Hauptkörper 114 aus Kupfer, die Barriereschicht 106 ist aus Nickel, und die intermetallische Phasenbeschleunigungsschicht 128 weist Palladium und Gold als Dotierungsstoffe auf.
  • Tabelle 1 zeigt einen metallischen Gehalt von verschiedenen Bestandteilen einer intermetallischen Verbindungsstruktur 106 gemäß 9. Tabelle 2 fasst die Information aus Tabelle 1 zusammen und stellt eine Angabe über ein Verhältnis zwischen einem partiellen Gewicht der Dotierungsstoffe und einem Gesamtgewicht der intermetallischen Verbindungsstruktur 106 gemäß Tabelle 1 bereit. Tabelle 1
    Material Gesamtmasse
    Gold 1,158 × 10-12
    Palladium 9,6 × 10-13
    Lötmaterial (insgesamt) 1,01115 × 10-10
    Zinn (96 % der Lötpaste) 9,70704 × 10-11
    Silber (3 % der Lötpaste) 3,03345 × 10-11
    Kupfer (0,5 % der Lötpaste) 5,05575 × 10-13
    Tabelle 2
    Dotierungsstoffmasse insgesamt (in [g]) 5,65703 × 10-11
    Lötverbindungsmasse insgesamt (in [g]) 1,03233 × 10-10
    Dotierungsstoffmasse /Lötverbindungsmasse [%] 5,48
  • Somit geben Tabelle 1 und Tabelle 2 ein Gewichtsverhältnis der Dotierungsstoffe in der Lötverbindung eines intermetallischen Verbundnetzes an. Wie gezeigt ist, ist das Dotierungsstoff-Gewichtsverhältnis über die gesamte Lötverbindung bei Weglassen der Dotierungsstoffe von der Chiprückseite ungefähr 5,5 % bei der gezeigten Ausführungsform.
  • Ein Anstieg des Beladens mit Dotierungsstoffen kann die Bildung des intermetallischen Verbundnetzes beschleunigen. Wenn diese Geschwindigkeit allerdings zu schnell ist, kann dies zu einer Entladung des Flussmittels von der Bondlinie führen (so dass die Fließfähigkeit des Lötmaterials reduziert wird). Dies kann Leerstellen in der Bondlinie erzeugen. Eine Optimierung kann basierend auf (i) dem Reflow-Profil, und (ii) der Dotierungsstoffmenge ausgeführt werden. Im Allgemeinen kann eine Dotierungsstoffmenge in einem Bereich von 1 Gewichtsprozent bis 35 Gewichtsprozent sein, und in vielen Szenarios können exzellente Ergebnisse in einem Bereich von 4,5 Gewichtsprozent bis 6,5 Gewichtsprozent erreicht werden.
  • Bei einer Ausführungsform kann ein Herstellungsverfahren das Erzeugen der intermetallischen Verbindungsstruktur 106 mit der intermetallischen Netzstruktur 108 aus einer Zusammensetzung von Zinn (Sn) legiert mit Kupfer (Cu) und Silber (Ag) aufweisen, mit Kupfer in einem Bereich von 1 Gewichtsprozent bis 30 Gewichtsprozent, Silber in einem Bereich von 1 Gewichtsprozent bis 60 Gewichtsprozent, und bevorzugt der Rest Zinn. Somit kann die intermetallische Netzstruktur 108 aus Zusammensetzungen von Sn legiert mit Cu und Ag erzeugt werden, in den Bereichen von Cu von 1 Gewichtsprozent bis 30 Gewichtsprozent und Ag von 1 Gewichtsprozent bis 60 Gewichtsprozent (d. h. unter Verwendung eines Ag-Cu-Sn Lötsystems).
  • Tabelle 3 zeigt beispielhafte Zusammensetzungen einer intermetallischen Verbindungsstruktur 106 mit der intermetallischen Netzstruktur 108 gemäß Ausführungsformen (zusammen mit einer Solidustemperatur, TSolidus, und einer Liquidustemperatur, TLiquidus): Tabelle 3
    Zusammensetzung (at%/wt%) TSolidus _ [°C] TLiquidus, [°C]
    30,3Ag-24, 1Cu-45, 6Sn 216 448
    32Ag-15Cu-53Sn
    52,2Ag-19, 3Cu-28, 5Sn 55Ag-12Cu-33Sn 214 477
    30,5Ag-10, 4Cu-59, 1Sn 30Ag-6Cu-64Sn 216 400
    42,1Ag-23, 8Cu-34, 1Sn 45Ag-15Cu-40Sn 216 506
  • 10 zeigt eine Querschnittsansicht eines elektronischen Systems 100 gemäß noch einer anderen beispielhaften Ausführungsform. Bei der Ausführungsform gemäß 10 ist die Bildung einer metallischen Netzstruktur 108 in einer Lötmatrix 122 gezeigt, welche sich fast über die gesamte Ausdehnung zwischen dem Träger 102 und der Komponente 104 erstreckt. Somit können die relativen vertikalen Ausdehnungen der äußeren Strukturen 110, 112 (in 10 nicht gezeigt) sehr gering sein.
  • 11 bis 13 sind Querschnittsansichten von Strukturen, welche während des Herstellens eines elektronischen Systems 100 gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden.
  • Bezugnehmend auf 11 wird eine Lötpaste 130, welche intermetallische Partikel 132 aufweist, auf eine obere Hauptoberfläche eines leiterrahmenartigen Trägers 102 aufgebracht. Somit kann der Leiterrahmen einem smarten selektiven Löten unterzogen werden. Zum Beispiel kann ein korrespondierender Prozess mit einer definierten Padlinie in Laminaten ausgeführt werden. Wieder bezugnehmend auf 11 kann es möglich sein, die Lötpaste 130 in einer sehr geringen Menge abzugeben. Zum Beispiel kann es möglich sein, eine dünne Lötpaste 130 zu verwenden, zum Beispiel Typ 5 Lötpaste.
  • Bezugnehmend auf 12 wird die elektronische Komponente 104 von oben auf die aufgebrachte Lötpaste 130 gepresst. Somit kann ein Plättchenbonden-Prozess ausgeführt werden, und die elektronische Komponente 104 kann auf die Lötpaste 140 gepresst werden, so dass eine Dicke der deformierten Lötpaste 130 zu bevorzugt einer Lötkugelgröße reduziert wird. In anderen Worten wird eine Monoschicht 134 aus intermetallischen Partikeln 132 zwischen dem Träger 102 und der Komponente 104 mittels Pressens gebildet.
  • Bezugnehmend auf 13 wird die Struktur, welche in 12 gezeigt ist, einem Reflow-Löten unterzogen, um dadurch eine intermetallische Verbindungsstruktur 106 zwischen dem Träger 102 und der Komponente 104 zu bilden, wie oben beschrieben. Somit wird ein Reflow Prozess ausgeführt, um eine ausgeprägte Bildung eines intermetallischen Verbunds zu ermöglichen (zum Beispiel kann ein Ziel 70 % sein).
  • 14 ist ein Phasendiagramm 150, welches die Eigenschaften von verschiedenen intermetallischen Phasen zeigt, welche durch das Mischen von Silber, Gold und Zinn erzeugt werden, und dient zum Erläutern eines Prinzips einer beispielhaften Ausführungsform.
  • Eine Änderung der Molfraktion zwischen Silber (Ag) und Zinn (Sn) ist mit dem Bezugszeichen 152 gezeigt. Korrespondierend ist eine Änderung der Molfraktion zwischen Silber (Ag) und Gold (Au) mit dem Bezugszeichen 154 gezeigt. Ferner ist eine Änderung der Molfraktion zwischen Zinn (Sn) und Gold (Au) mit dem Bezugszeichen 157 gezeigt. Das Phasendiagramm 150 zeigt verschiedene Phasen des Gold-Silber-Zinn Systems. Zum Beispiel kann eine flüssige Phase in einem Bereich 159 mit einem hohen Zinngehalt erhalten werden. In einem zentralen Bereich des Phasendiagramms 150, welches zu dem Bezugszeichen 160 korrespondiert, kann eine starke Mischung von mehreren metallischen Elementen erreicht werden. Der Bereich kann zum Bilden der intermetallischen Netzstruktur 108 gemäß einer beispielhaften Ausführungsform verwendet werden.
  • Genauer kann eine beispielhafte Ausführungsform mehrere metallische Elemente verwenden, um einen vertikal verbundenen intermetallischen Verbund zu erzeugen (oder eine Mehrzahl von intermetallischen Verbunden). Dies kann es ermöglichen, ein intermetallisches Verbundnetz oder eine intermetallische Netzstruktur 108 nach einem Reflow Prozess zu erzeugen. Auf vorteilhafte Weise schmilzt das intermetallische Verbundnetz nicht während weiteren Reflows. Somit kann es möglich sein, eine strukturelle Stabilität der erhaltenen Bondlinie oder der intermetallischen Verbindungsstruktur 106 aufrecht zu erhalten. Anschaulich kann die intermetallische Verbindungsstruktur 106 elektronische Komponenten 104 (insbesondere Siliziumchips) während des Reflows an dem Träger 102 halten. Auf vorteilhafte Weise können Bulk-Lötmaterial-Cluster während des Reflows schmelzen, können aufgrund ihrer Einbettung in dem intermetallischen Verbundnetz nicht wegfließen. Auf vorteilhafte Weise kann das Bulk-Lötmaterial (welches weich und duktil sein kann) eine Belastung in der Bondlinie ausgleichen.
  • 15 ist ein Diagramm 170, welches einen Reflow-Lötprozess zeigt, welcher während des Herstellens eines elektronischen Systems 100 gemäß einer beispielhaften Ausführungsform ausgeführt wird. Entlang einer Abszisse 172 ist die Zeit in Sekunden geplottet. Entlang einer Ordinate 174 ist eine Temperatur in °C geplottet. Eine Kurve 176 zeigt ein Hochtemperatur Reflow-Profil. Wie mit dem Bezugszeichen 178 gezeigt ist, wird die Spitzentemperatur (welche in einem Bereich von 280 °C bis 300 °C ausgewählt sein kann, zum Beispiel höher und unter einer Träger Tg) während des Reflow-Lötens für eine relativ lange Zeit in dem Bereich von bevorzugt 1 Minute bis 2 Minuten gehalten. Mit diesem Steuersystem können exzellente Eigenschaften in Bezug auf die Bildung einer intermetallischen Netzstruktur 108 in der intermetallischen Verbindungsstruktur 106 erzielt werden.
  • 16 (erster Reflow) und 17 (zweiter Reflow) zeigen ein Verfahren zum Herstellen eines elektronischen Systems 100 gemäß einer beispielhaften Ausführungsform. Das beschriebene Reflow-Profil kann ein unerwünschtes Wiederaufschmelzen des Lötmaterials zuverlässig verhindern. Während des beschriebenen Reflow-Lötprozesses wird eine Vorform des zu bildenden elektronischen Systems 100 durch Temperaturzonen I bis VIII mit verschiedenen Temperaturwerten geleitet, wie in 16 gezeigt ist. Bezugnehmend auf das Bezugszeichen 190 kann die Vorform durch eine Aufweichzone (engl.: soak zone) geleitet werden, in welcher noch keine Lötverbindung gebildet wird. Wie mit dem Bezugszeichen 192 gezeigt ist, kann die Vorform dann einer erhöhten Spitzenzeit und -temperatur ausgesetzt werden, was ein Wachstum des intermetallischen Verbunds begünstigt.
  • Anschließend kann die verarbeitete Vorform des zu bildenden elektronischen Systems 100 einem weiteren Reflow Prozess unterzogen werden. In diesem Kontext kann die Vorform durch Temperaturzonen 1 bis 8 mit verschiedenen Temperaturwerten geleitet werden, wie in 17 gezeigt ist. Gemäß 17 wird eine weitere elektronische Komponente 104' über der elektronischen Komponente 104 mittels einer zusätzlichen Lötpaste 130' verbunden. Auch in dem Prozess gemäß 17 tritt kein Lötmaterial-Wiederaufschmelzen bei der ersten Komponente 104 in der Temperaturspitzenzone auf.
  • In einer Aufweichzone 194 wird noch keine Lötverbindung gebildet. In einer Spitzenzone 196 schmilzt das Lötmaterial. In einer Abkühlzone 198 verfestigt sich das Lötmaterial.
  • 18 zeigt eine Querschnittsansicht eines elektronischen Systems 100, welches als ein Transistor Outline (TO) Package verkörpert ist, gemäß einer beispielhaften Ausführungsform. Das elektronische System 100 ist auf einer Montagestruktur 182 montiert, welche hier als eine gedruckte Leiterplatte verkörpert ist, zum Herstellen einer Anordnung 180.
  • Die Montagestruktur 182 weist einen elektrischen Kontakt 184 auf, welcher als eine Plattierung in einer Durchgangsöffnung der Montagestruktur 182 verkörpert ist. Wenn das elektronische System 100 auf die Montagestruktur 182 montiert wird, wird eine elektronische Komponente 104 des elektronischen Systems 100 mit dem elektrischen Kontakt 184 via einen elektrisch leitfähigen Träger 102 des elektronischen Systems 100 elektrisch verbunden, welcher hier als ein Leiterrahmen aus Kupfer verkörpert ist.
  • Das elektronische System 100 weist somit den elektrisch leitfähigen Träger 102, die elektronische Komponente 104 (welche hier als ein Leistungshalbleiterchip verkörpert ist), welche mittels der intermetallischen Verbindungsstruktur 106 auf dem Träger 102 montiert ist, und eine Einkapselung 156 auf, welche einen Teil des Trägers 102 und der elektronischen Komponente 104 einkapselt. Wie 18 entnommen werden kann, ist ein Pad auf einer oberen Hauptoberfläche der elektronischen Komponente 104 mit dem Träger 102 via einen Bonddraht als elektrisch leitfähiges Kontaktelement 160 elektrisch gekoppelt.
  • Während eines Betriebs des elektronischen Leistungssystems oder des elektronischen Systems 100 erzeugt der Leistungshalbleiterchip in Form der elektronischen Komponente 104 eine beträchtliche Wärmemenge. Gleichzeitig soll sichergestellt sein, dass jeder unerwünschte Stromfluss zwischen einer unteren Oberfläche des elektronischen Systems 100 und einer Umgebung zuverlässig verhindert wird.
  • Zum Sicherstellen der elektrischen Isolation der elektronischen Komponente 104 und des Ableitens der Wärme aus einem Inneren der elektronischen Komponente 104 zu einer Umgebung kann eine elektrisch isolierende und thermisch leitfähige Schnittstellenstruktur 158 bereitgestellt sein, welche einen freiliegende Oberflächenabschnitt des Trägers 102 und einen verbundenen Oberflächenabschnitt der Einkapselung 156 bei der Unterseite des elektronischen Systems 100 bedeckt. Die elektrisch isolierende Eigenschaft der Schnittstellenstruktur 108 verhindert einen unerwünschten Stromfluss selbst bei Vorliegen von hohen Spannungen zwischen einem Inneren und einem Äußeren des elektronischen Systems 100. Die thermisch leitfähige Eigenschaft der Schnittstellenstruktur 158 fördert eine Ableitung der Wärme von der elektronischen Komponente 104 via den elektrisch leitfähigen Träger 102 (aus thermisch gut leitfähigem Kupfer) durch die Schnittstellenstruktur 108 und zu einem Wärmeableitungskörper 162. Der Wärmeableitungskörper 162, welcher aus einem äußerst thermisch leitfähigen Material sein kann, zum Beispiel Kupfer oder Aluminium, hat einen Basiskörper 164, welcher mit der Schnittstellenstruktur 158 direkt verbunden ist, und hat eine Mehrzahl von Kühlrippen 166, welche sich von dem Basiskörper 164 und parallel zueinander erstrecken, um die Wärme zu der Umgebung abzuleiten.
  • Wie ebenfalls in 18 gezeigt ist, ist die intermetallische Verbindungsstruktur 106 zwischen dem Träger 102 und der Komponente 104 gebildet, zum Beispiel verkörpert, wie in 1 gezeigt ist.
  • Es ist anzumerken, dass der Begriff „aufweisend“ keine anderen Elemente oder Merkmale ausschließt, und „ein“ oder „eine“ keine Mehrzahl ausschließen. Auch Elemente, welche in Zusammenhang mit verschiedenen Ausführungsformen beschrieben sind, können kombiniert werden. Es ist ebenfalls anzumerken, dass Bezugszeichen nicht als einschränkend für den Schutzbereich der Ansprüche auszulegen sind. Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren, und der Schritte beschränkt sein, welche in der Beschreibung beschrieben sind. Entsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich solche Prozesse, Maschinen, Herstellungen, Stoffzusammensetzungen, Mittel, Verfahren, oder Schritte enthalten.

Claims (20)

  1. Ein elektronisches System (100), wobei das elektronische System (100) aufweist: • einen zumindest teilweise elektrisch leitfähigen Träger (102); • eine elektronische Komponente (104); und • eine intermetallische Verbindungsstruktur (106), welche den Träger (102) und die Komponente (104) verbindet und aufweisend: o eine intermetallische Netzstruktur (108) in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur (106); und ◯ gegenüberliegende äußere Strukturen (110, 112) ohne intermetallisches Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur (108) einerseits und dem Träger (102) oder der Komponente (104) andererseits.
  2. Das elektronische System (100) gemäß Anspruch 1, wobei der Träger (102) eine Leiterrahmenstruktur aufweist.
  3. Das elektronische System (100) gemäß Anspruch 1 oder 2, wobei der Träger (102) einen elektrisch leitfähigen Hauptkörper (114) aufweist, welcher teilweise von einer metallischen Diffusionsbarriere (116) bedeckt ist.
  4. Das elektronische System (100) gemäß irgendeinem der Ansprüche 1 bis 3, wobei die Komponente (104) einen Halbleiterkörper (118) aufweist, welcher mit einer Rückseitenmetallisierung (120) bedeckt ist, wobei die Rückseitenmetallisierung (120) mit der intermetallischen Verbindungsstruktur (106) verbunden ist.
  5. Das elektronische System (100) gemäß irgendeinem der Ansprüche 1 bis 4, wobei die intermetallische Verbindungsstruktur (106) eine Lötmatrix (122) zum Erzeugen einer Lötverbindung zwischen der Komponente (104) und dem Träger (102) aufweist.
  6. Das elektronische System (100) gemäß Anspruch 5, wobei die Lötmatrix (122) Zinn aufweist.
  7. Das elektronische System (100) gemäß irgendeinem der Ansprüche 1 bis 6, wobei die intermetallische Verbindungsstruktur (106) intermetallische Phasenpromotorpartikel (124) aus mindestens einem intermetallischen Phasenpromotormetall zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur (106) aufweist.
  8. Das elektronische System (100) gemäß Anspruch 7, wobei das mindestens eine intermetallische Phasenpromotormetall mindestens eines aus einer Gruppe aufweist, bestehend aus Silber und Kupfer.
  9. Das elektronische System (100) gemäß irgendeinem der Ansprüche 1 bis 8, wobei die Netzstruktur (108) und die äußeren Strukturen (110, 112) die gleichen intermetallischen Materialien aufweisen.
  10. Das elektronische System (100) gemäß irgendeinem der Ansprüche 1 bis 9, aufweisend mindestens eines der folgenden Merkmale: wobei die intermetallische Verbindungsstruktur (106) intermetallische Phasenbeschleunigungspartikel (126) aus mindestens einem intermetallischen Phasenbeschleunigungsmetall zum Beschleunigen der Bildung der intermetallischen Netzstruktur (108) aufweist, wobei insbesondere das mindestens eine intermetallische Phasenbeschleunigungsmetall mindestens eines aus einer Gruppe aufweist, bestehend aus Palladium, Gold, Platin, Vanadium und Zink; wobei die intermetallische Verbindungsstruktur (106) frei von Blei ist; wobei eine vertikale Dicke (D) der intermetallischen Verbindungsstruktur (106) in einem Bereich von 5 µm bis 50 µm ist, insbesondere in einem Bereich von 10 µm bis 30 µm, weiter insbesondere in einem Bereich von 10 µm bis 20 µm; aufweisend eine intermetallische Phasenbeschleunigungsschicht (128) aus mindestens einem intermetallischen Phasenbeschleunigungsmetall, zum Beschleunigen der Bildung der intermetallischen Netzstruktur (108) und angeordnet zwischen dem Träger (102) und der intermetallischen Verbindungsstruktur (106), wobei insbesondere die intermetallische Phasenbeschleunigungsschicht (128) eine einzelne Schicht oder eine Doppelschicht ist; wobei eine partielle vertikale Dicke der intermetallischen Netzstruktur (108) im Verhältnis zu einer gesamten vertikalen Dicke (D) der gesamten intermetallischen Verbindungsstruktur (106) mindestens 80 % ist; wobei die intermetallische Netzstruktur (108) ein verzweigtes Netzwerk von verbundenen Multimetallpartikeln bildet, welches sich kontinuierlich zwischen einem gesamten vertikalen Abstand zwischen den äußeren Strukturen (110, 112) erstreckt; wobei ein Gewichtsprozent der intermetallischen Netzstruktur (108) im Verhältnis zu der gesamten intermetallischen Verbindungsstruktur (106) in einem Bereich von 1 Gewichtsprozent bis 30 Gewichtsprozent ist, insbesondere in einem Bereich von 3 Gewichtsprozent bis 8 Gewichtsprozent, weiter insbesondere in einem Bereich von 4,5 Gewichtsprozent bis 6,5 Gewichtsprozent; wobei die intermetallische Verbindungsstruktur (106) mit der intermetallischen Netzstruktur (108) eine Zusammensetzung von Zinn legiert mit Kupfer und Silber aufweist, mit Kupfer in einem Bereich von 1 Gewichtsprozent bis 30 Gewichtsprozent, Silber in einem Bereich von 1 Gewichtsprozent bis 60 Gewichtsprozent, und bevorzugt der Rest Zinn.
  11. Ein Verfahren zum Herstellen eines elektronischen Systems (100), wobei das Verfahren aufweist: • Verbinden eines zumindest teilweise elektrisch leitfähigen Trägers (102) mit einer elektronischen Komponente (104) mittels einer intermetallischen Verbindungsstruktur (106); und • Bilden der intermetallischen Verbindungsstruktur (106) mit: ◯ einer intermetallischen Netzstruktur (108) in einem zentralen Abschnitt der intermetallischen Verbindungsstruktur (106); und ◯ gegenüberliegenden äußeren Strukturen (110, 112) ohne intermetallisches Netz und jeweils angeordnet zwischen der intermetallischen Netzstruktur (108) einerseits und dem Träger (102) oder der Komponente (104) andererseits.
  12. Das Verfahren gemäß Anspruch 11, wobei das Verfahren ein Bilden der intermetallischen Verbindungsstruktur (106) mittels Aufbringens einer Lötpaste (130) auf den Träger (102) aufweist, wobei die Lötpaste (130) eine Lötmatrix (122) zum Erzeugen einer Lötverbindung zwischen der Komponente (104) und dem Träger (102), und intermetallische Phasenpromotorpartikel (124) aus mindestens einem intermetallischen Phasenpromotormetall zum Fördern der Bildung einer intermetallischen Phase in der intermetallischen Verbindungsstruktur (106) aufweist.
  13. Das Verfahren gemäß Anspruch 12, wobei das Verfahren ein Bereitstellen der Lötpaste (130) mit den intermetallischen Partikeln (132) aufweist, welche einen Durchmesser (d) in einem Bereich von 5 µm bis 50 µm haben, insbesondere in einem Bereich von 10 µm bis 20 µm.
  14. Das Verfahren gemäß Anspruch 12 oder 13, wobei das Verfahren ein Pressen der Lötpaste (130) zwischen dem Träger (102) und der Komponente (104) aufweist.
  15. Das Verfahren gemäß Anspruch 14, wobei das Verfahren das Pressen der Lötpaste (130) zum Bilden einer Monoschicht (134) aus intermetallischen Partikeln (132) der Lötpaste (130) zwischen dem Träger (102) und der Komponente (104) aufweist.
  16. Das Verfahren gemäß irgendeinem der Ansprüche 12 bis 15, aufweisend mindestens eines der folgenden Merkmale: • wobei das Verfahren ein Bedecken des Trägers (102) mit einer intermetallischen Phasenbeschleunigungsschicht (128) zum Beschleunigen der Bildung der intermetallischen Netzstruktur (108) und ein Anordnen der intermetallischen Phasenbeschleunigungsschicht (128) zwischen dem Träger (102) und der Lötpaste (130) aufweist; • Bereitstellen der Lötpaste (130) mit intermetallischen Phasenbeschleunigungspartikeln (126) zum Beschleunigen der Bildung der intermetallischen Netzstruktur (108); • wobei das Verfahren ein Erzeugen der intermetallischen Verbindungsstruktur (106) mit der intermetallischen Netzstruktur (108) aus einer Zusammensetzung von Zinn legiert mit Kupfer und Silber aufweist, mit Kupfer in einem Bereich von 1 Gewichtsprozent bis 30 Gewichtsprozent, Silber in einem Bereich von 1 Gewichtsprozent bis 60 Gewichtsprozent, und bevorzugt der Rest Zinn.
  17. Das Verfahren gemäß irgendeinem der Ansprüche 11 bis 16, wobei das Verfahren ein Bilden der intermetallischen Verbindungsstruktur (106) mittels Erwärmens von Vorstufen der intermetallischen Verbindungsstruktur (106) zu einer Spitzentemperatur über einer Schmelztemperatur einer Lötmaterialvorstufe und unter einer Schmelztemperatur von intermetallischen Netzvorstufen aufweist.
  18. Das Verfahren gemäß Anspruch 17, wobei das Verfahren das Aufrechterhalten der Spitzentemperatur für ein Zeitintervall von mindestens 1 Minute aufweist, insbesondere für ein Zeitintervall in einem Bereich von 1 Minute bis 4 Minuten, weiter insbesondere für ein Zeitintervall in einem Bereich von 1,5 Minuten bis 2 Minuten.
  19. Das Verfahren gemäß Anspruch 17 oder 18, aufweisend mindestens eines der folgenden Merkmale: • wobei die Spitzentemperatur in einem Bereich von 260 °C bis 350 °C ist, insbesondere in einem Bereich von 280 °C bis 300 °C; • wobei die Schmelztemperatur der Lötmaterialvorstufe unter 240 °C ist; • wobei die Schmelztemperatur der intermetallischen Netzvorstufen mindestens 370 °C ist.
  20. Das Verfahren gemäß irgendeinem der Ansprüche 11 bis 19, wobei das Verfahren ein Bilden der intermetallischen Verbindungsstruktur (106) mittels Reflow-Lötens aufweist.
DE102021119288.9A 2021-07-26 2021-07-26 Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat Pending DE102021119288A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021119288.9A DE102021119288A1 (de) 2021-07-26 2021-07-26 Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat
US17/872,338 US20230027669A1 (en) 2021-07-26 2022-07-25 Electronic system having intermetallic connection structure with central intermetallic mesh structure and mesh-free exterior structures
CN202210881868.1A CN115692357A (zh) 2021-07-26 2022-07-26 具有金属间连接结构的电子系统及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021119288.9A DE102021119288A1 (de) 2021-07-26 2021-07-26 Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat

Publications (1)

Publication Number Publication Date
DE102021119288A1 true DE102021119288A1 (de) 2023-01-26

Family

ID=84784546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021119288.9A Pending DE102021119288A1 (de) 2021-07-26 2021-07-26 Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat

Country Status (3)

Country Link
US (1) US20230027669A1 (de)
CN (1) CN115692357A (de)
DE (1) DE102021119288A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060061974A1 (en) 2000-12-21 2006-03-23 Tasao Soga Solder foil semiconductor device and electronic device
DE102015114874A1 (de) 2014-09-05 2016-03-10 Infineon Technologies Ag Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
DE112015003845T5 (de) 2014-08-22 2017-05-18 Kabushiki Kaisha Toyota Jidoshokki Bondaufbau, Bondmaterieal und Bondverfahren
WO2018193760A1 (ja) 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060061974A1 (en) 2000-12-21 2006-03-23 Tasao Soga Solder foil semiconductor device and electronic device
DE112015003845T5 (de) 2014-08-22 2017-05-18 Kabushiki Kaisha Toyota Jidoshokki Bondaufbau, Bondmaterieal und Bondverfahren
DE102015114874A1 (de) 2014-09-05 2016-03-10 Infineon Technologies Ag Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
WO2018193760A1 (ja) 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20230027669A1 (en) 2023-01-26
CN115692357A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102015115999B4 (de) Elektronische Komponente
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102008039389A1 (de) Halbleiterbauelement
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102012100429A1 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000402A1 (de) Halbleiteranordnung
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE102017209780A1 (de) Durch flussfreies Löten hergestelltes Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication