DE102021104477B4 - Substratseitige zweifach-esd-diode für hochgeschwindigkeitsschaltungen - Google Patents

Substratseitige zweifach-esd-diode für hochgeschwindigkeitsschaltungen Download PDF

Info

Publication number
DE102021104477B4
DE102021104477B4 DE102021104477.4A DE102021104477A DE102021104477B4 DE 102021104477 B4 DE102021104477 B4 DE 102021104477B4 DE 102021104477 A DE102021104477 A DE 102021104477A DE 102021104477 B4 DE102021104477 B4 DE 102021104477B4
Authority
DE
Germany
Prior art keywords
contact
diode
heavily
semiconductor body
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021104477.4A
Other languages
English (en)
Other versions
DE102021104477A1 (de
Inventor
Tao Yi HUNG
Yu-Xuan Huang
Kuo-Ji Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021104477A1 publication Critical patent/DE102021104477A1/de
Application granted granted Critical
Publication of DE102021104477B4 publication Critical patent/DE102021104477B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)

Abstract

Eine ESD-Schutzvorrichtung weist eine PN-Diode gebildet in einem Halbleiterkörper auf. Die PN-Diode weist einen ersten Kontakt, welcher mit einer Metallstruktur an einer Vorderseite des Halbleiterkörpers gekoppelt ist, und einen zweiten Kontakt, welcher mit einer Metallstruktur an einer Rückseite des Halbleiterkörpers gekoppelt ist, auf. Das mit dem ersten Kontakt gekoppelte Metall ist durch eine Dicke des Halbleiterkörpers von dem mit dem zweiten Kontakt gekoppelten Metall beabstandet. Dieser Abstand verringert die Kapazität in Zusammenhang mit den Metallstrukturen deutlich, was die Gesamtkapazität, welche einem I/O-Kanal durch die ESD-Schutzvorrichtung hinzugefügt wird, deutlich verringert, und dadurch die Leistung einer Hochgeschwindigkeitsschaltung, welche den I/O-Kanal verwendet, verbessert.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Mit zunehmender Dichte integrierter Schaltungen wird der Abstand zwischen Strukturen kleiner. Ein kleinerer Abstand führt zu höherer Kapazität. Falls die Kapazität im Verhältnis zu einer erwünschten Betriebsgeschwindigkeit zu hoch ist, kann sich die Leistung vermindern. Folglich besteht schon seit längerer Zeit ein Bedarf an Bauteilstrukturen niedriger Kapazität, welche in Hochgeschwindigkeitsschaltungen verwendet werden können.
  • US 2009 / 0 045 457 A1 offenbart eine Suppressordiode in einem Substrat. US 6 515 330 B1 offenbart eine Halbleiterstrombegrenzungsvorrichtung. US 10 170 589 B2 offenbart eine Vorrichtung, die einen Halbleiterbereich in einem Halbleiterchip, eine dielektrische Gate-Schicht über dem Halbleiterbereich und eine Gate-Elektrode umfasst.
  • Figurenliste
    • 1 stellt eine Querschnittsansicht bereit, welche eine ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen Aspekten der vorliegenden Lehren darstellt.
    • 2A stellt einen Randabschnitt einer Vorderseite eines IC-Bauteils dar, welches eine ESD-Schutzvorrichtung im Einklang mit einigen Aspekten der vorliegenden Lehren aufweist.
    • 2B stellt eine Rückseite des IC-Bauteils von 2A dar.
    • 3A stellt einen Randabschnitt einer Vorderseite eines weiteren IC-Bauteils dar, welches eine ESD-Schutzvorrichtung im Einklang mit einigen Aspekten der vorliegenden Lehren aufweist.
    • 3B stellt eine Rückseite des IC-Bauteils von 3A dar.
    • 4A stellt einen Plan für eine Schaltung bereit, welche eine Diode im Einklang mit den vorliegenden Lehren aufweisen kann.
    • 4B stellt einen Plan für eine weitere Schaltung bereit, welche eine Diode im Einklang mit den vorliegenden Lehren aufweisen kann.
    • 5 stellt eine Querschnittsansicht einer ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen weiteren Aspekten der vorliegenden Lehren dar.
    • 6 stellt eine Querschnittsansicht einer ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen weiteren Aspekten der vorliegenden Lehren dar.
    • 6A stellt eine Draufsicht einer Gate-Struktur von 6 dar.
    • 7 stellt eine Querschnittsansicht einer ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen weiteren Aspekten der vorliegenden Lehren dar.
    • 8 stellt eine Querschnittsansicht einer ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen weiteren Aspekten der vorliegenden Lehren dar.
    • 9 stellt eine Querschnittsansicht einer ESD-Schutzvorrichtung in einem IC-Bauteil im Einklang mit einigen weiteren Aspekten der vorliegenden Lehren dar.
    • Die 10 - 19 sind eine Reihe von Querschnittsansichten, welche ein Verfahren zum Bilden eines IC-Bauteils mit einer ESD-Schutzvorrichtung im Einklang mit einigen Aspekten der vorliegenden Lehren darstellen.
    • 20 stellt ein Ablaufdiagramm für ein Beispielverfahren zum Bilden eines IC-Bauteils im Einklang mit einigen Aspekten der vorliegenden Lehren bereit.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Erfindung wird durch den Patentanspruch 1, welcher ein IC-Bauteil definiert, durch den Patentanspruch 13 welcher ein IC-Bauteil definiert, sowie den Patentanspruch 16, welcher ein Verfahren zum Herstellen eines IC-Bauteils definiert, definiert. Bevorzugte Ausführungsformen der Erfindung werden in den abhängigen Patentansprüchen, der Beschreibung und in den Figuren bereitgestellt. Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale dieser Offenbarung bereit. Nachfolgend sind spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen.
  • Die vorliegende Offenbarung lehrt Verfahren und Vorrichtungsstrukturen zum Verbessern der Leistung einer Hochgeschwindigkeitsschaltung aufweisend einen I/O-Kanal mit ESD-Schutz. Im Einklang mit einigen Aspekten der vorliegenden Lehren weist die ESD-Schutzvorrichtung eine PN-Diode, welche ein einem Halbleiterkörper gebildet ist, auf. Die PN-Diode weist einen ersten Kontakt, welcher mit einer Metallstruktur an einer Vorderseite des Halbleiterkörpers gekoppelt ist, und einen zweiten Kontakt, welcher mit einer Metallstruktur an einer Rückseite des Halbleiterkörpers gekoppelt ist, auf. Das mit dem ersten Kontakt gekoppelte Metall ist durch eine Dicke des Halbleiterkörpers von dem mit dem zweiten Kontakt gekoppelten Metall beabstandet. Dieser Abstand verringert die Kapazität in Zusammenhang mit den Metallstrukturen deutlich, wobei sich herausgestellt hat, dass dies die Gesamtkapazität in Zusammenhang mit dem I/O-erheblich verringert, und dadurch die Leistung der Hochgeschwindigkeitsschaltung verbessert.
  • Die Diode kann eine P+/N-Wannendiode, eine N+/P-Wannendiode oder eine N-Wannen/P-Wannendiode sein, oder eine beliebige andere Art von Übergang aufweisen. In einigen Ausführungsformen weist die Diode eine flache Grabenisolationsdiodenstruktur (STI-Diodenstruktur) auf, da sie zwei stark dotierte Bereiche, welcher durch eine STI-Struktur getrennt sind, an der Vorderseite des Halbleiterkörpers aufweist. Im Gegensatz zu einer herkömmlichen STI-Diode, können die beiden stark dotierten Bereiche einen selben Dotierungstyp aufweisen. In einigen Ausführungsformen weist die Diode eine auf das Gate ausgerichtete Diodenstruktur auf, welche zwei stark dotierte Bereiche angrenzend an die Vorderseite aufweist, deren Rändern auf gegenüberliegende Seiten einer an der Vorderseite angeordneten Gate-Struktur ausgerichtet sind. In verschiedenen Ausführungsformen weisen die beiden stark dotierten Bereiche angrenzend an die Vorderseite entweder einen selben Dotierungstyp oder entgegengesetzte Dotierungstypen auf. In einigen Ausführungsformen weist die auf das Gate ausgerichtete Diode ferner zwei stark dotierte Bereiche angrenzend an die Rückseite des Halbleiterkörpers auf, welche Ränder ausgerichtet auf gegenüberliegende Seiten der an der Vorderseite angeordneten Gate-Struktur aufweisen. In einigen Ausführungsformen ist die Gate-Struktur ein Polysilizium oder eine Metalltransistor-Gate-Struktur. In einigen Ausführungsformen ist die Gate-Struktur ein FinFET-Gate (Finnenfeldeffekttransistor-Gate). In einigen Ausführungsformen weist die Gate-Struktur Nanoblätter oder Nanodrähte auf. Eine Diode im Einklang mit den vorliegenden Lehren kann somit gebildet werden, indem viele derselben Prozessschritte verwendet werden, welcher ansonsten bei der Bildung eines IC-Bauteils Anwendung finden.
  • Einige Aspekte der vorliegenden Lehren betreffen eine ESD-Schutzvorrichtung aufweisend eine erste PN-Diode, welche zwischen einen I/O-Kanal und eine VDD-Schiene gekoppelt ist (eine Pull-up-Diode), sowie eine zweite PN-Diode, welche zwischen den I/O-Kanal und eine VSS-Schiene gekoppelt ist (eine Pull-down-Diode). Die VDD-Schiene und die VSS-Schiene sind Stromschienen für eine Schaltung, welche eine Hochgeschwindigkeitsschaltung sein kann. Ein N-Anschluss der Pull-up-Diode ist mit der VDD-Schiene gekoppelt. Ein P-Anschluss der Pull-down-Diode ist mit der VSS-Schiene gekoppelt. Ein P-Anschluss der Pull-up-Diode und ein N-Anschluss der Pull-down-Diode sind jeweils mit dem I/O-Kanal gekoppelt. Diese Struktur klemmt den I/O-Kanal direkt über der VDD-Schienenspannung und direkt unter der VSS-Schienenspannung an. Im Einklang mit den vorliegenden Lehren weisen sowohl die erste Pull-down-Diode als auch die Pull-up-Diode Kontakte an gegenüberliegenden Seiten des Halbleiterkörpers auf, welche mit Metallstrukturen an gegenüberliegende Seiten des Halbleiterkörpers gekoppelt sind.
  • In einigen Ausführungsformen ist die Pull-up-Diode eine P+/N-Wannendiode. Diese Struktur kann eine Isolierung in Vorrichtungen, welche mit der VDD gekoppelte N-Wannen aufweisen, erleichtern. In einigen Ausführungsformen ist die Pull-down-Diode eine N+/P-Wannendiode. Diese Struktur kann eine Isolierung in Vorrichtungen, welche mit der VSS gekoppelte N-Wannen aufweisen, erleichtern.
  • Einige Aspekte der vorliegenden Lehren betreffen ein Verfahren zum Herstellen eines IC-Bauteils aufweisend eine Diode im Einklang mit der vorliegenden Offenbarung. Das Verfahren umfasst das Bilden einer PN-Übergangsdiode in einem Halbleitersubstrat, das Bilden eines ersten Metall-Interconnects an der Vorderseite des Halbleitersubstrats mit einer Kopplung an eine Seite der PN-Übergangsdiode, und das Bilden eines zweiten Metall-Interconnects an der Seite des Halbleitersubstrats mit einer Kopplung an eine zweite Seite der PN-Übergangsdiode. In einigen Ausführungsformen wird das Halbleitersubstrat vor dem Bilden des zweiten Metall-Interconnects verdünnt. In einigen Ausführungsformen wird die gesamte Dotierung des Halbleitersubstrats vor dem Bilden des ersten oder des zweiten Metall-Interconnects abgeschlossen.
  • 1 stellt eine Querschnittsansicht 100 einer ESD-Schutzvorrichtung 105A in einem IC-Bauteil im Einklang mit einigen Aspekten der vorliegenden Lehren dar. Die ESD-Schutzvorrichtung 105A weist eine Pull-down-Diode 167A gebildet in einem ersten Bereich 153 und eine Pull-up-Diode 133A gebildet in einem zweiten Bereich 149 des Halbleitersubstrats 159 auf. Eine erste obere Metallstruktur 171 kann die Pull-down-Diode 167A mit einem I/O-Anschluss koppeln. Der I/O-Anschluss kann ein Löthöcker 101 oder eine andere Struktur sein, durch welche eine elektrische Verbindung zu einer externen Vorrichtung hergestellt werden kann. Eine erste untere Metallstruktur 155 kann die Pull-down-Diode 167A mit einer VSS-Schiene koppeln. Die VSS-Schiene kann sich von der ersten unteren Metallstruktur 155 erstrecken und kann durch einen Löthöcker 151 oder eine ähnliche Struktur mit einer Anode einer Stromversorgung verbunden sein.
  • Eine zweite obere Metallstruktur 107 kann die Pull-up-Diode 133A mit einem I/O-Anschluss koppeln. Diese Verbindung kann auch durch den Löthöcker 101 oder eine andere Struktur erfolgen. Der Löthöcker 101 ist zweimal gezeigt, um klarzustellen, dass sowohl die Pull-down-Diode 167A als auch die Pull-up-Diode 133A eine Verbindung zum I/O-Anschluss aufweist. Eine zweite untere Metallstruktur 145 kann die Pull-up-Diode 133A mit einer VDD-Schiene koppeln. Die VDD-Schiene kann sich von der zweiten unteren Metallstruktur 145 erstrecken und kann durch einen Löthöcker 147 oder eine ähnliche Struktur mit einer Kathode der Stromversorgung verbunden sein.
  • Die Pull-down-Diode 167A weist stark N-dotierte Bereiche 165A angrenzend an eine Vorderseite 124 des Halbleiterkörpers 159A auf. Die stark N-dotierten Bereiche 165A weisen Ränder ausgerichtet auf eine Gate-Struktur 114A, welche an der Vorderseite 124 gebildet ist, auf, und kann zusätzliche Ränder aufweisen, welche durch dielektrische Strukturen, wie zum Beispiel flache Grabenisolationsbereiche (STI-Bereiche) 129 oder dergleichen bestimmt werden. Die stark N-dotierten Bereiche 165A stellen N-dotierte Kontakte 166A an der Vorderseite 124 bereit. N-Anschlüsse der Pull-down-Diode 167A sind durch die N-dotierten Kontakte 166A mit der ersten oberen Metallstruktur 171 verbunden. Salizid-Pads 125A können an den N-dotierten Kontakten 166A angeordnet sein, um den Verbindungswiderstand zu verringern. Metallstecker 123 können ebenfalls einen Bestandteil der Verbindungsstruktur bilden. Die Metallstecker 123 können aus Wolfram (W), Kupfer (Cu), Kobalt (Co), Titan (Ti), Titannitrid (TiN) oder dergleichen, oder einem beliebigen anderen geeigneten Material zur Herstellung dieser Art von Verbindung hergestellt sein.
  • Die Pull-down-Diode 167A weist stark P-dotierte Bereiche 161A angrenzend an die Rückseite 138 des Halbleiterkörpers 159A auf. Die stark P-dotierten Bereiche 161A weisen ebenfalls Ränder ausgerichtet auf die Gate-Strukturen 114A auf. Die stark P-dotierten Bereiche 161A stellen P-dotierte Kontakte 158A an der Rückseite 138 bereit. P-Anschlüsse der Pull-down-Diode 167A sind durch die P-dotierten Kontakte 158A mit der ersten unteren Metallstruktur 155 verbunden. Ein Silizid-Pad 156A kann an den P-dotierten Kontakten 158A angeordnet sein, um den Verbindungswiderstand zu verringern. Die Salizid-Pads 125A, 137A und 156A können ein beliebiges geeignetes Silizid enthalten. Ein geeignetes Silizid kann zum Beispiel ein Titan-Silizid (TiSi2), ein Wolfram-Silizid (WSi2), ein Tantal-Silizid (TaSi2), ein Nickel-Silizid (NiSi), ein Kobalt-Silizid (CoSi2), Platin-Silizid (PtSi) oder dergleichen sein.
  • Angesichts der relativ großen Fläche zum Bilden der Grenzfläche mit der Pull-down-Diode 167A an der Rückseite 138 kann die ESD-Schutzvorrichtung 105A ohne die stark P-dotierten Bereiche 161A funktionieren. In solchen Fällen kann eine P-Wanne einen P-dotierten Kontakt 158A bereitstellen. Das Eliminieren der stark P-dotierten Bereiche 161A kann die Herstellung der ESD-Schutzvorrichtung 105A vereinfachen. Eine weitere Option besteht darin, einen einzigen stark P-dotierten Bereich 161A zu bilden, welcher sich unter der Pull-down-Diode 167A quer über die Rückseite 138 erstreckt.
  • Die P-Wanne 163A erstreckt sich von den stark N-dotierten Bereichen 165A zu den stark P-dotierten Bereichen 161A angrenzend an die Rückseite 138. Die P-Wanne 163A erstreckt sich ebenfalls von der Vorderseite 124 zur Rückseite 138. Die P-Wanne 163A ist zwischen den stark P-dotierten Bereichen 161A und unterhalb der Gate-Strukturen 114A angeordnet. Die P-Wanne 163A kann durch Dotieren des Halbleiterkörpers 159A gebildet werden, oder kann einfach der Halbleiterkörper 159A sein, falls der Halbleiterkörper 159A ursprünglich P-dotiert ist.
  • Die Pull-down-Diode 167A ist eine N+/P-Wannendiode, da sie PN-Übergänge 164A gebildet durch Grenzflächen zwischen den stark N-dotierten Bereichen 165A und der P-Wanne 163A, welche nicht stark dotiert ist, aufweist. Die P-Wanne 163A kann mit der VSS-Schiene elektrisch gekoppelt sein und effektiv auf einer Spannung der Stromversorgungsanode gehalten werden. Die Pull-down-Diode 167A ist eine auf das Gate ausgerichtete Diode. Eine auf das Gate ausgerichtete Diode ist eine Diode, welche einen PN-Übergang aufweisend einen auf eine Gate-Struktur ausgerichteten Rand aufweist. Die PN-Übergänge 164A der Pull-down-Diode 167A weisen auf die Gate-Strukturen 114A ausgerichtete Ränder auf.
  • Die Pull-up-Diode 133A weist stark P-dotierte Bereiche 127A angrenzend an eine Vorderseite 124 des Halbleiterkörpers 159A auf. Die stark P-dotierten Bereiche 127A weisen Ränder ausgerichtet auf eine Gate-Struktur 115A, welche an der Vorderseite 124 gebildet ist, auf, und können zusätzliche Ränder aufweisen, welche durch dielektrische Strukturen, wie zum Beispiel flache Grabenisolationsbereiche (STI-Bereiche) 129 oder dergleichen, bestimmt werden. Die stark P-dotierten Bereiche 127A stellen P-dotierte Kontakte 116A an der Vorderseite 124 bereit. P-Anschlüsse der Pull-up-Diode 133A sind durch die P-dotierten Kontakte 116A mit der zweiten oberen Metallstruktur 107 verbunden. Salizid-Pads 125A können an den P-dotierten Kontakten 116A angeordnet sein, um den Verbindungswiderstand zu verringern. Metallstecker 123 können ebenfalls einen Bestandteil der Verbindungsstruktur bilden.
  • Die Pull-up-Diode 133A weist stark N-dotierte Bereiche 135A angrenzend an die Rückseite 138 des Halbleiterkörpers 159A auf. In diesem Beispiel weisen die stark N-dotierten Bereiche 135A ebenfalls Ränder ausgerichtet auf eine der Gate-Strukturen 115A auf. Die stark N-dotierten Bereiche 135A stellen N-dotierte Kontakte 139A an der Rückseite 138 bereit. N-Anschlüsse der Pull-up-Diode 133A sind durch die N-dotierten Kontakte 139A mit der zweiten unteren Metallstruktur 145 verbunden. Ein Salizid-Pad 137A kann an den N-dotierten Kontakten 139A angeordnet sein, um den Verbindungswiderstand zu verringern. Wie bereits für die stark P-dotierten Bereiche 161A erwähnt, kann die ESD-Schutzvorrichtung 105A auch ohne die stark N-dotierten Bereiche 135A funktionieren. In solchen Fällen kann eine N-Wanne 131A einen N-dotierten Kontakt 139A bereitstellen.
  • Die N-Wanne 131A erstreckt sich von den stark P-dotierten Bereichen 127A zu den stark N-dotierten Bereichen 135A angrenzend an die Rückseite 138. Die N-Wanne 131A erstreckt sich ebenfalls von der Vorderseite 124 zur Rückseite 138. Die N-Wanne 131A ist zwischen den stark N-dotierten Bereichen 135A und unterhalb einer der Gate-Strukturen 115A angeordnet. Die N-Wanne 131A kann durch Dotieren des Halbleiterkörpers 159A gebildet werden, oder kann einfach der Halbleiterkörper 159A sein, falls der Halbleiterkörper 159A ursprünglich N-dotiert ist.
  • Die Pull-up-Diode 133A ist eine P+/N-Wannendiode, da sie PN-Übergänge 130A gebildet durch Grenzflächen zwischen den stark P-dotierten Bereichen 127A und der N-Wanne 131A, welche nicht stark dotiert ist, aufweist. Die N-Wanne 131A kann mit der VDD-Schiene elektrisch gekoppelt sein und effektiv auf einer Spannung der Stromversorgungskathode gehalten werden. Die Pull-up-Diode 133A ist ebenfalls eine auf das Gate ausgerichtete Diode. Die PN-Übergänge 130A der Pull-up-Diode 133A weisen auf die Gate-Strukturen 115A ausgerichtete Ränder auf.
  • Die Gate-Strukturen 114A, 115A können Dummy-Gates, Polysilizium-Gates, Metall-Gates, dergleichen oder ein beliebiger anderer Typ von Gate sein. Die Gate-Strukturen 114A, 115A können eine Gate-Elektrode 117 und ein Gate-Dielektrikum 119 angeordnet zwischen der Gate-Elektrode 117 und dem Halbleiterkörper 159A aufweisen. Die Gate-Strukturen 114A, 115A weisen ferner Abstandselemente 121 zu den Seiten der Gate-Elektrode 117 auf. Die Abstandselemente 121 können Siliziumnitrid (SiN), Siliziumoxynitrid (SiON), Siliziumkarbonitrid (SiCN) oder dergleichen, ein anderes Dielektrikum oder ein beliebiges anderes Material, welches als eine Maske beim Dotieren des Halbleiterkörpers 159A verwendet werden kann, sein.
  • Die hier angesprochene Ausrichtung auf eine Gate-Struktur oder einen Rand einer Gate-Struktur ist die Ausrichtung, welche sich daraus ergibt, dass die gesamte oder ein Teil der Gate-Struktur als eine Maske für ein Dotierstoffimplantat verwendet wird. Eine auf das Gate ausgerichtete Diode ist eine Diode, welche einen PN-Übergang aufweist, dessen Position durch ein Dotierungsprofil, welches diese Art von Ausrichtung aufweist, bestimmt wird. Die Ausrichtung ist dieselbe wie für die Source-Bereichskanal- und Drain-Bereichskanalübergänge in einem Transistor mit einem selbstausgerichteten Gate. Im selbstausgerichteten Gate werden Source- und Drain-Implantate gebildet, indem entweder die Gate-Elektrode oder die Gate-Elektrode zusammen mit Seitenwandabstandselementen als eine Maske verwendet wird. In jedem Fall wird die horizontale Ausrichtung zwischen der Gate-Elektrode und Rändern der Source- und Drain-Bereiche ohne Verwendung von Lithografie erzielt. Die selbstausgerichtete Dotierung kann zwei PN-Übergänge bereitstellen, welche ungefähr symmetrisch und an zwei gegenüberliegenden Seiten der Gate-Struktur angeordnet sind.
  • Wie in 1 gezeigt, sind die stark N-dotierten Bereiche 165A und die stark P-dotierten Bereiche 127A nahe der Vorderseite 124 sowie die stark P-dotierten Bereiche 161A und die stark N-dotierten Bereiche 135A nahe der Rückseite 138 durch Dotierstoffimplantate, welche durch die Gate-Strukturen 114A und 115A inklusive der Abstandselemente 121 maskiert sind, gebildet worden. Dies wird dadurch unterstrichen, indem sich zeigt, dass diese stark dotierten Bereiche Begrenzungen aufweisen, welche horizontal perfekt auf die Ränder der Abstandselemente 121 ausgerichtet sind. In der Praxis handelt es sich nur um eine annähernd exakte Ausrichtung. Aufgrund von Effekten wie unter anderem die Diffusion von Dotierstoffen sind die Ränder der stark dotierten Bereiche unterhalb der Abstandselemente 121 angeordnet. Die stark dotierten Bereiche enden in der Regel kurz vor den Gate-Elektroden 117 und erstrecken sich nicht unter diese. Infolgedessen erstrecken sich die PN-Übergänge 163A und 130A in der Regel unter die Abstandselemente 121 und enden unter diesen.
  • Stark dotierte Bereiche sind entartet dotierte Bereiche eines Halbleitersubstrats. Ein entartet dotierter Bereich eines Halbleitersubstrats ist ein Bereich, in welchem die Dotierungskonzentration ausreichend hoch ist, um zu erreichen, dass die Leitfähigkeit des Halbleiters gleich jener eines Metalls ist. In einigen Ausführungsformen weisen die stark dotierten Bereiche eine Dotierstoffkonzentration von 1019/cm3 oder mehr auf. In einigen Ausführungsformen weisen die stark dotierten Bereiche eine Dotierstoffkonzentration von 1020/cm3 oder mehr auf. Die N-Wannen und die P-Wannen der vorliegenden Offenbarung weisen gemäßigte Dotierungspegel auf, welche relativ hoch, aber nicht entartet hoch sein können. In einigen Ausführungsformen liegen diese Dotierungspegel in einem Bereich von 1013/cm3 bis 1018/cm3. In einigen Ausführungsformen liegen diese Dotierungspegel in einem Bereich von 1015/cm3 bis 1018/cm3. In einigen Ausführungsformen liegen diese Dotierungspegel in einem Bereich von 1016/cm3 bis 1018/cm3. Relativ hohe Dotierungskonzentrationen verringern die Widerstände der Pull-down-Diode 167A und der Pull-up-Diode 133A.
  • Die erste obere Metallstruktur 171 und die zweite obere Metallstruktur 107 bilden beide einen Bestandteil einer Metall-Interconnect-Struktur 169 gebildet an der Vorderseite 124 des Halbleiterkörpers 159A. Die Metall-Interconnect-Struktur 169 weist eine Mehrzahl von Metallisierungsschichten 111 (zum Beispiel M0, M1, M2,..., Mtop) und Durchkontaktierungen 113 in einer dielektrischen Matrix 109 auf. Falls die erste obere Metallstruktur 171 und die zweite obere Metallstruktur 107 beide mit demselben Anschluss oder derselben Schiene verbunden sind, kann eine durchgehende Metallstruktur vorliegen. Die erste untere Metallstruktur 155 und die zweite untere Metallstruktur 145 bilden beide einen Bestandteil einer unteren Metall-Interconnect-Struktur 157 gebildet an der Rückseite 138 des Halbleiterkörpers 159A. Die untere Metall-Interconnect-Struktur 157 weist eine Mehrzahl von Metallisierungsschichten 141 (zum Beispiel BMo, BM1, M2, ..., BMtop) und Durchkontaktierungen 140 in einer dielektrischen Matrix 143 auf.
  • In einigen Ausführungsformen ist die P-Wanne 163A durch einen STI-Bereich 129 oder eine ähnliche dielektrische Struktur von der N-Wanne-131A isoliert. Falls die P-Wanne 163A jedoch mit der VSS gekoppelt ist und die N-Wanne 131A mit der VDD gekoppelt ist, wird ein Übergang zwischen der P-Wanne 163A und der N-Wanne-131A umgekehrt vorgespannt sein. Folglich können die P-Wanne 163A und die N-Wanne-131A aneinanderstoßen, wobei die Silizid-Pads 156A und 137A jedoch nach wie vor isoliert sein sollten.
  • Die ESD-Schutzvorrichtung 105A ist derart beschrieben worden, als würde sie die Metallstrukturen 107 und 171 an der Vorderseite 124 für die I/O-Anschlussverbindungen, und die Metallstruktur 145 und 155 an der Rückseite 138 für die Verbindungen zur VSS-Schiene und zur VDD-Schiene verwenden. In einer alternativen Ausführungsform werden die Metallstruktur 155 und die Metallstruktur 145 an der Rückseite für die I/O-Anschlussverbindungen verwendet, die Metallstruktur 171 für die Verbindung zur VDD-Schiene und die Metallstruktur 107 für die Verbindung zur VSS-Schiene. In dieser Gestaltung können die P-Wanne 163A und die N-Wanne-131A mit dem I/O-Anschluss schweben. Falls diese alternative Verbindungsstruktur verwendet werden soll, können die Dotierungstypen der P-Wanne 163A und der N-Wanne-131A umgekehrt werden, um dieses Schweben zu verhindern.
  • Die Metallisierungsschichten 111, die Metallisierungsschichten 141, die Durchkontaktierungen 113 und die Durchkontaktierungen 140 können aus einem beliebigen geeigneten Metall oder Metallen, wie zum Beispiel Kupfer (Cu), Aluminium (Al), Gold (Au), Wolfram (W), Titannitrid (TiN) oder dergleichen, gebildet sein. Die dielektrische Matrix 109 und die dielektrische Matrix 143 können Dielektrika mit niedrigem κ oder Dielektrika mit extrem niedrigem κ enthalten. Ein Dielektrikum mit niedrigem κ ist ein Material aufweisend eine niedrigere Dielektrizitätskonstante als SiO2. SiO2 weist eine Dielektrizitätskonstante von ungefähr 3,9 auf. Beispiele für Dielektrika mit niedrigem κ sind unter anderem Organosilikatgläser (OSG), wie zum Beispiel kohlenstoffdotiertes Siliziumdioxid, fluordotiertes Siliziumdioxid (welches auch als fluoriertes Silikatglas (FSG) bezeichnet wird), organische Polymerdielektrika mit niedrigem κ und poröses Silikatglas. Ein Dielektrikum mit extrem niedrigem κ ist ein Material aufweisend eine Dielektrizitätskonstante von ungefähr 2,1 oder noch weniger. Ein dielektrisches Material mit extrem niedrigem κ ist in der Regel ein dielektrisches Material mit niedrigem κ, welches zu einer porösen Struktur geformt werden ist. Die Porosität verringert die wirksame Dielektrizitätskonstante.
  • Der Halbleiterkörper 159A kann eine oder mehrere Schichten aus Silizium (Si), Geranium (Ge), Silizium-Geranium (SiGe), Oxidhalbleiter, wie zum Beispiel Indium-Gallium-Zinkoxid (IGZO), Materialien der Gruppe III-V, wie zum Beispiel Indium-Galliumarsenid (InGaAS), oder dergleichen, sein oder aufweisen. Einige Schichten des Halbleiterkörpers 159A können durch epitaxiales Aufwachsen gebildet werden. Der Halbleiterkörper 159A kann ein Bestandteil eines Halbleitersubstrats, wie zum Beispiel eines Wafers oder eines Dies, sein. In einigen Ausführungsformen ist das Halbleitersubstrat Silizium-auf-Isolator (SOI). Der Halbleiterkörper 159A kann eine Vielzahl von Bauelementen tragen, wie zum Beispiel Bauelemente, welche eine Schaltung geschützt durch die ESD-Schutzvorrichtung 105A bilden.
  • Der Halbleiterkörper 159A kann sehr dünn sein. In einigen Ausführungsformen beträgt eine Dicke 136A des Halbleiterkörpers 159A gemessen von der Vorderseite 124 zur Rückseite 138 entweder durch die Pull-down-diode 167A oder die Pull-up-Diode 133A 5 µm oder weniger. In einigen Ausführungsformen beträgt die Dicke 136A 1 µm oder weniger. In einigen Ausführungsformen beträgt die Dicke 136A 400 nm oder weniger. Das Geringhalten der Dicke 136A ermöglicht es, die Widerstände der Pull-down-Diode 167A und der Pull-up-Diode 133A niedrig zu halten. Das Verringern der Widerstände der Pull-down-Diode 167A und der Pull-up-Diode 133A erweitert den durch die ESD-Schutzvorrichtung 105A bereitgestellten ESD-Schutz.
  • Ein weiterer Parameter, welcher in engerem Zusammenhang mit den Widerständen der Pull-down-Diode 167A und der Pull-up-Diode 133A steht, ist eine Spannweite 134A eines gemäßigt dotierten Abschnitts der Pull-down-Diode 167A oder der Pull-up-Diode 133A. Die Spannweite 134A des gemäßigt dotierten Abschnitts der Pull-up-Diode 133A ist ein Abstand von den stark P-dotierten Bereichen 127A zu den stark N-dotierten Bereichen 135A. Falls die stark N-dotierten Bereiche 135A eliminiert worden sind, wäre die Spannweite 134A ein Abstand von den stark P-dotierten Bereichen 127A zur Rückseite 138. Desgleichen ist die Spannweite 134A des gemäßigt dotierten Abschnitts der Pull-down-Diode 167A ein Abstand von den stark N-dotierten Bereichen 165A zu den stark P-dotierten Bereichen 161A. Falls die stark P-dotierten Bereiche 161A eliminiert worden sind, wäre die Spannweite 134A für die Pull-down-Diode 167A ein Abstand von den stark N-dotierten Bereichen 165A zur Rückseite 138. In einigen Ausführungsformen beträgt die Spannweite 134A 1 µm oder weniger. In einigen Ausführungsformen beträgt die Spannweite 134A 400 nm oder weniger. In einigen Ausführungsformen liegt die Spannweite 134A in einem Bereich von 30 nm bis 150 nm.
  • Die 2A und 2B stellen eine Vorderseite 201 und eine Rückseite 202 eines IC-Bauteils 200 dar, wobei sich die Darstellung auf einen Randabschnitt konzentriert, welcher eine Version der ESD-Schutzvorrichtung 105A aufweist. Wie in 2A gezeigt, kann der Löthöcker 101 an der Vorderseite 124 über der Pull-down-Diode 167A angeordnet sein. In dieser Version ist der Löthöcker 101 nicht erforderlich, da die erste obere Metallstruktur 171 und die zweite obere Metallstruktur 107 miteinander verbunden sind. Wie in der Darstellung gezeigt, kann die ESD-Schutzvorrichtung 105A eine in einer ganzen Anordnung ähnlicher Vorrichtungen im IC-Bauteil 200 sein.
  • Wie in 2B gezeigt, kann der Löthöcker 151, welcher eine VSS-Verbindung bereitstellt, gegenüber der Pull-down-Diode 167A versetzt sein. Die erste untere Metallstruktur 155 kann ein Bestandteil einer größeren Metallstruktur 203 sein, welche sich vom Löthöcker 151 bis unter die Pull-down-Diode 167A erstreckt. Die größere Metallstruktur 203 kann als eine VSS-Schiene dienen, welche eine VSS-Verbindung für eine Mehrzahl von ESD-Schutzvorrichtungen 105A, sowie möglicherweise auch für weitere Bauelemente, bereitstellt. Desgleichen kann der Löthöcker 147, welcher eine VDD-Verbindung bereitstellt, gegenüber der Pull-up-Diode 133A versetzt sein. Die zweite untere Metallstruktur 145 kann ein Bestandteil einer größeren Metallstruktur 205 sein, welche sich vom Löthöcker 147 bis unter die Pull-up-Diode 133A erstreckt. Die größere Metallstruktur 205 kann als eine VDD-Schiene dienen, welche eine VDD-Verbindung für eine Mehrzahl von ESD-Schutzvorrichtungen 105A, sowie möglicherweise auch für weitere Bauelemente, bereitstellt.
  • Die 3A und 3B stellen eine Vorderseite 301 und eine Rückseite 303 eines IC-Bauteils 300 dar, welches die ESD-Schutzvorrichtung 105A aufweisen kann, jedoch sämtliche Löthöcker an einer Seite angeordnet aufweist. Wie in 3A und 3B gezeigt, kann der Löthöcker 151, welcher eine VSS-Verbindung bereitstellt, an der Vorderseite 301 angeordnet und durch eine Siliziumdurchkontaktierung 305 mit der größeren Metallstruktur 203 an der Rückseite 303 verbunden sein. Desgleichen kann der Löthöcker 147, welcher eine VDD-Verbindung bereitstellt, an der Vorderseite 301 angeordnet und durch eine weitere Siliziumdurchkontaktierung 307 mit der größeren Metallstruktur 205 an der Rückseite 303 verbunden sein.
  • 4A stellt einen Plan für eine Schaltung 400 bereit, welche die ESD-Schutzvorrichtung 105A aufweisen kann. In der Schaltung 400 ist die Pull-down-Diode 167A zwischen einen I/O-Anschluss 401 und eine VSS-Schiene 407 geschaltet. Vorausgesetzt, der Widerstand der Pull-down-Diode 167A ist ausreichend niedrig, wird sich eine negative Spannungsspitze am I/O-Anschluss 401 durch die Pull-down-Diode 167A statt durch die geschützte Schaltung 405 entladen. Die Pull-up-Diode 133A ist zwischen den I/O-Anschluss 401 und eine VDD-Schiene 403 geschaltet. Vorausgesetzt, der Widerstand der Pull-up-Diode 133A ist ausreichend niedrig, wird sich eine positive Spannungsspitze am I/O-Anschluss 401 durch die Pull-up-Diode 133A statt durch die geschützte Schaltung 405 entladen. Vorausgesetzt, die Kapazitäten der Pull-up-Diode 133A und der Pull-down-Diode 167A sind ausreichend niedrig, werden durch den I/O-Anschluss 401 eintretende Signale zuverlässig zur geschützten Schaltung 405 übertragen.
  • 4B stellt einen Plan für eine Schaltung 420 bereit, welche ebenfalls die ESD-Schutzvorrichtung 105A aufweisen kann. In der Schaltung 420 ist die Pull-down-Diode 167A zwischen den I/O-Anschluss 401 und die VSS-Schiene mit einer zweiten Pull-down-Diode 423 in Reihe geschaltet. Die Pull-up-Diode 133A ist zwischen den I/O-Anschluss 401 und die VDD-Schiene 403 mit einer zweiten Pull-up-Diode 421 in Reihe geschaltet. Diese Gestaltung erweitert den Spannungsbereich, in welchem der ESD-Schutz nicht ausgelöst wird. Die Pull-down-Diode 167A und die Pull-up-Diode 133A können einzeln oder in Kombination als Dioden in einer beliebigen ESD-Schutzschaltung oder einer beliebigen anderen Vorrichtung, in welcher die Eigenschaften derselben hinsichtlich niedriger Kapazität oder niedrigem Widerstand wünschenswert sind, verwendet werden.
  • Die 5-9 stellen Querschnittsansichten 500 - 900 der ESD-Schutzvorrichtungen 105B - F dar, welche Pull-down-Dioden 167B - F jeweils anstelle der Pull-down-Diode 167A, und Pull-up-Dioden 133B - F jeweils anstelle der Pull-up-Diode 133A aufweisen. Die Anmerkungen hinsichtlich der Strukturen in der Querschnittsansicht 100 gelten für die entsprechenden Strukturen, welche durch die Querschnittsansichten 500 - 900 dargestellt sind, abgesehen von den Unterschieden, welche in den Figuren ersichtlich sind oder in der folgenden Beschreibung erwähnt werden.
  • Die Querschnittsansicht 500 von 5 stellt eine ESD-Schutzvorrichtung 105B dar, welche eine Pull-down-Diode 167B und eine Pull-up-Diode 133B aufweist. Die Pull-down-Diode 167B weist einen stark N-dotierten Bereich 165B und einen stark P-dotierten Bereich 161B auf, welche auf gegenüberliegende Seiten der an der Vorderseite 124 gebildeten Gate-Struktur 114A ausgerichtet sind. Der stark N-dotierte Bereich 165B stellt einen Vorderseitenkontakt 166B bereit, und der stark P-dotierte Bereich 161B stellt einen Rückseitenkontakt 158B bereit. Eine P-Wanne 163B, welche unterhalb der Gate-Struktur 114A angeordnet ist, erstreckt sich vom stark N-dotierten Bereich 165B zum stark P-dotierten Bereich 161B. Ein PN-Übergang 164B ist durch eine Grenzfläche zwischen dem stark N-dotierten Bereich 165B und der P-Wanne 163B gebildet. Folglich ist die Pull-down-Diode 167B eine auf das Gate ausgerichtete N+/P-Wannenübergangsdiode.
  • Die Pull-up-Diode 133B weist einen stark P-dotierten Bereich 127B und einen stark N-dotierten Bereich 135B auf, welche auf gegenüberliegende Seiten einer der Vorderseite 124 gebildeten Gate-Struktur 115A ausgerichtet sind. Der stark P-dotierte Bereich 127B stellt einen Vorderseitenkontakt 116B bereit, und der stark N-dotierte Bereich 135B stellt einen Rückseitenkontakt 139B bereit. Eine N-Wanne 131B, welche unterhalb der Gate-Struktur 115A angeordnet ist, erstreckt sich vom stark P-dotierten Bereich 127B zum stark N-dotierten Bereich 135B. Ein PN-Übergang 130B ist durch eine Grenzfläche zwischen dem stark P-dotierten Bereich 127B und der N-Wanne 131B gebildet. Folglich ist die Pull-up-Diode 133B eine auf das Gate ausgerichtete P+/N-Wannenübergangsdiode.
  • Eine Breite 134B der N-Wanne 131B ist ungefähr gleich einer Breite der Gate-Struktur 115A und ist eine Spannweite vom stark P-dotierten Bereich 127B zum stark N-dotierten Bereich 135B. Ein Verringern der Breite 134B verringert einen Widerstand der Pull-up-Diode 133B. In einigen Ausführungsformen beträgt die Breite 134B 400 nm oder weniger. In einigen Ausführungsformen beträgt die Breite 134B 100 nm oder weniger. In einigen Ausführungsformen beträgt die Breite 134B 28 nm oder weniger. Der Widerstand der Pull-up-Diode 133B kann also verringert werden, indem die Tiefen des stark P-dotierten Bereichs 127B zum stark N-dotierten Bereich 135B erhöht werden. In einigen Ausführungsformen erstrecken sich der stark P-dotierte Bereich 127B und der stark N-dotierte Bereich 135B von der Vorderseite 124 bis zur Rückseite 138. In der Regel kann die Pull-up-Diode 133B einen niedrigeren Widerstand innerhalb des Körpers 159B aufweisen als die Pull-up-Diode 133A. Dieser Vorteil kann durch eine verringerte verfügbare Fläche zur Bildung der Grenzfläche zwischen der Pull-up-Diode 133B und der zweiten oberen Metallstruktur 107 und der zweiten unteren Metallstruktur 145B im Vergleich zur verfügbaren Fläche zur Bildung der Grenzfläche zwischen der Pull-up-Diode 133A zu diesen Strukturen wettgemacht werden. Zum Beispiel ist die verfügbare Fläche für Salizid-Pads 125B und Silizid-Pads 137B geringer als die verfügbare Fläche für Salizid-Pads 125A und Silizid-Pads 137A. Es versteht sich, dass für die Pull-down-Diode 167B und die Pull-down-Diode 167A ein ähnlicher Vergleich Gültigkeit hat.
  • Die Querschnittsansicht 600 von 6 stellt eine ESD-Schutzvorrichtung 105C dar, welche eine Pull-down-Diode 167C und eine Pull-up-Diode 133C aufweist. Die Pull-down-Diode 167C weist zwei stark N-dotierte Bereiche 165C auf, welche auf gegenüberliegende Seiten einer Gate-Struktur 115C ausgerichtet sind. Die zwei stark N-dotierten Bereiche 165C können dotierte Flächen und/oder epitaxial aufgewachsene Bereiche an einer Halbleiterfinne 168C aufweisen. Die stark N-dotierten Bereiche 165C stellen Vorderseitenkontakte 166C bereit. Die Halbleiterfinne 168C ist zwischen den stark N-dotierten Bereichen 165C P-dotiert, könnte stattdessen aber auch N-dotiert sein. Eine P-Wanne 163C angeordnet unterhalb der Halbleiterfinne 168C erstreckt sich bis zur Rückseite 138 und stellt einen Rückseitenkontakt 158C bereit. PN-Übergänge 164C werden durch Grenzflächen zwischen den stark N-dotierten Bereichen 165C und der P-Wanne 163C gebildet. Folglich ist die Pull-down-Diode 167C eine auf das Gate ausgerichtet N+/P-Wannenübergangsdiode.
  • Die Pull-up-Diode 133C weist zwei stark P-dotierte Bereiche 127C auf, welche auf gegenüberliegende Seiten einer Gate-Struktur 115C ausgerichtet sind. Die zwei stark P-dotierten Bereiche 127C können dotierte Flächen und/oder epitaxial aufgewachsene Bereiche an einer Halbleiterfinne 126C aufweisen. Die stark P-dotierten Bereiche 127C stellen Vorderseitenkontakte 116C bereit. Die Halbleiterfinne 126C ist zwischen den stark P-dotierten Bereichen 127C N-dotiert, könnte stattdessen jedoch auch P-dotiert sein. Eine N-Wanne 131C angeordnet unterhalb der Halbleiterfinne 126C erstreckt sich bis zur Rückseite 138 und stellt einen Rückseitenkontakt 139C bereit. PN-Übergänge 130C werden durch Grenzflächen zwischen den stark P-dotierten Bereichen 127C und der N-Wanne 131C gebildet. Folglich ist die Pull-up-Diode 133C eine auf das Gate ausgerichtete P+/N-Wannenübergangsdiode.
  • Eine Dicke 134C des Halbleiterkörpers 159C unter der Finne 168C trennt die stark N-dotierten Bereiche 165C vom Rückseitenkontakt 158C. Dieselbe Dicke 134C trennt die stark P-dotierten Bereiche 127C vom Rückseitenkontakt 139C. Ein Verringern der Dicke 134C verringert die Widerstände der Pull-down-Diode 167C und der Pull-up-Diode 133C. In einigen Ausführungsformen beträgt die Dicke 134C 5 µm oder weniger. In einigen Ausführungsformen beträgt die Dicke 134C 1 µm oder weniger. In einigen Ausführungsformen beträgt die Dicke 134C 400 nm oder weniger.
  • Die Pull-down-Diode 167C und die Pull-up-Diode 133C weisen zwar keinen stark dotierten Halbleiter angrenzend an ihre Rückseitenkontakte 158C und 139C auf, aber diese Kontakte weisen eine vergleichsweise große Fläche auf. In einigen Ausführungsformen weist der Rückseitenkontakt 158C eine Fläche gleich einer Fläche der P-Wanne 163C auf. In einigen Ausführungsformen weist der Rückseitenkontakt 139C eine Fläche gleich einer Fläche der N-Wanne 131C auf. In einer alternativen Ausführungsform werden die Dotierungen der stark N-dotierten Bereiche 165C und der stark P-dotierten Bereiche 127C modifiziert, um der durch die Querschnittsansicht 500 von 5 gezeigten Struktur zu entsprechen, wodurch sie eine starke Dotierung für Rückseitenkontakte und einen kurzen horizontalen Pfad über gemäßigt dotierte Abschnitte der Pull-down-Diode 167C und der Pull-up-Diode 133C bereitstellen.
  • Die Gate-Strukturen 114C und 115C können Einfinnen- oder Mehrfinnen-Gate-Strukturen sein. 6A stellt eine Draufsicht der Gate-Struktur 115C in einem Beispiel dar, in welchem die Gate-Strukturen 114C und 115C Dreifachfinnen-Gates sind. Epitaxial aufgewachsene Bereiche an den Halbleiterfinnen 126C vergrößern eine für die Vorderseitenkontakte 116C verfügbare Fläche. Ein Vergrößern der Fläche der Vorderseitenkontakte 116C verringert den Widerstand der Pull-up-Diode 133C. Die Fläche kann durch eine Mehrfinnen-Gate-Struktur weiter vergrößert werden: die aufgewachsenen Bereiche an benachbarten Finnen verschmelzen miteinander, um relativ große stark P-dotierte Bereiche 127C zu bilden, wie in 6A gezeigt. Stark P-dotierte Bereiche 127C und stark N-dotierte Bereiche 165C können dort siliziert werden, wo sie Vorderseiten- oder Rückseitenkontakte bilden.
  • Die Querschnittsansicht 700 von 7 stellt eine ESD-Schutzvorrichtung 105D dar, welche eine Pull-down-Diode 167D und eine Pull-up-Diode 133D gebildet in einem Halbleiterkörper 159D aufweist. Die Pull-down-Diode 167D weist einen stark N-dotierten Bereich 165D und einen stark P-dotierten Bereich 161D auf, welche auf gegenüberliegende Seiten einer P-dotierten Finne 163D gebildet sind. Der stark N-dotierte Bereich 165D stellt einen Vorderseitenkontakt 166D bereit, und der stark P-dotierte Bereich 161D stellt einen Rückseitenkontakt 158D bereit. Ein Silizid-Pad 137D kann am Rückseitenkontakt 158D gebildet sein. Die Gate-Struktur 114D weist eine Gate-Elektrode 117D gebildet durch eine Mehrzahl von Nanoblättern auf. Die Nanoblätter sind durch ein Gate-Dielektrikum 119D von der P-dotierten Finne 163D getrennt. Die P-dotierte Finne 163D kann das Dielektrikum 129D überlagern, sich vom stark N-dotierten Bereich 165D zum stark P-dotierten Bereich 161D erstrecken, und als eine P-Wanne für die Pull-down-Diode 167D dienen. Ein PN-Übergang 164D wird durch eine Grenzfläche zwischen dem stark N-dotierten Bereich 165D und der P-dotierten Finne 163D gebildet. Folglich ist die Pull-down-Diode 167D eine N+/P-Wannenübergangsdiode. Eine Spannweite 134D des gemäßigt dotierten Abschnitts der Pull-down-Diode 167D kann auf eine Breite der P-dotierten Finne 163D begrenzt sein.
  • Die Pull-up-Diode 133D weist einen stark P-dotierten Bereich 127D und einen stark N-dotierten Bereich 135D auf, welche an gegenüberliegende Seiten einer N-dotierten Finne 131D gebildet sind. Der stark P-dotierte Bereich 1270 stellt einen Vorderseitenkontakt 116D bereit, und der stark N-dotierte Bereich 135D stellt einen Rückseitenkontakt 139D bereit. Die Gate-Struktur 115D weist eine Gate-Elektrode 117D gebildet durch eine Mehrzahl von Nanoblättern auf. Die Nanoblätter sind durch ein Gate-Dielektrikum 119D von der N-dotierten Finne 131D getrennt. Die N-dotierte Finne 131D kann das Dielektrikum 129D überlagern, und dient als eine N-Wanne für die Pull-up-Diode 133D, welche sich vom stark P-dotierten Bereich 127D zum stark N-dotierten Bereich 135D erstreckt. Ein PN-Übergang 130D wird durch eine Grenzfläche zwischen dem stark P-dotierten Bereich 127D und der N-dotierten Finne 131D gebildet. Folglich ist die Pull-up-Diode 133D eine P+/N-Wannenübergangsdiode. Die Pull-down-Diode 167D und die Pull-up-Diode 133D können durch Verwendung derselben Reihe von Prozessen, welche zum Bilden von Transistoren mit den Gate-Strukturen 114D und 115D verwendet wird, am Isolator gebildet werden.
  • Die Querschnittsansicht 800 von 8 stellt eine ESD-Schutzvorrichtung 105E dar, welche eine Pull-down-Diode 167E und eine Pull-up-Diode 133E gebildet in einem Halbleiterkörper 159E aufweist. Die Pull-down-Diode 167E weist einen stark N-dotierten Bereich 165E auf, welcher an allen Seiten durch STI-Bereiche 112 begrenzt ist. Die Pull-down-Diode 167E weist zwei stark N-dotierte Bereiche 165E auf, welche durch einen STI-Bereich 112 getrennt sind, wobei das Eliminieren der STI-Bereiche 112 zwischen den stark N-dotierten Bereichen ebenfalls eine Option darstellt. Die stark N-dotierten Bereiche 165E stellen Vorderseitenkontakte 166E bereit, an welchen Silizid 125E gebildet sein kann. Eine P-Wanne 163E angeordnet unterhalb der stark N-dotierten Bereiche 165E erstreckt sich bis zur Rückseite 138 und stellt einen Rückseitenkontakt 158E bereit. Optional kann eine stark dotierte, tiefe P-Wanne zwischen die P-Wanne 163E und die Rückseite 138 eingefügt sein, um eine starke Dotierung angrenzend an den Rückseitenkontakt 158E bereitzustellen. Die P-Wanne 163E kann sich unterhalb eines oder mehrerer der STI-Bereiche 112 von einem der stark N-dotierten Bereiche 165E zu einem anderen der stark N-dotierten Bereiche 165E erstrecken. PN-Übergänge 164E werden durch Grenzflächen zwischen den stark N-dotierten Bereichen 165E und der P-Wanne 163E gebildet. Folglich ist die Pull-down-Diode 167E eine STI-N+/P-Wannenübergangsdiode.
  • Die Pull-up-Diode 133E weist einen stark P-dotierten Bereich 127E auf, welcher an allen Seiten durch STI-Bereiche 112 begrenzt ist. Die Pull-up-Diode 133E weist zwei stark P-dotierte Bereiche 127E auf, welche durch einen STI-Bereich 112 getrennt sind. Die stark P-dotierten Bereiche 127E stellen Vorderseitenkontakte 116E bereit, an welchen Silizid 125E gebildet sein kann. Eine N-Wanne 131E angeordnet unterhalb der stark P-dotierten Bereiche 127E erstreckt sich bis zur Rückseite 138 und stellt einen Rückseitenkontakt 139E bereit. Alternativ dazu kann eine stark dotierte, tiefe N-Wanne zwischen die N-Wanne 131E und die Rückseite 138 eingefügt sein, um den Rückseitenkontakt 139E bereitzustellen. Die N-Wanne 131E kann sich unterhalb eines oder mehrerer der STI-Bereiche 112 von einem der stark P-dotierten Bereiche 127E zu einem anderen der stark P-dotierten Bereiche 127E erstrecken. PN-Übergänge 130E werden durch Grenzflächen zwischen den stark P-dotierten Bereichen 127E und der N-Wanne 131E gebildet. Folglich ist die Pull-up-Diode 133E eine STI-P+/N-Wannenübergangsdiode.
  • Ein Widerstand der Pull-up-Diode 133E ist proportional zu einem Abstand 134E von den stark P-dotierten Bereichen 127E zur Rückseite 138. Der Abstand 134E variiert mit einer Dicke 136E des Körpers 159E. Der Körper 159E kann im ersten Bereich 153 und im zweiten Bereich 149 verdünnt werden, um die Widerstände der Pull-down-Diode 167E und der Pull-up-Diode 133E niedrig zu halten.
  • Die Querschnittsansicht 900 von 9 stellt eine ESD-Schutzvorrichtung 105F dar, welche eine Pull-down-Diode 167F und eine Pull-up-Diode 133F gebildet in einem Halbleiterkörper 159F aufweist. Die Pull-down-Diode 167F ist ähnlich der Pull-down-Diode 167E von 8, abgesehen davon, dass in der Pull-down-Diode 167F eine N-Wanne 156 zwischen den stark N-dotierten Bereichen 165E und der P-Wanne 163F eingefügt worden ist. Die Pull-down-Diode 167F weist einen PN-Übergang 164F gebildet durch eine Grenzfläche zwischen der N-Wanne 156 und der P-Wanne 163F auf. Folglich ist die Pull-down-Diode 167E eine STI-P-Wannen/N-Wannenübergangsdiode.
  • Die Pull-up-Diode 133F ist ähnlich der Pull-up-Diode 133E von 8, abgesehen davon, dass in der Pull-down-Diode 133F eine P-Wanne 128 zwischen den stark P-dotierten Bereichen 127E und der N-Wanne 131F eingefügt worden ist. Die Pull-up-Diode 133F weist einen PN-Übergang 130F gebildet durch eine Grenzfläche zwischen der P-Wanne 128 und der N-Wanne 131F auf. Folglich ist die Pull-up-Diode 133F eine STI-P-Wannen/N-Wannenübergangsdiode. Hinsichtlich des Widerstands oder der Kapazität kann die Pull-down-Diode 167F und die Pull-up-Diode 133F im Vergleich zur Pull-down-Diode 167E beziehungsweise der Pull-up-Diode 133F in manch anderen Anwendungen besser sein.
  • Die 10 - 19 zeigen die Querschnittsansichten 1000 - 1900, welche ein Verfahren zum Bilden eines IC-Bauteils aufweisend Dioden im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung darstellen. Obwohl die 10 - 19 in Bezug auf ein Verfahren beschrieben werden, versteht sich, dass die in den 10 - 19 offenbarten Strukturen nicht auf ein solches Verfahren beschränkt sind, sondern auch als Strukturen unabhängig vom Verfahren für sich selbst stehen können. Ferner stellen die 10 - 19 zwar bestimmte Strukturen und Zusammensetzungen dar, das Verfahren ist jedoch problemlos auf andere Strukturen und Zusammensetzungen innerhalb des Umfangs dieser Offenbarung erweiterbar.
  • Wie durch die Querschnittsansichten 1000 von 10 gezeigt, kann der Prozess mit dem Bilden einer Fotolackmaske 1001 und dem Verwenden derselben zum Maskieren des ersten Bereichs 153 des Körpers 159A beginnen, während dieser mit einem Plasma bestrahlt wird, um eine N-Wanne 131A im zweiten Bereich 149 zu bilden. Der Körper 159A kann ursprünglich P-dotiert sein, wobei die Flächen des Substrats, welche dem Plasma nicht ausgesetzt werden, die P-Wanne 163A bilden. Die Fotolackmaske 1001 wird in der Folge abgestreift.
  • Wie durch die Querschnittsansicht 1100 von 11 gezeigt, können die STI-Bereiche 129 im Körper 159A gebildet werden. Das Bilden STI-Bereiche 129 kann das Bilden von Gräben, das Aufbringen eines Dielektrikums und das Planarisieren zum Entfernen des Dielektrikums, welches außerhalb der Gräben aufgebracht worden ist, umfassen. Andere Typen von Isolationsstrukturen können anstelle der STI-Bereiche 129 verwendet werden. Die STI-Bereiche 129 können früher oder später während des Prozesses gebildet werden.
  • Wie durch die Querschnittsansicht 1200 von 12 gezeigt, können Dummy-Gate-Strukturen 1201 über der Struktur, welche durch die Querschnittsansicht 1100 von 11 gezeigt ist, gebildet werden. Die Dummy-Gate-Strukturen 1201 weisen Dummy-Gate-Elektroden 1203 auf, welche Polysilizium oder dergleichen sein können. Die Dummy-Gate-Strukturen 1201 können das Gate-Dielektrikum 119 oder ein anderes Material aufweisen, welches in der Folge durch das Gate-Dielektrikum 119 ersetzt wird. Seitenwand-Abstandselemente 121 werden rund um die Dummy-Gate-Elektroden 1203 gebildet, und werden als Bestandteil der Dummy-Gate-Struktur 1201 angesehen. Das Bilden der Seitenwand-Abstandselemente 121 kann das Aufbringen eines Abstandselementmaterials und das anschließende Ausführen einer anisotropen Ätzung, welche nur das Material zurücklässt, welches die Seitenwand-Abstandselemente 121 bildet, umfassen.
  • Wie durch die Querschnittsansicht 1300 von 13 gezeigt, kann der zweite Bereich 149 durch eine Fotolackmaske 1301 abgedeckt sein, während die stark P-dotierten Bereiche 161A im ersten Bereich 153 gebildet werden. Eine Dummy-Gate-Struktur 1201 maskiert einen Abschnitt des ersten Bereichs 153, wodurch sich die stark P-dotierten Bereiche 161A mit Rändern ausgerichtet auf die Ränder der Dummy-Gate-Struktur 1201 bilden. Die stark P-dotierten Bereiche 161A können durch Hochenergieplasmaimplantationsprozesse eines Typs gebildet werden, welcher dazu verwendet wird, tiefe P-Wannen, wie zum Beispiel eine P-Wanne, welche unterhalb und beabstandet von der Vorderseite 129 angeordnet ist, zu bilden. Die Fotolackmaske 1301 wird in der Folge abgestreift.
  • Wie durch die Querschnittsansicht 1400 von 14 gezeigt, kann der erste Bereich 153 durch eine Fotolackmaske 1401 abgedeckt sein, während die stark N-dotierten Bereiche 135A im zweiten Bereich 149 gebildet werden. Eine Dummy-Gate-Struktur 1201 maskiert einen Abschnitt des zweiten Bereichs 149, wodurch sich die stark N-dotierten Bereiche 135A mit Rändern ausgerichtet auf die Ränder der Dummy-Gate-Struktur 1201 bilden. Die stark N-dotierten Bereiche 135A können durch Hochenergieplasmaimplantationsprozesse eines Typs gebildet werden, welcher zum Bilden tiefer N-Wannen verwendet wird. Dieser Prozess kann das Bestrahlen der Vorderseite 124 mit einem Hochenergieplasma umfassen. Alternativ dazu könnten Diffusions- und/oder epitaxiale Aufwachsprozesse dazu verwendet werden, vergrabene Schichten zu bilden, welche ähnlich den stark P-dotierten Bereichen 161A und den stark N-dotierten Bereichen 135A wirken, jedoch nicht auf die Dummy-Gates 1201 ausgerichtet sind. Die stark P-dotierten Bereiche 161A und die stark N-dotierten Bereiche 135A, welche nicht auf das Gate ausgerichtet sind, können auch vor dem Bilden der Dummy-Gate-Strukturen 1201 durch Hochenergieplasmaimplantation gebildet werden.
  • Wie durch die Querschnittsansicht 1500 von 15 gezeigt, können stark N-dotierte Bereiche 165A angrenzend an die Vorderseite 124 in Ausrichtung auf die Dummy-Gate-Struktur 1201 im ersten Bereich 153 gebildet werden, und stark P-dotierte Bereiche 127A können angrenzend an die Vorderseite 124 in Ausrichtung auf die Dummy-Gate-Struktur 1201 im zweiten Bereich 149 gebildet werden. Diese können durch zwei getrennte Niedrigenergieimplantate, welche mit zwei getrennten Masken vervollständigt werden, gebildet werden. Wie ferner durch die Querschnittsansicht 1500 von 15 gezeigt, können Salizid-Pads 125A an den stark P-dotierten Bereichen 127A und den stark N-dotierten Bereichen 165A gebildet werden.
  • Wie durch die Querschnittsansicht 1600 von 16 gezeigt, können die Dummy-Gate-Elektroden 1203 durch Metall-Gate-Elektroden 117 ersetzt werden, um die Gate-Struktur 114A und die Gate-Struktur 115A zu bilden. Dies stellt einen Ersatz-Gate-Prozess dar, in welchem der Gate-Austausch erfolgt, nachdem die vorherigen Implantate getempert worden sind. Durch Vervollständigen der Substratdotierung und des Temperns vor dem Bilden der Metall-Gate-Elektroden 117, können unerwünschte Wechselwirkungen zwischen den Metall-Gate-Elektroden 117 und dem Gate-Dielektrikum mit hohem k-Wert 119 verhindert werden.
  • Wie durch die Querschnittsansicht 1700 von 17 gezeigt, können Metallstecker 123 und die Metall-Interconnect-Struktur 169 an der Vorderseite 124 gebildet werden. Diese Strukturen können durch Standard-Back-End-of-Line-Prozesse (BEOL-Prozesse) gebildet werden, welche Damaszener- oder Doppeldamaszenerprozesse umfassen können.
  • Wie durch die Querschnittsansicht 1800 von 18 gezeigt, kann der Halbleiterkörper 159A durch Entfernen von Material von der Rückseite 138 verdünnt werden. Das Verdünnen kann durch einen beliebigen geeigneten Prozess oder Prozesse erzielt werden. Die Prozesse können einen oder mehreren der Prozesse Nassätzung, Trockenätzung und chemisch-mechanisches Polieren umfassen. Ein Wafer, welcher den Halbleiterkörper 159A aufweist, kann für diese Bearbeitung umgedreht werden. Die zu verdünnende Fläche kann zeitweise mit einer Rotationsbeschichtung oder dergleichen nivelliert werden. Das Verdünnen produziert die Pull-down-Diode 167A und die Pull-up-Diode 133A mit den stark P-dotierten Bereichen 161A und den stark N-dotierten Bereichen 135A an der Rückseite 138. Silizid-Pads 156A und 137A können dann durch eine Reaktion mit dem Körper 159A an der Rückseite 138 gebildet werden.
  • Wie durch die Querschnittsansicht 1900 von 19 gezeigt, kann dann die untere Metall-Interconnect-Struktur 157 an der Rückseite 138 gebildet werden. Die untere Metall-Interconnect-Struktur 157 kann durch Prozesse ähnlich jenen, welche zum Bilden der Metall-Interconnect-Struktur 169 verwendet werden, gebildet werden. Passivierungsschichten, Kontakt-Pads, Lotkügelchen oder dergleichen können dann gebildet werden, um ein fertiges Bauelement, wie zum Beispiel jenes, welches durch die Querschnittsansicht 100 von 1 dargestellt ist, bereitzustellen.
  • 20 stellt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 2000 zum Bilden eines IC-Bauteils mit Dioden im Einklang mit der vorliegenden Offenbarung bereit. Während das Verfahren 2000 als eine Abfolge von Vorgängen oder Ereignissen dargestellt und nachfolgend beschrieben ist, versteht sich, dass die dargestellte Reihenfolge dieser Vorgänge oder Ereignisse nicht im Sinne einer Einschränkung auszulegen ist. Zum Beispiel können sich manche Vorgänge in anderen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen ereignen als jenen, die hierin dargestellt und/oder beschrieben sind. Darüber hinaus können nicht alle dargestellten Vorgänge dazu erforderlich sein, einen oder mehrere Aspekte oder Ausführungsformen der hierin angeführten Beschreibung zu umzusetzen. Ferner können einer oder mehrere der hierin abgebildeten Vorgänge in einem/einer oder mehreren separaten Vorgängen und/oder Phasen ausgeführt werden.
  • Das Verfahren 2000 kann mit dem Vorgang 2001, dem Bilden von P-Wannen, und dem Vorgang 2003, dem Bilden der N-Wannen, beginnen. 10 stellt ein Beispiel bereit. Die Prozesse des Bildens der P-Wannen und des Bildens der N-Wannen können einen oder mehrere der Prozesse Plasmaimplantation, Diffusion oder epitaxiales Aufwachsen umfassen, und einen Halbleiterkörper mit einem bestimmten anfänglichen Dotierungstyp versehen.
  • Das Verfahren 2000 kann mit dem Vorgang 2005, dem Bilden von Isolationsbereichen, fortgesetzt werden. Dabei kann es sich um STI-Bereich handeln, wie in 12 gezeigt. Stattdessen können auch andere Typen von Isolationsbereichen, wie zum Beispiel Feldoxid, verwendet werden. Die STI-Bereiche können vor oder nach einem beliebigen der Dotierungsvorgänge des Verfahrens 2000 gebildet werden.
  • Das Verfahren 2000 kann mit Vorgang 2007 fortgesetzt werden, dem Bilden von Dummy-Gate-Strukturen, wie in 14 gezeigt. In einigen Ausführungsformen können diese Polysilizium-Gates, Metall-Gates oder Dummy-Gates sein. In einigen Ausführungsformen sind die Dioden nicht auf das Gate ausgerichtet, und dieser Schritt ist optional.
  • Das Verfahren 2000 kann mit Vorgang 2009, dem Bilden tiefer P-Wannen, wie in 13 gezeigt, und Vorgang 2011, dem Bilden tiefer N-Wannen, wie in 14 gezeigt, fortgesetzt werden. Diese tiefen Wannen können stark dotierte Bereiche sein, welche Kontakt an der Rückseite ermöglichen. Stark dotierte Bereiche für Rückseitenkontakte können durch andere Verfahren gebildet oder zur Gänze weggelassen werden.
  • Vorgang 2013 ist das Bilden N-dotierter Diffusionsbereiche, und Vorgang 2015 ist das Bilden P-dotierter Diffusionsbereiche, während Vorgang 2017 die Salizidisierung ist, wobei 15 alle diese Vorgänge dargestellt. Die Diffusionsbereiche sind angrenzend an eine obere Fläche stark dotierte Bereiche und können auf das Gate ausgerichtet sein. Der Salizidierungsprozess kann ein auf Gate-Strukturen selbstausgerichteter Silizidierungsprozess sein.
  • Vorgang 2019 ist das Hochtemperaturtempern der verschiedenen Dotierstoffimplantate. Vorgang 2021 ist ein Ersatz-Gate-Prozess, wie in 16 gezeigt. Vorgang 2023 ist das Bilden eines Metall-Interconnects an der Vorderseite, wie in 17 gezeigt.
  • Vorgang 2025 ist das Umdrehen des Wafers. Das Umdrehen des Wafers bezeichnet einen Übergang von der Bearbeitung an der Vorderseite 124 zur Bearbeitung an der Rückseite 138. Möglicherweise muss der Wafer nicht umgedreht werden, aber eine typische Wafer-Bearbeitung ist dafür vorgesehen, an einer nach oben gerichteten Seite des Wafers vorgenommen zu werden, weswegen ein physischer Prozess des Umdrehens des Wafers verwendet werden kann.
  • Vorgang 2027 ist das Verdünnen des Wafers wie in 18 gezeigt. Vorgang 2029 ist das Bilden von Silizid an der Rückseite, wie auch in 18 gezeigt. Vorgang 2031 ist das Bilden eines Metall-Interconnects an der Rückseite, wie in 19 gezeigt. Vorgang 2033 ist das weitere Bearbeiten zur Fertigstellung der Bildung eines IC-Bauteils.
  • Einige Aspekte der vorliegenden Lehren betreffen ein IC-Bauteil, welches einen Halbleiterkörper aufweisend eine Vorderseite und eine Rückseite aufweist. Eine vordere Metallstruktur wird an der Vorderseite gebildet, und eine hintere Metallstruktur wird an der Rückseite gebildet. Innerhalb des Halbleiterkörpers ist eine PN-Diode aufweisend einen PN-Übergang, einen P-dotierten Kontakt und einen N-dotierten Kontakt angeordnet. Der PN-Übergang wird durch eine Grenzfläche zwischen einem P-dotierten Bereich des Halbleiterkörpers und einem N-dotierten Bereich des Halbleiterkörpers gebildet. Entweder der P-dotierte Kontakt oder der N-dotierte Kontakt ist ein vorderer Kontakt, welcher an der Vorderseite angeordnet ist, und der jeweils andere ist ein hinterer Kontakt, welcher an der Rückseite angeordnet ist. Der vordere Kontakt ist mit der vorderen Metallstruktur gekoppelt. Der hintere Kontakt ist mit der hinteren Metallstruktur gekoppelt.
  • Einige Aspekte der vorliegenden Lehren betreffen ein IC-Bauteil aufweisend einen ersten Metall-Interconnect und einen zweiten Metall-Interconnect an gegenüberliegenden Seiten eines Halbleitersubstrats, eine VSS-Schiene und eine VDD-Schiene, welche dafür eingerichtet sind, eine Schaltung mit Strom zu versorgen, einen I/O-Anschluss für die Schaltung und eine ESD-Schutzvorrichtung für die Schaltung. Die ESD-Schutzvorrichtung weist eine erste PN-Diode und eine zweite PN-Diode, welche im Halbleitersubstrat gebildet sind, auf. Die erste PN-Diode ist durch eine erste I/O-Anschlusskopplung mit dem I/O-Anschluss gekoppelt, und ist durch eine VDD-Schienenkopplung mit der VDD-Schiene gekoppelt. Die zweite PN-Diode ist durch eine zweite I/O-Anschlusskopplung mit dem I/O-Anschluss gekoppelt, und ist durch eine VSS-Schienenkopplung mit der VSS-Schiene gekoppelt. Der erste Metall-Interconnect und der zweite Metall-Interconnect stellen jeweils nur eine der Kopplungen aus der Gruppe umfassend die erste I/O-Anschlusskopplung und die VDD-Schienenkopplung, und nur eine Kopplung aus der Gruppe umfassend die zweite I/O-Anschlusskopplung und die VSS-Schienenkopplung, bereit.
  • Einige Aspekte der vorliegenden Lehren betreffen ein Verfahren zum Bereitstellen einer ESD-Schutzvorrichtung für eine integrierte Schaltung. Das Verfahren umfasst das Bilden einer PN-Diode in einem Halbleitersubstrat aufweisend eine Vorderseite und eine Rückseite, das Bilden eines ersten Metall-Interconnects an der Vorderseite und das Bilden eines zweiten Metall-Interconnects an einer Rückseite. Der erste Metall-Interconnect ist mit einem ersten Kontakt der PN-Diode an der Vorderseite gekoppelt. Der zweite Metall-Interconnect ist mit einem zweiten Kontakt der PN-Diode an der Rückseite gekoppelt.

Claims (19)

  1. IC-Bauteil, aufweisend: einen Halbleiterkörper (159A, 159C-F) aufweisend eine Vorderseite (124, 129, 201, 301) und eine Rückseite (138, 202, 303); eine vordere Metallstruktur, welche an der Vorderseite (124, 129, 201,301) gebildet ist; eine hintere Metallstruktur, welche an der Rückseite (138, 202, 303) gebildet ist; und eine PN-Diode aufweisend einen PN-Übergang (130A-F, 164A-F), einen ersten Kontakt und einen zweiten Kontakt; wobei der PN-Übergang (130A-F, 164A-F) durch eine Grenzfläche zwischen einem P-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) und einem N-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) gebildet ist; entweder der erste Kontakt oder der zweite Kontakt ein vorderer Kontakt ist, welcher an der Vorderseite (124, 129, 201, 301) angeordnet ist, und der jeweils andere Kontakt aus der Gruppe umfassend den ersten Kontakt und den zweiten Kontakt ein hinterer Kontakt ist, welcher an der Rückseite (138, 202, 303) angeordnet ist; der vordere Kontakt mit der vorderen Metallstruktur gekoppelt ist; und der hintere Kontakt mit der hinteren Metallstruktur gekoppelt ist, wobei der hintere Kontakt durch einen stark dotierten Bereich der Halbleiterstruktur bereitgestellt ist, welcher horizontal auf einen Rand einer Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201), welche an der Vorderseite (124, 129, 201, 301) gebildet ist, ausgerichtet ist; und der stark dotierte Bereich Dotierstoffkonzentrationen von 1019/cm3 oder mehr aufweist.
  2. IC-Bauteil nach Anspruch 1, wobei der erste Kontakt und der zweite Kontakt jeweils Dotierstoffkonzentrationen von 1019/cm3 oder mehr aufweisen.
  3. IC-Bauteil nach Anspruch 1 oder 2, wobei der hintere Kontakt silizidiert ist und eine größere Fläche aufweist als der vordere Kontakt.
  4. IC-Bauteil nach einem der vorstehenden Ansprüche, wobei sich der PN-Übergang (130A-F, 164A-F) unter einem Abstandselement (121), welches einer an der Vorderseite (124, 129, 201, 301) gebildeten Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201) zugeordnet ist, erstreckt und unter diesem endet.
  5. IC-Bauteil nach Anspruch 4, wobei: die PN-Diode ferner einen zweiten PN-Übergang aufweist; und der erste PN-Übergang und der zweite PN-Übergang (130A-F, 164A-F) symmetrisch an gegenüberliegenden Seiten der Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201) angeordnet sind.
  6. IC-Bauteil nach einem der vorstehenden Ansprüche, wobei der hintere Kontakt durch einen Bereich des Halbleiters dotiert in Konzentrationen von 1019/cm3 oder mehr bereitgestellt ist.
  7. IC-Bauteil nach einem der vorstehenden Ansprüche ferner aufweisend ein vorderes Metall-Interconnect welches die vordere Metallstruktur umfasst, und ein unteres Metall-Interconnect, welches die hintere Metallstruktur umfasst.
  8. IC-Bauteil nach einem der vorstehenden Ansprüche, wobei: die PN-Diode zwei stark dotierte Bereiche des Halbleiters an gegenüberliegenden Seiten einer Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201), welche am Halbleiterkörper (159A, 159C-F) gebildet ist, aufweist; die zwei stark dotierten Bereiche einen selben Dotierungstyp aufweisen; und die stark dotierten Bereiche Bereiche sind, welche Dotierstoffkonzentrationen von 1019/cm3 oder mehr aufweisen.
  9. IC-Bauteil nach einem der Ansprüche 1 bis 7, wobei: die PN-Diode einen stark P-dotierten Bereich und einen stark N-dotierten Bereich an gegenüberliegenden Seiten einer Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201), welche am Halbleiterkörper (159A, 159C-F) gebildet ist, aufweist; entweder der stark P-dotierte Bereich oder der stark N-dotierte Bereich den vorderen Kontakt bereitstellt; sowohl der stark P-dotierte Bereich als auch der stark N-dotierte Bereich eine Dotierstoffkonzentration von 1019/cm3 oder mehr aufweist.
  10. IC-Bauteil nach Anspruch 9, wobei ein zweiter Bereich (149) aus der Gruppe umfassend den stark P-dotierten Bereich und den stark N-dotierten Bereich den hinteren Kontakt bereitstellt.
  11. IC-Bauteil nach einem der Ansprüche 1 bis 7, wobei: die PN-Diode zwei stark dotierte Bereiche des Halbleiterkörpers (159A, 159C-F) an gegenüberliegenden Seiten eines an der Vorderseite (124, 129, 201, 301) gebildeten flachen Grabenisolationsbereichs aufweist; die zwei stark dotierten Bereiche einen selben Dotierungstyp aufweisen; und jeder der stark dotierten Bereiche eine Dotierstoffkonzentration von 1019/cm3 oder mehr aufweist.
  12. IC-Bauteil, aufweisend: einen ersten Metall-Interconnect und einen zweiten Metall-Interconnect an gegenüberliegenden Seiten eines Halbleiterkörpers (159A, 159C-F) aufweisend eine Vorderseite (124, 129, 201, 301) und eine Rückseite (138, 202, 303); eine VSS-Schiene (407) und eine VDD-Schiene (403), welche dafür eingerichtet sind, eine Schaltung (400, 405, 420) mit Strom zu versorgen; einen I/O-Anschluss (401) für die Schaltung (400,405,420); eine ESD-Schutzvorrichtung (105A-F) für die Schaltung (400, 405, 420), aufweisend: eine erste PN-Diode und eine zweite PN-Diode, welche im Halbleiterkörper (159A, 159C-F) gebildet sind, wobei die erste PN-Diode und die zweite PN-Diode jeweils aufweisen: einen PN-Übergang (130A-F, 164A-F), einen ersten Kontakt und einen zweiten Kontakt, wobei der PN-Übergang (130A-F, 164A-F) durch eine Grenzfläche zwischen einem P-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) und einem N-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) gebildet ist, entweder der erste Kontakt oder der zweite Kontakt ein vorderer Kontakt ist, welcher an der Vorderseite (124, 129, 201,301) angeordnet ist, und der jeweils andere Kontakt aus der Gruppe umfassend den ersten Kontakt und den zweiten Kontakt ein hinterer Kontakt ist, welcher an der Rückseite (138, 202, 303) angeordnet ist, wobei der hintere Kontakt durch einen stark dotierten Bereich der Halbleiterstruktur bereitgestellt ist, welcher horizontal auf einen Rand einer Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201), welche an der Vorderseite (124, 129, 201, 301) gebildet ist, ausgerichtet ist, und der stark dotierte Bereich Dotierstoffkonzentrationen von 1019/cm3 oder mehr aufweist; wobei die erste PN-Diode mit dem vorderen Kontakt der ersten PN-Diode durch eine erste I/O-Anschlusskopplung mit dem I/O-Anschluss (401) gekoppelt ist, und mit dem hinteren Kontakt der ersten PN-Diode durch eine VDD-Schienenkopplung mit der VDD-Schiene (403) gekoppelt ist; die zweite PN-Diode mit dem vorderen Kontakt der zweiten PN-Diode durch eine zweite I/O-Anschlusskopplung mit dem I/O-Anschluss (401) gekoppelt ist, und mit dem hinteren Kontakt der zweiten PN-Diode durch eine VSS-Schienenkopplung mit der VSS-Schiene (407) gekoppelt ist; der erste Metall-Interconnect und der zweite Metall-Interconnect jeweils eine und nur eine der Kopplungen aus der Gruppe umfassend die erste I/O-Anschlusskopplung und die VDD-Schienenkopplung bereitstellen; und der erste Metall-Interconnect und der zweite Metall-Interconnect jeweils eine und nur eine der Kopplungen aus der Gruppe umfassend die zweite I/O-Anschlusskopplung und die VSS-Schienenkopplung bereitstellen.
  13. Vorrichtung nach Anspruch 12, wobei: die erste PN-Diode einen ersten PN-Übergang, welcher durch einen stark P-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) und einen N-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) gebildet ist, aufweist; die zweite PN-Diode einen zweiten PN-Übergang, welcher durch einen stark N-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) und einen P-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) gebildet ist, aufweist; und der stark P-dotierte Bereich und der stark N-dotierte Bereich jeweils eine Dotierstoffkonzentration von 1019/cm3 oder mehr aufweisen.
  14. Vorrichtung nach Anspruch 12, wobei: die erste PN-Diode einen ersten PN-Übergang aufweist, welcher sich unter einem Abstandselement (121), welches einer ersten Gate-Struktur zugeordnet ist, erstreckt und unter diesem endet; und die zweite PN-Diode einen zweiten PN-Übergang aufweist, welcher sich unter einem Abstandselement (121), welches einer zweiten Gate-Struktur zugeordnet ist, erstreckt und unter diesem endet.
  15. Verfahren zum Herstellen eines IC-Bauteils (200, 300), das Verfahren umfassend: Bilden einer PN-Diode in einem Halbleitersubstrat (159), das Halbleitersubstrat (159) aufweisend eine Vorderseite (124, 129, 201, 301) und eine Rückseite (138, 202, 303), wobei eine PN-Diode aufweisend einen PN-Übergang (130A-F, 164A-F), einen ersten Kontakt und einen zweiten Kontakt; wobei der PN-Übergang (130A-F, 164A-F) durch eine Grenzfläche zwischen einem P-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) und einem N-dotierten Bereich des Halbleiterkörpers (159A, 159C-F) gebildet ist; entweder der erste Kontakt oder der zweite Kontakt ein vorderer Kontakt ist, welcher an der Vorderseite (124, 129, 201, 301) angeordnet ist, und der jeweils andere Kontakt aus der Gruppe umfassend den ersten Kontakt und den zweiten Kontakt ein hinterer Kontakt ist, welcher an der Rückseite (138, 202, 303) angeordnet ist, wobei der hintere Kontakt durch einen stark dotierten Bereich der Halbleiterstruktur bereitgestellt ist, welcher horizontal auf einen Rand einer Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201), welche an der Vorderseite (124, 129, 201, 301) gebildet ist, ausgerichtet ist, und der stark dotierte Bereich Dotierstoffkonzentrationen von 1019/cm3 oder mehr aufweist; Bilden eines ersten Metall-Interconnects an der Vorderseite (124, 129, 201, 301), wobei der erste Metall-Interconnect mit dem vorderen Kontakt der PN-Diode, welcher an der Vorderseite (124, 129, 201,301) angeordnet ist, gekoppelt ist; und Bilden eines zweiten Metall-Interconnects an der Rückseite (138, 202, 303), wobei der zweite Metall-Interconnect mit dem hinteren Kontakt der PN-Diode, welcher an der Rückseite (138, 202, 303) angeordnet ist, gekoppelt ist.
  16. Verfahren nach Anspruch 15, ferner umfassend das Verdünnen des Halbleitersubstrats (159) nach dem Bilden der PN-Diode, jedoch vor dem Bilden des zweiten Metall-Interconnects.
  17. Verfahren nach Anspruch 15 oder 16, ferner umfassend: Implantieren von Dotierstoffen in das Substrat durch die Vorderseite (124, 129, 201, 301), um einen stark dotierten Bereich des Halbleitersubstrats (159) zu bilden, welcher eine Dotierstoffkonzentration von 1019/cm3 oder mehr aufweist und den zweiten Kontakt bereitstellt.
  18. Verfahren nach Anspruch 15, 16 oder 17, wobei eine Gate-Struktur (114A, 114C, 114D, 115A, 115C, 115D, 1201) an der Vorderseite (124, 129, 201, 301) eine Maske für das Implantieren der Dotierstoffe in das Substrat bereitstellt.
  19. Verfahren nach Anspruch 17, wobei das Implantieren der Dotierstoffe das Bestrahlen der Vorderseite (124, 129, 201, 301) mit einem Hochenergieimplantat umfasst, und eine Wanne (128, 131A-C, 131E, 131F, 156, 163A-C, 163E, 163F) hinterlässt, welche in der Nähe der zweiten Metall-Interconnect-Struktur und entfernt von der ersten Metall-Interconnect-Struktur angeordnet ist.
DE102021104477.4A 2021-02-22 2021-02-25 Substratseitige zweifach-esd-diode für hochgeschwindigkeitsschaltungen Active DE102021104477B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/181,196 US11973075B2 (en) 2021-02-22 2021-02-22 Dual substrate side ESD diode for high speed circuit
US17/181,196 2021-02-22

Publications (2)

Publication Number Publication Date
DE102021104477A1 DE102021104477A1 (de) 2022-08-25
DE102021104477B4 true DE102021104477B4 (de) 2022-12-15

Family

ID=82270273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021104477.4A Active DE102021104477B4 (de) 2021-02-22 2021-02-25 Substratseitige zweifach-esd-diode für hochgeschwindigkeitsschaltungen

Country Status (5)

Country Link
US (2) US11973075B2 (de)
KR (1) KR102414341B1 (de)
CN (1) CN114975421A (de)
DE (1) DE102021104477B4 (de)
TW (1) TWI800818B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515330B1 (en) 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting
US20090045457A1 (en) 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US10170589B2 (en) 2012-06-01 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods for forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258372A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 半導体回路装置
KR100222078B1 (ko) * 1996-11-02 1999-10-01 윤종용 최소면적에 형성되는 정전기 보호 회로
US6479844B2 (en) 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
TWI223889B (en) * 2004-01-20 2004-11-11 Opto Tech Corp Light-emitting device capable of preventing electrostatic damage
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
KR101320516B1 (ko) * 2007-07-20 2013-10-22 삼성전자주식회사 정전압 방전 보호 회로를 포함하는 반도체 소자 및 그 제조방법
US8338854B2 (en) * 2009-03-31 2012-12-25 Alpha And Omega Semiconductor Incorporated TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US8633562B2 (en) * 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US8614480B2 (en) * 2011-07-05 2013-12-24 Texas Instruments Incorporated Power MOSFET with integrated gate resistor and diode-connected MOSFET
US9007732B2 (en) * 2013-03-15 2015-04-14 Nantero Inc. Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same
US9093462B2 (en) * 2013-05-06 2015-07-28 Qualcomm Incorporated Electrostatic discharge diode
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US9709524B2 (en) 2015-05-15 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with adaptations for multiplexed biosensing
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US10872872B2 (en) 2016-12-30 2020-12-22 Intel Corporation Package substrate with high-density interconnect layer having pillar and via connections for fan out scaling
US10050033B1 (en) * 2017-09-13 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage integration for HKMG technology
US10840227B2 (en) * 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US10700207B2 (en) 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US11410908B2 (en) 2018-06-26 2022-08-09 Intel Corporation Integrated circuit devices with front-end metal structures
US11171053B2 (en) 2018-07-27 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor device and related methods
US11031397B2 (en) 2018-09-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device integration with separated Fin-like field effect transistor cells and gate-all-around transistor cells
US11043594B2 (en) 2019-03-26 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low parasitic resistance contact structure
US11710694B2 (en) 2019-05-24 2023-07-25 Intel Corporation Integrated circuit structures with contoured interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515330B1 (en) 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting
US20090045457A1 (en) 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US10170589B2 (en) 2012-06-01 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods for forming the same

Also Published As

Publication number Publication date
DE102021104477A1 (de) 2022-08-25
KR102414341B1 (ko) 2022-06-29
US11973075B2 (en) 2024-04-30
TW202234651A (zh) 2022-09-01
US20220271026A1 (en) 2022-08-25
TWI800818B (zh) 2023-05-01
US20240234407A1 (en) 2024-07-11
CN114975421A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102014117297B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102017117845B4 (de) Verfahren zum Bilden einer Anordnung nichtflüchtiger Speicherzellen, Verfahren zum Bilden eines auf einem übergangsfreien Feldeffekttransistor basierenden nichtflüchtigen Speichers und eine auf einem übergangsfreien Feldeffekttransistor basierende nichtflüchtige Speicherstruktur
DE10219107B4 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102018215650A1 (de) Gestapelte soi-halbleiterbauelemente mit rückseitenvorspannungsmechanismus
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102014119174B4 (de) Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung
DE102019200781A1 (de) Hochspannungs-Metall-Oxid-Halbleitertransistor mit niedrigem Ein-Widerstand
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102012103369A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102017113923A1 (de) LDMOS-Transistor und Verfahren
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102013104867A1 (de) III-V-Verbindungshalbleiter-Vorrichtung, die Metallkontakt aufweist, und Verfahren zu ihrer Herstellung
DE102016108949A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017113927A1 (de) LDMOS-Transistor und Verfahren
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102021104477B4 (de) Substratseitige zweifach-esd-diode für hochgeschwindigkeitsschaltungen
DE102008050298A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final