DE102021100137A1 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102021100137A1
DE102021100137A1 DE102021100137.4A DE102021100137A DE102021100137A1 DE 102021100137 A1 DE102021100137 A1 DE 102021100137A1 DE 102021100137 A DE102021100137 A DE 102021100137A DE 102021100137 A1 DE102021100137 A1 DE 102021100137A1
Authority
DE
Germany
Prior art keywords
layer
buffer layer
semiconductor device
type impurity
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021100137.4A
Other languages
English (en)
Inventor
Kenji Suzuki
Koichi Nishi
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021100137A1 publication Critical patent/DE102021100137A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Aufgabe besteht darin, eine Technik zum Verbessern der Produktivität einer Halbleitervorrichtung bereitzustellen. Eine erste Pufferschicht umfasst einen ersten Teilbereich, der von einer Hauptoberfläche aus in Richtung der Dicke eines Halbleitersubstrats gelegen ist und eine erste Spitze einer Störstellenkonzentration vom N-Typ aufweist, und einen zweiten Teilbereich, der von der Hauptoberfläche weiter entfernt gelegen ist als der erste Teilbereich und eine zweite Spitze einer Störstellenkonzentration vom N-Typ aufweist. Ein Abstand von der Hauptoberfläche zum ersten Teilbereich ist gleich 4,0 µm oder kleiner, und ein Abstand vom ersten Teilbereich zum zweiten Teilbereich ist gleich 14,5 µm oder größer. Eine Störstellenkonzentration vom N-Typ eines Teilbereichs zwischen dem ersten Teilbereich und dem zweiten Teilbereich ist höher als eine Störstellenkonzentration vom N-Typ einer Driftschicht.

Description

  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • In einer herkömmlichen vertikalen Halbleitervorrichtung ist es erforderlich, dass eine Ausdehnung einer Verarmungsschicht von einer Grenzfläche zwischen einem Bereich vom P-Typ und einem Bereich vom N-Typ, die auf einer Seite einer vorderen Oberfläche der Halbleitervorrichtung angeordnet ist, bis zu einer Seite einer rückseitigen Oberfläche in einer vorbestimmten Tiefe gestoppt wird, wenn eine Spannung in einer vertikalen Richtung (einer Richtung der Dicke des Halbleitersubstrats) angelegt wird. Gemäß solch einer Konfiguration zum Stoppen der Ausdehnung der Verarmungsschicht können eine Stoßspannung zur Zeit des Ausschaltens (zu einer Zeit eines Übergangs von einem leitenden Zustand in einen nichtleitenden Zustand der Halbleitervorrichtung) und ein Vibrations- (Oszillations-) Phänomen der angelegten Spannung der Halbleitervorrichtung, das durch die Stoßspannung verursacht wird, unterdrückt werden.
  • Um die Verarmungsschicht in der vorbestimmten Tiefe zu stoppen, wird eine Technik zum Implantieren von Protonen von der Seite der rückseitigen Oberfläche der Halbleitervorrichtung aus, um eine Pufferschicht auszubilden, vorgeschlagen. Konkret wird eine Technik zum Implantieren von Protonen bei einer Beschleunigungsspannung, die von einer Beschleunigungsspannung bei einer Anfangsimplantation aus zweimal geändert wird, das heißt einer Beschleunigungsspannung mit drei Stufen vorgeschlagen, wodurch eine Pufferschicht mit drei Spitzen in einer vorbestimmten Tiefe von einer Seite der rückseitigen Oberfläche einer Halbleitervorrichtung aus gebildet wird (zum Beispiel internationale Veröffentlichung Nr. 2014/065080).
  • ZUSAMMENFASSUNG
  • Obwohl abhängig von einer Spezifikation einer Halbleitervorrichtung ist eine Implantationszeit von annähernd zwei Minuten zum Implantieren von Protonen erforderlich und ist eine Änderungszeit (Schaltzeit) von etwa fünf Minuten zum Ändern einer Beschleunigungsspannung für die Protonenimplantation erforderlich. Wenn Protonen bei einer Beschleunigungsspannung mit drei Stufen implantiert werden, wenn nämlich die Beschleunigungsspannung von einer Beschleunigungsspannung einer Anfangsimplantation aus zweimal geändert wird, sind somit insgesamt annähernd sechs Minuten für die Implantationszeit erforderlich und sind insgesamt annähernd zehn Minuten für eine Änderungszeit der Beschleunigungsspannung erforderlich, sodass für die Änderungszeit eine längere Zeit als die Implantationszeit erforderlich ist.
  • Auf diese Weise ist in der herkömmlichen Halbleitervorrichtung, in der die Beschleunigungsspannung zum Implantieren von Protonen zumindest zweimal geändert wird, um die Pufferschicht auszubilden, die zum Ändern der Beschleunigungsspannung erforderliche Zeit lang, sodass Spielraum für eine Verbesserung der Produktivität unter Verwendung einer Ionen-Implantationseinrichtung besteht.
  • Daher wurde die vorliegende Offenbarung gemacht, um Probleme wie oben beschrieben zu lösen, und es ist eine Aufgabe der vorliegenden Offenbarung, eine die Produktivität einer Halbleitervorrichtung verbessernde Technik bereitzustellen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst ein Halbleitersubstrat mit einer Hauptoberfläche, wobei das Halbleitersubstrat umfasst: eine Driftschicht vom N-Typ; eine erste Pufferschicht vom N-Typ, die der Driftschicht benachbart auf einer Seite der Hauptoberfläche der Driftschicht angeordnet ist und Protonen als Störstelle vom N-Typ enthält; und eine zweite Pufferschicht vom N-Typ, die der ersten Pufferschicht benachbart auf einer Seite der Hauptoberfläche der ersten Pufferschicht angeordnet ist und eine von Protonen verschiedene Störstelle vom N-Typ enthält, die erste Pufferschicht umfasst: einen ersten Teilbereich, der von der Hauptoberfläche aus in Richtung einer Dicke des Halbleitersubstrats gelegen ist und eine erste Spitze einer Störstellenkonzentration vom N-Typ aufweist; und einen zweiten Teilbereich, der von der Hauptoberfläche weiter entfernt gelegen ist als der erste Teilbereich und eine zweite Spitze einer Störstellenkonzentration vom N-Typ aufweist, ein Abstand von der ersten Hauptoberfläche zum ersten Teilbereich gleich 4,0 µm oder kleiner ist, ein Abstand vom ersten Teilbereich zum zweiten Teilbereich gleich 14,5 µm oder größer ist und eine Störstellenkonzentration vom N-Typ eines Teilbereichs zwischen dem ersten Teilbereich und dem zweiten Teilbereich höher ist als eine Störstellenkonzentration vom N-Typ der Driftschicht.
  • Die Produktivität der Halbleitervorrichtung kann verbessert werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Hauptstruktur einer Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht.
    • 2 ist eine Zeichnung, die ein Profil einer Störstellenkonzentration auf einer Seite einer rückseitigen Oberfläche der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 3 ist eine Zeichnung, die ein Simulationsergebnis einer Vorrichtung im Vergleich zu der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 darstellt.
    • 4 ist eine Zeichnung, die ein Profil einer rückseitigen Oberfläche einer Simulationsvorrichtung veranschaulicht.
    • 5 ist eine Zeichnung, die ein Simulationsergebnis der Simulationsvorrichtung darstellt.
    • 6 ist eine vergrößerte Ansicht, die ein Simulationsergebnis der Simulationsvorrichtung darstellt.
    • 7 ist eine Zeichnung, die eine Beziehung zwischen einem Abstand B und ΔVcep veranschaulicht.
    • 8 ist eine Zeichnung, die ein Profil einer rückseitigen Oberfläche der Simulationsvorrichtung veranschaulicht.
    • 9 ist eine Zeichnung, die ein Simulationsergebnis der Simulationsvorrichtung darstellt.
    • 10 ist eine vergrößerte Ansicht, die ein Simulationsergebnis der Simulationsvorrichtung darstellt.
    • 11 ist eine Zeichnung, die eine Beziehung zwischen einem Abstand A und ΔVcep veranschaulicht.
    • 12 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 13 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 14 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 15 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 16 ist eine Zeichnung, die ein Profil einer rückseitigen Oberfläche einer Vorrichtung veranschaulicht, die unter verschiedenen Bedingungen einer thermischen Bearbeitung bearbeitet wurde.
    • 17 ist eine Zeichnung, die eine Beziehung zwischen einer Ausheiltemperatur und einer Diffusionslänge veranschaulicht.
    • 18 ist eine Zeichnung, die eine Beziehung zwischen einer Ausheilzeit und einer Diffusionslänge veranschaulicht.
    • 19 ist eine Zeichnung, die ein Ergebnis einer Untersuchung einer Ausheiltemperatur und einer Ausheilzeit darstellt, wenn eine Diffusionslänge gleich 7,25 µm oder größer ist.
    • 20 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 21 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 22 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 23 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 24 ist eine Querschnittsansicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 25 ist eine Querschnittsansicht, die eine Hauptstruktur einer Halbleitervorrichtung gemäß einer Ausführungsform 2 veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden hierin unter Bezugnahme auf die beigefügten Zeichnungen Ausführungsformen beschrieben. Charakteristiken in jeder hierin im Folgenden beschriebenen Ausführungsform dienen zur beispielhaften Darstellung; folglich sind nicht alle Charakteristiken notwendig. Die gleichen oder ähnlichen Bezugsziffern werden den ähnlichen Bestandteilen in der Vielzahl von Ausführungsformen zugeordnet, und im Folgenden werden vorwiegend die unterschiedlichen Bestandteile beschrieben. In der folgenden Beschreibung muss eine bestimmte Position und Richtung wie etwa „oberer“, „unterer“, „links“, „rechts“, „vorne“ oder „hinten“ nicht notwendigerweise mit Richtungen in einer praktischen Umsetzung übereinstimmen. Die Beschreibung, dass ein bestimmter Teilbereich eine höhere Konzentration als der andere Teilbereich aufweist, bedeutet beispielsweise, dass ein Durchschnitt einer Konzentration des bestimmten Teilbereichs höher als derjenige im anderen Teilbereich ist. Im Gegensatz dazu bedeutet die Beschreibung, dass ein bestimmter Teilbereich eine niedrigere Konzentration als der andere Teilbereich aufweist, beispielsweise, dass ein Durchschnitt einer Konzentration des bestimmten Teilbereichs niedriger als derjenige im anderen Teilbereich ist.
  • <Ausführungsform 1>
  • Im Folgenden wird hierin ein Beispiel beschrieben, in dem eine Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 ein Bipolartransistor mit isoliertem Gate (IGBT) ist.
  • 1 ist eine Querschnittsansicht einer Hauptstruktur der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1. Die Halbleitervorrichtung in 1 enthält ein Halbleitersubstrat mit einer vorderen Oberfläche und einer rückseitigen Oberfläche (Hauptoberfläche), und das Halbleitersubstrat umfasst eine Driftschicht 1, eine Basisschicht 3, eine Sourceschicht 4, eine Diffusionsschicht 5, eine erste Pufferschicht 8, eine zweite Pufferschicht 9 und eine Kollektorschicht 10.
  • Ein Leitfähigkeitstyp der Driftschicht 1 ist ein N-Typ. In der vorliegenden Ausführungsform 1 bildet ein Teilbereich mit Ausnahme der Basisschicht 3, der Sourceschicht 4, der Diffusionsschicht 5, der ersten Pufferschicht 8, der zweiten Pufferschicht 9 und der Kollektorschicht 10 im Halbleitersubstrat im Wesentlichen die Driftschicht 1.
  • Die Basisschicht 3 ist der Driftschicht 1 benachbart auf einer Seite der vorderen Oberfläche der Driftschicht 1 angeordnet. Ein Leitfähigkeitstyp der Basisschicht 3 ist ein P-Typ.
  • Die Sourceschicht 4 und die Diffusionsschicht 5 sind auf der vorderen Oberfläche des Halbleitersubstrats angeordnet und sind der Basisschicht 3 benachbart auf einer Seite der vorderen Oberfläche der Basisschicht 3 angeordnet. Ein Leitfähigkeitstyp der Sourceschicht 4 ist ein N-Typ, und eine Störstellenkonzentration vom N-Typ der Sourceschicht 4 ist höher als diejenige der Driftschicht 1. Ein Leitfähigkeitstyp der Diffusionsschicht 5 ist ein P-Typ, und eine Störstellenkonzentration vom P-Typ der Diffusionsschicht 5 ist höher als diejenige der Basisschicht 3.
  • Ein Graben ist so angeordnet, dass er von der vorderen Oberfläche des Halbleitersubstrats aus durch die Sourceschicht 4 und die Basisschicht 3 hindurchgeht und die Driftschicht 1 erreicht. Eine Gateelektrode 2 ist über einen Isolierfilm 6a auf einer inneren Wand des Grabens angeordnet. Ein Isolierfilm 6b ist auf zumindest einem Teil der Gateelektrode 2, des Isolierfilms 6a und der Sourceschicht 4 angeordnet, und eine Emitterelektrode 7 ist auf zumindest einem Teil des Isolierfilms 6b, der Sourceschicht 4 und der Diffusionsschicht 5 angeordnet.
  • Die erste Pufferschicht 8 ist der Driftschicht 1 benachbart auf einer Seite einer rückseitigen Oberfläche der Driftschicht 1 angeordnet. Ein Leitfähigkeitstyp der ersten Pufferschicht 8 ist ein N-Typ, und die erste Pufferschicht 8 enthält Protonen als Störstelle vom N-Typ. In der vorliegenden Ausführungsform 1 ist eine Störstellenkonzentration vom N-Typ der ersten Pufferschicht 8 höher als diejenige der Driftschicht 1.
  • Die zweite Pufferschicht 9 ist der ersten Pufferschicht 8 benachbart auf einer Seite einer rückseitigen Oberfläche der ersten Pufferschicht 8 angeordnet. Die zweite Pufferschicht 9 enthält eine von Protonen verschiedene Störstelle vom N-Typ, und ein Leitfähigkeitstyp der zweiten Pufferschicht 9 ist ein N-Typ. In der vorliegenden Ausführungsform 1 ist eine Störstelle vom N-Typ der zweiten Pufferschicht 9 Phosphor und ist eine Störstellenkonzentration vom N-Typ der zweiten Pufferschicht 9 höher als diejenige der ersten Pufferschicht 8.
  • Die Kollektorschicht 10 ist auf der rückseitigen Oberfläche des Halbleitersubstrats angeordnet und der zweiten Pufferschicht 9 benachbart auf einer Seite einer rückseitigen Oberfläche der zweiten Pufferschicht 9 angeordnet. Ein Leitfähigkeitstyp der Kollektorschicht 10 ist ein P-Typ.
  • Eine Kollektorelektrode 11 ist auf der rückseitigen Oberfläche des Halbleitersubstrats, nämlich auf einem der zweiten Pufferschicht 9 gegenüberliegenden Teilbereich des Kollektors 10 angeordnet.
  • Die zweite Pufferschicht 9 hat in der Art und Weise ähnlich der ersten Pufferschicht 8 eine Funktion zum Unterdrücken einer Stoßspannung und einer Oszillation zu einer Zeit des Ausschaltens und Reduzieren eines Leckstroms. Hinsichtlich einer Aktivierungsrate durch Erhitzen beträgt hierin eine Aktivierungsrate von Phosphor annähernd 70 bis 100%, und eine Aktivierungsrate von Protonen beträgt annähernd 0,5 bis 2%. Im Fall einer Implantation eines Phosphorions und einer anschließenden Durchführung einer Wärmebearbeitung, um die zweite Pufferschicht 9 auszubilden, können folglich ein lonenimplantationsbetrag und eine Implantationszeit verglichen mit einem Fall reduziert werden, in dem die erste Pufferschicht 8, die Phosphorionen entsprechende Protonen enthält, gebildet wird. Wenn nämlich die zweite Pufferschicht 9 gebildet wird, kann die lonenimplantationszeit zum Ausbilden der gesamten Pufferschicht reduziert werden, sodass die Produktivität unter Verwendung der lonen-Implantationseinrichtung verbessert werden kann.
  • Die Driftschicht 1 ist so aufgebaut, dass die Driftschicht 1 einen spezifischen Widerstand gleich 50 Ω·cm oder größer und gleich 67 Ω·cm oder kleiner aufweist und eine Gesamtdicke der Driftschicht 1, der ersten Pufferschicht 8 und der zweiten Pufferschicht 9 (worauf hier im Folgenden als „dreilagige Gesamtdicke“ verwiesen wird) gleich 110 µm oder größer und gleich 130 µm oder kleiner ist. Durch eine Simulation wird bestätigt, dass durch solch eine Konfiguration ein IGBT mit einer Stehspannungsklasse von 1200 V erreicht werden kann. Auch wird bestätigt, dass, wenn eine Spitzenkonzentration einer Basisschicht 3 gleich 8,0E16 oder größer und gleich 5,0E17/cm3 oder kleiner ist, eine Schwellenspannung Vth eines Gates zu einer Zeit, zu der ein Strom von einem Kollektor zu einem Emitter zu fließen beginnt, annähernd 6 V beträgt.
  • 2 ist eine Zeichnung, die ein Profil einer Störstellenkonzentration auf der Seite der rückseitigen Oberfläche der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 veranschaulicht. Die erste Pufferschicht 8 enthält einen ersten Teilbereich, der von der rückseitigen Oberfläche des Halbleitersubstrats aus in Richtung der Dicke des Halbleitersubstrats gelegen ist und eine erste Spitze 81 einer Störstellenkonzentration vom N-Typ aufweist, und einen zweiten Teilbereich, der von der rückseitigen Oberfläche des Halbleitersubstrats weiter entfernt gelegen ist als der erste Teilbereich und eine zweite Spitze 82 einer Störstellenkonzentration vom N-Typ aufweist. Die Spitze hierin entspricht einem lokalen maximalen Wert (Spitzenwert) der Störstellenkonzentration. Die Störstellenkonzentration vom N-Typ eines Teilbereichs zwischen dem ersten Teilbereich der ersten Spitze 81 und dem zweiten Teilbereich der zweiten Spitze 82 ist höher als die Störstellenkonzentration vom N-Typ der Driftschicht 1.
  • Die erste Spitze 81 ist vorzugsweise höher als die zweite Spitze 82. Gemäß solch einer Konfiguration weisen die erste Spitze 81 und die zweite Spitze 82 eine Beziehung derart auf, dass die Störstellenkonzentration vom N-Typ mit abnehmendem Abstand zur rückseitigen Oberfläche höher wird, sodass eine Hüllkurve, die die maximalen Werte der ersten Spitze 81 und der zweiten Spitze 82 verbindet, einer Gaußschen Verteilung nahekommt. Selbst wenn der Implantationsbetrag der Störstelle der zweiten Spitze 82 reduziert ist, kann dementsprechend die Stoßspannung zur Zeit des Ausschaltens unterdrückt werden. Infolgedessen kann der Implantationsbetrag von Protonen zum Ausbilden der ersten Pufferschicht 8 reduziert werden, sodass die Produktivität unter Verwendung der lonen-Implantationseinrichtung verbessert werden kann. Beispielsweise ist die erste Spitze 81 der Störstellenkonzentration vom N-Typ gleich 1,0E15/cm3 oder größer und gleich 5,0E15/cm3 oder kleiner und ist die zweite Spitze 82 der Störstellenkonzentration vom N-Typ gleich 2,0E14/cm3 oder größer und 1,0E15/cm3 oder kleiner.
  • In der vorliegenden Ausführungsform 1 ist eine Spitze 91 der Störstellenkonzentration vom N-Typ der zweiten Pufferschicht 9 höher als die erste Spitze 81 der Störstellenkonzentration vom N-Typ der ersten Pufferschicht 8. Bezüglich einer Halbwertsbreite, welche die Hälfte der Spitzenkonzentration ist, die eine Ausbreitung einer Störstelle in Richtung der Tiefe angibt, ist die Halbwertsbreite der ersten Spitze 81 kleiner als die Halbwertsbreite der zweiten Spitze 82, und eine Halbwertsbreite der Spitze 91 der zweiten Pufferschicht 9 ist kleiner als eine Halbwertsbreite der ersten Spitze 81.
  • Gemäß solch einer Konfiguration weisen die Spitze 91, die erste Spitze 81 und die zweite Spitze 82 eine Beziehung derart auf, dass die Störstellenkonzentration vom N-Typ mit abnehmendem Abstand zur rückseitigen Oberfläche höher wird und die Ausbreitung der Störstelle in Richtung der Tiefe reduziert wird, sodass eine Hüllkurve, die die maximalen Werte der Spitze 91, der ersten Spitze 81 und der zweiten Spitze 82 verbindet, einer Gaußschen Verteilung nahekommt. Selbst wenn der Implantationsbetrag der Störstelle der ersten Spitze 81 und der zweiten Spitze 82 reduziert ist, kann dementsprechend die Stoßspannung zur Zeit des Ausschaltens unterdrückt werden. Infolgedessen kann der Implantationsbetrag von Protonen zum Ausbilden der ersten Pufferschicht 8 und der zweiten Pufferschicht 9 weiter reduziert werden, sodass die Produktivität unter Verwendung der lonen-Implantationseinrichtung weiter verbessert werden kann. Die Spitze 91 der Störstellenkonzentration vom N-Typ der zweiten Pufferschicht 9 ist beispielsweise gleich 1,0E16/cm3 oder größer und gleich 8,0E16/cm3 oder kleiner. Zum Beispiel beträgt eine Halbwertsbreite der Spitze 91 annähernd 0,3 µm, beträgt eine Halbwertsbreite der ersten Spitze 81 annähernd 1,6 µm und beträgt eine Halbwertsbreite der zweiten Spitze 82 annähernd 2,7 µm.
  • Wie in 2 veranschaulicht ist, ist hierin ein Abstand von der rückseitigen Oberfläche des Halbleitersubstrats zum ersten Teilbereich der ersten Spitze 81 als A definiert und ist ein Abstand vom ersten Teilbereich der ersten Spitze 81 zum zweiten Teilbereich der zweiten Spitze 82 als B definiert. Die erste Pufferschicht 8 gemäß der vorliegenden Ausführungsform 1 ist so aufgebaut, dass sie A ≤ 4,0 µm und B ≥ 14,5 µm erfüllt. In diesem Fall kann die Stoßspannung zur Zeit des Ausschaltens unterdrückt werden. Diese Konfiguration wird hier im Folgenden unter Verwendung von 3 bis 11 beschrieben.
  • 3 ist eine Zeichnung, die ein Ergebnis einer Durchführung einer Vorrichtungssimulation zum Untersuchen der Stoßspannung an einer Vorrichtung darstellt, die im Gegensatz zu der Halbleitervorrichtung gemäß der ersten Ausführungsform 1 die zweite Pufferschicht 9 enthält, nicht aber die erste Pufferschicht 8 enthält. 3 zeigt eine zeitliche Änderung einer Spannung Vce zwischen dem Emitter und dem Kollektor und einen Kollektorstrom Ic zur Zeit des Ausschaltens. Als die Simulationsvorrichtung wird ein IGBT angenommen, in dem eine Nennspannung und ein Nennstrom 1200 V bzw. 175 A betragen, eine Dicke eines Wafers 110 µm beträgt, ein spezifischer Widerstand 67 Ω·cm beträgt und eine vordere Oberfläche eine Grabenstruktur aufweist.
  • Wie in 3 veranschaulicht ist, treten zur Zeit des Ausschaltens in dem IGBT, der die erste Pufferschicht 8 nicht enthält, eine verhältnismäßig große Stoßspannung und Oszillation in der Spannung Vce auf. Konkret erreicht, nachdem die Spannung Vce eine Spitze (Vcepa) einmal fast erreicht und ein Wendepunkt auftritt, eine Verarmungsschicht die Seite der rückseitigen Oberfläche, sodass ein herausragender Teil (Vcepb), der die Stoßspannung ist, und eine große Spitze der Spannung auftreten. Eine Simulation zum Unterdrücken dieses herausragenden Teils (Vcepb) wird durchgeführt.
  • Zunächst wird eine Vielzahl von Vorrichtungen präpariert, die jeweils die erste Pufferschicht 8 und die zweite Pufferschicht 9 aufweisen und die jeweils ein Profil einer rückseitigen Oberfläche mit einem oben beschriebenen Abstand B unterschiedlicher Länge aufweisen, wie in 4 veranschaulicht ist. Die Simulationsvorrichtung ist bis auf die erste Pufferschicht 8 größtenteils die Gleiche wie die Vorrichtung in 3. Das Profil der ersten Pufferschicht 8 wird durch Bearbeitung des zweiten Teilbereichs mit der Länge B in der Vorrichtung, die gemäß einem Beobachtungsergebnis erzeugt wurde, gebildet. Der Abstand A von der rückseitigen Oberfläche zum Teilbereich der ersten Spitze 81 ist auf 3,5 µm festgelegt.
  • 5 ist eine Zeichnung, die ein Ergebnis einer Durchführung einer Vorrichtungssimulation zum Untersuchen der Stoßspannung an der Vorrichtung in 4 in der Weise ähnlich der Vorrichtung in 3 darstellt. 6 ist eine vergrößerte Ansicht eines Vergrößerungsteils von 5. Ein Kennzeichen von Vcepa ist in 6 zusammengefasst dargestellt, um eine Verkomplizierung der Zeichnung zu vermeiden.
  • ΔVcep = Vcepb - Vcepa wird auf Basis der Spitze Vcepa der Spannung Vce, bevor der Wendepunkt zu einer von 7E-7 Sekunden bis 8E-7 Sekunden [s] reichenden Zeit erscheint, und des maximalen Werts Vcepb der Spannung Vce, nachdem der Wendepunkt zu einer von 8E-7 Sekunden bis 9E-7 Sekunden [s] reichenden Zeit erscheint, berechnet. Die Untersuchung wird basierend auf einer Bedingung durchgeführt, nach der der herausragende Teil der Spannung, der einen Durchbruch der Stehspannung der Halbleitervorrichtung verursachen kann, auftritt, falls ΔVcep einen positiven Wert annimmt und der herausragende Teil nicht auftritt, wenn ΔVcep einen Wert kleiner oder gleich 0 annimmt.
  • 7 ist eine Zeichnung, die eine Beziehung zwischen dem Abstand B und ΔVcep veranschaulicht. Wenn der Abstand B gleich 14,5 µm oder größer ist, nimmt ΔVcep einen negativen Wert an, und das Auftreten des herausragenden Teils der Spannung, der den Durchbruch der Stehspannung der Halbleitervorrichtung verursachen kann, wird unterdrückt. Wenn die Vorrichtung so aufgebaut ist, dass der Abstand B gleich 14,5 µm oder größer ist, kann folglich eine Zunahme der Stoßspannung unterdrückt werden.
  • Als Nächstes wird eine Vielzahl von Vorrichtungen präpariert, die jeweils die erste Pufferschicht 8 und die zweite Pufferschicht 9 enthalten und jeweils ein Profil einer rückseitigen Oberfläche mit einem oben beschriebenen Abstand A unterschiedlicher Länge aufweisen, wie in 8 veranschaulicht ist. Die Simulationsvorrichtung ist bis auf die erste Pufferschicht 8 größtenteils die gleiche wie die Vorrichtung in 3. Das Profil der ersten Pufferschicht 8 wird durch Bearbeitung des ersten Teilbereichs mit der Länge A in der Vorrichtung, die gemäß einem Beobachtungsergebnis erzeugt wurde, gebildet. Der Abstand B vom ersten Teilbereich der ersten Spitze 81 zum zweiten Teilbereich der zweiten Spitze 82 ist auf 14,5 µm festgelegt.
  • 9 ist eine Zeichnung, die ein Ergebnis einer Durchführung einer Vorrichtungssimulation zum Untersuchen der Stoßspannung an der Vorrichtung in 8 in der der Vorrichtung in 3 ähnlichen Art und Weise darstellt. 10 ist eine vergrößerte Ansicht eines Vergrößerungsteils von 9. 11 ist eine Zeichnung, die eine Beziehung zwischen dem Abstand A und ΔVcep veranschaulicht. Wenn der Abstand A gleich 4,0 µm oder kleiner ist, nimmt ΔVcep einen negativen Wert an und wird das Auftreten des herausragenden Teils der Spannung, der den Durchbruch der Stehspannung der Halbleitervorrichtung verursachen kann, unterdrückt. Wenn die Vorrichtung so aufgebaut ist, dass der Abstand gleich 4,0 µm oder kleiner ist, kann folglich eine Zunahme der Stoßspannung unterdrückt werden.
  • Wie man aus dem Obigen ersieht, ist die erste Pufferschicht 8 gemäß der vorliegenden Ausführungsform 1 so aufgebaut, dass sie A ≤ 4,0 µm und B ≥ 14,5 µm erfüllt, sodass die Stoßspannung zur Zeit des Ausschaltens unterdrückt werden kann.
  • Als Nächstes wird durch die Simulation bestätigt, dass die Struktur, die die obige Beziehung bezüglich des Abstands A und des Abstands B erfüllt und den spezifischen Widerstand der Driftschicht 1 und die dreilagige Gesamtdicke aufweist, den Effekt einer Unterdrückung der Stoßspannung aufweist, die die Oszillation zur Zeit des Ausschaltens induziert, und auch eine unten beschriebene Stehspannung aufweist.
  • Wenn beispielsweise der spezifische Widerstand der Driftschicht 1 gleich 90 Ω·cm oder größer und gleich 130 Ω·cm oder kleiner ist und die dreilagige Gesamtdicke gleich 170 µm oder größer und gleich 210 µm oder kleiner ist, kann ein IGBT mit einer Stehspannungsklasse von 1700 V erreicht werden. Wenn der spezifische Widerstand der Driftschicht 1 gleich 130 Ω·cm oder größer und gleich 180 Ω·cm oder kleiner ist und die dreilagige Gesamtdicke gleich 200 µm oder größer und gleich 260 µm oder kleiner ist, kann ein IGBT mit einer Stehspannungsklasse von 2000 V erreicht werden.
  • Wenn der spezifische Widerstand der Driftschicht 1 gleich 200 Ω·cm oder größer und gleich 300 Ω·cm oder kleiner ist und die dreilagige Gesamtdicke gleich 340 µm oder größer und gleich 420 µm oder kleiner ist, kann ein IGBT mit einer Stehspannungsklasse von 3300 V erreicht werden. Wenn der spezifische Widerstand der Driftschicht 1 gleich 300 Ω·cm oder größer und gleich 400 Ω·cm oder kleiner ist und die dreilagige Gesamtdicke gleich 420 µm oder größer und gleich 520 µm oder kleiner ist, kann ein IGBT mit einer Stehspannungsklasse von 4500 V erreicht werden. Wenn der spezifische Widerstand der Driftschicht 1 gleich 600 Ω·cm oder größer ist und gleich 800 Ω·cm oder kleiner ist und die dreilagige Gesamtdicke gleich 580 µm oder größer und gleich 720 µm oder kleiner ist, kann ein IGBT mit einer Stehspannungsklasse von 6500 V erreicht werden.
  • < Herstellungsverfah ren>
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 wird hier im Folgenden beschrieben. Zunächst wird ein Halbleitersubstrat, das eine vordere Oberfläche und eine rückseitige Oberfläche (Hauptoberfläche) umfasst, präpariert, und eine Struktur der vorderen Oberfläche wird auf einer Seite der vorderen Oberfläche des Halbleitersubstrats ausgebildet. Ein Verfahren zum Herstellen der Struktur der vorderen Oberfläche ist einem Verfahren zum Herstellen eines normalen IGBT ähnlich, so dass dessen Beschreibung weggelassen wird.
  • 12 ist eine Zeichnung, die eine Struktur zu einer Zeit veranschaulicht, zu der ein Oberflächenprozess zum Ausbilden der Struktur der vorderen Oberfläche auf dem Halbleitersubstrat abgeschlossen ist. Zu dieser Zeit ist die Dicke sowohl des Halbleitersubstrats als auch der Driftschicht 1 verhältnismäßig groß, und die Dicke des Halbleitersubstrats ist im Wesentlichen die Gleiche wie eine Dicke eines blanken Wafers, das heißt beträgt beispielsweise annähernd 700 µm.
  • Wie in 13 veranschaulicht ist, wird die rückseitige Oberfläche des Halbleitersubstrats mittels einer Schleifeinrichtung oder Nassätzen so geschliffen, dass sie eine gewünschte Dicke aufweist. Als Nächstes wird, wie in 14 veranschaulicht ist, nachdem Protonen (H) in den zweiten Teilbereich implantiert sind, der dem Abstand A und dem Abstand B genügt, die oben beschrieben wurden, die Beschleunigungsspannung geändert und werden Protonen in den ersten Teilbereich implantiert, der dem oben beschriebenen Abstand A genügt. Auf diese Weise werden Protonen als die Störstelle vom N-Typ von der rückseitigen Oberfläche des Halbleitersubstrats aus bei zwei Arten von Beschleunigungsspannung implantiert, so dass eine erste Störstellenschicht 13 von N-Typ in einem ersten Oberflächenteilbereich auf der Seite der rückseitigen Oberfläche des Halbleitersubstrats ausgebildet wird. Die auf die oben beschriebene Art und Weise gebildete erste Störstellenschicht 13 ist eine Schicht, die die erste Pufferschicht 8 bildet, und enthält den ersten Teilbereich mit der ersten Spitze 81 und den zweiten Teilbereich mit der zweiten Spitze 82 in der der ersten Pufferschicht ähnlichen Art und Weise. Anstelle der Änderung der Beschleunigungsspannung kann auch eine Änderung des Implantationswinkels oder ein Absorber verwendet werden. In diesem Fall kann eine Implantationstiefe des ersten Teilbereichs und des zweiten Teilbereichs gesteuert werden und kann eine Implantationszeit reduziert werden.
  • Nachdem die erste Störstellenschicht 13 ausgebildet ist, werden Protonen durch Ausheilen in einem Ofen bei einer von annähernd 300°C bis annähernd 500°C reichenden Temperatur aktiviert, um eine erste Aktivierung zum Ausbilden der ersten Pufferschicht 8 aus der ersten Störstellenschicht 13 wie in 15 veranschaulicht durchzuführen. Eine thermische Bearbeitung der ersten Aktivierung muss hierin so optimiert sein, dass es keinen Kristallfehler gibt, es aber eine Störstelle mit einer höheren Konzentration als die Störstellenkonzentration vom N-Typ des Halbleitersubstrats in dem Teilbereich zwischen dem ersten Teilbereich und dem zweiten Teilbereich gibt.
  • 16 ist eine Zeichnung, die ein Profil einer rückseitigen Oberfläche einer Vielzahl von Vorrichtungen mit Protonen veranschaulicht, die dem Betrag nach mit 1000 keV und 5,0E13 implantiert und unter verschiedenen Bedingungen einer thermischen Bearbeitung bearbeitet wurden.
  • 17 ist eine Zeichnung, die eine Beziehung zwischen einer Ausheiltemperatur und einer Diffusionslänge mit der festgelegten Ausheilzeit von 120 Minuten veranschaulicht. In der sich in Richtung der Seite der rückseitigen Oberfläche erstreckenden ersten Pufferschicht 8 ist hierin als die Diffusionslänge ein Abstand definiert, der von einer Spitzenkonzentration bis zu einer Konzentration, die gleich der Konzentration des Halbleitersubstrats oder geringer ist, gemessen wird. Wie oben beschrieben wurde, muss der Abstand von dem ersten Teilbereich mit der ersten Spitze 81 und dem zweiten Teilbereich mit der zweiten Spitze 82 gleich 14,5 µm oder größer sein und werden Protonen aus dem ersten Teilbereich und dem zweiten Teilbereich diffundiert. Folglich ist die Diffusionslänge des halben, oben beschriebenen Abstands (14,5 µm), nämlich die Diffusionslänge gleich 7,25 µm oder größer notwendig, um die Störstellenkonzentration vom N-Typ des Teilbereichs zwischen dem ersten Teilbereich und dem zweiten Teilbereich höher als die Störstellenkonzentration vom N-Typ des Halbleitersubstrats einzurichten. Durch das Ergebnis in 17 wird bestätigt, dass, wenn die Ausheilzeit 120 Minuten beträgt, die thermische Bearbeitung mit einer Temperatur von 340°C oder höher notwendig ist, um die Diffusionslänge gleich 7,25 µm oder größer einzurichten.
  • 18 ist eine Zeichnung, die die Beziehung zwischen der Ausheilzeit und der Diffusionslänge mit der festgelegten Ausheiltemperatur von 400°C veranschaulicht. Durch das Ergebnis in 18 wird bestätigt, dass, wenn die Ausheiltemperatur 400°C beträgt, die thermische Bearbeitung für eine Dauer von 20 Minuten oder länger notwendig ist, um die Diffusionslänge gleich 7,25 µm oder größer einzurichten.
  • 19 ist eine Zeichnung, die ein Ergebnis einer Untersuchung der Ausheiltemperatur und der Ausheilzeit darstellt, wenn basierend auf dem oben beschriebenen Ergebnis die Diffusionslänge gleich 7,25 µm oder größer ist. Wie in 19 veranschaulicht ist, ist, wenn x °C die Ausheiltemperatur angibt und y Minute die Ausheilzeit angibt, die Diffusionslänge gleich 7,25 µm oder größer in einem Bereich, in dem y≥-1,6667x+686,67 erfüllt ist, nämlich in einem in 19 schraffierten Bereich innerhalb eines Bereichs, in dem 340≤x≤400 eingerichtet ist. Gemäß der Konfiguration, die die Beziehung der oben beschriebenen Ausdrücke erfüllt, kann nämlich die Störstellenkonzentration vom N-Typ des Teilbereichs zwischen dem ersten Teilbereich mit der ersten Spitze 81 und dem zweiten Teilbereich mit der zweiten Spitze 82 höher als die Störstellenkonzentration vom N-Typ des Halbleitersubstrats eingerichtet werden.
  • Nachdem die erste Pufferschicht 8 ausgebildet ist, wird, wie in 20 veranschaulicht ist, von der rückseitigen Oberfläche des Halbleitersubstrats aus die von Protonen verschiedene Störstelle vom N-Typ implantiert, so dass in einem zweiten Oberflächenteilbereich auf der Seite der rückseitigen Oberfläche, der flacher als der oben beschriebene erste Oberflächenteilbereich des Halbleitersubstrats ist, eine zweite Störstellenschicht 14 vom N-Typ ausgebildet wird. Die zweite Störstellenschicht 14 ist eine Schicht, die die zweite Pufferschicht 9 bildet. Als die Störstelle vom N-Typ der zweiten Störstellenschicht 14 wird beispielsweise Phosphor (P) verwendet, und eine Aktivierungsrate der Störstelle vom N-Typ der zweiten Störstellenschicht 14 ist höher als eine Aktivierungsrate der Protonen.
  • Nachdem die zweite Störstellenschicht 14 ausgebildet ist, wird die Störstelle vom N-Typ der zweiten Störstellenschicht 14 mittels Ausheilen wie etwa Laser-Ausheilen aktiviert, um eine zweite Aktivierung zum Ausbilden der zweiten Pufferschicht 9 aus der zweiten Störstellenschicht 14 durchzuführen, wie in 21 veranschaulicht ist.
  • Nachdem die zweite Pufferschicht 9 ausgebildet ist, wird, wie in 22 veranschaulicht ist, von der rückseitigen Oberfläche des Halbleitersubstrats aus die Störstelle vom P-Typ implantiert, um der zweiten Pufferschicht 9 benachbart eine dritte Störstellenschicht 15 vom P-Typ auf der Seite der rückseitigen Oberfläche der Pufferschicht 9 auszubilden. Die dritte Störstellenschicht 15 ist eine Schicht, die die Kollektorschicht 10 bildet. Als Störstelle vom P-Typ der dritten Störstellenschicht 15 wird zum Beispiel Bor (B) verwendet.
  • Nachdem die dritte Störstellenschicht 15 ausgebildet ist, wird die Störstelle vom P-Typ der dritten Störstellenschicht 15 mittels Ausheilen wie etwa Laser-Ausheilen aktiviert, um eine dritte Aktivierung zum Ausbilden der Kollektorschicht 10 aus der dritten Störstellenschicht 15 wie in 23 veranschaulicht durchzuführen.
  • Eine Reihenfolge zum Durchführen der Protonenimplantation und des Ausheilens im Ofen, der Implantation von Phosphor und des Laser-Ausheilens und der Implantation von Bor und des Laser-Ausheilens können gewechselt werden, solange das Ausheilen nach der Implantation in jeder Gruppe durchgeführt wird, und ein einfaches Verfahren kann in der Herstellung ausgewählt werden.
  • Anschließend wird, wie in 24 veranschaulicht ist, die Kollektorelektrode 11, die eine Laminierungsstruktur Al/Ti/Ni/Au oder AISi/Ti/Ni/Au oder eine einlagige Struktur, die eines dieser Atome enthält, auf der rückseitigen Oberfläche des Halbleitersubstrats beispielsweise durch Sputtern gebildet. Die thermische Bearbeitung wird dann durchgeführt, um einen Kontaktwiderstand der Kollektorschicht 10 und der Kollektorelektrode 11 zu reduzieren.
  • <Kurzdarstellung der Ausführungsform 1>
  • Gemäß der Halbleitervorrichtung in der oben beschriebenen vorliegenden Ausführungsform 1 kann die Anzahl an Änderungen der Beschleunigungsspannung zum Implantieren von Protonen Eins betragen und kann die Pufferschicht mittels der Beschleunigungsspannung mit zwei Stufen gebildet werden. Folglich kann die Zeit, die zum Ändern der Beschleunigungsspannung erforderlich ist, verglichen mit dem herkömmlichen Herstellungsprozess, in welchem die Anzahl an Änderungen der Beschleunigungsspannung Zwei beträgt, um nahezu die Hälfte reduziert werden, so dass die Produktivität unter Verwendung der lonen-Implantationseinrichtung verbessert werden kann.
  • In der vorliegenden Ausführungsform 1 ist der Abstand von der rückseitigen Oberfläche zum ersten Teilbereich mit der ersten Spitze 81 gleich 4,0 µm oder kleiner und ist der Abstand von dem ersten Teilbereich mit der ersten Spitze 81 zum zweiten Teilbereich mit der zweiten Spitze 82 gleich oder 14,5 µm oder größer. Gemäß solch einer Konfiguration kann die Unterdrückung der Stoßspannung zur Zeit des Ausschaltens, die man in der Protonenpufferschicht erwartet, erzielt werden.
  • <Ausführungsform 2>
  • 25 ist eine Querschnittsansicht einer Hauptstruktur einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 2. Die Halbleitervorrichtung gemäß der Ausführungsform 1 ist der IGBT; jedoch ist die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 2 eine Diode.
  • Die Halbleitervorrichtung in 25 enthält ein Halbleitersubstrat mit einer vorderen Oberfläche und einer rückseitigen Oberfläche (Hauptoberfläche), und das Halbleitersubstrat umfasst eine Driftschicht 21, eine Anodenschicht 22. eine erste Pufferschicht 24, eine zweite Pufferschicht 25 und eine Kathodenschicht 26.
  • Ein Leitfähigkeitstyp der Driftschicht 21 ist ein N-Typ. In der vorliegenden Ausführungsform 2 bildet ein Teilbereich mit Ausnahme der Anodenschicht 22, der ersten Pufferschicht 24, der zweiten Pufferschicht 25 und der Kathodenschicht 26 im Halbleitersubstrat im Wesentlichen die Driftschicht 21.
  • Die Anodenschicht 22 ist auf der vorderen Oberfläche des Halbleitersubstrats angeordnet und ist der Driftschicht 21 benachbart auf einer Seite einer vorderen Oberfläche der Driftschicht 21 angeordnet. Ein Leitfähigkeitstyp der Anodenschicht 22 ist ein P-Typ. Die Anodenelektrode 23 befindet sich auf der Anodenschicht 22.
  • Die erste Pufferschicht 24 ist der Driftschicht 21 benachbart auf einer Seite einer rückseitigen Oberfläche der Driftschicht 21 angeordnet. Ein Leitfähigkeitstyp der ersten Pufferschicht 24 ist ein N-Typ, und eine Konfiguration der ersten Pufferschicht 24 ist im Wesentlichen die gleiche wie die Konfiguration der ersten Pufferschicht 8 in der Ausführungsform 1.
  • Die zweite Pufferschicht 25 ist der ersten Pufferschicht 24 benachbart auf einer Seite einer rückseitigen Oberfläche der ersten Pufferschicht 24 angeordnet. Ein Leitfähigkeitstyp der zweiten Pufferschicht 25 ist ein N-Typ, und eine Konfiguration der zweiten Pufferschicht 25 ist im Wesentlichen die gleiche wie die Konfiguration der zweiten Pufferschicht 9 in der Ausführungsform 1.
  • Die Kathodenschicht 26 ist auf der rückseitigen Oberfläche des Halbleitersubstrats angeordnet und ist der zweiten Pufferschicht 25 benachbart auf einer Seite einer rückseitigen Oberfläche der zweiten Pufferschicht 25 angeordnet. Ein Leitfähigkeitstyp der Kathodenschicht 26 ist ein N-Typ. Eine Kathodenelektrode 27 ist auf der rückseitigen Oberfläche des Halbleitersubstrats, nämlich auf einem der zweiten Pufferschicht 25 gegenüberliegenden Teilbereich der Kathodenschicht 26 angeordnet.
  • Ein Verfahren zum Herstellen einer Diode, welche die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 2 ist, ist nahezu das Gleiche wie das Verfahren zum Herstellen des IGBT, der die Halbleitervorrichtung gemäß der ersten Ausführungsform ist, so dass dessen Beschreibung weggelassen wird.
  • <Kurzdarstellung der Ausführungsform 2>
  • Die Halbleitervorrichtung gemäß der oben beschriebenen vorliegenden Ausführungsform 2 weist die erste Pufferschicht 24 und die zweite Pufferschicht 25 auf, die im Wesentlichen die gleichen wie die erste Pufferschicht 8 und die zweite Pufferschicht 9 in der Ausführungsform 1 sind. Folglich kann die Produktivität unter Verwendung der lonen-Implantationseinrichtung in der dem Fall in der Ausführungsform 1 ähnlichen Art und Weise verbessert werden, und außerdem kann die Unterdrückung der Stoßspannung zur Zeit des Ausschaltens, die man in der Protonenpufferschicht erwartet, erreicht werden.
  • < Modifikationsbeispiel>
  • In der Diode in 25 ist kein Graben vorgesehen. Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann jedoch eine Diode sein, in der in der dem Graben des IGBT ähnlichen Art und Weise ein Graben, der durch die Anodenschicht 22 hindurchgeht, so dass er die Driftschicht 21 erreicht, ausgebildet ist und eine Dummy-Gateelektrode über einen Isolierfilm innerhalb des Grabens ausgebildet ist. Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann eine Merged-PiN-Schottky-(MPS-)Diode mit einer MPS-Struktur sein, in der eine PN-Übergangsdiode und eine Schottky-Barrierendiode mit der Anodenschicht 22 kombiniert sind.
  • In der Diode in 25 ist die Kathodenschicht 26 vom N-Typ über die gesamte rückseitige Oberfläche der zweite Pufferschicht 25 vorgesehen. Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann jedoch eine Diode sein, in der anstelle der Kathodenschicht 26 vom N-Typ eine Kathodenschicht vom N-Typ und eine Kathodenschicht vom P-Typ entlang einer Richtung in der Ebene eines Halbleitersubstrats abwechselnd angeordnet sind.
  • Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann ein Graben-Bipolartransistor mit gespeicherten Ladungen (CSTBT) sein, der aus der Basisschicht 3 in 1 aufgebaut ist, die darunter mit einer (N+)-Schicht versehen ist. Die Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann ein rückwärts leitender IGBT (RC-IGBT) sein, in dem ein IGBT-Bereich und ein Diodenbereich in einem Halbleitersubstrat vorgesehen sind. Die Störstelle vom N-Typ der zweiten Pufferschicht 9 und die Störstelle vom N-Typ der zweiten Störstellenschicht 14 sind in der obigen Beschreibung Phosphor; jedoch ist deren Material nicht auf Phosphor beschränkt, und beispielsweise kann auch Arsen (As) übernommen werden.
  • Jede Ausführungsform und jedes Modifikationsbeispiel können beliebig kombiniert werden, oder jede Ausführungsform und jedes Modifikationsbeispiel können geeignet variiert oder weggelassen werden.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.

Claims (16)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat mit einer Hauptoberfläche, wobei das Halbleitersubstrat umfasst: eine Driftschicht (1) vom N-Typ; eine erste Pufferschicht (8) vom N-Typ, die der Driftschicht benachbart auf einer Seite der Hauptoberfläche der Driftschicht angeordnet ist und Protonen als eine Störstelle vom N-Typ enthält; und eine zweite Pufferschicht (9) vom N-Typ, die der ersten Pufferschicht benachbart auf einer Seite der Hauptoberfläche der ersten Pufferschicht angeordnet ist und eine von Protonen verschiedene Störstelle vom N-Typ enthält, die erste Pufferschicht umfasst: einen ersten Teilbereich, der von der Hauptoberfläche aus in Richtung der Dicke des Halbleitersubstrats gelegen ist und eine erste Spitze (81) einer Störstellenkonzentration vom N-Typ aufweist; und einen zweiten Teilbereich, der von der Hauptoberfläche weiter entfernt gelegen ist als der erste Teilbereich und eine zweite Spitze (82) einer Störstellenkonzentration vom N-Typ aufweist, ein Abstand von der Hauptoberfläche zum ersten Teilbereich gleich 4,0 µm oder kleiner ist, ein Abstand vom ersten Teilbereich zum zweiten Teilbereich gleich 14,5 µm oder größer ist und eine Störstellenkonzentration vom N-Typ eines Teilbereichs zwischen dem ersten Teilbereich und dem zweiten Teilbereich höher ist als eine Störstellenkonzentration vom N-Typ der Driftschicht.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Störstelle vom N-Typ der zweiten Pufferschicht (9) Phosphor enthält.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Spitze (81) höher ist als die zweite Spitze (82).
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine Spitze (91) einer Störstellenkonzentration vom N-Typ der zweiten Pufferschicht (9) höher ist als die erste Spitze (81).
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine Halbwertsbreite der ersten Spitze (81) kleiner ist als eine Halbwertsbreite der zweiten Spitze (82) und eine Halbwertsbreite einer Spitze (91) der Störstellenkonzentration vom N-Typ der zweiten Pufferschicht (9) kleiner ist als eine Halbwertsbreite der ersten Spitze.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 50 Ω-cm oder größer und gleich 67 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 110 µm oder größer und gleich 130 µm oder kleiner ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 90 Ω·cm oder größer und gleich 130 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 170 µm oder größer und gleich 210 µm oder kleiner ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 130 Ω·cm oder größer und gleich 180 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 200 µm oder größer und gleich 260 µm oder kleiner ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 200 Ω·cm oder größer und gleich 300 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 340 µm oder größer und gleich 420 µm oder kleiner ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 300 Ω·cm oder größer und gleich 400 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 420 µm oder größer und gleich 520 µm oder kleiner ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein spezifischer Widerstand der Driftschicht (1) gleich 600 Ω·cm oder größer und gleich 800 Ω·cm oder kleiner ist und eine Gesamtdicke der Driftschicht, der ersten Pufferschicht (8) und der zweiten Pufferschicht (9) gleich 580 µm oder größer und gleich 720 µm oder kleiner ist.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: ein Präparieren eines Halbleitersubstrats vom N-Typ mit einer Hauptoberfläche; und ein Implantieren von Protonen von der Hauptoberfläche des Halbleitersubstrats aus als Störstelle vom N-Typ bei zwei Arten einer Beschleunigungsspannung, wodurch eine erste Störstellenschicht (13) vom N-Typ in einem ersten Oberflächenteilbereich auf einer Seite der Hauptoberfläche des Halbleitersubstrats gebildet wird, wobei die erste Störstellenschicht umfasst: einen ersten Teilbereich, der von der Hauptoberfläche aus in Richtung der Dicke des Halbleitersubstrats gelegen ist und eine erste Spitze (81) einer Störstellenkonzentration vom N-Typ aufweist; und einen zweiten Teilbereich, der von der Hauptoberfläche weiter entfernt gelegen ist als der erste Teilbereich und zweite Spitze (82) einer Störstellenkonzentration vom N-Typ aufweist, ein Abstand von der Hauptoberfläche zum ersten Teilbereich gleich 4,0 µm oder kleiner ist, ein Abstand vom ersten Teilbereich zum zweiten Teilbereich gleich 14,5 µm oder größer ist und wobei das Verfahren ferner aufweist: ein Aktivieren von Protonen durch Ausheilen, wodurch eine Störstellenkonzentration vom N-Typ eines Teilbereichs zwischen dem ersten Teilbereich und dem zweiten Teilbereich höher eingerichtet wird als eine Störstellenkonzentration vom N-Typ des Halbleitersubstrats, um eine erste Aktivierung zum Ausbilden einer ersten Pufferschicht (8) aus der ersten Störstellenschicht durchzuführen; ein Implantieren einer von Protonen verschiedenen Störstelle vom N-Typ von der Hauptoberfläche des Halbleitersubstrats aus, wodurch eine zweite Störstellenschicht (14) vom N-Typ in einem zweiten Oberflächenteilbereich auf einer Seite der Hauptoberfläche, der flacher als der erste Oberflächenteilbereich des Halbleitersubstrats ist, ausgebildet wird; und ein Aktivieren der Störstelle vom N-Typ der zweiten Störstellenschicht durch Ausheilen, wodurch eine zweite Aktivierung zum Ausbilden einer zweiten Pufferschicht (9) aus der zweiten Störstellenschicht durchgeführt wird.
  13. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12, wobei eine Aktivierungsrate der Störstelle vom N-Typ der zweiten Störstellenschicht (14) höher ist als eine Aktivierungsrate von Protonen.
  14. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei in der ersten Aktivierung eine Ausheiltemperatur gleich 340°C oder höher ist und eine Ausheilzeit gleich 120 Minuten oder länger ist.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei in der ersten Aktivierung eine Ausheiltemperatur gleich 400°C oder höher ist und eine Ausheilzeit gleich 20 Minuten oder länger ist.
  16. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 12 oder 13, wobei in der ersten Aktivierung, wenn x °C eine Ausheiltemperatur angibt und y Minute eine Ausheilzeit angibt, y≥-1,6667x+686,67 in einem Bereich erfüllt ist, in dem 340≤x≤400 eingerichtet ist.
DE102021100137.4A 2020-03-02 2021-01-07 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Pending DE102021100137A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020034631A JP7361634B2 (ja) 2020-03-02 2020-03-02 半導体装置及び半導体装置の製造方法
JP2020-034631 2020-03-02

Publications (1)

Publication Number Publication Date
DE102021100137A1 true DE102021100137A1 (de) 2021-09-02

Family

ID=77270977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021100137.4A Pending DE102021100137A1 (de) 2020-03-02 2021-01-07 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11444157B2 (de)
JP (1) JP7361634B2 (de)
CN (1) CN113345959B (de)
DE (1) DE102021100137A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7528628B2 (ja) * 2020-08-20 2024-08-06 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111725B2 (ja) * 1993-02-04 2000-11-27 富士電機株式会社 デュアルゲート半導体装置
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
JP3951868B2 (ja) * 2002-09-12 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2790209B1 (de) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Herstellungsverfahren für halbleiterbauelement
EP2913854B1 (de) 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Halbleiterbauelement und verfahren zu dessen herstellung
KR102206507B1 (ko) 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2015037101A1 (ja) 2013-09-12 2015-03-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
CN107710417B (zh) * 2015-06-16 2021-06-11 三菱电机株式会社 半导体装置的制造方法
CN107004723B (zh) * 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108292686B (zh) * 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
WO2018207394A1 (ja) 2017-05-10 2018-11-15 三菱電機株式会社 半導体装置及びその製造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP6702467B2 (ja) * 2019-02-25 2020-06-03 三菱電機株式会社 半導体装置及びその製造方法
CN113711364A (zh) * 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021125140A1 (ja) * 2019-12-17 2021-06-24 富士電機株式会社 半導体装置
WO2021125064A1 (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021141094A (ja) 2021-09-16
CN113345959A (zh) 2021-09-03
JP7361634B2 (ja) 2023-10-16
US20210273053A1 (en) 2021-09-02
US11444157B2 (en) 2022-09-13
CN113345959B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
DE102007057728B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112018000050T5 (de) Halbleitervorrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE112015006832T5 (de) Halbleiteranordnung
DE102019112985B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102017128243A1 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19644504A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019131060A1 (de) Halbleitergerät
DE102021100137A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence