DE102020103553A1 - Halbleitergehäuse mit einer gefüllten leitenden kavität - Google Patents

Halbleitergehäuse mit einer gefüllten leitenden kavität Download PDF

Info

Publication number
DE102020103553A1
DE102020103553A1 DE102020103553.5A DE102020103553A DE102020103553A1 DE 102020103553 A1 DE102020103553 A1 DE 102020103553A1 DE 102020103553 A DE102020103553 A DE 102020103553A DE 102020103553 A1 DE102020103553 A1 DE 102020103553A1
Authority
DE
Germany
Prior art keywords
insulating body
cavity
electrically conductive
main surface
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020103553.5A
Other languages
English (en)
Inventor
Chee Yang Ng
Hock Siang Chua
Stefan Macheiner
Josef Maerz
Nurfarena OTHMAN
Joseph Victor Soosai Prakasam
Hong Hock Tay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020103553A1 publication Critical patent/DE102020103553A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleitergehäuse beinhaltet einen Rahmen mit einem isolierenden Körper mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, einer ersten Vielzahl von Metallbahnen an der ersten Hauptfläche und einer ersten Kavität in dem isolierenden Körper. Wärme- und/oder elektrisch leitfähiges Material füllt die erste Kavität im isolierenden Körper und weist eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen auf. Das wärme- und/oder elektrisch leitfähige Material stellt einen wärme- und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers dar. Ein Halbleiterchip, der am Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt ist, ist elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem thermisch und/oder elektrisch leitfähigen Material verbunden, das die erste Kavität im isolierenden Körper füllt. Ein entsprechendes Herstellungsverfahren wird ebenfalls beschrieben.

Description

  • HINTERGRUND
  • Konventionelle Leadframe-Gehäuse bieten eine gute Wärmeableitung durch die Verwendung einer dicken Kupferbasis. Die Umverteilung elektrischer Signale in konventionellen Leadframe-Gehäusen ist jedoch durch Einschränkungen bei der Drahtbindung begrenzt. Herkömmliche RDL (Redistribution Layer)-Gehäuse wie laminatbasierte Gehäuse bieten im Vergleich zu herkömmlichen Leadframe-Gehäusen eine höhere Flexibilität bei der elektrischen Signalumverteilung. Herkömmliche RDL-Gehäuse haben jedoch typischerweise dünnere Kupferbahnen, die durch Ätzen von dünnen Cu-Blechen oder durch Cu-Beschichtung hergestellt werden. Die Verwendung dünner Kupferbahnen in herkömmlichen RDL-Gehäusen begrenzt die Wärmeabfuhr und die Leistungsfähigkeit (Hochstrom) solcher Gehäuse. Diese Einschränkung ist bei System-on-Chip (SoC)-Produkten / -Chips strenger, bei denen eine höhere Pinzahl und eine elektrische Signalumverteilung wichtig sind, während gleichzeitig ein angemessenes Leistungs- und Wärmemanagement gewährleistet sein muss.
  • Daher besteht Bedarf an verbesserten Leistungshalbleitergehäusen mit guter Umverteilung der elektrischen Signale und gutem Leistungs- und Wärmemanagement.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse: einen Rahmen, der einen isolierenden Körper mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, einer ersten Vielzahl von Metallbahnen an der ersten Hauptfläche und einer ersten Kavität in dem isolierenden Körper umfasst; ein thermisch und/oder elektrisch leitfähiges Material, das die erste Kavität in dem isolierenden Körper füllt und eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist, wobei das thermisch und/oder elektrisch leitfähige Material einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt; und einen Halbleiterchip, der an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt und elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem thermisch und/oder elektrisch leitfähigen Material verbunden ist, das die erste Kavität in dem isolierenden Körper füllt.
  • Der Halbleiterchip kann ein Leistungshalbleiterchip sein, und ein Hochleistungsanschluss des Leistungshalbleiterchips, der der ersten Hauptfläche des isolierenden Körpers zugewandt ist, kann elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material verbunden sein, das die erste Kavität im isolierenden Körper füllt.
  • Einzeln oder in Kombination kann der Rahmen ferner eine zweite Vielzahl von Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers und eine Vielzahl von Durchkontaktierungen umfassen, die die erste Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers elektrisch mit der zweiten Vielzahl von Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers verbinden, und der Hochleistungsanschluss des Leistungshalbleiterchips kann elektrisch mit einer Metallbahn an der zweiten Hauptfläche des isolierenden Körpers durch das die erste Kavität in dem isolierenden Körper füllende wärme- und/oder elektrisch leitfähige Material verbunden sein.
  • Einzeln oder in Kombination kann das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material eine Fläche aufweisen, die mindestens das 10-fache der durchschnittlichen Fläche der einzelnen Durchkontaktierungen beträgt.
  • Einzeln oder in Kombination kann der Rahmen ferner eine zweite Kavität im isolierenden Körper umfassen, die zweite Kavität kann kleiner als die erste Kavität und seitlich von der ersten Kavität beabstandet sein, die zweite Kavität kann mit einem thermisch und/oder elektrisch leitfähigen Material gefüllt sein, das eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist und einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt, und ein zweiter Hochleistungsanschluss des Leistungshalbleiterchips, der der ersten Hauptfläche des isolierenden Körpers zugewandt ist, kann elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material verbunden sein kann, das die zweite Kavität in dem isolierenden Körper füllt.
  • Einzeln oder in Kombination kann die Leistungshalbleiterchip eine Vielzahl von Niederspannungsanschlüssen umfassen, die elektrisch mit der zweiten Vielzahl von Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers über die Vielzahl von Durchkontaktierungen und die erste Vielzahl von Metallbahnen verbunden sind.
  • Einzeln oder in Kombination kann das Halbleitergehäuse ferner einen Logikchip umfassen, der an einer Seite des Leistungshalbleiterchips befestigt ist, die vom Rahmen abgewandt ist oder dem Rahmen an der ersten Hauptfläche des isolierenden Körpers zugewandt ist, und der Logikchip kann konfiguriert sein, um den Leistungshalbleiterchip zu steuern.
  • Einzeln oder in Kombination kann das Halbleitergehäuse ferner eine Verkapselung umfassen, die den Halbleiterchip an der ersten Hauptfläche des isolierenden Körpers verkapselt.
  • Einzeln oder in Kombination kann der Rahmen eine Leiterplatte und das Vergussmaterial eine Formmasse sein.
  • Einzeln oder in Kombination kann das wärme- und/oder elektrisch leitfähige Material, das die erste Kavität füllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfassen, und die erste Vielzahl von Metallbahnen kann galvanisiertes Kupfer umfassen.
  • Einzeln oder in Kombination mag das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material nicht durch eine Metallbahn an der ersten Hauptfläche des isolierenden Körpers bedeckt sein, und der Halbleiterchip kann an dem wärme- und/oder elektrisch leitfähigen Material an der ersten Hauptfläche des isolierenden Körpers befestigt sein.
  • Einzeln oder in Kombination kann die erste Kavität an einer Metallbahn an der zweiten Hauptfläche des isolierenden Körpers enden, und der Halbleiterchip kann elektrisch mit der Metallbahn verbunden sein, die die erste Kavität an der zweiten Hauptfläche des isolierenden Körpers durch das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material begrenzt.
  • Einzeln oder in Kombination kann die erste Kavität an einer Metallbahn an der ersten Hauptfläche des isolierenden Körpers enden, der Halbleiterchip kann an der Metallbahn befestigt sein, die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt, und der Halbleiterchip kann durch die Metallbahn die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material verbunden sein, das die erste Kavität füllt.
  • Einzeln oder in Kombination mag das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material nicht durch eine Metallbahn an der zweiten Hauptfläche des isolierenden Körpers abgedeckt sein.
  • Einzeln oder in Kombination kann der Halbleiterchip in eine Formmasse an der ersten Hauptfläche des isolierenden Körpers eingekapselt sein, und die Metallbahn, die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt, kann die Formmasse von dem die erste Kavität füllenden thermisch und/oder elektrisch leitfähigen Material trennen.
  • Einzeln oder in Kombination kann der Rahmen ferner eine zweite Kavität im isolierenden Körper umfassen, die zweite Kavität kann kleiner als die erste Kavität und seitlich von der ersten Kavität beabstandet sein, die zweite Kavität kann mit einem thermisch und/oder elektrisch leitfähigen Material gefüllt sein, das eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist und einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt, und der Halbleiterchip kann elektrisch mit dem die zweite Kavität im isolierenden Körper füllenden thermisch und/oder elektrisch leitfähigen Material verbunden sein.
  • Einzeln oder in Kombination kann das die zweite Kavität füllende wärme- und/oder elektrisch leitfähige Material die gleiche Zusammensetzung aufweisen wie das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material.
  • Einzeln oder in Kombination kann das wärme- und/oder elektrisch leitfähige Material, das die erste Kavität füllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfassen, die erste Vielzahl von Metallbahnen kann galvanisiertes Kupfer umfassen, und das wärme- und/oder elektrisch leitfähige Material, das die zweite Kavität füllt, kann eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfassen.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleitergehäuses umfasst das Verfahren: Bilden einer Kavität in einem isolierenden Körper eines Rahmens, wobei der isolierende Körper eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche und eine erste Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers aufweist; Füllen der ersten Kavität in dem isolierenden Körper mit einem thermisch und/oder elektrisch leitfähigen Material mit einer anderen Zusammensetzung als die erste Vielzahl von Metallbahnen, wobei das thermisch und/oder elektrisch leitfähige Material einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt; und Befestigen eines Halbleiterchips am Rahmen an der ersten Hauptfläche des isolierenden Körpers, so dass der Halbleiterchip elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem die erste Kavität im isolierenden Körper füllenden thermisch und/oder elektrisch leitfähigen Material verbunden ist.
  • Das Füllen der ersten Kavität im isolierenden Körper mit dem thermisch und/oder elektrisch leitfähigen Material kann den Siebdruck einer elektrisch leitfähigen Paste in die erste Kavität und auf Verbindungspads umfassen, die in der Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers gebildet sind.
  • Einzeln oder in Kombination kann die elektrisch leitfähige Paste eine Sintersilberpaste, eine Sinterkupferpaste oder eine Sinterlotpaste sein, und die erste Vielzahl von Metallbahnen kann durch elektrochemische Abscheidung vor dem Siebdruck der elektrisch leitfähigen Paste gebildet werden.
  • Einzeln oder in Kombination kann das Anbringen des Halbleiterchips an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers das Flip-Chip-Bonden eines Hochleistungsanschlusses des Halbleiterchips an das thermisch und/oder elektrisch leitfähige Material, das die erste Kavität im isolierenden Körper füllt, und einer Vielzahl von Niederspannungsanschlüssen des Halbleiterchips an die Verbindungspads an der ersten Hauptfläche des isolierenden Körpers umfassen.
  • Einzeln oder in Kombination kann das Verfahren ferner das Verkapseln des Halbleiterchips und der ersten Hauptfläche des isolierenden Körpers in einer Formmasse umfassen, nachdem der Halbleiterchip am Rahmen befestigt wurde.
  • Gemäß einer weiteren Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse: einen Rahmen, der einen isolierenden Körper, erste Metallbahnen an einer ersten Hauptfläche des isolierenden Körpers, zweite Metallbahnen an einer zweiten Hauptfläche des isolierenden Körpers gegenüber der ersten Hauptfläche, Durchkontaktierungen, die einige oder alle der ersten Metallbahnen an der ersten Hauptfläche elektrisch mit einigen oder allen der zweiten Metallbahnen an der zweiten Hauptfläche verbinden, und einen Kavität umfasst, die in einem Bereich des isolierenden Körpers ohne elektrisch leitfähige Durchkontaktierungen ausgebildet ist; eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste, die die Kavität in dem isolierenden Körper füllt; und einen Halbleiterchip, der an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt und elektrisch mit einigen oder allen der ersten Metallbahnen und mit der gehärteten Silberpaste, gehärteten Kupferpaste, dem Nanokohlenstoffmaterial oder der gehärteten Lotpaste verbunden ist, die oder das die Kavität in dem isolierenden Körper füllt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile erkennen, wenn er die folgende ausführliche Beschreibung liest und die beigefügten Zeichnungen betrachtet.
  • Figurenliste
  • Die Elemente der Figuren müssen nicht unbedingt relativ zueinander skaliert sein. Gleiche Referenzziffern bezeichnen sich entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Figuren dargestellt und werden in der folgenden Beschreibung ausführlich beschrieben.
    • 1 veranschaulicht eine partielle Schnittansicht einer Ausführungsform eines Halbleitergehäuses mit einem Rahmen mit einer gefüllten Kavität und ohne elektrisch leitfähige Durchkontaktierungen.
    • 2 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses mit einem Rahmen mit einer gefüllten Kavität und ohne elektrisch leitfähige Durchkontaktierungen.
    • 3 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses mit einem Rahmen mit einer gefüllten Kavität und ohne elektrisch leitfähige Durchkontaktierungen.
    • 4 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses mit einem Rahmen mit einer gefüllten Kavität und ohne elektrisch leitfähige Durchkontaktierungen.
    • 5 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung der in den 1 bis 4 dargestellten Halbleitergehäuse.
    • Die 6A bis 6D veranschaulichen jeweils eine partielle Schnittansicht während der verschiedenen Phasen des in 5 dargestellten Herstellungsverfahrens.
    • Die 7A bis 7C veranschaulichen verschiedene Schichten eines Rahmens, der in den in den 1 bis 4 dargestellten Halbleitergehäusen enthalten ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen stellen ein Halbleitergehäuse mit einem Rahmen, an dem ein oder mehrere Halbleiterchipn befestigt sind, und entsprechenden Verfahren zur Herstellung des Halbleitergehäuses bereit. Der Rahmen weist einen Kavität auf, der frei von elektrisch leitfähigen Durchkontaktierungen ist und mit einer gehärteten Silberpaste, einer gehärteten Kupferpaste, einem Nanokohlenstoffmaterial, einer gehärteten Lotpaste oder einer ähnlichen Art von thermisch und/oder elektrisch leitfähigem Material gefüllt ist, das sich von den galvanisch abgeschiedenen Metallteilen des Rahmens unterscheidet. Das die Kavität im Rahmen füllende wärme- und/oder elektrisch leitfähige Material stellt einen wärme- und/oder elektrisch leitfähigen Pfad zwischen gegenüberliegenden Hauptflächen des Rahmens bereit. Der Rahmen kann eine einzelne Kavität oder mehr als eine Kavität aufweisen, die mit einem thermisch und/oder elektrisch leitfähigen Material gefüllt ist, um mindestens einen thermisch und/oder elektrisch leitfähigen Pfad zwischen gegenüberliegenden Hauptflächen des Rahmens bereitzustellen.
  • 1 veranschaulicht eine partielle Schnittansicht einer Ausführungsform eines Halbleitergehäuses 100. Das Halbleitergehäuse 100 beinhaltet einen Rahmen 102, der einen isolierenden Körper 104 mit einer ersten Hauptfläche 106 und einer zweiten Hauptfläche 108 gegenüber der ersten Hauptfläche 106, erste Metallbahnen 110 an der ersten Hauptfläche 106 und eine erste Kavität 112 im isolierenden Körper 104 umfasst. In einer Ausführungsform ist der Rahmen 102 eine Leiterplatte, wie beispielsweise eine gedruckte Leiterplatte (PCB). Bei einem PCB-Rahmen kann die Leiterplatte einseitig (z.B. eine Kupferschicht), zweiseitig (z.B. zwei Kupferschichten auf beiden Seiten des isolierenden Körpers) oder mehrschichtig (z.B. Außen- und Innenlagen aus Kupfer im Wechsel mit Schichten aus isolierendem Material) sein. In einer weiteren Ausführungsform ist der Rahmen 102 ein Formkörper aus Kunststoff. Es können auch andere Rahmen mit einer darin ausgebildeten Kavität verwendet werden.
  • Der Rahmen 102 kann ferner zweite Metallbahnen 114 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 und Durchkontaktierungen 116 beinhalten, die einige oder alle der ersten Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 elektrisch mit einigen oder allen der zweiten Metallbahnen 114 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 verbinden. Die Metallbahnen 110, 114 an jeder Hauptfläche 106, 108 des isolierenden Körpers 104 sind jeweils durch ein Isoliermaterial 118 voneinander getrennt, wie z.B. durch eine Fotolackmaske, die beim galvanischen Abscheiden der Metallbahnen 110, 114 und Durchkontaktierungen 116 bei einem PCB-Rahmen verwendet wird. Die Kavität 112 ist in einem Bereich des isolierenden Körpers 104 ohne elektrisch leitfähige Durchkontaktierungen ausgebildet. Der hier verwendete Begriff „Durchkontaktierung“ bezeichnet eine kleine Öffnung oder Bohrung in einem Isoliermaterial, die eine leitende Verbindung zwischen verschiedenen Schichten ermöglicht. Das heißt, Durchkontaktierungen sind mechanische Strukturen, die elektrische Verbindungen zwischen bestimmten Schichten des Rahmens 102 ermöglichen.
  • Der Rahmen 102 kann zwei Schichten von Metallbahnen 110, 114, wie in 1 dargestellt, oder mehr als zwei Schichten von Metallbahnen aufweisen. In beiden Fällen verbinden die Durchkontaktierungen 116 einige oder alle der ersten Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 elektrisch mit einigen oder allen der zweiten Metallbahnen 114 an der zweiten Hauptfläche 108 des isolierenden Körpers 104. Im Falle, dass der Rahmen 102 mehr als zwei Schichten von Metallbahnen 110, 114 aufweist, würden die Durchkontaktierungen 116 in mehr als einer Isolierschicht 118 des Rahmens 102 bereitgestellt.
  • Die im isolierenden Körper 104 des Rahmens 102 gebildete Kavität 112, die frei von Durchkontaktierungen ist, ist mit einem thermisch und/oder elektrisch leitfähigen Material 120 gefüllt. Das die Kavität 112 füllende wärme- und/oder elektrisch leitfähige Material 120 weist eine andere Zusammensetzung auf als die Metallbahnen 110, 114 und die elektrisch leitfähigen Durchkontaktierungen 116. Das heißt, das die Kavität 112 füllende wärme- und/oder elektrisch leitfähige Material 120 kann ein anderes Material umfassen als die Metallbahnen 110, 114 und die elektrisch leitfähigen Durchkontaktierungen 116 (z.B. gehärtete Silberpaste für das Material 120, das die Kavität 112 füllt und Cu für die Metallbahnen 110, 114 und Durchkontaktierungen 116), oder das wärme- und/oder elektrisch leitfähige Material 120, das die Kavität 112 füllt, kann die gleiche Art von Material umfassen wie die Metallbahnen 110, 114 und Durchkontaktierungen 116, jedoch mit einem oder mehreren strukturellen und/oder chemischen Unterschieden wie Reinheitsgrad, Konzentrationsgrad der Einzelteile usw. (z.B. gehärtete Cu-Paste mit einem Cu-Reinheitsgrad von weniger als 99,99% für das die Kavität 112 füllende Material 120 und mindestens 99,99% reines Cu für die Metallbahnen 110, 114 und Durchkontaktierungen 116). Da das die Kavität 112 füllende wärme- und/oder elektrisch leitfähige Material 120 zu einem anderen Zeitpunkt und/oder durch einen anderen Prozess als die Metallbahnen 110, 114 und Durchkontaktierungen 116 gebildet wird, hat das die Kavität 112 füllende Material 120 nicht die gleiche Zusammensetzung wie die Metallbahnen 110, 114 und Durchkontaktierungen 116 - auch wenn sie die gleiche Art von Material (z.B. Cu) enthalten. Im Falle einer Leiterplatte können die Metallbahnen 110, 114 in eine oder mehrere auf und/oder zwischen den Schichten des isolierenden Körpers 104 laminierte Kupferblechschichten gemustert sein. Die elektrisch leitfähigen Durchkontaktierungen 116 können beschichtete Durchgangslöcher sein, die im isolierenden Körper 104 ausgebildet sind. In einer Ausführungsform umfassen die Metallbahnen 110, 114 und die elektrisch leitfähige Durchkontaktierungen 116 galvanisiertes Kupfer, das durch elektrochemische Abscheidung (ECD) gebildet ist.
  • Die Metallbahnen 110, 114 können als Leiterbahnen zur Signalumverteilung an einer oder an beiden Hauptflächen 106, 108 des isolierenden Körpers 104 ausgebildet sein und/oder als leitfähige Pads zum Befestigen eines oder mehrerer Halbleiterchips 122 am Rahmen 102 des Halbleitergehäuses 100 und/oder zum Befestigen des Halbleitergehäuses 100 an einem anderen Halbleitergehäuse oder an einer Leiterplatte. Beispielsweise können ein oder mehrere Halbleiterchips 122 an der ersten Hauptfläche 106 des isolierenden Körpers 104 am Rahmen 102 befestigt und elektrisch mit den ersten Metallbahnen 110 und dem thermisch und/oder elektrisch leitfähigen Material 120 verbunden sein, das die im isolierenden Körper 104 gebildete Kavität 112 füllt. Das Halbleitergehäuse 100 kann an der zweiten Hauptfläche 108 des isolierenden Körpers 104 an einem anderen Halbleitergehäuse oder an einer Leiterplatte (nicht dargestellt) befestigt sein.
  • Eine Chipverbindung 124 wie Drahthöcker, Metallsäulen, vertikale Bonddrähte usw. kann verwendet werden, um die Chip-Pads 126 auf jedem Halbleiterchip 122 an entsprechenden Pads zu befestigen, die in den ersten Metallbahnen 110 ausgebildet sind. Ein Chipbefestigungsmaterial 128 kann verwendet werden, um die Chipverbindung 124 mit den in den ersten Metallbahnen 110 ausgebildeten Pads zu verbinden. Das Chipbefestigungsmaterial 128 kann die gleiche oder eine unterschiedliche Zusammensetzung wie das wärme- und/oder elektrisch leitfähige Material 120 aufweisen, das die im isolierenden Körper 104 des Rahmens 102 gebildete Kavität 112 füllt. So können beispielsweise das Chipbefestigungsmaterial 128 und das die Kavität 112 füllende wärme- und/oder elektrisch leitfähige Material 120 unter Benutzung eines gemeinsamen Abscheideverfahrens wie Siebdruck geformt sein.
  • In einer Ausführungsform umfasst das wärme- und/oder elektrisch leitfähige Material 120, das die im isolierenden Körper 104 gebildete Kavität 112 füllt, eine gehärtete Silberpaste. In einer weiteren Ausführungsform umfasst das wärme- und/oder elektrisch leitfähige Material 120, das die im isolierenden Körper 104 gebildete Kavität 112 füllt, eine gehärtete Kupferpaste. In einer weiteren Ausführungsform umfasst das wärme- und/oder elektrisch leitfähige Material 120, das die im isolierenden Körper 104 gebildete Kavität 112 füllt, ein Nanokohlenstoffmaterial. In einer weiteren Ausführungsform umfasst das wärme- und/oder elektrisch leitfähige Material 120, das die im isolierenden Körper 104 gebildete Kavität 112 füllt, eine gehärtete Lotpaste wie SAC305, eine bleifreie Legierung mit 96,5% Zinn, 3% Silber und 0,5% Kupfer. Weitere andere Arten von wärme- und/oder elektrisch leitfähigem Material können die im isolierenden Körper 104 gebildete Kavität 112 füllen.
  • In jedem Fall ist die Kavität 112 in einem Bereich des isolierenden Körpers 104 ohne elektrisch leitfähige Durchkontaktierungen ausgebildet und das thermisch und/oder elektrisch leitfähige Material 120, das die Kavität 112 füllt, weist eine andere Zusammensetzung auf (z.B. gehärtete Silberpaste, gehärtete Kupferpaste, Nanokohlenstoff oder gehärtete Lotpaste) als die Metallbahnen 110, 114 und elektrisch leitfähigen Durchkontaktierungen 116 (z.B. galvanisiertes Kupfer) des Rahmens 102. Auf diese Weise ist der thermisch und/oder elektrisch leitfähige Pfad, den das thermisch und/oder elektrisch leitfähige Material 120, das die Kavität 112 im isolierenden Körper 104 füllt, bereitstellt, nicht durch Designregeln für Durchkontaktierungen oder durch Prozessierungseinschränkungen und Toleranzen für Durchkontaktierungen eingeschränkt. So kann beispielsweise eine typische thermische PCB-Durchkontaktierung eine Fläche von etwa 0,5 mm2 und einen minimalen Durchkontaktierung-zu-Durchkontaktierung-Abstand von etwa 40 µm aufweisen. Diese Abmessungen begrenzen die Anzahl der Durchkontaktierungen, die unter einem thermischen Hotspot oder einem beliebigen Bereich eines Halbleiterchips platziert werden können, an dem die Temperatur des Halbleiterchips tendenziell höher ist, was sich auf die Wärmeleistung des Gehäuses auswirkt. So kann beispielsweise im Falle eines Leistungshalbleiterchips ein starker elektrischer Durchfluss einen thermischen Hotspot erzeugen, der einen Punkt unkontrollierten Einschaltens erreichen könnte. Bei weiter steigender Temperatur können bleibende Schäden entstehen.
  • Durch das Auslassen von thermischen Durchkontaktierungen unterhalb eines oder mehrerer thermischer Hotspots eines Halbleiterchips zugunsten der hierin beschriebenen gefüllten Kavität kann die Gesamtgröße des Rahmens 102 reduziert werden und/oder der thermische Widerstand des thermisch und/oder elektrisch leitfähigen Pfades, der durch das die Kavität 112 füllende thermisch und/oder elektrisch leitfähige Material 120 im isolierenden Körper 104 des Rahmens 102 bereitgestellt wird, kann im Vergleich zur Verwendung von Durchkontaktierungen niedriger sein, wodurch die Gesamtkosten des Gehäuses reduziert und/oder die thermische Leistung des Gehäuses 100 verbessert wird. In einer Ausführungsform weist das die Kavität 112 im isolierenden Körper 104 füllende wärme- und/oder elektrisch leitfähige Material 120 eine Fläche auf, die mindestens 10x, z.B. mindestens 100x, z.B. mindestens 200x, z.B. mindestens 300x, z.B. mindestens 400x, z.B. mindestens 500x die Durchschnittsfläche der einzelnen Durchkontaktierungen 116 außerhalb des Bereichs des Kavität 112 beträgt.
  • Das wärme- und/oder elektrisch leitfähige Material 120, das die Kavität 112 im isolierenden Körper 104 des Rahmens 102 füllt, kann auch eine Dicke aufweisen, die kleiner als die Mindestdicke ist, die durch Walzen/Stanzen eines Cu-Blocks aus einem Cu-Blech realisiert werden kann. Ein solcher Cu-Block weist eine typische Mindestdicke von etwa 125 µm auf, während das die Kavität 112 im isolierenden Körper 104 füllende wärme- und/oder elektrisch leitfähige Material 120 eine Dicke von weniger als 100 µm oder sogar weniger als 80 µm aufweisen kann, wodurch der thermische Widerstand des thermisch und/oder elektrisch leitfähigen Pfades, der durch das die Kavität 112 füllende wärme- und/oder elektrisch leitfähige Material 120 im Vergleich zur Verwendung eines Cu-Blocks bereitgestellt wird, weiter verringert wird.
  • In einer Ausführungsform ist mindestens ein Halbleiterchip 122, der im Halbleitergehäuse 100 enthalten ist, ein Leistungshalbleiterchip, wie beispielsweise ein Leistungs-MOSFET-Chip (Metalloxid-Halbleiter-Feldeffekttransistor), IGBT-Chip (Bipolartransistor mit isoliertem Gate), HEMT-Chip (Transistor mit hoher Elektronenbeweglichkeit), Leistungsdiode, etc. Ein Hochleistungsanschluss 127, wie beispielsweise ein Drain-, Kollektor- oder Kathodenanschluss des Leistungshalbleiterchips 122, der der ersten Hauptfläche 106 des isolierenden Körpers 104 zugewandt ist, ist elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material 120 verbunden, das die Kavität 112 im isolierenden Körper 104 füllt. Der Hochleistungsanschluss 127 des Leistungshalbleiterchips 122 ist gemäß dieser Ausführungsform elektrisch durch das thermisch und/oder elektrisch leitfähige Material 120, das die Kavität 112 in dem isolierenden Körper 104 füllt, mit einer Metallbahn 114' an der zweiten Hauptfläche 108 des isolierenden Körpers 104 verbunden, anstatt durch eine Vielzahl von Durchkontaktierungen oder einen Cu-Block. Das Halbleitergehäuse 100 kann einen einzelnen Halbleiterchip 122 oder mehr als einen Halbleiterchip 122 beinhalten. Ein einzelner Halbleiterchip 122 ist in 1 nur zur besseren Veranschaulichung dargestellt.
  • Mindestens ein Halbleiterchip 122, der am Rahmen 102 des Gehäuses 100 befestigt ist, kann mehr als einen thermischen Hotspot oder mehr als einen Bereich aufweisen, in dem die Chiptemperatur tendenziell höher ist. In einer Ausführungsform beinhaltet der Rahmen 102 ferner mindestens eine zweite Kavität 130, die im isolierenden Körper 104 ausgebildet ist. Die zweite Kavität 130 ist seitlich von der ersten Kavität 112 beabstandet und kann kleiner als die erste Kavität 112 sein. Die zweite Kavität 130 ist ebenfalls mit einem thermisch und/oder elektrisch leitfähigen Material 132 gefüllt, das eine andere Zusammensetzung aufweist als die Metallbahnen 110, 114 und Durchkontaktierungen 116 des Rahmens 102 und das einen zusätzlichen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und zweiten Hauptfläche 106, 108 des isolierenden Körpers 104 darstellt. Im Falle eines Leistungshalbleiterchips 122 kann ein zweiter Hochleistungsanschluss 129 des Leistungshalbleiterchips 122, der der ersten Hauptfläche 106 des isolierenden Körpers 104 zugewandt ist, elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material 132 verbunden sein, das die zweite Kavität 130 füllt, die in dem isolierenden Körper 104 ausgebildet ist. Der zweite Hochleistungsanschluss 129 des Leistungshalbleiterchips 122 ist gemäß dieser Ausführungsform elektrisch mit einer Metallbahn 114" an der zweiten Hauptfläche 108 des isolierenden Körpers 104 durch das thermisch und/oder elektrisch leitfähige Material 132 verbunden, das die zweite Kavität 130 in dem isolierenden Körper 104 füllt, anstatt durch eine Vielzahl von Durchkontaktierungen oder einen Cu-Block.
  • Das wärme- und/oder elektrisch leitfähige Material 132, das die zweite Kavität 130 füllt, die in dem isolierenden Körper 104 gebildet ist, kann die gleiche Zusammensetzung aufweisen wie das wärme- und/oder elektrisch leitfähige Material 120, das die erste Kavität 112 füllt, die in dem isolierenden Körper 104 ausgebildet ist. In einer Ausführungsform umfasst das thermisch und/oder elektrisch leitfähige Material 120, das die erste Kavität 112 ausfüllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste, das thermisch und/oder elektrisch leitfähige Material 132, das die zweite Kavität 130 ausfüllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste, und die Metallbahnen 110, 114 und elektrisch leitfähigen Durchkontaktierungen 116 des Rahmens 102 umfassen galvanisiertes Kupfer. So kann beispielsweise das wärme- und/oder elektrisch leitfähige Material 120, das die erste Kavität 112, die im isolierenden Körper 104 ausgebildet ist, füllt, und das wärme- und/oder elektrisch leitfähige Material 132, das die zweite Kavität 130, die im isolierenden Körper 104 ausgebildet ist, füllt, unter Verwendung eines gemeinsamen Abscheidungsverfahrens, wie beispielsweise Siebdruck, ausgebildet sein, während die Metallbahnen 110, 114 und die elektrisch leitfähigen Durchkontaktierungen 116 des Rahmens 102 durch ein Galvanisierungsverfahren, wie beispielsweise ECD, ausgebildet sein können.
  • In Fortführung des Beispiels eines Leistungshalbleiterchips kann der Leistungshalbleiterchip 122 auch Niederspannungsanschlüsse wie I/O-Anschlüsse (Eingangs-/Ausgangsanschlüsse), Sensoranschlüsse wie Spannungs-, Strom- und/oder Temperaturfühleranschlüsse usw. aufweisen, die elektrisch durch die Durchkontaktierungen 116 und durch die Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 mit den Metallbahnen 114 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 verbunden sind.
  • Das Halbleitergehäuse 100 kann auch eine Verkapselung 134 beinhalten, die jeden Halbleiterchip 122 an der ersten Hauptfläche 106 des isolierenden Körpers 104 einkapselt. In einer Ausführungsform ist der Rahmen 102 eine Leiterplatte und die Verkapselung 134 eine Formmasse.
  • Gemäß der in 1 dargestellten Ausführungsform ist das wärme- und/oder elektrisch leitfähige Material 120, 132, das die Kavitäten 112, 130 füllt, die im isolierenden Körper 104 des Rahmens 102 ausgebildet sind, nicht durch eine Metallbahn an der ersten Hauptfläche 106 des isolierenden Körpers 104 bedeckt. Somit ist der in 1 dargestellte Halbleiterchip 122 durch die Chipverbindung 124 an dem thermisch und/oder elektrisch leitfähigen Material 120, 132, das die Kavitäten 112, 130 füllt, an der ersten Hauptfläche 106 des isolierenden Körpers 104 ohne eine dazwischenliegende Metallbahn befestigt. Weiterhin endet gemäß dieser Ausführungsform jede Kavität 112, 130 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 an einer Metallbahn 114', 114". Der Halbleiterchip 122 ist durch das wärme- und/oder elektrisch leitfähige Material 120, 132, das diejenige Kavität 112, 130 füllt, elektrisch mit derjenigen Metallbahn 114 verbunden, die die entsprechende Kavität 112, 130 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 begrenzt. Die Metallbahnen 114, die die Kavitäten 112, 130 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 abschließen, können als Pads zur Befestigung an einem anderen Halbleitergehäuse oder an einer Leiterplatte, wie beispielsweise einer gedruckten Leiterplatte (nicht dargestellt), ausgebildet sein und sind im Vergleich zu dem wärme- und/oder elektrisch leitfähigen Material 120, 132, das die Kavitäten 112, 130 füllt, relativ dünn. In einer Ausführungsform haben die Metallbahnen 114, die die Kavitäten 112, 130 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 abschließen, eine Dicke von etwa 15 µm bis 20 µm.
  • 2 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses 200. Das in 2 dargestellte Halbleitergehäuse 200 ist ähnlich dem in 1 dargestellten Halbleitergehäuse 100. Im Unterschied dazu jedoch endet zumindest die erste Kavität 112, die im isolierenden Körper 104 des Rahmens 102 gebildet ist, an einer Metallbahn 110' an der ersten Hauptfläche 106 des isolierenden Körpers 104 in 2. Der Halbleiterchip 122 ist an der Metallbahn 110' befestigt, die die erste Kavität 112 an der ersten Hauptfläche 106 des isolierenden Körpers 104 begrenzt, und ist durch die Metallbahn 110', die die Kavität 112 an der ersten Hauptfläche 106 des isolierenden Körpers 104 begrenzt, elektrisch mit dem thermisch und/oder elektrisch leitenden Material 120 verbunden, das die erste Kavität 112 füllt. Das wärme- und/oder elektrisch leitfähige Material 120, 132, das die Kavitäten 112, 130 füllt, die im isolierenden Körper 104 ausgebildet sind, ist nicht durch eine Metallbahn an der zweiten Hauptfläche 108 des isolierenden Körpers 104 abgedeckt.
  • Die Metallbahn 110', die die erste Kavität 112 an der ersten Hauptfläche 106 des isolierenden Körpers 104 begrenzt, trennt die Verkapselung 134 von dem die erste Kavität 112 füllenden thermisch und/oder elektrisch leitfähigen Material 120. Im Falle einer Verkapselung 134 aus Formmasse wird die Möglichkeit einer Delamination zwischen der Verkapselung 134 aus Formmasse und dem die erste Kavität 112 füllenden thermisch und/oder elektrisch leitfähigen Material 120 dadurch ausgeschlossen, dass die erste Kavität 112 an der ersten Hauptfläche 106 des isolierenden Körpers 104 mit einer Metallbahn 110' abgeschlossen ist. Im Falle, dass das die Kavität füllende Material gehärtete Lotpaste ist, schwächt die Metallbahn 110', die die erste Kavität 112 an der ersten Hauptfläche 106 des isolierenden Körpers 104 begrenzt, auch die Berührung von wiedergeschmolzenem Lot mit der Verkapselung 134 aus Formmasse ab. Andere Hohlräume 130, die im isolierenden Körper 104 des Packungsrahmens 102 gebildet sind, können an der ersten Hauptfläche 106 des isolierenden Körpers 104 auch an einer Metallbahn enden.
  • 3 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses 300. Das in 3 dargestellte Halbleitergehäuse 300 ist ähnlich dem in 1 dargestellten Halbleitergehäuse 100. Im Unterschied dazu jedoch beinhaltet das Halbleitergehäuse 300 in 3 weiterhin einen Logikhalbleiterchip 302, der an einer Seite des ersten Halbleiterchips 122 befestigt ist, die vom Rahmen 102 weg zeigt. In einer Ausführungsform ist der erste Halbleiterchip 122 ein Leistungstransistorchip wie ein Leistungs-MOSFET-Chip, IGBT-Chip, HEMT-Chip usw. und der Logikchip 302 beinhaltet eine Steuerungs- und/oder Treiberschaltung zum Steuern des Leistungstransistorchips 122. Der Logikchip 302 kann an dem Leistungstransistorchip 122 durch ein Chipbefestigungsmaterial 304 wie Lot, Klebstoff usw. befestigt sein. Der Logikchip 302 kann mit einigen der Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 durch elektrische Leiter 306, wie beispielsweise Bonddrähte, elektrisch verbunden sein.
  • 4 veranschaulicht eine partielle Schnittansicht einer weiteren Ausführungsform eines Halbleitergehäuses 400. Das in 4 dargestellte Halbleitergehäuse 400 ist ähnlich dem in 3 dargestellten Halbleitergehäuse 300. Im Gegensatz dazu ist der Logikhalbleiterchip jedoch in 4 an der ersten Hauptfläche 106 des isolierenden Körpers 104 am Rahmen 102 und nicht an dem Leistungstransistorhalbleiterchip 122 befestigt. Der Logikchip 302 hat Pads 402, die durch die gleiche oder eine unterschiedliche Verbindung 404 wie der Leistungstransistorchip 122 am Rahmen 102 befestigt sind.
  • 5 veranschaulicht eine Ausführungsform eines Verfahrens zur Herstellung der hierin beschriebenen Halbleitergehäuse 100, 200, 300, 400. Die 6A bis 6D veranschaulichen jeweils einen Teilschnitt in verschiedenen Phasen des Herstellungsprozesses.
  • Das Verfahren beinhaltet das Bereitstellen eines Rahmens, wie beispielsweise einer Leiterplatte, eines Kunststoffformkörpers usw. (Block 500). Im Rahmen werden dann eine oder mehrere Kavitäten gebildet (Block 502). Die eine oder mehreren Kavitäten können im Rahmen z.B. als Teil eines typischen PCB- oder Kunststoffspritzgießprozesses geformt werden. Anschließend werden Metallbahnen und elektrisch leitfähige Durchkontaktierungen gebildet. Im Falle von Kupferbahnen und Kupferdurchkontaktierungen können die Leiterbahnen und Durchkontaktierungen mit einem ECD-Oberflächenbeschichtungsverfahren galvanisch abgeschieden werden. Mit ECD werden Cu-Bahnen auf Bereichen der Hauptflächen des isolierenden Körpers des Rahmens gebildet, die nicht von einer Galvanisiermaske, wie beispielsweise einem Fotolack, abgedeckt sind und auf Seitenwänden von Durchgangslöchern, die im isolierenden Körper ausgebildet sein, wird Cu galvanisch abgeschieden.
  • 6A zeigt den Rahmen 102 nach der Bildung eines oder mehrerer Hohlräume 112, 130 im isolierenden Körper 104 und nach der Bildung der Metallbahnen 110, 114 und elektrisch leitfähigen Durchkontaktierungen 116.
  • Jede Kavität 112, 130, die im isolierenden Körper 104 des Rahmens 102 ausgebildet ist, wird dann mit einem thermisch und/oder elektrisch leitfähigen Material 120, 132 gefüllt, das eine andere Zusammensetzung aufweist als die Metallbahnen 110, 114 und elektrisch leitfähigen Durchkontaktierungen 116 des Rahmens 102 (Block 506). In einer Ausführungsform wird jede Kavität 112, 130, die im isolierenden Körper 104 des Rahmens 102 ausgebildet ist, durch Siebdrucken einer elektrisch leitfähigen Paste 600 in jede Kavität 112, 130 und auf Zwischenverbindungen, die in den Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 ausgebildet sind, gefüllt. So kann beispielsweise die elektrisch leitfähige Paste 600 eine Sinter-Silberpaste, eine SinterKupferpaste oder eine Sinter-Lotpaste sein und die Metallbahnen 110, 114 und Durchkontaktierungen 116 können galvanisiertes Kupfer sein, das durch ECD gebildet ist. Jede gefüllte Kavität 112, 130 bietet einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und zweiten Hauptfläche 106, 108 des isolierenden Körpers 104.
  • 6B zeigt den Rahmen 102 nachdem jede Kavität 112, 130, die im isolierenden Körper 104 ausgebildet ist, ist mit der elektrisch leitfähigen Paste 600 gefüllt ist.
  • Einer oder mehrere Halbleiterchips 122 werden dann an der ersten Hauptfläche 106 des isolierenden Körpers 104 am Rahmen 102 befestigt (Block 508). Mindestens ein Halbleiterchip 122 ist elektrisch mit den Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 und mit der elektrisch leitfähigen Paste 600 in jeder Kavität 112, 130, die im isolierenden Körper 104 ausgebildet ist, verbunden. Die elektrisch leitfähige Paste 600, die durch Siebdruck auf die in den Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 ausgebildeten Verbindungspads abgeschieden ist, wirkt als Chipanbringungsmaterial, das die Chipverbindung 124 mit den Pads des Rahmens 102 verbindet. In einer Ausführungsform ist mindestens ein Halbleiterchip 122 an dem Rahmen 102 an der ersten Hauptfläche 106 des isolierenden Körpers 104 durch Flip-Chip-Bonden eines Hochleistungsanschlusses 127 des Halbleiterchips 122 an die elektrisch leitfähige Paste 600 in der ersten Kavität 112, die im isolierenden Körper 104 ausgebildet ist, und durch Flip-Chip-Bonden von Niederspannungsanschlüssen des Halbleiterchips 122 an die in den Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 ausgebildeten Verbindungspads befestigt.
  • 6C zeigt den Rahmen 102, nachdem jeder Chip 122 an der ersten Hauptfläche 106 des isolierenden Körpers 104 am Rahmen 102 befestigt ist. Zusätzliche Chips können an der zweiten Hauptfläche 108 des isolierenden Körpers 104 und/oder an einem oder mehreren der Chips 122, die an der ersten Hauptfläche 106 des isolierenden Körpers 104 befestigt sind, angebracht werden, wie z.B. in 3 dargestellt.
  • Das Halbleitergehäuse wird dann einem Reflow-Prozess unterzogen, bei dem die in jede Kavität 112, 130 und auf die in den Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104 gebildeten Verbindungspads gedruckte elektrisch leitfähige Paste 600 bei erhöhter Temperatur (und optional erhöhtem Druck) wiederaufgeschmolzen und dann bis zum Aushärten abgekühlt wird, um das Chipbefestigungsmaterial 128 zu bilden, das die Chipverbindung 124 am Rahmen 102 und am thermisch und/oder elektrisch leitfähigen Material 120, 132, das jede im isolierenden Körper 104 des Rahmens 102 gebildete Kavität 112, 130 füllt, befestigt. Jeder Halbleiterchip 122, der an der ersten Hauptfläche 106 des isolierenden Körpers 104 am Rahmen befestigt ist, wird dann mit einer Verkapselung 134, wie beispielsweise einer Formmasse, verkapselt (Block 510). Es können weitere Prozesse wie Entgraten, Markieren, Vereinzeln usw. durchgeführt werden.
  • 6D zeigt den Rahmen 102 nach dem Reflow- und Verkapselungsprozess.
  • Die 7A bis 7C veranschaulichen verschiedene Schichten des hierin beschriebenen Halbleitergehäuserahmens 102. 7A zeigt die Metallbahnen 110 an der ersten Hauptfläche 106 des isolierenden Körpers 104, 7C zeigt die Metallbahnen 114 an der zweiten Hauptfläche 108 des isolierenden Körpers 104 und 7B zeigt die Durchkontaktierungen 116, die die Metallbahnen 110, 114 an den gegenüberliegenden Hauptflächen 106, 108 des isolierenden Körpers 104 elektrisch verbinden. Die Metallbahnen 110, 114 können als Leiterbahnen 110a, 114a zur Signalumverteilung an einer oder beiden Hauptflächen 106, 108 des isolierenden Körpers 104 ausgebildet sein und/oder als leitfähige Pads 110b, 114b zur Befestigung eines oder mehrerer Halbleiterchips am Rahmen 102 und/oder zur Befestigung des Rahmens 102 an einem anderen Halbleitergehäuse oder an einer Leiterplatte (nicht dargestellt) ausgebildet sein, wie zuvor hierin beschrieben.
  • Mindestens ein Bereich des isolierenden Körpers 104 ist frei von elektrisch leitfähigen Durchkontaktierungen. Ein solcher Bereich wird durch ein gestricheltes Kästchen in den 7A bis 7C veranschaulicht. Wie in 7B dargestellt, die eine Durchkontaktierungsschicht des isolierenden Substrats 104 darstellt, werden elektrisch leitfähige Durchkontaktierungen 116 in mindestens einem Bereich des isolierenden Substrats 104 weggelassen. Jeder dieser von Durchkontaktierungen freien Bereiche ist für die Bildung einer Kavität 112/130 im isolierenden Körper 104 reserviert. Jede Kavität 112/130 im isolierenden Körper 104 wird anschließend mit einem thermisch und/oder elektrisch leitfähigen Material 120/132 gefüllt, das eine andere Zusammensetzung aufweist als die Metallbahnen 110, 114 und Durchkontaktierungen 116 des Rahmens 102, um einen oder mehrere separate thermisch und/oder elektrisch leitfähige Pfade zwischen den ersten und zweiten Hauptflächen 106, 108 des isolierenden Körpers 104 bereitzustellen, wie zuvor hierin beschrieben. In 7C können die separaten Pads 114b an der zweiten Hauptfläche 108 des isolierenden Körpers 104, die sich innerhalb des für eine Kavität reservierten, von Durchkontaktierungen freien Bereichs befinden, zu einem einzigen Pad verbunden werden.
  • Begriffe wie „erste“, „zweite“ und dergleichen werden zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind nicht einschränkend gedacht. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
  • Wie hierin verwendet, sind die Begriffe „Haben“, „Enthalten“, „Einschließen“, „Umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein angegebener Elemente oder Merkmale hinweisen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Kontext nichts anderes bestimmt.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen für die spezifischen Ausführungsformen die gezeigt und beschrieben werden, eingesetzt werden können, ohne vom Geltungsbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken. Daher ist vorgesehen, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt wird.

Claims (21)

  1. Halbleitergehäuse, umfassend: einen Rahmen, der einen isolierenden Körper mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, eine erste Vielzahl von Metallbahnen an der ersten Hauptfläche und eine erste Kavität in dem isolierenden Körper umfasst; ein wärme- und/oder elektrisch leitfähiges Material, das die erste Kavität im isolierenden Körper füllt und eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist, wobei das wärme- und/oder elektrisch leitfähige Material einen wärme- und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt; und einen Halbleiterchip, der an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt und elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem thermisch und/oder elektrisch leitfähigen Material, das die erste Kavität in dem isolierenden Körper füllt, verbunden ist.
  2. Halbleitergehäuse nach Anspruch 1, wobei der Halbleiterchip ein Leistungshalbleiterchip ist, und wobei ein Hochleistungsanschluss des Leistungshalbleiterchips, der der ersten Hauptfläche des isolierenden Körpers zugewandt ist, elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material, das die erste Kavität in dem isolierenden Körper füllt, verbunden ist.
  3. Halbleitergehäuse nach Anspruch 2, wobei der Rahmen ferner eine oder mehrere zweite Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers und eine oder mehrere Durchkontaktierungen umfasst, die eine oder mehrere Metallbahnen der ersten Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers elektrisch mit der einen oder mehreren zweiten Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers verbinden, und wobei der Hochleistungsanschluss des Leistungshalbleiterchips elektrisch durch das die erste Kavität in dem isolierenden Körper füllende wärme- und/oder elektrisch leitende Material mit einer Metallbahn an der zweiten Hauptfläche des isolierenden Körpers verbunden ist.
  4. Halbleitergehäuse nach Anspruch 3, wobei das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material eine Fläche aufweist, die mindestens das 10-fache der durchschnittlichen Fläche der einzelnen Durchkontaktierungen beträgt.
  5. Halbleitergehäuse nach einem der Ansprüche 2 bis 4, wobei der Rahmen ferner eine zweite Kavität im isolierenden Körper umfasst, wobei die zweite Kavität kleiner als die erste Kavität ist und seitlich von der ersten Kavität beabstandet ist, wobei die zweite Kavität mit einem thermisch und/oder elektrisch leitfähigen Material gefüllt ist, das eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist und einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt, und wobei ein zweiter Hochleistungsanschluss des Leistungshalbleiterchips, der der ersten Hauptfläche des isolierenden Körpers zugewandt ist, elektrisch mit dem thermisch und/oder elektrisch leitfähigen Material, das die zweite Kavität im isolierenden Körper füllt, verbunden ist.
  6. Halbleitergehäuse nach einem der Ansprüche 2 bis 5, wobei der Leistungshalbleiterchip einen oder mehrere Niederspannungsanschlüsse umfasst, die elektrisch durch eine oder mehrere Durchkontaktierungen und eine oder mehrere der ersten Vielzahl von Metallbahnen mit einer oder mehreren zweiten Metallbahnen an der zweiten Hauptfläche des isolierenden Körpers verbunden sind.
  7. Halbleitergehäuse nach einem der Ansprüche 2 bis 6, ferner umfassend einen Logikhalbleiterchip, der an einer Seite des Leistungshalbleiterchips befestigt ist, die vom Rahmen weg zeigt oder der am Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt ist, wobei der Logikhalbleiterchip dazu konfiguriert ist, den Leistungshalbleiterchip zu steuern.
  8. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfasst, und wobei die erste Vielzahl von Metallbahnen galvanisch abgeschiedenes Kupfer umfasst.
  9. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material nicht durch eine Metallbahn an der ersten Hauptfläche des isolierenden Körpers abgedeckt ist, und wobei der Halbleiterchip an dem wärme- und/oder elektrisch leitfähigen Material an der ersten Hauptfläche des isolierenden Körpers befestigt ist.
  10. Halbleitergehäuse nach Anspruch 9, wobei die erste Kavität an einer Metallbahn an der zweiten Hauptfläche des isolierenden Körpers endet, und wobei der Halbleiterchip elektrisch durch das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material mit der Metallbahn verbunden ist, die die erste Kavität an der zweiten Hauptfläche des isolierenden Körpers begrenzt.
  11. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die erste Kavität an einer Metallbahn an der ersten Hauptfläche des isolierenden Körpers endet, wobei der Halbleiterchip an der Metallbahn befestigt ist, die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt, und wobei der Halbleiterchip elektrisch durch die Metallbahn, die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt, mit dem thermisch und/oder elektrisch leitenden Material verbunden ist, das die erste Kavität füllt.
  12. Halbleitergehäuse nach Anspruch 11, wobei das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material nicht durch eine Metallbahn an der zweiten Hauptfläche des isolierenden Körpers abgedeckt ist.
  13. Halbleitergehäuse nach Anspruch 11 oder Anspruch 12, wobei der Halbleiterchip an der ersten Hauptfläche des isolierenden Körpers mit einer Formmasse verkapselt ist, und wobei die Metallbahn, die die erste Kavität an der ersten Hauptfläche des isolierenden Körpers begrenzt, die Formmasse von dem die erste Kavität füllenden thermisch und/oder elektrisch leitfähigen Material trennt.
  14. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Rahmen ferner eine zweite Kavität in dem isolierenden Körper umfasst, wobei die zweite Kavität kleiner als die erste Kavität ist und seitlich von der ersten Kavität beabstandet ist, wobei die zweite Kavität mit einem thermisch und/oder elektrisch leitfähigen Material gefüllt ist, das eine andere Zusammensetzung als die erste Vielzahl von Metallbahnen aufweist und einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt, und wobei der Halbleiterchip elektrisch mit dem die zweite Kavität in dem isolierenden Körper füllenden thermisch und/oder elektrisch leitfähigen Material verbunden ist.
  15. Halbleitergehäuse nach Anspruch 14, wobei das die zweite Kavität füllende wärme- und/oder elektrisch leitfähige Material die gleiche Zusammensetzung aufweist wie das die erste Kavität füllende wärme- und/oder elektrisch leitfähige Material.
  16. Halbleitergehäuse nach Anspruch 14 oder Anspruch 15, wobei das wärme- und/oder elektrisch leitfähige Material, das die erste Kavität füllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfasst, wobei die erste Vielzahl von Metallbahnen galvanisch abgeschiedenes Kupfer umfasst, und wobei das wärme- und/oder elektrisch leitfähige Material, das die zweite Kavität füllt, eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste umfasst.
  17. Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst: Ausbilden einer Kavität in einem isolierenden Körper eines Rahmens, wobei der isolierende Körper eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche und eine erste Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers aufweist; Füllen der ersten Kavität im isolierenden Körper mit einem thermisch und/oder elektrisch leitfähigen Material mit einer anderen Zusammensetzung als die erste Vielzahl von Metallbahnen, wobei das elektrisch leitfähige Material einen thermisch und/oder elektrisch leitfähigen Pfad zwischen der ersten und der zweiten Hauptfläche des isolierenden Körpers bereitstellt; und Anbringen eines Halbleiterchips an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers, derart, dass der Halbleiterchip elektrisch mit der ersten Vielzahl von Metallbahnen und mit dem die erste Kavität im isolierenden Körper füllenden thermisch und/oder elektrisch leitfähigen Material verbunden ist.
  18. Verfahren nach Anspruch 17, wobei das Füllen der ersten Kavität im isolierenden Körper mit dem wärme- und/oder elektrisch leitfähigen Material umfasst: Siebdrucken einer elektrisch leitfähigen Paste in die erste Kavität und auf Verbindungspads, die in der Vielzahl von Metallbahnen an der ersten Hauptfläche des isolierenden Körpers ausgebildet sind.
  19. Verfahren nach Anspruch 18, wobei die elektrisch leitfähige Paste eine Silberpaste, eine Kupferpaste oder eine Lotpaste ist, und wobei die erste Vielzahl von Metallbahnen durch elektrochemische Abscheidung vor dem Siebdrucken der elektrisch leitfähigen Paste gebildet wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Anbringen des Halbleiterchips an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers umfasst: Flip-Chip-Bonden eines Hochleistungsanschlusses des Halbleiterchips an das thermisch und/oder elektrisch leitfähige Material, das die erste Kavität im isolierenden Körper füllt, und Flip-Chip-Bonden einer Vielzahl von Niederspannungsanschlüssen des Halbleiterchips an Verbindungspads an der ersten Hauptfläche des isolierenden Körpers.
  21. Halbleitergehäuse, umfassend: einen Rahmen, der einen isolierenden Körper, erste Metallbahnen an einer ersten Hauptfläche des isolierenden Körpers, zweite Metallbahnen an einer zweiten Hauptfläche des isolierenden Körpers gegenüber der ersten Hauptfläche, Durchkontaktierungen, die einige oder alle der ersten Metallbahnen an der ersten Hauptfläche elektrisch mit einigen oder allen der zweiten Metallbahnen an der zweiten Hauptfläche verbinden, und eine Kavität, die in einem Bereich des isolierenden Körpers ohne elektrisch leitfähige Durchkontaktierungen ausgebildet ist, umfasst; eine gehärtete Silberpaste, eine gehärtete Kupferpaste, ein Nanokohlenstoffmaterial oder eine gehärtete Lotpaste, die die Kavität im isolierenden Körperfüllt; und einen Halbleiterchip, der an dem Rahmen an der ersten Hauptfläche des isolierenden Körpers befestigt und elektrisch mit einigen oder allen der ersten Metallbahnen und mit der gehärteten Silberpaste, der gehärteten Kupferpaste, dem Nanokohlenstoffmaterial oder der gehärteten Lotpaste verbunden ist, die die Kavität im isolierenden Körper ausfüllt.
DE102020103553.5A 2019-02-13 2020-02-12 Halbleitergehäuse mit einer gefüllten leitenden kavität Granted DE102020103553A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/274,991 US10770399B2 (en) 2019-02-13 2019-02-13 Semiconductor package having a filled conductive cavity
US16/274,991 2019-02-13

Publications (1)

Publication Number Publication Date
DE102020103553A1 true DE102020103553A1 (de) 2020-08-13

Family

ID=71738795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020103553.5A Granted DE102020103553A1 (de) 2019-02-13 2020-02-12 Halbleitergehäuse mit einer gefüllten leitenden kavität

Country Status (3)

Country Link
US (1) US10770399B2 (de)
CN (1) CN111564415A (de)
DE (1) DE102020103553A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP5285806B1 (ja) * 2012-08-21 2013-09-11 太陽誘電株式会社 高周波回路モジュール
FR3018953B1 (fr) * 2014-03-19 2017-09-15 St Microelectronics Crolles 2 Sas Puce de circuit integre montee sur un interposeur
US10510713B1 (en) * 2018-10-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and method of manufacturing the same

Also Published As

Publication number Publication date
CN111564415A (zh) 2020-08-21
US10770399B2 (en) 2020-09-08
US20200258842A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
WO2014197917A1 (de) Leistungsmodul
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE112007001992T5 (de) Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014114808A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102020103456A1 (de) Leistungsstufenvorrichtung mit Trägerrahmen für ein Leistungsstufenmodul und einen integrierten Induktor
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division