DE102019220492A1

DE102019220492A1 - Induktiver winkel- und/oder positionssensor

Info

Publication number: DE102019220492A1
Application number: DE102019220492.9A
Authority: DE
Inventors: Horst Theuss; Thomas Müller; Udo Ausserlechner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2021-06-24
Also published as: US20210190543A1; US11619520B2; CN113008121A

Abstract

Die vorliegende Offenbarung betrifft einen induktiven Winkel- und/oder Positionssensor (100) mit einer ersten Sensorkomponente (110) und einer relativ dazu beweglichen zweiten Sensorkomponente (120), wobei die erste Sensorkomponente (110) eine Erregerspule (111) und eine Empfangsspulen-Anordnung (112) mit zwei oder mehr einzelnen Empfangsspulen (112A, 112B) aufweist, und wobei die zweite Sensorkomponente (120) ein induktives Target (121) aufweist. Die erste Sensorkomponente (110) weist einen Halbleiterchip (113) mit einer integrierten Schaltung auf. Der Sensor (100) weist ein Gehäuse (114) auf, in dem der Halbleiterchip (113) angeordnet ist. Die einzelnen Empfangsspulen (112A, 112B) der Empfangsspulen-Anordnung (112) sind in mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen (200A, 200B) ausgestaltet, die innerhalb des Gehäuses (114) und/oder außerhalb auf einer Außenfläche (114a, 114b) des Gehäuses (114) angeordnet sind.

Description

Das vorliegende Konzept betrifft einen induktiven Winkel- und/oder Positionssensor. Einige Ausführungsbeispiele betreffen einen induktiven Winkel- und/oder Positionssensor mit einer Erregerspule, einem induktiven Target und einer Empfangsspulen-Anordnung sowie mit einem Gehäuse, wobei in dem Gehäuse ein Halbleiterchip angeordnet ist, und wobei die Empfangsspulen-Anordnung innerhalb oder außerhalb auf einer Außenfläche des Gehäuses angeordnet ist.
Positionssensoren werden eingesetzt, um eine Position zwischen zwei sich bewegenden Komponenten zu bestimmen. Die Position kann relativ oder absolut gemessen werden. Die zwei sich relativ zueinander bewegbaren Komponenten können hierbei beispielsweise eine lineare Bewegung ausüben. Denkbar wäre beispielsweise die Bestimmung der Position eines Schlittens in einer Schiene. Auch gekrümmte Bewegungsbahnen sind bei der Positionsbestimmung denkbar.
Winkelsensoren kommen hingegen primär bei rotatorischen Bewegungen zum Einsatz, um die Position zwischen zwei sich zueinander rotierenden Komponenten, wie zum Beispiel einem Rotor und einem Stator, zu bestimmen. Derartige Winkelsensoren werden beispielweise zur Bestimmung eines Lenkwinkels oder zur Bestimmung der Position einer Motorwelle und dergleichen eingesetzt.
Auch eine Kombination aus translatorischer und rotatorischer Bewegung zwischen zwei sich bewegenden Komponenten ist denkbar, wobei die absolute beziehungsweise relative Position der beiden Komponenten zueinander bestimmt werden kann.
Zur Bestimmung der Position beziehungsweise des Winkels zwischen zwei Komponenten gibt es unterschiedliche Verfahren und Vorrichtungen. Das hierin beschriebene Konzept beschäftigt sich mit Sensoren auf dem technischen Gebiet der induktiven Winkel- und/oder Positionsmessung.
Hierbei ist auf einer ersten Sensorkomponente, zum Beispiel auf einem Stator, eine Erregerspule angeordnet. Die Erregerspule wird mit einem Wechselstrom angeregt und erzeugt daraufhin ein entsprechendes Induktions- bzw. Magnetfeld. Eine zweite Sensorkomponente, beispielsweise ein Rotor, ist relativ zu der ersten Sensorkomponente translatorisch und/oder rotatorisch bewegbar. Auf der zweiten Sensorkomponente ist ein sogenanntes induktives Target vorgesehen. Dieses induktive Target empfängt das von der Erregerspule erzeugte Induktions- bzw. Magnetfeld. Das induktive Target ist elektrisch leitfähig, sodass sich in Reaktion auf das empfangene Induktions- bzw. Magnetfeld ein Induktionsstrom in dem induktiven Target ausbildet. Dieser induzierte Induktionsstrom wiederum verursacht ein entsprechendes Induktions- bzw. Magnetfeld in dem Target. Die erste Sensorkomponente, also beispielsweise der Stator, weist eine Empfangsspule auf, die das von dem Target erzeugte Induktions- bzw. Magnetfeld empfängt und in Reaktion hierauf ein Induktionssignal, zum Beispiel einen entsprechenden Induktionsstrom beziehungsweise eine Induktionsspannung, erzeugt. Die Signalstärke dieses Induktionssignals hängt dabei in erster Linie von der Position der beiden Sensorkomponenten zueinander ab und variiert somit in Abhängigkeit von der Position zwischen den beiden Sensorkomponenten. Somit kann, basierend auf einer Auswertung der Signalstärke des in der Empfangsspule induzierten Induktionssignals, die Position der beiden Sensorkomponenten zueinander bestimmt werden.
Dieses induktive Sensorprinzip unterscheidet sich somit von herkömmlichen Magnetfeldsensoren, die die Magnetfeldstärke eines, insbesondere permanenten, Magnetfelds messen. Dabei variiert die Magnetfeldstärke in Abhängigkeit der Position der beiden Sensorkomponenten zueinander. Ein weiterer Unterschied besteht beispielsweise in der Auswahl der Materialien. Während bei einem Magnetfeldsensor ferromagnetische Materialien verwendet werden, können bei induktiven Sensoren auch nicht-ferromagnetische Materialien mit elektrischer Leitfähigkeit, beispielsweise Aluminium, verwendet werden.
Magnetfeldsensoren können mit sehr kleinen Abmessungen hergestellt werden. Allerdings sind Magnetfeldsensoren anfällig gegenüber externen Störgrößen, die insbesondere aus der Anwesenheit von ferromagnetischen Materialien resultieren können. Somit kann die Zuverlässigkeit von Magnetfeldsensoren in Umgebungen mit vielen magnetischen Bauteilen teilweise stark variieren.
Induktive Winkel- und/oder Positionssensoren sind hingegen unempfindlich gegenüber ferromagnetischen Materialien. Der Einsatzbereich von induktiven Sensoren ist somit gegenüber dem Einsatzbereich von zuvor beschriebenen Magnetfeldsensoren deutlich erweitert. Außerdem sind induktive Sensoren im Wesentlichen unanfällig gegenüber äußeren Einflüssen wie zum Beispiel Staub, Schmutz oder Flüssigkeiten.
Je nachdem, wie empfindlich der induktive Sensor sein soll, oder wie groß die gewünschten Messdistanzen des induktiven Sensors sind, werden teils hohe Ströme in den jeweiligen Spulen induziert. Um eine gewünschte hohe Empfindlichkeit eines induktiven Sensors zu gewährleisten, sollten die Verluste und parasitären Induktivitäten hierbei möglichst gering gehalten werden. Dementsprechend sollten die Abmessungen der Wicklungen der jeweiligen Spulen auf die teils hohen Ströme ausgelegt sein. Die Spulen werden daher für gewöhnlich in Form von strukturierten Leiterbahnen auf Printplatten, sogenannten PCBs (PCB: Printed Circuit Board), hergestellt. Auf dem PCB wird lateral neben den strukturierten Leiterbahn-Spulen zusätzlich ein Chip-Package mit einer entsprechenden Schaltung zum Betrieb des induktiven Sensors auf dem PCB angeordnet. Wunschgemäß sollten induktive Sensoren möglichst klein sein. Jedoch benötigt sowohl die auf dem PCB strukturierte Leiterbahn-Spule als auch das daneben platzierte Chip-Gehäuse eine gewisse Mindest-Montagefläche. Zudem ist auch die auf einem PCB minimal realisierbare Leiterbahndicke ein zusätzlicher limitierender Faktor beim Miniaturisierungsgrad des Sensors.
Es wäre demnach wünschenswert, einen induktiven Winkel- und/oder Positionssensor bereitzustellen, der möglichst geringe Abmessungen und gleichzeitig eine hohe Empfindlichkeit gegenüber Änderungen des in der Empfangsspulen-Anordnung induzierten Induktionssignals aufweist.
Daher wird ein induktiver Winkel- und/oder Positionssensors mit den Merkmalen von Anspruch 1 vorgeschlagen. Ausführungsformen und weitere vorteilhafte Aspekte dieses induktiven Winkel- und/oder Positionssensors sind in den jeweils abhängigen Patentansprüchen genannt.
Der hierin beschrieben innovative induktive Winkel- und/oder Positionssensor kann, unter anderem, eine erste Sensorkomponente und eine relativ dazu bewegliche zweite Sensorkomponente aufweisen. Die erste Sensorkomponente kann eine Erregerspule und eine Empfangsspulen-Anordnung mit zwei oder mehr einzelnen Empfangsspulen aufweisen, und die zweite Sensorkomponente kann ein induktives Target aufweisen. Die Erregerspule kann mit einem Wechselstrom anregbar sein, um in dem induktiven Target einen Induktionsstrom zu induzieren. Das induktive Target kann ausgestaltet sein, um in Reaktion auf den Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal in der Empfangsspulen-Anordnung erzeugt. Die erste Sensorkomponente kann einen Halbleiterchip mit einer integrierten Schaltung aufweisen, die ausgestaltet ist, um eine Position der zweiten Sensorkomponente relativ zu der ersten Sensorkomponente basierend auf dem Induktionssignal zu bestimmen. Der induktive Winkel- und/oder Positionssensor kann ferner ein Gehäuse aufweisen, in dem der Halbleiterchip angeordnet ist. Gemäß dem hierin beschriebenen innovativen Konzept können die einzelnen Empfangsspulen der Empfangsspulen-Anordnung in mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen ausgestaltet sein. Alternativ oder zusätzlich kann die Erregerspule in mindestens einer strukturierten Metallisierungslage ausgestaltet sein. Dabei können die jeweiligen Metallisierungslagen innerhalb des Gehäuses oder außerhalb auf einer Außenfläche des Gehäuses angeordnet sein. Das vorliegende Konzept kann somit eine Integration eines Halbleiterchips mitsamt der Empfangsspulen und/oder der Erregerspule in beziehungsweise auf einem gemeinsamen Gehäuse schaffen.
Einige Ausführungsbeispiele sind exemplarisch in der Zeichnung dargestellt und werden nachstehend erläutert. Es zeigen:

1A eine schematische Perspektivansicht eines induktiven Winkel- und/oder Positionssensors gemäß einem Ausführungsbeispiel,
1B eine schematische Perspektivansicht eines induktiven Winkel- und/oder Positionssensors gemäß einem Ausführungsbeispiel,
2A eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer Chip-Metallisierung ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
2B eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer Umverdrahtung innerhalb des Chips ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
2C eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer rückseitigen Umverdrahtung außerhalb des Chips ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
3A eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer Umverdrahtung im Fan-In Bereich und/oder Fan-Out Bereich eines eWLB-Packages ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
3B eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer Umverdrahtung innerhalb des Chips ausgestaltet ist, und mit einer zusätzlichen vertikalen Durchkontaktierung, gemäß einem denkbaren Ausführungsbeispiel,
3C eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, die in einer rückseitigen Umverdrahtung auf einer Package-Außenseite ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
4 eine schematische Schnittansicht eines Wire Bond Packages mit einer Empfangsspulen-Anordnung, die in einer Metallisierung auf einer Package-Außenseite ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
5A-5D schematische Schnittansichten unterschiedlicher Package-Typen mit einer Empfangsspulen-Anordnung, die innerhalb oder auf einer Außenseite des jeweiligen Packages angeordnet ist, gemäß einem denkbaren Ausführungsbeispiel,
6 eine schematische Ansicht eines Packages mit einer Empfangsspulen-Anordnung, wobei eine erste Empfangsspule der Empfangsspulen-Anordnung in einer Metallisierung auf einer Package-Außenseite und eine zweite Empfangsspule der Empfangsspulen-Anordnung in einer Metallisierung innerhalb des Packages ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel,
7A eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, wobei das Package auf einer Leiterpatte angeordnet ist, gemäß einem denkbaren Ausführungsbeispiel,
7B eine schematische Schnittansicht eines Packages mit einer Empfangsspulen-Anordnung, wobei das Package einer Leiterpatten-los ausgeführt ist, gemäß einem denkbaren Ausführungsbeispiel,
8 eine schematische Schnittansicht zweier Halbleiterchips, die in einer Leiterplatte integriert sind, und mit einer Empfangsspulen-Anordnung, die in einer Metallisierung auf einer Leiterplatten-Oberfläche ausgestaltet ist, gemäß einem denkbaren Ausführungsbeispiel, und
9 ein schematisches Blockdiagramm zur Darstellung eines Verfahrens zum Herstellen eines gehäusten induktiven Winkel- und/oder Positionssensors, gemäß einem denkbaren Ausführungsbeispiel.

Im Folgenden werden Ausführungsbeispiele mit Bezug auf die Figuren näher beschrieben, wobei Elemente mit derselben oder ähnlichen Funktion mit denselben Bezugszeichen versehen sind.
Verfahrensschritte, die in einem Blockdiagramm dargestellt und mit Bezugnahme auf das selbige erläutert werden, können auch in einer anderen als der abgebildeten beziehungsweise beschriebenen Reihenfolge ausgeführt werden. Außerdem sind Verfahrensschritte, die ein bestimmtes Merkmal einer Vorrichtung betreffen mit ebendiesem Merkmal der Vorrichtung austauschbar, was ebenso anders herum gilt.
1A zeigt ein nicht limitierendes Ausführungsbeispiel eines induktiven Winkel- und/oder Positionssensors 100 gemäß dem hierin beschriebenen innovativen Konzept.
Der induktive Winkel- und/oder Positionssensor 100 kann eine erste Sensorkomponente 110 und eine relativ dazu bewegliche zweite Sensorkomponente 120 aufweisen. Die beiden Sensorkomponenten 110, 120 können beispielsweise translatorisch (angedeutet durch die Pfeile 131, 132) oder rotatorisch (angedeutet durch den Pfeil 133) zueinander bewegbar sein.
Die erste Sensorkomponente 110 kann eine Erregerspule 111 und eine Empfangsspulen-Anordnung 112 aufweisen. Die Empfangsspulen-Anordnung 112 kann zwei oder mehr einzelne Empfangsspulen 112A, 112B aufweisen.
Die zweite Sensorkomponente 120 kann ein induktives Target 121 aufweisen. Das induktive Target 121 kann als eine Spule oder beispielsweise in Form eines soliden Blechteils ausgestaltet sein.
Die Erregerspule 111 kann mit einem Wechselstrom I₁ angeregt werden, um in dem induktiven Target 121 einen Induktionsstrom zu induzieren. Das induktive Target 121 kann ausgestaltet sein, um in Reaktion auf den Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal S₁ in der Empfangsspulen-Anordnung 112 erzeugt.
Die erste Sensorkomponente 110 kann ferner einen Halbleiterchip 113 mit einer integrierten Schaltung aufweisen, die ausgestaltet ist, um eine Position der zweiten Sensorkomponente 120 relativ zu der ersten Sensorkomponente 110 basierend auf dem Induktionssignal S₁ zu bestimmen. Die integrierte Schaltung kann beispielsweise einen ASIC aufweisen (ASIC: Application Specific Integrated Circuit).
Der induktive Winkel- und/oder Positionssensor 100 kann ferner ein Gehäuse 114 aufweisen, in dem der Halbleiterchip 113 angeordnet ist. Das Gehäuse 114 einschließlich des darin gehäusten Chips 113 kann auch als ein Chip-Package 130 bezeichnet werden.
Gemäß dem hierin beschriebenen innovativen Konzept können die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B (siehe 2A und Folgende) ausgestaltet sein, die innerhalb des Gehäuses 114 und/oder außerhalb auf einer Außenfläche des Gehäuses 114 angeordnet sein können. Diese mindestens zwei strukturierten Metallisierungslagen 200A, 200B können vertikal und/oder lateral voneinander beabstandet sein.
Alternativ oder zusätzlich kann die Erregerspule 111 in mindestens einer strukturierten Metallisierungslage 200C (siehe 2A und Folgende) ausgestaltet sein, die innerhalb des Gehäuses 114 und/oder außerhalb auf einer Außenfläche des Gehäuses 114 angeordnet sein kann.
Sowohl die Erregerspule 111 als auch die Empfangsspulen-Anordnung 112, beziehungsweise die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112, kann bzw. können vorzugsweise in Dünnschichttechnik hergestellt sein. Beispielsweise können die zuvor erwähnten, voneinander beabstandeten, Metallisierungslagen 200A, 200B zum Zwecke des Erzeugens der Empfangsspulen 112A, 112B mittels Dünnschichttechnik strukturiert werden. Ebenso wäre es denkbar, dass die zuvor erwähnte Metallisierungslage 200C zum Zwecke des Erzeugens der Erregerspule 111 mittels Dünnschichttechnik strukturiert wird.
Unter dem Begriff der Dünnschichttechnik kann eine strukturierte Metallisierungsabscheidung (z.B. mittels Sputtern oder Aufdampfen - mit Strukturierung durch Lithographie) verstanden werden. Es kann ebenfalls unter den Begriff der Dünnschichttechnik fallen, wenn ein so hergestellter dünner sogenannter Seed-Layer im Nachhinein noch durch einen Plating-Prozess verstärkt wird - dies kann galvanisch oder stromlos erfolgen. Dielektrische Lagen können durch Spin-On Technik hergestellt oder laminiert werden.
Unter den Begriff der Dickschichttechnik hingegen würden beispielsweise Subtraktivtechniken fallen, wie zum Beispiel in der Leiterplattenfertigung (z. B. Ätzen kupferkaschierter Lagen) oder auch das Drucken von Leitpasten mit nachfolgendem Curing. Strukturell können somit Metallisierungslagen, die in Dünnschichttechnik erzeugt wurden, von in Dickschichttechnik hergestellten Metallisierungslagen unterschieden werden.
Die Vorteile der Dünnschichttechnik bestehen in der Möglichkeit, kleinere Strukturen (sowohl Strukturbreiten als auch Struktur-Abstände) zu realisieren. Bei Spulen (z.B. die Erregerspule 111 und/oder die Empfangsspulen 112A, 112B) lassen sich somit auf gleicher Fläche mehr Windungen darstellen.
Wie in der schematischen Ansicht in 1A zu erkennen ist, kann zumindest eine der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 innerhalb des Gehäuses 114 angeordnet sein, was mit durchgezogenen Linien dargestellt ist. Alternativ oder zusätzlich kann die Erregerspule 111 innerhalb des Gehäuses 114 angeordnet sein, was ebenfalls mit durchgezogenen Linien dargestellt ist.
Ebenso wäre es denkbar, dass mindestens eine der beiden Empfangsspulen der Empfangsspulen-Anordnung außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein kann, was mit gestrichelten Linien 112', 112A', 112B' angedeutet ist. Es wäre auch denkbar, dass die Erregerspule außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein kann, was ebenfalls mit gestrichelten Linien 111' angedeutet ist.
Es können also beide Empfangsspulen 112A, 112B (112A', 112B') der Empfangsspulen-Anordnung 112 (112') innerhalb des Gehäuses 114 oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein. Es wäre ebenso denkbar, dass mindestens eine der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 innerhalb in dem Gehäuse 114 und die jeweils andere der beiden Empfangsspulen 112B der Empfangsspulen-Anordnung 112 außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet ist.
Die Erregerspule 111 kann innerhalb des Gehäuses 114 oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein. Es wäre auch denkbar, dass eine erste Erregerspule 111 innerhalb des Gehäuses 114, und eine optional vorhandene zweite Erregerspule 111', außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet wäre.
Bei der besagten Außenfläche 114a, 114b des Gehäuses 114 kann es sich im Wesentlichen um ein Fläche handeln, die durch die Außenkonturen des Gehäuses 114 definiert wird. Beispielsweise kann es sich, wie in dem nicht limitierenden Ausführungsbeispiel in 1A gezeigt ist, um eine Oberseite 114a des Gehäuses 114 handeln. Die Oberseite 114a wäre in diesem Fall die der ersten Sensorkomponente 110 abgewandte Außenseite des Gehäuses 114. Anders ausgedrückt wäre die Oberseite 114a in diesem Beispiel die der zweiten Sensorkomponente 120 zugewandte Außenseite des Gehäuses 114. Allgemeiner ausgedrückt wäre die Oberseite 114a in diesem Beispiel diejenige Außenfläche 114a des Gehäuses 114, die derjenigen Sensorkomponente 110, auf der das Gehäuse 114 montiert ist, abgewandt ist, oder diejenige Außenfläche 114a des Gehäuses 114, die derjenigen Sensorkomponente 120, auf der das Gehäuse 114 nicht montiert ist, zugewandt ist.
Bei der besagten Außenfläche kann es sich aber auch um eine der lateralen Seitenwände 114b des Gehäuses 114 handeln. Das heißt, mindestens eine der Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 und/oder die Erregerspule 111 kann bzw. können auf einer solchen lateralen Außenseite 114b des Gehäuses 114 angeordnet sein.
Wie eingangs erwähnt, können die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in mindestens zwei voneinander beabstandeten und strukturierten Metallisierungslagen 200A, 200B implementiert sein. Die Erregerspule 111 kann ebenfalls in einer strukturierten Metallisierungslage implementiert sein, dabei kann es sich um eine der beiden strukturierten Metallisierungslagen 200A, 220B handeln, in denen auch die Empfangsspulen 112A, 112B implementiert sind. Alternativ kann die Erregerspule 111 in einer davon unterschiedlichen dritten Metallisierungslage 200C implementiert sein. Alle der soeben beispielhaft erwähnten strukturierten Metallisierungslagen 200A, 200B, 200C können sich innerhalb in dem Gehäuse 114 und/oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 befinden. Die strukturierten Metallisierungslagen 200A, 200B, 200C können mittels Dünnschichttechnik hergestellt sein.
1B zeigt ein weiteres Ausführungsbeispiel eines induktiven Winkel- und/oder Positionssensors 100. Dieses Ausführungsbeispiel ähnelt dem zuvor unter Bezugnahme auf 1A diskutierten Ausführungsbeispiel, weshalb Elemente mit gleicher oder ähnlicher Funktion mit denselben Bezugszeichen versehen sind. Das in 1B dargestellte, nicht limitierende, Ausführungsbeispiel unterscheidet sich unter anderem dadurch, dass die erste Sensorkomponente 110 optional ein zusätzliches Substrat 140 (z.B. ein PCB: Printed Circuit Board) aufweist, auf dem das zuvor erwähnte Gehäuse 114 bzw. Package 130 angeordnet sein kann. Außerdem kann optional die Erregerspule 111 auf dem Substrat 140 angeordnet sein. Die Erregerspule 111 kann hierfür beispielsweise in Form einer Leiterbahn auf dem PCB ausgestaltet sein. In diesem Fall könnte also die Erregerspule 111 in einer strukturierten Metallisierungslage des PCBs, d.h. außerhalb des Gehäuses 114, implementiert sein.
Der in 1B dargestellte induktive Winkel- und/oder Positionssensor 100 kann, unter anderem, eine erste Sensorkomponente 110 aufweisen. In der hier lediglich beispielhaft dargestellten Ausführungsform kann es sich bei der ersten Sensorkomponente 110 beispielsweise um einen Stator handeln. Die erste Sensorkomponente 110, in diesem Beispiel der Stator, kann ein Substrat 140 (z.B. PCB) aufweisen. Auf dem Substrat 140 kann das Gehäuse 114 bzw. das Package 130 angeordnet sein.
Der induktive Winkel- und/oder Positionssensor 100 kann ferner eine relativ zu der ersten Sensorkomponente 110 bewegliche zweite Sensorkomponente 120 aufweisen. Bei der zweiten Sensorkomponente 120 kann es sich beispielsweise um einen Rotor handeln. Demnach wäre der induktive Winkel- und/oder Positionssensor 100 gemäß diesem Ausführungsbeispiel insbesondere dazu ausgestaltet, um einen Winkel zwischen der ersten Sensorkomponente 110 (Stator) und der zweiten Sensorkomponente 120 (Rotor) zu ermitteln. Es wäre aber ebenso denkbar, dass die erste und die zweite Sensorkomponente 110, 120 translatorisch, oder gemischt rotatorisch und translatorisch, relativ zueinander bewegbar wären. Außerdem wäre es denkbar, dass die erste Sensorkomponente 110 als ein Rotor, und die zweite Sensorkomponente 120 als ein Stator ausgestaltet wäre.
Die erste Sensorkomponente 110, in dem hier gezeigten Ausführungsbeispiel der Stator, kann eine Erregerspule 111 aufweisen. In 1B sind unterschiedliche denkbare Ausgestaltungen der Erregerspule 111 gezeigt. Beispielsweise kann die Erregerspule 111 innerhalb des Gehäuses 114 bzw. des Packages 130 angeordnet sein. Wie eingangs erwähnt, kann die Erregerspule 111 hierbei in einer in Dünnschichttechnik strukturierten Metallisierungslage 200A, 200B, 200C implementiert sein, die innerhalb des Gehäuses 114 bzw. des Packages 130 angeordnet ist. Optional kann die Erregerspule 111 außerhalb, d.h. an bzw. auf dem Gehäuse 114 bzw. dem Package 130 angeordnet sein, was mit gestrichelten Linien 111' angedeutet ist. Auch in diesem Fall kann die Erregerspule 111' in einer in Dünnschichttechnik strukturierten Metallisierungslage 200A, 200B, 200C implementiert sein, die dann jedoch außerhalb des Gehäuses 114 bzw. des Packages 130 angeordnet ist. Optional kann die Erregerspule 111 außerhalb des Gehäuses 114 bzw. Packages 130 auf dem Substrat 140 angeordnet sein, was mit gestrichelten Linien 111" angedeutet ist. Wie zuvor beschrieben, kann die Erregerspule 111 in Form einer auf dem Substrat 140 vorhandenen Leiterbahn implementiert sein. Auch in diesem Fall kann die Erregerspule 111 in einer in Dünnschichttechnik strukturierten Metallisierungslage 200C implementiert sein, wobei diese Metallisierungslage dann auf dem Substrat 140, d.h. außerhalb des Gehäuses 114 bzw. des Packages 130, angeordnet wäre.
Es wäre denkbar, dass der hierin beschriebene induktive Winkel- und/oder Positionssensor 100 mehr als die bisher beschriebene eine Erregerspule 111 aufweist. In diesem Fall wäre es vorstellbar, dass beispielsweise mindestens eine Erregerspule 111 innerhalb des Gehäuses 114, optional mindestens eine weitere Erregerspule 111' außerhalb auf einer Außenfläche des Gehäuses 114 und optional mindestens eine weitere Erregerspule 111" außerhalb des Gehäuses 114 auf dem Substrat 140 angeordnet ist. Sofern hierin jedoch von einer Erregerspule gesprochen wird, können sämtliche soeben beschriebene Ausführungsformen 111, 111', 111" damit gemeint sein.
Der Stator 110 kann ferner eine Empfangsspulen-Anordnung 112 aufweisen. Die Empfangsspulen-Anordnung 112 kann zwei oder mehr einzelne Empfangsspulen 112A, 112B aufweisen.
Die zweite Sensorkomponente 120, in dem hier gezeigten Ausführungsbeispiel der Rotor, kann ein induktives Target 121 aufweisen. Die Erregerspule 111 kann mit einem Wechselstrom I₁, anregbar sein, um in dem induktiven Target 121 einen Induktionsstrom zu induzieren. Das induktive Target 121 wiederum kann dazu ausgestaltet sein, um in Reaktion auf diesen induzierten Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal S₁ in der Empfangsspulen-Anordnung 112 erzeugt.
Die erste Sensorkomponente 110 kann ferner einen Halbleiterchip 113 mit einer integrierten Schaltung aufweisen, die ausgestaltet ist, um eine Position der zweiten Sensorkomponente 120 relativ zu der ersten Sensorkomponente 110 basierend auf dem Induktionssignal S₁ zu bestimmen. Die integrierte Schaltung kann beispielsweise einen ASIC aufweisen (ASIC: Application Specific Integrated Circuit).
Der induktive Winkel- und/oder Positionssensor 100 kann ferner ein Gehäuse 114 aufweisen, in dem der Halbleiterchip 113 angeordnet ist. Das Gehäuse 114 mit dem darin gehäusten Chip 113 kann auch als ein Chip-Package 130 bezeichnet werden.
Gemäß dem hierin beschriebenen innovativen Konzept können die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B (Details hierzu, siehe die nachfolgenden Figuren) ausgestaltet sein, die innerhalb des Gehäuses 114 und/oder außerhalb auf einer Außenfläche des Gehäuses 114 angeordnet sind. Diese mindestens zwei strukturierten Metallisierungslagen 200A, 200B können vertikal und/oder lateral voneinander beabstandet sein.
Sowohl die Erregerspule 111 als auch die Empfangsspulen-Anordnung 112, beziehungsweise die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112, kann bzw. können demnach also in Dünnschichttechnik hergestellt sein. Beispielsweise können die zuvor erwähnten, voneinander beabstandeten, Metallisierungslagen 200A, 200B zum Erzeugen der Empfangsspulen 112A, 112B sowie die mindestens eine Metallisierungslage 200C zum Erzeugen der Erregerspule 111 mittels Dünnschichttechnik strukturiert werden. Unter dem Begriff der Dünnschichttechnik kann eine strukturierte Metallisierungsabscheidung (z.B. mittels Sputtern oder Aufdampfen - mit Strukturierung durch Lithographie) verstanden werden. Es kann ebenfalls unter den Begriff der Dünnschichttechnik fallen, wenn ein so hergestellter dünner sogenannter Seed-Layer im Nachhinein noch durch einen Plating-Prozess verstärkt wird - dies kann galvanisch oder stromlos erfolgen. Dielektrische Lagen können durch Spin-On Technik hergestellt oder laminiert werden.
Unter den Begriff der Dickschichttechnik hingegen würden beispielsweise Subtraktivtechniken fallen, wie zum Beispiel in der Leiterplattenfertigung (z. B. Ätzen kupferkaschierter Lagen) oder auch das Drucken von Leitpasten mit nachfolgendem Curing. Strukturell können somit Metallisierungslagen, die in Dünnschichttechnik erzeugt wurden, von in Dickschichttechnik hergestellten Metallisierungslagen unterschieden werden.
Die Vorteile der Dünnschichttechnik bestehen in der Möglichkeit, kleinere Strukturen (sowohl Strukturbreiten als auch Struktur-Abstände) zu realisieren. Bei Spulen lassen sich somit auf gleicher Fläche mehr Windungen darstellen.
Wie in der schematischen Ansicht in 1B zu erkennen ist, kann zumindest eine der einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 innerhalb des Gehäuses 114 angeordnet sein, was mit durchgezogenen Linien dargestellt ist. Alternativ oder zusätzlich kann mindestens eine der einzelnen Empfangsspulen der Empfangsspulen-Anordnung außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein, was mit gestrichelten Linien 112', 112A', 112B' dargestellt ist. Gleiches gilt für die Erregerspule 111. Die Erregerspule 111 kann innerhalb des Gehäuses 114 angeordnet sein, was mit durchgezogenen Linien dargestellt ist. Alternativ oder zusätzlich kann die Erregerspule (oder optional eine weitere Erregerspule) außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein, was mit gestrichelten Linien 111' dargestellt ist. Alternativ oder zusätzlich kann die Erregerspule (oder optional eine weitere Erregerspule) außerhalb des Gehäuses 114 auf dem Substrat 140 angeordnet sein, was mit gestrichelten Linien 111" dargestellt ist.
Es können beispielsweise beide Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 innerhalb des Gehäuses 114 oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein. Es wäre ebenso denkbar, dass mindestens eine der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 innerhalb in dem Gehäuse 114 und die jeweils andere der beiden Empfangsspulen 112B der Empfangsspulen-Anordnung 112 außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet ist.
Bei der besagten Außenfläche 114a, 114b des Gehäuses 114 kann es sich im Wesentlichen um ein Fläche handeln, die durch die Außenkonturen des Gehäuses 114 definiert wird. Beispielsweise kann es sich, wie in dem nicht limitierenden Ausführungsbeispiel in 1B gezeigt ist, um eine Oberseite 114a des Gehäuses 114 handeln. Die Oberseite 114a wäre in diesem Fall die der ersten Sensorkomponente 110, in diesem Beispiel dem Stator, abgewandte Außenseite des Gehäuses 114. Anders ausgedrückt wäre die Oberseite 114a in diesem Beispiel die der zweiten Sensorkomponente 120, in diesem Beispiel dem Rotor, zugewandte Außenseite des Gehäuses 114. Allgemeiner ausgedrückt wäre die Oberseite 114a in diesem Beispiel diejenige Außenfläche 114a des Gehäuses 114, die derjenigen Sensorkomponente 110, auf der das Gehäuse 114 montiert ist, abgewandt ist, oder diejenige Außenfläche 114a des Gehäuses 114, die derjenigen Sensorkomponente 120, auf der das Gehäuse 114 nicht montiert ist, zugewandt ist.
Bei der besagten Außenfläche kann es sich aber auch um eine der lateralen Seitenwände 114b des Gehäuses 114 handeln. Das heißt, mindestens eine der Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 kann auf einer solchen lateralen Außenseite 114b des Gehäuses 114 angeordnet sein.
Wie eingangs erwähnt, können die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in mindestens zwei voneinander beabstandeten Metallisierungslagen 200A, 200B implementiert sein. Alternativ oder zusätzlich kann die Erregerspule 111 in mindestens einer Metallisierungslage 200A, 200B, 200C implementiert sein.
Die Erregerspule 111 kann hierbei beispielsweise in einer der zuvor erwähnten mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B implementiert sein, in denen auch die Empfangsspulen 112A, 112B implementiert sind. Alternativ kann die Erregerspule 111 in einer davon unterschiedlichen dritten strukturierten Metallisierungslage 200C implementiert sein. Die strukturierten Metallisierungslagen 200A, 200B, 200C können sich, entsprechend der obigen Diskussion, innerhalb in dem Gehäuse 114 und/oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 bzw. auf dem Substrat 140 befinden. Die strukturierten Metallisierungslagen 200A, 200B, 200C können mittels Dünnschichttechnik hergestellt sein.
Die 2A und 2B zeigen Ausführungsbeispiele derartiger Metallisierungslagen 200A, 200B, 200C, die in Dünnschichttechnik hergestellt sein können und sich zum Ausbilden der Erregerspule 111 sowie der Empfangsspulen 112A, 112B eignen können.
2A zeigt einen Halbleiterchip 113 mit einer integrierten Schaltung zum Betrieb des induktiven Winkel- und/oder Positionssensors 100. Der Halbleiterchip 113 kann eine Chip-Metallisierung 200 aufweisen, die sich innerhalb des Chips 113 befindet. Die Chip-Metallisierung 200 kann eine Vielzahl von integrierten und in unterschiedlichen Ebenen angeordneten Chip-Metallisierungslagen 200A, 200B, 200C aufweisen.
Die Empfangsspulen-Anordnung 112 kann beispielsweise in Form der Chip-Metallisierung 200 ausgestaltet sein. Alternativ oder zusätzlich kann die Erregerspule 11 in Form der Chip-Metallisierung 200 ausgestaltet sein. Gemäß diesem nicht limitierenden Ausführungsbeispiel kann beispielsweise zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sind, in Form von einer der Chip-Metallisierungslagen 200A, 200B ausgestaltet sein d.h. zumindest eine der Chip-Metallisierungslagen 200A, 200B kann mindestens eine der Empfangsspulen 112A, 112B bilden.
Alternativ oder zusätzlich kann die Erregerspule 111, gemäß diesem nicht limitierenden Ausführungsbeispiel, in zumindest einer der Chip-Metallisierungslagen 200A, 200B, 200C der Chip-Metallisierung 200 ausgestaltet sein, d.h. zumindest eine der Chip-Metallisierungslagen 200, A, 200B, 200C kann die Erregerspule 111 bilden. Beispielsweise kann die Erregerspule 111 in der Chip-Metallisierungslage 200C implementiert sein. Es wäre ebenso denkbar, dass die Erregerspule 111 in einer der beiden Chip-Metallisierungslagen 200A, 200B implementiert ist, in denen auch die Empfangsspulen 112A, 112B ausgestaltet sind (nicht explizit dargestellt). Somit könnte die Erregerspule 111 beispielsweise radial um die Empfangsspulen 112A, 112B herum angeordnet werden.
Der in 2A abgebildete Chip 113 kann beispielsweise in Wafer Level Packaging (WLP) Technologie gefertigt sein, wobei das Gehäuse 114 mit dem darin gehäusten Chip 113 ein WLP-Package 130 bilden kann.
2B zeigt eine weitere denkbare Ausführungsform eines WLP-Packages 130 mit einem Gehäuse 114 und einem darin angeordneten Chip 113. Gemäß dieser Ausführungsform kann das WLP-Package 130 im Fan-In-Bereich, d.h. im Bereich des Footprints des Chips 113 bzw. innerhalb des Chips 113, einen Umverdrahtungs-Abschnitt 203 aufweisen, der auch als Redistribution Layer (RDL) bezeichnet wird. Die Empfangsspulen-Anordnung 112 kann beispielsweise in Form des RDL 203 ausgestaltet sein. Alternativ oder zusätzlich kann die Erregerspule 111 in Form des RDL 203 ausgestaltet sein.
Der Redistribution Layer 203 kann ein oder mehrere (z.B. vertikal und/oder lateral) voneinander beabstandete Metallisierungslagen 200A, 200B, 200C aufweisen. Hierbei kann zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sind, innerhalb des Gehäuses 114 und in Form einer der Metallisierungslagen 200A, 200B des Umverdrahtungs-Abschnitts 203 im Fan-In-Bereich ausgestaltet sein, d.h. zumindest eine der Metallisierungslagen 200A, 200B im RDL 203 kann mindestens eine der Empfangsspulen 112A, 112B bilden.
Alternativ oder zusätzlich kann die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, innerhalb des Gehäuses 114 und in Form einer der Metallisierungslagen 200A, 200B, 200C des Umverdrahtungs-Abschnitts 203 im Fan-In-Bereich ausgestaltet sein, d.h. mindestens eine der Metallisierungslagen 200A, 200B, 200C im RDL 203 kann die Erregerspule 111 bilden.
2C zeigt eine weitere denkbare Ausführungsform eines WLP-Packages 130 mit einem Gehäuse 114 und einem darin angeordneten Chip 113. Der Chip 113 weist eine erste Chip-Oberfläche 113a und eine gegenüberliegende zweite Chip-Oberfläche 113b auf. Auf der ersten Chip-Oberfläche 113a können Kontaktabschnitte 210 zum elektrischen Kontaktieren des Chips 113 angeordnet sein. Die Kontaktabschnitte 210 können beispielsweise Anschlusspads, Lotkugeln und dergleichen aufweisen.
Gemäß der hier abgebildeten Ausführungsform kann mindestens eine strukturierte Metallisierungslage 200A, wie zuvor beschrieben, im Fan-In-Bereich, d.h. im Bereich des Footprints des Chips 113 bzw. innerhalb des Chips 113, angeordnet sein. Eine davon beabstandete zweite strukturierte Metallisierungslage 200B kann beispielsweise außerhalb des Chips 113 auf der zweiten Chip-Oberfläche 113b (und gleichzeitig im Fan-In Bereich) angeordnet sein. Mindestens eine der Empfangsspulen 112A, 112B kann in mindestens einer dieser strukturierten Metallisierungslagen 200A, 200A ausgestaltet sein, d.h. zumindest eine der Metallisierungslagen 200A, 200B kann mindestens eine der Empfangsspulen 112A, 112B bilden.
Gemäß diesem Ausführungsbeispiel kann also beispielsweise zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und außerhalb des Chips 113 auf der zweiten Chip-Oberfläche 113b angeordnet sein. Alternativ wäre es denkbar, dass beide voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, auf der zweiten Chip-Oberfläche 113b angeordnet sind.
Alternativ oder zusätzlich kann mindestens eine strukturierte Metallisierungslage 200C, wie zuvor beschrieben, im Fan-In-Bereich, d.h. im Bereich des Footprints des Chips 113 bzw. innerhalb des Chips 113, angeordnet sein. Die Erregerspule 111 kann in dieser mindestens einen strukturierten Chip-Metallisierungslage 200C implementiert sein. Alternativ kann die Erregerspule 111 in einer strukturierten Metallisierungslage 200C' implementiert sein, die außerhalb des Chips 113 auf der zweiten Chip-Oberfläche 113b (und gleichzeitig im Fan-In Bereich) angeordnet ist.
Die mindestens eine strukturierte Metallisierungslage 200C, in der die Erregerspule 111 ausgestaltet sein kann, und/oder mindestens eine der zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, kann bzw. können mittels einer Chip-Durchkontaktierung 204, die sich zwischen der ersten Chip-Oberfläche 113a und der zweiten Chip-Oberfläche 113b durch den Halbleiterchip 113 hindurch erstreckt, mit mindestens einer der Kontaktabschnitte 210 auf der gegenüberliegenden ersten Chip-Oberfläche 113a galvanisch verbunden sein. Bei der vertikalen Durchkontaktierung 204 kann es sich beispielsweise um ein Through Silicon Via (TSV) handeln.
Alternativ oder zusätzlich zu der vertikalen Durchkontaktierung 204 kann zumindest eine der strukturierten Metallisierungslagen 200A, 200B, 200C in denen die Erregerspule 111 bzw. die Empfangsspulen 112A, 112B ausgestaltet sein können, mittels einer seitlich an der Chip-Außenkontur 113c verlaufenden elektrisch leitfähigen Struktur 205 galvanisch mit mindestens einer der Kontaktabschnitte 210 auf der ersten Chip-Oberfläche 113a verbunden sein. Bei der elektrisch leitfähigen Struktur 205 kann es sich beispielsweise um einen Leiterbahnzug handeln.
Es sei auch an dieser Stelle nochmals darauf hingewiesen, dass die Erregerspule 111 durchaus auch in einer der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B implementiert sein kann, in denen auch die Empfangsspulen 112A, 112B implementiert sind.
Es ist außerdem denkbar, dass die unter Bezugnahme auf die 2A, 2B und 2C diskutierten Ausführungsformen untereinander kombiniert werden. Es könnte also beispielsweise mindestens eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und in Form einer Chip-Metallisierungslage 200A, 200B und/oder in Form einer Metallisierungslage 200A, 200B im Redistribution Layer 203 und/oder in Form einer Metallisierungslage 200A, 200B auf einer Chip-Außenfläche 113b ausgestaltet sein. Außerdem könnte beispielsweise die mindestens eine strukturierte Metallisierungslage in der die Erregerspule 111 ausgestaltet sein kann, innerhalb des Gehäuses 114 und in Form einer der Chip-Metallisierungslagen 200A, 200B, 200C und/oder in Form einer Metallisierungslage 200A, 200B, 200C im Redistribution Layer 203 und/oder in Form einer Metallisierungslage 200A, 200B, 200C auf einer Chip-Außenfläche 113b ausgestaltet sein.
3A zeigt ein weiteres Ausführungsbeispiel eines Chip-Packages 130 mit einem Gehäuse 114 und einem darin angeordneten Chip 113. Bei dem hier abgebildeten Package 130 kann es sich um ein WLB oder eWLB Package handeln (WLB: Wafer Level Ball Grid Array; eWLB: embedded Wafer Level Ball Grid Array).
Bei der WLB bzw. eWLB Technologie werden einzelne Chips beabstandet voneinander platziert und mit einer Vergussmasse vergossen. Die Vergussmasse kann beispielsweise ein elektrisch isolierendes Material, zum Beispiel ein Polymer, aufweisen. Durch das Aushärten der Vergussmasse entsteht ein künstlicher Wafer, der einen Rahmen aus Vergussmasse (Moldrahmen) um die Chips herum bildet. Auf diesem künstlichen Wafer, der sogenannten Reconstitution, können zusätzliche Lötkontakte 210 angeordnet werden. Die Lötkontakte 210 können im Fan-In Bereich 301, d.h. im Bereich des Footprints des Chips 113, angeordnet werden. Alternativ oder zusätzlich können Lötkontakte 210 im Fan-Out Bereich 302, d.h. im Bereich außerhalb des Footprints des Chips 113, angeordnet sein. Nach der Herstellung der Reconstitution können, wie bei klassischen Wafer-Level-Packages, elektrische Verbindungen 203 zu den Lötkontakten 210 hergestellt werden. Diese elektrischen Verbindungen 203 können in ein oder mehreren Metallisierungsebenen bzw. in Verbindungslagen, die auch als Umverdrahtung oder als Redistribution Layer (RDL) bezeichnet werden können, unter Anwendung von Dünnschichttechnik erzeugt werden.
In dem in 3A gezeigten Ausführungsbeispiel ist zu sehen, dass das hier abgebildete eWLB Package 130 einen Redistribution Layer 203 aufweisen kann, der sich in den Fan-Out Bereich 302, d.h. in einen Bereich außerhalb des Footprints des Chips 113, erstreckt. Die Erregerspule 111 und/oder die Empfangsspulen-Anordnung 112 kann bzw. können beispielsweise in diesem Redistribution Layer 203 ausgestaltet sein.
Der Redistribution Layer 203 kann mehrere voneinander beabstandete strukturierte Metallisierungslagen 200A, 200B, 200C aufweisen, wobei sich mindestens eine davon ebenfalls in den Fan-Out Bereich 302 erstreckt (siehe z.B. 3B). Zumindest eine der Empfangsspulen 112A, 112B und/oder die Erregerspule 111 kann bzw. können in Form einer dieser strukturierten Metallisierungslagen 200A, 200B, 200C im Redistribution Layer 203 ausgestaltet sein.
In anderen Worten kann also zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und in Form von mindestens einer der Metallisierungslagen des Umverdrahtungs-Abschnitts 203 im Fan-Out-Bereich 302 ausgestaltet sein. Alternativ oder zusätzlich kann die mindestens eine strukturierte Metallisierungslage, in der die Erregerspule 111 implementiert sein kann, innerhalb des Gehäuses 114 und in Form von mindestens einer der Metallisierungslagen 200A, 200B, 200C des Umverdrahtungs-Abschnitts 203 im Fan-Out-Bereich 302 ausgestaltet sein.
Alternativ oder zusätzlich wäre es denkbar, dass zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und in Form von mindestens einer der Metallisierungslagen des Umverdrahtungs-Abschnitts 203 im Fan-In-Bereich 301 ausgestaltet ist (siehe auch 2B). Alternativ oder zusätzlich kann die mindestens eine strukturierte Metallisierungslage, in der die Erregerspule 111 implementiert sein kann, innerhalb des Gehäuses 114 und in Form von mindestens einer der Metallisierungslagen 200A, 200B, 200C des Umverdrahtungs-Abschnitts 203 im Fan-In-Bereich 301 ausgestaltet sein (siehe auch 2B).
Weiter alternativ oder zusätzlich wäre es denkbar, dass zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und in Form von mindestens einer der Chip-Metallisierungslagen innerhalb des Chips 113 ausgestaltet ist (siehe auch 2A). Ebenfalls alternativ oder zusätzlich wäre es denkbar, dass die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, innerhalb des Gehäuses 114 und in Form von mindestens einer der Chip-Metallisierungslagen 200A, 200B, 200C innerhalb des Chips 113 ausgestaltet ist (siehe auch 2A).
3B zeigt ein weiteres Ausführungsbeispiel eines eWLB Packages 130 mit einem Gehäuse 114 und einem darin angeordneten Chip 113. Zusätzlich zu der zuvor unter Bezugnahme auf 3A diskutierten Ausführungsform kann das eWLB Package 130 aus 3B einen sogenannten Backside Redistribution Layer 213 aufweisen. Dieser Backside RDL 213 kann auf einer den Kontaktabschnitten 210 gegenüberliegenden Außenkontur 114a des Gehäuses 114, beziehungsweise einer Gehäuseoberfläche 114a, angeordnet sein. Der Backside RDL 213 kann somit außerhalb des Gehäuses 114 angeordnet sein. Der Backside RDL 213 kann sich lateral zumindest abschnittsweise im Fan-In Bereich 301 und/oder zumindest abschnittsweise im Fan-Out Bereich 302 erstrecken. Die Empfangsspulen-Anordnung 112 und/oder die Erregerspule 11 kann bzw. können im Backside RDL 213 ausgestaltet sein.
Auch der Backside RDL 213 kann mehrere voneinander beabstandete strukturierte Metallisierungslagen (hier nicht explizit dargestellt) aufweisen. Mindestens eine der beiden Empfangsspulen 112A, 112B kann hierbei in Form einer der strukturierten Metallisierungslagen des Backside RDL 213 ausgestaltet sein. In anderen Worten kann also zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, außerhalb des Gehäuses 114 und in Form von mindestens einer der strukturierten Metallisierungslagen des Umverdrahtungs-Abschnitts 213 auf der Gehäuseoberfläche 114a im Fan-Out-Bereich 302 und/oder im Fan-In-Bereich 301 ausgestaltet sein. Alternativ oder zusätzlich kann die Erregerspule 111 in Form einer der strukturierten Metallisierungslagen des Backside RDL 213 ausgestaltet sein. In anderen Worten kann also die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, außerhalb des Gehäuses 114 und in Form von mindestens einer der strukturierten Metallisierungslagen des Umverdrahtungs-Abschnitts 213 auf der Gehäuseoberfläche 114a im Fan-Out-Bereich 302 und/oder im Fan-In-Bereich 301 ausgestaltet sein.
Es ist ebenso denkbar, dass die unter Bezugnahme auf die 3A und 3B diskutierten Ausführungsformen untereinander kombiniert werden können. So kann beispielsweise zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, innerhalb des Gehäuses 114 und in Form von einer der strukturierten Metallisierungslagen des Umverdrahtungs-Abschnitts 203 im Fan-Out-Bereich 302 ausgestaltet sein (3A), und zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, kann außerhalb des Gehäuses 114 und in Form von mindestens einer der Metallisierungslagen des Umverdrahtungs-Abschnitts 213 auf der Gehäuseoberfläche 114a im Fan-Out-Bereich 302 und/oder im Fan-In-Bereich 301 ausgestaltet sein (3B). Alternativ oder zusätzlich kann die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, innerhalb des Gehäuses 114 und in Form von einer der strukturierten Metallisierungslagen 200A, 200B, 200C des Umverdrahtungs-Abschnitts 203 im Fan-Out-Bereich 302 ausgestaltet sein (3A). Alternativ kann die Erregerspule 111, oder zusätzlich kann eine optional vorhandene weitere Erregerspule, in mindestens einer der voneinander beabstandeten strukturierten Metallisierungslagen 200A, 200B, 200C im Backside RDL 213 ausgestaltet sein, d.h. außerhalb des Gehäuses 114 bzw. auf der Gehäuseoberfläche 114a im Fan-Out-Bereich 302 und/oder im Fan-In-Bereich 301 (3B).
In dem in 3B gezeigten nicht limitierenden Ausführungsbeispiel kann eine vertikale Durchkontaktierung 304 vorgesehen sein. Die vertikale Durchkontaktierung 304 kann sich beispielsweise von der zuvor erwähnten Gehäuseoberfläche 114a zu einer gegenüberliegenden Seite des Gehäuses 114 hin erstrecken. Die vertikale Durchkontaktierung 304 kann sich beispielsweise teilweise oder vollständig durch das Package bzw. das Gehäuse 114 hindurch erstrecken. Bei der vertikalen Durchkontaktierung kann es sich beispielsweise um ein Through Mold Via (TMV) handeln, das sich durch die Vergussmasse, aber nicht durch den Chip 113, hindurch erstreckt.
Die vertikale Durchkontaktierung 304 kann den Backside RDL 213 galvanisch mit einem der Kontaktabschnitte 210 verbinden. Sofern also mindestens eine der beiden Empfangsspulen 112A, 112B in einer der strukturierten Metallisierungslagen im Backside RDL 213 ausgestaltet ist, kann die jeweilige Empfangsspule 112A, 112B mittels der vertikalen Durchkontaktierung 304 mit einem gegenüberliegenden Kontaktabschnitt 210 verbunden werden. Sofern die Erregerspule 111 in einer der strukturierten Metallisierungslagen 200A, 200B, 200C im Backside RDL 213 ausgestaltet ist, kann die Erregerspule 111 mittels der vertikalen Durchkontaktierung 304 mit einem gegenüberliegenden Kontaktabschnitt 210 verbunden werden.
3C zeigt ein weiteres Ausführungsbeispiel eines Packages 130 für einen induktiven Winkel- und/oder Positionssensor 100. Diese Ausführungsform ähnelt im Wesentlichen der zuvor unter Bezugnahme auf 3B beschriebenen Ausführungsform, weshalb Elemente mit ähnlicher oder selber Funktion mit denselben Bezugszeichen versehen sind. Ein Unterschied besteht darin, dass auf der Gehäuseoberfläche 114a anstatt des zuvor beschriebenen Backside RDL 213 eine Metallisierung 200 angeordnet ist. Die Metallisierung 200 kann eine oder mehrere strukturierte und voneinander beabstandete Metallisierungslagen aufweisen (hier nicht explizit dargestellt). Die Metallisierung 200 kann beispielsweise mittels einem Elektroplating-Verfahren auf dem Gehäuse 114, beziehungsweise auf der Vergussmasse, abgeschieden und gegebenenfalls, zum Beispiel mittels Lithografie-Verfahren, entsprechend strukturiert werden.
Die Empfangsspulen-Anordnung 112 und/oder die Erregerspule 111 kann bzw. können beispielsweise in Form der Metallisierung 200 ausgestaltet sein. Dementsprechend könnte zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, in Form von mindestens einer der strukturierten Metallisierungslagen der Metallisierung 200 ausgestaltet sein. Alternativ oder zusätzlich könnte die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, in Form von mindestens einer der strukturierten Metallisierungslagen der Metallisierung 200 ausgestaltet sein.
4 zeigt eine weitere Ausführungsform eines Packages 130 für einen induktiven Winkel- und/oder Positionssensor 100. Der Chip 113 kann auf einem Substrat 401 angeordnet und mit einer Vergussmasse vergossen sein. Das Substrat 401 und die Vergussmasse können gemeinsam das Gehäuse 114 bilden, in dem der Chip 113 angeordnet ist. Das Gehäuse 114 und der darin angeordnete Chip 113 können wiederum ein Package 130 bilden. In dem vorliegenden, nicht limitierenden, Ausführungsbeispiel kann es sich beispielsweise um ein Wire Bond (WB) Package 130 handeln. Hierbei kann der Chip 113 beispielsweise mittels Bonddrähten 402 mit ein oder mehreren elektrisch leitfähigen Abschnitten 403 auf dem Substrat 401 verbunden sein.
Auf einer dem Substrat 401 gegenüberliegenden Außenkontur-Oberfläche 114a des Gehäuses 114, beziehungsweise der Vergussmasse, kann eine Metallisierung 200 angeordnet sein. Die Metallisierung 200 kann eine oder mehrere voneinander beabstandete strukturierte Metallisierungslagen aufweisen (hier nicht explizit dargestellt). Die Metallisierung 200 kann beispielsweise mittels einem Elektroplating-Verfahren auf dem Gehäuse 114, beziehungsweise auf der Vergussmasse, abgeschieden und gegebenenfalls, zum Beispiel mittels Lithografie-Verfahren, entsprechend strukturiert werden.
Die Erregerspule 111 und/oder die Empfangsspulen-Anordnung 112 kann bzw. können beispielsweise in Form der Metallisierung 200 ausgestaltet sein. Dementsprechend könnte zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, in Form von mindestens einer der strukturierten Metallisierungslagen der Metallisierung 200 ausgestaltet sein. Alternativ oder zusätzlich könnte die zumindest eine strukturierte Metallisierungslage, in der die Erregerspule 111 ausgestaltet sein kann, in Form von mindestens einer der strukturierten Metallisierungslagen der Metallisierung 200 ausgestaltet sein.
Beispielsweise kann es denkbar sein, dass die Metallisierung 200 mindestens zwei voneinander beabstandete strukturierte Metallisierungslagen aufweist, und dass beide Empfangsspulen 112A, 112B in je einer der beiden Metallisierungslagen ausgestaltet sind. Prinzipiell kann es in allen hierin beschriebenen Ausführungsbeispielen denkbar sein, dass die beiden Empfangsspulen 112A, 112B beispielsweise vertikal übereinander oder lateral nebeneinander angeordnet sind. Beispielsweise könnte eine der beiden Empfangsspulen 112A, 112B die jeweils andere Empfangsspule 112A, 112B lateral umgeben, d.h. eine der beiden Empfangsspulen 112A, 112B könnte (z.B. zentrisch) innerhalb der anderen Empfangsspule 112A, 112B angeordnet sein.
Wie des Weiteren in 4 zu sehen ist, kann das Gehäuse 114 zwischen dem Substrat 401 und der dem Substrat 401 gegenüberliegenden Außenkontur-Oberfläche 114a, auf der die Metallisierung 200 angeordnet ist, eine laterale Außenkontur-Oberfläche 114c aufweisen. Dabei kann es sich um eine laterale Seitenwand des Gehäuses 114 handeln.
An dieser lateralen Außenkontur-Oberfläche 114c kann eine elektrisch leitfähige Struktur 404 angeordnet sein. Hierbei kann es sich beispielsweise um eine weitere Metallisierung handeln. Diese weitere Metallisierung 404 kann beispielsweise mittels Elektroplating auf der Gehäuseoberfläche, beziehungsweise auf der Vergussmasse, abgeschieden werden. Zumindest eine der strukturierten Metallisierungslagen der auf der Package-Oberseite 114a angeordneten Metallisierung 200 kann mittels dieser elektrisch leitfähigen Struktur 404 galvanisch mit dem Substrat 401 verbunden sein. Das heißt, die Erregerspule 111 und/oder mindestens eine der beiden Empfangsspulen 112A, 112B könnte/n mittels dieser elektrisch leitfähigen Struktur 404 galvanisch mit einem Anschlussbereich auf dem Substrat 401 verbunden sein. Alternativ oder zusätzlich zu der abgeschiedenen Metallisierung kann die elektrisch leitfähige Struktur 404 beispielsweise mittels gebogener Abschnitte eines Leadframes oder mittels Bonddrähten realisierbar sein.
Die 5A bis 5D zeigen schematische Ansichten unterschiedlicher Ausführungsformen von Packages 130, für einen induktiven Winkel- und/oder Positionssensor 100 gemäß dem hierin beschriebenen innovativen Konzept. Die Erregerspule 111 und/oder die Empfangsspulen-Anordnung 120 kann bzw. können in einer der hierin beschriebenen Ausführungsvarianten ausgestaltet sein und innerhalb des Gehäuses 114 und/oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sein.
Bei den Package-Formen kann es sich beispielsweise um ein SMD-Package (5A), um ein WLB- oder eWLB-Package (5B), um ein Leadframe-Package (5C) oder um ein Komponentenpackage mit externen Lötfahnen, zum Beispiel ein THT-Package (THT: Through Hole Technology) (5D) handeln.
In 6 ist rein beispielhaft eine kombinierte Ausführungsform anhand eines eWLB-Packages 130 gezeigt. Eine der beiden Empfangsspulen 112A, 112B, hier z.B. die erste Empfangsspule 112A, kann außerhalb des Gehäuses 114 auf einer Gehäuse-Außenfläche 114a angeordnet sein (siehe z.B. 3B, 3C, 4A). Die andere der beiden Empfangsspulen 112A, 112B, hier die zweite Empfangsspule 112B, kann innerhalb des Gehäuses 114 angeordnet sein (siehe z.B. 2A-2C, 3A, 3B). Alternativ oder zusätzlich kann die Erregerspule 111 außerhalb des Gehäuses 114 auf einer Gehäuse-Außenfläche 114a angeordnet sein (siehe z.B. 3B, 3C, 4A). Alternativ kann die Erregerspule 111, oder gegebenenfalls kann optional eine weitere Erregerspule 111', innerhalb des Gehäuses 114 angeordnet sein (siehe z.B. 2A-2C, 3A, 3B).
7A zeigt ein Beispiel zur Integration des Packages 130 eines induktiven Winkel- und/oder Positionssensors 100 gemäß dem hierin beschriebenen Konzept. Das Package 130 ist hier rein beispielhaft als ein eWLB Package dargestellt. Mittels der Kontaktabschnitte 210 kann das Package 130 auf einer Leiterplatte 701, zum Beispiel einem Komponentenboard bzw. PCB, angeordnet werden.
7B zeigt ein alternatives Ausführungsbeispiel. Hier ist das Package 130, also das Gehäuse 114 einschließlich dem darin angeordneten Chip 113, Leiterplatten-los ausgeführt. Das heißt, das Package 130 kann ohne Vorhandensein einer Leiterplatte direkt mit Anschlüssen 702 versehen und optional mit einer Vergussmasse 703 vergossen werden. Dies wäre beispielsweise denkbar bei Leadframe-Packages (5C), bei Komponentenpackages mit externen Lötfahnen (5D) sowie bei Wire Bond Packages (4).
8 zeigt ein weiteres Ausführungsbeispiel. Ein oder mehrere Halbleiterchips 113 können in einer Leiterplatte 801 integriert sein. Die Leiterplatte 801 kann in diesem Fall das Gehäuse 114 bilden bzw. das Gehäuse 114 ersetzen. Die Leiterplatte 801 kann eine erste Leiterplatten-Oberfläche 801 a und eine gegenüberliegende zweite Leiterplatten-Oberfläche 801b aufweisen.
Auf mindestens einer der Leiterplatten-Oberflächen 801a, 801b kann eine Leiterplatten-Metallisierung 200 mit ein oder mehreren voneinander beabstandeten strukturierten Leiterplatten-Metallisierungslagen (hier nicht explizit dargestellt) angeordnet sein. In dem in 8 gezeigten Ausführungsbeispiel kann eine Leiterplatten-Metallisierung 200 auf der ersten Leiterplatten-Oberfläche 801a und eine weitere Leiterplatten-Metallisierung 200 auf der zweiten Leiterplatten-Oberfläche 801b angeordnet sein.
Die Leiterplatten-Metallisierung 200 kann beispielsweise mittels einem Elektroplating-Verfahren auf dem Gehäuse, beziehungsweise auf der Leiterplatte 801, abgeschieden und gegebenenfalls, zum Beispiel mittels Lithografie-Verfahren, entsprechend strukturiert werden.
Die Erregerspule 111 und/oder die Empfangsspulen-Anordnung 112 kann bzw. können beispielsweise in Form der Metallisierung 200 ausgestaltet sein. Dementsprechend könnte zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sein können, außerhalb des Gehäuses bzw. der Leiterplatte 801 und in Form von mindestens einer der Leiterplatten-Metallisierungslagen der Leiterplatten-Metallisierung 200 ausgestaltet sein. Alternativ oder zusätzlich könnte die zumindest eine strukturierte Metallisierungslage, in denen die Erregerspule 111 ausgestaltet sein kann, außerhalb des Gehäuses bzw. der Leiterplatte 801 und in Form von mindestens einer der Leiterplatten-Metallisierungslagen der Leiterplatten-Metallisierung 200 ausgestaltet sein.
Es wäre also beispielsweise denkbar, dass die Erregerspule 111 und/oder eine oder beide Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in Form der auf der ersten Leiterplatten-Oberfläche 801a angeordneten Leiterplatten-Metallisierung 200 ausgestaltet sein können. Alternativ oder zusätzlich wäre es denkbar, dass die Erregerspule 111 und/oder eine oder beide Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in Form der auf der zweiten Leiterplatten-Oberfläche 801b angeordneten Leiterplatten-Metallisierung 200 ausgestaltet sein können. Alternativ oder zusätzlich wäre es denkbar, dass eine der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in Form der auf der ersten Leiterplatten-Oberfläche 801a angeordneten Leiterplatten-Metallisierung 200, und die jeweils andere der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 in Form der auf der zweiten Leiterplatten-Oberfläche 801b angeordneten Leiterplatten-Metallisierung 200 ausgestaltet sein können. Weiter alternativ oder zusätzlich wäre es denkbar, dass die Erregerspule 111 in Form der auf der ersten Leiterplatten-Oberfläche 801a angeordneten Leiterplatten-Metallisierung 200 ausgestaltet sein kann. Alternativ kann die Erregerspule 111, oder gegebenenfalls kann optional eine weitere Erregerspule 111', in Form der auf der zweiten Leiterplatten-Oberfläche 801b angeordneten Leiterplatten-Metallisierung 200 ausgestaltet sein.
Die Erregerspule 111 und/oder die Empfangsspulen-Anordnung 112 kann bzw. können beispielsweise mittels vertikaler Durchkontaktierungen 804 mit einem oder mehreren Halbleiterchips 113 verbunden sein. Beispielsweise kann die Erregerspule 111 und/oder eine der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 mittels einer ersten vertikalen Durchkontaktierung 804 mit einem ersten Halbleiterchip 113. Die jeweils andere der beiden Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 kann mittels einer zweiten vertikalen Durchkontaktierung 804 mit einem zweiten Halbleiterchip 113 verbunden sein. Alternativ kann die Erregerspule 111, oder gegebenenfalls kann optional eine weitere Erregerspule 111', mittels der zweiten vertikalen Durchkontaktierung 804 mit dem zweiten Halbleiterchip 113 verbunden sein.
Auf einer der beiden Leiterplatten-Oberflächen 801a, 801b kann optional eine weitere dielektrische Schicht (nicht dargestellt) angeordnet werden. Diese weitere dielektrische Schicht kann ihrerseits eine Metallisierung mit ein oder mehreren voneinander beabstandeten strukturierten Metallisierungslagen aufweisen. Zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen 112A, 112B ausgestaltet sind, kann in Form von mindestens einer dieser strukturierten Metallisierungslagen der weiteren Metallisierung ausgestaltet sein. Alternativ oder zusätzlich kann die mindestens eine strukturierte Metallisierungslage, in denen die Erregerspule 111 ausgestaltet sein kann, in Form von mindestens einer dieser strukturierten Metallisierungslagen der weiteren Metallisierung ausgestaltet sein.
Auf mindestens einer der beiden Leiterplatten-Oberflächen 801a, 801b können zusätzliche elektrische Kontaktflächen vorgesehen sein. Außerdem können weitere (nicht dargestellte) Komponenten, zum Beispiel SMD-Komponenten, auf mindestens einer der beiden Leiterplatten-Oberflächen 801a, 801b angeordnet werden.
Das in 8 dargestellte Ausführungsbeispiel bietet die Möglichkeit zur Herstellung eines sehr kompakten induktiven Winkel- und/oder Positionssensors 100, wobei trotz der Erzeugung der Erregerspule 111 und/oder der Empfangsspulen-Anordnung 112 in Dünnschichttechnik verhältnismäßig große Abmessungen der jeweiligen Spulen 111, 112A, 112B realisierbar sind. Dies bietet eine kostengünstige Alternative zu herkömmlichen Fan-Out Wafer-Level Packaging (FOWLP) Verfahren.
Im Übrigen kann all das, was hierin beispielhaft anhand der Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 beschrieben wurde, in gleichem Sinne auch für die Erregerspule 111 gelten. In diesem Falle könnte die Empfangsspulen-Anordnung 112, beziehungsweise mindestens eine der beiden Empfangsspulen 112A, 112B, sinngemäß durch die Erregerspule 111 ersetzt werden.
Es wäre beispielsweise denkbar, dass die Erregerspule 111 innerhalb des Gehäuses 114 oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet und in einer strukturierten Metallisierungslage 200A, 200B, 200C ausgestaltet ist, indem

a) die Erregerspule 111 in Form einer im Halbleiterchip 113 integrierten Metallisierungslage 200A, 200B, 200C ausgestaltet ist (2A bis 2C), oder
b) die Erregerspule 111 in Form einer Metallisierungslage 200A, 200B, 200C ausgestaltet ist, die auf einer zweiten Chip-Oberfläche 113b des Halbleiterchips 113 angeordnet ist, die einer ersten Chip-Oberfläche 113a, welche Chip-Kontaktflächen 210 aufweist, gegenüberliegt (2C), oder
c) die Erregerspule 111 in Form einer Metallisierungslage 200A, 200B, 200C eines Umverdrahtungs-Abschnitts (RDL) 203 im Fan-In-Bereich 301 ausgebildet ist, sofern das Gehäuse 114 als ein Wafer-Level-Package (WLP) ausgeführt ist (2A - 2C), oder
d) die Erregerspule 111 in Form einer Metallisierungslage 200A, 200B, 200C eines Umverdrahtungs-Abschnitts (RDL) 203, 213 im Fan-Out-Bereich ausgestaltet ist, sofern das Gehäuse als ein Wafer Level Ball Grid Array (WLB) Package oder als ein Embedded Wafer Level Ball Grid Array (eWLB) Package ausgestaltet ist, oder
e) die Erregerspule 111 in Form einer Metallisierungslage 200 ausgestaltet ist, die auf einer Außenkontur-Oberfläche 114a einer das Gehäuse 114 bildenden Vergussmasse angeordnet ist, oder
f) die Erregerspule 111 in Form einer Metallisierungslage 200 ausgestaltet ist, die auf einer Leiterplatten-Oberfläche 801 a, 801 b einer das Gehäuse 114 bildenden Leiterplatte 801 angeordnet ist.

9 zeigt ein schematisches Blockdiagramm zur Darstellung eines Verfahrens zum Herstellen eines gehäusten induktiven Winkel- und/oder Positionssensors 100.
In Schritt 901 werden eine erste Sensorkomponente 110, zum Beispiel ein Stator, und eine relativ dazu bewegliche zweite Sensorkomponente 120, zum Beispiel ein Rotor, bereitgestellt. Die erste Sensorkomponente 110 kann eine Erregerspule 111 und eine Empfangsspulen-Anordnung 112 mit zwei oder mehr einzelnen Empfangsspulen 112A, 112B aufweisen, und die zweite Sensorkomponente 120 kann ein induktives Target 121 aufweisen.
Ferner kann die Erregerspule 111 mit einem Wechselstrom I₁, anregbar sein, um in dem induktiven Target 121 einen Induktionsstrom zu induzieren, und das induktive Target 121 kann ausgestaltet sein, um in Reaktion auf den Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal S₁ in der Empfangsspulen-Anordnung 112 erzeugt.
In Schritt 902 wird ein Halbleiterchip 113 in, an oder auf der ersten Sensorkomponente 110 angeordnet, wobei der Halbleiterchip 113 eine integrierte Schaltung aufweist, die ausgestaltet ist, um eine Relativposition der zweiten Sensorkomponente 120 relativ zu der ersten Sensorkomponente 110 basierend auf dem Induktionssignal S₁ zu bestimmen.
In Schritt 903 wird ein Gehäuse 114 bereitgestellt und der Halbleiterchip 113 wird innerhalb des Gehäuses 114 angeordnet.
In Schritt 904 werden die einzelnen Empfangsspulen 112A, 112B der Empfangsspulen-Anordnung 112 erzeugt, und zwar durch Strukturieren von mindestens zwei voneinander beabstandeten Metallisierungslagen 201, 202, die innerhalb des Gehäuses 114 oder außerhalb auf einer Außenfläche 114a, 114b des Gehäuses 114 angeordnet sind.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien des hierin beschriebenen Konzepts dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass das hierin beschriebene Konzept lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.

Claims

Induktiver Winkel- und/oder Positionssensor (100), aufweisend: eine erste Sensorkomponente (110) und eine relativ dazu bewegliche zweite Sensorkomponente (120), wobei die erste Sensorkomponente (110) eine Erregerspule (111) und eine Empfangsspulen-Anordnung (112) mit zwei oder mehr einzelnen Empfangsspulen (112A, 112B) aufweist, und wobei die zweite Sensorkomponente (120) ein induktives Target (121) aufweist, wobei die Erregerspule (111) mit einem Wechselstrom (I₁) anregbar ist, um in dem induktiven Target (121) einen Induktionsstrom zu induzieren, und wobei das induktive Target (121) ausgestaltet ist, um in Reaktion auf den Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal (S₁) in der Empfangsspulen-Anordnung (112) erzeugt, wobei die erste Sensorkomponente (110) einen Halbleiterchip (113) mit einer integrierten Schaltung aufweist, die ausgestaltet ist, um eine Position der zweiten Sensorkomponente (120) relativ zu der ersten Sensorkomponente (110) basierend auf dem Induktionssignal (S₁) zu bestimmen, und ein Gehäuse (114), in dem der Halbleiterchip (113) angeordnet ist, wobei die einzelnen Empfangsspulen (112A, 112B) der Empfangsspulen-Anordnung (112) in mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen (200A, 200B) ausgestaltet sind, die innerhalb des Gehäuses (114) und/oder außerhalb auf einer Außenfläche (114a, 114b) des Gehäuses (114) angeordnet sind.
Induktiver Winkel- und/oder Positionssensor (100) nach Anspruch 1, wobei der Halbleiterchip (113) eine Vielzahl von integrierten und in unterschiedlichen Ebenen angeordneten Chip-Metallisierungslagen (200A, 200B) aufweist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, in Form von mindestens einer der Chip-Metallisierungslagen (200A, 200B) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 oder 2, wobei der Halbleiterchip (113) eine erste Chip-Oberfläche (113a) und eine gegenüberliegende zweite Chip-Oberfläche (113b) aufweist, wobei auf der ersten Chip-Oberfläche (113a) Kontaktabschnitte (210) zum elektrischen Kontaktieren des Halbleiterchips (113) angeordnet sind, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, innerhalb des Gehäuses (114) und auf der zweiten Chip-Oberfläche (113b) angeordnet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach Anspruch 3, wobei zumindest eine der zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, mittels einer Chip-Durchkontaktierung (204), die sich zwischen der ersten Chip-Oberfläche (113a) und der zweiten Chip-Oberfläche (113b) durch den Halbleiterchip (113) hindurch erstreckt, mit mindestens einem der Kontaktabschnitte (210) auf der ersten Chip-Oberfläche (113a) galvanisch verbunden ist.
Induktiver Winkel- und/oder Positionssensor (100) nach Anspruch 3 oder 4, wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, mittels einer seitlich an einer lateralen Chip-Außenkontur (113c) verlaufenden elektrisch leitfähigen Struktur (205) galvanisch mit mindestens einem der Kontaktabschnitte (210) auf der ersten Chip-Oberfläche (113a) verbunden ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 5, wobei das Gehäuse (114) als ein Wafer Level (WLP) Package (130) ausgeführt ist, wobei das WLP-Package (130) im Fan-In-Bereich einen Umverdrahtungs-Abschnitt (203) mit mehreren voneinander beabstandeten Metallisierungslagen (200A, 200B) aufweist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, innerhalb des Gehäuses (114) und in Form von einer der Metallisierungslagen (200A, 200B) des Umverdrahtungs-Abschnitts (203) im Fan-In-Bereich (301) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 5, wobei das Gehäuse (114) als ein Wafer Level Ball Grid Array (WLB) Package (130) oder als ein Embedded Wafer Level Ball Grid Array (eWLB) Package (130) ausgeführt ist, wobei das Package (130) im Fan-Out-Bereich (302) einen Umverdrahtungs-Abschnitt (203) mit mehreren voneinander beabstandeten Metallisierungslagen aufweist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, innerhalb des Gehäuses (114) und in Form von einer der Metallisierungslagen des Umverdrahtungs-Abschnitts (203) im Fan-Out-Bereich (302) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 5, wobei das Gehäuse (114) als ein Wafer Level Ball Grid Array (WLB) Package (130) oder als ein Embedded Wafer Level Ball Grid Array (eWLB) Package (130) ausgeführt ist, wobei auf einer Gehäuseoberfläche (114a) des Gehäuses (114) ein Umverdrahtungs-Abschnitt (213) mit mehreren voneinander beabstandeten strukturierten Metallisierungslagen angeordnet ist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, außerhalb des Gehäuses (114) und in Form von einer der strukturierten Metallisierungslagen des Umverdrahtungs-Abschnitts (213) auf der Gehäuseoberfläche (114a) im Fan-Out-Bereich (302) und/oder im Fan-In-Bereich (301) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach Anspruch 8, wobei auf einer der Gehäuseoberfläche (114a) gegenüberliegenden Seite des Packages (130) elektrische Kontaktabschnitte (210) vorgesehen sind, und wobei zumindest eine der zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, mittels einer vertikalen Durchkontaktierung (304), die sich zwischen der Gehäuseoberfläche (114a) und der gegenüberliegenden Seite durch das Package (130) hindurch erstreckt, mit mindestens einem der elektrischen Anschlusskontakte (210) galvanisch verbunden ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 5, wobei der Halbleiterchip (113) auf einem Substrat (401) angeordnet und mit einer Vergussmasse vergossen ist, wobei das Substrat (401) und die Vergussmasse das Gehäuse (114) bilden, und wobei auf einer dem Substrat (401) gegenüberliegenden Außenkontur-Oberfläche (114a) des Gehäuses (114) eine Metallisierung (200) mit ein oder mehreren strukturierten Metallisierungslagen angeordnet ist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, außerhalb des Gehäuses (114) und in Form einer der Metallisierungslagen der auf der Außenkontur-Oberfläche (114a) angeordneten Metallisierung (200) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach Anspruch 10, wobei das Gehäuse (114) zwischen dem Substrat (401) und der dem Substrat (401) gegenüberliegenden Außenkontur-Oberfläche (114a) eine laterale Außenkontur-Oberfläche (114c) aufweist, wobei eine elektrisch leitfähige Struktur (404) auf der lateralen Außenkontur-Oberfläche (114c) angeordnet ist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, mittels dieser elektrisch leitfähigen Struktur (404) galvanisch mit dem Substrat (401) verbunden ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 11, wobei der Halbleiterchip (113) in einer das Gehäuse (114) bildenden Leiterplatte (801) integriert ist, wobei auf einer Leiterplatten-Oberfläche (801a, 801b) eine Leiterplatten-Metallisierung (200) mit ein oder mehreren voneinander beabstandeten strukturierten Metallisierungslagen angeordnet ist, und wobei zumindest eine der mindestens zwei voneinander beabstandeten strukturierten Metallisierungslagen, in denen die Empfangsspulen (112A, 112B) ausgestaltet sind, außerhalb des Gehäuses (801) und in Form von mindestens einer der Metallisierungslagen der Leiterplatten-Metallisierung (200) ausgestaltet ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 11, wobei das Gehäuse (114) Leiterplatten-los ausgeführt ist.
Induktiver Winkel- und/oder Positionssensor (100) nach einem der Ansprüche 1 bis 13, wobei die Erregerspule (111) innerhalb des Gehäuses (114) oder außerhalb auf einer Außenfläche (114a, 114b) des Gehäuses (114) angeordnet und in einer strukturierten Metallisierungslage (200A, 200B, 200C) ausgestaltet ist, indem a) die Erregerspule (111) in Form einer im Halbleiterchip (113) integrierten Metallisierungslage ausgestaltet ist, oder b) die Erregerspule (111) in Form einer Metallisierungslage (200A, 200B, 200C) ausgestaltet ist, die auf einer zweiten Chip-Oberfläche (113b) des Halbleiterchips (113) angeordnet ist, die einer ersten Chip-Oberfläche (113a), welche elektrische Kontaktabschnitte (210) aufweist, gegenüberliegt, oder c) die Erregerspule (111) in Form einer Metallisierungslage eines Umverdrahtungs-Abschnitts (203, 213) im Fan-In-Bereich ausgebildet ist, sofern das Gehäuse (114) ein Wafer-Level-Package bildet, oder d) die Erregerspule (111) in Form einer Metallisierungslage eines Umverdrahtungs-Abschnitts (203, 213) im Fan-Out-Bereich ausgestaltet ist, sofern das Gehäuse (114) als ein Wafer Level Ball Grid Array (WLB) Package oder als ein Embedded Wafer Level Ball Grid Array (eWLB) Package ausgestaltet ist, oder e) die Erregerspule (111) in Form einer Metallisierungslage ausgestaltet ist, die auf einer Außenkontur-Oberfläche (114a) einer das Gehäuse (114) bildenden Vergussmasse angeordnet ist, oder f) die Erregerspule (111) in Form einer Metallisierungslage ausgestaltet ist, die auf einer Leiterplatten-Oberfläche (801a, 801b) einer das Gehäuse (114) bildenden Leiterplatte (801) angeordnet ist.
Verfahren zum Herstellen eines gehäusten induktiven Winkel- und/oder Positionssensors (100), wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen einer ersten Sensorkomponente (110) und einer relativ dazu beweglichen zweiten Sensorkomponente (120), wobei die erste Sensorkomponente (110) eine Erregerspule (111) und eine Empfangsspulen-Anordnung (112) mit zwei oder mehr einzelnen Empfangsspulen (112A, 112B) aufweist, und wobei die zweite Sensorkomponente (120) ein induktives Target (121) aufweist, wobei die Erregerspule (111) mit einem Wechselstrom (I₁) anregbar ist, um in dem induktiven Target (121) einen Induktionsstrom zu induzieren, und wobei das induktive Target (121) ausgestaltet ist, um in Reaktion auf den Induktionsstrom ein Magnetfeld zu erzeugen, das wiederum ein Induktionssignal (S₁) in der Empfangsspulen-Anordnung (112) erzeugt, Anordnen eines Halbleiterchips (113) auf der ersten Sensorkomponente (110), wobei der Halbleiterchip (113) eine integrierte Schaltung aufweist, die ausgestaltet ist, um eine Relativposition der zweiten Sensorkomponente (120) relativ zu der ersten Sensorkomponente (110) basierend auf dem Induktionssignal (S₁) zu bestimmen, Bereitstellen eines Gehäuses (114) und Anordnen des Halbleiterchips (113) innerhalb des Gehäuses (114), und Erzeugen der einzelnen Empfangsspulen (112A, 112B) der Empfangsspulen-Anordnung (112) durch Strukturieren von mindestens zwei voneinander beabstandeten Metallisierungslagen (200A, 200B), die innerhalb des Gehäuses (114) oder außerhalb auf einer Außenfläche (114a, 114b) des Gehäuses (114) angeordnet sind.