DE102017214326A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017214326A1
DE102017214326A1 DE102017214326.6A DE102017214326A DE102017214326A1 DE 102017214326 A1 DE102017214326 A1 DE 102017214326A1 DE 102017214326 A DE102017214326 A DE 102017214326A DE 102017214326 A1 DE102017214326 A1 DE 102017214326A1
Authority
DE
Germany
Prior art keywords
semiconductor device
insulating plate
housing
circuit pattern
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017214326.6A
Other languages
English (en)
Other versions
DE102017214326B4 (de
Inventor
Yasuo Konishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017214326A1 publication Critical patent/DE102017214326A1/de
Application granted granted Critical
Publication of DE102017214326B4 publication Critical patent/DE102017214326B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: eine Isolierplatte; ein Schaltungsmuster, das auf der Isolierplatte angeordnet ist; einen Halbleiterchip, der mit dem Schaltungsmuster verbunden ist, ein Gehäuse, das auf der Isolierplatte das Schaltungsmuster und den Halbleiterchip umschließend angeordnet ist und nicht auf die Isolierplatte gebondet ist; und ein gehärtetes Harz, das im Gehäuse zum Versiegeln des Schaltungsmusters und des Halbleiterchips angeordnet ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, bei der das Innere eines Gehäuses mit Harz versiegelt ist.
  • Stand der Technik
  • Halbleitervorrichtungen werden in allen Szenarien einschließlich der elektrischen Energieerzeugung, der elektrischen Energieübertragung und der effektiven Energienutzung und Erneuerung eingesetzt. In der Halbleitervorrichtung sind Halbleiterchips mit einem Schaltungsmuster auf einer Isolierplatte verbunden, ein Gehäuse ist auf der Isolierplatte die Halbleiterchips umschließend angeordnet und ein Innenraum des Gehäuses ist mit einem Harz versiegelt (siehe z. B. die offengelegte japanische Patentanmeldung Nr. 2000-323593 ). Da das Harz in flüssiger Form in das Gehäuse eingespritzt wird, muss verhindert werden, dass das Harz aus einem Spalt zwischen der Isolierplatte und dem Gehäuse austritt, bevor das Harz aushärtet.
  • In der Vergangenheit wurden eine Isolierplatte und ein Gehäuse mittels eines Klebematerials zum Abdichten eines Spalts zwischen einem Gehäuseharz und der Isolierplatte aneinander gebondet, um ein Auslaufen von Flüssigkeit zu verhindern. Somit muss, bevor das Harz eingespritzt wird, das Klebematerial ringförmig auf die gesamte Umfangslänge des Außenumfangs der Isolierplatte aufgetragen und gehärtet werden. Demzufolge vergeht Zeit für den Auftragsschritt und den Aushärtungsschritt und die Fertigungszeit verlängert sich nachteilig.
  • Zusammenfassung
  • Die vorliegende Erfindung wurde zum Lösen des oben beschriebenen Problems konzipiert und es ist deren Aufgabe, einen Halbleiterchip zu schaffen, dessen Fertigungsdauer durch den Wegfall eines Auftragsschritts und eines Aushärtungsschritts verkürzt werden kann. Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung: ein Schaltungsmuster, das auf der Isolierplatte angeordnet ist; einen Halbleiterchip, der mit dem Schaltungsmuster verbunden ist; ein Gehäuse, das auf der Isolierplatte das Schaltungsmuster und den Halbleiterchip umschließend angeordnet ist und nicht auf die Isolierplatte gebondet ist; und ein gehärtetes Harz, das im Gehäuse zum Versiegeln des Schaltungsmusters und des Halbleiterchips angeordnet ist.
  • In der vorliegenden Erfindung ist das Gehäuse nicht an die Isolierplatte gebondet und die gesamte Vorrichtung ist mit dem ausgehärteten Harz fixiert.
  • Somit kann die Fertigungszeit durch den Wegfall des Auftragsschritts und des Aushärtungsschritts verkürzt werden.
  • Kurzbeschreibung der Zeichnungen
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigt:
  • 1 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht;
  • 2 eine Unteransicht, die ein Gehäuse der Halbleitervorrichtung gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht;
  • 3 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht;
  • 4 eine Unteransicht, die ein Gehäuse der Halbleitervorrichtung gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht;
  • 5 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulicht;
  • 6 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 4 der vorliegenden Erfindung veranschaulicht;
  • 7 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 5 der vorliegenden Erfindung veranschaulicht; und
  • 8 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 6 der vorliegenden Erfindung veranschaulicht.
  • Beschreibung der Ausführungsbeispiele
  • Eine Halbleitervorrichtung gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Bauteile werden durch die gleichen Bezugszeichen gekennzeichnet und deren wiederholte Beschreibung kann entfallen.
  • Ausführungsbeispiel 1
  • 1 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. 2 zeigt eine Unteransicht, die ein Gehäuse der Halbleitervorrichtung gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. Eine Isolierplatte 2 ist an einem Kühlkörper 1 angeordnet und ein Schaltungsmuster 3 ist auf der Isolierplatte 2 angeordnet. Der Kühlkörper 1, die Isolierplatte 2 und das Schaltungsmuster 3 sind miteinander integriert.
  • Ein Halbleiterchip, wie z. B. eine Stromschaltvorrichtung, ist mit dem Schaltungsmuster 3 mittels eines Lötmittels verbunden. Ein Gehäuse 6 ist auf der Isolierplatte 2 das Schaltungsmuster 3 und den Halbleiterchip 4 umschließend angeordnet. Hierbei sei angemerkt, dass das Gehäuse 6 nicht an die Isolierplatte 2 gebondet ist und daran nicht mittels einer Schraube oder dergleichen befestigt ist. Elektroden 7 und 8 sind im Gehäuse 6 angeordnet oder eingebaut. Eine Oberseitenelektrode des Halbleiterchips 4 ist mit der Elektrode 7 mittels eines Drahts 9 verbunden und das Schaltungsmuster 3 ist mit der Elektrode 8 mittels eines Drahts 10 verbunden.
  • Ein Epoxidharz 11 ist im Gehäuse 6 zum Versiegeln des Schaltungsmusters 3, des Halbleiterchips 4 und dergleichen angeordnet. Ein ungehärtetes Ausgangsmaterial 12 ist ringförmig in einem Spalt zwischen einer Oberseite der Isolierplatte 2 und einer Unterseite des Gehäuses 6 angeordnet und steht in direktem Kontakt mit der Oberseite der Isolierplatte 2 und der Unterseite des Gehäuses 6. Das Ausgangsmaterial 12 ist ein Material, wie z. B. ein thermoplastisches Polyesterelastomer, das nicht nur im Laufe der Fertigung, sondern auch nach der Fertigung nicht ausgehärtet wird und das eine höhere Viskosität als jene des ungehärteten Harzes 11 aufweist.
  • Im Ausführungsbeispiel ist das Gehäuse 6 nicht an die Isolierplatte 2 gebondet und die gesamte Vorrichtung ist mit dem ausgehärteten Harz 11 fixiert. Daher kann die Fertigungsdauer durch den Wegfall des Auftragsschritts und des Aushärtungsschritts für das Klebematerial verkürzt werden. Darüber hinaus kann während einer Zeitspanne, die bis zum Aushärten des Harzes 11 erforderlich ist, das Ausgangsmaterial 12 ein Auslaufen des ungehärteten Harzes 11 aus dem Spalt zwischen der Isolierplatte 2 dem Gehäuse 6 verhindern.
  • Ausführungsbeispiel 2
  • 3 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht. 4 zeigt eine Unteransicht, die ein Gehäuse der Halbleitervorrichtung gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht. Im Ausführungsbeispiel ist anstelle des Ausgangsmaterials 12 gemäß dem Ausführungsbeispiel 1 ein konkaver Bereich 13 ringförmig in der Unterseite des Gehäuses 6 ausgebildet. Ein elastisches Element 14, wie z. B. Gummi, ist ringförmig im konkaven Bereich 13 des Gehäuses 6 angeordnet und steht mit der Oberseite der Isolierplatte 2 und der Unterseite des Gehäuses 6 direkt in Kontakt. Die natürliche Länge des elastischen Elements 14, das im konkaven Bereich 13 nicht komprimiert ist, ist größer als die Tiefe des konkaven Bereichs 13. Die weiteren Konfigurationen im Ausführungsbeispiel 2 sind die gleichen wie jene im Ausführungsbeispiel 1.
  • In einer Zeitspanne bis zum Aushärten des Harzes 11 drückt das Gewicht der Halbleitervorrichtung oder eine externe Belastung das elektrische Element 14 gegen die Isolierplatte 2. Da der Spalt zwischen der Isolierplatte 2 und dem elastischen Element 14 zum zuverlässigen Gewährleisten der Luftdichtheit beseitigt werden kann, kann auf diese Weise ein Auslaufen des ungehärteten Harzes 11 verhindert werden. Gleichermaßen wie im Ausführungsbeispiel 1 ist das Gehäuse 6 nicht an die Isolierplatte 2 gebondet und die gesamte Vorrichtung ist durch das gehärtete Harz 11 fixiert. Daher kann die Fertigungszeit durch den Wegfall des Auftragsschritts und des Aushärtungsschritts für das Klebematerial verkürzt werden.
  • In einer Zeitspanne bis zum Aushärten des Harzes 11 werden der Kühlkörper 1 und das Gehäuse 6 vorzugsweise durch eine Spannvorrichtung oder dergleichen gehalten. Darüber hinaus ist z. B. ein konvexer Bereich, der aus dem gleichen Material wie das des Schaltungsmusters 3 hergestellt ist und eine gleiche Höhe wie jene des Schaltungsmusters 3 aufweist, auf der Isolierplatte 2 unterhalb des elastischen Elements 14 angeordnet und kann als Unterstützung zum Andrücken dienen.
  • Ausführungsbeispiel 3
  • 5 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulicht. Im Ausführungsbeispiel ist anstelle des Ausgangsmaterials 12 gemäß dem Ausführungsbeispiel 1 ein ringförmig auf der Oberseite der Isolierplatte 2 angeordneter konvexer Bereich 15 in den ringförmig in der Unterseite des Gehäuses 6 ausgebildeten konkaven Bereich 13 eingepasst. Die jeweilige Anzahl der konkaven Bereiche 13 und der konvexen Bereiche 15 kann mehrere oder nur einen umfassen. Die weiteren Konfigurationen des Ausführungsbeispiels 3 sind die gleichen wie jene des Ausführungsbeispiels 1.
  • In einer Zeitspanne bis zum Aushärten des Harzes 11 kann die Luftdichtheit durch den konkaven Bereich 13 und den konvexen Bereich 15, die eingepasst sind, noch zuverlässiger gewährleistet werden. Daher kann ein Auslaufen des ungehärteten Harzes 11 verhindert werden. Darüber hinaus ist das Gehäuse 6 wie im Ausführungsbeispiel 1 nicht an die Isolierplatte 2 gebondet und die gesamte Vorrichtung ist durch das ausgehärtete Harz 11 fixiert. Infolgedessen kann die Fertigungszeit durch den Wegfall des Auftragsschritts und des Aushärtungsschritts für das Klebematerial verkürzt werden.
  • Der konvexe Bereich 15 ist aus dem gleichen Material wie das des Schaltungsmusters 3 hergestellt und weist eine gleiche Höhe wie jene des Schaltungsmusters 3 auf. Auf diese Weise kann der konvexe Bereich 15 durch den gleichen Prozess wie zum Ausbilden des Schaltungsmusters 3 gebildet werden. Darüber hinaus ist die Tiefe des konkaven Bereichs 13 gleich oder größer als die Höhe des konvexen Bereichs 15. Dadurch können durch eine Fertigungstoleranz verursachte schlechte Passformen beseitigt werden.
  • Ausführungsbeispiel 4
  • 6 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 4 der vorliegenden Erfindung veranschaulicht. Zusätzlich zur Konfiguration des Ausführungsbeispiels 3 ist ein elastisches Element 16 am konvexen Bereich 15 im konkaven Bereich 13 angeordnet. Das elastische Element 16 ist z. B. ein Harz-Fotolack. Das elastische Element 16 ist so angeordnet, dass eine Verbesserung des Auslaufverhinderungseffekts des Harzes 11 im Vergleich zum Ausführungsbeispiel 3 ermöglicht wird. Da die Viskosität des Harzes 11 verringert werden kann, wird ein Konzeptionsbereich für die Komponenten der Halbleitervorrichtung erweitert. Die weiteren Konfigurationen und Vorzüge im Ausführungsbeispiel 4 sind dieselben wie jene im Ausführungsbeispiel 3.
  • Ausführungsbeispiel 5
  • 7 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 5 der vorliegenden Erfindung veranschaulicht. Im Ausführungsbeispiel schneidet anstelle des Ausgangsmaterials 12 gemäß dem Ausführungsbeispiel 1 ein ringförmig auf der Unterseite des Gehäuses 6 ausgebildeter konvexer Bereich 17 in die Isolierplatte 2 ein, die aus einem eine Elastizität aufweisenden Harz oder dergleichen hergestellt ist. Es können ein oder mehrere konvexe Bereiche 17 vorgesehen sein. Der konvexe Bereich 17 weist einen dreieckigen Querschnitt auf. Die Spitzen des konvexen Bereichs 17 können gerundet sein. Die weiteren Konfigurationen im Ausführungsbeispiel 5 sind die gleichen wie jene im Ausführungsbeispiel 1.
  • In einer Zeitspanne bis zum Aushärten des Harzes 11 kann die Luftdichtheit zuverlässig dadurch gewährleistet werden, dass der konvexe Bereich 17 in die Isolierplatte 2 einschneidet. Somit kann ein Auslaufen des ungehärteten Harzes 11 verhindert werden. Wie im Ausführungsbeispiel 1 ist das Gehäuse 6 nicht an die Isolierplatte 2 gebondet und die gesamte Vorrichtung ist durch das ausgehärtete Harz 11 fixiert. Folglich kann die Fertigungszeit durch den Wegfall des Auftragsschritts und des Aushärtungsschritts für das Klebematerial verkürzt werden.
  • Ausführungsbeispiel 6
  • 8 zeigt eine Schnittansicht, die eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel 6 der vorliegenden Erfindung veranschaulicht. Im Ausführungsbeispiel ist anstelle des Ausgangsmaterials 12 gemäß dem Ausführungsbeispiel 1 ein elastisches Element 18, das z. B. aus einer Harz-Fotolack-Tinte oder dergleichen hergestellt ist, ringförmig in einem Spalt zwischen der Oberseite der Isolierplatte 2 und der Unterseite des Gehäuses 6 ausgebildet. Der auf der Unterseite des Gehäuses 6 ausgebildete konvexe Bereich 17 schneidet in das elastische Element 18 ein. Die Anzahl der konvexen Bereiche 17 kann mehrere oder nur einen umfassen. Hierbei sei angemerkt, dass der konvexe Bereich 17 einen dreieckigen Querschnitt aufweist. Die Spitzen des konvexen Bereichs 17 können gerundet sein. Die weiteren Konfigurationen im Ausführungsbeispiel 6 die gleichen wie jene im Ausführungsbeispiel 1.
  • In einer Zeitspanne bis zum Aushärten des Harzes 11 kann das elastische Element 18 ein Auslaufen des ungehärteten Harzes 11 aus dem Spalt zwischen der Isolierplatte 2 und dem Gehäuse 6 verhindern. Der konvexe Bereich 17 schneidet in die Isolierplatte 2 so ein, dass ein verbesserter Auslaufverhinderungseffekt ermöglicht wird und der Bereich der Auswahlmöglichkeiten für eine Viskosität des Harzes 11 erweitert werden kann. Die Verwendung des elastischen Elements 18 mit einer Dicke und einer Elastizität, die verhindern kann, dass Flüssigkeit ausläuft und gehalten werden kann, macht den konvexen Bereich 17 überflüssig.
  • Wie im Ausführungsbeispiel 1 ist das Gehäuse 6 nicht an die Isolierplatte 2 gebondet und die gesamte Vorrichtung ist durch das ausgehärtete Harz 11 fixiert. Daher kann die Fertigungszeit durch den Wegfall des Auftragsschritts und des Aushärtungsschritts für das Klebematerial verkürzt werden.
  • In den Ausführungsbeispielen 1 bis 6 ist der Halbleiterchip 4 nicht auf einen Halbleiterchip aus Silizium beschränkt und kann ein Halbleiterchip sein, der aus einem Halbleiter mit großer Bandlücke hergestellt ist, der eine größere Bandlücke als der aus Silizium aufweist. Der Halbleiter mit großer Bandlücke ist z. B. ein Siliziumkarbid- oder Galliumnitrid-Material oder Diamant. Ein Halbleiterchip, der aus einem solchen Halbleiter mit großer Bandlücke hergestellt ist, kann verkleinert werden, da der Halbleiterchip eine hohe Spannungsfestigkeit und hohe zulässige Stromdichte aufweist. Die Verwendung des verkleinerten Chips kann eine Halbleitervorrichtung, in welcher der Chip vorgesehen ist, verkleinern. Die hohe Hitzebeständigkeit des Chips ermöglicht die Verkleinerung von wärmeabstrahlenden Rippen des Kühlkörpers und eine Wasserkühlvorrichtung kann in eine Luftkühlvorrichtung geändert werden. Somit kann die Halbleitervorrichtung noch weiter verkleinert werden. Da die Vorrichtung eine geringe Verlustleistung und einen hohen Wirkungsgrad aufweist, kann eine hocheffiziente Halbleitervorrichtung geschaffen werden.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung im Lichte der obigen Lehre möglich. Es ist somit selbstverständlich, dass die Erfindung im Schutzumfang der anliegenden Ansprüche anders als speziell beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2016-178595 , eingereicht am 13. September 2016, einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, auf der die PCT-Priorität basiert, wird hierin durch Bezugnahme in ihrer Gesamtheit miteinbezogen.
  • Zusammenfassend ist festzustellen:
    Eine Halbleitervorrichtung umfasst: eine Isolierplatte; ein Schaltungsmuster, das auf der Isolierplatte angeordnet ist; einen Halbleiterchip, der mit dem Schaltungsmuster verbunden ist, ein Gehäuse, das auf der Isolierplatte das Schaltungsmuster und den Halbleiterchip umschließend angeordnet ist und nicht auf die Isolierplatte gebondet ist; und ein gehärtetes Harz, das im Gehäuse zum Versiegeln des Schaltungsmusters und des Halbleiterchips angeordnet ist.
  • Bezugszeichenliste
    • 1
    Kühlkörper
    2
    Isolierplatte
    3
    Schaltungsmuster
    4
    Halbleiterchip
    6
    Gehäuse
    7, 8
    Elektroden
    10
    Draht
    11
    ungehärtetes Harz
    12
    Ausgangsmaterial
    13
    konkaver Bereich
    14, 16, 18
    elastisches Element
    15, 17
    konvexer Bereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-323593 [0002]
    • JP 2016-178595 [0036]

Claims (12)

  1. Halbleitervorrichtung, umfassend: eine Isolierplatte (2); ein Schaltungsmuster (3), das auf der Isolierplatte (2) angeordnet ist; einen Halbleiterchip (4), der mit dem Schaltungsmuster (3) verbunden ist; ein Gehäuse (6), das auf der Isolierplatte (2) das Schaltungsmuster (3) und den Halbleiterchip (4) umschließend angeordnet ist und nicht auf die Isolierplatte (2) gebondet ist; und ein gehärtetes Harz (11), das im Gehäuse (6) zum Versiegeln des Schaltungsmusters (3) und des Halbleiterchips (4) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner ein ungehärtetes Ausgangsmaterial (12) aufweist, das ringförmig in einem Spalt zwischen einer Oberseite der Isolierplatte (2) und einer Unterseite des Gehäuses (6) angeordnet ist, in direktem Kontakt mit der Oberseite der Isolierplatte (2) und der Unterseite des Gehäuses (6) steht und eine höhere Viskosität als jene des ungehärteten Harzes (11) aufweist.
  3. Halbleitervorrichtung nach Anspruch 1, die ferner ein elastisches Element (14) aufweist, das in einem konkaven Bereich (13) angeordnet ist, der ringförmig in einer Unterseite des Gehäuses (6) ausgebildet ist und in direktem Kontakt mit einer Oberseite der Isolierplatte (2) und der Unterseite des Gehäuses (6) steht.
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine natürliche Länge des elastischen Elements (14), das im konkaven Bereich nicht komprimiert ist, größer als eine Tiefe des konkaven Bereichs (13) ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei ein konvexer Bereich (15), der auf einer Oberseite der Isolierplatte (2) angeordnet ist, in einen konkaven Bereich (13) eingepasst ist, der ringförmig in einer Unterseite des Gehäuses (6) ausgebildet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der konvexe Bereich (15) aus dem gleichen Material wie das des Schaltungsmusters (3) hergestellt ist und eine gleiche Höhe wie jene des Schaltungsmusters (3) aufweist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei eine Tiefe des konkaven Bereichs (13) gleich oder größer als eine Höhe des konvexen Bereichs (15) ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, die ferner ein elastisches Element (16) aufweist, das auf dem konvexen Bereich (15) im konkaven Bereich (13) angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 1, wobei ein konvexer Bereich (17), der ringförmig auf einer Unterseite des Gehäuses (6) angeordnet ist, in die eine Elastizität aufweisende Isolierplatte (2) einschneidet.
  10. Halbleitervorrichtung nach Anspruch 1, die ferner ein elastisches Element (18) aufweist, das ringförmig in einem Spalt zwischen einer Oberseite der Isolierplatte (2) und einer Unterseite des Gehäuses (6) ausgebildet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei ein konvexer Bereich (17), der auf der Unterseite des Gehäuses (6) angeordnet ist, in das elastische Element (18) einschneidet.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der Halbleiterchip (4) aus einem Halbleiter mit großer Bandlücke hergestellt ist.
DE102017214326.6A 2016-09-13 2017-08-17 Halbleitervorrichtung Active DE102017214326B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-178595 2016-09-13
JP2016178595A JP6627698B2 (ja) 2016-09-13 2016-09-13 半導体装置

Publications (2)

Publication Number Publication Date
DE102017214326A1 true DE102017214326A1 (de) 2018-03-15
DE102017214326B4 DE102017214326B4 (de) 2023-11-30

Family

ID=61246950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017214326.6A Active DE102017214326B4 (de) 2016-09-13 2017-08-17 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10170383B2 (de)
JP (1) JP6627698B2 (de)
CN (1) CN107818950B (de)
DE (1) DE102017214326B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6895126B2 (ja) * 2018-03-27 2021-06-30 三菱電機株式会社 半導体パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2016178595A (ja) 2015-03-23 2016-10-06 シャープ株式会社 受信装置、受信方法、及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184743A (ja) * 1982-04-23 1983-10-28 Hitachi Ltd モ−ルド型半導体装置
JPS61194754A (ja) * 1985-02-22 1986-08-29 Toshiba Corp 半導体装置
JPH11145343A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
CN201352557Y (zh) * 2009-02-13 2009-11-25 亚洲光学股份有限公司 影像感测模块
DE112011103926B4 (de) * 2010-11-25 2018-03-08 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール
JP6215577B2 (ja) * 2013-05-31 2017-10-18 株式会社ヨコオ 半導体パッケージ容器、半導体装置、電子機器
JP6057926B2 (ja) * 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2016178595A (ja) 2015-03-23 2016-10-06 シャープ株式会社 受信装置、受信方法、及びプログラム

Also Published As

Publication number Publication date
DE102017214326B4 (de) 2023-11-30
CN107818950A (zh) 2018-03-20
JP6627698B2 (ja) 2020-01-08
CN107818950B (zh) 2020-06-19
JP2018046103A (ja) 2018-03-22
US10170383B2 (en) 2019-01-01
US20180076104A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014212376A1 (de) Halbleitervorrichtung
DE112016007241B4 (de) Halbleitervorrichtung
DE112011103926T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016208029A1 (de) Halbleitervorrichtung
DE102011077543A1 (de) Halbleitervorrichtung
DE102014104856B4 (de) Explosionsgeschütztes Leistungshalbleitermodul
DE112013007047T5 (de) Halbleitermodul und Halbleitervorrichtung
DE112016005219B4 (de) Leistungsmodul
DE102018207532A1 (de) Halbleitereinrichtung
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE102019200271B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013109592B3 (de) Leistungshalbleitereinrichtung
DE102017214326A1 (de) Halbleitervorrichtung
DE102022101802A1 (de) Halbleitervorrichtung, halbleitermodul, fahrzeug und herstellungsverfahren einer halbleitervorrichtung
DE112011104406T5 (de) Halbleitervorrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102014217266B4 (de) Halbleitervorrichtung
DE112016001427T5 (de) Leistungsmodul
DE112014006796T5 (de) Halbleiteranordnung
DE112013006402T5 (de) Halbleitervorrichtung
DE102015209977A1 (de) Halbleitervorrichtung
DE102010062556A1 (de) Halbleiterschaltungsanordnung
DE102018200161A1 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division