DE102017200590A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017200590A1
DE102017200590A1 DE102017200590.4A DE102017200590A DE102017200590A1 DE 102017200590 A1 DE102017200590 A1 DE 102017200590A1 DE 102017200590 A DE102017200590 A DE 102017200590A DE 102017200590 A1 DE102017200590 A1 DE 102017200590A1
Authority
DE
Germany
Prior art keywords
amplifier
semiconductor substrate
relatively close
stage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017200590.4A
Other languages
English (en)
Inventor
Yoshitaka Kamo
Yoshitsugu Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017200590A1 publication Critical patent/DE102017200590A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dicing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: ein Halbleitersubstrat, dessen Kontur ein Fünfeck ist; einen Vorstufen-Verstärker, der relativ nah an einer Ecke des Fünfecks des Halbleitersubstrats ausgebildet ist; und einen Nachstufen-Verstärker, der relativ nah an einer der Ecke des Halbleitersubstrats gegenüberliegenden Seite ausgebildet ist und ein Ausgangssignal aus dem Vorstufen-Verstärker verstärkt.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die einen Vorstufen-Verstärker und einen Nachstufen-Verstärker umfasst, die auf einem Halbleitersubstrat ausgebildet sind.
  • Hintergrund
  • Konventionelle monolithische integrierte Mikrowellenschaltungen (MMICs) werden auf rechteckigen Halbleitersubstraten gebildet (siehe z. B. Koh Kanaya et al., "Ein Ku-band 20 W GaN-MMIC-Verstärker mit eingebautem Linearisierer", 2014 IEEE).
  • Eine gewöhnliche MMIC ist aus Verstärkern in einer Mehrzahl von Stufen aufgebaut, und die Anzahl von FETs in einer Nachstufe ist größer als die Anzahl von FETs in einer Vorstufe. Daher sind Leerräume auf der Peripherie der Vorstufe vorhanden, und es ist schwierig, die Chipkosten durch Verringern der Chipfläche zu reduzieren.
  • Zusammenfassung
  • In Anbetracht der oben beschriebenen Probleme ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, die Chipfläche zu reduzieren, um die Chipkosten zu senken. Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung: ein Halbleitersubstrat, dessen Kontur ein Fünfeck ist; einen Vorstufen-Verstärker, der relativ nah an einer Ecke des Fünfecks des Halbleitersubstrats ausgebildet ist; und einen Nachstufen-Verstärker, der relativ nah an einer der Ecke des Halbleitersubstrats gegenüberliegenden Seite ausgebildet ist und ein Ausgangssignal des Verstärkers der vorderen Stufe verstärkt.
  • In der vorliegenden Erfindung wird das Halbleitersubstrat mit einer fünfeckigen Kontur verwendet, der Verstärker der vorderen Stufe bzw. der Vorstufen-Verstärker ist relativ nah an einer Ecke ausgebildet und der Verstärker der hinteren Stufe bzw. der Nachstufen-Verstärker ist relativ nah an einer der Ecke gegenüberliegenden Seite ausgebildet. Dadurch können Leerräume auf der Vorstufenseite im Vergleich zum Fall des herkömmlichen rechteckigen Halbleitersubstrats reduziert werden. Die Chipfläche kann somit reduziert werden, um die Chipkosten zu senken.
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • 2 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem fünfeckige Halbleitersubstrate auf einem Wafer angeordnet sind.
  • 3 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem herkömmliche rechteckige Halbleitersubstrate auf einem Wafer angeordnet sind.
  • 4 zeigt eine Draufsicht, die eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
  • 5 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem Halbleitersubstrate in gleichschenkliger Dreiecksform auf einem Wafer angeordnet sind.
  • 6 zeigt eine Draufsicht, die eine Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
  • 7 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem Halbleitersubstrate in gleichschenkliger Trapezform auf einem Wafer angeordnet sind.
  • Beschreibung der Ausführungsbeispiele
  • Eine Halbleitervorrichtung gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Symbole gekennzeichnet und deren Beschreibung kann entfallen.
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Die Kontur des Halbleitersubstrats 1 ist ein Fünfeck mit fünf Ecken 2a bis 2e und fünf Seiten 3a bis 3e. Die Seite 3a liegt der Ecke 2a gegenüber. Die Ecke 2a ist auf einer Senkrechten zur Seite 3a angeordnet, die durch den Mittelpunkt der Seite 3a verläuft. Die Seiten 3b und 3e liegen parallel zueinander und sind jeweils gleich lang. Die Seiten 3c und 3d sind jeweils gleich lang.
  • Eine MMIC einer dreistufigen Konfiguration ist auf dem Halbleitersubstrat 1 ausgebildet. Ein Verstärker 5 in der zweiten Stufe verstärkt Ausgangssignale aus einem Verstärker 4 in der ersten Stufe, und ein Verstärker 6 in der Endstufe verstärkt Ausgangssignale aus dem Verstärker 5 in der zweiten Stufe. Der Verstärker 4 in der ersten Stufe weist zwei FETs 7a und 7b auf. Der Verstärker 5 in der zweiten Stufe weist vier FETs 7c bis 7f auf. Der Verstärker 6 in der Endstufe weist acht FETs 7g bis 7n auf. Somit ist die Anzahl der im Verstärker 6 enthaltenen Transistoren in der Endstufe größer als die Anzahl der Transistoren, die im Verstärker 4 in der ersten Stufe enthalten sind.
  • Da die FETs in den Verstärkern 4 bis 6 in einer Zweigstruktur oder verzweigenden Struktur verbunden sind, ist die Schaltung in der zweiten Stufe dichter als in der ersten Stufe und in der Endstufe dichter als in der zweiten Stufe. Eine Kombinationsschaltung zum Kombinieren von Ausgangssignalen aus der Vielzahl von FETs des Verstärkers 6 in der Endstufe und eine Vielzahl von Pads sind außerdem an der Ausgangsseite der Endstufe angeordnet. In einem Fall, in dem eine MMIC einer dreistufigen Konfiguration auf einem herkömmlichen rechteckigen Halbleitersubstrat ausgebildet ist, verbleiben Leerräume auf der Peripherie der zweiten Stufe, und größere Leerräume verbleiben auf der Peripherie der ersten Stufe, da die Größe des Halbleitersubstrats gemäß der Breite der Endstufe gewählt ist.
  • Im vorliegenden Ausführungsbeispiel wird daher das Halbleitersubstrat 1 mit einer fünfeckigen Kontur verwendet, der Verstärker 4 in der ersten Stufe ist relativ nah an der Ecke 2a ausgebildet, und der Verstärker 6 in der Endstufe ist relativ nah an einer der Ecke 2a gegenüberliegenden Seite 3a ausgebildet. Leerräume auf der Vorstufenseite können dadurch im Vergleich zum Fall des herkömmlichen rechteckigen Halbleitersubstrats reduziert werden. Die Chipfläche kann somit reduziert werden, um die Chipkosten zu senken.
  • 2 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem fünfeckige Halbleitersubstrate auf einem Wafer angeordnet sind. Die Halbleitersubstrate 1 sind, wie dargestellt, abwechselnd angeordnet und können somit ohne einen Spielraum bzw. Abstand auf dem Wafer platziert werden. Zur Realisierung dieser Anordnung ist es notwendig, dass die fünfeckige Form jedes Halbleitersubstrats 1 eine Kombination aus einem gleichschenkligen Dreieck mit der Ecke 2a und einem Rechteck mit der Seite 3a ist.
  • 3 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem herkömmliche rechteckige Halbleitersubstrate auf einem Wafer angeordnet sind. Die Anzahl der Chips pro Wafer erhöht sich im vorliegenden Ausführungsbeispiel gegenüber dem Fall der herkömmlichen rechteckigen Halbleitersubstrate, wodurch die Herstellungskosten pro MMIC-Einheit reduziert werden.
  • Zweites Ausführungsbeispiel
  • 4 zeigt eine Draufsicht, die eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. Im zweiten Ausführungsbeispiel ist die Kontur des Halbleitersubstrats 1 ein gleichschenkliges Dreieck mit zwei ersten und zweiten gleichen Seiten 8a und 8b, die jeweils gleich lang sind, und einer Basisseite 8c. Der Vorstufen-Verstärker 4 ist relativ nah an einer gemeinsamen Ecke 9 der ersten und zweiten gleichen Seiten 8a und 8b des Halbleitersubstrats 1 ausgebildet, während der Nachstufen-Verstärker 5 relativ nah an der Basisseite 8c des Halbleitersubstrats 1 ausgebildet ist. Leerräume auf der Vorstufenseite können dadurch gegenüber dem Fall des herkömmlichen rechteckigen Halbleitersubstrats reduziert werden. Die Chipfläche kann somit reduziert werden, um die Chipkosten zu senken.
  • 5 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem Halbleitersubstrate in gleichschenkeliger Dreiecksform auf einem Wafer angeordnet sind. Die Halbleitersubstrate 1 sind, wie dargestellt, abwechselnd angeordnet und können somit ohne einen Abstand auf dem Wafer platziert werden. Die Anzahl der Chips pro Wafer erhöht sich im vorliegenden Ausführungsbeispiel gegenüber dem Fall der herkömmlichen rechteckigen Halbleitersubstrate, wodurch die Herstellungskosten pro MMIC-Einheit reduziert werden.
  • Drittes Ausführungsbeispiel
  • 6 zeigt eine Draufsicht, die eine Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. Im dritten Ausführungsbeispiel ist die Kontur des Halbleitersubstrats 1 ein gleichschenkliges Trapez, das eine obere Grundseite 10a und eine untere Grundseite 10b parallel zur oberen Grundseite 10a und länger als die obere Grundseite 10a aufweist. Der Vorstufen-Verstärker 4 ist relativ nah an der oberen Grundseite 10a des Halbleitersubstrats 1 ausgebildet, während der Nachstufen-Verstärker 5 relativ nah an der unteren Grundseite 10b des Halbleitersubstrats 1 ausgebildet ist. Leerräume auf der Vorstufenseite können dadurch gegenüber dem Fall des herkömmlichen rechteckigen Halbleitersubstrats reduziert werden. Die Chipfläche kann somit reduziert werden, um die Chipkosten zu senken.
  • 7 zeigt eine Draufsicht, die einen Zustand veranschaulicht, bei dem die Halbleitersubstrate in gleichschenkliger Trapezform auf einem Wafer angeordnet sind. Die Halbleitersubstrate 1 sind, wie dargestellt, abwechselnd angeordnet und können somit ohne einen Abstand auf dem Wafer platziert werden. Die Anzahl der Chips pro Wafer erhöht sich im vorliegenden Ausführungsbeispiel gegenüber dem Fall der herkömmlichen rechteckigen Halbleitersubstrate, wodurch die Herstellungskosten pro MMIC-Einheit reduziert werden.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung angesichts der obigen Lehre möglich. Es ist daher selbstverständlich, dass die Erfindung im Rahmen des Schutzumfangs der anliegenden Ansprüche anders als spezifisch beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2016-077526 , eingereicht am 7. April 2016 einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, auf der die Priorität gemäß PVÜ der vorliegenden Anmeldung basiert, wird hierin durch Bezugnahme in ihrer Gesamtheit miteinbezogen.
  • Zusammenfassend ist festzustellen:
    Eine Halbleitervorrichtung umfasst: ein Halbleitersubstrat, dessen Kontur ein Fünfeck ist; einen Vorstufen-Verstärker, der relativ nah an einer Ecke des Fünfecks des Halbleitersubstrats ausgebildet ist; und einen Nachstufen-Verstärker, der relativ nah an einer der Ecke des Halbleitersubstrats gegenüberliegenden Seite ausgebildet ist und ein Ausgangssignal aus dem Vorstufen-Verstärker verstärkt.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2a–2e
    Ecken
    3a–3e
    Seiten
    4, 5, 6
    Verstärker
    7a–7n
    FET
    8a, 8b
    erste und zweite gleiche Seiten
    8c
    Basisseite
    9
    gemeinsame Ecke
    10a, 10b
    obere, untere Grundseite
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016-077526 [0027]
  • Zitierte Nicht-Patentliteratur
    • B. Koh Kanaya et al., "Ein Ku-band 20 W GaN-MMIC-Verstärker mit eingebautem Linearisierer", 2014 IEEE [0002]

Claims (5)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (1), dessen Kontur ein Fünfeck ist; einen Vorstufen-Verstärker (4), der relativ nah an einer Ecke (2a) des Fünfecks des Halbleitersubstrats (1) ausgebildet ist; und einen Nachstufen-Verstärker (5, 6), der relativ nah an einer der Ecke (2a) des Halbleitersubstrats (1) gegenüberliegenden Seite (3a) ausgebildet ist und ein Ausgangssignal aus dem Vorstufen-Verstärker (4) verstärkt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Fünfeck eine Kombination aus einem gleichschenkligen Dreieck, das die Ecke (2a) umfasst, und einem Rechteck, das die Seite (3a) umfasst, ist
  3. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (1), dessen Kontur ein gleichschenkliges Dreieck mit ersten und zweiten gleichen Seiten (8a, 8b), die jeweils gleich lang sind, und einer Basisseite (8c) ist; einen Vorstufen-Verstärker (4), der relativ nah an einer gemeinsamen Ecke (9) der ersten und zweiten gleichen Seiten (8a, 8b) des Halbleitersubstrats (1) ausgebildet ist; und einen Nachstufen-Verstärker (5), der relativ nah an der Basisseite (8c) ausgebildet ist und ein Ausgangssignal aus dem Vorstufen-Verstärker (4) verstärkt.
  4. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (1), dessen Kontur ein gleichschenkliges Trapez ist, das eine obere Grundseite (10a) und eine untere Grundseite (10b) parallel zur oberen Grundseite (10a) und länger als die obere Grundseite (10a) aufweist; einen Vorstufen-Verstärker (4), der relativ nah an der oberen Grundseite (10a) des Halbleitersubstrats (1) ausgebildet ist; und einen Nachstufen-Verstärker (5), der relativ nah an der unteren Grundseite (10b) des Halbleitersubstrats (1) ausgebildet ist und ein Ausgangssignal des Vorstufen-Verstärkers (4) verstärkt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Anzahl von Transistoren (7c–7n), die im Nachstufen-Verstärker (5, 6) enthalten sind, größer als die Anzahl von Transistoren (7a, 7b) ist, die im Vorstufen-Verstärker (4) enthalten sind.
DE102017200590.4A 2016-04-07 2017-01-16 Halbleitervorrichtung Withdrawn DE102017200590A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016077526A JP2017188603A (ja) 2016-04-07 2016-04-07 半導体装置
JP2016-077526 2016-04-07

Publications (1)

Publication Number Publication Date
DE102017200590A1 true DE102017200590A1 (de) 2017-10-12

Family

ID=59929533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017200590.4A Withdrawn DE102017200590A1 (de) 2016-04-07 2017-01-16 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20170294887A1 (de)
JP (1) JP2017188603A (de)
CN (1) CN107275290A (de)
DE (1) DE102017200590A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314040A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 一种承载基板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016077526A (ja) 2014-10-16 2016-05-16 株式会社ニューギン 遊技機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776356B2 (ja) * 1996-01-30 1998-07-16 日本電気株式会社 液晶表示装置
US6362689B1 (en) * 2000-09-22 2002-03-26 U.S. Monolithics, L.L.C. MMIC folded power amplifier
EP1670071A4 (de) * 2003-09-19 2011-09-07 Panasonic Corp Halbleiter-lichtemissionseinrichtung
JP3904585B2 (ja) * 2004-10-07 2007-04-11 昭和電工株式会社 半導体素子の製造方法
US7498184B2 (en) * 2004-10-07 2009-03-03 Showa Denko K.K. Production method for semiconductor device
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US7843273B2 (en) * 2008-11-06 2010-11-30 Raytheon Company Millimeter wave monolithic integrated circuits and methods of forming such integrated circuits
CN102044511A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体芯片封装结构和半导体芯片
JP5361934B2 (ja) * 2011-04-19 2013-12-04 株式会社東芝 電力増幅器
US20120313111A1 (en) * 2011-06-07 2012-12-13 Raytheon Company DIE ALIGNMENT WITH CRYSTALLOGRAPHIC AXES IN GaN-ON-SiC AND OTHER NON-CUBIC MATERIAL SUBSTRATES
JP5983117B2 (ja) * 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
JP2014072239A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2014179508A (ja) * 2013-03-15 2014-09-25 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP6511069B2 (ja) * 2014-03-31 2019-05-15 エーエスエムエル ネザーランズ ビー．ブイ． アンジュレータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016077526A (ja) 2014-10-16 2016-05-16 株式会社ニューギン 遊技機

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. Koh Kanaya et al., "Ein Ku-band 20 W GaN-MMIC-Verstärker mit eingebautem Linearisierer", 2014 IEEE

Also Published As

Publication number Publication date
JP2017188603A (ja) 2017-10-12
CN107275290A (zh) 2017-10-20
US20170294887A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE102016105742B4 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür
DE112009001638T5 (de) Leistungshalbleitermodul
DE102011002026A1 (de) Halbleitermodul mit Schaltelementen
DE102013213463A1 (de) System und verfahren für einen rauscharmen verstärker
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102011007624A1 (de) Halbleitervorrichtung
DE102011109982A1 (de) Leistungskoppler, Leistungsverstärkermodul mit einem Leistungskoppler und Signalübertragungsmodul
DE102015218351A1 (de) Aufgliederung von kaskodenverstärkern zur verbesserung der wärmeunempfindlichkeit
DE2509530A1 (de) Halbleiteranordnung fuer logische verknuepfungsschaltungen
DE102014009141A1 (de) Wandler für monolithische Mikrowellenschaltungen
DE112017007345T5 (de) Halbleitervorrichtung
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE102021110214A1 (de) Halbleitervorrichtung
EP1212797B1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge bei halbleitervorrichtungen mit substrattrennung
DE102017200590A1 (de) Halbleitervorrichtung
DE102017213154A1 (de) Halbleitervorrichtung
DE69834499T2 (de) Rauscharme Verstärkerstufe mit Anpassungsschaltung
DE202013104146U1 (de) Schaltungszweig eines Stromrichters und dreistufiger Stromrichter
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE112018007483T5 (de) Hochfrequenz-Leistungsverstärker
DE102015103064A1 (de) Interposer mit programmierbarer Matrix zur Umsetzung konfigurierbarer vertikaler Halbleiterbaugruppenanordnungen
DE102016212360B4 (de) Halbleiteranordnung
DE102020107692B4 (de) Hochleistungsverstärker mit variablem verstärkungsfaktor unter verwendung von laminatübertragungsleitungsstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee