DE102017127279A1 - Data memory, method for operating a data memory and microcontroller - Google Patents

Data memory, method for operating a data memory and microcontroller Download PDF

Info

Publication number
DE102017127279A1
DE102017127279A1 DE102017127279.8A DE102017127279A DE102017127279A1 DE 102017127279 A1 DE102017127279 A1 DE 102017127279A1 DE 102017127279 A DE102017127279 A DE 102017127279A DE 102017127279 A1 DE102017127279 A1 DE 102017127279A1
Authority
DE
Germany
Prior art keywords
memory
memory cell
state
data
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017127279.8A
Other languages
German (de)
Inventor
Jan Otterstedt
Christian Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017127279.8A priority Critical patent/DE102017127279A1/en
Publication of DE102017127279A1 publication Critical patent/DE102017127279A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Abstract

In verschiedenen Ausführungsbeispielen wird ein Datenspeicher bereitgestellt, der mindestens eine Speicherzelle aufweist, wobei die Speicherzelle gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist, eine stromrichtungdefinierende Schaltung, welche derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist, und eine Steuerung, welche eingerichtet ist, mittels eines Steuerns eines Stromflusses durch die Speicherzelle in der ersten Richtung die Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand zu programmieren. Dabei bedeutet der einer bipolar schaltenden Speicherzelle entsprechende Aufbau, dass die Speicherzelle geeignet ist für das Programmieren in den ersten Speicherzustand mittels eines Stromflusses in der ersten Richtung durch die Speicherzelle und für ein Programmieren in einen zweiten Speicherzustand mittels eines Stromflusses in einer zur ersten Richtung entgegengesetzten zweiten Richtung.

Figure DE102017127279A1_0000
In various embodiments, a data memory is provided which has at least one memory cell, wherein the memory cell is constructed according to a bipolar switching memory cell, a current direction defining circuit which is coupled to the at least one memory cell, that a current flow through the memory cell only in a first direction and a controller configured to program the memory cell into a first non-reprogrammable memory state by controlling current flow through the memory cell in the first direction. In this case, the structure corresponding to a bipolar switching memory cell means that the memory cell is suitable for programming in the first memory state by means of a current flow in the first direction through the memory cell and for programming in a second memory state by means of a current flow in a second opposite to the first direction Direction.
Figure DE102017127279A1_0000

Description

Die Erfindung betrifft einen Datenspeicher und ein Verfahren zum Betreiben eines Datenspeichers.The invention relates to a data memory and a method for operating a data memory.

Bei einem hierin verwendeten Datenspeicher kann ein Widerstandswert eines Speicherelements (auch als Element, Speicherzelle oder Zelle bezeichnet) veränderbar sein, was genutzt werden kann zum Programmieren der Speicherzelle in unterschiedliche Widerstands-Zustände, welchen in Abhängigkeit vom Widerstandswert unterschiedliche logische Werte zugewiesen werden können. Ein solcher Datenspeicher kann auch als Widerstands-Datenspeicher bezeichnet werden, das entsprechende Speicherelement als Widerstands-Speicherelement.In a data memory used herein, a resistance value of a memory element (also referred to as an element, memory cell or cell) may be changeable, which may be used to program the memory cell into different resistance states to which different logical values may be assigned depending on the resistance value. Such a data memory can also be referred to as a resistance data memory, the corresponding memory element as a resistance memory element.

Ein Beispiel für einen solchen Datenspeicher ist ein RRAM-Speicher (Resistive Random-Access Memory-Speicher), bzw. eine entsprechende Speicherzelle. Die RRAM-Speicherzelle weist mindestens zwei Elektroden mit einer dazwischen angeordneten dielektrischen Schicht auf, welche direkt nach einem Herstellen der RRAM-Speicherzelle (auch als Anfangszustand, Ausgangszustand, Isolierzustand oder isolierender Zustand bezeichnet) isolierend ist. In diesem Zustand kann das RRAM-Element wie ein Metall-Isolator-Metall- (MIM-)Kondensator gebildet sein. Die Schicht wird auch als Zwischenschicht oder als Isolierschicht bezeichnet.An example of such a data memory is a RRAM memory (Resistive Random Access Memory), or a corresponding memory cell. The RRAM memory cell has at least two electrodes with a dielectric layer interposed therebetween which is insulating immediately after the RRAM memory cell (also referred to as an initial state, initial state, insulating state, or insulating state) is fabricated. In this condition, the RRAM element may be formed like a metal-insulator-metal (MIM) capacitor. The layer is also referred to as an intermediate layer or as an insulating layer.

Mittels Anlegens einer ausreichend hohen Spannung an die Elektroden kann die Isolierschicht in einen mehr oder weniger leitfähigen Zustand überführt werden (z.B. mittels Ausbildens eines leitfähigen Pfades, z.B. eines oder mehrerer leitender Filamente, in der Schicht). Das erstmalige Überführen der Speicherzelle aus dem Isolierzustand in den mehr oder weniger leitfähigen Zustand mittels Anlegens einer relativ hohen Spannung (z.B. etwa 2,5 V bis etwa 3,5 V) an die Elektroden bis die Isolationsschicht zusammenbricht und ein Strom zwischen den Elektroden fließt wird auch als „Formen“ der Speicherzelle bezeichnet.By applying a sufficiently high voltage to the electrodes, the insulating layer can be converted to a more or less conductive state (e.g., by forming a conductive path, e.g., one or more conductive filaments, in the layer). The first transfer of the memory cell from the insulating state in the more or less conductive state by applying a relatively high voltage (eg about 2.5 V to about 3.5 V) to the electrodes until the insulating layer collapses and a current is flowing between the electrodes also referred to as "shapes" of the memory cell.

Nachdem der leitfähige Pfad erstmals ausgebildet ist, kann das RRAM-Element zwischen einem Zustand mit einem relativ niedrigen Widerstand und einem Zustand mit einem relativ hohen Widerstand hin- und hergeschaltet werden, indem relativ niedrige Spannungen (im Vergleich zur beim Formen verwendeten Spannung, z.B. Spannungen von etwa 1,5 V bis etwa 2,0 V) mit einer richtigen Polarität angelegt werden. Üblicherweise werden die Zustände als SET-Zustand (niedrigerer Widerstand, höhere Leitfähigkeit) und als RESET-Zustand (höherer Widerstand, niedrigere Leitfähigkeit) bezeichnet. Eine Speicherzelle, welche so gestaltet ist, dass sie mittels Anlegens von Spannungen unterschiedlicher Polaritäten an die Elektroden zwischen dem SET- und dem RESET-Zustand umschaltbar ist, wird auch als bipolar schaltende Speicherzelle oder kurz als bipolare Speicherzelle bezeichnet. Zwei solche bipolaren Speicherzellen 102 sind in 2A bzw. 2B dargestellt. Die an den Elektroden des RRAM-Elements 102 angelegten Spannungen sind mit V1 und V2 bezeichnet, wobei zum Programmieren in den SET-Zustand V1 größer ist als V2 und zum Programmieren in den RESET-Zustand V2 größer ist als V1 (oder umgekehrt).After the conductive path is first formed, the RRAM element can be switched between a relatively low resistance state and a relatively high resistance state by using relatively low voltages (compared to the voltage used in molding, eg, voltages from about 1.5V to about 2.0V) with a correct polarity. Usually, the states are referred to as the SET state (lower resistance, higher conductivity) and RESET state (higher resistance, lower conductivity). A memory cell configured to be switchable between the SET and RESET states by applying voltages of different polarities to the electrodes is also referred to as a bipolar switching memory cell or, in short, a bipolar memory cell. Two such bipolar storage cells 102 are in 2A or. 2 B shown. The at the electrodes of the RRAM element 102 applied voltages are designated V 1 and V 2 , wherein for programming in the SET state V 1 is greater than V 2 and for programming in the RESET state V 2 is greater than V 1 (or vice versa).

Bei bipolaren Speicherzellen werden üblicherweise für die Isolierschicht Metalloxide verwendet, beispielsweise Oxide von Übergangsmetallen. Das Übergangsmetall kann beispielsweise Hafnium, Tantal oder Titan aufweisen oder daraus bestehen. Typische Isolierschichten für bipolare RRAM-Speicherzellen können beispielsweise HfO2 oder Ta2O5 aufweisen.In bipolar memory cells, metal oxides are usually used for the insulating layer, for example, oxides of transition metals. The transition metal may comprise or consist of, for example, hafnium, tantalum or titanium. Typical insulating layers for bipolar RRAM memory cells may include, for example, HfO 2 or Ta 2 O 5 .

Zum Speichern von Daten im Datenspeicher kann beispielsweise denjenigen Zellen, die sich im SET-Zustand befinden, ein logischer Wert von 1 zugeordnet werden, und denjenigen Zellen, die sich im RESET-Zustand befinden, ein logischer Wert von 0 zugeordnet werden (oder umgekehrt).To store data in the data memory, for example, those cells which are in the SET state can be assigned a logical value of 1, and those cells which are in the RESET state can be assigned a logical value of 0 (or vice versa). ,

Wegen der Möglichkeit, wiederholt umprogrammiert zu werden, sind herkömmliche bipolare Speicherzellen wie die beschriebenen RRAM-Zellen wenig geeignet, als dauerhafte Schutz- bzw. Sicherheitselemente und/oder als Speicher mit unveränderbarem Speicherinhalt genutzt zu werden.Because of the ability to be repeatedly reprogrammed, conventional bipolar memory cells, such as the RRAM cells described, are ill-suited to be used as persistent protection and / or as memory with unchangeable memory content.

Denn ein Schutz- bzw. Sicherheitselement, welches eingerichtet sein kann zum Schutz vor bestimmten Vorgängen, Zugriffen o.ä. (z.B. derart, dass bei einem Vorliegen in einem vorbestimmten Speicherzustand ein Lese- und/oder Schreibzugriff auf einen Speicherbereich verhindert wird (oder nur dann ermöglicht wird), kann am wirkungsvollsten eingesetzt werden, wenn der vorbestimmte Speicherzustand dauerhaft herbeigeführt werden kann und weder versehentlich noch absichtlich, beispielsweise von einem Angreifer, geändert werden kann.Because a protection or security element, which can be set up to protect against certain processes, accesses or the like. (For example, such that when there is a predetermined memory state a read and / or write access to a memory area is prevented (or only possible), can be used most effectively if the predetermined memory state can be permanently brought about and neither accidentally deliberately, for example, by an attacker, can be changed.

In verschiedenen Ausführungsbeispielen wird ein Datenspeicher bereitgestellt, bei welchem mindestens eine bipolare Speicherzelle in Kombination mit einer Schaltung und einer Steuerung eingerichtet ist, in einen vorbestimmten Speicherzustand (der Speicherzustand kann auch als Programmierzustand bezeichnet werden) programmierbar zu sein, der unveränderlich ist. Die Unveränderlichkeit des vorbestimmten Speicherzustands kann dadurch erreicht werden, dass die Schaltung eine stromrichtungdefinierende Schaltung aufweist, welche eingerichtet ist, einen Stromdurchfluss durch die Speicherzelle nur in einer ersten Richtung zu ermöglichen. Bei einem Programmieren mittels der Steuerung kann demnach zwar die Speicherzelle mittels Erzeugens eines Programmierstroms in der ersten Richtung durch die Speicherzelle in den vorbestimmten Speicherzustand überführt werden, ein Umprogrammieren, welches ein Durchfließen der Speicherzelle mit einem Programmierstrom in einer zweiten Richtung erfordern würde, ist jedoch (z.B. durch die stromrichtungdefinierende Schaltung) unterbunden.In various embodiments, a data memory is provided in which at least one bipolar memory cell in combination with a circuit and a controller is arranged to be programmable into a predetermined memory state (the memory state may also be referred to as a programming state) which is fixed. The immutability of the predetermined memory state can be achieved by virtue of the circuit having a current-direction-defining circuit which is configured to only allow a current to flow through the memory cell in a first direction enable. Thus, while programming by the controller, the memory cell may be transitioned to the predetermined memory state by generating a programming current in the first direction through the memory cell, but reprogramming that would require flowing the memory cell with a programming current in a second direction is ( eg by the current-direction-defining circuit) prevented.

Anders ausgedrückt gibt es für die Speicherzelle des Datenspeichers einen endgültigen Speicherzustand, den die Speicherzelle nicht mehr verlassen kann. Obwohl es ein Zusammenwirken von Speicherzelle und Schaltung (ggf. und Steuerung) ist, welches die Programmierbarkeit der Speicherzelle in den endgültigen Zustand bedingt, wird hierfür auch der Begriff „Einweg-Speicherzelle“ verwendet.In other words, for the memory cell of the data memory, there is a final memory state that the memory cell can not leave. Although it is an interaction of memory cell and circuit (possibly and control) which causes the programmability of the memory cell in the final state, the term "disposable memory cell" is used for this purpose.

In verschiedenen Ausführungsbeispielen kann der Datenspeicher eine einzelne Einweg-Speicherzelle aufweisen. Diese kann beispielsweise als Sicherungselement genutzt werden, indem die Steuerung derart eingerichtet ist, dass sie z.B. ein Lesen aus und/oder Schreiben in weitere (z.B. wiederholt programmierbare) Speicherbereiche und/oder ein Einstellen bestimmter Betriebsparameter o.ä. nur dann ermöglicht, wenn die Einweg-Speicherzelle im vorbestimmten (endgültigen) Speicherzustand ist, oder alternativ nur dann, wenn die Einweg-Speicherzelle gerade nicht im vorbestimmten (endgültigen) Speicherzustand ist. Bei einer beispielhaften Anwendung kann der Datenspeicher in einem Testmodus betreibbar sein, der z.B. einen Zugriff auf Test-Speicherbereiche und/oder ein Einstellen von Test-Betriebsparametern ermöglicht, solange die Einweg-Speicherzelle nicht im endgültigen Speicherzustand ist, und in einem „normalen“ Betriebsmodus betreibbar sein, der z.B. eine übliche Schreib- und/oder Lesefunktion für reguläre Speicherbereiche unter Verwendung von für diese Funktionalität normalen Betriebsparametern aufweisen kann, wenn die Einweg-Speicherzelle im endgültigen Speicherzustand ist.In various embodiments, the data store may comprise a single disposable memory cell. This can be used, for example, as a security element by the controller being set up in such a way that it can be used e.g. reading out and / or writing to other (e.g., repeatedly programmable) memory areas and / or setting certain operating parameters or the like. only when the one-way memory cell is in the predetermined (final) memory state, or alternatively only when the one-way memory cell is not in the predetermined (final) memory state. In an exemplary application, the data store may be operable in a test mode, e.g. allows access to test memory areas and / or setting of test operating parameters as long as the one-way memory cell is not in the final memory state and can be operated in a "normal" mode of operation, e.g. may have a regular regular memory area write and / or read function using normal operating parameters for this functionality when the one-way memory cell is in the final memory state.

Abhängig z.B. davon, wem ein Zugang zum Testmodus ermöglicht werden soll, kann die Einweg-Speicherzelle vor einem Ausliefern des Datenspeichers an einen Nutzer in den endgültigen Speicherzustand überführt werden, so dass dem Nutzer nur der normale Betriebsmodus zugänglich ist, oder der Datenspeicher kann in einem Zustand an den Nutzer ausgeliefert werden, der es dem Nutzer ermöglicht, die Einweg-Speicherzelle zu einem für ihn sinnvollen Zeitpunkt in den endgültigen Speicherzustand zu überführen (bildlich gesprochen, die „Sicherung durchzubrennen“).Dependent e.g. of whom to allow access to the test mode, the one-way memory cell may be transferred to a user before delivering the data memory in the final memory state, so that the user only the normal operating mode is accessible, or the data memory in a state be delivered to the user, which allows the user to transfer the disposable memory cell at a time that makes sense to him in the final memory state (figuratively speaking, the "fuse burn").

In verschiedenen Ausführungsbeispielen kann die Einweg-Speicherzelle für andere Funktionen als das beschriebene Umschalten zwischen Test- und Normalbetrieb als Sicherung verwendet werden.In various embodiments, the one-way memory cell may be used as a backup for functions other than the described switching between test and normal operation.

In verschiedenen Ausführungsbeispielen kann eine Mehrzahl von Einweg-Speicherzellen als Sicherung oder Sicherungen verwendet werden, beispielsweise indem unterschiedliche Sicherungen unterschiedliche Funktionalitäten absichern (z.B. getrennte Absicherung von Schreib- und Lesezugriff) und/oder indem nur eine vorbestimmte Kombination von Speicherzuständen bei den Einweg-Speicherzellen eine abgesicherte Funktionalität ermöglicht oder verhindert.In various embodiments, a plurality of one-way memory cells may be used as fuses or fuses, for example, by securing different functionalities to different fuses (eg, separately securing write and read access) and / or by only a predetermined combination of memory states in the one-way memory cells secured functionality allows or prevents.

In verschiedenen Ausführungsbeispielen kann eine Mehrzahl von Einweg-Speicherzellen genutzt werden, um Daten auf gesicherte Weise abzuspeichern, beispielsweise indem dem endgültigen Speicherzustand ein erster Logikwert zugewiesen wird, und einem anderen Speicherzustand, zu welchem in diesem Zusammenhang auch der unprogrammierte Ausgangszustand (d.h. der Isolierzustand) gezählt werden kann, ein zweiter Logikwert. Insbesondere bei einer Kombination des endgültigen Speicherzustands und des Isolierzustands zum Speichern der Daten kann ein Ändern der gespeicherten Daten verhindert werden, da während des Lese-/Schreibbetriebs in den Einweg-Speicherzellen weder ein Strom bereitgestellt werden kann, dessen Richtung geeignet wäre, die Einweg-Speicherzellen aus dem endgültigen Speicherzustand in einen anderen Speicherzustand zu überführen, noch ein Strom oder eine Spannung bereitgestellt werden können, die eine ausreichende Stromstärke bzw. Spannnungshöhe aufweisen, um die Einweg-Speicherzellen im Isolierzustand in einen der leitfähigen Speicherzustände zu überführen. Beispielsweise können Konfigurationsdaten, Chip-Identifikationsdaten oder ähnliches auf diese Weise gespeichert werden.In various embodiments, a plurality of one-way memory cells may be used to store data in a secure manner, for example, by assigning a first logic value to the final memory state and another memory state, including, in this context, the unprogrammed initial state (ie, the isolation state). can be counted, a second logic value. In particular, a combination of the final memory state and the insulating state for storing the data, a change of the stored data can be prevented because during the read / write operation in the disposable memory cells, neither a current can be provided whose direction would be suitable, the disposable To transfer memory cells from the final memory state to another memory state, nor a current or voltage can be provided that have a sufficient current level or voltage level to convert the one-way memory cells in the insulating state in one of the conductive memory states. For example, configuration data, chip identification data or the like may be stored in this way.

In verschiedenen Ausführungsbeispielen kann der Isolierzustand bei einer oder mehreren Speicherzellen, welche in Kombination mit den Einweg-Speicherzellen genutzt werden können, unveränderbar erzeugt werden, beispielsweise indem eine oder mehrere Verbindungsleitungen der Speicherzelle, welche zum Formen der Speicherzelle benötigt würden, nicht ausgebildet werden. Da das Nicht-Ausbilden der Verbindungsleitungen typischerweise für alle Chips einer Herstellungslinie in gleicher Weise erfolgt, kann eine Kombination der unveränderbaren Isolier-Speicherzellen mit den Einweg-Speicherzellen im endgültigen Speicherzustand insbesondere für ein Speichern von für alle Chips gleichen Konfigurationsdaten oder ähnlichem genutzt werden.In various embodiments, the isolation state may be invariably generated in one or more memory cells that may be utilized in combination with the disposable memory cells, such as by not forming one or more interconnect lines of the memory cell that would be needed to form the memory cell. Since the non-formation of the connection lines is typically the same for all the chips of a manufacturing line, a combination of the invariable insulating memory cells with the disposable memory cells in the final memory state, in particular for storing the same configuration data or the like for all chips can be used.

In verschiedenen Ausführungsbeispielen kann eine Zuordnung von Logikwerten zu Speicherzuständen derart erfolgen, dass allen Speicherzuständen außer dem Isolierzustand der erste Logikwert zugeordnet wird, und nur dem Isolierzustand der zweite Logikwert zugeordnet wird. Damit kann über den oben beschriebenen Schutz vor einem Verändern der gespeicherten Daten hinaus ermöglicht sein, dass selbst in einem Fall, dass ein Angreifer für seinen Angriff nicht auf den Schaltkreis des Datenspeichers zurückgreift, sondern die Elektroden direkt mit einer beliebigen Spannung versorgen kann, den Speicherzellen, die im (eigentlich) endgültigen Speicherzustand sind unabhängig von einer möglichen Manipulation der erste Logikwert zugeordnet wird. Denn selbst bei einem Umprogrammieren der Speicherzellen, die im eigentlich endgültigen Speicherzustand sind, in einen anderen Speicherzustand können diese nicht wieder in den isolierenden Zustand überführt werden.In various embodiments, an assignment of logic values to memory states can be made such that all Memory states except the isolation state of the first logic value is assigned, and only the insulating state of the second logic value is assigned. Thus, beyond the above-described protection against changing the stored data, it may be possible that even in a case that an attacker does not resort to the circuit of the data memory for his attack but can directly supply the electrodes with an arbitrary voltage, the memory cells which are in the (actually) final memory state, regardless of a possible manipulation of the first logic value is assigned. Because even with a reprogramming of the memory cells, which are in the actual final memory state, in a different memory state they can not be converted back into the insulating state.

In verschiedenen Ausführungsbeispielen kann die Einweg-Speicherzelle Teil eines Zellenfeldes von herkömmlich schreib- und/oder lesbaren Speicherzellen sein.In various embodiments, the one-way memory cell may be part of a cell array of conventionally writable and / or readable memory cells.

Beispielsweise kann bei einem herkömmlichen Speicherzellenfeld eine Speicherzelle oder eine Mehrzahl von Speicherzellen mit der stromrichtungdefinierenden Schaltung versehen sein, so dass diese Speicherzelle(n) als Einweg-Speicherzelle(n) fungieren. Damit wird ermöglicht, mittels desselben Herstellungsverfahrens normale Speicherzellen und Einweg-Speicherzellen auszubilden, so dass zum Bereitstellen von Schutzzellen für die normalen Speicherzellen nicht auf andere herkömmliche Einweg-Speicherzellen (z.B. ROM-Speicherzellen) zurückgegriffen zu werden braucht, welche auf einer anderen Technologie basieren und somit ein anderes Herstellungsverfahren erfordern.For example, in a conventional memory cell array, one memory cell or a plurality of memory cells may be provided with the current direction defining circuit, so that these memory cell (s) function as a one-way memory cell (s). This makes it possible to form normal memory cells and disposable memory cells by means of the same manufacturing method, so that it is not necessary to resort to other conventional one-way memory cells (eg ROM memory cells) based on another technology to provide protection cells for the normal memory cells thus require a different manufacturing process.

In verschiedenen Ausführungsbeispielen kann der Datenspeicher ein (z.B. eingebetteter) Teil eines Mikrocontroller-Chips sein.In various embodiments, the data memory may be a (e.g., embedded) part of a microcontroller chip.

Im Folgenden werden zusammenfassend einige Ausführungsbeispiele angegeben.In the following, some embodiments are given in summary.

Ausführungsbeispiel 1 ist ein Datenspeicher, der mindestens eine Speicherzelle aufweist, wobei die Speicherzelle gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist, eine stromrichtungdefinierende Schaltung, welche derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist, und eine Steuerung, welche eingerichtet ist, mittels eines Steuerns eines Stromflusses durch die Speicherzelle in der ersten Richtung die Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand zu programmieren.Embodiment 1 is a data memory having at least one memory cell, wherein the memory cell is constructed according to a bipolar switching memory cell, a current direction defining circuit which is coupled to the at least one memory cell such that a current flow through the memory cell is possible only in a first direction and a controller configured to program the memory cell into a first non-reprogrammable memory state by controlling current flow through the memory cell in the first direction.

Ausführungsbeispiel 2 ist ein Datenspeicher gemäß Ausführungsbeispiel 1, wobei der einer bipolar schaltenden Speicherzelle entsprechende Aufbau bedeutet, dass die Speicherzelle geeignet ist für das Programmieren in den ersten Speicherzustand mittels eines Stromflusses in der ersten Richtung durch die Speicherzelle und für ein Programmieren in einen zweiten Speicherzustand mittels eines Stromflusses in einer zur ersten Richtung entgegengesetzten zweiten Richtung.Embodiment 2 is a data memory according to Embodiment 1, wherein the structure corresponding to a bipolar switching memory cell means that the memory cell is suitable for programming in the first memory state by means of a current flow in the first direction through the memory cell and for programming in a second memory state means a current flow in a second direction opposite to the first direction.

Ausführungsbeispiel 3 ist ein Datenspeicher gemäß Ausführungsbeispiel 2, wobei der Stromfluss durch die Speicherzelle in der ersten Richtung ein Programmieren der Speicherzelle aus einem Grundzustand in den ersten Speicherzustand, aus dem Grundzustand in den zweiten Speicherzustand und/oder aus dem zweiten Speicherzustand in den ersten Speicherzustand ermöglicht.Embodiment 3 is a data memory according to Embodiment 2, wherein the current flow through the memory cell in the first direction allows programming the memory cell from a ground state in the first memory state, from the ground state to the second memory state and / or from the second memory state to the first memory state ,

Ausführungsbeispiel 4 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 2 oder 3, wobei ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand unterbunden ist.Embodiment 4 is a data memory according to one of the embodiments 2 or 3, wherein a programming of the memory cell from the first memory state is inhibited in the second memory state.

Ausführungsbeispiel 5 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 2 bis 4, der ferner eine strombegrenzende Schaltung aufweist, welche eingerichtet ist, eine Stromstärke und/oder Dauer eines Stromflusses durch die Speicherzelle auf einen Wert zu beschränken, der ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand verhindert.Embodiment 5 is a data store according to any one of Embodiments 2 to 4, further comprising a current limiting circuit configured to limit a current magnitude and / or duration of a current flow through the memory cell to a value that is a programming of the memory cell from the first memory state prevented in the second memory state.

Ausführungsbeispiel 6 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 5, wobei die stromrichtungdefinierende Schaltung eine Diode aufweist.Embodiment 6 is a data memory according to any one of Embodiments 1 to 5, wherein the current direction defining circuit comprises a diode.

Ausführungsbeispiel 7 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 6, wobei die mindestens eine Speicherzelle ein Schutzelement bildet, welches in einen Zustand bringbar ist, welcher eine Zustandsänderung einer Umgebungsschaltung des Schutzelements unterbindet.Embodiment 7 is a data memory according to one of the embodiments 1 to 6, wherein the at least one memory cell forms a protection element, which can be brought into a state which prevents a change in state of an environment circuit of the protection element.

Ausführungsbeispiel 8 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 7, wobei das Schutzelement eingerichtet ist, vor einem Ausführen eines vorbestimmten Vorgangs und/oder einem Erreichen eines vorbestimmten Zustands zu schützen, wenn das Schutzelement in dem ersten Speicherzustand ist, und das Ausführen des Vorgangs und/oder das Erreichen des Zustands zu ermöglichen, wenn das Schutzelement in dem zweiten Speicherzustand ist, oder umgekehrt.Embodiment 8 is a data memory according to any one of Embodiments 1 to 7, wherein the protection element is configured to protect against performing a predetermined operation and / or reaching a predetermined state when the protection element is in the first storage state, and executing the operation and / or to allow the state to be reached when the protection element is in the second storage state, or vice versa.

Ausführungsbeispiel 9 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 2 bis 8, wobei der Datenspeicher ferner eine Auswerteschaltung aufweist, welche eingerichtet ist, der Speicherzelle in Abhängigkeit vom Speicherzustand einen Logikwert zuzuweisen.Embodiment 9 is a data memory according to one of the embodiments 2 to 8, wherein the data memory further comprises an evaluation circuit which is adapted to the memory cell in Depending on the memory state to assign a logic value.

Ausführungsbeispiel 9A ist ein Datenspeicher gemäß Ausführungsbeispiel 9, wobei die Auswerteschaltung eingerichtet ist, einer Kombination von Grundzustand und/oder Speicherzuständen einen ersten Logikwert zuzuweisen, und der Speicherzelle einen zweiten Logikwert zuzuweisen, wenn die Speicherzelle im Speicherzustand ist, der nicht Teil der Kombination ist.Embodiment 9A is a data memory according to Embodiment 9, wherein the evaluation circuit is configured to assign a first logic value to a combination of ground state and memory states, and to assign a second logic value to the memory cell when the memory cell is in the memory state that is not part of the combination.

Ausführungsbeispiel 10 ist ein Datenspeicher gemäß Ausführungsbeispiel 9 oder 9A, wobei die Auswerteschaltung eingerichtet ist, der Speicherzelle einen ersten Logikwert zuzuweisen, wenn die Speicherzelle im Grundzustand oder im zweiten Speicherzustand ist, und der Speicherzelle einen zweiten Logikwert zuzuweisen, wenn die Speicherzelle im ersten Speicherzustand ist. Die Kombination des Ausführungsbeispiels 9A besteht somit aus dem Grundzustand und dem zweiten Speicherzustand.Embodiment 10 is a data memory according to Embodiment 9 or 9A, wherein the evaluation circuit is configured to assign a first logic value to the memory cell when the memory cell is in the ground state or the second memory state and to assign a second logic value to the memory cell when the memory cell is in the first memory state , The combination of the embodiment 9A thus consists of the ground state and the second memory state.

Ausführungsbeispiel 11 ist ein Datenspeicher gemäß Ausführungsbeispiel 9, wobei die Auswerteschaltung eingerichtet ist, der Speicherzelle einen ersten Logikwert zuzuweisen, wenn die Speicherzelle im zweiten Speicherzustand ist, und der Speicherzelle einen zweiten Logikwert zuzuweisen, wenn die Speicherzelle im ersten Speicherzustand ist.Embodiment 11 is a data memory according to Embodiment 9, wherein the evaluation circuit is configured to assign a first logic value to the memory cell when the memory cell is in the second memory state and to assign a second logic value to the memory cell when the memory cell is in the first memory state.

Ausführungsbeispiel 12 ist ein Datenspeicher gemäß Ausführungsbeispiel 9, wobei die Auswerteschaltung eingerichtet ist, der Speicherzelle einen ersten Logikwert zuzuweisen, wenn die Speicherzelle im Grundzustand ist, und der Speicherzelle einen zweiten Logikwert zuzuweisen, wenn die Speicherzelle im ersten Speicherzustand ist.Embodiment 12 is a data memory according to Embodiment 9, wherein the evaluation circuit is configured to assign a first logic value to the memory cell when the memory cell is in the ground state and to assign a second logic value to the memory cell when the memory cell is in the first memory state.

Ausführungsbeispiel 13 ist ein Datenspeicher gemäß Ausführungsbeispiel 9 oder 9A, wobei die Auswerteschaltung eingerichtet ist, der Speicherzelle einen ersten Logikwert zuzuweisen, wenn die Speicherzelle im Grundzustand ist, und der Speicherzelle einen zweiten Logikwert zuzuweisen, wenn die Speicherzelle im ersten Speicherzustand oder im zweiten Speicherzustand ist. Die Kombination des Ausführungsbeispiels 9A besteht somit aus dem ersten Speicherzustand und dem zweiten Speicherzustand.Embodiment 13 is a data memory according to Embodiment 9 or 9A, wherein the evaluation circuit is configured to assign a first logic value to the memory cell when the memory cell is in the ground state and to assign a second logic value to the memory cell when the memory cell is in the first memory state or the second memory state , The combination of the embodiment 9A thus consists of the first memory state and the second memory state.

Ausführungsbeispiel 14 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 13, wobei die mindestens eine Speicherzelle eine nichtflüchtige Speicherzelle ist.Embodiment 14 is a data memory according to one of the embodiments 1 to 13, wherein the at least one memory cell is a nonvolatile memory cell.

Ausführungsbeispiel 15 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 14, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle, eine Conductive Bridging Random Access Memory-Zelle, eine Magnetoresistive Random Access Memory-Zelle oder eine Phase Change Random Access Memory-Zelle ist.Embodiment 15 is a data memory according to one of the embodiments 1 to 14, wherein the at least one memory cell is a resistive random access memory cell, a conductive bridging random access memory cell, a magnetoresistive random access memory cell or a phase change random access memory cell. Cell is.

Ausführungsbeispiel 16 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 2 bis 15, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle oder eine Conductive Bridging Random Access Memory-Zelle ist und wobei der Grundzustand ein Isolierzustand der Speicherzelle nach ihrer Herstellung und vor einem Formen der Speicherzelle ist.Embodiment 16 is a data memory according to one of Embodiments 2 to 15, wherein the at least one memory cell is a Resistive Random Access Memory cell or a Conductive Bridging Random Access Memory cell and wherein the ground state is an isolation state of the memory cell after its manufacture and before molding the memory cell is.

Ausführungsbeispiel 17 ist ein Datenspeicher gemäß Ausführungsbeispiel 16, wobei der erste Speicherzustand ein SET-Zustand ist und wobei der zweite Speicherzustand ein RESET-Zustand ist.Embodiment 17 is a data memory according to Embodiment 16, wherein the first memory state is a SET state, and wherein the second memory state is a RESET state.

Ausführungsbeispiel 18 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 17, wobei die mindestens eine Speicherzelle eine erste Elektrode, eine zweite Elektrode und ein zwischen der ersten Elektrode und der zweiten Elektrode angeordnetes Isoliermaterial aufweist oder daraus besteht. Embodiment 18 is a data memory according to one of the embodiments 1 to 17, wherein the at least one memory cell comprises or consists of a first electrode, a second electrode and an insulating material arranged between the first electrode and the second electrode.

Ausführungsbeispiel 19 ist ein Datenspeicher gemäß Ausführungsbeispiel 18, wobei die Speicherzelle eine Resistive Random Access Memory-Zelle ist und das Isoliermaterial ein Metalloxid aufweist oder daraus besteht.Embodiment 19 is a data memory according to embodiment 18, wherein the memory cell is a resistive random access memory cell and the insulating material comprises or consists of a metal oxide.

Ausführungsbeispiel 20 ist ein Datenspeicher gemäß Ausführungsbeispiel 19, wobei das Metalloxid ein Oxid eines Übergangsmetalls ist.Embodiment 20 is a data memory according to Embodiment 19, wherein the metal oxide is an oxide of a transition metal.

Ausführungsbeispiel 21 ist ein Datenspeicher gemäß Ausführungsbeispiel 20, wobei das Übergangsmetall Hafnium, Tantal oder Titan aufweist oder daraus besteht.Embodiment 21 is a data memory according to embodiment 20, wherein the transition metal comprises or consists of hafnium, tantalum or titanium.

Ausführungsbeispiel 22 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 19 bis 21, wobei der Datenspeicher ferner eine Übergangsmetallschicht zwischen der ersten Elektrode und dem Isoliermaterial aufweist.Embodiment 22 is a data memory according to one of the embodiments 19 to 21, wherein the data memory further comprises a transition metal layer between the first electrode and the insulating material.

Ausführungsbeispiel 23 ist ein Datenspeicher gemäß Ausführungsbeispiel 22, wobei das Übergangsmetall der Schicht Hafnium, Tantal oder Titan aufweist oder daraus besteht.Exemplary embodiment 23 is a data memory according to embodiment 22, wherein the transition metal of the layer comprises or consists of hafnium, tantalum or titanium.

Ausführungsbeispiel 24 ist ein Datenspeicher gemäß Ausführungsbeispiel 18, wobei die Speicherzelle eine Conductive Bridging Random Access Memory-Zelle ist und das Isoliermaterial eine Elektrolytschicht aufweist oder daraus besteht.Embodiment 24 is a data memory according to Embodiment 18, wherein the memory cell is a Conductive Bridging Random Access Memory cell and the insulating material comprises or consists of an electrolyte layer.

Ausführungsbeispiel 25 ist ein Datenspeicher gemäß Ausführungsbeispiel 24, wobei der Elektrolyt ein Chalkogenid oder ein Oxid aufweist oder daraus besteht. Embodiment 25 is a data memory according to embodiment 24, wherein the electrolyte has or consists of a chalcogenide or an oxide.

Ausführungsbeispiel 26 ist ein Datenspeicher gemäß Ausführungsbeispiel 24 oder 25, wobei der Elektrolyt GeSe, GeS2, GdO, ZrOx oder Al2O3 aufweist oder daraus besteht.Embodiment 26 is a data memory according to embodiment 24 or 25, wherein the electrolyte comprises or consists of GeSe, GeS 2 , GdO, ZrO x or Al 2 O 3 .

Ausführungsbeispiel 27 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 24 bis 26, wobei der Datenspeicher ferner eine Metallschicht zwischen der ersten Elektrode und dem Isoliermaterial aufweist.Embodiment 27 is a data memory according to any one of Embodiments 24 to 26, wherein the data memory further comprises a metal layer between the first electrode and the insulating material.

Ausführungsbeispiel 28 ist ein Datenspeicher gemäß Ausführungsbeispiel 27, wobei die Metallschicht Cu, Ag oder CuTe aufweist.Embodiment 28 is a data memory according to Embodiment 27, wherein the metal layer comprises Cu, Ag or CuTe.

Ausführungsbeispiel 29 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 28, wobei der Datenspeicher ferner eine Mehrzahl von wiederholt abwechselnd in den ersten Speicherzustand und in den zweiten Speicherzustand programmierbaren Speicherzellen aufweist.Embodiment 29 is a data memory according to any one of Embodiments 1 to 28, wherein the data memory further comprises a plurality of memory cells repeatedly alternately programmed into the first memory state and the second memory state.

Ausführungsbeispiel 30 ist ein Datenspeicher gemäß Ausführungsbeispiel 29, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle gemeinsam gefertigt sind.Embodiment 30 is a data memory according to embodiment 29, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are manufactured together.

Ausführungsbeispiel 31 ist ein Datenspeicher gemäß Ausführungsbeispiel 29 oder 30, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle Bestandteile eines gemeinsamen Zellenfeldes sind.Embodiment 31 is a data memory according to embodiment 29 or 30, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are components of a common cell array.

Ausführungsbeispiel 32 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 29 bis 31, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle sich im Wesentlichen dadurch voneinander unterscheiden, dass nur die mindestens eine Speicherzelle direkt mit der stromrichtungdefinierenden Schaltung verbunden ist.Embodiment 32 is a data memory according to one of the embodiments 29 to 31, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are substantially different in that only the at least one memory cell is directly connected to the current direction defining circuit.

Ausführungsbeispiel 33 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 32, wobei die mindestens eine Speicherzelle eine Mehrzahl von Speicherzellen aufweist.Embodiment 33 is a data memory according to one of the embodiments 1 to 32, wherein the at least one memory cell has a plurality of memory cells.

Ausführungsbeispiel 34 ist ein Datenspeicher gemäß Ausführungsbeispiel 30 in Kombination mit einem der Ausführungsbeispiele 8 bis 12, wobei die Mehrzahl von Speicherzellen eine Kombination von Speicherzellen im Grundzustand, dem ersten Speicherzustand und/oder dem zweiten Speicherzustand aufweist, wobei einem ersten Teil der Mehrzahl von Speicherzellen der erste Logikwert zugeordnet ist und einem zweiten Teil der Mehrzahl von Speicherzellen der zweite Logikwert zugeordnet ist.Embodiment 34 is a data memory according to Embodiment 30 in combination with one of Embodiments 8 to 12, wherein the plurality of memory cells comprises a combination of memory cells in the ground state, the first memory state and / or the second memory state, wherein a first part of the plurality of memory cells first logic value is assigned and a second part of the plurality of memory cells, the second logic value is assigned.

Ausführungsbeispiel 35 ist ein Datenspeicher gemäß Ausführungsbeispiel 34, wobei der erste Teil und der zweite Teil der Speicherzellen so angeordnet sind, dass zu speichernde Daten in der Mehrzahl der Speicherzellen gespeichert sind.Embodiment 35 is a data memory according to Embodiment 34, wherein the first part and the second part of the memory cells are arranged so that data to be stored is stored in the plurality of memory cells.

Ausführungsbeispiel 36 ist ein Datenspeicher gemäß Ausführungsbeispiel 35, wobei in der Mehrzahl der Speicherzellen zusätzlich zu den gespeicherten Daten Fehlererkennungs- und/oder Fehlerkorrekturdaten gespeichert sind zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten.Embodiment 36 is a data memory according to Embodiment 35, wherein error detection and / or error correction data are stored in the plurality of memory cells in addition to the stored data for detecting data errors and / or correcting the stored data.

Ausführungsbeispiel 37 ist ein Datenspeicher gemäß Ausführungsbeispiel 29 in Kombination mit einem der Ausführungsbeispiele 35 oder 36, wobei die zu speichernden Daten Fehlererkennungs- und/oder Fehlerkorrekturdaten aufweisen zum Erkennen und/oder Korrigieren von Fehlern in Daten, welche in den wiederholt programmierbaren Zellen gespeichert sind.Embodiment 37 is a data memory according to Embodiment 29 in combination with either Embodiment 35 or 36, wherein the data to be stored has error detection and / or error correction data for detecting and / or correcting errors in data stored in the repeatedly programmable cells.

Ausführungsbeispiel 38 ist ein Datenspeicher gemäß Ausführungsbeispiel 36 oder 37, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine Information darüber enthalten, wie viele der Speicherzellen den ersten Logikwert aufweisen, und/oder eine Information darüber, wie viele der Speicherzellen den zweiten Logikwert aufweisen, und/oder eine Prüfsumme aufweisen.Embodiment 38 is a data memory according to Embodiment 36 or 37, wherein the error detection and / or error correction data includes information about how many of the memory cells have the first logic value and / or information about how many of the memory cells have the second logic value, and / or have a checksum.

Ausführungsbeispiel 39 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 35 bis 38, wobei in der Mehrzahl der Speicherzellen zusätzlich zu den gespeicherten Daten Fehlererkennungs- und/oder Fehlerkorrekturdaten gespeichert sind zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten.Embodiment 39 is a data memory according to one of the embodiments 35 to 38, wherein in the plurality of memory cells in addition to the stored data error detection and / or error correction data are stored for detecting data errors and / or correcting the stored data.

Ausführungsbeispiel 40 ist ein Datenspeicher gemäß einem der Ausführungsbeispiele 1 bis 39, welcher einer aus einer Gruppe von Datenspeichern ist, wobei die Gruppe eine Speicherbank, ein Solid State Drive und einen selbständigen nichtflüchtigen Datenspeicher wie einen Speicherstick aufweist.Embodiment 40 is a data store according to any one of Embodiments 1 to 39 which is one of a group of data stores, the group having a memory bank, a solid state drive, and a self-contained nonvolatile data storage such as a memory stick.

Ausführungsbeispiel 41 ist ein Verfahren zum Betreiben eines Datenspeichers, wobei der Datenspeicher mindestens eine Speicherzelle, die gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist, eine stromrichtungdefinierende Schaltung und eine Steuerung aufweist, wobei die stromrichtungdefinierende Schaltung derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist, und wobei das Verfahren ein Anlegen einer Spannung an die Speicherzelle aufweist, derart, dass in der Speicherzelle ein Stromfluss in der ersten Richtung erzeugt wird zum Programmieren der Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand.Embodiment 41 is a method for operating a data memory, wherein the data memory at least one memory cell, which is constructed according to a bipolar switching memory cell, a current direction defining circuit and a controller, wherein the current direction defining circuit is coupled to the at least one memory cell such that a current flow by the memory cell is possible only in a first direction, and wherein the method applying a voltage to the memory cell, such that in the memory cell, a current flow in the first direction is generated for programming the memory cell in a first, non-reprogrammable memory state.

Ausführungsbeispiel 42 ist ein Verfahren gemäß Ausführungsbeispiel 41, wobei der einer bipolar schaltenden Speicherzelle entsprechende Aufbau bedeutet, dass die Speicherzelle geeignet ist für ein Programmieren in den ersten Speicherzustand mittels des Stromflusses in der ersten Richtung durch die Speicherzelle und für ein Programmieren in einen zweiten Speicherzustand mittels eines Stromflusses in einer zur ersten Richtung entgegengesetzten zweiten Richtung.Embodiment 42 is a method according to embodiment 41, wherein the structure corresponding to a bipolar switching memory cell means that the memory cell is suitable for programming in the first memory state by means of the current flow in the first direction through the memory cell and for programming in a second memory state means a current flow in a second direction opposite to the first direction.

Ausführungsbeispiel 43 ist ein Verfahren gemäß Ausführungsbeispiel 42, wobei der Stromfluss durch die Speicherzelle in der ersten Richtung ein Programmieren der Speicherzelle aus einem Grundzustand in den ersten Speicherzustand, aus dem Grundzustand in den zweiten Speicherzustand und/oder aus dem zweiten Speicherzustand in den ersten Speicherzustand ermöglicht.Embodiment 43 is a method according to embodiment 42, wherein the flow of current through the memory cell in the first direction allows programming of the memory cell from a ground state to the first memory state, from the ground state to the second memory state and / or from the second memory state to the first memory state ,

Ausführungsbeispiel 44 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 oder 43, wobei ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand unterbunden ist.Exemplary embodiment 44 is a method according to one of the exemplary embodiments 42 or 43, wherein programming of the memory cell from the first memory state into the second memory state is prevented.

Ausführungsbeispiel 45 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 44, wobei das Verfahren ferner ein Begrenzen einer Stromstärke eines Stromflusses durch die Speicherzelle auf einen Wert, der ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand verhindert, mittels einer strombegrenzenden Schaltung aufweist.Embodiment 45 is a method according to any one of Embodiments 42 to 44, the method further comprising limiting a current strength of current flow through the memory cell to a value that prevents programming of the memory cell from the first memory state to the second memory state by means of a current limiting circuit ,

Ausführungsbeispiel 46 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 45, wobei die stromrichtungdefinierende Schaltung eine Diode aufweist.Embodiment 46 is a method according to any one of Embodiments 42 to 45, wherein the current direction defining circuit comprises a diode.

Ausführungsbeispiel 47 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 46, wobei das Verfahren ferner vor einem Ausführen eines vorbestimmten Vorgangs ein Prüfen des Speicherzustands der mindestens einen Speicherzelle aufweist, und außerdem, in einem Fall, dass die mindestens eine Speicherzelle in dem ersten Speicherzustand ist, Ausführen des vorbestimmten Vorgangs, und in einem Fall, dass das Schutzelement in dem zweiten Speicherzustand ist, Verhindern des Ausführens des vorbestimmten Vorgangs, oder umgekehrt.Embodiment 47 is a method according to any one of Embodiments 42 to 46, wherein the method further comprises, before performing a predetermined operation, checking the storage state of the at least one memory cell, and further, in a case that the at least one memory cell is in the first memory state Performing the predetermined operation, and in a case that the protection element is in the second storage state, preventing execution of the predetermined operation, or vice versa.

Ausführungsbeispiel 48 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 47, wobei das Verfahren ferner ein Zuweisen eines Logikwerts zur Speicherzelle in Abhängigkeit von ihrem Speicherzustand mittels einer Auswerteschaltung aufweist.Embodiment 48 is a method according to one of embodiments 42 to 47, the method further comprising assigning a logic value to the memory cell as a function of its memory state by means of an evaluation circuit.

Ausführungsbeispiel 49 ist ein Verfahren gemäß Ausführungsbeispiel 48, wobei das Zuweisen eines logischen Werts ein Zuweisen eines ersten Logikwerts aufweist, wenn die Speicherzelle im Grundzustand oder im zweiten Speicherzustand ist, und ein Zuweisen eines zweiten Logikwerts aufweist, wenn die Speicherzelle im ersten Speicherzustand ist.Embodiment 49 is a method according to Embodiment 48, wherein assigning a logical value comprises assigning a first logic value when the memory cell is in the ground state or the second memory state, and assigning a second logic value when the memory cell is in the first memory state.

Ausführungsbeispiel 50 ist ein Verfahren gemäß Ausführungsbeispiel 48, wobei das Zuweisen eines Logikwerts ein Zuweisen eines ersten Logikwerts aufweist, wenn die Speicherzelle im zweiten Speicherzustand ist, und ein Zuweisen eines zweiten Logikwerts aufweist, wenn die Speicherzelle im ersten Speicherzustand ist.Embodiment 50 is a method according to embodiment 48, wherein assigning a logic value comprises assigning a first logic value when the memory cell is in the second memory state and assigning a second logic value when the memory cell is in the first memory state.

Ausführungsbeispiel 51 ist ein Verfahren gemäß Ausführungsbeispiel 48, wobei das Zuweisen eines Logikwerts ein Zuweisen eines ersten Logikwerts aufweist, wenn die Speicherzelle im Grundzustand ist, und ein Zuweisen eines zweiten Logikwerts aufweist, wenn die Speicherzelle im ersten Speicherzustand ist.Embodiment 51 is a method according to embodiment 48, wherein assigning a logic value comprises assigning a first logic value when the memory cell is in the ground state and assigning a second logic value when the memory cell is in the first memory state.

Ausführungsbeispiel 52 ist ein Verfahren gemäß Ausführungsbeispiel 48, wobei das Zuweisen eines Logikwerts ein Zuweisen eines ersten Logikwerts aufweist, wenn die Speicherzelle im Grundzustand ist, und ein Zuweisen eines zweiten Logikwerts aufweist, wenn die Speicherzelle im ersten oder zweiten Speicherzustand ist.Embodiment 52 is a method according to embodiment 48, wherein assigning a logic value comprises assigning a first logic value when the memory cell is in the ground state and assigning a second logic value when the memory cell is in the first or second memory state.

Ausführungsbeispiel 53 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 52, wobei die mindestens eine Speicherzelle eine nichtflüchtige Speicherzelle ist.Embodiment 53 is a method according to one of embodiments 42 to 52, wherein the at least one memory cell is a nonvolatile memory cell.

Ausführungsbeispiel 54 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 53, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle, eine Conductive Bridging Random Access Memory-Zelle, eine Magnetoresistive Random Access Memory-Zelle oder eine Phase Change Random Access Memory-Zelle ist.Embodiment 54 is a method according to one of embodiments 42 to 53, wherein the at least one memory cell is a resistive random access memory cell, a conductive bridging random access memory cell, a magnetoresistive random access memory cell or a phase change random access memory cell. Cell is.

Ausführungsbeispiel 55 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 54, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle oder eine Conductive Bridging Random Access Memory-Zelle ist und wobei der Grundzustand ein Isolierzustand der Speicherzelle nach ihrer Herstellung und vor einem Formen der Speicherzelle ist.Embodiment 55 is a method according to one of Embodiments 42 to 54, wherein the at least one memory cell is a Resistive Random Access Memory cell or Conductive Bridging Random Access Memory cell and wherein the ground state is an isolation state of the memory cell after its fabrication and before molding the memory cell is.

Ausführungsbeispiel 56 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 54, wobei der erste Speicherzustand ein SET-Zustand ist und wobei der zweite Speicherzustand ein RESET-Zustand ist. Embodiment 56 is a method according to any one of Embodiments 42 to 54, wherein the first memory state is a SET state, and wherein the second memory state is a RESET state.

Ausführungsbeispiel 57 ist ein Verfahren gemäß einem der Ausführungsbeispiele 42 bis 56, wobei der Datenspeicher ferner eine Mehrzahl von wiederholt abwechselnd in den ersten Speicherzustand und in den zweiten Speicherzustand programmierbaren Speicherzellen aufweist.Embodiment 57 is a method according to any one of Embodiments 42 to 56, wherein the data memory further comprises a plurality of memory cells repeatedly alternately programmed into the first memory state and the second memory state.

Ausführungsbeispiel 58 ist ein Verfahren gemäß Ausführungsbeispiel 57, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle gemeinsam gefertigt sind.Embodiment 58 is a method according to embodiment 57, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are made together.

Ausführungsbeispiel 59 ist ein Verfahren gemäß Ausführungsbeispiel 57 oder 58, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle Bestandteile eines gemeinsamen Zellenfeldes sind.Embodiment 59 is a method according to embodiment 57 or 58, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are components of a common cell array.

Ausführungsbeispiel 60 ist ein Verfahren gemäß einem der Ausführungsbeispiele 57 bis 59, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle sich im Wesentlichen dadurch voneinander unterscheiden, dass nur die mindestens eine Speicherzelle direkt mit der stromrichtungdefinierenden Schaltung verbunden ist.Embodiment 60 is a method according to any one of Embodiments 57 to 59, wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are substantially different in that only the at least one memory cell is directly connected to the current direction defining circuit.

Ausführungsbeispiel 61 ist ein Verfahren gemäß Ausführungsbeispiel 57, wobei die mindestens eine Speicherzelle eine Mehrzahl von Speicherzellen aufweist.Embodiment 61 is a method according to embodiment 57, wherein the at least one memory cell comprises a plurality of memory cells.

Ausführungsbeispiel 62 ist ein Verfahren gemäß einem der Ausführungsbeispiele 57 bis 61, wobei das Verfahren ferner ein Programmieren mindestens einer der Speicherzellen aus dem Grundzustand oder dem zweiten Speicherzustand in den ersten Speicherzustand und/oder Programmieren mindestens einer der Speicherzellen aus dem Grundzustand in den zweiten Speicherzustand und ein Zuweisen von Logikwerten zu den Speicherzuständen aufweist in Form eines Zuweisens eines ersten Logikwerts zu einer Kombination von Speicherzuständen und ein Zuweisen eines zweiten Logikwerts zu einem Speicherzustand, der nicht Teil der Kombination ist.Embodiment 62 is a method according to one of embodiments 57 to 61, wherein the method further comprises programming at least one of the memory cells from the ground state or the second memory state into the first memory state and / or programming at least one of the memory cells from the ground state into the second memory state and assigning logic values to the memory states in the form of assigning a first logic value to a combination of memory states and assigning a second logic value to a memory state that is not part of the combination.

Ausführungsbeispiel 62A ist ein Verfahren gemäß einem der Ausführungsbeispiele 57 bis 61, wobei das Verfahren ferner ein Programmieren mindestens einer der Speicherzellen aus dem Grundzustand oder dem zweiten Speicherzustand in den ersten Speicherzustand und/oder Programmieren mindestens einer der Speicherzellen aus dem Grundzustand in den zweiten Speicherzustand und ein Zuordnen jeweils eines Logikwerts zu jeder der Speicherzellen aufweist, wobei das Zuordnen gemäß einer von einer Mehrzahl von Zuordnungsvorschriften erfolgt, nämlich dass der erste Logikwert den Speicherzellen im Grundzustand und den Speicherzellen im zweiten Speicherzustand zugeordnet ist und der zweite Logikwert den Speicherzellen im ersten Speicherzustand zugeordnet ist; oder dass der erste Logikwert den Speicherzellen im Grundzustand zugeordnet ist und der zweite Logikwert den Speicherzellen im ersten Speicherzustand zugeordnet ist; oder dass der erste Logikwert ist den Speicherzellen im zweiten Speicherzustand zugeordnet ist und der zweite Logikwert den Speicherzellen im ersten Speicherzustand zugeordnet ist; oder dass der erste Logikwert den Speicherzellen im Grundzustand zugeordnet ist und der zweite Logikwert ist den Speicherzellen im zweiten Speicherzustand zugeordnet ist.Embodiment 62A is a method according to one of embodiments 57 to 61, wherein the method further comprises programming at least one of the memory cells from the ground state or the second memory state into the first memory state and / or programming at least one of the memory cells from the ground state into the second memory state and assigning a respective logic value to each of the memory cells, wherein the assignment is performed according to one of a plurality of assignment rules, namely that the first logic value is assigned to the memory cells in the ground state and the memory cells in the second memory state and the second logic value assigned to the memory cells in the first memory state is; or that the first logic value is assigned to the memory cells in the ground state and the second logic value is assigned to the memory cells in the first memory state; or that the first logic value is assigned to the memory cells in the second memory state and the second logic value is assigned to the memory cells in the first memory state; or that the first logic value is assigned to the memory cells in the ground state and the second logic value is assigned to the memory cells in the second memory state.

Ausführungsbeispiel 63 ist ein Verfahren gemäß Ausführungsbeispiel 62, wobei das Programmieren der Mehrzahl der Speicherzellen unter Berücksichtigung der Zuordnungsvorschrift derart erfolgt, dass ein Speichern von Daten in der Mehrzahl der Speicherzellen vorgenommen wird.Embodiment 63 is a method according to exemplary embodiment 62, the programming of the plurality of memory cells taking into account the assignment rule such that storage of data in the plurality of memory cells is performed.

Ausführungsbeispiel 63A ist ein Verfahren gemäß Ausführungsbeispiel 62A, wobei das Programmieren der mindestens einen Speicherzellen als ein Speichern von Fehlererkennungs- und/oder Fehlerkorrekturdaten zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten erfolgt.Embodiment 63A is a method according to Embodiment 62A, wherein the programming of the at least one memory cells is done as storing error detection and / or error correction data for detecting data errors and / or correcting the stored data.

Ausführungsbeispiel 64 ist ein Verfahren gemäß Ausführungsbeispiel 63, wobei das Programmieren der Mehrzahl der Speicherzellen unter Berücksichtigung der Zuordnungsvorschrift ferner ein Speichern von Fehlererkennungs- und/oder Fehlerkorrekturdaten zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten aufweist.Embodiment 64 is a method according to Embodiment 63, wherein programming the plurality of memory cells further taking into account the assignment rule further comprises storing error detection and / or error correction data for detecting data errors and / or correcting the stored data.

Ausführungsbeispiel 65 ist ein Verfahren gemäß Ausführungsbeispiel 57 und Ausführungsbeispiel 63 oder 64, wobei das Programmieren der Mehrzahl der Speicherzellen unter Berücksichtigung der Zuordnungsvorschrift ferner ein Speichern von Fehlererkennungs- und/oder Fehlerkorrekturdaten zum Erkennen und/oder Korrigieren von Fehlern in Daten, welche in den wiederholt programmierbaren Zellen gespeichert sind, aufweist.Embodiment 65 is a method according to Embodiment 57 and Embodiment 63 or 64, wherein the programming of the plurality of memory cells further taking into account the assignment rule further storing error detection and / or error correction data for detecting and / or correcting errors in data which in the programmable cells are stored.

Ausführungsbeispiel 66 ist ein Verfahren gemäß Ausführungsbeispiel 64 oder 65, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine Information darüber, wie viele der Speicherzellen den ersten Logikwert aufweisen, und/oder eine Information darüber, wie viele der Speicherzellen den zweiten Logikwert aufweisen, und/oder eine Prüfsumme aufweisen.Embodiment 66 is a method according to Embodiment 64 or 65, wherein the error detection and / or error correction data is information about how many of the memory cells have the first logic value and / or information about how many of the memory cells are the second Have logic value, and / or have a checksum.

Ausführungsbeispiel 67 ist ein Verfahren gemäß Ausführungsbeispiel 64 oder 65, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine redundante Speicherung der gespeicherten Daten aufweist, welche geeignet ist für ein Anwenden eines Mehrheitsentscheidsverfahrens.Embodiment 67 is a method according to Embodiment 64 or 65, wherein the error detection and / or error correction data comprises redundantly storing the stored data which is suitable for applying a majority decision method.

Ausführungsbeispiel 68 ist ein Datenspeicher, welcher eingerichtet ist, das Verfahren gemäß einem der Ausführungsbeispiele 42 bis 67 auszuführen.Embodiment 68 is a data memory configured to execute the method according to any one of Embodiments 42 to 67.

Ausführungsbeispiel 69 ist ein Mikrocontroller, welcher einen Datenspeicher gemäß einem der Ansprüche 1 bis 40 oder 68 aufweist.Embodiment 69 is a microcontroller having a data memory according to one of claims 1 to 40 or 68.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.Embodiments of the invention are illustrated in the figures and are explained in more detail below.

Es zeigen

  • 1A eine schematische Darstellung eines Datenspeichers gemäß verschiedenen Ausführungsbeispielen;
  • 1B eine schematische Darstellung von Speicherzuständen und Übergängen zwischen den Speicherzuständen bei einer Speicherzelle des Datenspeichers gemäß verschiedenen Ausführungsbeispielen;
  • 2A und 2B jeweils eine schematische Darstellung einer Speicherzelle gemäß dem Stand der Technik;
  • 3A, 3B, 3C und 3D jeweils eine schematische Darstellung einer Speicherzelle gemäß verschiedenen Ausführungsbeispielen;
  • 4 als eine schematische Teildarstellung eines Datenspeichers gemäß verschiedenen Ausführungsbeispielen eine Speicherzelle und einen damit verbundenen Schaltkreis;
  • 5A, 5B, 5C, 5D und 5E jeweils eine schematische Darstellung von Speicherzuständen und Übergängen zwischen den Speicherzuständen bei einer Speicherzelle gemäß verschiedenen Ausführungsbeispielen; und
  • 6 ein Ablaufdiagramm für ein Verfahren zum Betreiben eines Datenspeichers gemäß verschiedenen Ausführungsbeispielen.
Show it
  • 1A a schematic representation of a data memory according to various embodiments;
  • 1B a schematic representation of memory states and transitions between the memory states in a memory cell of the data memory according to various embodiments;
  • 2A and 2 B in each case a schematic representation of a memory cell according to the prior art;
  • 3A . 3B . 3C and 3D in each case a schematic representation of a memory cell according to various embodiments;
  • 4 as a schematic partial representation of a data memory according to various embodiments, a memory cell and a circuit connected thereto;
  • 5A . 5B . 5C . 5D and 5E each a schematic representation of memory states and transitions between the memory states in a memory cell according to various embodiments; and
  • 6 a flow chart for a method for operating a data memory according to various embodiments.

In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.In the following detailed description, reference is made to the accompanying drawings, which form a part hereof, and in which is shown by way of illustration specific embodiments in which the invention may be practiced. In this regard, directional terminology such as "top", "bottom", "front", "back", "front", "rear", etc. is used with reference to the orientation of the described figure (s). Because components of embodiments can be positioned in a number of different orientations, the directional terminology is illustrative and is in no way limiting. It should be understood that other embodiments may be utilized and structural or logical changes may be made without departing from the scope of the present invention. It should be understood that the features of the various exemplary embodiments described herein may be combined with each other unless specifically stated otherwise. The following detailed description is therefore not to be taken in a limiting sense, and the scope of the present invention is defined by the appended claims.

Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.As used herein, the terms "connected," "connected," and "coupled" are used to describe both direct and indirect connection, direct or indirect connection, and direct or indirect coupling. In the figures, identical or similar elements are provided with identical reference numerals, as appropriate.

Im Rahmen dieser Beschreibung werden die Begriffe „Schaltung“ und „Schaltkreis“ synonym verwendet.In the context of this description, the terms "circuit" and "circuit" are used synonymously.

Allgemeine Beschreibung von AusführungsbeispielenGeneral description of exemplary embodiments

1A ist eine schematische Darstellung eines Datenspeichers 100 gemäß verschiedenen Ausführungsbeispielen, und 1B ist eine schematische Darstellung 101 von Speicherzuständen und Übergängen zwischen Speicherzuständen bei einer Speicherzelle 102 des Datenspeichers 100 gemäß verschiedenen Ausführungsbeispielen. 1A is a schematic representation of a data memory 100 according to various embodiments, and 1B is a schematic representation 101 memory states and transitions between memory states in a memory cell 102 of the data memory 100 according to various embodiments.

Der Datenspeicher 100 kann die Speicherzelle 102, Schaltung 104 und einen Prozessor 106 aufweisen. Der Prozessor 106 kann eingerichtet sein, mittels der Schaltung 104 die Speicherzelle 102 in einen ersten Speicherzustand 112 zu überführen, beispielsweise mittels Anlegens einer Spannung mit einer ersten Polarität (eines ersten Potenzialunterschieds) an Elektroden der Speicherzelle 102, was dazu führt, dass die Speicherzelle 102 von einem Strom in einer ersten Richtung durchflossen wird.The data store 100 can the memory cell 102 , Circuit 104 and a processor 106 respectively. The processor 106 can be set up by means of the circuit 104 the memory cell 102 in a first memory state 112 for example, by applying a voltage having a first polarity (a first potential difference) to electrodes of the memory cell 102 , which causes the memory cell 102 a current flows through in a first direction.

Die Speicherzelle 102 kann, wie oben beschrieben, eine Widerstands-Speicherzelle 102, sein, der Datenspeicher 100 dementsprechend ein Widerstands-Datenspeicher. Dabei kann die Widerstands-Speicherzelle 102 als bipolare Speicherzelle 102 aufgebaut sein, so dass zu einem Programmieren der Speicherzelle 102 in einen zweiten Speicherzustand 110 ein Anlegen einer Spannung an die Elektroden mit einer zweiten Polarität (einem zweiten Potenzialunterschied), die der ersten Polarität entgegengesetzt ist, nötig wäre. Die bipolare Widerstands-Speicherzelle 102 kann beispielsweise als eine Resistive Random Access Memory-Zelle (RRAM-Zelle), eine Conductive Bridging Random Access Memory-Zelle (CBRAM-Zelle), eine Magnetoresistive Random Access Memory-Zelle (MRAM-Zelle) oder als eine Phase Change Random Access Memory-Zelle (PCRAM-Zelle) aufgebaut sein. Auch wenn zur Veranschaulichung eine Speicherzelle 102 beschrieben ist, welche (zusätzlich zum Isolierzustand) zwei Speicherzustände 110, 112 aufweist, gilt Entsprechendes für bipolare Speicherzellen 102 mit mehr als zwei Speicherzuständen, d.h. für so genannte Multilevel-Speicherzellen.The memory cell 102 can, as described above, a resistor memory cell 102 , his, the data store 100 accordingly a resistance data memory. In this case, the resistance memory cell 102 as a bipolar memory cell 102 be constructed so that the programming of the memory cell 102 in a second memory state 110 applying a voltage to the electrodes having a second polarity (a second potential difference) that is opposite to the first polarity would be necessary. The bipolar resistor memory cell 102 For example, it can be referred to as a Resistive Random Access Memory cell (RRAM cell), a Conductive Bridging Random Access Memory cell (CBRAM cell), a Magnetoresistive Random Access Memory cell (MRAM cell), or as a Phase Change Random Access Memory Cell (PCRAM cell). Although, by way of illustration, a memory cell 102 which describes (in addition to the isolation state) two memory states 110 . 112 The same applies to bipolar memory cells 102 with more than two memory states, ie for so-called multilevel memory cells.

Die bipolare Speicherzelle 102 kann zwei Elektroden und ein dazwischen angeordnetes Isoliermaterial aufweisen. Das Isoliermaterial kann als Isolierschicht gestaltet sein.The bipolar memory cell 102 may comprise two electrodes and an insulating material disposed therebetween. The insulating material may be designed as an insulating layer.

Bei bipolaren RRAM-Speicherzellen kann für das Isoliermaterial beispielsweise ein Metalloxid verwendet werden, beispielsweise ein Oxid eines Übergangsmetalls, z.B. ein Oxid von Hafnium, Tantal oder Titan.For bipolar RRAM memory cells, for example, a metal oxide may be used for the insulating material, for example an oxide of a transition metal, e.g. an oxide of hafnium, tantalum or titanium.

Zwischen einer der Elektroden und der Isolierschicht der bipolaren RRAM-Speicherzelle kann eine Übergangsmetallschicht angeordnet sein. Die Übergangsmetallschicht kann Hafnium, Tantal oder Titan aufweisen oder daraus bestehen. In verschiedenen Ausführungsbeispielen kann das Metall der Übergangsmetallschicht dasselbe sein wie das Übergangsmetall des Metalloxids. In verschiedenen Ausführungsbeispielen können das Metall der Übergangsmetallschicht und das Übergangsmetall des Metalloxids unterschiedlich sein.Between one of the electrodes and the insulating layer of the bipolar RRAM memory cell, a transition metal layer can be arranged. The transition metal layer may comprise or consist of hafnium, tantalum or titanium. In various embodiments, the metal of the transition metal layer may be the same as the transition metal of the metal oxide. In various embodiments, the metal of the transition metal layer and the transition metal of the metal oxide may be different.

Bei bipolaren CBRAM-Speicherzellen kann für das Isoliermaterial beispielsweise ein Elektrolyt verwendet werden, z.B. ein Chalkogenid oder ein Oxid, z.B. GeSe, GeS2, GdO, ZrOx oder Al2O3.In bipolar CBRAM memory cells, for example, an electrolyte can be used for the insulating material, for example a chalcogenide or an oxide, eg GeSe, GeS 2 , GdO, ZrO x or Al 2 O 3 .

Zwischen einer der Elektroden und der Elektrolytschicht der bipolaren CBRAM-Speicherzelle kann eine Metallschicht angeordnet sein. Die Metallschicht kann beispielsweise Cu, Ag oder CuTe aufweisen oder daraus bestehen.Between one of the electrodes and the electrolyte layer of the bipolar CBRAM memory cell, a metal layer can be arranged. The metal layer may, for example, comprise or consist of Cu, Ag or CuTe.

Der Datenspeicher 100 kann in verschiedenen Ausführungsbeispielen so aufgebaut sein, dass ein Durchfließen der Speicherzelle 102 mit einem Strom, der durch die Spannung mit der umgekehrten Polarität in der Speicherzelle 102 erzeugt würde, unterbunden ist. Dafür kann die Schaltung 104 eine stromrichtungdefinierende Schaltung 104a aufweisen.The data store 100 can be constructed in various embodiments so that a flow through the memory cell 102 with a current passing through the voltage with the reverse polarity in the memory cell 102 would be produced, is prevented. For that, the circuit can 104 a current direction defining circuit 104a respectively.

Anders ausgedrückt kann die stromrichtungdefinierende Schaltung 104a derart mit der Speicherzelle 102 gekoppelt sein, dass ein Stromfluss durch die Speicherzelle 102 nur in der ersten Richtung möglich ist, und die Steuerung 106 kann eingerichtet sein, mittels eines Steuerns des Stromflusses durch die Speicherzelle 102 in der ersten Richtung die Speicherzelle 102 in den ersten Speicherzustand 112 zu programmieren. Daraufhin verharrt die Speicherzelle 102 dauerhaft im ersten Speicherzustand, weil ein zum Umprogrammieren der Speicherzelle 102 in den zweiten Speicherzustand 110 nötige Stromfluss in der zweiten, zur ersten Richtung entgegengesetzten, Stromrichtung unterbunden ist. Das heißt, dass die Speicherzelle 102 eine Einweg-Speicherzelle 102 bildet. Anders ausgedrückt ermöglicht der Datenspeicher 100 nur ein Anlegen von entweder ausschließlich einer positiven Potenzialdifferenz oder einer ausschließlich negativen Potenzialdifferenz, im Gegensatz zu einem herkömmlichen Datenspeicher, welcher ein (abwechselndes, wiederholtes) Anlegen von sowohl einer positiven als auch einer negativen Potenzialdifferenz an die Speicherzelle 102 vorsieht zum wiederholten Programmieren der Speicherzelle in verschiedene Speicherzustände.In other words, the current direction defining circuit 104a such with the memory cell 102 coupled, that a current flow through the memory cell 102 only in the first direction is possible, and the controller 106 may be arranged by means of controlling the flow of current through the memory cell 102 in the first direction, the memory cell 102 in the first memory state 112 to program. Then the memory cell remains 102 permanently in the first memory state, because one for reprogramming the memory cell 102 in the second memory state 110 necessary current flow in the second, opposite to the first direction, current direction is prevented. That means that the memory cell 102 a disposable memory cell 102 forms. In other words, the data store allows 100 only applying either exclusively a positive potential difference or an exclusively negative potential difference, in contrast to a conventional data memory, which involves applying (alternately, repeatedly) both a positive and a negative potential difference to the memory cell 102 provides for repeatedly programming the memory cell into various memory states.

Somit ist der Datenspeicher 100 eingerichtet, bei seiner Speicherzelle 102 das in 1B dargestellte Speicherverhalten zu verwirklichen. In 1B ist für eine Mehrzahl von Speicherzellen eine statistische Verteilung der Zellströme dargestellt, welche bei den Speicherzellen im ersten Speicherzustand 112, im zweiten Speicherzustand 110 bzw. im Ausgangszustand 108 angetroffen werden. Dort verwendete Begriffe für die unterschiedlichen Zustände sind üblich für eine beispielhaft beschriebene Resistive Random Access Memory (RRAM-) Speicherzelle.Thus, the data store 100 set up at his storage cell 102 this in 1B illustrated storage behavior to realize. In 1B For a plurality of memory cells, a statistical distribution of the cell currents is shown, which in the memory cells in the first memory state 112 , in the second memory state 110 or in the initial state 108 be encountered. Terms used there for the different states are common for an exemplary described Resistive Random Access Memory (RRAM) memory cell.

Ein Programmieren aus dem isolierenden Zustand 108 (dem Ausgangszustand) in den ersten Speicherzustand 112 (SET-Zustand) oder in den zweiten Speicherzustand 110 (RESET-Zustand) kann ermöglicht sein, wie anhand der nicht durchgestrichenen Pfeile ersichtlich ist. Dafür kann eine Spannung mit der ersten Polarität und einer passenden Wert für eine erforderliche Dauer angelegt werden, entsprechend dem, was dem Fachmann aus dem Stand der Technik bekannt ist. Dabei kann eine Stromstärke des Stroms durch die Speicherzelle 102 überwacht und/oder geregelt (z.B. begrenzt) werden, z.B. mittels Anpassens der Stärke der angelegten Spannung, um sicherzustellen, dass der beabsichtigte Speicherzustand (d.h. der erste Speicherzustand 112 oder der zweite Speicherzustand 110) erreicht wird, und nicht ein anderer Speicherzustand.A programming from the insulating state 108 (the initial state) in the first memory state 112 (SET state) or in the second memory state 110 (RESET state) may be enabled, as indicated by the non-crossed arrows. For this, a voltage of the first polarity and an appropriate value for a required duration may be applied, according to what is known to those skilled in the art. In this case, a current intensity of the current through the memory cell 102 monitored and / or regulated (eg, limited), eg, by adjusting the magnitude of the applied voltage to ensure that the intended memory state (ie, the first one memory state 112 or the second memory state 110 ), and not another memory state.

Auf vergleichbare Weise kann ferner ein Programmieren aus dem zweiten Speicherzustand 110 (RESET-Zustand) in den ersten Speicherzustand 112 (SET-Zustand) ermöglicht sein, wie ebenfalls anhand eines nicht durchgestrichenen Pfeils ersichtlich ist.Likewise, programming from the second memory state may also be performed 110 (RESET state) in the first memory state 112 (SET state), as also shown by a non-crossed arrow.

Ein Umprogrammieren einer Speicherzelle 102, die sich im ersten Speicherzustand 112 (dem SET-Zustand) befindet, in den zweiten Speicherzustand 110 (RESET-Zustand) ist hingegen nicht möglich, wie anhand des durchgestrichenen Pfeils vom ersten Speicherzustand 112 zum zweiten Speicherzustand 110 ersichtlich ist. Dieser Übergang kann mittels der stromrichtungdefinierenden Schaltung 104a unterbunden sein.A reprogramming of a memory cell 102 that are in the first memory state 112 (the SET state) is in the second memory state 110 (RESET state), however, is not possible, as indicated by the crossed-out arrow from the first memory state 112 to the second memory state 110 is apparent. This transition can be achieved by means of the current-direction-defining circuit 104a be prevented.

Das heißt, dass der Datenspeicher 100 so gestaltet sein kann, dass die Speicherzelle 102 aus dem Isolierzustand in den ersten Speicherzustand 112 oder den zweiten Speicherzustand 110 programmiert (geformt) werden kann, und aus dem zweiten Speicherzustand 110 in den ersten Speicherzustand 112 programmiert werden kann, eine Programmierung aus dem ersten Speicherzustand 112 in den zweiten Speicherzustand 110 jedoch unmöglich ist. Für eine RRAM-Zelle wären also sowohl ein Formen in den SET oder den RESET-Zustand möglich, ebenso ein Programmieren aus dem RESET-Zustand in den SET-Zustand, jedoch kein Programmieren aus dem SET-Zustand in den RESET-Zustand oder in den Isolierzustand.That is, the data store 100 can be designed so that the memory cell 102 from the isolation state to the first memory state 112 or the second memory state 110 programmed (formed), and from the second memory state 110 in the first memory state 112 can be programmed, a programming from the first memory state 112 in the second memory state 110 however impossible. For an RRAM cell, both a form in the SET or the RESET state would be possible, as well as a programming from the RESET state to the SET state, but no programming from the SET state to the RESET state or in the insulating state.

Die stromrichtungdefinierende Schaltung 104a kann in verschiedenen Ausführungsbeispielen auf eine dem Fachmann im Prinzip bekannte Weise ausgeführt sein, beispielsweise mittels einer Diode. Die stromrichtungdefinierende Schaltung 104a kann derart mit der Speicherzelle 102 gekoppelt sein, beispielsweise elektrisch leitend mit der Speicherzelle 102 verbunden sein, dass eine Durchlassrichtung der stromrichtungdefinierenden Schaltung 104a in der Speicherzelle 102 nur diejenige erste Stromrichtung ermöglicht, die zum Programmieren der Speicherzelle 102 aus dem Isolierzustand 108 oder dem zweiten Speicherzustand 110 in den ersten Speicherzustand 112 erforderlich ist.The current direction defining circuit 104a can be carried out in various embodiments in a manner known in the art in principle, for example by means of a diode. The current direction defining circuit 104a so can with the memory cell 102 be coupled, for example, electrically conductive with the memory cell 102 be connected, that a forward direction of the current direction defining circuit 104a in the memory cell 102 only that first current direction allows the programming of the memory cell 102 from the insulating state 108 or the second memory state 110 in the first memory state 112 is required.

Die Schaltung 104 kann in verschiedenen Ausführungsbeispielen so gestaltet sein, dass bei jedem Programmieren und beim Formen der Speicherzelle 102 die stromrichtungdefinierende Schaltung 104a genutzt wird. Anders ausgedrückt kann die Schaltung 104 so gestaltet sein, dass sie keine zur stromrichtungdefinierenden Schaltung 104a alternative (z.B. parallele) Schaltung aufweist, die ein Erzeugen eines Programmierstroms mit der zweiten, zur ersten Stromrichtung entgegengesetzten Stromrichtung in der Speicherzelle 102 ermöglicht.The circuit 104 may be configured in various embodiments such that each time you program and form the memory cell 102 the current direction defining circuit 104a is being used. In other words, the circuit 104 be designed so that they are not to the current direction defining circuit 104a alternative (eg, parallel) circuit, which comprises generating a programming current with the second, opposite to the first current direction current direction in the memory cell 102 allows.

Die Schaltung 104 kann beispielsweise so gestaltet sein, dass kein Schaltungspfad existiert, der ein Umpolen der den Elektroden zugeführten Spannungen ermöglichen würde, oder so, dass ein bestehender Pfad (bzw. alle bestehenden Pfade) für ein Erzeugen des Stroms in der zweiten Stromrichtung in der Speicherzelle blockiert ist (bzw. sind), beispielsweise wie oben beschrieben mittels einer Diode.The circuit 104 For example, it may be designed so that there is no circuit path that would allow polarity reversal of the voltages applied to the electrodes, or such that an existing path (or any existing paths) for generating the current in the second current direction in the memory cell is blocked (or are), for example, as described above by means of a diode.

Ein Umprogrammieren der Speicherzelle 102 aus dem ersten Zustand 112 in den isolierenden Zustand 108 ist, wie in 1B anhand des durchgestrichenen Pfeils angedeutet ist, nicht möglich. Es ist eine für zumindest RRAM-Zellen typische Eigenschaft, dass sie nach dem Formen nicht wieder in den isolierenden Zustand überführbar sind, sondern immer zumindest eine gewisse Mindestleitfähigkeit, die höher ist als die Leitfähigkeit des Ausgangszustands, behalten.A reprogramming of the memory cell 102 from the first state 112 in the insulating state 108 is how in 1B indicated by the crossed-out arrow, not possible. It is a characteristic, typical for at least RRAM cells, that they can not be restored to the insulating state after molding, but always retain at least a certain minimum conductivity, which is higher than the conductivity of the initial state.

In einem Fall, dass ein Umprogrammieren der Speicherzelle 102 aus dem ersten Zustand 112 in den Isolierzustand 108 prinzipiell möglich wäre, kann dies mittels der stromrichtungdefinierenden Schaltung 104a ebenso unterbunden sein wie für den Übergang vom ersten Speicherzustand 112 zum zweiten Speicherzustand 110.In a case that reprogramming the memory cell 102 from the first state 112 in the insulating state 108 in principle, this could be done by means of the current-direction-defining circuit 104a be prevented as well as for the transition from the first memory state 112 to the second memory state 110 ,

3A, 3B, 3C und 3D zeigen jeweils eine schematische Darstellung einer Speicherzelle 102 gemäß verschiedenen Ausführungsbeispielen und veranschaulichen anhand der Speicherzelle 102 und den an ihren Elektrodenkontakten angelegten Spannungen V1 und V2 eine mögliche Wirkung der stromrichtungdefinierenden Schaltung 104a, nämlich dass für die Einweg-Speicherzelle 102 entweder immer V1 ≥ V2 ist, oder immer V1 ≤ V2 ist. In einem häufigen Fall, dass einer der Elektrodenkontakte (z.B. V2) geerdet ist, d.h. eine Spannung von 0 V aufweist, kann an den anderen Elektrodenkontakt immer eine höhere oder gleiche Spannung angelegt werden, d.h. V1 ≥ 0 V. Der Fall, dass V1 = V2 kann insbesondere dann vorliegen, wenn kein Programmieren der Speicherzelle 102 stattfindet. 3A . 3B . 3C and 3D each show a schematic representation of a memory cell 102 according to various embodiments and illustrate with reference to the memory cell 102 and the voltage applied to their electrode contacts voltages V 1 and V 2, a possible effect of the current direction-defining circuit 104a namely that for the disposable memory cell 102 either always V 1 ≥ V 2 , or always V 1 ≤ V 2 . In a frequent case that one of the electrode contacts (eg V 2 ) is grounded, ie has a voltage of 0 V, a higher or equal voltage can always be applied to the other electrode contact, ie V 1 ≥ 0 V. The case that V 1 = V 2 can be present in particular if no programming of the memory cell 102 takes place.

Unabhängig davon, welche der beiden Spannungen V1, V2 die höhere ist und welche Polarität dementsprechend bereitgestellt wird, ist diese in verschiedenen Ausführungsbeispielen so gewählt, dass sie zu derjenigen Stromrichtung in der bipolaren Speicherzelle 102 führt, die ein Programmieren in den am weitesten vom Ausgangszustand entfernten Speicherzustand, welcher den ersten Speicherzustand 112 bildet, ermöglicht. Bei einer bipolaren RRAM-Speicherzelle 102 mit zwei Speicherzuständen 110, 112 ist das die Stromrichtung, die das Programmieren in den SET-Zustand 112 ermöglicht, wie oben im Zusammenhang mit 1B beschrieben. Entsprechend ist auch bei einer Multilevel-Speicherzelle der erste Programmierzustand 112 der am weitesten vom Ausgangszustand entfernte Speicherzustand.Regardless of which of the two voltages V 1 , V 2 is the higher and which polarity is provided accordingly, in different embodiments it is chosen such that it corresponds to the current direction in the bipolar memory cell 102 which is programmed to the memory state farthest from the initial state, which is the first memory state 112 makes possible. In a bipolar RRAM memory cell 102 with two memory states 110 . 112 this is the current direction that is programming in the SET state 112 allows, as in the above Related to 1B described. Accordingly, even with a multilevel memory cell, the first programming state 112 the memory state furthest from the initial state.

In verschiedenen Ausführungsbeispielen kann die Speicherzelle so ausgeführt sein, dass prinzipiell ein Umprogrammieren vom ersten Speicherzustand 112 in den zweiten Speicherzustand 110 möglich ist mittels Anlegens einer Spannung mit der ersten Polarität. Ein solcher Vorgang wird auch als „Over-setting“ bezeichnet. Dabei ist die Spannung im Vergleich zum Programmiervorgang vom zweiten Speicherzustand 110 in den ersten Speicherzustand 112 relativ hoch und/oder wird für eine vergleichsweise lange Dauer beibehalten. Ein solcher, bei bipolaren Speicherzellen 102 unerwünschter Vorgang wird herkömmlich mittels einer strombegrenzenden Schaltung 224 unterbunden, wie dies in 2B beispielhaft dargestellt ist.In various embodiments, the memory cell may be designed such that, in principle, a reprogramming from the first memory state 112 in the second memory state 110 is possible by applying a voltage of the first polarity. Such a process is also referred to as "over-setting". The voltage is compared to the programming process of the second memory state 110 in the first memory state 112 relatively high and / or maintained for a comparatively long duration. Such, in bipolar memory cells 102 undesirable operation is conventionally by means of a current limiting circuit 224 prevented, as in 2 B is shown by way of example.

Eine solche strombegrenzende Schaltung 224 kann, wie in 3B, 3C und 3D dargestellt, mit der Speicherzelle 102 gekoppelt sein, z.B. elektrisch leitend mit ihr verbunden sein, z.B. Teil der Schaltung 104 sein. Die strombegrenzende Schaltung 224 kann eingerichtet sein, eine Stromstärke und/oder Dauer eines Stromflusses durch die Speicherzelle 102 zu überwachen und auf einen Wert zu beschränken, der ein Programmieren der Speicherzelle 102 aus dem ersten Speicherzustand 112 in den zweiten Speicherzustand 110 verhindert. Such a current limiting circuit 224 can, as in 3B . 3C and 3D shown with the memory cell 102 be coupled, for example, be electrically connected to her, eg part of the circuit 104 his. The current limiting circuit 224 may be configured, a current strength and / or duration of a current flow through the memory cell 102 to monitor and limit to a value of programming the memory cell 102 from the first memory state 112 in the second memory state 110 prevented.

Die strombegrenzende Schaltung 224 kann ferner dazu genutzt werden, zu verhindern, dass (z.B. beim Formen) von dem Ausgangszustand 108 in den ersten Zustand 112 geschaltet wird statt in den zweiten Zustand 110.The current limiting circuit 224 can also be used to prevent (eg when molding) from the initial state 108 in the first state 112 is switched instead of in the second state 110 ,

4 zeigt als eine schematische Teildarstellung eines Datenspeichers 100 gemäß verschiedenen Ausführungsbeispielen eine Speicherzelle 102 und eine damit verbundene Schaltung. 4 shows as a schematic partial representation of a data memory 100 According to various embodiments, a memory cell 102 and an associated circuit.

Die unterschiedlichen Speicherzustände 110, 112 (und ggf. der Ausgangszustand 108) können in verschiedenen Ausführungsbeispielen zum Speichern von Informationen bzw. Daten genutzt werden, indem den unterschiedlichen Speicherzuständen unterschiedliche Logikwerte zugeordnet werden, beispielsweise Bitwerte 0 und 1. Zum Zuordnen der Logikwerte zu den Speicherzuständen (108), 110, 112 kann eine Auswerteschaltung 446 bereitgestellt sein, beispielsweise als Teil der Schaltung 104.The different memory states 110 . 112 (and possibly the initial state 108 ) can be used in various embodiments for storing information or data by assigning different logic values to the different memory states, for example bit values 0 and 1 , For assigning the logic values to the memory states ( 108 ) 110 . 112 can be an evaluation circuit 446 be provided, for example as part of the circuit 104 ,

Die Auswerteschaltung 446 kann im Wesentlichen wie aus dem Stand der Technik bekannt ausgeführt sein. 4 zeigt eine beispielhafte Ausführungsform der Auswerteschaltung 446, welche als eine Latch-Schaltung gestaltet sein kann, die zwei parallel geschaltete Rückkopplungsinvertierer 446a, 446b aufweisen kann, und gegebenenfalls noch einen nachgeschalteten Invertierer 446c. Der erste Rückkopplungsinvertierer 446a kann beispielsweise einen NMOS- und einen PMOS-Transistor aufweisen, wobei beide schwach sein können, also eine geringe Treiberfähigkeit aufweisen können. Der zweite Rückkopplungsinvertierer 446b kann beispielsweise einen starken NMOS-Transistor und einen schwachen PMOS-Transistor aufweisen. Dabei kann der starke NMOS-Transistor richtunggebend wirken, d.h. entscheidend dafür, welchen der beiden Zustände die Latch-Schaltung in Abhängigkeit von einem ihr bereitgestellten Zellstrom im Vergleich zu einem Zellstrom-Schwellenwert Ith (z.B. einem Vergleichsstrom) einnimmt.The evaluation circuit 446 may be substantially as known in the art. 4 shows an exemplary embodiment of the evaluation circuit 446 , which may be configured as a latch circuit, the two feedback inverters connected in parallel 446a . 446b may have, and optionally also a downstream inverter 446c , The first feedback inverter 446a For example, it may include an NMOS and a PMOS transistor, both of which may be weak, that is, may have low drive capability. The second feedback inverter 446b For example, it may have a strong NMOS transistor and a weak PMOS transistor. In this case, the strong NMOS transistor can act directionally, ie decisive for which of the two states the latch circuit occupies as a function of a cell current provided to it in comparison to a cell current threshold value I th (eg a comparison current).

In verschiedenen Ausführungsbeispielen kann die Speicherzelle 102 zwischen der Auswerteschaltung 446 und der stromrichtungdefinierenden Schaltung 104a mit der Schaltung 104 verbunden sein. Der andere Anschluss der Speicherzelle 102 kann mit dem Massepotenzial GND oder einer Spannungsversorgung verbunden sein, beispielsweise wie in 3A bis 3D dargestellt. Die Speicherzelle 102 kann beispielsweise eine RRAM-Speicherzelle 102 sein.In various embodiments, the memory cell 102 between the evaluation circuit 446 and the current direction defining circuit 104a with the circuit 104 be connected. The other terminal of the memory cell 102 can be connected to the ground potential GND or a power supply, for example as in 3A to 3D shown. The memory cell 102 For example, an RRAM memory cell 102 his.

Zwischen der Speicherzelle 102 und der Auswerteschaltung 446 kann die Schaltung 104 in verschiedenen Ausführungsbeispielen einen Spannungsbegrenzer 442 aufweisen, welcher eingerichtet sein kann, die Auswerteschaltung 446 vor hohen Spannungen beim Formen/Programmieren der Speicherzelle 102 zu schützen. Hohe Spannungen könnten sonst die Auswerteschaltung 446 schädigen, beispielsweise zu einem Zerstören der Latch-Transistoren 446a und/oder 446b führen. Der Spannungsbegrenzer 442 kann beispielsweise als Durchgangstransistor 442 gebildet sein, dessen Gate eine Spannung, z.B. eine positive Versorgungsspannung VDD, zugeführt werden kann.Between the memory cell 102 and the evaluation circuit 446 can the circuit 104 in various embodiments, a voltage limiter 442 which can be set up, the evaluation circuit 446 from high voltages when forming / programming the memory cell 102 to protect. High voltages could otherwise be the evaluation circuit 446 damage, such as destroying the latch transistors 446a and or 446b to lead. The voltage limiter 442 can, for example, as a pass transistor 442 be formed, the gate of which a voltage, for example a positive supply voltage V DD , can be supplied.

Die stromrichtungdefinierende Schaltung 104a kann in verschiedenen Ausführungsbeispielen als ein weiterer Durchgangstransistor gebildet sein, der als Diode angeschlossen sein kann. Im Ausführungsbeispiel der 4 kann die Diode 104a so gestaltet sein, dass ein Anlegen einer negativen Spannung am „Formen / SET“-Anschluss der Schaltung 104 nicht zu einem Stromdurchfluss durch die Speicherzelle 102 führt.The current direction defining circuit 104a may be formed in various embodiments as a further pass transistor, which may be connected as a diode. In the embodiment of 4 can the diode 104a be designed so that applying a negative voltage to the "Shapes / SET" terminal of the circuit 104 not to a current flow through the memory cell 102 leads.

In verschiedenen Ausführungsbeispielen können die Transistoren der Inverter 446a, 446b so ausgelegt und aufeinander abgestimmt sein, dass bei einem z.B. erstmaligen Einschalten des Datenspeichers 100 die Latch-Schaltung 446 in eine erste Richtung kippt bzw. eine erste Stellung einnimmt. Einem dadurch erzeugten ersten Ausgabewert kann ein erster Logikwert zugeordnet sein bzw. werden, beispielsweise der Logikwert „1“.In various embodiments, the transistors of the inverters 446a . 446b designed and matched to each other so that when eg the first time the data memory is turned on 100 the latch circuit 446 in a first direction tilts or assumes a first position. A first output value generated thereby can be associated with a first logic value, for example, the logic value "1".

Mittels eines Anlegens einer vergleichsweise hohen positiven Spannung am „Formen / SET“- Eingang kann ein Formen der Speicherzelle 102, z.B. des RRAM-Elements 102, vorgenommen werden. Durch das Formen kann die Speicherzelle 102 in den ersten Speicherzustand 112 (den SET-Zustand) oder alternativ in den zweiten Speicherzustand 110 (den RESET-Zustand) überführt werden.By applying a comparatively high positive voltage to the "Shapes / SET" input, shaping of the memory cell 102 , eg the RRAM element 102 , be made. By molding, the memory cell 102 in the first memory state 112 (the SET state) or alternatively in the second memory state 110 (the RESET state) are transferred.

Zumindest in dem Fall, dass die Speicherzelle 102 in den ersten Speicherzustand 112 (den SET-Zustand) gebracht wurde, kann die Latch-Schaltung 446 beim Einschalten in die andere Richtung kippen, da die (RRAM-)Speicherzelle 102 den mit ihr verbundenen Eingang der Latch-Schaltung 446 hinunterzieht. Dementsprechend kann einem dadurch erzeugten zweiten Ausgabewert ein zweiter Logikwert zugeordnet sein bzw. werden, beispielsweise der Logikwert „0“.At least in the case that the memory cell 102 in the first memory state 112 (the SET state) was brought, the latch circuit 446 when turning on in the other direction, since the (RRAM) memory cell 102 the associated input of the latch circuit 446 pulls down. Accordingly, a second output value generated thereby can be assigned a second logic value, for example the logic value "0".

In verschiedenen Ausführungsbeispielen kann der Zellstrom-Schwellenwert Ith so gewählt sein, dass nur dem Ausgangszustand 108 der erste Logikwert zugeordnet ist, und sowohl dem ersten Speicherzustand 110 als auch dem zweiten Speicherzustand 112 der zweite Logikwert zugeordnet ist. Siehe dazu die Ausführungsbeispiele aus den 5A bis 5C.In various embodiments, the cell current threshold I th may be selected to be only the initial state 108 the first logic value is assigned, and both the first memory state 110 as well as the second memory state 112 the second logic value is assigned. See the embodiments of the 5A to 5C ,

In verschiedenen Ausführungsbeispielen kann der Zellstrom-Schwellenwert Ith so gewählt sein, dass sowohl dem Ausgangszustand 108 als auch dem zweiten Speicherzustand 110 der erste Logikwert zugeordnet ist, und nur dem ersten Speicherzustand 112 der zweite Logikwert zugeordnet ist. Siehe dazu das Ausführungsbeispiel aus 5D.In various embodiments, the cell current threshold I th may be selected to match both the initial state 108 as well as the second memory state 110 the first logic value is assigned, and only the first memory state 112 the second logic value is assigned. See the exemplary embodiment 5D ,

Wie oben beschrieben kann der Datenspeicher 100, z.B. als Teil der Schaltung 104, den Stromüberwacher/-begrenzer 224 aufweisen, um die dort beschriebenen Funktionen zu erfüllen. Der Stromüberwacher/-begrenzer 224 kann beispielsweise dem Formen / SET - Eingang vorgeschaltet sein.As described above, the data memory 100 , eg as part of the circuit 104 , the current monitor / limiter 224 have to fulfill the functions described there. The current monitor / limiter 224 may be upstream of the Shapes / SET input, for example.

Wie weiterhin oben beschrieben ist, kann der Datenspeicher 100 ferner zusätzlich zu der mindestens einen Einweg-Speicherzelle 102 „normal“ nutzbare Speicherzellen aufweisen (nicht dargestellt). Diese können eingerichtet sein zum wiederholten Programmieren bzw. Umprogrammieren.As further described above, the data memory 100 further in addition to the at least one disposable memory cell 102 Have "normal" usable memory cells (not shown). These can be set up for repeated programming or reprogramming.

In verschiedenen Ausführungsbeispielen kann eine Nutzung der normalen Speicherzellen gekoppelt sein an den Zustand der Einweg-Speicherzelle 102, beispielsweise indem der Prozessor 106 und/oder die Schaltung 104 so eingerichtet ist, dass die normalen Speicherzellen nur dann gelesen und/oder programmiert werden können, wenn die Einweg-Speicherzelle 102 in einem vorbestimmten Zustand ist, also beispielsweise nur dann, wenn sie noch nicht im endgültigen Zustand ist, oder gerade nur dann, wenn sie im endgültigen Zustand ist, und/oder in einer Mehrzahl der Einweg-Speicherzellen 102 kann eine Identifikationsnummer des normalen Speichers hinterlegt sein, oder ähnliches.In various embodiments, use of the normal memory cells may be coupled to the state of the one-way memory cell 102 for example, by the processor 106 and / or the circuit 104 is arranged so that the normal memory cells can only be read and / or programmed when the disposable memory cell 102 is in a predetermined state, that is, for example, only when it is not yet in the final state, or just when it is in the final state, and / or in a plurality of the disposable memory cells 102 may be deposited an identification number of the normal memory, or the like.

Anhand der 5A, 5B, 5C und 5D, welche jeweils eine schematische Darstellung von Speicherzuständen und Übergängen zwischen den Speicherzuständen bei einer Speicherzelle gemäß verschiedenen Ausführungsbeispielen zeigen, werden im Folgenden beispielhafte Anwendungen beschrieben.Based on 5A . 5B . 5C and 5D , which each show a schematic representation of memory states and transitions between the memory states in a memory cell according to various embodiments, exemplary applications are described below.

Die Einweg-Speicherzelle als SicherungselementThe disposable memory cell as a fuse element

Im Ausführungsbeispiel gemäß der 5A kann der Datenspeicher 100 einem Nutzer mit der Einweg-Speicherzelle 102 (oder einer Mehrzahl von Einweg-Speicherzellen 102, z.B. RRAM-Speicherzellen) im ersten Speicherzustand 112 (z.B. dem SET-Zustand) ausgeliefert werden.In the embodiment according to the 5A can the data store 100 a user with the disposable memory cell 102 (or a plurality of disposable memory cells 102 , eg RRAM memory cells) in the first memory state 112 (eg the SET state).

Dafür kann während einer vorbestimmten Phase während des Herstellungsprozesses des Datenspeichers 100 die mindestens eine Speicherzelle 102 geformt werden. Die Speicherzelle 102 kann während des Formen-Vorgangs direkt in den ersten Speicherzustand 112 gebracht werden, oder die Speicherzelle 102 wird zunächst in den zweiten Speicherzustand 110 gebracht und dann mittels eines Programmiervorgangs vom zweiten Speicherzustand (z.B. dem RESET-Zustand) in den ersten Speicherzustand gebracht. Dem ersten Speicherzustand (SET) kann beispielsweise der Logikwert „1“ zugeordnet sein bzw. werden.For this, during a predetermined phase during the manufacturing process of the data memory 100 the at least one memory cell 102 be formed. The memory cell 102 can go directly to the first memory state during the molding process 112 be brought, or the memory cell 102 is first in the second memory state 110 and then brought by means of a programming operation from the second memory state (eg the RESET state) in the first memory state. The first memory state (SET) may, for example, be assigned the logic value "1".

Die Speicherzelle 102 kann aus dem ersten Speicherzustand 112 nicht in den zweiten Speicherzustand 110 oder in den (isolierenden) Ausgangszustand 108 gebracht werden. Zumindest stellt der Datenspeicher 100 keinen Prozess bereit, der für eine solche Umprogrammierung geeignet wäre. Das bedeutet, dass der Nutzer den Zustand der Einweg-Speicherzelle/n 102 nicht ändern kann.The memory cell 102 can be from the first memory state 112 not in the second memory state 110 or in the (insulating) initial state 108 to be brought. At a minimum, the data store 100 do not provide a process that would be suitable for such reprogramming. This means that the user can change the state of the one-way memory cell (s) 102 can not change.

Eine solche Ausführungsform ermöglicht es, den Datenspeicher 100 beispielsweise während seiner Herstellung und/oder danach in einem Testmodus zu betreiben, welcher z.B. dann ausgeführt oder ermöglicht wird, wenn der Ausgabewert „0“ ermittelt wird, weil die mindestens eine Einweg-Speicherzelle 102 noch im Ausgangszustand (dem Isolierzustand) ist, welchem der Ausgabewert „0“ zugeordnet ist.Such an embodiment makes it possible to store the data 100 for example, during its manufacture and / or thereafter to operate in a test mode which is executed or enabled, for example, when the output value "0" is determined because the at least one disposable memory cell 102 is still in the initial state (the insulating state), to which the output value "0" is assigned.

Wenn der Testmodus nicht mehr benötigt wird, kann die mindestens eine Einweg-Speicherzelle 102 in den ersten Zustand 112 programmiert werden. Dafür kann eine Spannungsdifferenz derart an die Elektroden der mindestens einen Einweg-Speicherzelle 102 angelegt werden, dass die Einweg-Speicherzelle 102 von dem Strom in der ersten Richtung durchflossen wird und dadurch geformt und entweder direkt in den ersten Speicherzustand 112 gebracht wird oder zunächst in den zweiten Speicherzustand 110 und dann in den ersten Speicherzustand 112 gebracht wird. Aus dem ersten Speicherzustand 112 kann die Speicherzelle 102 nicht mehr in den zweiten Speicherzustand 110 oder den Ausgangszustand 108 gebracht werden.If the test mode is no longer needed, the at least one disposable memory cell 102 in the first state 112 be programmed. For this purpose, a voltage difference can be applied to the electrodes of the at least one disposable memory cell 102 be created that the disposable memory cell 102 is traversed by the current in the first direction and thereby formed and either directly in the first memory state 112 is brought or first in the second memory state 110 and then into the first memory state 112 is brought. From the first memory state 112 can the memory cell 102 no longer in the second memory state 110 or the initial state 108 to be brought.

Das Auslesen der mindestens einen Einweg-Speicherzelle 102 kann im erstens Speicherzustand 112 den Ausgabewert „1“ ergeben, welcher nur noch ein Betreiben des Datenspeichers 100 im Nutzermodus ermöglicht.The reading of the at least one disposable memory cell 102 can in the first memory state 112 give the output value "1", which only one operation of the data memory 100 enabled in user mode.

Die Einweg-Speicherzelle 102 bildet somit ein Sicherungselement (kurz: eine Sicherung), welches zwar „durchgebrannt“ werden kann, aber nicht in den Ursprungszustand zurückversetzt werden kann.The disposable memory cell 102 thus forms a fuse element (in short: a fuse), which although "burned" can, but can not be restored to its original state.

In einem ähnlichen Ausführungsbeispiel wird der Datenspeicher 100 dem Nutzer vor dem Formen ausgeliefert, also in einem Testmodus, in welchem die mindestens eine Einweg-Speicherzelle 102 noch im Ausgangszustand (Isolierzustand) 108 ist. Der Nutzer kann dann zu einem Zeitpunkt seiner Wahl das Formen bzw. Programmieren der Speicherzelle 102 in den ersten Speicherzustand ausführen.In a similar embodiment, the data memory becomes 100 delivered to the user before molding, ie in a test mode in which the at least one disposable memory cell 102 still in the initial state (insulation state) 108 is. The user may then, at a time of his choice, shape or program the memory cell 102 to execute in the first memory state.

Aus dem ersten Speicherzustand 112 kann die Speicherzelle 102 nicht mehr in den zweiten Speicherzustand 110 oder den Ausgangszustand 108 gebracht werden.From the first memory state 112 can the memory cell 102 no longer in the second memory state 110 or the initial state 108 to be brought.

Damit wird es dem Nutzer zum Beispiel ermöglicht, den Datenspeicher 100 selbst noch in einem Testmodus zu betreiben, bevor er ihn in einen regulären Betriebsmodus schaltet. Auch hier bildet die Einweg-Speicherzelle 102 somit eine Sicherung, die zwar „durchgebrannt“ werden kann, aber nicht in den Ursprungszustand zurückversetzt werden kann, wobei es hier der Nutzer ist, der die Sicherung „durchbrennen“ lässt.This allows the user, for example, the data memory 100 Even in a test mode to operate before he switches it into a regular operating mode. Again, the disposable memory cell forms 102 Thus, a backup that can be "burned", but can not be set back to the original state, where it is the user here, who "blows" the fuse.

Das Ausführungsbeispiel aus 5B ist dem zweiten Beispiel zur 5A ähnlich, abgesehen davon, dass der Datenspeicher 100 einem Nutzer mit der mindestens einen Einweg-Speicherzelle 102 im zweiten Speicherzustand 110 (z.B. dem RESET-Zustand) ausgeliefert wird.The embodiment of 5B is the second example to 5A similarly, except that the data store 100 a user with the at least one disposable memory cell 102 in the second memory state 110 (eg the RESET state) is delivered.

Dafür wird während der Herstellung des Datenspeichers beim bzw. nach dem Formen der mindestens einen Einweg-Speicherzelle 102 die Stromstärke in der Speicherzelle 102 überwacht und, z.B. mittels der stromstärkebegrenzenden Schaltung 442, begrenzt auf eine Stärke und/oder eine Dauer, welche ein Programmieren der Speicherzelle 102 in den zweiten Speicherzustand 110 ermöglicht, aber ein Programmieren in den ersten Speicherzustand 112 nicht zulässt.For this, during the manufacture of the data memory during or after the molding of the at least one disposable memory cell 102 the current in the memory cell 102 monitored and, for example by means of the current-limiting circuit 442 , limited to a strength and / or duration, which is a programming of the memory cell 102 in the second memory state 110 allows, but programming in the first memory state 112 does not allow.

Der Nutzer kann dann, ähnlich dem obigen Beispiel, zu einem für ihn sinnvollen Zeitpunkt die mindestens eine Einweg-Speicherzelle 102 vom zweiten Speicherzustand 110 (RESET-Zustand) in den ersten Speicherzustand 112 (SET-Zustand) programmieren.The user can then, similar to the above example, at a time that makes sense for him the at least one disposable memory cell 102 from the second memory state 110 (RESET state) in the first memory state 112 (SET state).

Auch hier kann die Speicherzelle 102 nicht mehr aus dem ersten Speicherzustand 112 (SET), dem z.B. der Logikwert „1“ zugeordnet sein kann, herausgebracht werden in den zweiten Speicherzustand 110 (RESET) oder den Ausgangszustand (Isolierzustand) 108, welchen der Logikwert „0“ zugeordnet sein kann.Again, the memory cell 102 no longer from the first memory state 112 (SET), to which, for example, the logic value "1" may be assigned, are brought out into the second memory state 110 (RESET) or the initial state (isolation state) 108 to which the logic value "0" can be assigned.

Damit wird es dem Nutzer, ähnlich dem obigen Beispiel, ermöglicht, den Datenspeicher 100 selbst noch in einem Testmodus zu betreiben, bevor er ihn in einen regulären Betriebsmodus schaltet. Auch hier bildet die Einweg-Speicherzelle 102 somit eine Sicherung, die zwar „durchgebrannt“ werden kann, aber nicht in den Ursprungszustand zurückversetzt werden kann, wobei es hier der Nutzer ist, der die Sicherung „durchbrennen“ lässt.This allows the user, similar to the example above, to access the data store 100 Even in a test mode to operate before he switches it into a regular operating mode. Again, the disposable memory cell forms 102 Thus, a backup that can be "burned", but can not be set back to the original state, where it is the user here, who "blows" the fuse.

Allerdings ist es bei diesem Ausführungsbeispiel nicht nötig, dass dem Nutzer die hohe Spannung zur Verfügung steht, welche üblicherweise für das Formen der Speicherzellen 102 anzulegen ist und welche häufig nur während der Herstellungs- bzw. Testphase des Datenspeichers zur Verfügung steht, sondern nur die normale Programmierspannung, was eine Handhabung für den Nutzer vereinfachen kann.However, in this embodiment, it is not necessary for the user to have the high voltage which is usually available for the shaping of the memory cells 102 is to create and which is often available only during the production or test phase of the data memory, but only the normal programming voltage, which can simplify handling for the user.

Einweg-Speicherzellen als konfigurierbares Read-Only-Memory (ROM)Disposable memory cells as a configurable read-only memory (ROM)

Werden mehrere Einweg-Speicherzellen 102 verwendet, können diese genutzt werden, um Daten, die mehrere Bits aufweisen, zu speichern, beispielsweise Konfigurationsdaten, Chip- bzw. Speicheridentifikationsinformationen, Startkonfigurationen oder ähnliches. Befinden sich die Einweg-Speicherzellen 102 nach der Herstellung in einem Zustand, der ein Programmieren zumindest eines Teils der Einweg-Speicherzellen 102 ermöglicht, können die Einweg-Speicherzellen 102 ein konfigurierbares ROM bilden.Become several disposable memory cells 102 may be used to store data having multiple bits, such as configuration data, chip identification information, boot configurations, or the like. Are the disposable memory cells 102 after manufacturing in a state that involves programming at least a portion of the disposable memory cells 102 allows, the disposable memory cells 102 form a configurable ROM.

Zur Veranschaulichung eines ersten Anwendungsbeispiels des konfigurierbaren ROM kann 5A herangezogen werden. Dabei können die Einweg-Speicherzellen 102 (z.B. RRAM-Zellen) dem Nutzer als eine Kombination von Speicherzellen im Ausgangszustand 108 und im ersten Speicherzustand 112 (SET) bereitgestellt werden. Das heißt, dass manche der Speicherzellen 102 während der Herstellung vom Ausgangszustand (Isolierzustand) 108 in den ersten Zustand 112 gebracht werden. Damit kann, entsprechend der Zuordnung von Logikzuständen zu den Speicherzuständen 110, 112, ein Muster aus z.B. Nullen und Einsen bereitgestellt sein.To illustrate a first application example of the configurable ROM 5A be used. The can Disposable memory cells 102 (eg RRAM cells) to the user as a combination of memory cells in the initial state 108 and in the first memory state 112 (SET) are provided. That means that some of the memory cells 102 during production from the initial state (insulating state) 108 in the first state 112 to be brought. Thus, according to the assignment of logic states to the memory states 110 . 112 , a pattern of eg zeros and ones may be provided.

In einem Normalfall wäre es vorgesehen, dass der Nutzer den Zustand der Speicherzellen 102 nicht ändert. Sollte er es dennoch versuchen, könnte er höchstens (vorausgesetzt, dass eine Spannung, die hoch genug für das Formen ist, bereitgestellt werden kann) die Nullen in Einsen umprogrammieren, aber nicht anders herum, weil die Speicherzelle 102 aus dem ersten Speicherzustand 112 nicht mehr in einen anderen Speicherzustand überführbar ist.In a normal case, it would be provided that the user the state of the memory cells 102 does not change. Should he still try, he could at most (assuming a voltage high enough for shaping be provided) re-program the zeros into ones, but not the other way round, because the memory cell 102 from the first memory state 112 no longer transferable to another memory state.

Denn die Speicherzellen 102, die sich im ersten Speicherzustand 112 befinden, können nicht mehr aus dem ersten Speicherzustand 112 (SET), dem z.B. der Logikwert „1“ zugeordnet sein kann, herausgebracht werden in den zweiten Speicherzustand 110 (RESET) oder den Ausgangszustand (Isolierzustand) 108, welchen der Logikwert „0“ zugeordnet sein kann.Because the memory cells 102 that are in the first memory state 112 can no longer be out of the first memory state 112 (SET), to which, for example, the logic value "1" may be assigned, are brought out into the second memory state 110 (RESET) or the initial state (isolation state) 108 to which the logic value "0" can be assigned.

Durch die Möglichkeit, die Speicherzellen 102, die sich im zweiten Speicherzustand 110 befinden, in den ersten Speicherzustand 112 zu überführen, ist eine gewisse Programmierbarkeit der Einweg-Speicherzellen 102 gegeben, so dass diese ähnlich eines „konfigurierbaren ROM“ genutzt werden können. Das ermöglicht es, chipindividuelle Daten in den Speicherzellen 102 zu speichern.By the possibility of the memory cells 102 that are in the second memory state 110 are in the first memory state 112 to translate is some programmability of the disposable memory cells 102 given so that they can be used similar to a "configurable ROM". This allows for chip-specific data in the memory cells 102 save.

In verschiedenen Ausführungsbeispielen können die Einweg-Speicherzellen Teil eines „normalen“ Speicherzellenfeldes sein, z.B. eines RRAM-Zellenfeldes.In various embodiments, the one-way memory cells may be part of a "normal" memory cell array, e.g. an RRAM cell field.

Das in 5C dargestellte Ausführungsbeispiel ist dem ROM-Beispiel zur 5A ähnlich, abgesehen davon, dass der Teil der Speicherzellen 102, der sich nicht im ersten Speicherzustand 112 (SET) befindet, nicht im Ausgangszustand 108 vorliegt, sondern im zweiten Speicherzustand 110 (RESET).This in 5C illustrated embodiment is the ROM example for 5A similar, except that the part of the memory cells 102 that is not in the first memory state 112 (SET) is not in the initial state 108 is present, but in the second memory state 110 (RESET).

Anders ausgedrückt wurden/werden bei der Herstellung zwar sämtliche Einweg-Speicherzellen 102 geformt, aber nur ausgewählte Speicherzellen 102 davon in den ersten Speicherzustand 112 (SET) programmiert. Die Einweg-Speicherzellen können somit, wie oben beschrieben, als ein Muster aus Nullen und Einsen Daten darstellen.In other words, although all disposable memory cells have been / are made during manufacture 102 shaped, but only selected memory cells 102 thereof in the first memory state 112 (SET) programmed. The one-way memory cells may thus represent data as a pattern of zeroes and ones, as described above.

Auch hier wäre es bei einem Normalbetrieb vorgesehen, dass der Nutzer den Zustand der Speicherzellen 102 nicht ändert. Sollte er es dennoch versuchen, was in diesem Fall leichter zu verwirklichen sein könnte als beim obigen Beispiel, weil dafür nur die Programmierspannung nötig ist, könnte er höchstens die Nullen in Einsen umprogrammieren, aber nicht anders herum, weil die Speicherzelle 102 aus dem ersten Speicherzustand 112 nicht mehr in einen anderen Speicherzustand überführbar ist.Again, it would be provided in a normal operation that the user the state of the memory cells 102 does not change. Should he still try, which in this case could be easier to realize than in the above example, because it requires only the programming voltage, he could at most re-program the zeros into ones, but not the other way round, because the memory cell 102 from the first memory state 112 no longer transferable to another memory state.

Ähnlich dem obigen Beispiel können die Einweg-Speicherzellen 102 wie ein „konfigurierbares ROM“ genutzt werden, z.B. zum Speichern von chipindividuellen Daten in den Speicherzellen 102.Similar to the above example, the disposable memory cells 102 how to use a "configurable ROM", eg for storing chip-individual data in the memory cells 102 ,

Außerdem ist dem Hersteller und/oder dem Nutzer die Möglichkeit bereitgestellt, ausgewählten ROM-Inhalt unbrauchbar zu machen, z.B. um Dateninhalte, die nach dem Ausliefern des Datenspeichers 100 (z.B. als Teil eines Chips) nicht mehr verfügbar sein sollen, zu zerstören. Dafür kann es ausreichend sein, diejenigen Einweg-Speicherzellen 102, die sich im zweiten Speicherzustand 110 befinden (welchen beispielsweise der Logikwert „0“ zugeordnet sein kann) in den (endgültigen) ersten Speicherzustand 112 (z.B. mit zugeordnetem Logikwert „1“) zu programmieren, so dass sich alle Speicherzellen, die die zu zerstörenden Daten enthielten, den Logikwert „1“ haben und somit keine Daten entnehmbar sind.In addition, the manufacturer and / or the user is provided the opportunity to render selected ROM content unusable, for example, data contents that are after the delivery of the data memory 100 (eg as part of a chip) should no longer be available to destroy. It may be sufficient for those disposable memory cells 102 that are in the second memory state 110 (which may for example be assigned the logic value "0") to the (final) first memory state 112 (eg with assigned logic value "1"), so that all memory cells containing the data to be destroyed have the logic value "1" and thus no data can be taken.

Einweg-Speicherzellen als nicht konfigurierbares Read-Only-Memory (ROM)Disposable memory cells as non-configurable read-only memory (ROM)

Befinden sich die mehreren Einweg-Speicherzellen 102 nach der Herstellung in einem Zustand, der kein Programmieren der Einweg-Speicherzellen 102 ermöglicht, können die Einweg-Speicherzellen 102 ein nicht konfigurierbares ROM bilden.Are the multiple disposable memory cells 102 after manufacturing in a state that is not programming the disposable memory cells 102 allows, the disposable memory cells 102 form an unconfigurable ROM.

Zur Veranschaulichung eines Anwendungsbeispiels des nicht konfigurierbaren ROM kann 5D herangezogen werden, welches in vielen Aspekten dem Anwendungsbeispiel aus 5A für das ROM entspricht.To illustrate an example of using the non-configurable ROM 5D be used, which in many aspects from the application example 5A for the ROM.

Allerdings können die Speicherzellen 102, die bei dem Datenspeicher 100, der wie in 5D veranschaulicht genutzt wird, die Speicherzellen 102, die im Ausgangszustand 108 vorliegen, so gebildet sein, dass sie nicht formbar sind, also nicht aus dem Isolierzustand 108 herausgebracht werden können. Dies kann in verschiedenen Ausführungsbeispielen, z.B. bei RRAM-Zellen 102, z.B. dadurch erreicht werden, dass bei diesen Speicherzellen 102 ausgewählte Bitleitungs- oder Auswahlleitungsvias oder -kontakte entfernt oder nicht gebildet werden/wurden und es somit überhaupt nicht möglich ist, diese Speicherzellen 102 von einem Strom durchfließen zu lassen. Diese Speicherzellen liegen somit dauerhaft im Isolierzustand 108 vor. Derartige Speicherzellen 102 werden auch als markierte oder markierende Speicherzellen bezeichnet.However, the memory cells can 102 that at the data store 100 who like in 5D illustrated uses the memory cells 102 in the initial state 108 be present, be formed so that they are not malleable, so not from the insulating state 108 can be brought out. This can be done in various embodiments, eg in RRAM cells 102 be achieved, for example, that in these memory cells 102 selected bit line or select line vias or contacts are removed or not formed, and thus it is not possible at all for these memory cells 102 to be flowed through by a current. These memory cells are thus permanently in the insulating state 108 in front. Such memory cells 102 are also referred to as labeled or marking memory cells.

Die Speicherzellen 102, die im ersten Speicherzustand 112 vorliegen, sind, wie oben beschrieben, ebenfalls in einem endgültigen Zustand.The memory cells 102 in the first memory state 112 are present, as described above, also in a final state.

Während der Herstellung des Datenspeichers 100 kann versucht werden, alle Speicherzellen 102 zu formen und in den ersten Speicherzustand (SET) 112 zu überführen. Bei den markierenden Speicherzellen 102 gelingt dies jedoch nicht, so dass sie im Isolierzustand 108 verbleiben. Somit wird eine Kombination von Speicherzellen im isolierenden Zustand 108 und im ersten Speicherzustand 112 (SET) erzeugt. Die Kombination kann einer Kombination aus zugeordneten Nullen (Isolierzustand) und Einsen (SET) entsprechen. Da der Programmierzustand von keiner der Speicherzellen 102 nachträglich geändert werden kann, bilden die Einweg-Speicherzellen 102 ein nicht konfigurierbares ROM.During the production of the data memory 100 can be tried, all memory cells 102 to shape and in the first memory state (SET) 112 to convict. At the marking memory cells 102 However, this does not succeed, so they in the insulating state 108 remain. Thus, a combination of memory cells becomes in the insulating state 108 and in the first memory state 112 (SET) generated. The combination may correspond to a combination of assigned zeros (isolation state) and ones (SET). Because the programming state of none of the memory cells 102 can be subsequently changed form the disposable memory cells 102 a non-configurable ROM.

Da ein Teil der Dateninformation beim Fertigen der Speicherzellen 102 angelegt wird (mittels Nichtausbildens oder Zerstörens von Vias oder Datenleitungsabschnitten bei den markierenden Speicherzellen 102) kann der Dateninhalt nicht chipindividuell angepasst werden.As a part of the data information when manufacturing the memory cells 102 is applied (by means of non-forming or destroying vias or data line sections at the marking memory cells 102 ) the data content can not be adapted to the individual chip.

Vorteilhaft ist insbesondere die Implementierung des konfigurierbaren Read-Only-Memory (ROM) als Teil eines größeren, ansonsten normal programmierbaren Speichers im selben Zellenfeld, da hier die Ansteuerlogik für ROM und normalen Speicher gemeinsam genutzt werden kann.Particularly advantageous is the implementation of the configurable read-only memory (ROM) as part of a larger, otherwise normally programmable memory in the same cell array, since here the control logic for ROM and normal memory can be shared.

Schutz bei direktem Zugriff auf SpeicherzellanschlüsseProtection with direct access to memory cell connections

In einem weiteren Ausführungsbeispiel, welches in 5E veranschaulicht ist, kann das Programmieren der mindestens einen Speicherzelle 102 im Wesentlichen wie in einem der oben beschriebenen Ausführungsbeispiele erfolgen bzw. erfolgt sein.In a further embodiment, which is in 5E may be illustrated, the programming of the at least one memory cell 102 essentially or be carried out as in one of the embodiments described above.

Allerdings kann der Schwellenwert Ith, welcher zum Zuordnen des jeweiligen Logikwerts zum jeweiligen Programmierzustand genutzt werden kann, derart festgelegt werden, dass er zwischen dem zweiten Programmierzustand 110 und dem Isolierzustand 108 liegt. Das bedeutet, dass allen Speicherzellen 102 mit einem höheren Zellstrom als der Schwellenwert Ith ein erster Logikwert, z.B. „1“, zugeordnet wird, wohingegen nur den Speicherzellen im Ausgangszustand 108 der zweite Logikwert, z.B. „0“, zugeordnet wird.However, the threshold value I th , which can be used for assigning the respective logic value to the respective programming state, can be set such that it falls between the second programming state 110 and the isolation state 108 lies. That means all memory cells 102 with a higher cell current than the threshold value I th, a first logic value, eg "1", is assigned, whereas only the memory cells in the initial state 108 the second logic value, eg "0", is assigned.

Damit kann ermöglicht werden, dass selbst dann, wenn anzunehmen ist, dass ein Angreifer direkten physischen Zugriff auf die Einweg-Speicherzellen (z.B. RRAM-Speicherzellen) 102 hat, z.B. die Möglichkeit hat, interne Schaltungsknoten mittels Kontaktnadeln zu kontaktieren, der Dateninhalt auswertbar bleiben kann. Denn obwohl es dem Angreifer dadurch möglich sein kann, an die Speicherzelle 102 eine Potenzialdifferenz anzulegen, welche mittels der Schaltung 104 nicht anlegbar ist, und es dem Angreifer somit möglich sein kann, eine oder mehrere Speicherzellen 102 aus dem ersten Speicherzustand 112 in den zweiten Speicherzustand 110 zu überführen, ist es ihm unmöglich, den Formen-Vorgang rückgängig zu machen.Thus, it can be made possible that even if it is to be assumed that an attacker has direct physical access to the disposable memory cells (eg RRAM memory cells) 102 has, for example, the ability to contact internal circuit nodes by means of contact needles, the data content can remain evaluable. Because although it may be possible for the attacker to the memory cell 102 to create a potential difference, which by means of the circuit 104 is not applicable, and it may thus be possible for the attacker, one or more memory cells 102 from the first memory state 112 in the second memory state 110 it is impossible for him to undo the molding process.

Folglich kann bei einem passend gewählten Zellstrom-Schwellenwert Ith, der geeignet ist, zwischen dem nichtleitenden Ausgangszustand 108 und jedem der leitenden Zustände 110, 112 zu unterscheiden, also auch „geringen Strom“ von „keinem Strom“ zu unterscheiden, der vorgesehene Dateninhalt lesbar sein.Thus, with a properly selected cell current threshold I th , which is appropriate, between the non-conducting output state 108 and each of the conductive states 110 . 112 to distinguish between "low power" and "no current", the intended data content should be readable.

Kombination mit Fehlererkennungs-/FehlerkorrekturcodesCombination with error detection / error correction codes

In verschiedenen Ausführungsbeispielen können die in der Mehrzahl von Einweg-Speicherzellen 102 gespeicherten Daten Informationen enthalten, die eine Fehlererkennung und/oder Korrektur in Daten, die in den Einweg-Speicherzellen 102 und/oder in den zusätzlichen normalen Speicherzellen gespeichert sind, ermöglichen.In various embodiments, those in the plurality of disposable memory cells 102 stored data includes information that provides error detection and / or correction in data stored in the disposable memory cells 102 and / or stored in the additional normal memory cells.

Die Fehlererkennungs- und/oder Fehlerkorrekturdaten können in verschiedenen Ausführungsbeispielen eine Information darüber, wie viele der Speicherzellen den ersten Logikwert aufweisen (beispielsweise in Form einer ersten Anzahl), und/oder eine Information darüber, wie viele der Speicherzellen den zweiten Logikwert aufweisen (beispielsweise in Form einer zweiten Anzahl). Die erste Anzahl und die zweite Anzahl können komplementäre Informationen sein. Alternativ oder zusätzlich können die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine Prüfsumme aufweisen. Diese Art der Fehlererkennung kann geeignet sein, Änderungen von Speicherzuständen (und damit ggf. Logikwerten, z.B. Bits) in die bei den Speicherzellen 102 gemäß verschiedenen Ausführungsbeispielen einzige mögliche Richtung zu erkennen, nämlich aus dem Ausgangszustand 108 in den ersten Speicherzustand 112 oder in den zweiten Speicherzustand 110, und/oder aus dem zweiten Speicherzustand 110 in den ersten Speicherzustand 112.The error detection and / or error correction data, in various embodiments, may include information about how many of the memory cells have the first logic value (eg, a first number), and / or information about how many of the memory cells have the second logic value (eg, in FIG Form of a second number). The first number and the second number may be complementary information. Alternatively or additionally, the error detection and / or error correction data may have a checksum. This type of error detection may be suitable for changes of memory states (and thus possibly logic values, eg bits) in the memory cells 102 According to various embodiments, the only possible direction to recognize, namely from the initial state 108 in the first memory state 112 or in the second memory state 110 , and / or from the second memory state 110 in the first memory state 112 ,

Die Fehlererkennungs- und/oder Fehlerkorrekturdaten können in verschiedenen Ausführungsbeispielen eine redundante Speicherung der gespeicherten Daten aufweist, welche geeignet sein kann für ein Anwenden eines Mehrheitsentscheidsverfahrens.The error detection and / or error correction data, in various embodiments, may include redundant storage of the stored data, which may be suitable for applying a majority decision process.

Die Fehlererkennungs- und/oder Fehlerkorrekturcodes können geeignet sein, Einfach- und/oder Multibitfehler zu erkennen und/oder zu korrigieren.The error detection and / or error correction codes may be suitable for detecting and / or correcting single and / or multi-bit errors.

Vorrichtungen, welche den Datenspeicher nutzenDevices that use the data storage

Der Datenspeicher 100 kann in verschiedenen Ausführungsbeispielen Teil einer Halbleitervorrichtung bzw. einer elektronischen Vorrichtung sein, beispielsweise Teil eines Chips, eines Mikrocontrollers, einer Festplatte, einer eigenständigen nichtflüchtigen Speichervorrichtung wie einem Speicherstick (z.B. einem USB-Stick), einer Solid-State-Disk (SSD) oder ähnlichem.The data store 100 may be part of a semiconductor device or an electronic device in various embodiments, for example part of a chip, a microcontroller, a hard disk, a standalone non-volatile memory device such as a memory stick (eg a USB stick), a solid state disk (SSD) or like.

Verfahren zum Betreiben des DatenspeichersMethod for operating the data memory

6 zeigt ein Ablaufdiagramm 600 für ein Verfahren zum Betreiben eines Datenspeichers gemäß verschiedenen Ausführungsbeispielen. 6 shows a flowchart 600 for a method of operating a data store according to various embodiments.

Das Verfahren kann ein Bereitstellen eines Datenspeichers aufweisen.The method may include providing a data store.

Der Datenspeicher kann mindestens eine Speicherzelle aufweisen, die gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist, eine stromrichtungdefinierende Schaltung und eine Steuerung aufweist, wobei die stromrichtungdefinierende Schaltung derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist. Das Verfahren kann in verschiedenen Ausführungsbeispielen ein Anlegen einer Spannung an die Speicherzelle aufweisen, derart, dass in der Speicherzelle ein Stromfluss in der ersten Richtung erzeugt wird zum Programmieren der Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand (in 610).The data memory may comprise at least one memory cell constructed in accordance with a bipolar switching memory cell, a current direction defining circuit and a controller, wherein the current direction defining circuit is coupled to the at least one memory cell such that current flow through the memory cell is possible only in a first direction is. In various embodiments, the method may include applying a voltage to the memory cell, such that a current flow in the first direction is generated in the memory cell for programming the memory cell into a first, non-reprogrammable memory state (in FIG 610 ).

Weitere vorteilhafte Ausgestaltungen des Verfahrens ergeben sich aus der Beschreibung der Vorrichtung und umgekehrt.Further advantageous embodiments of the method will become apparent from the description of the device and vice versa.

Claims (37)

Datenspeicher, aufweisend: mindestens eine Speicherzelle, wobei die Speicherzelle gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist; eine stromrichtungdefinierende Schaltung, welche derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist; und eine Steuerung, welche eingerichtet ist, mittels eines Steuerns eines Stromflusses durch die Speicherzelle in der ersten Richtung die Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand zu programmieren, wobei der einer bipolar schaltenden Speicherzelle entsprechende Aufbau bedeutet, dass die Speicherzelle geeignet ist für das Programmieren in den ersten Speicherzustand mittels eines Stromflusses in der ersten Richtung durch die Speicherzelle und für ein Programmieren in einen zweiten Speicherzustand mittels eines Stromflusses in einer zur ersten Richtung entgegengesetzten zweiten Richtung.Datastore, comprising: at least one memory cell, wherein the memory cell is constructed according to a bipolar switching memory cell; a current-direction-defining circuit, which is coupled to the at least one memory cell such that a current flow through the memory cell is possible only in a first direction; and a controller configured to program the memory cell into a first non-reprogrammable memory state by controlling current flow through the memory cell in the first direction; wherein the structure corresponding to a bipolar switching memory cell means that the memory cell is adapted for programming in the first memory state by means of a current flow in the first direction through the memory cell and for programming in a second memory state by means of a current flow in a second opposite to the first direction Direction. Datenspeicher gemäß Anspruch 1, wobei der Stromfluss durch die Speicherzelle in der ersten Richtung ein Programmieren der Speicherzelle aus einem Grundzustand in den ersten Speicherzustand, aus dem Grundzustand in den zweiten Speicherzustand und/oder aus dem zweiten Speicherzustand in den ersten Speicherzustand ermöglicht.Data storage according to Claim 1 wherein the flow of current through the memory cell in the first direction enables programming the memory cell from a ground state to the first memory state, from the ground state to the second memory state, and / or from the second memory state to the first memory state. Datenspeicher gemäß einem der Ansprüche 1 oder 2, wobei ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand unterbunden ist.Data storage according to one of Claims 1 or 2 wherein programming of the memory cell from the first memory state to the second memory state is inhibited. Datenspeicher gemäß einem der Ansprüche 1 bis 3, ferner aufweisend: eine strombegrenzende Schaltung, welche eingerichtet ist, eine Stromstärke eines Stromflusses durch die Speicherzelle auf einen Wert zu beschränken, der ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand verhindert.Data storage according to one of Claims 1 to 3 , further comprising: a current limiting circuit configured to limit an amount of current flow through the memory cell to a value that prevents programming of the memory cell from the first memory state to the second memory state. Datenspeicher gemäß Anspruch 1, wobei die Speicherzelle als Schutzelement eingerichtet ist, vor einem Ausführen eines vorbestimmten Vorgangs und/oder einem Erreichen eines vorbestimmten Zustands zu schützen, wenn das Schutzelement in dem ersten Speicherzustand ist, und das Ausführen des Vorgangs und/oder das Erreichen des Zustands zu ermöglichen, wenn das Schutzelement in dem zweiten Speicherzustand ist, oder umgekehrt.Data storage according to Claim 1 wherein the memory cell is arranged as a protection element to protect against performing a predetermined operation and / or reaching a predetermined state when the protection element is in the first memory state, and to enable the operation to be performed and / or the state to be achieved; when the protection element is in the second storage state, or vice versa. Datenspeicher gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: eine Auswerteschaltung, welche eingerichtet ist, der Speicherzelle in Abhängigkeit vom Speicherzustand einen Logikwert zuzuweisen.Data storage according to one of Claims 1 to 5 , further comprising: an evaluation circuit configured to assign a logic value to the memory cell depending on the memory state. Datenspeicher gemäß einem der Ansprüche 1 bis 6, wobei die mindestens eine Speicherzelle eine nichtflüchtige Speicherzelle ist.Data storage according to one of Claims 1 to 6 wherein the at least one memory cell is a nonvolatile memory cell. Datenspeicher gemäß einem der Ansprüche 1 bis 7, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle, eine Conductive Bridging Random Access Memory-Zelle, eine Magnetoresistive Random Access Memory-Zelle oder eine Phase Change Random Access Memory-Zelle ist. Data storage according to one of Claims 1 to 7 wherein the at least one memory cell is a Resistive Random Access Memory cell, a Conductive Bridging Random Access Memory cell, a Magnetoresistive Random Access Memory cell, or a Phase Change Random Access Memory cell. Datenspeicher gemäß einem der Ansprüche 1 bis 8, wobei die mindestens eine Speicherzelle eine Resistive Random Access Memory-Zelle oder eine Conductive Bridging Random Access Memory-Zelle ist und wobei der Grundzustand ein Isolierzustand der Speicherzelle nach ihrer Herstellung und vor einem Formen der Speicherzelle ist.Data storage according to one of Claims 1 to 8th wherein the at least one memory cell is a resistive random access memory cell or a conductive bridging random access memory cell and wherein the ground state is an isolation state of the memory cell after its fabrication and prior to molding of the memory cell. Datenspeicher gemäß Anspruch 9, wobei der erste Speicherzustand ein SET-Zustand ist und wobei der zweite Speicherzustand ein RESET-Zustand ist.Data storage according to Claim 9 wherein the first memory state is a SET state and wherein the second memory state is a RESET state. Datenspeicher gemäß einem der Ansprüche 1 bis 10, wobei die mindestens eine Speicherzelle eine erste Elektrode, eine zweite Elektrode und ein zwischen der ersten Elektrode und der zweiten Elektrode angeordnetes Isoliermaterial aufweist oder daraus besteht.Data storage according to one of Claims 1 to 10 wherein the at least one memory cell comprises or consists of a first electrode, a second electrode and an insulating material arranged between the first electrode and the second electrode. Datenspeicher gemäß Anspruch 11, wobei die Speicherzelle eine Resistive Random Access Memory-Zelle ist und das Isoliermaterial ein Metalloxid aufweist oder daraus besteht.Data storage according to Claim 11 wherein the memory cell is a resistive random access memory cell and the insulating material comprises or consists of a metal oxide. Datenspeicher gemäß Anspruch 12, wobei das Metalloxid ein Oxid eines Übergangsmetalls ist.Data storage according to Claim 12 wherein the metal oxide is an oxide of a transition metal. Datenspeicher gemäß Anspruch 13, wobei das Übergangsmetall Hafnium, Tantal oder Titan aufweist oder daraus besteht.Data storage according to Claim 13 wherein the transition metal comprises or consists of hafnium, tantalum or titanium. Datenspeicher gemäß einem der Ansprüche 12 bis 14, ferner aufweisend: eine Übergangsmetallschicht zwischen der ersten Elektrode und dem Isoliermaterial.Data storage according to one of Claims 12 to 14 , further comprising: a transition metal layer between the first electrode and the insulating material. Datenspeicher gemäß Anspruch 15, wobei das Übergangsmetall der Schicht Hafnium, Tantal oder Titan aufweist oder daraus besteht.Data storage according to Claim 15 wherein the transition metal of the layer comprises or consists of hafnium, tantalum or titanium. Datenspeicher gemäß Anspruch 11, wobei die Speicherzelle eine Conductive Bridging Random Access Memory-Zelle ist und das Isoliermaterial eine Elektrolytschicht aufweist oder daraus besteht.Data storage according to Claim 11 wherein the memory cell is a conductive bridging random access memory cell and the insulating material comprises or consists of an electrolyte layer. Datenspeicher gemäß Anspruch 17, wobei der Elektrolyt ein Chalkogenid oder ein Oxid aufweist oder daraus besteht.Data storage according to Claim 17 wherein the electrolyte comprises or consists of a chalcogenide or an oxide. Datenspeicher gemäß Anspruch 17 oder 18, wobei der Elektrolyt GeSe, GeS2, GdO, ZrOx oder Al2O3 aufweist oder daraus besteht.Data storage according to Claim 17 or 18 wherein the electrolyte comprises or consists of GeSe, GeS 2 , GdO, ZrO x or Al 2 O 3 . Datenspeicher gemäß einem der Ansprüche 17 bis 19, ferner aufweisend: eine Metallschicht zwischen der ersten Elektrode und dem Isoliermaterial.Data storage according to one of Claims 17 to 19 , further comprising: a metal layer between the first electrode and the insulating material. Datenspeicher gemäß Anspruch 20, wobei die Metallschicht Cu, Ag oder CuTe aufweist.Data storage according to Claim 20 wherein the metal layer comprises Cu, Ag or CuTe. Datenspeicher gemäß einem der Ansprüche 1 bis 21, ferner aufweisend: eine Mehrzahl von wiederholt abwechselnd in den ersten Speicherzustand und in den zweiten Speicherzustand programmierbaren Speicherzellen.Data storage according to one of Claims 1 to 21 , further comprising: a plurality of memory cells repeatedly alternately programmed into the first memory state and the second memory state. Datenspeicher gemäß Anspruch 22, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle gemeinsam gefertigt sind.Data storage according to Claim 22 wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are made together. Datenspeicher gemäß Anspruch 22 oder 23, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle Bestandteile eines gemeinsamen Zellenfeldes sind.Data storage according to Claim 22 or 23 wherein the plurality of repeatedly programmable memory cells and the at least one memory cell are components of a common cell array. Datenspeicher gemäß einem der Ansprüche 22 bis 24, wobei die Mehrzahl von wiederholt programmierbaren Speicherzellen und die mindestens eine Speicherzelle sich im Wesentlichen dadurch voneinander unterscheiden, dass nur die mindestens eine Speicherzelle direkt mit der stromrichtungdefinierenden Schaltung verbunden ist.Data storage according to one of Claims 22 to 24 wherein the plurality of repeatedly programmable memory cells and the at least one memory cell differ substantially in that only the at least one memory cell is directly connected to the current direction defining circuit. Datenspeicher gemäß Anspruch 25, wobei in der Mehrzahl der Speicherzellen zusätzlich zu den gespeicherten Daten Fehlererkennungs- und/oder Fehlerkorrekturdaten gespeichert sind zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten.Data storage according to Claim 25 wherein error detection and / or error correction data are stored in the plurality of memory cells in addition to the stored data for detecting data errors and / or correcting the stored data. Datenspeicher gemäß Anspruch 26, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine Information darüber enthalten, wie viele Speicherzellen den ersten Logikwert aufweisen, und/oder wie viele Speicherzellen den zweiten Logikwert aufweisen, und/oder eine Prüfsumme aufweisen.Data storage according to Claim 26 wherein the error detection and / or error correction data contains information about how many memory cells have the first logic value, and / or how many memory cells have the second logic value, and / or have a checksum. Verfahren zum Betreiben eines Datenspeichers, wobei der Datenspeicher mindestens eine Speicherzelle, die gemäß einer bipolar schaltenden Speicherzelle aufgebaut ist, eine stromrichtungdefinierende Schaltung und eine Steuerung aufweist, wobei die stromrichtungdefinierende Schaltung derart mit der mindestens einen Speicherzelle gekoppelt ist, dass ein Stromfluss durch die Speicherzelle nur in einer ersten Richtung möglich ist, das Verfahren aufweisend: Anlegen einer Spannung an die Speicherzelle, derart, dass in der Speicherzelle ein Stromfluss in der ersten Richtung erzeugt wird zum Programmieren der Speicherzelle in einen ersten, nicht umprogrammierbaren Speicherzustand, wobei der einer bipolar schaltenden Speicherzelle entsprechende Aufbau bedeutet, dass die Speicherzelle geeignet ist für ein Programmieren in den ersten Speicherzustand mittels des Stromflusses in der ersten Richtung durch die Speicherzelle und für ein Programmieren in einen zweiten Speicherzustand mittels eines Stromflusses in einer zur ersten Richtung entgegengesetzten zweiten Richtung.A method for operating a data memory, wherein the data memory at least one memory cell, which is constructed according to a bipolar switching memory cell, a current direction defining circuit and a controller, wherein the current direction defining circuit is coupled to the at least one memory cell such that a current flow through the memory cell only in a first direction, the method comprises: applying a voltage to the memory cell such that a current flow in the first direction is generated in the memory cell for programming the memory cell into a first non-reprogrammable memory state, wherein the one bipolar switching memory cell corresponding structure means that the memory cell is suitable for programming in the first Memory state by means of the current flow in the first direction through the memory cell and for programming in a second memory state by means of a current flow in a direction opposite to the first direction of the second direction. Verfahren gemäß Anspruch 28, wobei der Stromfluss durch die Speicherzelle in der ersten Richtung ein Programmieren der Speicherzelle aus einem Grundzustand in den ersten Speicherzustand, aus dem Grundzustand in den zweiten Speicherzustand und/oder aus dem zweiten Speicherzustand in den ersten Speicherzustand ermöglicht.Method according to Claim 28 wherein the flow of current through the memory cell in the first direction enables programming the memory cell from a ground state to the first memory state, from the ground state to the second memory state, and / or from the second memory state to the first memory state. Verfahren gemäß einem der Ansprüche 28 oder 29, wobei ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand unterbunden ist.Method according to one of Claims 28 or 29 wherein programming of the memory cell from the first memory state to the second memory state is inhibited. Verfahren gemäß einem der Ansprüche 28 bis 30, ferner aufweisend: Begrenzen einer Stromstärke eines Stromflusses durch die Speicherzelle auf einen Wert, der ein Programmieren der Speicherzelle aus dem ersten Speicherzustand in den zweiten Speicherzustand verhindert, mittels einer strombegrenzenden Schaltung.Method according to one of Claims 28 to 30 , further comprising: limiting a current strength of a current flow through the memory cell to a value that prevents programming of the memory cell from the first memory state to the second memory state by means of a current limiting circuit. Verfahren gemäß einem der Ansprüche 28 bis 31, ferner aufweisend: vor einem Ausführen eines vorbestimmten Vorgangs ein Prüfen des Speicherzustands der mindestens einen Speicherzelle; in einem Fall, dass die mindestens eine Speicherzelle in dem ersten Speicherzustand ist, Ausführen des vorbestimmten Vorgangs; und in einem Fall, dass das Schutzelement in dem zweiten Speicherzustand ist, Verhindern des Ausführens des vorbestimmten Vorgangs, oder umgekehrt.Method according to one of Claims 28 to 31 , further comprising: prior to performing a predetermined operation, checking the memory state of the at least one memory cell; in a case that the at least one memory cell is in the first memory state, executing the predetermined operation; and in a case that the protection element is in the second storage state, preventing execution of the predetermined operation, or vice versa. Verfahren gemäß einem der Ansprüche 28 bis 32, ferner aufweisend: Zuweisen eines Logikwerts zur Speicherzelle in Abhängigkeit von ihrem Speicherzustand mittels einer Auswerteschaltung.Method according to one of Claims 28 to 32 , further comprising: assigning a logic value to the memory cell as a function of its memory state by means of an evaluation circuit. Verfahren gemäß einem der Ansprüche 28 bis 33, aufweisend: Programmieren mindestens einer der Speicherzellen aus dem Grundzustand oder dem zweiten Speicherzustand in den ersten Speicherzustand und/oder Programmieren mindestens einer der Speicherzellen aus dem Grundzustand in den zweiten Speicherzustand; Zuweisen eines ersten Logikwerts zu einer Kombination von Speicherzuständen; und - Zuweisen eines zweiten Logikwerts zu einem Speicherzustand, der nicht Teil der Kombination ist.Method according to one of Claims 28 to 33 , comprising: programming at least one of the memory cells from the ground state or the second memory state into the first memory state and / or programming at least one of the memory cells from the ground state into the second memory state; Assigning a first logic value to a combination of memory states; and assigning a second logic value to a memory state that is not part of the combination. Verfahren gemäß Anspruch 34, wobei das Programmieren der mindestens einen Speicherzelle als ein Speichern von Fehlererkennungs- und/oder Fehlerkorrekturdaten zum Erkennen von Datenfehlern und/oder Korrigieren der gespeicherten Daten erfolgt.Method according to Claim 34 wherein the programming of the at least one memory cell is done as storing error detection and / or error correction data for detecting data errors and / or correcting the stored data. Verfahren gemäß Anspruch 35, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine Information darüber enthalten, wie viele Speicherzellen den ersten Logikwert aufweisen, und/oder Information darüber enthalten, wie viele Speicherzellen den zweiten Logikwert aufweisen, und/oder eine Prüfsumme aufweisen.Method according to Claim 35 wherein the error detection and / or error correction data include information about how many memory cells have the first logic value and / or information about how many memory cells have the second logic value and / or have a checksum. Verfahren gemäß Anspruch 35 oder 36, wobei die Fehlererkennungs- und/oder Fehlerkorrekturdaten eine redundante Speicherung der gespeicherten Daten aufweist, welche geeignet ist für ein Anwenden eines Mehrheitsentscheidsverfahrens.Method according to Claim 35 or 36 wherein the error detection and / or error correction data comprises redundantly storing the stored data which is suitable for applying a majority decision process.
DE102017127279.8A 2017-11-20 2017-11-20 Data memory, method for operating a data memory and microcontroller Pending DE102017127279A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017127279.8A DE102017127279A1 (en) 2017-11-20 2017-11-20 Data memory, method for operating a data memory and microcontroller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017127279.8A DE102017127279A1 (en) 2017-11-20 2017-11-20 Data memory, method for operating a data memory and microcontroller

Publications (1)

Publication Number Publication Date
DE102017127279A1 true DE102017127279A1 (en) 2019-05-23

Family

ID=66336287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017127279.8A Pending DE102017127279A1 (en) 2017-11-20 2017-11-20 Data memory, method for operating a data memory and microcontroller

Country Status (1)

Country Link
DE (1) DE102017127279A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140160830A1 (en) * 2012-12-07 2014-06-12 Shine C. Chung Programmable Resistive Device and Memory Using Diode as Selector
US20160093672A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Logic high-k/metal gate 1t-1c rram mtp/otp devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140160830A1 (en) * 2012-12-07 2014-06-12 Shine C. Chung Programmable Resistive Device and Memory Using Diode as Selector
US20160093672A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Logic high-k/metal gate 1t-1c rram mtp/otp devices

Similar Documents

Publication Publication Date Title
DE102005001667B4 (en) Non-volatile memory cell for storing a data in an integrated circuit
EP2436011B1 (en) Memory element, stacking, memory matrix and method for operation
DE102010040665B4 (en) Electronic device having a programmable resistance element, and method of blocking a device
DE60305217T2 (en) Storage device with switch for high voltages
DE102006000618A1 (en) storage device
DE102018125815A1 (en) Resistive random access memory device
DE102008033129B4 (en) Integrated circuit, method for operating an integrated circuit, and memory module
DE602004010744T2 (en) A recording method for avoiding unnecessary application of a voltage to a memory element
DE2010366B2 (en) PROCEDURE AND DEVICE FOR WRITING INFORMATION INTO READ-ONLY MEMORY
DE102010047933A1 (en) memory cell
DE102013222321A1 (en) Electronic device with a large number of memory cells and with physically unclonable function
DE112017000238T5 (en) Device for artificial neurons
DE102015102767A1 (en) Storage
DE102007036246A1 (en) Enlarged switching cycle resistive memory element
DE102011101192A1 (en) PHASE CHANGE STORAGE AND MANUFACTURING METHOD
DE102005004107A1 (en) Integrated semiconductor memory with an arrangement of nonvolatile memory cells and method
DE102005024897A1 (en) Non-volatile memory cell e.g. flash memory cell, for semiconductor device, has transistors reducing leakage currents that flow through non-volatile programmable resistors, respectively
DE102013101283A1 (en) A memory cell, a method of forming a memory cell, and a method of operating a memory cell
DE102004018859B3 (en) Memory storage circuit e.g. for flip flop circuit for making available video or audio data for given length of time in terminal, has memory cell with PMC resistor having solid electrolyte material with write circuit
DE102004040752A1 (en) Integrated memory arrangement based on resistive memory cells and production method thereof
DE102006053434A1 (en) Adjustable resistor i.e. potentiometer, for electrical circuit arrangement, has input and output connections, and current path that is activated/deactivated such that total resistance between connections is set based on resistance value
DE102005019587A1 (en) Complementary metal-oxide-semiconductor memory device e.g. dynamic random access memory, for storing e.g. secret key, has transistors connecting or separating potential terminal with or from programming terminal of memory cell
DE102006010531A1 (en) Memory device e.g. phase change memory device, has memory cells with switching devices connected with current unloading connections for switching currents from current supply line through active material
DE102017127279A1 (en) Data memory, method for operating a data memory and microcontroller
DE102004041626B4 (en) Chip card, and chip card security device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication