DE102016214986A1 - Wafer-herstellungsverfahren - Google Patents

Wafer-herstellungsverfahren

Info

Publication number
DE102016214986A1
DE102016214986A1 DE102016214986.5A DE102016214986A DE102016214986A1 DE 102016214986 A1 DE102016214986 A1 DE 102016214986A1 DE 102016214986 A DE102016214986 A DE 102016214986A DE 102016214986 A1 DE102016214986 A1 DE 102016214986A1
Authority
DE
Germany
Prior art keywords
wafer
point
separation
sic substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016214986.5A
Other languages
English (en)
Inventor
Kazuya Hirata
Yoko Nishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015160849A priority Critical patent/JP6486240B2/ja
Priority to JP2015-160849 priority
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016214986A1 publication Critical patent/DE102016214986A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08Devices involving relative movement between laser beam and workpiece
    • B23K26/083Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

Es wird ein Wafer-Bearbeitungsverfahren zum Aufteilen eines Wafers in einzelne Bauelementchips offenbart. Der Wafer ist aus einem SiC-Substrat mit einer ersten Fläche und einer zweiten Fläche ausgebildet. Das Wafer-Bearbeitungsverfahren schließt einen Trennstartpunktausbildungsschritt mit einem Einstellen des Brennpunkts eines Laserstrahls, der eine Transmissionswellenlänge für das SiC-Substrat aufweist, auf eine von der ersten Fläche oder der zweiten Fläche aus vorbestimmte Tiefe im Inneren des SiC-Substrats, und als Nächstes einem Aufbringen des Laserstrahls auf die erste Fläche oder die zweite Fläche bei einem relativen Bewegen des Brennpunkts und des SiC-Substrats, um dadurch eine modifizierte Schicht parallel zu der ersten Fläche und Risse auszubilden, die sich von der modifizierten Schicht entlang einer c-Ebene erstrecken, wodurch ein Trennstartpunkt ausgebildet wird, und einen Wafer-Trennschritt mit einem Aufbringen einer äußeren Kraft auf den Wafer ein, wodurch der Wafer bei dem Trennstartpunkt in einen ersten Wafer mit der ersten Fläche und einen zweiten Wafer mit der zweiten Fläche getrennt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Wafer-Herstellungsverfahren zum Aufteilen eines Wafers in einzelne Bauelementchips, wobei der Wafer aus einem SiC-Substrat und einer Vielzahl von Bauelementen ausgebildet ist, die an der Vorderseite des SiC-Substrats ausgebildet sind.
  • Beschreibung des in Beziehung stehenden Stands der Technik
  • Vielfältige Bauelemente, wie zum Beispiel integrierte Schaltkreise (ICs) und Large Scale Integrations (LSIs) werden durch Ausbilden einer Funktionsschicht an der Vorderseite eines Wafers, der aus einem Siliziumsubstrat ausgebildet ist, und Aufteilen dieser Funktionsschicht in eine Vielzahl von Bereichen entlang einer Vielzahl von sich kreuzenden Trennlinien ausgebildet. Die Rückseite des Wafers wird durch eine Schleifvorrichtung geschliffen, um dadurch die Dicke des Wafers auf eine vorbestimmte Dicke zu reduzieren. Danach werden die Trennlinien des Wafers durch eine Bearbeitungsvorrichtung, wie zum Beispiel eine Schleidvorrichtung und eine Laserbearbeitungsvorrichtung, bearbeitet, um dadurch den Wafer in eine Vielzahl einzelner Bauelementchips aufzuteilen, die den jeweiligen Bauelementen entsprechen. Die so erhaltenen Bauelementchips werden vielfältig in verschiedener elektronischer Ausrüstung, wie zum Beispiel Mobiltelefonen und Personal Computer, verwendet.
  • Ferner werden Leistungsbauelemente oder optische Bauelemente, wie zum Beispiel lichtemittierende Dioden (LEDs) und Laserdioden (LDs) durch Ausbilden einer Funktionsschicht an der Vorderseite eines Wafers, der aus einem SiC-Substrat ausgebildet ist, und Aufteilen dieser Funktionsschicht in eine Vielzahl von Bereichen entlang einer Vielzahl sich kreuzender Trennlinien ausgebildet. Ähnlich zu dem Fall der oben erwähnten Siliziumwafer wird die Rückseite des SiC-Wafers durch eine Schleifvorrichtung geschliffen, um dadurch die Dicke des SiC-Wafers auf eine vorbestimmte Dicke zu reduzieren. Danach werden die Trennlinien des SiC-Wafers durch eine Bearbeitungsvorrichtung, wie zum Beispiel eine Schneidvorrichtung und eine Laserbearbeitungsvorrichtung, bearbeitet, um dadurch den SiC-Wafer in eine Vielzahl einzelner Bauelementchips zu unterteilen, die den jeweiligen Leistungsbauelementen oder optischen Bauelementen entsprechen. Die so erhaltenen Bauelementchips werden vielfältig in verschiedener elektronischer Ausrüstung verwendet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch weist ein SiC-Substrat eine Mohshärte auf, die wesentlich höher ist als die eines Siliziumsubstrats. Beim Schleifen der Rückseite eines Wafers, der aus einem SiC-Substrat ausgebildet ist, durch Verwendung eines Schleifrads mit Schleifelementen gibt es dementsprechend das Problem, dass die Schleifelemente in einer Größenordnung von in etwa 4-mal bis 5-mal der Schleifmenge des Wafers abgenutzt werden, was sehr unwirtschaftlich ist. Wenn die Schleifmenge eines Siliziumsubstrats beispielsweise 100 μm ist, ist die Abnutzungsmenge der Schleifelemente 0,1 μm. Wenn dagegen die Schleifmenge eines Siliziumsubstrats 100 μm ist, ist die Abnutzungsmenge der Schleifelemente 400 μm bis 500 μm. Dementsprechend ist die Abnutzungsmenge der Schleifelemente beim Schleifen eines SiC-Substrats 4000-mal bis 5000-mal die beim Schleifen eines Siliziumsubstrats.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Schleifbearbeitungsverfahren bereitzustellen, das einen Wafer, der aus einem SiC-Substrat ausgebildet ist, auf eine vorbestimmte Dicke verdünnen und den Wafer in einzelne Bauelementchips unterteilen kann, wobei zuvor eine Vielzahl von Bauelementen an der Vorderseite des SiC-Substrats ausgebildet wird.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Wafer-Bearbeitungsverfahren zum Unterteilen eines Wafers in einzelne Bauelementchips bereitgestellt, wobei der Wafer aus einem SiC-Substrat ausgebildet wird, dass eine erste Fläche, eine der ersten Fläche gegenüberliegende zweite Fläche, eine sich von der ersten Fläche zu der zweiten Fläche erstreckende c-Achse und eine zu der c-Achse senkrechte c-Ebene aufweist, wobei das Wafer-Bearbeitungsverfahren einen Trennstartpunktaus-bildungsschritt mit einem Einstellen des Brennpunkts eines Laserstrahls, der eine Transmissionswellenlänge für das SiC-Substrat aufweist, auf eine von der ersten oder der zweiten Fläche aus vorbestimmte Tiefe im Inneren des SiC-Substrats, wobei die Tiefe einer fertiggestellten Dicke von jedem Bauelementchip entspricht, und als Nächstes einem Aufbringen des Laserstrahls auf die erste Fläche oder die zweite Fläche bei einem relativen Bewegen des Brennpunkts und des SiC-Substrats, um dadurch eine modifizierte Schicht parallel zu der ersten Fläche und Risse auszubilden, die sich von der modifizierten Schicht entlang der c-Ebene erstrecken, um so einen Trennstartpunkt auszubilden; nach dem Ausführen des Trennstartpunktausbildungsschritts einen Bauelementausbildungsschritt mit einem Ausbilden einer Vielzahl von Bauelementen an der ersten Fläche des SiC-Substrats in einer Vielzahl von getrennten Bereichen, die durch eine Vielzahl von sich schneidenden Trennlinien definiert sind; nach dem Ausführen des Bauelementausbildungsschritts einen Ausbildungsschritt für einen Unterteilungsstartpunkt mit einem Ausbilden eines Unterteilungsstandpunkts entlang jeder an der ersten Fläche ausgebildeten Trennlinie, der eine Tiefe aufweist, die der fertiggestellten Dicke von jedem Bauelementchip entspricht; einen Schutzelementbereitstellungsschritt mit einem bereitstellen eines Schutzelements an der ersten Fläche des SiC-Substrats nach dem Ausführen des Ausbildungsschritts für einen Unterteilungsstartpunkt; und einen Wafer-Trennschritt mit einem Aufbringen einer äußeren Kraft auf den Wafer nach dem Ausführen des Schutzelementbereitstellungsschritts, wodurch der Wafer bei dem Trennstartpunkt in einen ersten Wafer mit der ersten Fläche des SiC-Substrats und einen zweiten Wafer mit der zweiten Fläche des SiC-Substrats getrennt wird; wobei der Trennstartpunktausbildungsschritt einen Ausbildungsschritt für eine modifizierte Schicht mit einem relativen Bewegen des Brennpunkts des Laserstrahls in einer ersten Richtung, die senkrecht zu einer zweiten Richtung ist, wo die c-Achse in Bezug auf eine Senkrechte zu der zweiten Fläche um einen Abweichungswinkel geneigt ist und der Abweichungswinkel zwischen der zweiten Fläche und der c-Ebene ausgebildet ist, wodurch die sich in der ersten Richtung erstreckende modifizierte Schicht linear ausgebildet wird, und einen Einteilungsschritt mit einem relativen Bewegen des Brennpunkts in der zweiten Richtung einschließt, um dadurch den Brennpunkt um einen vorbestimmten Betrag weiter zu bewegen.
  • Vorzugsweise wird der erste Wafer durch Trennen des Wafers bei dem Wafer-Trennschritt in den ersten Wafer und den zweiten Wafer in die einzelnen Bauelementchips unterteilt.
  • Vorzugsweise schließt das Wafer-Bearbeitungsverfahren ferner einen Schleifschritt mit einem Schleifen der Rückseite des ersten Wafers nach dem Ausführen des Wafer-Trennschritts ein, wodurch die Rückseite des ersten Wafers abgeflacht und der erste Wafer in die einzelnen Bauelementchips unterteilt wird.
  • In Übereinstimmung mit dem Wafer-Bearbeitungsverfahren der vorliegenden Erfindung und vor dem Ausbilden der Vielzahl von Bauelementen an der ersten Fläche wird der Trennstartpunktausbildungsschritt ausgeführt, um den Trennstartpunkt im Inneren des Wafers in dessen gesamtem Bereich auszubilden, wobei der Trennstartpunkt durch die modifizierten Schichten und die Risse ausgebildet wird, die sich von den modifizierten Schichten entlang der c-Ebene erstrecken. Nach dem Ausführen des Trennstartpunktausbildungsschritts werden die Vielzahl von Bauelementen an der ersten Fläche ausgebildet. Danach wird der Ausbildungsschritt für einen Unterteilungsstartpunkt ausgeführt. Danach wird der Wafer-Trennschritt ausgeführt, um eine äußere Kraft auf den Wafer aufzubringen, um dadurch den Wafer bei dem Trennstartpunkt (entlang einer Trennebene), der aus den modifizierten Schichten und den Rissen ausgebildet ist, in zwei Wafer zu trennen, d. h. den ersten Wafer und den zweiten Wafer. Der aus dem SiC-Substrat ausgebildete Wafer kann dementsprechend verdünnt bzw. dünner gemacht und in die einzelnen Bauelementchips unterteilt werden, ohne die zweite Fläche des SiC-Substrats, d. h. die Rückseite des Wafers, durch Verwendung von Schleifelementen zu schleifen. Als Ergebnis kann das Problem des unwirtschaftlichen Abriebs der Schleifelemente gelöst werden.
  • Für den Fall eines Abflachens der Rückseite des ersten Wafers, der durch den oben erwähnten Wafer-Trennschritt erhalten wurde, ist es nur notwendig, die Rückseite des ersten Wafers um einen Betrag von in etwa 1 μm bis 5 μm leicht zu schleifen, sodass die Abnutzungsmenge der Schleifelemente auf in etwa 4 μm bis 25 μm beschränkt werden kann. Zudem kann der von dem ersten Wafer getrennte zweite Wafer als SiC-Substrat wiederverwendet werden, wodurch eine hervorragende Wirtschaftlichkeit erreicht wird.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Weise ihrer Umsetzung wird durch ein Studium der folgenden Beschreibung und beigefügten Ansprüche mit Bezugnahme auf die angehängten Zeichnungen, die ein bevorzugte Ausführungsform der Erfindung zeigen, deutlicher und die Erfindung selbst wird hierdurch am besten verstanden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine perspektivische Ansicht einer Laserbearbeitungsvorrichtung, die für eine Verwendung beim Ausführen des Wafer-Bearbeitungsverfahrens der vorliegenden Erfindung geeignet ist;
  • 2 ist ein Blockdiagramm einer Laserstrahlerzeugungseinheit;
  • 3A ist eine perspektivische Ansicht eines SiC-Ingots;
  • 3B ist eine Draufsicht des in 3A gezeigten SiC-Ingots;
  • 4 ist eine perspektivische Ansicht eines SiC-Wafers in dem Zustand vor dem Ausbilden einer Vielzahl von Bauelementen an der Vorderseite des SiC-Wafers;
  • 5 ist eine perspektivische Ansicht zum Veranschaulichen eines Trennstartpunktausbildungsschritts;
  • 6 ist eine Draufsicht des in 4 gezeigten SiC-Wafers, gesehen von dessen Rückseite;
  • 7 ist eine schematische Schnittansicht zum Veranschaulichen eines Ausbildungsschritts für eine modifizierte Schicht;
  • 8 ist eine schematische Draufsicht zum Veranschaulichen des Ausbildungsschritts für eine modifizierte Schicht;
  • 9 ist eine perspektivische Ansicht des SiC-Wafers, gesehen von dessen Vorderseite in dem durch Ausführen des Bauelementausbildungsschritts erreichten Zustand;
  • 10 ist eine perspektivische Ansicht, die eine erste bevorzugte Ausführungsform eines Ausbildungsschritts für einen Unterteilungsstartpunkt zeigt, der das Wafer-Herstellungsverfahren der vorliegenden Erfindung ausbildet;
  • 11 ist eine perspektivische Ansicht, die eine zweite bevorzugte Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt zeigt;
  • 12 ist eine perspektivische Ansicht, die einen Schritt mit einem Anbringen eines Schutzbands an der Vorderseite des SiC-Wafers nach einem Ausführen des Ausbildungsschritts für einen Unterteilungsstartpunkt zeigt;
  • 13A ist eine perspektivische Ansicht, die einen Schritt mit einem Platzieren des SiC-Wafers an einem Spanntisch über das Schutzband zeigt;
  • 13B ist eine perspektivische Ansicht, die einen Zustand zeigt, in dem der in 13A gezeigte SiC-Wafer an dem Spanntisch unter Saugkraft gehalten wird;
  • Die 14A und 14B sind perspektivische Ansichten zum Veranschaulichen eines Wafer-Trennschritts;
  • 15 ist eine perspektivische Ansicht, die einen Zustand zeigt, in dem der SiC-Wafer durch Ausführen des Wafer-Trennschritts in einen ersten und einen zweiten Wafer getrennt worden ist;
  • 16 ist eine perspektivische Ansicht, die einen Schleifschritt mit einem Schleifen der Rückseite des ersten Wafers zeigt, um dadurch dessen Rückseite abzuflachen; und
  • 17 ist eine von der Rückseite des ersten Wafers gesehene perspektivische Ansicht des ersten Wafers, der durch den Schleifschritt abgeflacht ist, wobei der erste Wafer bei dem Unterteilungsstartpunkt in einzelne Bauelementchips unterteilt worden ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Es wird nun eine bevorzugte Ausführungsform der vorliegenden Erfindung im Detail unter Bezugnahme auf die Zeichnungen beschrieben. Bezug nehmend auf 1 wird eine perspektivische Ansicht einer Laserbearbeitungsvorrichtung 2 gezeigt, die für eine Verwendung beim Ausführen des Wafer-Herstellungsverfahrens der vorliegenden Erfindung geeignet ist. Die Laserbearbeitungsvorrichtung 2 schließt eine stationäre Basis 4 und einen ersten Verschiebeblock 6 ein, der so an der stationären Basis 4 montiert ist, dass er in der X-Richtung bewegbar ist. Der erste Verschiebeblock 6 wird durch einen Zuführmechanismus 12, der durch einen Kugelgewindetrieb 8 und einen Schrittmotor 10 ausgebildet wird, entlang eines Paars Führungsschienen 14 in einer Zuführrichtung oder in der X-Richtung bewegt.
  • Ein zweiter Verschiebeblock 16 ist so an dem ersten Verschiebeblock 6 montiert, dass er in der Y-Richtung bewegbar ist. Der zweite Verschiebeblock 16 wird in einer Einteilungsrichtung oder in der Y-Richtung entlang eines Paars Führungsschienen 24 durch einen Einteilungsmechanismus 22 bewegt, der durch einen Kugelgewindetrieb 18 und einen Schrittmotor 20 ausgebildet wird. Ein Spanntisch 26 mit einem Saughalteabschnitt 26a ist an dem zweiten Verschiebeblock 16 montiert. Der Spanntisch 26 ist durch den Zuführmechanismus 12 und den Einteilungsmechanismus 22 in der X-Richtung und der Y-Richtung bewegbar und ist zudem durch einen in dem zweiten Verschiebeblock 16 aufgenommenen Motor drehbar.
  • An der stationären Basis 4 ist eine Säule 28 so bereitgestellt, dass sie von dieser nach oben hervorsteht. Ein Laserstrahlaufbringmechanismus (Laserstrahlaufbringmittel) 30 ist an der Säule 28 montiert. Der Laserstrahlaufbringmechanismus 30 wird durch ein Gehäuse 32, eine Laserstrahlerzeugungseinheit 34 (siehe 2), die in dem Gehäuse 32 aufgenommen ist, und ein Fokussiermittel (Laserkopf) 36 ausgebildet, das an dem vorderen Ende des Gehäuses 32 montiert ist. Eine Abbildungseinheit 38 mit einem Mikroskop und einer Kamera ist zudem an dem vorderen Ende des Gehäuses 32 montiert, sodass sie mit dem Fokussiermittel 36 in der X-Richtung ausgerichtet ist.
  • Wie in 2 gezeigt schließt die Laserstrahlerzeugungseinheit 34 einen Laseroszillator 40, wie zum Beispiel einen YAG-Laser und einen YVO4-Laser, zum Erzeugen eines gepulsten Laserstrahls, ein Wiederholfrequenzeinstellmittel 42 zum Einstellen der Wiederholfrequenz des durch den Laseroszillator 40 zu erzeugenden gepulsten Laserstrahls, ein Pulsbreiteneinstellmittel 44 zum Einstellen der Pulsbreite des durch den Laseroszillator 40 zu erzeugenden gepulsten Laserstrahls und ein Leistungseinstellmittel 46 zum Einstellen der Leistung des durch den Laseroszillator 40 erzeugten gepulsten Laserstrahls ein. Obwohl nicht besonders gezeigt, weist der Laseroszillator 40 ein Brewsterfenster auf, sodass der von dem Laseroszillator 40 erzeugte Laserstrahl ein Laserstrahl mit linear polarisiertem Licht ist.
  • Nachdem die Leistung des gepulsten Laserstrahls durch das Leistungseinstellmittel 46 der Laserstrahlerzeugungseinheit 34 auf eine vorbestimmte Leistung eingestellt worden ist, wird der gepulste Laserstrahl durch einen zu dem Fokussiermittel 36 gehörenden Spiegel 48 reflektiert und als Nächstes durch eine Fokussierlinse 50 fokussiert, die zu dem Fokussiermittel 36 gehört. Die Fokussierlinse 50 ist so positioniert, dass der gepulste Laserstrahl auf das Innere eines SiC-Wafers 31, der hiernach beschrieben wird, als ein Werkstück fokussiert wird, das an dem Saughalteabschnitt 26a des Spanntischs 26 gehalten wird.
  • Bezug nehmend auf 3A wird eine perspektivische Ansicht eines SiC-Ingots 11 gezeigt, auf den hiernach einfach als Ingot Bezug genommen wird. 3B ist eine Draufsicht des in 3A gezeigten SiC-Ingots 11. Der Ingot 11 weist eine erste Fläche (obere Fläche) 11a und eine zweite Fläche (untere Fläche) 11b auf, die der ersten Fläche 11a gegenüberliegt. Die erste Fläche 11a des Ingots 11 wird zuvor hochglanzpoliert, da der Laserstrahl auf die erste Fläche 11a aufgebracht wird.
  • Der Ingot 11 weist eine erste Ausrichtungsebene 13 und eine zweite Ausrichtungsebene 15 auf, die senkrecht zu der ersten Ausrichtungsebene 13 ist. Die Länge der ersten Ausrichtungsebene 13 ist länger eingestellt als die Länge der zweiten Ausrichtungsebene 15. Der Ingot 11 weist eine c-Achse 19 auf, die in Bezug auf eine senkrechte 17 zu der oberen Fläche 11a um einen Abweichungswinkel α in Richtung der zweiten Ausrichtungsebene 15 geneigt ist, und weist zudem eine zu der c-Achse 19 senkrechte c-Ebene 21 auf. Die c-Ebene 21 ist in Bezug auf die obere Fläche 11a um den Abweichungswinkel α geneigt. Im Allgemeinen ist bei einem hexagonalen Einkristall-Ingot einschließlich des SiC-Ingots 11 die Richtung, die senkrecht zu der Erstreckungsrichtung der kürzeren zweiten Ausrichtungsebene 15 ist, die Neigungsrichtung der c-Achse 19. Auf der Molekularebene des Ingots 11 ist die c-Ebene 21 im Inneren des Ingots unzählbar eingestellt. Bei dieser bevorzugten Ausführungsform ist der Abweichungswinkel α auf 4° eingestellt. Jedoch ist der Abweichungswinkel α bei der vorliegenden Erfindung nicht auf 4° beschränkt. Beispielsweise kann der Abweichungswinkel α frei in einem Bereich von 1° bis 6° beim Herstellen des Ingots 11 gewählt werden.
  • Wiederum Bezug nehmend auf 1 ist eine Säule 52 an der linken Seite der stationären Basis 4 befestigt. Die Säule 52 ist mit einer in vertikaler Richtung länglichen Öffnung 53 ausgebildet und ein Pressmechanismus 54 ist in vertikaler Richtung beweglich an der Säule 52 montiert, sodass er von der Öffnung 53 hervorsteht.
  • Bezug nehmend auf 4 wird eine perspektivische Ansicht des SiC-Wafers 31 (SiC-Substrat) mit einer Vorderseite 31a (erste Fläche) und einer Rückseite 31b (zweite Fläche) gezeigt. Der SiC-Wafer 31 wird durch Schneiden des SiC-Ingots 11, der in den 3A und 3B gezeigt wird, mit einer Drahtsäge erhalten. Zumindest die Vorderseite 31a des SiC-Wafers 31 wird zuvor auf Hochglanz poliert. Der gesamte SiC-Wafer 31 wird aus einem SiC-Substrat ausgebildet. Der SiC-Wafer weist zum Beispiel eine Dicke von 700 μm auf. Der SiC-Wafer 31 weist eine erste Ausrichtungsebene 37 und eine zweite Ausrichtungsebene 39 auf, die senkrecht zu der ersten Ausrichtungsebene 37 ist. Die Länge der ersten Ausrichtungsebene 37 ist länger eingestellt als die Länge der zweiten Ausrichtungsebene 39.
  • Da der SiC-Wafer 31 durch Schneiden des in den 3A und 3B gezeigten SiC-Ingots 11 mit einer Drahtsäge erhalten wird, entspricht die erste Ausrichtungsebene 37 der ersten Ausrichtungsebene 13 des Ingots 11, und die zweite Ausrichtungsebene 39 entspricht der zweiten Ausrichtungsebene 15 des Ingots 11.
  • Der Wafer 31 weist die c-Achse 19 auf, die in Bezug auf die Senkrechte 17 zu der Vorderseite 31a um einen Abweichungswinkel α in Richtung der zweiten Ausrichtungsebene 39 geneigt ist, und weist zudem die zu der c-Achse 19 senkrechte c-Ebene 21 auf (siehe 3A und 3B). Die c-Ebene 21 ist in Bezug auf die Vorderseite 31a um den Abweichungswinkel α geneigt. Bei dem SiC-Wafer 31 ist die Richtung senkrecht zu der Erstreckungsrichtung der kürzeren zweiten Ausrichtungsebene 39 die Neigungsrichtung der c-Achse 19.
  • Beim Ausführen des Wafer-Bearbeitungsverfahrens in Übereinstimmung mit der vorliegenden Erfindung wird, wie in 5 gezeigt, ein Trennstartpunktausbildungsschritt auf so eine Weise ausgeführt, dass der Brennpunkt des Laserstrahls, der eine Transmissionswellenlänge (zum Beispiel 1064 nm) für den an dem Spanntisch 26 gehaltenen Wafer 31 (SiC-Substrat) aufweist, von der Rückseite 31b (zweite Fläche) aus auf das Innere des Wafers 31 nahe der Vorderseite 31a (erste Fläche) eingestellt wird und der Laserstrahl bei einem relativen Bewegen des Brennpunkts und des Wafers 31 auf die Rückseite 31b aufgebracht wird, um dadurch eine modifizierte Schicht 43 parallel zu der Vorderseite 31a und Risse 45 auszubilden, die sich von der modifizierten Schicht 43 entlang der c-Ebene 21 ausbreiten, um so einen Trennstartpunkt auszubilden (siehe 7).
  • Wie oben beschrieben ist die Vorderseite 31a des SiC-Wafers 31 eine auf Hochglanz polierte oder Spiegelfläche, auf der später eine Vielzahl von Bauelementen ausgebildet werden. Als Abwandlung kann dementsprechend der Trennstartpunktausbildungsschritt auf die folgende Weise ausgeführt werden. Der Wafer 31 wird in dem Zustand unter Saugkraft an dem Spanntisch 26 gehalten, in dem die Rückseite 31b mit der oberen Fläche des Spanntischs 26 in Kontakt ist, d. h. die Vorderseite 31a ist nach oben exponiert. In diesem Zustand wird der Brennpunkt des Laserstrahls auf nahe der Vorderseite 31a eingestellt und der Laserstrahl wird dann bei einem relativen Bewegen des Brennpunkts und des Wafers 31 auf die Vorderseite 31a aufgebracht, wodurch der Trennstartpunkt ausgebildet wird, der aus der modifizierten Schicht 43 und den Rissen 45 zusammengesetzt ist.
  • Bei dem Ausbildungsschritts für einen Unterteilungsstartpunkt wird der den Wafer 31 haltende Spanntisch 26 so gedreht, dass die zweite Ausrichtungsebene 39 des Wafers 31, wie in den 5 und 6 gezeigt, parallel zu der X-Richtung wird. Mit anderen Worten und wie in 6 gezeigt, wird die Ausbildungsrichtung des Abweichungswinkels α durch einen Pfeil Y1 gezeigt. D. h., dass die Richtung des Pfeils Y1 in Bezug auf die Senkrechte 17 zu der Rückseite 31b die Richtung ist, wo die Überschneidung 19a zwischen der c-Achse 19 und der Rückseite 31b des Wafers 31 vorliegt. Ferner wird die Richtung senkrecht zu der Richtung des Pfeils Y1 durch einen Pfeil A gezeigt. Dann wird der den Wafer 31 haltende Spanntisch 26 so gedreht, dass die Richtung des Pfeils A parallel zu der X-Richtung wird, d. h., dass die Richtung des Pfeils A parallel zu der zweiten Ausrichtungsebene 39 mit der X-Richtung zusammenfällt.
  • Dementsprechend wird der Laserstrahl in der Richtung des Pfeils A senkrecht zu der Richtung des Pfeils Y1 oder senkrecht zu der Ausbildungsrichtung des Abweichungswinkels α gescannt. Mit anderen Worten wird die Richtung des Pfeils A senkrecht zu der Richtung des Pfeils Y1, wo der Abweichungswinkel α ausgebildet wird, als Zuführrichtung des Spanntischs 26 definiert.
  • Bei dem Wafer-Bearbeitungsverfahren der vorliegenden Erfindung ist es wichtig, dass die Scanrichtung des von dem Fokussiermittel 36 aufzubringenden Laserstrahls auf die Richtung des Pfeils A eingestellt wird, die senkrecht zu der Richtung des Pfeils Y1 ist, wo der Abweichungswinkel α des Wafers 31 ausgebildet ist. D. h., dass festgestellt wurde, dass bei dem Wafer-Bearbeitungsverfahren der vorliegenden Erfindung durch das oben erwähnte Einstellen der Scanrichtung des Laserstrahls auf die Richtung des Pfeils A sich Risse, die sich von einer modifizierten Schicht ausbreiten, welche durch den Laserstrahl im Inneren des Wafers 31 ausgebildet werden, sehr weit entlang der c-Ebene 21 erstrecken.
  • Der Trennstartpunktausbildungsschritt schließt einen Ausbildungsschritt für eine modifizierte Schicht mit einem relativen Bewegen des Brennpunkts des Laserstrahls in der Richtung des Pfeils A ein, die senkrecht zu der Richtung des Pfeils Y1 ist, wo die c-Achse 19 in Bezug auf die Senkrechte 17 zu der Rückseite 31b um den Abweichungswinkel α geneigt ist und, wie in 6 gezeigt, der Abweichungswinkel α zwischen der c-Ebene 21 und der Rückseite 31b ausgebildet ist, wodurch die modifizierte Schicht 43 im Inneren des Wafers 31 ausgebildet wird und zudem die Risse 45 ausgebildet werden, die sich, wie in den 7 und 8 gezeigt, von der modifizierten Schicht 43 entlang der c-Ebene 21 ausbreiten. Der Trennstartpunktausbildungsschritt schließt ferner einen Einteilungsschritt mit einem relativen Bewegen des Brennpunkts in der Ausbildungsrichtung des Abweichungswinkels α ein, d. h. in der Y-Richtung, um dadurch den Brennpunkt, wie in 8 gezeigt, um einen vorbestimmten Betrag weiter zu bewegen.
  • Wie in den 7 und 8 gezeigt, wird die modifizierte Schicht 43 so linear ausgebildet, dass sie sich in der X-Richtung erstreckt und sich die Risse 45 von der modifizierten Schicht 43 in entgegengesetzten Richtungen entlang der c-Ebene 21 ausbreiten. Bei dem Wafer-Bearbeitungsverfahren in Übereinstimmung mit dieser bevorzugten Ausführungsform schließt der Trennstartpunktausbildungsschritt ferner einen Einteilungbetrageinstellungsschritt mit einem Messen der Breite der Risse 45 ein, die auf einer Seite der modifizierten Schicht 43 entlang der c-Ebene 21 ausgebildet sind, und dann einem Einstellen des Einteilungsbetrags des Brennpunkts in Übereinstimmung mit der oben gemessenen Breite. Genauer gesagt wird der Einteilungsbetrag W2 des Brennpunkts, wie in 7 gezeigt, in einem Bereich von W1 bis 2W1 eingestellt, wenn W1 die Breite der Risse 45 kennzeichnet, die auf einer Seite der modifizierten Schicht 43 ausgebildet sind, sodass sie sich von der modifizierten Schicht 43 entlang der c-Ebene 21 ausbreiten.
  • Zum Beispiel wird der Trennstartpunktausbildungsschritt unter den folgenden Laserbearbeitungsbedingungen ausgeführt. Lichtquelle: gepulster Nd:YAG-Laser Wellenlänge: 1064 nm Wiederholfrequenz: 80 kHz Durchschnittliche Leistung: 3,2 W Pulsbreite: 4 ns Punktdurchmesser: 10 μm Arbeit Zuführgeschwindigkeit: 500 mm/s Einteilungsbetrag: 400 μm
  • Bei den oben erwähnten Laserbearbeitungsbedingungen wird die Breite W1 der Risse 45, die sich, wie in 7 zu sehen, von der modifizierten Schicht 43 entlang der c-Ebene 21 erstrecken, auf in etwa 250 μm eingestellt und der Einzahlungsbetrag W2 wird auf 400 μm eingestellt. Jedoch ist die durchschnittliche Leistung des Laserstrahls nicht auf 3,2 W beschränkt. Wenn die durchschnittliche Leistung des Laserstrahls auf 2 W bis 4,5 W eingestellt worden ist, wurden bei der bevorzugten Ausführungsform gute Ergebnisse erzielt. Für den Fall, dass die durchschnittliche Leistung auf 2 W eingestellt worden ist, betrug die Breite W1 der Risse 45 in etwa 100 μm. Für den Fall, dass die durchschnittliche Leistung auf 4,5 W eingestellt worden ist, betrug die Breite W1 der Risse 45 in etwa 350 μm.
  • Für den Fall, dass die durchschnittliche Leistung weniger als 2 W oder mehr als 4,5 W beträgt, kann die modifizierte Schicht 43 nicht auf gute Weise im Inneren des Wafers 31 ausgebildet werden. Dementsprechend wird die durchschnittliche Leistung des aufzubringenden Laserstrahls vorzugsweise in einem Bereich von 2 W bis 4,5 W eingestellt. Wie in 7 gezeigt, wurde die Tiefe D1 des Brennpunkts beim Ausbilden der modifizierten Schicht 43 von der Rückseite 31b aus auf in etwa 650 μm eingestellt, da die fertiggestellte Dicke von jedem Bauelementchip auf in etwa 50 μm eingestellt war.
  • Auf diese Weise wird der Brennpunkt des Laserstrahls nacheinander weiterbewegt, um in der Tiefe D1 von der Rückseite 31b des Wafers 31 in dessen gesamtem Bereich aus eine Vielzahl von modifizierten Schichten 43 auszubilden und zudem die Risse 45 auszubilden, die sich, wie in 7 gezeigt, von jeder modifizierten Schicht 43 entlang der c-Ebene 21 erstrecken. Danach wird ein Bauelementausbildungsschritt ausgeführt, um an der Vorderseite 31a des Wafers 31 eine Vielzahl von Bauelementen auszubilden. Dieser Bauelementausbildungsschritt wird durch Verwendung von Fotolithografie ausgeführt, die aus dem Stand der Technik bekannt ist. Bezug nehmend auf 9 wird eine perspektivische Ansicht des SiC-Wafers 31 von dessen Vorderseite aus in dem Zustand gezeigt, der durch Ausführen des Bauelementausbildungsschritts erreicht wird.
  • Genauer gesagt und wie in 9 gezeigt, werden eine Vielzahl von Bauelementen 35, wie zum Beispiel Leistungsbauelemente, an der Vorderseite 31a des SiC-Wafers 31 durch Fotolithografie ausgebildet. Eine Vielzahl sich schneidender Trennlinien 33 sind an der Vorderseite 31a des SiC-Wafers 31 ausgebildet, um dadurch eine Vielzahl getrennter Bereiche zu definieren, wo jeweils die Vielzahl von Bauelementen 35 ausgebildet sind. Nach dem Ausführen des Bauelementausbildungsschritts wird ein Ausbildungsschritt für einen Unterteilungsstartpunkt auf so eine Weise ausgeführt, dass ein Unterteilungsstartpunkt mit einer zu der fertiggestellten Dicke jedes Bauelementchips entsprechenden Tiefe entlang jeder Trennlinie 33 ausgebildet wird, die an der Vorderseite (erste Fläche) 31a ausgebildet ist.
  • Bezug nehmend auf 10 wird eine erste bevorzugte Ausführungsform dieses Ausbildungsschritts für einen Unterteilungsstartpunkt gezeigt. Die erste in 10 gezeigte bevorzugte Ausführungsform wird durch Verwendung einer Schneidvorrichtung einschließlich eines Spanntischs 60 zum Halten des Wafers 31 und einer Schneideinheit 62 zum Schneiden des Wafers 31, der an dem Spanntisch 60 gehalten wird, ausgeführt. Die Schneideinheit 62 weist eine Schneidklinge 64 auf, die eingerichtet ist, in der durch einen Pfeil A in 10 gezeigten Richtung drehbar zu sein. Der Wafer 31 wird in dem Zustand an dem Spanntisch 60 gehalten, in dem die Vorderseite 31a nach oben gerichtet ist. Die Schneidklinge 64 der Schneideinheit 62 wird mit einer hohen Geschwindigkeit in Richtung des Pfeils A gedreht und dann abgesenkt, um mit einer vorbestimmten Tiefe, die der fertiggestellten Dicke jedes Bauelementchips entspricht, in einem Bereich in den Wafer 31 zu schneiden, der einer vorbestimmten der Trennlinien 33 entspricht, die sich in einer ersten Richtung erstrecken. Danach wird der Spanntisch 60 in der X-Richtung zugeführt, um dadurch eine Nut 41 als Unterteilungsstartpunkt an der Vorderseite 31a entlang dieser vorbestimmten Trennlinie 33 auszubilden.
  • Danach wird die Schneideinheit 62 in der Y-Richtung weiter bewegt, um auf ähnliche Weise eine Vielzahl von Nuten 41 entlang sämtlicher anderer Trennlinien 33 auszubilden, die sich in der ersten Richtung erstrecken. Danach wird der Spanntisch 60 um 90° gedreht, um auf ähnliche Weise eine Vielzahl von Nuten 41 entlang sämtlicher Trennlinien 33 auszubilden, die sich in einer zu der ersten Richtung senkrechten zweiten Richtung erstrecken.
  • Zum Beispiel wird die erste bevorzugte Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt unter den folgenden Bearbeitungsbedingungen ausgeführt. Dicke der Schneidklinge 64: 30 μm Durchmesser der Schneidklinge 64: 50 mm Drehgeschwindigkeit der Schneidklinge 64: 20.000 UpM Zuführgeschwindigkeit: 10 mm/s
  • Bezug nehmend auf 11 wird eine perspektivische Ansicht zum Veranschaulichen einer zweiten bevorzugten Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt in Übereinstimmung mit der vorliegenden Erfindung gezeigt. Die zweite bevorzugte Ausführungsform, die in 11 gezeigt wird, wird durch Verwendung der in 1 gezeigten Laserbearbeitungsvorrichtung 2 ausgeführt. Der SiC-Wafer 31 wird in dem Zustand an dem Spanntisch 26 gehalten, in dem die Vorderseite 31a nach oben gerichtet ist. Ein Laserstrahl, der eine Absorptionswellenlänge (zum Beispiel 355 nm) für den SiC-Wafer 31 aufweist, wird beim Zuführen des Spanntischs 26 in der X-Richtung von dem Fokussiermittel 36 auf die Vorderseite 31a entlang einer vorbestimmten der Trennlinien 33 aufgebracht, die sich in einer ersten Richtung erstrecken, wodurch eine Ablation ausgeführt wird, um an der Vorderseite 31a entlang dieser vorbestimmten Trennlinie 33 eine Nut 41 als Unterteilungsstartpunkt auszubilden.
  • Danach wird der Spanntisch 26 in der Y-Richtung weiterbewegt, um auf ähnliche Weise eine Vielzahl von Nuten 41 entlang sämtlicher der anderen Trennlinien 33 auszubilden, die sich in der ersten Richtung erstrecken. Danach wird der Spanntisch 26 um 90° gedreht, um auf ähnliche Weise eine Vielzahl von Nuten 41 entlang sämtlicher Trennlinien 33 auszubilden, die sich in einer zu der ersten Richtung senkrechten zweiten Richtung erstrecken.
  • Zum Beispiel wird die zweite bevorzugte Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt unter den folgenden Bearbeitungsbedingungen ausgeführt. Lichtquelle: gepulster Nd:YAG-Laser Wellenlänge des Laserstrahls: 355 nm Wiederholfrequenz: 50 kHz Punktdurchmesser: 10 μm durchschnittliche Leistung: 2 W Arbeitszuführgeschwindigkeit: 100 mm/s
  • Obwohl nicht gezeigt, kann eine dritte bevorzugte Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt durch Verwendung der in 1 gezeigten Laserbearbeitungsvorrichtung 2 ausgeführt werden. Bei der dritten bevorzugten Ausführungsform wird ein Laserstrahl, der eine Transmissionswellenlänge (zum Beispiel 1064 nm) für den SiC-Wafer 31 aufweist, beim Zuführen des Spanntischs 26 in der X-Richtung von dem Fokussiermittel 36 auf die Vorderseite 31a oder die Rückseite 31b des SiC-Wafers 31 entlang einer vorbestimmten der Trennlinien 33 aufgebracht, die sich in einer ersten Richtung erstreckt, wodurch eine modifizierte Schicht als Unterteilungsstartpunkt nahe der Vorderseite 31a (in einer Tiefe von in etwa 50 μm von der Vorderseite 31a aus) entlang dieser vorbestimmten Trennlinie 33 ausgebildet wird.
  • Danach wird der Spanntisch 26 in der Y-Richtung weiterbewegt, um auf ähnliche Weise eine Vielzahl modifizierter Schichten entlang sämtlicher anderer Trennlinien 33 auszubilden, die sich in der ersten Richtung erstrecken. Danach wird der Spanntisch 26 um 90° gedreht, um auf ähnliche Weise eine Vielzahl modifizierter Schichten entlang sämtlicher Trennlinien 33 auszubilden, die sich in einer zu der ersten Richtung senkrechten zweiten Richtung erstrecken.
  • Zum Beispiel wird die dritte bevorzugte Ausführungsform des Ausbildungsschritts für einen Unterteilungsstartpunkt unter den folgenden Bearbeitungsbedingungen ausgeführt. Lichtquelle: gepulster Nd:YAG-Laser Wellenlänge des Laserstrahls: 1064 nm Wiederholfrequenz: 50 kHz Punktdurchmesser: 10 μm Durchschnittliche Leistung: 1 W Arbeitszuführgeschwindigkeit: 300 mm/s
  • Nach dem Ausführen des Ausbildungsschritts für einen Unterteilungsstartpunkt wird ein wie in 12 gezeigter Schutzbandanbringschritt (Schutzbandbereitstellungsschritt) auf so eine Weise ausgeführt, dass ein Schutzband 47 (Schutzelement) an der Vorderseite 31a des Wafers 31 angebracht wird, in dem die Nuten 41 als Unterteilungsstartpunkt an der Vorderseite 31a entlang der Trennlinien 33 ausgebildet worden sind. Nach dem Anbringen des Schutzbands 47 an der Vorderseite 31a des Wafers 31 wird der Wafer 31 mit dem Schutzband 47 in dem Zustand an dem Spanntisch 26 platziert, in dem das Schutzband 47 mit der oberen Fläche des Spanntischs 26, wie in 13A gezeigt, in Kontakt kommt. Dann wird auf den Saughalteabschnitt 26a des Spanntischs 26 ein Unterdruck aufgebracht, um den Wafer 31, wie in 13B gezeigt, unter Saukraft über das Schutzband 47 an dem Spanntisch 26 zu halten. In diesem Zustand ist die Rückseite 31b des Wafers 31, der an dem Spanntisch 26 gehalten wird, nach oben exponiert.
  • Nach dem Halten des Wafers 31 über das Schutzband 47 an dem Spanntisch 26 unter Saugkraft wird ein Wafer-Trennschritt auf so eine Weise ausgeführt, dass eine äußere Kraft auf den Wafer 31 aufgebracht wird, um dadurch den Wafer 31 bei dem Trennstartpunkt, der durch die modifizierten Schichten 43 und die Risse 45 ausgebildet wird, in zwei Wafer zu trennen, um so die Dicke des Wafers 31 auf eine fertiggestellte Dicke von in etwa 50 μm zu reduzieren. Dieser Wafer-Trennschritt wird durch Verwendung des in 14A gezeigten Pressmechanismus 54 ausgeführt. Der Aufbau des Pressmechanismus 54 wird in den 14A und 14B gezeigt. Der Pressmechanismus 54 schließt einen Kopf 56, der in vertikaler Richtung durch einen nicht gezeigten Bewegungsmechanismus bewegbar ist, der in der in 1 gezeigten Säule 52 eingebaut ist, und ein Presselement 58 ein, dass in Bezug auf den Kopf 56 in der Richtung, die durch einen in 14B gezeigten Pfeil R gezeigt wird, drehbar ist.
  • Wie in 14A gezeigt, wird der Pressmechanismus 54 relativ über dem Wafer 31 positioniert, der an dem Spanntisch 26 gehalten wird. Danach wird der Kopf 56, wie in 14B gezeigt, abgesenkt, bis das Presselement 58 mit der Rückseite 31b des Wafers 31 in Druckkontakt kommt.
  • In dem Zustand, in dem das Presselement 58 mit der Rückseite 31b des Wafers 31 in Druckkontakt ist, wird das Presselement 58 in der Richtung des Pfeils R gedreht, um dadurch eine Torsionsspannung in dem Wafer 31 zu erzeugen. Als Ergebnis wird der Wafer 31 bei dem Trennstartpunkt gebrochen, wo die modifizierten Schichten 43 und die Risse 45 ausgebildet sind. Dementsprechend kann der Wafer 31, wie in 15 gezeigt, in einen ersten Wafer 31A, der an dem Spanntisch 26 gehalten wird, und einen zweiten Wafer 31B getrennt werden, wobei der erste Wafer 31A die Vorderseite 31a (erste Fläche) und der zweite Wafer 31B die Rückseite 31b (zweite Fläche) aufweist.
  • Wie in 15 gezeigt, weist der an dem Spanntisch 26 gehaltene Wafer 31A eine Trennfläche 49 als Rückseite auf. Die Trennfläche 49 ist eine leicht raue Fläche, wo die modifizierten Schichten 43 und Risse 45 teilweise zurückbleiben. D. h., dass mikroskopische Unebenheiten, wie in den 15 und 16 gezeigt, an der Trennfläche 49 ausgebildet sind. Dementsprechend wird bevorzugt, einen Schleifschritt mit einem Schleifen der Trennfläche 49 als Rückseite des Wafers 31A auszuführen, um dadurch die Trennfläche 49 abzuflachen.
  • Beim Ausführen dieses Schleifschritts wird der Wafer 31A in dem Zustand unter Saugkraft über das Schutzband 47 an einem Spanntisch 68 gehalten, der zu einer nicht gezeigten Schleifvorrichtung gehört, in dem die Trennfläche 49, wie in 16 gezeigt, nach oben exponiert ist. In 16 kennzeichnet das Bezugszeichen 70 eine Schleifeinheit, die zu der Schleifvorrichtung gehört. Die Schleifeinheit 70 schließt eine Spindel 72, die eingerichtet ist, durch einen nicht gezeigten Motor drehend angetrieben zu werden, eine Radhalterung 74, die an dem unteren Ende der Spindel 72 befestigt ist, und ein Schleifrad 76 ein, das durch eine Vielzahl von Schrauben 78 abnehmbar an der unteren Fläche der Radhalterung 74 montiert ist. Das Schleifrad 76 wird durch eine ringförmige Radbasis 80 und eine Vielzahl von Schleifelementen 82 ausgebildet, die so an der unteren Fläche der Radbasis 80 befestigt sind, dass sie entlang deren äußeren Umfang angeordnet sind.
  • Bei dem Schleifschritt wird der Spanntisch 68 beispielsweise mit 300 Umdrehungen/min in der Richtung gedreht, die in 16 durch einen Pfeil a gezeigt wird. Zur gleichen Zeit wird das Schleifrad 76 beispielsweise mit 6000 Umdrehungen/min in der Richtung gedreht, die durch einen Pfeil b in 16 gezeigt wird. Ferner wird ein nicht gezeigter Schleifeinheitszuführmechanismus angetrieben, um die Schleifeinheit 70 abzusenken, bis die Schleifelemente 82 des Schleifrads 76 mit der Trennfläche 49 des an dem Spanntisch 68 gehaltenen Wafers 31A in Kontakt kommen. Dann wird das Schleifrad 76 mit einem vorbestimmten Betrag unter einer vorbestimmten Zuführgeschwindigkeit (zum Beispiel 0,1 μm/s) nach unten zugeführt, wodurch die Trennfläche 49 des Wafers 31A geschliffen wird, um die Trennfläche 49 abzuflachen. Als Ergebnis können die modifizierten Schichten 43 und die Risse 45, die auf der Trennfläche 49 des Wafers 31A zurückgelassen worden sind, entfernt werden, um eine wie in 16 gezeigte flache Fläche zu erreichen. Ferner sind die Nuten 41 zu der flachen Fläche (Rückseite) des Wafers 31A exponiert, wodurch der Wafer 31A in einzelne Bauelementchips unterteilt wird.
  • Für den Fall eines Ausbildens der modifizierten Schichten als Unterteilungsstartpunkt bei der dritten bevorzugten Ausführungsform des wie oben beschriebenen Ausbildungsschritts für einen Unterteilungsstartpunkt werden die modifizierten Schichten durch eine von dem Schleifrad 76 auf den Wafer 31A aufgebrachte Presskraft gebrochen, wodurch der Wafer 31A in einzelne Bauelementchips unterteilt wird. Für den Fall eines Abflachens der Rückseite des Wafers 31A, der durch den oben erwähnten Wafer-Trennschritt erhalten worden ist, ist es lediglich notwendig, die Rückseite des Wafers 31A um einen Betrag von in etwa 1 μm bis 5 μm leicht zu schleifen, sodass die Abnutzungsmenge der Schleifelemente 82 auf in etwa 4 μm bis 25 μm beschränkt werden kann. Ferner kann der Wafer 31B, der in 15 von dem Wafer 31A getrennt wird, als SiC-Substrat wiederverwendet werden, wodurch eine hervorragende Wirtschaftlichkeit erreicht wird.
  • Als eine weitere bevorzugte Ausführungsform des Trennstartpunktausbildungsschritts kann der Trennstartpunkt, der durch die modifizierten Schichten 43 und die Risse 45 ausgebildet wird, so ausgebildet werden, dass er an den Nuten 41 überlagert ist. In diesem Fall kann der an dem Spanntisch 26 gehaltene Wafer 31A durch Ausführen des in 15 gezeigten Wafer-Trennschritts in einzelne Bauelementchips aufgeteilt werden. Auch in diesem Fall wird die Rückseite des Wafers 31A, d. h. jeder Bauelementchip, vorzugsweise geschliffen, um die modifizierten Schichten 43 und die Risse 45 zu entfernen, die auf der Rückseite des Wafers 31A zurückgelassen worden sind, wodurch die Rückseite des Wafers 31A abgeflacht wird.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert und sämtliche Änderungen und Abwandlungen, die in den äquivalenten Schutzbereich der Ansprüche fallen, werden somit durch die Erfindung einbezogen.

Claims (4)

  1. Wafer-Bearbeitungsverfahren zum Aufteilen eines Wafers in einzelne Bauelementchips, wobei der Wafer aus einem SiC-Substrat ausgebildet ist, das eine erste Fläche, eine der ersten Fläche gegenüberliegende zweite Fläche, eine sich von der ersten Fläche zu der zweiten Fläche erstreckende c-Achse und eine zu der c-Achse senkrechte c-Ebene aufweist, wobei das Wafer-Bearbeitungsverfahren umfasst: einen Trennstartpunktausbildungsschritt mit einem Einstellen des Brennpunkts eines Laserstrahls, der eine Transmissionswellenlänge für das SiC-Substrat aufweist, auf eine von der ersten Fläche oder der zweiten Fläche aus vorbestimmte Tiefe im Inneren des SiC-Substrats, wobei die Tiefe der fertiggestellten Dicke von jedem Bauelementchip entspricht, und als Nächstes einem Aufbringen des Laserstrahls auf die erste Fläche oder die zweite Fläche bei einem relativen Bewegen des Brennpunkts und des SiC-Substrats, um dadurch eine modifizierte Schicht parallel zu der ersten Fläche und Risse auszubilden, die sich von der modifizierten Schicht entlang der c-Ebene erstrecken, um so einen Trennstartpunkt auszubilden; nach dem Ausführen des Trennstartpunktausbildungsschritts einen Bauelementausbildungsschritt mit einem Ausbilden einer Vielzahl von Bauelementen auf der ersten Fläche des SiC-Substrats in einer Vielzahl von getrennten Bereichen, die durch eine Vielzahl von sich überschneidenden Trennlinien definiert sind; nach dem Ausführen des Bauelementausbildungsschritts einen Ausbildungsschritt für einen Unterteilungsstartpunkt mit einem Ausbilden eines Unterteilungsstartpunkts, der eine Tiefe aufweist, die der fertiggestellten Dicke von jedem Bauelementchip entspricht, entlang jeder an der ersten Fläche ausgebildeten Trennlinie; einen Schutzelementbereitstellungsschritt mit einem Bereitstellen eines Schutzelements an der ersten Fläche des SiC-Substrats nach dem Ausführen des Ausbildungsschritts für einen Unterteilungsstartpunkt; und einen Wafer-Trennschritt mit einem Aufbringen einer äußeren Kraft auf den Wafer nach dem Ausführen des Schutzelementbereitstellungsschritts, wodurch der Wafer bei dem Trennstartpunkt in einen ersten Wafer mit der ersten Fläche des SiC-Substrats und einen zweiten Wafer mit der zweiten Fläche des SiC-Substrats getrennt wird; wobei der Trennstartpunktausbildungsschritt einschließt: einen Ausbildungsschritt für eine modifizierte Schicht mit einem relativen Bewegen des Brennpunkts des Laserstrahls in einer ersten Richtung, die senkrecht zu einer zweiten Richtung ist, wo die c-Achse in Bezug auf eine Senkrechte zu der zweiten Fläche um einen Abweichungswinkel geneigt ist und der Abweichungswinkel zwischen der zweiten Fläche und der c-Ebene ausgebildet ist, wodurch die sich in der ersten Richtung erstreckende modifizierte Schicht linear ausgebildet wird, und einen Einteilungsschritt mit einem relativen Bewegen des Brennpunkts in der zweiten Richtung, um dadurch den Brennpunkt um einen vorbestimmten Betrag weiterzubewegen.
  2. Wafer-Bearbeitungsverfahren nach Anspruch 1, bei dem der erste Wafer bei dem Wafer-Trennschritt durch Trennen des Wafers in den ersten Wafer und den zweiten Wafer in die einzelnen Bauelementchips aufgeteilt wird.
  3. Wafer-Bearbeitungsverfahren nach Anspruch 2, ferner mit einem Schleifschritt mit einem Schleifen der Rückseite von jedem Bauelementchip nach dem Ausführen des Wafer-Trennschritts, wodurch die Rückseite von jedem Bauelementchip abgeflacht wird.
  4. Wafer-Bearbeitungsverfahren nach Anspruch 1, ferner mit einem Schleifschritt mit einem Schleifen der Rückseite des ersten Wafers nach dem Ausführen des Wafer-Trennschritts, wodurch die Rückseite des ersten Wafers abgeflacht wird und der ersten Wafer in die einzelnen Bauelementchips unterteilt wird.
DE102016214986.5A 2015-08-18 2016-08-11 Wafer-herstellungsverfahren Pending DE102016214986A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015160849A JP6486240B2 (ja) 2015-08-18 2015-08-18 ウエーハの加工方法
JP2015-160849 2015-08-18

Publications (1)

Publication Number Publication Date
DE102016214986A1 true DE102016214986A1 (de) 2017-02-23

Family

ID=57961353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016214986.5A Pending DE102016214986A1 (de) 2015-08-18 2016-08-11 Wafer-herstellungsverfahren

Country Status (7)

Country Link
US (1) US9620415B2 (de)
JP (1) JP6486240B2 (de)
KR (1) KR20170021731A (de)
CN (1) CN106469680B (de)
DE (1) DE102016214986A1 (de)
SG (1) SG10201606385RA (de)
TW (1) TWI694511B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6506520B2 (ja) * 2014-09-16 2019-04-24 株式会社ディスコ SiCのスライス方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) * 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) * 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482389B2 (ja) * 2015-06-02 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6478821B2 (ja) * 2015-06-05 2019-03-06 株式会社ディスコ ウエーハの生成方法
JP6552898B2 (ja) * 2015-07-13 2019-07-31 株式会社ディスコ 多結晶SiCウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6486239B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ SiCウエーハの生成方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第2のオリエンテーションフラット検出方法
JP2018093046A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ生成方法
JP2018093106A (ja) * 2016-12-06 2018-06-14 株式会社ディスコ ウエーハ生成方法
US10388526B1 (en) 2018-04-20 2019-08-20 Semiconductor Components Industries, Llc Semiconductor wafer thinning systems and related methods
US10468304B1 (en) 2018-05-31 2019-11-05 Semiconductor Components Industries, Llc Semiconductor substrate production systems and related methods
DE212019000150U1 (de) * 2018-08-10 2020-07-29 Rohm Co., Ltd. SiC-Halbleiterbauteil
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731050B2 (ja) 2001-06-15 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP5446325B2 (ja) * 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
JP5370262B2 (ja) * 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
JP5480169B2 (ja) * 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
JP5957794B2 (ja) * 2011-01-26 2016-07-27 日立化成株式会社 積層シート及び半導体装置の製造方法
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
JP6466692B2 (ja) * 2014-11-05 2019-02-06 株式会社ディスコ ウエーハの加工方法
JP6399913B2 (ja) * 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6395634B2 (ja) * 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法

Also Published As

Publication number Publication date
SG10201606385RA (en) 2017-03-30
KR20170021731A (ko) 2017-02-28
JP6486240B2 (ja) 2019-03-20
TWI694511B (zh) 2020-05-21
CN106469680A (zh) 2017-03-01
US20170053831A1 (en) 2017-02-23
US9620415B2 (en) 2017-04-11
JP2017041482A (ja) 2017-02-23
CN106469680B (zh) 2020-02-21
TW201712747A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US9789565B2 (en) Wafer producing method
CN105665948B (zh) 晶片的生成方法
KR20160142232A (ko) 웨이퍼의 생성 방법
DE102016212318A1 (de) Wafer-Herstellungsverfahren
US10610973B2 (en) Wafer producing method
JP6395613B2 (ja) ウエーハの生成方法
JP6395633B2 (ja) ウエーハの生成方法
KR20160119718A (ko) 웨이퍼의 생성 방법
CN103372720B (zh) 激光加工装置和激光加工方法
CN106469679A (zh) 晶片的加工方法
JP2016146448A (ja) ウエーハの生成方法
JP4494728B2 (ja) 非金属基板の分割方法
KR20130140561A (ko) 레이저 가공 장치
JP4599631B2 (ja) 板状部材の分割方法及び分割装置
US7134943B2 (en) Wafer processing method
JP5473414B2 (ja) レーザ加工装置
US7364986B2 (en) Laser beam processing method and laser beam machine
US6555447B2 (en) Method for laser scribing of wafers
US7696012B2 (en) Wafer dividing method
CN106469680A (zh) 晶片的加工方法
DE102004043474B4 (de) Waferbearbeitungsverfahren
TWI254984B (en) Forming method of scribing for semiconductor wafer and forming apparatus of scribing
JP5073962B2 (ja) ウエーハの加工方法
JP6604891B2 (ja) ウエーハの生成方法
TWI462163B (zh) Wafer processing method