DE102016119750A1 - Vorrichtungen und Verfahren zur Mehrkanalabtastung - Google Patents

Vorrichtungen und Verfahren zur Mehrkanalabtastung

Info

Publication number
DE102016119750A1
DE102016119750A1 DE102016119750.5A DE102016119750A DE102016119750A1 DE 102016119750 A1 DE102016119750 A1 DE 102016119750A1 DE 102016119750 A DE102016119750 A DE 102016119750A DE 102016119750 A1 DE102016119750 A1 DE 102016119750A1
Authority
DE
Germany
Prior art keywords
channel
channels
sampling
plurality
apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016119750.5A
Other languages
English (en)
Inventor
Martin Pernull
Andreas Kalt
Gerhard Pichler
Franz Wachter
Bernhard Wotruba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102015118247.5 priority Critical
Priority to DE102015118247 priority
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016119750A1 publication Critical patent/DE102016119750A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communication
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communication the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08Randomization, e.g. dummy operations or using noise

Abstract

Es werden Vorrichtungen zum Abtasten mehrerer Eingangssignale bereitgestellt, wobei eine Abtastvorrichtung gesteuert wird, um die Eingangssignale in einer zufälligen Reihenfolge mit zusätzlichen Verzögerungen abzutasten. Andere Ausführungsformen beziehen sich auf Spannungsüberwachungssysteme und entsprechende Verfahren.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf Vorrichtungen und Verfahren zur Mehrkanalabtastung, d. h., zum Abtasten von Signalen in mehreren Kanälen oder Eingängen.
  • HINTERGRUND
  • In einigen Anwendungen müssen mehrere Signale abgetastet werden. Das Abtasten in dieser Hinsicht bezieht sich auf das Erzeugen von Ausgangswerten in regelmäßigen oder unregelmäßigen Intervallen basierend auf einem Eingangssignal. Ein analoges Signal kann z. B. durch einen Analog-Digital-Umsetzer (ADC) digitalisiert werden, um digitale Werte (die außerdem als Abtastwerte bezeichnet werden) bei einer Abtastrate auszugeben. Außerdem kann anstelle der Verwendung eines ADC ein Eingangssignal unter Verwendung eines Komparators mit einem Schwellenwert verglichen werden, was zu einem von zwei Werten führt (wobei einer angibt, dass der Signalwert den Schwellenwert übersteigt, während der andere angibt, dass sich der Signalwert unter dem Schwellenwert befindet), was folglich im Wesentlichen einem Ein-Bit-ADC entspricht.
  • Eine Anwendung, bei der eine derartige Mehrkanalabtastung implementiert sein kann, ist eine Überwachung mehrerer verschiedener Versorgungspannungen in einer Vorrichtung, z. B. einer Halbleitervorrichtung. Für eine derartige Überwachung kann z. B. jede der Spannungen mit einem oder mehreren jeweiligen Schwellenwerten verglichen werden, wobei, wenn die jeweilige Spannung unter einen jeweiligen Schwellenwert fällt, dies eine Unterspannung angeben kann, oder, wenn sich die jeweilige Spannung über einem jeweiligen anderen Schwellenwert befindet, dies eine Überspannung angeben kann, wo der richtige Betrieb der Vorrichtung nicht garantiert sein kann. Eine derartige Überwachung kann in sicherheitskritischen Anwendungen, z. B. in Kraftfahrzeuganwendungen, von besonderer Wichtigkeit sein.
  • Es ist eine herkömmliche Herangehensweise zum Überwachen mehrerer Versorgungsspannungen, einen oder mehrere jeweilige Komparatoren für jede der Versorgungsspannungen bereitzustellen, wobei jeder Komparator eine jeweilige Schwellenspannung aufweist. Um die Vorrichtung in einem Produktionstest zu testen, wird ein langsamer linearer Anstieg mit hoher Auflösung an den jeweiligen Spannungsschienen für die Versorgungsspannungen verwendet, um eine Schaltschwellenwert-Hysterese für jeden der Komparatoren zu bestimmen. In einigen Situationen können derartige Komparatoren nicht von außerhalb der Vorrichtung zugänglich sein, was einen zusätzlichen Aufwand erfordert, da ein eindeutiger spezieller Weg für Testzwecke bereitgestellt werden muss.
  • Das Bereitstellen mehrerer Komparatoren erfordert eine vergleichsweise große Menge an Schaltungsfläche, die mit der Anzahl der erforderlichen Komparatoren zunimmt. Weiterhin kann es in sicherheitskritischen Funktionen sein, dass ein zweiter Komparator für die Redundanz für jede Versorgungsspannung hinzugefügt werden muss, was zu zusätzlichen Flächenanforderungen führt. Falls außerdem eine Testschaltungsanordnung erforderlich ist, kann diese zur Gesamtfläche beitragen.
  • Eine einfache Weise, um diesem abzuhelfen, würde sein, alle Kanäle in einen einzigen Komparator zu multiplexen und außerdem die entsprechenden Schwellenwerte zu dem Komparator, z. B. in einer Round-Robin-Weise, zu multiplexen. Dies führt jedoch zu mehreren gleichmäßig abgetasteten Spannungen (die Spannungen, die als ein Beispiel für die Eingangssignale dienen). Wie in jedem gleichmäßig abgetasteten System erfordert das Abtasttheorem, dass die Eingangssignale auf ein halb der anwendbaren Abtastfrequenz (d. h., auf die Nyquist-Frequenz) bandbegrenzt sein müssen, um das Aliasing zu verhindern, bei dem wesentlich höhere Frequenzkomponenten zu einem Basisband ”gespiegelt” werden.
  • Um das Aliasing zu verhindern, könnten Antialiasingfilter für jedes der Eingangssignale (jeden der Kanäle) bereitgestellt werden. Das Bereitstellen derartiger Antialiasingfilter vergrößert jedoch die erforderliche Chipfläche abermals. Insbesondere müssen im Fall von Hochspannungssignalen im Bereich von vielen Zehn Volt die Antialiasingfilter unter Verwendung entsprechender Hochspannungskomponenten implementiert sein. Außerdem würde, falls ein Analog-Digital-Umsetzer als eine Abtastvorrichtung verwendet wird, das Antialiasingfilter ein aktives Filter sein müssen, um die Einschwing- oder Abtastzeit des Analog-Digital-Umsetzers nicht zu vergrößern. Derartige aktive Filter würden in vielen Fällen nicht kleiner als ein Komparator selbst sein, wobei deshalb die gesamte erforderliche Chipfläche sogar zunehmen kann.
  • Anstelle von Komparatoren als die Abtastvorrichtungen können außerdem Analog-Digital-Umsetzer verwendet werden. In einigen Fällen könnten mehrere Komparatoren, die verschiedene Schwellenwerte aufweisen, durch einen einzigen Analog-Digital-Umsetzer, z. B. einen SAR-Analog-Digital-Umsetzer (Analog-Digital-Umsetzer mit sukzessiven Approximationsregistern), ersetzt sein.
  • Deshalb ist es eine Aufgabe, Vorrichtungen und Verfahren bereitzustellen, die die Mehrkanalabtastung ermöglichen, d. h., die Abtastung mehrerer Eingangssignale wie Eingangsspannungen, während weniger Chipfläche als bei einigen herkömmlichen Lösungen benötigt wird.
  • ZUSAMMENFASSUNG
  • Es wird eine Vorrichtung, wie sie im Anspruch 1 definiert ist, bereitgestellt. Weiterhin wird ein Spannungsüberwachungssystem, wie es im Anspruch 16 definiert ist, bereitgestellt. Außerdem wird ein Verfahren, wie es im Anspruch 19 definiert ist, bereitgestellt. Die abhängigen Ansprüche definieren weitere Ausführungsformen.
  • Gemäß einer Ausführungsform ist eine Vorrichtung zum Abtasten von Eingangssignalen bereitgestellt, die Folgendes umfasst:
    mehrere Eingangskanäle, die dazu konfiguriert sind, mehrere Eingangssignale zu empfangen,
    eine Abtastvorrichtung, die dazu konfiguriert ist, ein Eingangssignal in einem der mehreren Eingangskanäle selektiv abzutasten, und
    eine Abtast-Steuerung, wobei die Abtast-Steuerung dazu konfiguriert ist, die Abtastvorrichtung so zu steuern, dass die Abtastvorrichtung Eingangssignale von den mehreren Kanälen mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen, um ungleichmäßige Abtastperioden zwischen einzelnen Abtastungen bereitzustellen, sequentiell abtastet.
  • Gemäß einer anderen Ausführungsform ist ein Spannungsüberwachungssystem bereitgestellt, das Folgendes umfasst:
    eine Vorrichtung wie oben definiert, wobei die mehreren Eingangskanäle mehreren zu überwachenden Spannungen zugeordnet sind.
  • Gemäß einer weiteren Ausführungsform ist ein Verfahren bereitgestellt, das Folgendes umfasst:
    Bereitstellen von Eingangssignalen in mehreren Kanälen, sequentielles Abtasten der Eingangssignale mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen zwischen Abtastungen, um ungleichmäßige Abtastzeiträume bereitzustellen, und
    Ausgeben der abgetasteten Eingangssignale.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein schematischer Blockschaltplan einer Vorrichtung gemäß einer Ausführungsform.
  • 2 ist ein Ablaufplan, der ein Verfahren gemäß einer Ausführungsform veranschaulicht.
  • 3 ist ein Blockschaltplan, der eine Abtast-Steuerung gemäß einer Ausführungsform veranschaulicht.
  • 4 veranschaulicht ein Beispiel zur Kanalabbildung für die Ausführungsform nach 3.
  • 5 ist ein Stromlaufplan, der eine Abtast-Steuerung gemäß einer Ausführungsform veranschaulicht.
  • 6 veranschaulicht ein Beispiel, das den Betrieb der Ausführungsform nach 5 veranschaulicht.
  • 7 bis 10 sind erklärende graphische Darstellungen, um verschiedene Mehrkanalabtastungs-Herangehensweisen zu erklären.
  • 11 veranschaulicht ein Beispiel für ein Auftreten eines falschen Ausgangszustands.
  • 12 ist eine graphische Darstellung, die die Chip-Flächen-Anforderungen in einigen Ausführungsformen im Vergleich zu herkömmlichen Lösungen veranschaulicht.
  • 13 veranschaulicht ein Spannungsüberwachungssystem gemäß einer Ausführungsform.
  • 14 veranschaulicht eine Kanal- und Signalhierarchie einiger Ausführungsformen.
  • 15 veranschaulicht ein in der Ausführungsform nach 13 verwendbares Deglitch-Filter.
  • 16 veranschaulicht eine alternative Implementierung eines Spannungsüberwachungssystems gemäß einer Ausführungsform.
  • 17 veranschaulicht ein Spannungssignalüberwachungssystem gemäß einigen Ausführungsformen unter Verwendung einer speziellen Implementierung eines Analog-Digital-Umsetzers.
  • 18 und 19 sind erklärende graphische Darstellungen, um Mehrkanalabtastungs-Herangehensweisen zusätzlich zu erklären.
  • 20 ist ein schematischer Blockschaltplan, der eine Abtastschaltung gemäß einer Ausführungsform veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden werden verschiedene Ausführungsformen bezüglich der beigefügten Zeichnungen beschrieben. Diese Ausführungsformen dienen lediglich Veranschaulichungszwecken und sind nicht als einschränkend auszulegen. Eine Beschreibung oder Darstellung einer Ausführungsform, die mehrere Merkmale oder Elemente umfasst, gibt z. B. nicht an, dass alle diese Merkmale oder Elemente zum Implementieren der Ausführungsformen notwendig sind. Stattdessen können in anderen Ausführungsformen einige der beschriebenen Merkmale oder Elemente weggelassen sein und/oder können durch alternative Merkmale oder Elemente ersetzt sein. Weiterhin können zusätzliche Merkmale oder Elemente, die von jenen, die explizit beschrieben oder gezeigt sind, getrennt sind, vorhanden sein, z. B. Merkmale oder Elemente, die in Abtastvorrichtungen und/oder in Spannungsüberwachungssystemen herkömmlich verwendet werden. Auf andere Ausführungsformen können außerdem Modifikationen oder Variationen, die bezüglich einer der Ausführungsformen beschrieben sind, anwendbar sein, wenn es nicht anderweitig angegeben ist. Die Merkmale von verschiedenen Ausführungsformen können kombiniert werden, wenn es nicht anderweitig angegeben ist.
  • Irgendeine direkte Verbindung oder Kopplung, wie sie in den Zeichnungen gezeigt oder hier beschrieben ist, d. h., irgendeine Verbindung oder Kopplung ohne dazwischenliegende Elemente, kann durch eine indirekte Verbindung oder Kopplung, d. h., eine Verbindung oder Kopplung, die ein oder mehrere dazwischenliegende Elemente umfasst, und umgekehrt ersetzt sein, solange wie die allgemeine Funktion der Verbindung oder der Kopplung, z. B. um eine bestimmte Art eines Signals zu übertragen, um eine bestimmte Art von Informationen zu übertragen oder um eine bestimmte Art der Steuerung auszuführen, im Wesentlichen aufrechterhalten ist. Die Verbindungen oder Kopplungen können drahtbasierte Verbindungen oder Kopplungen oder außerdem drahtlose Verbindungen oder Kopplungen sein, wenn es nicht anderweitig angegeben ist. Die in den Zeichnungen der Ausführungsformen oder Vorrichtungen gezeigten Elemente können in einigen Ausführungsformen in einem einzigen Chip implementiert sein, wobei sie aber außerdem in zwei oder mehr Chips bereitgestellt sein können und/oder einige Komponenten als diskrete Elemente getrennt von den integrierten Chips bereitgestellt sein können.
  • Einige Ausführungsformen beziehen sich auf das Abtasten. Das Abtasten, wie es hier verwendet wird, kann sich auf das Erzeugen von Ausgangswerten basierend auf einem Eingangssignal in regelmäßigen oder unregelmäßigen Intervallen beziehen. Die Ausgangswerte können z. B. unter Verwendung eines Analog-Digital-Umsetzers oder eines Komparators erzeugt werden.
  • Die Mehrkanalabtastung bezieht sich auf das Abtasten mehrerer verschiedener Eingangssignale. Die mehreren verschiedenen Eingangssignale können z. B. Spannungen sein, die in einer Halbleitervorrichtung oder einem Halbleitersystem zu überwachen sind. In einigen Ausführungsformen wird eine einzige Abtastvorrichtung zum Abtasten mehrerer Eingangssignale in einer abwechselnden Weise verwendet. In den Ausführungsformen kann das Schalten zwischen den Eingangssignalen für das Abtasten in einer zufälligen Reihenfolge und in unregelmäßigen Intervallen ausgeführt werden. In dieser Weise kann in einigen Ausführungsformen das Aliasing verhindert oder verringert werden.
  • ”Zufällig”, wie es hier verwendet wird, enthält außerdem Pseudozufalls-Herangehensweisen, wobei z. B. Zufallszahlen oder dergleichen durch eine deterministische Schaltung erzeugt werden können, so dass es erscheint, dass das Ergebnis zufällig ist. Des Weiteren enthält der Begriff zufällig auch Herangehensweisen, bei denen manche Elemente zufällig sind und andere Elemente auf eine deterministische Art und Weise basierend auf den zufälligen Elementen bestimmt werden.
  • Eine Verzögerung, wie sie hier verwendet wird, kann eine additive Verzögerung sein oder kann eine Jitter-Typ-Verzögerung sein. Eine additive Verzögerung verzögert ein aktuelles Ereignis (z. B. eine Abtastung) und folgende Ereignisse (z. B. Abtastungen), wohingegen eine Jitter-Typ-Verzögerung nur ein aktuelles Ereignis (z. B. eine Abtastung) verzögert.
  • In den Figuren veranschaulicht 1 eine Vorrichtung gemäß einer Ausführungsform. Eine Abtastvorrichtung 10 empfängt mehrere Eingangssignale über mehrere Kanäle 13.1, 13.2, ..., 13.N, die gemeinsam als die Kanäle 13 bezeichnet werden. Die Anzahl N ist nicht besonders eingeschränkt und ist eine ganze Zahl größer als 1. Die Abtastvorrichtung 10 kann z. B. einen Analog-Digital-Umsetzer und einen Komparator umfassen, wobei sie ein Ausgangssignal in einem Ausgangskanal 14 ausgibt. In einigen Ausführungsformen können die Eingangskanäle 13 an verschiedene Versorgungsspannungsschienen in einem System gekoppelt sein, um die Überwachung der Versorgungsspannungen zu ermöglichen. Dies ist jedoch nur ein Beispiel, wobei andere Arten von Eingangssignalen oder Kanälen außerdem verwendet werden können.
  • Die Abtastvorrichtung 10 in der Ausführungsform nach 1 kann eine einzige Abtastvorrichtung sein, die ein Eingangssignal in einem der Kanäle 13.1, 13.2, ..., 13.N zu irgendeinem gegebenen Zeitpunkt abtasten kann. Um einen Kanal zum Abtasten auszuwählen, kann z. B. ein Multiplexer oder eine ähnliche Vorrichtung bereitgestellt sein.
  • Um die Auswahl eines jeweiligen Kanals 13 für das Abtasten zu steuern, ist in der Ausführungsform nach 1 eine Abtast-Steuerung 11 bereitgestellt. Die Abtast-Steuerung 11 kann eine Schaltung 15 zum Erzeugen von Zufalls- oder Pseudozufallswerten umfassen, auf denen basierend ein jeweiliger Kanal 13 für das Abtasten ausgewählt wird. In den Ausführungsformen ist die Abtast-Steuerung 11 dafür ausgelegt, in einer im Wesentlichen zufälligen Weise zwischen den Kanälen 13 zu wechseln und in unregelmäßigen Intervallen zwischen den Kanälen zu wechseln. Zu einem Wechseln der Kanäle in regelmäßigen Intervallen können z. B. zufällige Verzögerungen hinzugefügt werden, um unregelmäßige Intervalle bereitzustellen. Durch ein derartiges Wechseln oder Schalten zwischen den Kanälen, wie es später ausführlicher erklärt wird, kann in einigen Ausführungsformen das Aliasing ohne die Notwendigkeit für analoge Antialiasingfilter abgeschwächt werden. Nicht einschränkende Implementierungsbeispiele der verschiedenen Komponenten nach 1 werden später außerdem etwas ausführlicher beschrieben.
  • 2 veranschaulicht ein Verfahren gemäß einer Ausführungsform. Das Verfahren nach 2 kann unter Verwendung der Vorrichtung nach 1 oder einiger der später beschriebenen Vorrichtungen implementiert sein, wobei es aber außerdem unabhängig davon implementiert sein kann. Während das Verfahren als eine Folge von Handlungen oder Ereignissen veranschaulicht ist und beschrieben wird, ist die Reihenfolge, in der die Handlungen oder Ereignisse beschrieben sind, nicht als einschränkend auszulegen. Einige der Handlungen oder Ereignisse können z. B. in verschiedenen Teilen einer Schaltung gleichzeitig stattfinden. Für ein besseres Verständnis wird das Verfahren nach 2 bezüglich der Vorrichtung nach 1 beschrieben, wobei dies aber nicht als einschränkend auszulegen ist.
  • Bei 20 umfasst das Verfahren das Bereitstellen von Eingangssignalen in mehreren Kanälen. Es können z. B. mehrere Spannungen, die verschiedenen Spannungsschienen in einem System zugeordnet sind, bereitgestellt werden. In einer Implementierung können die Signale in den Kanälen 13 in 1 bereitgestellt werden.
  • Bei 21 werden die Eingangssignale mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen sequentiell abgetastet, was zu einem zufälligen Wechsel zwischen den Abtastwerten und unregelmäßigen Intervallen zwischen den Abtastungen führt, wie bezüglich 1 erklärt worden ist. Bei 22 umfasst das Verfahren dann das Ausgeben der Abtastwerte, z. B. über den Auslasskanal 14 in 1.
  • 3 ist ein Blockschaltplan, der eine Abtast-Steuerung gemäß einer Ausführungsform veranschaulicht, der z. B. als die Abtast-Steuerung 11 in 1 verwendet werden kann, veranschaulicht.
  • Die Abtast-Steuerung nach 3 umfasst einen Pseudozufallszahlengenerator 30, der eine (Pseudo-)Zufallszahl ausgibt. Ein Pseudozufallszahlengenerator erzeugt im Allgemeinen eine deterministische Folge, die eine Zufallsfolge approximiert. Die deterministische Art des Pseudozufallszahlengenerators 30 in den Ausführungsformen ermöglicht es, die Zeitsteuerungs- und Antialiasing-Eigenschaften nicht nur im Durchschnitt zu garantieren, sondern außerdem für ein Szenario des schlimmsten Falls. In den Ausführungsformen kann eine Periodizität, wenn überhaupt, der Pseudozufallsfolge in Abhängigkeit von der Anzahl der Kanäle und der gewünschten Ausgangssignaleigenschaften ausreichend lang sein, um die Anwendungsanforderungen zu erfüllen. In den Ausführungsformen weist die Folge eine im Wesentlichen gleichmäßige Verteilung von Zufallswerten auf.
  • Die durch den Pseudozufallszahlengenerator 30 erzeugte Zufallszahl kann z. B. ein M-Bit-Wert sein. Die Zufallszahl wird in eine Kanalabbildung 31 eingespeist, die z. B. eine M-zu-L-Bit-Nachschlagtabelle sein kann, wobei die Zufallszahl auf C Kanäle abgebildet wird und C in den Ausführungsformen eine ganze Zahl ist, die die tatsächliche Anzahl von Kanälen (z. B. N in 1) übersteigt. C kann eine Binärzahl mit L Bits sein, d. h., C = 2L. Um dies weiter zu veranschaulichen, veranschaulicht 4 ein Beispiel für die Kanalabbildung. Bei 40 sind die Zustände der durch den Pseudozufallszahlengenerator 30 erzeugten Zufallszahl gezeigt. Falls die Zufallszahl eine M-Bit-Zahl ist, können durch die Zufallszahl (Dezimal-)Zahlen oder Zustände von 0 bis 2M – 1 angenommen werden. Diese Zustände werden auf die von 0 bis C – 1 nummerierten Kanäle 41, d. h. C Kanäle, abgebildet. Wie erwähnt worden ist, kann C eine Anzahl der tatsächlichen Kanäle N übersteigen. C kann z. B. der nächsten Binärzahl (2L), die N übersteigt, entsprechen.
  • Für die Kanäle 41, die den tatsächlichen Kanälen (z. B. 13.1 bis 13.N in 1) entsprechen, gibt eine entsprechende Kanalnummer an, dass das Signal in dem entsprechenden Kanal abzutasten ist. Falls die Zufallszahl einem ”Scheinkanal” zugeordnet ist, d. h., einem Kanal 41, der keinem tatsächlichen Kanal entspricht, kann eine Verzögerung, z. B. eine Verzögerung von einem Taktzyklus des Systems, eingefügt werden. Deshalb geschieht das Wechseln zwischen den Kanälen gemäß einer Zufallszahl, wobei durch diese Verzögerungen die Zeiträume zwischen den Wechseln außerdem ungleichmäßige, d. h., unregelmäßige Intervalle sind.
  • Deshalb kann lediglich durch das Bereitstellen von mehr Zuständen einer Zufallszahl einfach durch das Einfügen wenigstens eines Scheinkanals eine Zunahme der Abtastzeitgranularität ohne zusätzlichen Aufwand erhalten werden. Die Kanalabbildung nach 4 kann z. B. als eine einfache Nachschlagtabelle implementiert sein.
  • 5 veranschaulicht ein Implementierungsbeispiel einer Abtast-Steuerung gemäß einer Ausführungsform, der im Wesentlichen so arbeiten kann, wie bezüglich der 3 und 4 beschrieben worden ist. Um die Zufallszahlen zu erzeugen, wird ein lineares Rückkopplungsschieberegister (LFSR) verwendet, das eine Länge P aufweisen kann. Das Register, wie es veranschaulicht ist, umfasst mehrere Verzögerungselemente 51.1, 51.2, ..., 51.M, mehrere Addierer 53.1, 53.2, ... 53.M – 1 und Multiplizierer oder Verstärker 52.1, 52.2, ..., 52.M – 1, mit denen Gewichtungsfaktoren, die für alle Multiplizierer/Verstärker 52 die gleichen oder verschieden sein können, bereitgestellt sein können. In 5 weist das lineare Rückkopplungsschieberegister 54 eine Länge M auf. Es können jedoch LFSRs mit einer Länge P, P > M, verwendet werden. Bei einer Länge P weist eine erzeugte Zufallsfolge eine Periode m = 2L – 1 auf, falls das durch die erwähnten Gewichtungsfaktoren bestimmte Rückkopplungspolynom primitiv ist.
  • Die M Register des linearen Rückkopplungsschieberegisters 54 sind angezapft, um die Werte x1, x2, ..., xm zu erhalten, von denen jeder einen Wert von 1 oder 0 aufweist und die deshalb einen M-Bit-Wert bilden. Falls M < P ist, weisen die M-Bit-Werte immer noch eine Periodizität von 2L – 1 auf. Deshalb kann eine gewünschte Periodizität der Zufallszahlenfolge durch das entsprechende Wählen der Länge des linearen Rückkopplungsschieberegisters 54 gewählt werden.
  • Bei jeder Aktualisierung des LSFR, z. B. bei jedem Taktzyklus oder einem Vielfachen davon, wird durch das Anzapfen von M Knoten oder Registern des linearen Rückkopplungsschieberegisters 54 ein M-Bit-Wert mit den Bits x1 bis xm erhalten. In einem Ausgangsfilter 50 kann die bezüglich 4 erklärte Kanalabbildung ausgeführt werden, die den durch das LSFR 54 erzeugten M-Bit-Wert auf die Kanalnummern abbildet.
  • Weiterhin kann mehr als ein Ausgangszustand des Zufallszahlengenerators auf einen Kanal abgebildet werden. Dies ist als ein Beispiel in 4 gezeigt, wo die Ausgangszustände 0, 1 bei 40 auf den Kanal 0 in 41 abgebildet werden, während die Ausgangszustände 2, 4 in 40 in 4 auf den Kanal 1 in 41 nach 4 abgebildet werden. Bei einer derartigen Abbildung können einige Kanäle öfter als andere abgetastet werden. Deshalb kann mit der Kanalabbildung das Abtasten an die Notwendigkeiten einer speziellen Anwendung angepasst werden.
  • 6 veranschaulicht einen durch ein 5-Bit-LFSR (P = 5), z. B. das LSFR 54 nach 5, für drei Kanäle und einen Scheinkanal erzeugten Betrieb.
  • Die drei niedrigstwertigen Bits des linearen Rückkopplungsschieberegisters wurden entsprechend acht verschiedenen Ausgangszuständen (23 = 8) verwendet. Ein Beispiel für so erzeugte zufällige Ausgangszustände ist in einem Abschnitt 60 nach 6 gezeigt. Alle acht Ausgangszustände in 6 weisen Impulse mit der gleichen durchschnittlichen Frequenz auf, wobei aber die Reihenfolge, in der die Ausgangszustände erscheinen, im Wesentlichen (pseudo-)zufällig ist.
  • Ein Abschnitt 61 in 6 veranschaulicht ein Beispiel für eine Kanalabbildung auf die Kanäle, die in einem Abschnitt 62 nach 6 gezeigt sind. In dem Beispiel sind ein Scheinkanal (der Kanal 0) und drei Eingangskanäle, in denen ein Signal tatsächlich abgetastet wird (der Kanal 1, der Kanal 2 und der Kanal 3) gezeigt. In dem gezeigten Beispiel werden die Ausgangszustände 1 und 2 auf den Kanal 0 (den Scheinkanal) abgebildet, werden die Ausgangszustände 3, 5 und 6 auf den Kanal 1 abgebildet, wird der Ausgangszustand 4 auf den Kanal 2 abgebildet und werden die Ausgangszustände 0 und 7 auf den Kanal 3 abgebildet. Dies führt zu durchschnittlichen Abtastfrequenzen in den Kanälen 1, 2 und 3, die ein Verhältnis 3:1:2 aufweisen.
  • In dem Beispiel nach 6 beträgt die Abtastperiode 4 Taktzyklen, so dass nach jedem Abtasten in einem der Kanäle 1, 2 und 3 eine Verzögerung von 4 Taktzyklen folgt. Der Kanal 0 (der Scheinkanal) fügt eine additive Verzögerung von 1 Taktzyklus ein.
  • Die Wirkung der Abtaststeuerung gemäß den oben beschriebenen Ausführungsformen, z. B. dem zufälligen Wechseln oder Schalten zwischen den Kanälen und/oder dem Einfügen zusätzlicher additiver oder Jitter-Typ-Verzögerungen, so dass das Abtasten in unregelmäßigen Intervallen ausgeführt wird, wird bezüglich 7 bis 11 etwas ausführlicher erklärt.
  • 7 veranschaulicht ein Abtasten für drei Kanäle gemäß einem herkömmlichen Round-Robin-Schema. g1(t) veranschaulicht das Abtasten für den ersten Kanal, g2(t) für den zweiten Kanal und g3(t) für den dritten Kanal. g(t) zeigt das kombinierte Abtasten aller drei Kanäle. Ein Abtastzeitraum in dem Beispiel nach 7 ist Δt, wobei der Abtastzeitraum in diesem Fall der Zeitabstand zwischen zwei einzelnen Abtastungen in g(t) ist. Δt kann z. B. ein Vielfaches einer Taktperiode tclk eines zugrundeliegenden Systemtakts sein. In einem Round-Robin-Schema werden die Kanäle sukzessive der Reihe nach abgetastet, in dem Beispiel nach 7 zuerst der Kanal 1, dann der Kanal 2, dann der Kanal 3, dann abermals der Kanal 1 usw. Eine Abtastperiode für jeden der Kanäle ist in diesem Fall M·Δt, wobei M die Anzahl der Kanäle ist (drei in dem in 7 veranschaulichten Beispiel). Die effektive Abtastfrequenz fs für jeden der M Kanäle ist deshalb im Fall nach 7 fs = 1 / M·Δt. (1)
  • Diese effektive Abtastfrequenz ist für das Aliasing relevant, d. h., falls das abgetastete Eingangssignal Frequenzkomponenten aufweist, die höher als ein halb der Abtastfrequenz ist, kann dies zum Aliasing führen.
  • 8 zeigt ein zufälliges Abtastschema, bei dem das Schalten oder Wechseln zwischen den Kanälen mit einer zufälligen Reihenfolge ausgeführt wird (wie bereits bezüglich 6 gezeigt und erklärt worden ist). Das zufällige Wechseln oder Schalten zwischen den Kanälen ist effektiv zu einem sogenannten Abtasten mit zufälligen Auslassungen (RSS) für jeden einzelnen Kanal äquivalent, wobei die Auslassungswahrscheinlichkeit q q = (M – 1)/M ist. Die Auslassungswahrscheinlichkeit entspricht der Wahrscheinlichkeit, dass bei einer Abtastperiode von Δt ein Abtastwert in einem Kanal ausgelassen wird. Für drei Kanäle bedeutet z. B. q = 0,66, das im Durchschnitt zwei von drei Abtastwerten ausgelassen werden. Wie aus 8 ersichtlich ist, führt dieses zufällige Auslassen zu etwas größeren Lücken zwischen den Abtastungen in irgendeinem einzelnen Kanal, aber außerdem zu Abtastungen in jedem Kanal, die nur Δt oder Vielfache davon getrennt sein könnten. Deshalb nimmt die effektive Abtastfrequenz fs für jeden der Kanäle auf fs = 1 / Δt (2) zu.
  • Deshalb kann das Aliasing verringert oder abgeschwächt werden, da die effektive Abtastfrequenz nun um den Faktor M höher ist. In 9 werden zusätzliche Verzögerungen τ, die Vielfache der vollen Taktperioden tclk sind, zufällig eingefügt. Dies kann, wie oben in einigen Ausführungsformen erklärt worden ist, durch das Abbilden einiger (pseudo-)zufälliger Ausgangszustände eines LSFR oder anderer (pseudo-)Zufallszahlen auf Scheinkanäle ausgeführt werden, wobei eine Abbildung auf einen Scheinkanal eine Verzögerung von einer Taktperiode tclk angibt. Diese Verzögerung in den Ausführungsformen wird als eine additive Verzögerung eingefügt. Ein Beispiel für diese Herangehensweise ist oben bezüglich 6 erörtert worden. Damit nimmt die effektive Abtastfrequenz auf
    Figure DE102016119750A1_0002
    zu.
  • In den Schaltungen im wirklichen Leben kann die Bandbreite der Eingangssignale bereits auf unter ein halb der Taktfrequenz (d. h., der Nyquist-Frequenz im Fall nach 9) begrenzt sein. Deshalb kann in vielen Systemen durch das Einfügen von Verzögerungen basierend auf der Taktperiode, wie bezüglich 9 erklärt worden ist, und wie es durch die Kanalabbildung erhalten werden kann, wie bezüglich 4 erklärt worden ist, das Aliasing vermieden oder wenigstens im hohen Maße verringert werden.
  • Falls eine höhere effektive Abtastfrequenz benötigt wird, können in einigen Ausführungsformen zufällige additive oder analoge Jitter-Typ-Verzögerungen mit einer Granularität eines Bruchteils einer Taktperiode eingefügt werden. Wenn diese Verzögerungen eine Zeitgranularität von Δt* aufweisen, dann nimmt die effektive Abtastfrequenz auf fs = 1 / Δt* (4) zu.
  • In einigen Ausführungsformen kann die analoge Verzögerung nicht diskret sein, sondern eine kontinuierliche zeitliche Zufallsvariable sein. Ein Beispiel für zusätzliche gleichmäßige Jitter-Typ-Verzögerungen mit einer maximalen Länge einer Taktperiode ist in 10 gezeigt. Jede Abtastung tritt im Wesentlichen zufällig zu einem Zeitpunkt innerhalb der veranschaulichten ”Balken” auf. Eine zu einem der Abtastpunkte hinzugefügte Verzögerung beeinflusst spätere Abtastpunkte nicht, so dass hier eine Jitter-Typ-Verzögerung veranschaulicht ist. Zufällige analoge Verzögerungen können jedoch außerdem in anderen Ausführungsformen als additive Verzögerungen hinzugefügt werden. In diesem Fall nähert sich die effektive Abtastfrequenz unendlich fs → ∞, (5) da die Granularität einer kontinuierlichen Zeitvariable im Idealfall 0 ist. Deshalb kann mit einer zusätzlichen analogen Verzögerung von Bruchteilen einer Taktperiode tclk die Nyquist-Frequenz (fs/2) weiter erhöht werden.
  • In den beispielhaften Abtastherangehensweisen von 710 ist die Kanalreihenfolge im Wesentlichen vollkommen zufällig. In derartigen Ausführungsformen kann für einen spezifischen Kanal eine vergleichsweise lange Zeit zwischen zwei Abtastungen auftreten, falls die zufällige Reihenfolge gerade bewirkt, dass der spezifische Kanal für eine längere Periode nicht abgetastet wird. Für manche Anwendungen kann es wünschenswert sein, sicherzustellen, dass jeder Kanal wenigstens einmal während einer gegebenen Periode abgetastet wird, zum Beispiel in manchen Echtzeitanwendungen. Dies kann dabei mitwirken, Informationen basierend auf der Abtastung immer auf dem neuesten Stand zu halten. Beispielhafte Abtastherangehensweisen gemäß einigen Ausführungsformen, die verwendet werden können, um ein solches Verhalten sicherzustellen, werden nun unter Bezugnahme auf 1820 besprochen.
  • 18 veranschaulicht die Abtastzeiten für vier Kanäle c0 bis c3 mit der Zeit. Die Anzahl von vier Kanälen wird lediglich für Veranschaulichungszwecke verwendet und andere Anzahlen von Kanälen können gleichermaßen verwendet werden.
  • In der Abtastherangehensweise von 18 werden alle Kanäle c0 bis c3 in jeder von mehreren sukzessiven Sequenzen s1, s2, s3 ... einmal abgetastet. Um eine Zufälligkeit in das Abtasten einzuführen, wird der erste abzutastende Kanal in jeder Sequenz s1–s3 zufällig ausgewählt, beispielsweise basierend auf einer pseudozufälligen Zahl. Auf diese Weise wird im Beispiel von 18 für die Sequenz s1 der Kanal c0 zufällig als der erste abzutastende Kanal ausgewählt (Position 0 falls Sequenz s1), für die Sequenz s2 wird der Kanal c3 als der zuerst abzutastende zufällig ausgewählt und für die Sequenz s3 wird c1 zufällig als der zuerst abzutastende ausgewählt.
  • Die verbleibenden Kanäle (außer der zuerst abgetastete) folgen dann in jeder Sequenz in einer bestimmten Reihenfolge, die auf eine deterministische Art und Weise bestimmt werden kann, zum Beispiel durch ein Erhöhen der Kanalnummer vom Startkanalmodulo zu der Anzahl von Kanälen (Modulo 4 in 18). Auf diese Weise resultiert im Beispiel von 18 die Sequenz s1 in der Kanalreihenfolge c0, c1, c2, c3, die Sequenz s2 resultiert in der Kanalreihenfolge c3, c0, c1, c2 und die Sequenz s3 resultiert in der Kanalreihenfolge c1, c2, c3, c0.
  • Anstatt einer deterministischen Auswahl der verbleibenden Kanäle kann hier in anderen Ausführungsformen auch eine zufällige Auswahl von den jeweiligen verbleibenden Kanälen verwendet werden. Beispielsweise ist für die Sequenz s1 c0 zufällig als der erste abzutastende Kanal ausgewählt, der nächste Kanal könnte zufällig von c1, c2, c3 (den verbleibenden Kanälen), der nächste dann von den verbleibenden zwei Kanälen und der letzte als der noch verbleibende Kanal ausgewählt werden. Auf jeden Fall ist auf diese Weise die Kanalreihenfolge weiterhin zufällig, da der Startkanal für jede Sequenz zufällig ist, aber es wird sichergestellt, dass in jeder Sequenz jeder Kanal abgetastet wird.
  • Mit dem Abtastschema von 18 können auch zusätzliche Verzögerungen eingeführt werden, wie oben unter Bezugnahme auf 9 und 10 erläutert wurde. Solche zusätzlichen Verzögerungen können zwischen Sequenzen eingeführt werden, wie in 19 gezeigt, wo zwischen der Sequenz s1 und der Sequenz s2 eine Verzögerung td1 und zwischen der Sequenz s2 und der Sequenz s3 eine Verzögerung td2 eingeführt wird. Wie im Folgenden unter Bezugnahme auf 20 erläutert wird, können diese Verzögerungen td1, td2 eine Scheinkanalabbildung einführen, wie schon unter Bezugnahme auf 4 erläutert wurde, wenn der erste Kanal jeder Sequenz ausgewählt wird, wodurch Verzögerungen erzeugt werden, die ein Vielfaches der Taktperiode sind. Zusätzlich oder alternativ dazu können zusätzliche additive Jitter-Verzögerungen oder analoge Verzögerungen mit einer Granularität eines Bruchteils einer Taktperiode verwendet werden, zum Beispiel für Verzögerungen zwischen wie in 19 gezeigten Sequenzen oder auch als Verzögerungsvariationen zwischen einzelnen Abtastungen.
  • 20 ist ein schematischer Schaltplan, der eine Steuerung gemäß einer Ausführungsform veranschaulicht. Die Steuerung von 20 kann zum Beispiel zum Steuern einer Abtastung, wie in 19 veranschaulicht, verwendet werden. Es versteht sich, dass der schematische Schaltplan von 20 nicht als ein präziser Stromlaufplan angenommen werden soll, aber die allgemeine Funktionsfähigkeit einer solchen Vorrichtung veranschaulichen soll.
  • Die Steuerung von 20 umfasst einen Zufallszahlengenerator 200 mit Länge m zum Erzeugen eines Signalzustands. Der somit erzeugte Signalzustand wird einer Nachschlagtabelle 202 zum Abbilden zugeführt. Die Nachschlagtabelle 202 kann wie in 4 veranschaulicht implementiert sein, indem sie einige Zahlen zu tatsächlichen Kanälen (zum Beispiel die Kanäle c0 bis c3 im Beispiel von 19) abbildet, während andere Zustandswerte zu einem Scheinkanal abgebildet werden. Im Fall des Abbildens auf einen tatsächlichen Kanal repräsentiert dies einen Startkanal (variable_start channel), der für den Start der jeweiligen nächsten Sequenz (zum Beispiel s1 oder s3 in 19) verwendet wird. Im Fall, dass die Abbildung in einem Scheinkanal resultiert, wird dieses Signal als Signal is_dummy über ein Logik-Gatter 201 zum Pseudozufallszahlengenerator 200 bereitgestellt, damit mit dem nächsten Taktpuls eine nächste Nummer erzeugt wird, wodurch eine Verzögerung hervorgerufen wird (zum Beispiel td1, td2 in 19).
  • Der Startkanal wird dann über den Signalspeicher 204 als die abzutastende Kanalnummer ausgegeben.
  • Nachdem der Startkanal abgetastet worden ist, wird die Kanalnummer über eine Berechnung 203 um 1 mod M erhöht, wobei M die Anzahl von Kanälen ist, so dass die anderen Kanäle dann in jeder Sequenz nacheinander nach dem Startkanal folgen, wie in 18 und 19 veranschaulicht ist.
  • Eine Signalaktualisierung zählt die Sequenzen, so dass nachdem eine Sequenz beendet ist, die nächste Sequenz mit einem neuen zufällig gewählten abzutastenden Kanal und möglicherweise einer neuen Verzögerung startet.
  • Wie schon unter Bezugnahmen auf 18 erwähnt wird, können abgesehen von der Berechnung bei 203 andere Methoden, sowohl deterministisch als auch zufällig, zum Auswählen des verbleibenden Kanals nach dem zufällig ausgewählten ersten Kanal eingesetzt werden.
  • In manchen Ausführungsformen kann ein Pseudozufallszahlengenerator, unter Verwendung des wie oben beschriebenen Schemas, eine sehr lange Periode aufweisen oder sogar tatsächlich zufällig sein, was zu einer zufälligen Kanalreihenfolge führt, während weiterhin garantiert wird, dass jeder Kanal einmal in einem gegebenen Zeitrahmen, zum Beispiel jeder Sequenz, abgetastet wird.
  • Als Nächstes werden bezüglich 11 mögliche Wirkungen des Abtastens, wie es oben beschrieben worden ist, in einem Spannungsüberwachungssystem, das als ein beispielhaftes System dient, erklärt. Diese Wirkungen können unter Verwendung von Techniken, wie sie oben beschrieben worden sind, zwischen den Kanälen für das Abtasten und das Einfügen von zusätzlichen Verzögerungen zusammen mit dem Ermitteln einer ausreichenden Anzahl von Abtastwerten vermieden werden.
  • In dem Beispiel nach 11 befindet sich ein DC-Spannungspegel (Gleichspannungspegel) an einer Spannungsschiene auf einem als A bezeichneten Pegel mit Fluktuationen, die durch eine gestrichelte Linie x(t) angegeben sind. Vth ist ein für die Spannungsüberwachung verwendeter Schwellenwert. Ein den Schwellenwert Vth übersteigender DC-Pegel entspricht einer Überspannung, die durch das Spannungsüberwachungssystem detektiert werden soll. In dem Beispiel nach 11 werden die ersten fünf Abtastwerte ermittelt, wie durch die durchgezogenen vertikalen Linien angegeben ist. Diese fünf Abtastwerte sind in dem Beispiel nach 11 im Wesentlichen zufällig beabstandet. Wenn diese Abtastwerte in einen Komparator eingespeist werden, wie mit y(t) und y[n] im unteren Abschnitt der 11 angegeben ist, würde fünfmal eine 1, die ein Übersteigen des Schwellenwerts angibt, und nur einmal eine 0 ausgegeben werden, was eine Überspannung angibt, obwohl tatsächlich keine Überspannung vorhanden ist. Deshalb wird in den Ausführungsformen eine ausreichende Anzahl von Abtastwerten verwendet, um Entscheidungen zu treffen, die dieses Problem vermeiden können. Für ein perfektes zufälliges Abtastschema mit einer konstanten Abtastwahrscheinlichkeit mit der Zeit ist die Wahrscheinlichkeit für eine derartige falsche Entscheidung 2–N, wobei N die Anzahl der Abtastwerte ist, auf der eine Entscheidung basiert, und falls Vth gleich A ist. Bei dem oben erörterten zufälligen Abtastschema kann deshalb unter Verwendung einer ausreichenden Anzahl von Abtastwerten eine Wahrscheinlichkeit einer falschen Entscheidung klein gemacht werden. Die gewählte Anzahl der Abtastwerte kann von einem gewünschten Vertrauensniveau der Entscheidung, d. h. einer gewünschten Wahrscheinlichkeit, dass die Entscheidung richtig ist, abhängig sein.
  • Mit anderen Worten, in einigen Ausführungsformen muss sichergestellt werden, dass eine ausreichend hohe Anzahl von Abtastwerten verwendet wird, um von der erhöhten effektiven Abtastfrequenz der Gleichung (2) bis (5) völlig zu profitieren.
  • Bei den oben erörterten zufälligen Abtastschemata können mit einer einzigen Abtastvorrichtung (z. B. einem einzigen Komparator oder einem einzigen Analog-Digital-Umsetzer (ADC)) mehrere Kanäle abgetastet werden, während das Aliasing verringert oder vermieden werden kann. Dies kann in einigen Ausführungsformen verschiedene Vorteile bereitstellen. In einigen Ausführungsformen kann z. B. ein Integrationsprozess mit anderen Komponenten leichter sein, wie z. B. hinsichtlich des Verbindens, da weniger Schnittstellen erforderlich sein können und/oder die Eingabe-Ausgabe-Strukturen gebündelt und die Hierarchien gut definiert sind.
  • Weiterhin kann in einigen Ausführungsformen die Chipfläche verringert werden, insbesondere wenn eine größere Vielzahl von Kanälen abgetastet werden soll. Dies ist in 12 mit einzelnen Komparatoren als eine Abtastvorrichtung schematisch gezeigt. Eine Kurve 120 zeigt die für jeden Kanal erforderliche Siliciumfläche, falls für jeden Kanal ein separater Komparator bereitgestellt ist, während 121 die erforderliche Siliciumfläche veranschaulicht, wenn ein einziger Komparator mit den Abtastschemata, die oben erörtert worden sind, verwendet wird. Wie ersichtlich ist, spart über einer bestimmten Anzahl von Kanälen C* die Verwendung der oben beschriebenen Techniken mit einem einzigen Komparator Siliciumfläche ein. Dies ist wesentlich, weil bei einem einzigen Komparator jeder zusätzliche Kanal nur einen zusätzlichen Multiplexschalter benötigt, der normalerweise hinsichtlich der erforderlichen Fläche viel kleiner als ein Komparator ist.
  • Weiterhin kann in einigen Ausführungsformen die Verwendung der oben beschriebenen Techniken die Wartung und den Schaltungsentwurf leichter machen. Beim Schaltungsentwurf müssen oft verschiedenen Iterationen mit dem Ziel des Erreichens einer konstanten Verbesserung des Entwurfs ausgeführt werden. Eine hohe Anzahl von Schaltungselementen kann zu einem hohen Aufwand in diesem Prozess führen. Bei dem Bereitstellen einer gemeinsamen Schaltungsanordnung, z. B. einer einzigen Abtastvorrichtung, kann dieser Aufwand verringert werden.
  • Außerdem kann in einigen Ausführungsformen das Testen leichter gemacht sein. Eine zentralisierte Abtastvorrichtung, z. B. ein Analog-Digital-Umsetzer, kann z. B. mit einem eingebauten Selbsttestmerkmal (BIST) ausgerüstet sein, was eine signifikante Zunahme der Testabdeckung und Einsparungen bei den Testzeiten im Vergleich zu einer Herangehensweise ermöglicht, bei der mehrere einzelne Abtastvorrichtungen getestet werden müssen und mit einer Testschaltungsanordnung versehen werden müssen. Weiterhin kann hinsichtlich der auf die Funktionssicherheit bezogenen Themen ein Vorteil erhalten werden. Ein BIST-Mechanismus, wie er oben beschrieben worden ist, kann außerdem während eines Chip-Starts und/oder in regelmäßigen oder unregelmäßigen Intervallen in einem laufenden System ausgeführt werden. Ein Spannungsüberwachungssystem, das die oben beschriebenen Techniken verwendet, kann z. B. als ein unabhängiger Beobachter von Über- und/oder Unterspannungsbedingungen verwendet werden, wobei eine derartige Selbsttest-Herangehensweise das Verhindern latenter Störungen ermöglicht. Mit einer einzigen Abtastvorrichtung sind derartige Selbsttestschemata im Vergleich zu den Herangehensweisen unter Verwendung mehrerer Abtastvorrichtungen signifikant leichter zu implementieren.
  • In einigen Ausführungsformen können die Schwellenspannungen in einem Spannungsüberwachungssystem leichter geändert werden, ohne dass eine zusätzliche Verifikation notwendig ist.
  • Weiterhin vereinfacht eine gemeinsam verwendete Funktionalität (d. h., eine einzige Abtastvorrichtung) die Fehlersuche, wobei sie eine Basis für den Vergleich zwischen verschiedenen Kanälen repräsentiert.
  • Als Nächstes wird eine Anwendung einer Abtast-Steuerung, wie er oben beschrieben worden ist, in einem Spannungsüberwachungssystem ausführlicher beschrieben. Es ist zu erkennen, dass das im Folgenden beschriebene Spannungsüberwachungssystem lediglich als ein Anwendungsbeispiel der oben beschriebenen Abtast-Steuerung dient, wobei die oben beschriebenen Abtast-Steuerung und -Techniken in allen Fällen angewendet werden können, in denen mehrere Eingangssignale in mehreren Kanälen abgetastet werden müssen.
  • 13 veranschaulicht einen Blockschaltplan eines Spannungsüberwachungssystems gemäß einer Ausführungsform. Das Spannungsüberwachungssystem nach 13 umfasst einen Analog-Digital-Umsetzer (ADC) 131 als eine Abtastvorrichtung, die M gemultiplexte Eingangskanäle 130 aufweist.
  • Der Analog-Digital-Umsetzer 131 kann z. B. ein Analog-Digital-Umsetzer mit sukzessiven Approximationsregistern (SAR-Analog-Digital-Umsetzer) oder irgendeine andere geeignete Art eines Analog-Digital-Umsetzers sein. Der Analog-Digital-Umsetzer 131 in der Ausführungsform nach 13 dient dazu, Spannungen in den Eingangskanälen 130 mit vorgegebenen Schwellenwerten zu vergleichen. Insbesondere kann eine digitale Darstellung der Spannung mit einem digitalen Wert verglichen werden. Der Analog-Digital-Umsetzer 131 kann z. B. in einigen Ausführungsformen eine Auflösung von N Bits aufweisen. In anderen Ausführungsformen können 1-Bit-Werte ausgegeben werden, die das Ergebnis eines Vergleichs des N-Bit-Werts mit einem Schwellenwert sein können. Derartige Schwellenwerte können durch einen Schwellenwertspeicher 133, der die Schwellenwerte für verschiedene Kanäle speichert, in Abhängigkeit von einem Signal Signal_nr bereitgestellt werden. Eine Steuerung 135 dient zum zufälligen Planen des Abtastens (d. h., zur Abtaststeuerung) und zum anderweitigen Steuern des Analog-Digital-Umsetzers über einen ADC-Steuerkanal. Der Analog-Digital-Umsetzer gibt dann bekannt, ob das analoge Eingangssignal des jeweiligen Abtastkanals größer als die zu dem Schwellenwert äquivalente Spannung ist, so dass der Analog-Digital-Umsetzer in diesem Fall im Wesentlichen als ein Komparator arbeitet. Abgesehen von den verschiedenen Ausgaben unterscheiden sich die beiden Herangehensweisen (die vollständige Umsetzung oder das Vergleichen mit einem Schwellenwert) hauptsächlich in dem für die Umsetzung erforderlichen Zeitraum. Für einen SAR-Analog-Digital-Umsetzer ist z. B. die Umsetzung mit einem Vergleich (einer schnellen Vergleichsumsetzung) im Idealfall im Vergleich zu der normalen vollständigen Umsetzung N-mal schneller. Der Start eines Selbsttestes kann durch ein Signal von der Steuerung 135 an den Analog-Digital-Umsetzer 131 gesteuert sein, wobei das Ergebnis (in Ordnung oder nicht in Ordnung) über den ADC-Steuerkanal zur Steuerung 135 rückgekoppelt werden kann.
  • In 17 ist die Struktur eines derartigen SAR-Analog-Digital-Filters veranschaulicht. Über einen Multiplexer 171 werden die Spannungen in den verschiedenen Eingangskanälen (z. B. 130 in 13) einer Abtast-Halte-Schaltung 172 bereitgestellt, die die Eingangswerte abtastet und sie hält, d. h., die bis zum nächsten Abtastzeitpunkt eine konstante Ausgabe als den abgetasteten Wert bereitstellt. Eine Ausgabe der Abtast-Halte-Schaltung 172 wird in einen positiven Eingang eines Komparators 174 eingegeben. Eine Ausgabe des Komparators 174 wird einem sukzessiven Approximationsregister 170 bereitgestellt. Ein Digital-Analog-Umsetzer 173 stellt einen Schwellenwert Vth in analoger Form einem Negativen des Komparators 174 bereit. Die Eingabe in den Digital-Analog-Umsetzer 173 kann basierend auf einem z. B. durch den Speicher 133 bereitgestellten Schwellenwert modifiziert werden, um einen schnellen Vergleich zu ermöglichen, wie oben erklärt worden ist.
  • In anderen Ausführungsformen können andere Typen von Analog-Digital-Umsetzern als SAR-Analog-Digital-Umsetzer verwendet werden. Falls jedoch das Ergebnis eines Vergleichs benötigt wird, können die SAR-Analog-Digital-Umsetzer hinsichtlich der Geschwindigkeit und der Flächenanforderungen am effektivsten sein. Bei anderen Typen von Analog-Digital-Umsetzern kann ein zusätzlicher Komparator benötigt werden, um das Ausgangsergebnis des Analog-Digital-Umsetzers mit einem gewünschten Schwellenwert zu vergleichen.
  • Die Steuerung 135 steuert das Abtasten der Eingangssignale in den Eingangskanälen 130 über den ADC-Steuerkanal und ein Signal Kanal Nr. Ein Signal über den ADC-Steuerkanal kann z. B. einen Schalter schließen, um einen der Kanäle 130 mit dem Analog-Digital-Umsetzer 131 zu verbinden. Ein weiteres Signal kann den Schalter veranlassen, sich abermals zu öffnen, und kann die Umsetzung des so abgetasteten Werts verursachen. Das Kanal_nr wählt den zu schließenden Schalter, d. h., welcher Kanal abgetastet werden soll. Die Steuerung kann so sein, wie bezüglich der 3 bis 11 erklärt worden ist, d. h., ein zufälliges Schalten zwischen den Kanälen mit eingefügten zusätzlichen additiven und/oder Jitter-Typ-Verzögerungen, z. B. einer Taktperiode entsprechenden Verzögerungen, wie bezüglich 9 erklärt worden ist, oder zusätzlichen Verzögerungen, z. B. analogen Verzögerungen, die kleiner als eine Taktperiode sind, wie bezüglich 10 erklärt worden ist. Durch das Verwenden derartiger zufälliger Abtastschemata kann das Aliasing ohne die Verwendung analoger Antialiassingfilter verringert oder abgeschwächt werden.
  • Das Signal Signal_nr kann im Wesentlichen dem Kanal_nr entsprechen, wobei es die Auswahl des jeweiligen Schwellenwerts und die Auswahl eines jeweiligen Ausgangskanals eines Filters 132, das einen Multiplexer umfasst und die den Eingangssignalen in den Eingangskanälen 130 entsprechenden Ausgangssignale über einen jeweiligen Ausgangskanal 136 ausgibt, steuert. Das Filter 132 kann ein Deglitch-Filter umfassen (wobei ein Beispiel später beschrieben wird).
  • In der Ausführungsform nach 13 weist jeder Eingangskanal 130 wenigstens einen, aber möglicherweise mehr als einen zugeordneten Ausgangskanal 136 auf. Die Ausgangsignale in den Ausgangskanälen 136 in der Ausführungsform nach 13 sind virtuelle Darstellungen der Ausgabe eines diskreten Komparators (der durch den ADC 131 mit entsprechenden durch 133 bereitgestellten Schwellenwerten implementiert ist). Deshalb kann es ähnlich zu einem wirklichen Komparator unabhängige Abfall- und Anstiegs-Schwellenwerte geben, falls ihr Unterschied eine Hysterese bildet. Eine derartige Hysterese erhöht in einigen Ausführungsformen die Unempfindlichkeit gegen Rauschen, wenn sich eine Spannung in einem jeweiligen Eingangskanal nah bei einem jeweiligen Schwellenwert befindet. Die Hysterese kann durch das Modifizieren der Schwellenwerte eingestellt werden, was durch das Filter 132 gesteuert sein kann, wie in 13 gezeigt ist.
  • Als Nächstes wird das Filter 132 bezüglich der 14 und 15 ausführlicher beschrieben.
  • 14 veranschaulicht eine ”Kanal- und Signalhierarchie”, d. h., sie veranschaulicht, wie verschiedene Kanäle und Signale und ihre Eigenschaften voneinander abhängen. Der Analog-Digital-Umsetzer (z. B. 131 in 13) empfängt Signale von mehreren Kanälen (z. B. 130 in 13). Für jeden der Kanäle werden ein oder mehrere Ausgangssignale ausgegeben (z. B. in den Ausgangskanälen 136 nach 13). Jedes Ausgangssignal wird im Wesentlichen basierend auf einem Vergleich mit einem Schwellenwert erzeugt, der eine Hysterese aufweisen kann, so dass ein Anstiegs-Schwellenwert (das Ausgangssignal ändert den Zustand, wenn das Eingangssignal in dem Kanal über den Anstiegs-Schwellenwert ansteigt) und ein Abfall-Schwellenwert (das Ausgangssignal ändert abermals den Zustand, wenn das Eingangssignal unter den Abfall-Schwellenwert fällt) bereitgestellt werden. Entsprechend kann ein Deglitch-Filter einen Anstiegs-Deglitch-Zeitraum und einen Abfall-Deglitch-Zeitraum verwenden. Der Anstiegs- und der Abfall-Deglitch-Zeitraum definieren eine Filterfunktion des Ausgangssignals. Sie spezifizieren, wie lange der Ausgang des Analog-Digital-Umsetzers 131 (d. h., der effektive Komparatorausgang) stabil bleiben muss, damit sich der Filterausgang ändert. Es können verschiedene Anstiegs- und Abfall-Deglitch-Zeiträume verwendet werden, um sie an die Strenge einer Bedingung (z. B. die Strenge einer Überspannung) anzupassen, wobei sie aber außerdem die Unempfindlichkeit gegen Störungen beeinflussen, um keine falsche Entscheidung zu treffen. Das Schwellenwert-Vergleichsergebnis muss während eines Zeitraums tdeglitch konstant sein, der den Anstiegs-Deglitch-Zeiträumen entspricht, falls der Anstiegs-Schwellenwert überschritten wird, oder dem Abfall-Deglitch-Zeitraum entspricht, falls das Eingangssignal unter den Abfall-Schwellenwert fällt, um es zum Ausgang des Filters fortzupflanzen. Andernfalls behält der Filterausgang seinen vorhergehenden Wert. Falls ein Abtastwert des Eingangssignals mit einem anderen Wert auftritt, bevor tdeglitch vorbei ist, wird ein interner Zustand des Filters zurückgesetzt, wobei der Prozess von Neuem beginnt. Dieses Verhalten führt zu einem Quasi-Tiefpassfilterverhalten des Deglitch-Filters.
  • 15 zeigt ein Implementierungsbeispiel eines geeigneten Deglitch-Filters. Das Filter nach 15 weist einen Eingangsanschluss 150 und einen Ausgangsanschluss 155 auf. Ein Exklusiv-oder-Gatter (XOR-Gatter) 151 empfängt sowohl ein Signal am Eingangsanschluss 150 als auch ein Signal vom Ausgangsanschluss 155. Ein Ausgang des XOR-Gatters 150 wird in einen Zählereingang eines Zählers 152 eingespeist. Ein invertierter Ausgang des XOR-Gatters 151 wird einem Rücksetzeingang des Zählers 152 bereitgestellt. Solange wie der Eingang 150 und der Ausgang 155 den gleichen Wert aufweisen, ist ein Ausgang des XOR-Gatters 151 0, was den Zähler 152 zurücksetzt. Falls sich das Eingangssignal am Eingang 150 dann ändert, wird eine logische Eins an den Zählereingang des Zählers 152 angelegt, wobei der Zähler 152 das Zählen bei jeder Taktperiode eines dem Zähler 152 bereitgestellten Taktsignals beginnt, wobei dem Rücksetzeingang des Zählers 152 eine logische Null bereitgestellt wird, was ein Rücksetzen verhindert. Sobald der Zählerwert einen Überlaufwert (der dem durchschnittlichen Deglitch-Zeitraum tdeglitch entspricht) erreicht, steuert der Überlaufausgang des Zählers 152 einen Multiplexer 153, um das Signal am Eingang 150 an einen Dateneingang D eines D-Flipflops (das außerdem als ein D-Signalspeicher bezeichnet wird) 154 anzulegen. Nach einer Taktperiode wird dieses Signal dann um Ausgang 155 weitergeleitet. Dies verursacht, dass das Ausgangssignal das gleiche wie das Eingangssignal ist, was das Rücksetzen des Zählers 152 und ein Rücksetzen des Überlaufsignals verursacht, was den Multiplexer 153 schaltet, um den Ausgang Q des D-Flipflops 154 mit dem Dateneingang D des D-Flipflops 154 zu verbinden. Dies hält das Ausgangssignal am Ausgang 155 auf demselben Wert. Wenn sich das Eingangssignal 150 abermals ändert, beginnt das Zählen von Neuem.
  • Wie bereits erklärt worden ist, kann die Steuerung 135 implementiert sein, wie oben erklärt worden ist, um eine zufällige Planung auszuführen. Es gibt verschiedene Möglichkeiten, wie die erzeugten Signale (wie z. B. bezüglich der 6 bis 10 erklärt worden ist) verwendet werden können, um das Abtasten zu steuern. In einer Herangehensweise wählt die Steuerung 135 die Signale direkt. Dann wird der entsprechende Kanal abgetastet und durch den ADC 131 mit dem jeweiligen Schwellenwert umgesetzt. Danach wird ein weiteres Signal gewählt, wobei die Umsetzung von Neuem gestartet wird. Diese Herangehensweise kann vorteilhaft sein, wo die Ausgangssignale, die demselben Eingangskanal zugeordnet sind, verschiedene durchschnittliche Abtastfrequenzen erfordern.
  • In einer weiteren Herangehensweise wählt die Steuerung 135 einen Kanal, wobei sie ihn über den Analog-Digital-Umsetzer 131 abtastet und die Umsetzungen sukzessive für alle dem Eingangskanal zugeordnete Ausgangskanäle 136 ausgeführt werden (für einen Eingangskanal können z. B. zwei Vergleiche mit verschiedenen Schwellenwerten ausgeführt werden, einer, um eine mögliche Überspannung zu detektieren, und einer, um eine mögliche Unterspannung zu detektieren). Bei dieser Herangehensweise muss der für das Abtasten erforderliche Zeitraum nur einmal pro Eingangskanal und nicht einmal pro Ausgangssignal aufgewendet werden. Die Reihenfolge, in der der Vergleich mit den Schwellenwerten ausgeführt wird, kann beliebig sein, da die abgetastete Spannung intern in dem Analog-Digital-Umsetzer 131 gehalten wird. Die folgende Herangehensweise ist insbesondere vorteilhaft, falls viele Umsetzungen mit verschiedenen Schwellenwerten an einem Kanal ausgeführt werden müssen, insbesondere falls sie länger als eine vollständige Umsetzung in einen M-Bit-Wert dauern. In diesem Fall kann eine vollständige Umsetzung in einen N-Bit-Wert tatsächlich ausgeführt werden, gefolgt von digitalen Vergleichen im digitalen Bereich auf der Grundlage des Umsetzungsergebnisses mit voller Auflösung. Für einen idealen N-Bit-ADC mit sukzessiven Approximationsregistern würden mehr als N Ausgänge, die einem Kanal zugeordnet sind, erforderlich sein, um die vollständige Umsetzung für diesen Kanal schneller zu machen.
  • Die Verwendung eines Pseudozufallsgenerators, wie vorher erklärt worden ist, kann verwendet werden, um sicherzustellen, dass ausreichend Abtastwerte während eines Zeitraums abgetastet werden, innerhalb dessen das Spannungsüberwachungssystem reagieren muss. Für Sicherheitsanwendungen muss ein Spannungsüberwachungssystem z. B. innerhalb eines vorgegebenen Zeitrahmens reagieren. Mit wirklichen Zufallszahlen kann ein spezieller Kanal während eines langen Zeitraums nicht abgetastet werden. Die Wahrscheinlichkeit, dass ein Kanal nicht abgetastet wird, geht mit der Zeit exponentiell gegen 0, wobei aber nicht garantiert werden kann, dass ein Kanal tatsächlich innerhalb des gegebenen Zeitraums abgetastet wird. Ein Pseudozufallszahlengenerator erzeugt eine deterministische Folge, die eine Zufallsfolge approximiert. Wenn wie in der oben beschriebenen Ausführungsform mit einem linearen Rückkopplungsschieberegister ein derartiger Pseudozufallsgenerator erzeugt wird, ermöglicht die deterministische Art, die Zeitsteuerungs- und Antialiasingeigenschaften nicht nur im Durchschnitt, sondern außerdem für den schlimmsten Fall zu garantieren.
  • Anstelle eines Analog-Digital-Umsetzers, insbesondere eines SAR-ADC, können außerdem andere Abtastkomponenten verwendet werden, z. B. Komparatoren mit variierendem Schwellenwert. Eine entsprechende beispielhafte Ausführungsform ist in 16 veranschaulicht. In 16 sind mehrere Eingangskanäle über einen Multiplexer (der als ein Schalter dargestellt ist) 161 wählbar, um in einen positiven Eingang eines Komparators 160 eingespeist zu werden. Weiterhin werden durch mehrere Spannungsquellen 162 mehrere Schwellenspannungen erzeugt. Eine Schwellenspannung der mehreren Schwellenspannungen Vth, 1 ..., Vth, N kann über einen Multiplexer 162, der außerdem als ein Schalter dargestellt ist, gewählt werden. Die Multiplexer 161, 162 können durch eine Abtast-Steuerung gesteuert sein, wie oben erklärt worden ist, um ein zufälliges Abtasten auszuführen, wie oben erklärt worden ist. Eine Ausgabe, die das Ergebnis des Vergleichs repräsentiert, wird an einem Ausgang 163 bereitgestellt. Diese Ausgabe kann einer Deglitch-Filterung unterworfen werden und zu mehreren Ausgangssignalen gemultiplext werden, wie oben erklärt worden ist.
  • Gemäß einiger Ausführungsformen werden die folgenden nicht einschränkenden Beispiele bereitgestellt:
    • Beispiel 1. Vorrichtung zum Abtasten von Eingangssignalen, die Folgendes umfasst: mehrere Eingangskanäle, die eingerichtet sind, mehrere Eingangssignale zu empfangen, eine Abtastvorrichtung, die eingerichtet ist, ein Eingangssignal in einem der mehreren Eingangskanäle selektiv abzutasten, und eine Abtast-Steuerung, wobei die Abtast-Steuerung eingerichtet ist, die Abtastvorrichtung zu steuern, so dass die Abtastvorrichtung Eingangssignale von den mehreren Kanälen mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen, um ungleichmäßige Abtastperioden zwischen den einzelnen Abtastungen bereitzustellen, sequentiell abtastet.
    • Beispiel 2. Vorrichtung nach Beispiel 1, wobei die Abtast-Steuerung einen Pseudozufallszahlengenerator umfasst, wobei die zufällige Kanalreihenfolge und/oder die zusätzlichen Verzögerungen auf durch den Pseudozufallszahlengenerator erzeugten Zufallszahlen basieren.
    • Beispiel 3. Vorrichtung nach Beispiel 2, wobei der Pseudozufallszahlengenerator ein lineares Rückkopplungsschieberegister umfasst.
    • Beispiel 4. Vorrichtung nach Beispiel 2 oder 3, wobei die Abtast-Steuerung eine Kanalabbildungseinrichtung umfasst, die eingerichtet ist, die durch den Pseudozufallszahlengenerator erzeugte Zufallszahl auf die mehreren Eingangskanäle abzubilden.
    • Beispiel 5. Vorrichtung nach Beispiel 4, wobei wenigstens einige der Pseudozufallszahlen auf Scheinkanäle abgebildet werden, was die zusätzlichen Verzögerungen verursacht.
    • Beispiel 6. Vorrichtung nach einem der Beispiele 4–5, wobei die Kanalabbildungseinrichtung eine Nachschlagtabelle umfasst.
    • Beispiel 7. Vorrichtung nach einem der Beispiele 1–5, wobei die zusätzlichen Verzögerungen Verzögerungen umfassen, die ganzzahlige Vielfache einer Taktperiode eines Takts, der die Vorrichtung taktet, sind, und eine nicht durch die zusätzliche Verzögerung modifizierte Abtastperiode ein ganzzahliges Vielfaches der Taktperiode ist.
    • Beispiel 8. Vorrichtung nach einem der Beispiele 1–7, wobei die zusätzlichen Verzögerungen analoge Verzögerungen mit einer Dauer, die kleiner als eine Taktperiode eines Takts, der die Vorrichtung taktet, ist, umfassen.
    • Beispiel 9. Vorrichtung nach einem der Beispiele 1–8, wobei die Abtastvorrichtung einen Komparator umfasst.
    • Beispiel 10. Vorrichtung nach Beispiel 9, die ferner mehrere Schwellenwertquellen umfasst, wobei die mehreren Schwellenwertquellen basierend auf einem Signal von der Abtast-Steuerung wahlweise an den Komparator koppelbar sind.
    • Beispiel 11. Vorrichtung nach einem der Beispiele 1–10, wobei die Abtast-Steuerung eingerichtet ist, das Abtasten so zu steuern, dass das Abtasten in mehreren sukzessiven Sequenzen stattfindet, wobei ein erster Kanal in jeder Sequenz zufällig ausgewählt wird und wobei jeder der mehreren Kanäle außer dem ersten Kanal wenigstens einmal in der Sequenz auftritt.
    • Beispiel 12. Vorrichtung nach Beispiel 11, wobei die verbleibenden Kanäle nach dem ersten Kanal deterministisch ausgewählt werden.
    • Beispiel 13. Vorrichtung nach einem der Beispiele 1–12, wobei die Abtastvorrichtung einen Analog-Digital-Umsetzer umfasst.
    • Beispiel 14. Vorrichtung nach Beispiel 13, wobei der Analog-Digital-Umsetzer einen Analog-Digital-Umsetzer mit sukzessiven Approximationsregistern umfasst.
    • Beispiel 15. Vorrichtung nach einem der Beispiele 1–14, die ferner ein Deglitch-Filter, das an einen Ausgang der Abtastvorrichtung gekoppelt ist, umfasst.
    • Beispiel 16. Vorrichtung nach einem der Beispiele 1–15, wobei die Vorrichtung mehrere Ausgangskanäle umfasst, wobei jeder Eingangskanal wenigstens einem Auslasskanal zugeordnet ist.
    • Beispiel 17. Vorrichtung nach einem der Beispiele 1–16, wobei die Abtast-Steuerung eingerichtet ist, einen eingebauten Selbsttest der Abtastvorrichtung zu starten.
    • Beispiel 18. Vorrichtung nach einem der Beispiele 1–17, wobei die zusätzlichen Verzögerungen additive Verzögerungen und/oder Jitter-artige Verzögerungen umfassen.
    • Beispiel 19. Spannungsüberwachungssystem, das Folgendes umfasst: eine Vorrichtung, wie sie in einem der Beispiele 1–18 definiert ist, wobei die mehreren Eingangskanäle mehreren zu überwachenden Spannungen zugeordnet sind.
    • Beispiel 20. System nach Beispiel 19, das ferner einen Schwellenwertspeicher umfasst, um variable Schwellenwerte bereitzustellen, wobei die Abtastvorrichtung eingerichtet ist, die Spannungen in den mehreren Eingangskanälen mit einem jeweiligen Schwellenwert, der in dem Schwellenwertspeicher gespeichert ist, zu vergleichen.
    • Beispiel 21. System nach Beispiel 20, wobei für jeden Vergleich ein erster Schwellenwert und ein zweiter Schwellenwert, um eine Hysterese bereitzustellen, bereitgestellt sind.
    • Beispiel 22. Verfahren, das Folgendes umfasst: Bereitstellen von Eingangssignalen in mehreren Kanälen, sequentielles Abtasten der Eingangssignale mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen zwischen den Abtastungen, um ungleichmäßige Abtastperioden bereitzustellen, und Ausgeben der abgetasteten Eingangssignale.
    • Beispiel 23. Verfahren nach Beispiel 22, wobei das sequentielle Abtasten des Eingangssignals mit einer zufälligen Kanalreihenfolge ein zufälliges wiederholtes Auswählen eines ersten Kanals der mehreren Kanäle zum Abtasten und dann ein Auswählen der verbleibenden Kanäle der mehreren Kanäle außer dem ersten Kanal zum Abtasten umfasst.
  • Wie aus den obigen Erklärungen ersichtlich ist, sind mehrere Modifikationen und Variationen möglich. Deshalb sind die oben beschriebenen Ausführungsformen in keiner Weise als einschränkend auszulegen.

Claims (20)

  1. Vorrichtung zum Abtasten von Eingangssignalen, die Folgendes umfasst: mehrere Eingangskanäle, die eingerichtet sind, mehrere Eingangssignale zu empfangen, eine Abtastvorrichtung, die eingerichtet ist, ein Eingangssignal in einem der mehreren Eingangskanäle selektiv abzutasten, und eine Abtast-Steuerung, wobei die Abtast-Steuerung eingerichtet ist, die Abtastvorrichtung zu steuern, so dass die Abtastvorrichtung Eingangssignale von den mehreren Kanälen mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen, um ungleichmäßige Abtastperioden zwischen den einzelnen Abtastungen bereitzustellen, sequentiell abtastet.
  2. Vorrichtung nach Anspruch 1, wobei die Abtast-Steuerung einen Pseudozufallszahlengenerator umfasst, wobei die zufällige Kanalreihenfolge und/oder die zusätzlichen Verzögerungen auf durch den Pseudozufallszahlengenerator erzeugten Zufallszahlen basieren.
  3. Vorrichtung nach Anspruch 2, wobei der Pseudozufallszahlengenerator ein lineares Rückkopplungsschieberegister umfasst.
  4. Vorrichtung nach Anspruch 2 oder 3, wobei die Abtast-Steuerung eine Kanalabbildungseinrichtung umfasst, die eingerichtet ist, die durch den Pseudozufallszahlengenerator erzeugte Zufallszahl auf die mehreren Eingangskanäle abzubilden.
  5. Vorrichtung nach Anspruch 4, wobei wenigstens einige der Pseudozufallszahlen auf Scheinkanäle abgebildet werden, was die zusätzlichen Verzögerungen verursacht.
  6. Vorrichtung nach einem der Ansprüche 4–5, wobei die Kanalabbildungseinrichtung eine Nachschlagtabelle umfasst.
  7. Vorrichtung nach einem der Ansprüche 1–6, wobei die zusätzlichen Verzögerungen Verzögerungen umfassen, die ganzzahlige Vielfache einer Taktperiode eines Takts, der die Vorrichtung taktet, sind, und eine nicht durch die zusätzliche Verzögerung modifizierte Abtastperiode ein ganzzahliges Vielfaches der Taktperiode ist.
  8. Vorrichtung nach einem der Ansprüche 1–7, wobei die zusätzlichen Verzögerungen analoge Verzögerungen mit einer Dauer, die kleiner als eine Taktperiode eines Takts, der die Vorrichtung taktet, ist, umfassen.
  9. Vorrichtung nach einem der Ansprüche 1–8, wobei die Abtastvorrichtung einen Komparator umfasst, wobei die Vorrichtung ferner mehrere Schwellenwertquellen umfasst, wobei die mehreren Schwellenwertquellen basierend auf einem Signal von der Abtast-Steuerung wahlweise an den Komparator koppelbar sind.
  10. Vorrichtung nach einem der Ansprüche 1–9, wobei die Abtast-Steuerung eingerichtet ist, das Abtasten so zu steuern, dass das Abtasten in mehreren sukzessiven Sequenzen stattfindet, wobei ein erster Kanal in jeder Sequenz zufällig ausgewählt wird und wobei jeder der verbleibenden Kanäle der mehreren Kanäle außer dem ersten Kanal wenigstens einmal in der Sequenz auftritt.
  11. Vorrichtung nach Anspruch 10, wobei die verbleibenden Kanäle nach dem ersten Kanal deterministisch ausgewählt werden.
  12. Vorrichtung nach einem der Ansprüche 1–11, die ferner ein Deglitch-Filter, das an einen Ausgang der Abtastvorrichtung gekoppelt ist, umfasst.
  13. Vorrichtung nach einem der Ansprüche 1–12, wobei die Vorrichtung mehrere Ausgangskanäle umfasst, wobei jeder Eingangskanal wenigstens einem Ausgangskanal zugeordnet ist.
  14. Vorrichtung nach einem der Ansprüche 1–13, wobei die Abtast-Steuerung eingerichtet ist, einen eingebauten Selbsttest der Abtastvorrichtung zu starten.
  15. Vorrichtung nach einem der Ansprüche 1–14, wobei die zusätzlichen Verzögerungen additive Verzögerungen und/oder Jitter-artige Verzögerungen umfassen.
  16. Spannungsüberwachungssystem, das Folgendes umfasst: eine Vorrichtung, wie sie in einem der Ansprüche 1–15 definiert ist, wobei die mehreren Eingangskanäle mehreren zu überwachenden Spannungen zugeordnet sind.
  17. System nach Anspruch 16, das ferner einen Schwellenwertspeicher umfasst, um variable Schwellenwerte bereitzustellen, wobei die Abtastvorrichtung eingerichtet ist, die Spannungen in den mehreren Eingangskanälen mit einem jeweiligen Schwellenwert, der in dem Schwellenwertspeicher gespeichert ist, zu vergleichen.
  18. System nach Anspruch 17, wobei für jeden Vergleich ein erster Schwellenwert und ein zweiter Schwellenwert, um eine Hysterese bereitzustellen, bereitgestellt sind.
  19. Verfahren, das Folgendes umfasst: Bereitstellen von Eingangssignalen in mehreren Kanälen, sequentielles Abtasten der Eingangssignale mit einer zufälligen Kanalreihenfolge und zusätzlichen Verzögerungen zwischen den Abtastungen, um ungleichmäßige Abtastperioden bereitzustellen, und Ausgeben der abgetasteten Eingangssignale.
  20. Verfahren nach Anspruch 19, wobei das sequentielle Abtasten des Eingangssignals mit einer zufälligen Kanalreihenfolge ein zufälliges wiederholtes Auswählen eines ersten Kanals der mehreren Kanäle zum Abtasten und dann ein Auswählen der verbleibenden Kanäle der mehreren Kanäle außer dem ersten Kanal zum Abtasten umfasst.
DE102016119750.5A 2015-10-26 2016-10-17 Vorrichtungen und Verfahren zur Mehrkanalabtastung Pending DE102016119750A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015118247.5 2015-10-26
DE102015118247 2015-10-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/296,940 US10411883B2 (en) 2015-10-26 2016-10-18 Devices and methods for multi-channel sampling

Publications (1)

Publication Number Publication Date
DE102016119750A1 true DE102016119750A1 (de) 2017-04-27

Family

ID=58490283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016119750.5A Pending DE102016119750A1 (de) 2015-10-26 2016-10-17 Vorrichtungen und Verfahren zur Mehrkanalabtastung

Country Status (2)

Country Link
US (1) US10411883B2 (de)
DE (1) DE102016119750A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016119750A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Ag Vorrichtungen und Verfahren zur Mehrkanalabtastung
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726019A (en) * 1986-02-28 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Digital encoder and decoder synchronization in the presence of late arriving packets
US6324558B1 (en) * 1995-02-14 2001-11-27 Scott A. Wilber Random number generator and generation method
GB2315647B (en) * 1996-07-23 2001-02-21 Roke Manor Research Randomised code acquisition
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
US6792542B1 (en) * 1998-05-12 2004-09-14 Verance Corporation Digital system for embedding a pseudo-randomly modulated auxiliary data sequence in digital samples
US6957341B2 (en) * 1998-05-14 2005-10-18 Purdue Research Foundation Method and system for secure computational outsourcing and disguise
JP2000106550A (ja) * 1998-09-29 2000-04-11 Fujitsu Ltd データ通信装置
US6188294B1 (en) * 1999-05-12 2001-02-13 Parthus Technologies, Plc. Method and apparatus for random sequence generator
JP3440886B2 (ja) * 1999-06-16 2003-08-25 日本電気株式会社 波長多重光伝送システム
EP1126707A4 (de) * 1999-08-19 2002-05-02 Sony Corp Übertragungsverfahren und empfänger
DE10003472C1 (de) * 2000-01-27 2001-04-26 Infineon Technologies Ag Zufallszahlengenerator
JP4683442B2 (ja) * 2000-07-13 2011-05-18 富士通フロンテック株式会社 処理装置および集積回路
DE10038327A1 (de) * 2000-08-05 2002-02-14 Philips Corp Intellectual Pty Integrierter Schaltkreis mit Selbsttest-Schaltung
FR2813474B1 (fr) * 2000-08-28 2002-12-13 Commissariat Energie Atomique Procede de reception non coherente dp-mok avec combinaison de trajets multiples et recepteur correspondant
AU2411902A (en) * 2000-11-28 2002-06-11 Sanyo Electric Co Data terminal for managing ciphered content data and license acquired by software
JP3516142B2 (ja) * 2001-06-12 2004-04-05 ソニー株式会社 記録媒体の記録装置及び記録方法、記録媒体の再生装置及び再生方法、データ出力方法並びにデータ復号方法、
JP3729163B2 (ja) * 2001-08-23 2005-12-21 セイコーエプソン株式会社 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器
CA2407242C (en) * 2001-10-10 2011-05-31 David I. Havelock Aggregate beamformer for use in a directional receiving array
US20030069717A1 (en) * 2001-10-10 2003-04-10 Havelock David I. Aggregate beamformer for use in a directional receiving array
ITVA20010033A1 (it) * 2001-10-12 2003-04-14 St Microelectronics Srl Circuito di generazione di una sequenza casuale di bit.
US7177430B2 (en) * 2001-10-31 2007-02-13 Portalplayer, Inc. Digital entroping for digital audio reproductions
US7046181B2 (en) * 2001-11-21 2006-05-16 Analog Devices, Inc. 2n-1 Shuffling network
DE60212795T2 (de) * 2002-01-17 2007-06-28 Institute Of Electronics And Computer Science Of Latvia, Riga Verfahren und Gerät zur Alias unterdrückenden Digitalisierung von Hochfrequenzanalogsignalen
US7132959B2 (en) * 2003-03-05 2006-11-07 Diablo Controls, Inc. Non-interfering vehicle detection
DE10344327B3 (de) * 2003-09-24 2005-06-09 Infineon Technologies Ag Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl
US7362790B2 (en) * 2004-05-07 2008-04-22 Samsung Electronics Co., Ltd. Apparatus and method for generating pseudo-replica signals in a CDMA communication system
US7508750B2 (en) * 2004-05-07 2009-03-24 Samsung Electronics Co., Ltd. Apparatus and method for improving signal-to-noise ratio in a multi-carrier CDMA communication system
US7505427B2 (en) * 2004-05-07 2009-03-17 Samsung Electronics Co., Ltd. Apparatus and method for improving signal-to-noise ratio in a multi-carrier CDMA communication system
US8065532B2 (en) * 2004-06-08 2011-11-22 Hrl Laboratories, Llc Cryptographic architecture with random instruction masking to thwart differential power analysis
US8307354B2 (en) * 2004-06-28 2012-11-06 Panasonic Corporation Program creation device, program test device, program execution device, information processing system
DE102004047425B4 (de) * 2004-09-28 2007-06-21 Micronas Gmbh Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
JP2008165983A (ja) * 2005-02-28 2008-07-17 Toyota Motor Corp 燃料電池状態モニタ装置及び方法
US7015853B1 (en) * 2005-03-09 2006-03-21 Cirrus Logic, Inc. Data converter with reduced differential nonlinearity
US7209061B2 (en) * 2005-03-30 2007-04-24 Silicon Laboratories, Inc. Method and system for sampling a signal
US7613264B2 (en) * 2005-07-26 2009-11-03 Lsi Corporation Flexible sampling-rate encoder
US7890561B2 (en) * 2005-08-16 2011-02-15 International Business Machines Corporation Random number generator
FR2896057A1 (fr) * 2006-01-12 2007-07-13 St Microelectronics Sa Procede et dispositif de generation d'un nombre aleatoire dans un peripherique usb
WO2007087823A1 (de) * 2006-01-31 2007-08-09 Siemens Enterprise Communications Gmbh & Co. Kg Verfahren und anordnungen zur audiosignalkodierung
KR100821938B1 (ko) * 2006-04-14 2008-04-15 삼성전자주식회사 무선통신시스템에서 상향링크 주파수 옵셋 추정 장치 및방법
US7847651B2 (en) * 2006-06-14 2010-12-07 Samsung Electronics Co., Ltd. Method of and apparatus to generate pulse width modulated signal from sampled digital signal by chaotic modulation
US7904494B2 (en) * 2006-12-08 2011-03-08 International Business Machines Corporation Random number generator with random sampling
US7761764B2 (en) * 2007-01-12 2010-07-20 Samsung Electronics Co., Ltd. System and method for self-test of integrated circuits
US8149956B1 (en) * 2007-04-23 2012-04-03 The United States Of America As Represented By The Secretary Of The Army Method of automated demodulation and classification of phase-shift-keying signals using hysteretic differential zero-crossing time samples
US20090016523A1 (en) * 2007-07-12 2009-01-15 Atmel Corporation Masking and Additive Decomposition Techniques for Cryptographic Field Operations
US8559625B2 (en) * 2007-08-07 2013-10-15 Inside Secure Elliptic curve point transformations
DE102007040343B4 (de) * 2007-08-27 2010-12-30 Siemens Ag Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
KR101481572B1 (ko) * 2007-10-19 2015-01-26 삼성전자주식회사 난수 발생 장치
TWI362611B (en) * 2007-12-12 2012-04-21 Phison Electronics Corp Random number generator and random number generating method thereof
US8111734B2 (en) * 2008-01-14 2012-02-07 The Boeing Company Device and method for fast transition from preamble synchronization to data demodulation in direct sequence spread spectrum (DSSS) communications
US7671605B2 (en) * 2008-01-17 2010-03-02 Agilent Technologies, Inc. Large signal scattering functions from orthogonal phase measurements
US7777660B2 (en) * 2008-09-09 2010-08-17 Mediatek Inc. Multi-channel sampling system and method
CN101615394B (zh) * 2008-12-31 2011-02-16 华为技术有限公司 分配子帧的方法和装置
US8886692B2 (en) * 2009-02-09 2014-11-11 Samsung Electronics Co., Ltd. Apparatus for generating random number
KR101579837B1 (ko) * 2009-02-09 2015-12-24 삼성전자주식회사 난수 발생 장치 및 난수 발생 방법
US8428102B2 (en) * 2009-06-08 2013-04-23 Harris Corporation Continuous time chaos dithering
US8428103B2 (en) * 2009-06-10 2013-04-23 Harris Corporation Discrete time chaos dithering
TWI385592B (zh) * 2009-09-14 2013-02-11 Univ Nat Pingtung Sci & Tech 編碼簿產生方法
US20110075840A1 (en) * 2009-09-30 2011-03-31 Zayas Fernando A Method and system for generating random numbers in a storage device
US8396119B1 (en) * 2009-09-30 2013-03-12 Ambarella, Inc. Data sample compression and decompression using randomized quantization bins
JP5794741B2 (ja) * 2009-11-25 2015-10-14 アクララ・テクノロジーズ・リミテッド・ライアビリティ・カンパニーAclara Technologies LLC. 乱数発生器
US8635260B2 (en) * 2009-12-02 2014-01-21 Seagate Technology Llc Random number generator incorporating channel filter coefficients
US8917798B2 (en) * 2009-12-03 2014-12-23 Qualcomm Incorporated Method and apparatus for distributed processing for wireless sensors
US9391607B2 (en) * 2010-04-22 2016-07-12 Qualcomm Technologies, Inc. Use of random sampling technique to reduce finger-coupled noise
US8467347B2 (en) * 2010-07-30 2013-06-18 Xingxin Gao Method and apparatus for processing signals
US8554814B2 (en) * 2010-08-20 2013-10-08 The Governing Council Of The University Of Toronto Random signal generator using quantum noise
US8471750B2 (en) * 2010-09-29 2013-06-25 The Johns Hopkins University System and method for compressive sensing
GB2494731B (en) * 2011-09-06 2013-11-20 Nds Ltd Preventing data extraction by sidechannel attack
US8627131B2 (en) * 2011-10-27 2014-01-07 Certicom Corp. Hardware countermeasure against cryptographic attack
DE112012006251T5 (de) * 2012-04-19 2015-04-16 Intel Corporation System, Vorrichtung und Verfahren zur Verbesserung der Ausgabe von Analog/Digital-Wandlern
US9000809B2 (en) 2012-05-30 2015-04-07 Infineon Technologies Austria Ag Method and device for sampling an input signal
US8747321B2 (en) * 2012-08-15 2014-06-10 Scidea Research, Inc. Structured random permutation pulse compression systems and methods
US8918442B2 (en) * 2012-08-22 2014-12-23 International Business Machines Corporation Reducing bias in hardware generated random numbers
US8890729B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Randomized time-interleaved sample-and-hold system
KR101382500B1 (ko) * 2013-01-18 2014-04-10 연세대학교 산학협력단 지연 고정 회로 및 클록 생성 방법
US9591707B2 (en) * 2013-10-25 2017-03-07 Cree, Inc. Solid state lighting device and method for operating the same
US10243727B2 (en) * 2013-10-31 2019-03-26 Ati Technologies Ulc Method and system for constant time cryptography using a co-processor
US9438263B1 (en) * 2014-05-02 2016-09-06 Hrl Laboratories, Llc Controllable opto-electronic time stretcher, an electro-optical analog to digital converter having non-uniform sampling using the same, and related methods of operation
WO2015168798A1 (en) * 2014-05-09 2015-11-12 Socpra Sciences Et Genie S.E.C. Method for generating random numbers and associated random number generator
US9557964B2 (en) * 2014-11-21 2017-01-31 Winbond Electronics Corp. Random number generator and method for generating random number thereof
US9640247B2 (en) * 2015-01-14 2017-05-02 Qualcomm Incorporated Methods and apparatuses for generating random numbers based on bit cell settling time
US9632753B2 (en) * 2015-03-31 2017-04-25 Infineon Technologies Ag Spectral shaping of pseudorandom binary sequence
KR20160134914A (ko) * 2015-05-13 2016-11-24 한국전자통신연구원 다중 출력 양자 난수 발생기
US10079610B2 (en) 2015-07-07 2018-09-18 Infineon Technologies Ag Built-in self-test for ADC
DE102016119750A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Ag Vorrichtungen und Verfahren zur Mehrkanalabtastung
US20170317963A1 (en) * 2016-04-27 2017-11-02 Linkedin Corporation Distribution of electronic messages
JP6706007B2 (ja) * 2016-10-26 2020-06-03 京セラドキュメントソリューションズ株式会社 認証装置、認証方法及び電子機器

Also Published As

Publication number Publication date
US10411883B2 (en) 2019-09-10
US20170118012A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
KR100574730B1 (ko) 난수 발생 회로
KR101448917B1 (ko) 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
US7386777B2 (en) Systems and methods for processing automatically generated test patterns
JP3937034B2 (ja) 半導体集積回路のテスト方法及びテストパターン発生回路
US4540903A (en) Scannable asynchronous/synchronous CMOS latch
US6972704B2 (en) Sigma-delta modulator with PWM output
KR100982103B1 (ko) 시간-디지털 변환기, 시간-디지털 변환 방법 및 컴퓨터 판독가능한 저장 매체
JP3553639B2 (ja) タイミング調整回路
KR20100093568A (ko) A/d 변환 회로 및 고체 촬상 장치
US20060164279A1 (en) Sample and hold apparatus
KR100453488B1 (ko) 병렬처리집적회로테스터
US7224298B2 (en) ADC background calibration timing
US6956422B2 (en) Generation and measurement of timing delays by digital phase error compensation
US20170127001A1 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
JP4870840B2 (ja) 試験装置、変換回路、および、試験方法
DE60212795T2 (de) Verfahren und Gerät zur Alias unterdrückenden Digitalisierung von Hochfrequenzanalogsignalen
DE102007040343A1 (de) Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
EP1821413B1 (de) Zeitverschachtelter Analog-Digital-Wandler
US9258507B2 (en) Solid-state imaging apparatus
JP4446892B2 (ja) 半導体試験装置
DE3715237A1 (de) Mit bereichsteilung arbeitender analog/digital-wandler
US8422619B2 (en) Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method
US5175494A (en) Test simplifying circuit contained in digital integrated circuit
JP2010503253A (ja) 単一スロープ型アナログ‐デジタル・コンバータ
EP1875611B1 (de) Auswählbare abtastauslösung in echtzeit für mehrere eingänge eines analog-digital-wandlers

Legal Events

Date Code Title Description
R012 Request for examination validly filed