DE102015218882A1 - Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten - Google Patents

Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten Download PDF

Info

Publication number
DE102015218882A1
DE102015218882A1 DE102015218882.5A DE102015218882A DE102015218882A1 DE 102015218882 A1 DE102015218882 A1 DE 102015218882A1 DE 102015218882 A DE102015218882 A DE 102015218882A DE 102015218882 A1 DE102015218882 A1 DE 102015218882A1
Authority
DE
Germany
Prior art keywords
procedure
values
comparative values
application identifier
arithmetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015218882.5A
Other languages
English (en)
Inventor
Roland Schleser
Mikkel Liisberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015218882.5A priority Critical patent/DE102015218882A1/de
Priority to US15/276,117 priority patent/US20170091053A1/en
Priority to CN201610863718.2A priority patent/CN106940667B/zh
Publication of DE102015218882A1 publication Critical patent/DE102015218882A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/186Passive fault masking when reading multiple copies of the same data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)

Abstract

Verfahren (10) zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten, gekennzeichnet durch folgende Merkmale: – von einer der Recheneinheiten wird ein Datenrahmen empfangen (11), – der Datenrahmen umfasst eine Anwendungskennung und eine Anzahl von Vergleichswerten der Recheneinheit, – anhand der Anwendungskennung werden die Vergleichswerte der Recheneinheit in einen Zwischenspeicher einsortiert (12), – es wird geprüft (13), ob der Zwischenspeicher unter der Anwendungskennung die Vergleichswerte sämtlicher Recheneinheiten enthält (14) und – wenn die Vergleichswerte vollständig (14) vorliegen, werden die Vergleichswerte verglichen (15, 16).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
  • Stand der Technik
  • Lockstep-Systeme sind fehlertolerante Computersysteme, die den gleichen Satz von Operationen zur gleichen Zeit oder mit minimalem zeitlichem Versatz parallel ausführen. Ein Lockstep-System nach dem Stand der Technik ermöglicht Fehlererkennung und Fehlerkorrektur: Die Ausgabe von Lockstep-Operationen kann verglichen werden, um zu bestimmen, ob es zu einer Störung kam, wenn mindestens zwei Recheneinheiten, und der Fehler automatisch korrigiert werden, wenn mindestens drei Recheneinheiten beteiligt sind. Diese Konzepte sind dem Fachmann als zweifach bzw. dreifach modulare Redundanz bekannt.
  • DE 10 2005 037 246 A1 offenbart ein Verfahren zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten und einer Vergleichseinheit, das im Lockstep betrieben wird und bei dem die Ergebnisse der wenigstens zwei Ausführungseinheiten verglichen werden, dadurch gekennzeichnet, dass bei oder nach Erkennung eines Fehlers durch die Vergleichseinheit auf wenigstens einer Ausführungseinheit ein Fehlererkennungsmechanismus für diese Ausführungseinheit abgearbeitet wird.
  • Offenbarung der Erfindung
  • Die Erfindung stellt ein Verfahren zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium gemäß den unabhängigen Ansprüchen bereit.
  • Der vorgeschlagene Ansatz beruht dabei auf der Erkenntnis, dass es in sicherheitsrelevanten Systemen, in denen Standard-Ethernet-Komponenten, -Recheneinheiten – zu denken ist an Mehrkern-(multi-core) und Vielkernsysteme (many-core), Mikrocontroller (µC) und Mikroprozessoren (µP) – und Standard-Betriebssysteme wie QNX oder Linux zum Einsatz kommen, nicht möglich ist, das komplette System durch Selbsttests abzusichern. Viele sicherheitsrelevante Anwendungen, zum Beispiel im Umfeld des automatisierten Fahrens, werden daher redundant (im Lockstep) gerechnet. Bei Standardkomponenten (ohne Hardware-Unterstützung) ist der Lockstep als so genannter Software-Lockstep umgesetzt. Und bei Systemen, die hohe Anforderungen an die Sicherheit, Verfügbarkeit und Leistung stellen, werden die sicherheitsrelevanten Funktionen verteilt gerechnet.
  • Die hier beschriebene Erfindung ermöglicht in einem solchen – aus mehreren Recheneinheiten bestehenden und durch ein Kommunikations-Bus wie CAN oder Ethernet verbundenen – verteilten System laufende Software-Anteile auf mehrere Recheneinheiten zu verteilen und an einer zentralen Stelle im System die Berechnungsergebnisse durch einen sogenannten Komparator zu vergleichen.
  • Der Komparator prüft die Berechnungsergebnisse der Recheneinheiten und kann im Fehlerfall das System in den sicheren Zustand bringen.
  • Ein Vorzug dieser Lösung liegt darin, dass einem Software-Lockstep-System aus mehreren Prozessoren durch eine externe Komparator-Einheit neben der höheren Unabhängigkeit auch eine sehr hohe Skalierbarkeit verliehen wird.
  • Weiterhin ist der Komparator so aufgebaut, dass keine Informationen über die Inhalte notwendig sind, um den Vergleich durchzuführen. Dies hat den Vorteil, dass die Recheneinheit, auf welcher der Komparator ausgeführt wird, unverändert bleibt, wenn die Software auf den anderen Recheneinheiten sich ändert.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, dass der vom Komparator empfangene Datenrahmen eine Typangabe umfasst und vor dem Vergleich anhand der Typangabe geprüft wird, ob die vom Datenrahmen umfassten Vergleichswerte Hashwerte oder einen Inhalt darstellen. Auf diese Weise lässt sich die zu vergleichende Datenmenge reduzieren.
  • Gemäß einem weiteren Aspekt kann vorgesehen sein, dass der Anwendungskennung ein Fehlerzähler zugeordnet ist. Wenn die Vergleichswerte abweichen, wird der Fehlerzähler inkrementiert; wenn die Vergleichswerte übereinstimmen, wird der Fehlerzähler dekrementiert; und wenn der Fehlerzähler eine konfigurierbare Schwelle erreicht, wird eine konfigurierbare Fehlerreaktion ausgelöst. Im Rahmen eines zyklischen Selbsttests kann so ein einer fiktiven (dummy) Anwendungskennung zugeordneter Fehlerzähler durch abweichende Vergleichsregisterinhalte inkrementiert und durch übereinstimmende Vergleichsregisterinhalte dekrementiert werden. Dieser Test prüft, dass die Vergleicher- und Fehlerlogik funktioniert. Das Ergebnis des Selbsttests kann zudem als Teilantwort in die externe Kommunikation der Laufzeitüberwachungseinheit (watchdog) eingehen.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
  • 1 einen erfindungsgemäßen Softwareablauf im Komparator.
  • 2 die Datensortierung des Komparators.
  • 3 einen typischen Datenrahmen.
  • 4 eine Systemarchitektur mit dreifach modularer Redundanz.
  • 5 einen Selbsttest des Komparators.
  • 6 schematisch ein Steuergerät gemäß einer Ausführungsform der Erfindung.
  • Ausführungsformen der Erfindung
  • Ein System gemäß einer Ausführungsform besteht aus zwei oder mehr Recheneinheiten, von denen mindestens eine Recheneinheit sicherheitsrelevante Funktionen durchführt und die über einen Standard-Ethernet-Kommunikations-Bus kommunizieren. Gemäß einer Alternative kommen andere Bus-Systeme zum Einsatz, die das Übertragen eines Datenpakets ermöglichen.
  • Eine oder mehrere Recheneinheiten laufen im sogenannten Software-Lockstep und führen die redundante Berechnung der sicherheitsrelevanten Funktionen durch. Eine Recheneinheit mit mindestens zwei Rechenkernen kann auch im Software-Lockstep die redundante Berechnung der sicherheitsrelevanten Funktionen durchführen. Eine Recheneinheit bildet für den Software-Lockstep den sogenannten Komparator, welcher Ergebnisse der redundanten Berechnung prüft.
  • Den Ablauf einer solchen Prüfung verdeutlicht 1: Die Ergebnisse einer sicherheitsrelevanten Funktion oder einer Folge von Funktionen werden nach der Ausführung in ein Datenpaket zusammengefasst und an den Komparator übertragen (11).
  • Der Komparator sortiert (12), wie in 2 im Einzelnen dargestellt, die eingehenden Ergebnisse zum Beispiel nach der absendenden Recheneinheit (30, 31, 32) oder einer eindeutigen Anwendungskennung (43) (application identification, ID). Wenn von allen Recheneinheiten die Ergebnisse vorliegen (14), werden diese verglichen (15, 16). Der Komparator unterscheidet dabei anhand einer Typangabe (38) im Datenrahmen zwischen Ergebnissen (16), die nur verglichen werden sollen, und Ergebnissen (15), die nach dem Vergleich (15) auf einen Fahrzeug-Bus übertragen (22) werden sollen. Bei Ergebnissen, die verschickt (22) werden sollen, werden die Inhalte und einige der nachfolgend beschriebenen Werte zur durchgehenden (end-to-end, E2E) Sicherung der Datenrahmen (42) verglichen (15).
  • Die Ergebnisse einer sicherheitsrelevanten Funktion können zum Beispiel Ausgangsdaten, interne Funktionszustände, von der Funktion belegte Speicher, Daten, die an ein anderes Steuergerät oder einen Aktor geschickt werden sollen, Werte zur durchgehenden Absicherung der Datenrahmen wie einen sogenannten Alive-Zähler oder eine Prüfsumme umfassen. Um die zu vergleichende (16) Datenmenge zu reduzieren, wird über die gesamten Ergebnisse ein Hashwert gebildet. Wenn das Ergebnis ein Datenpaket ist (15), das verschickt (22) werden soll, wird der Inhalt originalgetreu in dem Datenrahmen verschickt (22).
  • In dem in 3 dargestellten Standard-Datenrahmen (42) werden ein oder mehrere Vergleichswerte (33) an den Komparator übertragen. Der Datenrahmen (42) enthält zusätzlich noch die Anwendungskennung (43), die Typangabe (38), die Anzahl (39) enthaltener Vergleichswerte (33), einen Zeitstempel (timestamp, 41), einen Alive-Zähler (40) sowie eine Prüfsumme (34) zur Absicherung der Datenrahmen (42), die beispielsweise auf einer zyklischen Redundanzprüfung (cyclic redundancy check, CRC) oder kryptographischen Hashfunktion basieren kann.
  • Zur Fehlerbehandlung (error handling) ist jeder Anwendungskennung (43) ein Fehlerzähler zugeordnet. Bei einem Fehler wird der jeweilige Zähler (40) inkrementiert und bei einem korrekten Vergleich dekrementiert. Wenn ein Fehlerzähler eine konfigurierte Schwelle erreicht, wird eine Fehlerreaktion ausgelöst, z. B. indem das System in einen sicheren Zustand versetzt wird. Die Fehlerreaktion kann abhängig von der Anwendungskennung (43) konfiguriert werden.
  • In einem aus drei oder mehreren Recheneinheiten (30, 31, 32) bestehenden System kann der Komparator auch einen 2-von-3-Vergleich durchführen, um somit eine höhere Verfügbarkeit des Systems zu erreichen (4). Der Komparator wird zudem, wie die 5 verdeutlicht, zyklisch durch einen Selbsttest geprüft. Der Test prüft, dass die Vergleicher- und Fehlerlogik funktionieren. Der Selbsttest verwendet eine fiktive Anwendungskennung (43).
  • Dieses Verfahren (10) kann beispielsweise in Software oder Hardware oder in einer Mischform aus Software und Hardware beispielsweise in einem Steuergerät (50) implementiert sein, wie die schematische Darstellung der 6 verdeutlicht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102005037246 A1 [0003]

Claims (10)

  1. Verfahren (10) zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten (30, 31, 32), gekennzeichnet durch folgende Merkmale: – von einer der Recheneinheiten (30, 31, 32) wird ein Datenrahmen (42) empfangen (11), – der Datenrahmen (42) umfasst eine Anwendungskennung (43) und eine Anzahl (39) von Vergleichswerten (33) der Recheneinheit (30, 31, 32), – anhand der Anwendungskennung (43) werden die Vergleichswerte (33) der Recheneinheit (30, 31, 32) in einen Zwischenspeicher (29) einsortiert (12), – es wird geprüft (13), ob der Zwischenspeicher (29) unter der Anwendungskennung (43) die Vergleichswerte (33) sämtlicher Recheneinheiten (30, 31, 32) enthält (14) und – wenn die Vergleichswerte (33) vollständig (14) vorliegen, werden die Vergleichswerte (33) verglichen (15, 16).
  2. Verfahren (10) nach Anspruch 1, gekennzeichnet durch folgende Merkmale: – der Datenrahmen (42) umfasst ferner eine Typangabe (38), – vor dem Vergleichen (15, 16) wird anhand der Typangabe (38) geprüft (17), ob die Vergleichswerte (33) Hashwerte (18) oder einen Inhalt (19) darstellen, – wenn die Vergleichswerte (33) den Inhalt (19) darstellen, wird nach dem Vergleichen (15) geprüft (20), ob der Inhalt sämtlicher Recheneinheiten (30, 31, 32) übereinstimmt (21) und – wenn der Inhalt übereinstimmt (21), wird der Inhalt gesendet (22).
  3. Verfahren (10) nach Anspruch 2, gekennzeichnet durch folgende Merkmale: – der Datenrahmen (42) umfasst ferner einen Alive-Zähler (40) und eine Prüfsumme (34) der Vergleichswerte (33) und – mit dem Inhalt werden der Alive-Zähler (40) und die Prüfsumme (34) verglichen (15).
  4. Verfahren (10) nach einem der Ansprüche 1 bis 3, gekennzeichnet durch folgende Merkmale: – wenn die Vergleichswerte (33) unvollständig (23) vorliegen, wird eine Zeitüberschreitung geprüft (24) und – wenn die Zeitüberschreitung eintritt (25), wird ein Fehler (26) erkannt.
  5. Verfahren (10) nach einem der Ansprüche 1 bis 4, gekennzeichnet durch folgende Merkmal: – wenn die Vergleichswerte (33) der Recheneinheit (30, 31, 32) von den übereinstimmenden Vergleichswerten (33) einer zweiten Recheneinheit (30, 31, 32) und einer dritten Recheneinheit (30, 31, 32) unter den Recheneinheiten (30, 31, 32) abweichen, werden die Vergleichswerte (33) der Recheneinheit (30, 31, 32) verworfen.
  6. Verfahren (10) nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Merkmale: – der Anwendungskennung (43) ist ein Fehlerzähler zugeordnet, – wenn die Vergleichswerte (33) abweichen (27), wird der Fehlerzähler inkrementiert (35), – wenn die Vergleichswerte (33) übereinstimmen (21, 28), wird der Fehlerzähler dekrementiert (36, 37) und – wenn der Fehlerzähler eine konfigurierbare Schwelle erreicht, wird eine konfigurierbare Fehlerreaktion ausgelöst.
  7. Verfahren (10) nach Anspruch 6, gekennzeichnet durch folgendes Merkmal: – bei einem zyklischen Selbsttest wird der einer Scheinanwendungskennung zugeordnete Fehlerzähler durch abweichende Vergleichsregisterinhalte inkrementiert (35) und durch übereinstimmende Vergleichsregisterinhalte dekrementiert (36, 37).
  8. Computerprogramm, welches eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
  9. Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 8 gespeichert ist.
  10. Vorrichtung (50), die eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
DE102015218882.5A 2015-09-30 2015-09-30 Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten Pending DE102015218882A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015218882.5A DE102015218882A1 (de) 2015-09-30 2015-09-30 Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten
US15/276,117 US20170091053A1 (en) 2015-09-30 2016-09-26 Method and device for checking calculation results in a system having multiple processing units
CN201610863718.2A CN106940667B (zh) 2015-09-30 2016-09-29 检验具有多个计算单元的系统中的计算结果的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015218882.5A DE102015218882A1 (de) 2015-09-30 2015-09-30 Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten

Publications (1)

Publication Number Publication Date
DE102015218882A1 true DE102015218882A1 (de) 2017-03-30

Family

ID=58281833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015218882.5A Pending DE102015218882A1 (de) 2015-09-30 2015-09-30 Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten

Country Status (3)

Country Link
US (1) US20170091053A1 (de)
CN (1) CN106940667B (de)
DE (1) DE102015218882A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066625A1 (de) * 2021-10-18 2023-04-27 Robert Bosch Gmbh Datenverarbeitungsnetzwerk zur datenverarbeitung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202095A1 (de) * 2018-02-12 2019-08-14 Robert Bosch Gmbh Verfahren und Vorrichtung zum Überprüfen einer Neuronenfunktion in einem neuronalen Netzwerk
DE102020213323A1 (de) 2020-10-22 2022-04-28 Robert Bosch Gesellschaft mit beschränkter Haftung Datenverarbeitungsnetzwerk zur Datenverarbeitung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037246A1 (de) 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten und einer Vergleichseinheit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421490B2 (en) * 2002-05-06 2008-09-02 Microsoft Corporation Uniquely identifying a crashed application and its environment
US20050028028A1 (en) * 2003-07-29 2005-02-03 Jibbe Mahmoud K. Method for establishing a redundant array controller module in a storage array network
CN1859362A (zh) * 2005-04-30 2006-11-08 韩国电力公社 核电站用分布式控制系统的控制通信网的传送帧结构
JP5348499B2 (ja) * 2009-03-12 2013-11-20 オムロン株式会社 I/oユニット並びに産業用コントローラ
RU2585262C2 (ru) * 2010-03-23 2016-05-27 Континенталь Тевес Аг Унд Ко. Охг Контрольно-вычислительная система, способ управления контрольно-вычислительной системой, а также применение контрольно-вычислительной системы
US8566682B2 (en) * 2010-06-24 2013-10-22 International Business Machines Corporation Failing bus lane detection using syndrome analysis
US9361104B2 (en) * 2010-08-13 2016-06-07 Freescale Semiconductor, Inc. Systems and methods for determining instruction execution error by comparing an operand of a reference instruction to a result of a subsequent cross-check instruction
CN102567276B (zh) * 2011-12-19 2014-03-12 华为技术有限公司 基于多通道的数据传输方法、接收节点及跨节点互联系统
CN103229442B (zh) * 2012-12-05 2016-08-03 华为技术有限公司 信息传输方法、光交叉站点和信息传输系统
US9990255B2 (en) * 2013-04-23 2018-06-05 Hewlett-Packard Development Company, L.P. Repairing compromised system data in a non-volatile memory
JP5772911B2 (ja) * 2013-09-27 2015-09-02 日本電気株式会社 フォールトトレラントシステム
CN104065442A (zh) * 2014-07-09 2014-09-24 西安丙坤电气有限公司 一种在采样通信任务中获取接收报文硬件时间戳的方法
CN104216830B (zh) * 2014-09-01 2017-05-10 广州供电局有限公司 设备软件的一致性检测方法及系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037246A1 (de) 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten und einer Vergleichseinheit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066625A1 (de) * 2021-10-18 2023-04-27 Robert Bosch Gmbh Datenverarbeitungsnetzwerk zur datenverarbeitung

Also Published As

Publication number Publication date
CN106940667A (zh) 2017-07-11
US20170091053A1 (en) 2017-03-30
CN106940667B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
EP2823430B1 (de) Elektronisches regelungssystem
EP2513796B1 (de) Verfahren zum betreiben einer recheneinheit
DE112016004678T5 (de) Verfahren zum Ausführen von Programmen in einem elektronischen System für Anwendungen mit funktionaler Sicherheit umfassend mehrere Prozessoren, entsprechendes System und Computerprogrammprodukt
DE102006005817B4 (de) Fehlererkennungsvorrichtung für einen Adressdecoder und Vorrichtung zur Fehlererkennung für einen Adressdecoder
DE102014117971B4 (de) Verfahren zur Datenverarbeitung zum Ermitteln, ob bei einer Ausführung eines Programms ein Fehler aufgetreten ist, und Datenverarbeitungsanordnungen zum Erzeugen von Programm-Code
DE102015218882A1 (de) Verfahren und Vorrichtung zum Prüfen von Berechnungsergebnissen in einem System mit mehreren Recheneinheiten
DE102005037217A1 (de) Verfahren und Vorrichtung zum Vergleich von Daten bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten
EP3201774B1 (de) Verteiltes echtzeitcomputersystem und zeitgesteuerte verteilereinheit
DE102021211908A1 (de) Verfahren zum Verarbeiten von Daten
EP3338189A2 (de) Verfahren zum betrieb eines mehrkernprozessors
DE102019202527A1 (de) Sicherheitssystem und Verfahren zum Betreiben eines Sicherheitssystems
DE102013021231A1 (de) Verfahren zum Betrieb eines Assistenzsystems eines Fahrzeugs und Fahrzeugsteuergerät
EP3499324B1 (de) Verfahren zur modularen verifikation einer konfiguration eines geräts
EP1640869A2 (de) Verfahren zur Durchführung eines Votings von redundanten Informationen
DE102021202935A1 (de) Verfahren und Vorrichtung zum Steuern einer Fahrfunktion
EP1738262B1 (de) Verfahren und steuerungssystem zum erkennen eines fehlers bei einer verarbeitung von daten in einem verarbeitungssystem
EP4127934A1 (de) Verfahren und sicherheitsgerichtetes system zum ausführen von sicherheitsfunktionen
WO2022084176A1 (de) Datenverarbeitungsnetzwerk zur datenverarbeitung
EP2940870B1 (de) Redundanzkonzept für analoge schaltungen und funktionen zur störungsunterdrückung
DE102018120344A1 (de) Automatisierungssystem zur Überwachung eines sicherheitskritischen Prozesses
DE102016116751A1 (de) Bussystem zum Realisieren einer elektronischen Steuerung oder einer elektrischen Regelung sowie Fahrzeug
DE102019204677A1 (de) Mikroprozessorsystem mit Überprüfungsfunktion
EP3172671B1 (de) Verfahren zur parallelen verarbeitung von daten in einem rechnersystem mit mehreren rechnereinheiten und rechnersystem mit mehreren rechnereinheiten
DE10317651A1 (de) Verfahren und Vorrichtung zum Vergleichen von binären Datenworten
EP1418706A1 (de) Verfahren zur Fernkonfiguration

Legal Events

Date Code Title Description
R012 Request for examination validly filed