DE102014208859A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014208859A1
DE102014208859A1 DE102014208859.3A DE102014208859A DE102014208859A1 DE 102014208859 A1 DE102014208859 A1 DE 102014208859A1 DE 102014208859 A DE102014208859 A DE 102014208859A DE 102014208859 A1 DE102014208859 A1 DE 102014208859A1
Authority
DE
Germany
Prior art keywords
oxide semiconductor
semiconductor layer
layer
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014208859.3A
Other languages
English (en)
Other versions
DE102014208859B4 (de
Inventor
Masayuki Sakakura
Shunpei Yamazaki
Hideomi Suzawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE102014208859A1 publication Critical patent/DE102014208859A1/de
Application granted granted Critical
Publication of DE102014208859B4 publication Critical patent/DE102014208859B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Abstract

Eine Halbleitervorrichtung mit einer Struktur, die eine Verschlechterung der elektrischen Eigenschaften infolge der Miniaturisierung verhindern kann, wird bereitgestellt. Die Halbleitervorrichtung beinhaltet das Folgende über einer isolierenden Oberfläche: einen Stapel, in dem eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht aufeinander ausgebildet sind, und eine dritte Oxidhalbleiterschicht, die einen Teil einer Oberfläche des Stapels bedeckt. Die dritte Oxidhalbleiterschicht umfasst eine erste Schicht in Kontakt mit dem Stapel und eine zweite Schicht über der ersten Schicht. Die erste Schicht umfasst eine mikrokristalline Schicht, und die zweite Schicht umfasst eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die einen Oxidhalbleiter enthält.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das obige technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der in dieser Beschreibung und dergleichen offenbarten Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft zusätzlich einen Prozess, eine Maschine, Herstellung oder eine Zusammensetzung der Materie. Beispiele für das technische Gebiet einer Ausführungsform der in dieser Beschreibung offenbarten vorliegenden Erfindung umfassen insbesondere eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine lichtemittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Ansteuerverfahren für eine von ihnen und ein Herstellungsverfahren für eine von ihnen.
  • In dieser Beschreibung und dergleichen bedeutet eine Halbleitervorrichtung allgemein eine Vorrichtung, die durch Anwenden von Halbleitereigenschaften arbeiten kann. Ein Transistor und eine Halbleiterschaltung sind Ausführungsformen der Halbleitervorrichtungen. Eine Speichervorrichtung, eine Anzeigevorrichtung oder ein elektronisches Gerät beinhaltet in einigen Fällen eine Halbleitervorrichtung.
  • 2. Beschreibung des Standes der Technik
  • Die Aufmerksamkeit konzentriert sich auf eine Technik zum Herstellen eines Transistors unter Verwendung eines Halbleiterdünnfilms, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist (auch als Dünnschichttransistor (thin film transistor, TFT) bezeichnet). Der Transistor findet Anwendung für eine breite Palette elektronischer Geräte, wie z. B. eine integrierte Schaltung (integrated circuit, IC) und eine Bildanzeigevorrichtung (Anzeigevorrichtung). Als Material für einen Halbleiterdünnfilm, der für einen Transistor anwendbar ist, ist ein Halbleitermaterial auf Silizium-Basis weithin bekannt. Als weiteres Beispiel hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Beispielsweise ist ein Transistor, dessen aktive Schicht einen amorphen Oxidhalbleiter aufweist, der Indium (In), Gallium (Ga) und Zink (Zn) enthält, in Patentdokument 1 offenbart.
  • [Referenz]
  • [Patentdokument]
    • Patentdokument 1: Japanische Patentoffenlegungsschrift Nr. 2006-165528
  • Zusammenfassung der Erfindung
  • Hohe Integration einer integrierten Schaltung erfordert eine Miniaturisierung eines Transistors. Es ist jedoch bekannt, dass die Miniaturisierung eines Transistors eine Verschlechterung oder Schwankungen der elektrischen Eigenschaften des Transistors verursacht. Dies bedeutet, dass die Miniaturisierung eines Transistors wahrscheinlich die Leistung einer integrierten Schaltung verringert.
  • Daher ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine Halbleitervorrichtung, bei der eine Verschlechterung der elektrischen Eigenschaften, die mit der Miniaturisierung des Transistors deutlicher wird, unterdrückt werden kann, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit einer Struktur, mit der eine Verringerung der Leistung infolge der Miniaturisierung unterdrückt werden kann, bereitzustellen.
  • Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit einem hohen Grad der Integration bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, bei der eine Verschlechterung der Durchlassstrom-Eigenschaften (on-state current characteristics) verringert wird, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit niedrigem Leistungsverbrauch bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, die Daten halten kann, auch wenn die Leistungsversorgung beendet wird, bereitzustellen. Eine weitere Aufgabe ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibungen dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege stehen. Es sei angemerkt, dass es bei einer Ausführungsform der vorliegenden Erfindung unnötig ist, alle Aufgaben zu erfüllen. Weitere Aufgaben werden ersichtlich aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen und können davon abgeleitet werden.
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung mit einem Stapel, der Oxidhalbleiterschichten umfasst.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die das Folgende über einer isolierenden Oberfläche beinhaltet: einen Stapel, in dem eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht aufeinander ausgebildet sind; und eine dritte Oxidhalbleiterschicht. Die dritte Oxidhalbleiterschicht bedeckt einen Teil einer ersten Seitenfläche, einen Teil einer nach oben weisenden Oberfläche und einen Teil einer zweiten Seitenfläche, die der ersten Seitenfläche des Stapels entgegengesetzt liegt. Die dritte Oxidhalbleiterschicht umfasst eine erste Schicht in Kontakt mit dem Stapel und eine zweite Schicht über der ersten Schicht. Die erste Schicht umfasst eine mikrokristalline Schicht, und die zweite Schicht umfasst eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die das Folgende über einer isolierenden Oberfläche beinhaltet: einen Stapel, in dem eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht aufeinander ausgebildet sind; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, die jeweils teilweise in Kontakt mit dem Stapel stehen; eine dritte Oxidhalbleiterschicht, die teilweise in Kontakt mit der isolierenden Oberfläche, dem Stapel, der Source-Elektrodenschicht und der Drain-Elektrodenschicht steht; einen Gate-Isolierfilm über der dritten Oxidhalbleiterschicht; eine Gate-Elektrodenschicht über dem Gate-Isolierfilm; und eine isolierende Schicht über der Source-Elektrodenschicht, der Drain-Elektrodenschicht und der Gate-Elektrodenschicht. Die dritte Oxidhalbleiterschicht umfasst eine erste Schicht in Kontakt mit dem Stapel und eine zweite Schicht über der ersten Schicht. Die erste Schicht umfasst eine mikrokristalline Schicht, und die zweite Schicht umfasst eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind.
  • Es sei angemerkt, dass Ordnungszahlen, wie z. B. „erstes” und „zweites”, in dieser Beschreibung und dergleichen verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und dass sie die Komponenten nicht zahlenmäßig beschränken.
  • Die erste Oxidhalbleiterschicht umfasst vorzugsweise eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu der isolierenden Oberfläche ausgerichtet sind. Die zweite Oxidhalbleiterschicht umfasst vorzugsweise eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer nach oben weisenden Oberfläche der ersten Oxidhalbleiterschicht ausgerichtet sind.
  • Des Weiteren ist eine Oberfläche der zweiten Oxidhalbleiterschicht vorzugsweise in einem Bereich gekrümmt, in dem der Stapel in Kontakt mit der dritten Oxidhalbleiterschicht steht.
  • Des Weiteren liegen ein Minimum des Leitungsbandes der ersten Oxidhalbleiterschicht und ein Minimum des Leitungsbandes der dritten Oxidhalbleiterschicht vorzugsweise um 0,05 eV oder mehr und 2 eV oder weniger näher an einem Vakuumniveau als ein Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht.
  • Es ist bevorzugt, dass die ersten bis dritten Oxidhalbleiterschichten jeweils ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Y, Zr, La, Ce, Nd oder Hf) enthalten und dass ein Atomverhältnis von M zu In in jeder der ersten und dritten Oxidhalbleiterschichten höher ist als ein Atomverhältnis von M zu In in der zweiten Oxidhalbleiterschicht.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine der folgenden Wirkungen erzielt werden: eine Halbleitervorrichtung, bei der eine Verschlechterung der elektrischen Eigenschaften, die mit der Miniaturisierung der Halbleitervorrichtung deutlicher wird, unterdrückt werden kann, bereitzustellen; eine Halbleitervorrichtung, die in einem einfachen Prozess miniaturisiert werden kann, bereitzustellen; eine Halbleitervorrichtung mit einer Struktur, mit der eine Verringerung der Leistung infolge der Miniaturisierung unterdrückt werden kann, bereitzustellen; eine Halbleitervorrichtung mit einem hohen Grad der Integration bereitzustellen; eine Halbleitervorrichtung, bei der eine Verschlechterung der Durchlassstrom-Eigenschaften verringert wird, bereitzustellen; eine Halbleitervorrichtung mit niedrigem Leistungsverbrauch bereitzustellen; eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitzustellen; eine Halbleitervorrichtung, die Daten halten kann, auch wenn die Leistungsversorgung beendet wird, bereitzustellen; und eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibungen dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege stehen. Es ist bei einer Ausführungsform der vorliegenden Erfindung unnötig, alle Wirkungen zu erzielen. Weitere Wirkungen werden ersichtlich aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten eines Transistors.
  • 2 ist eine Querschnittsansicht eines Transistors.
  • 3 zeigt eine Bandstruktur von Oxidhalbleiterschichten.
  • 4A und 4B zeigen jeweils eine Kristallstruktur eines Teils eines Stapels, der Oxidhalbleiterschichten umfasst.
  • 5 ist eine vergrößerte Querschnittsansicht eines Transistors.
  • 6 ist eine Querschnittsansicht eines Transistors.
  • 7A bis 7C zeigen ein Verfahren zum Herstellen eines Transistors.
  • 8A bis 8C zeigen ein Verfahren zum Herstellen eines Transistors.
  • 9A und 9B sind eine Querschnittsansicht und ein Schaltplan einer Halbleitervorrichtung.
  • 10 ist ein Schaltplan einer Halbleitervorrichtung.
  • 11A und 11B sind jeweils ein Schaltplan einer Halbleitervorrichtung und 11C und 11D sind jeweils eine Querschnittsansicht einer Halbleitervorrichtung.
  • 12 ist ein Schaltplan einer Halbleitervorrichtung.
  • 13A bis 13C zeigen elektronische Geräte, bei denen Halbleitervorrichtungen verwendet werden können.
  • 14 ist eine Querschnittsansicht einer Probe zur Beobachtung einer Stapelstruktur von Oxidhalbleiterschichten.
  • 15A und 15B sind jeweils ein Querschnitts-TEM-Bild (cross-sectional TEM photograph) von Oxidhalbleiterschichten.
  • Detaillierte Beschreibung der Erfindung
  • Ausführungsformen werden unter Bezugnahme auf die Zeichnungen detailliert beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachfolgende Beschreibung beschränkt ist und dass sich einem Fachmann ohne Weiteres erschließt, dass Modi und Details auf verschiedene Weisen modifiziert werden können, ohne vom Erfindungsgedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht auf die Beschreibungen der nachstehenden Ausführungsformen beschränkt sein. Es sei angemerkt, dass bei Strukturen der im Folgenden beschriebenen vorliegenden Erfindung gleiche Abschnitte oder Abschnitte, die ähnliche Funktionen aufweisen, in verschiedenen Zeichnungen durch gleiche Bezugszeichen gekennzeichnet werden und dass ihre Beschreibung in einigen Fällen weggelassen wird.
  • Es sei angemerkt, dass dann, wenn in dieser Beschreibung und dergleichen explizit beschrieben wird, dass X und Y verbunden sind, der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, enthalten sind. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Bauelement, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film, eine Schicht oder dergleichen) dar. Folglich ist neben den Verbindungsbeziehungen, die in den Zeichnungen und Texten gezeigt sind, auch eine Verbindungsbeziehung enthalten, ohne auf eine vorbestimmte Verbindungsbeziehung, z. B. eine in den Zeichnungen und Texten gezeigte Verbindungsbeziehung, beschränkt zu sein.
  • In dem Fall, in dem X und Y elektrisch verbunden sind, können beispielsweise ein oder mehrere Bauelemente (z. B. ein Schalter, ein Transistor, ein Kondensator, eine Spule, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element und eine Belastung), die eine elektrische Verbindung zwischen X und Y ermöglichen, zwischen X und Y angeschlossen sein. Es sei angemerkt, dass der Schalter derart gesteuert wird, dass er eingeschaltet oder ausgeschaltet wird. Das heißt, dass der Schalter eine Funktion aufweist, zu bestimmen, ob ein Strom fließt oder nicht, indem er eingeschaltet oder ausgeschaltet wird (indem er in einen Durchlasszustand und einen Sperrzustand versetzt wird). Alternativ weist der Schalter eine Funktion auf, einen Strompfad auszuwählen oder zu ändern.
  • In dem Fall, in dem X und Y funktional verbunden sind, können beispielsweise eine oder mehrere Schaltungen (z. B. eine logische Schaltung, wie z. B. ein Wechselrichter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine DA-Wandlerschaltung, eine AD-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialniveau-Wandlerschaltung, wie z. B. eine Leistungsversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung) oder eine Niveauverschiebungsschaltung zum Ändern des Potentialniveaus eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, welche die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differentialverstärkerschaltung, eine Source-Folgeschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; und eine Steuerschaltung), die eine funktionale Verbindung zwischen X und Y ermöglichen, zwischen X und Y angeschlossen sein. Es sei angemerkt, dass in dem Fall, in dem beispielsweise ein aus X ausgegebenes Signal auf Y übertragen wird, X und Y funktional verbunden sind, auch wenn eine weitere Schaltung zwischen X und Y liegt.
  • Es sei angemerkt, dass dann, wenn explizit beschrieben wird, dass X und Y verbunden sind, der Fall, in dem X und Y elektrisch verbunden sind (d. h. der Fall, in dem X und Y verbunden sind, wobei ein weiteres Bauelement oder eine weitere Schaltung dazwischen liegt), der Fall, in dem X und Y funktional verbunden sind (d. h. der Fall, in dem X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen liegt), und der Fall, in dem X und Y direkt verbunden sind (d. h. der Fall, in dem X und Y verbunden sind, wobei kein weiteres Bauelement oder keine weitere Schaltung dazwischen liegt), eingeschlossen sind. Das heißt, dass dann, wenn explizit beschrieben wird, dass „X und Y elektrisch verbunden sind”, die Beschreibung gleich dem Fall ist, in dem lediglich explizit beschrieben wird, dass „X und Y verbunden sind”.
  • Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und als Elektrode. Folglich beinhaltet die Kategorie „elektrische Verbindung” in dieser Beschreibung einen solchen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • Es sei angemerkt, dass beispielsweise der Fall, in dem ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder der Fall, in dem ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein anderer Teil von Z1 direkt mit X verbunden ist, während ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein anderer Teil von Z2 direkt mit Y verbunden ist, durch einen der folgenden Ausdrücke dargestellt werden kann.
  • Die Ausdrücke umfassen beispielsweise „X, Y, ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden”, „ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden” und „X ist über einen Source-Anschluss (oder einen ersten Anschluss oder dergleichen) und einen Drain-Anschluss (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart angeordnet, dass sie in dieser Reihenfolge verbunden sind”. Wenn die Reihenfolge der Verbindung bei einer Schaltungskonfiguration durch einen Ausdruck, der den obigen Beispielen ähnlich ist, definiert wird, kann man einen Source-Anschluss (oder einen ersten Anschluss oder dergleichen) und einen Drain-Anschluss (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen. Es sei angemerkt, dass diese Ausdrücke Beispiele sind und dass es keine Beschränkung auf die Ausdrücke gibt. Hier stellen X, Y, Z1 und Z2 jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Bauelement, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film, eine Schicht oder dergleichen) dar.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Transistor unter Verwendung eines der verschiedenen Substrate hergestellt werden kann. Die Art eines Substrates ist nicht auf eine gewisse Art beschränkt. Beispiele für das Substrat umfassen ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie beinhaltet, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie beinhaltet, ein flexibles Substrat, einen Befestigungsfilm, Papier, das ein Fasermaterial enthält, und einen Basismaterial-Film. Beispiele für ein Glassubstrat umfassen ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat und ein Kalknatronglas-Substrat. Für ein flexibles Substrat kann beispielsweise ein flexibles Kunstharz, wie z. B. Kunststoff, der durch Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN) und Polyethersulfon (PES) gekennzeichnet ist, oder Acryl, verwendet werden. Beispiele für einen Befestigungsfilm umfassen Befestigungsfilme, die unter Verwendung von Polypropylen, Polyester, Polyvinylfluorid, Polyvinylchlorid und dergleichen ausgebildet sind. Beispiele für einen Basisfilm umfassen einen Polyester-Basisfilm, einen Polyamid-Basisfilm, einen Polyimid-Basisfilm, einen anorganischen durch Ablagerung von Dampf gebildeten Film, Papier und dergleichen. Wenn ein Transistor im Besonderen unter Verwendung eines Halbleitersubstrates, eines einkristallinen Substrates, eines SOI-Substrates oder dergleichen hergestellt wird, kann ein Transistor mit geringen Schwankungen der Eigenschaften, der Größe, der Form oder dergleichen, mit großer Stromversorgungsfähigkeit und mit einer geringen Größe hergestellt werden. Durch Ausbilden einer Schaltung unter Verwendung eines derartigen Transistors kann der Leistungsverbrauch der Schaltung verringert werden oder die Schaltung kann hoch integriert werden.
  • Alternativ kann ein flexibles Substrat als Substrat verwendet werden, und der Transistor kann direkt auf dem flexiblen Substrat angeordnet werden. Als weitere Alternative kann eine Trennschicht zwischen dem Substrat und dem Transistor angeordnet werden. Die Trennschicht kann verwendet werden, wenn ein Teil oder die gesamte Halbleitervorrichtung über der Trennschicht von dem Substrat getrennt und auf ein weiteres Substrat überführt wird. In einem solchen Fall kann der Transistor auch auf ein Substrat mit niedriger Wärmebeständigkeit oder ein flexibles Substrat überführt werden. Für die vorstehende Trennschicht kann beispielsweise ein Stapel, der anorganische Filme, nämlich einen Wolframfilm und einen Siliziumoxidfilm, umfasst, oder ein organischer Harzfilm, der aus Polyimid oder dergleichen über einem Substrat ausgebildet ist, verwendet werden.
  • Mit anderen Worten: ein Transistor kann unter Verwendung eines Substrates hergestellt und dann auf ein weiteres Substrat überführt werden. Beispiele für ein Substrat, auf das ein Transistor überführt wird, umfassen zusätzlich zu den oben beschriebenen Substraten, über denen Transistoren hergestellt werden können, ein Papiersubstrat, ein Zellglassubstrat, ein Aramidfilm-Substrat, ein Polyimidfilm-Substrat, ein Steinsubstrat, ein Holzsubstrat, ein Stoffsubstrat (darunter eine Naturfaser (z. B. Seide, Baumwolle oder Hanf), eine Kunstfaser (z. B. Nylon, Polyurethan oder Polyester), eine Regeneratfaser (z. B. Acetat, Cupro, Viskose oder regenerierter Polyester) oder dergleichen), ein Ledersubstrat, ein Gummisubstrat und dergleichen. Unter Verwendung eines derartigen Substrates kann ein Transistor mit ausgezeichneten Eigenschaften, ein Transistor mit niedrigem Leistungsverbrauch oder eine Vorrichtung mit hoher Beständigkeit hergestellt werden, hohe Wärmebeständigkeit kann bereitgestellt werden, oder es kann eine Verringerung des Gewichts oder der Dicke erzielt werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen beschrieben.
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten eines Transistors nach einer Ausführungsform der vorliegenden Erfindung. 1A ist die Draufsicht. 1B stellt einen Querschnitt entlang der Strich-Punkt-Linie A1-A2 in 1A dar. 1C ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A3-A4 in 1A. Es sei angemerkt, dass einige Bestandteile nicht in der Draufsicht in 1A abgebildet sind, um die Zeichnung zu vereinfachen. In einigen Fällen wird die Richtung der Strich-Punkt-Linie A1-A2 als Längsrichtung eines Kanals bezeichnet, und die Richtung der Strich-Punkt-Linie A3-A4 wird als Querrichtung eines Kanals bezeichnet.
  • Ein Transistor 100, der in 1A bis 1C und 2 gezeigt ist, beinhaltet einen isolierenden Basisfilm 120, der über einem Substrat 110 ausgebildet ist; einen Stapel, in dem eine erste Oxidhalbleiterschicht 131 und ein zweite Oxidhalbleiterschicht 132 in dieser Reihenfolge angeordnet sind und der über dem isolierenden Basisfilm ausgebildet ist; eine Source-Elektrodenschicht 140 und eine Drain-Elektrodenschicht 150, die jeweils in Kontakt mit einem Teil des Stapels stehen; eine dritte Oxidhalbleiterschicht 133, die in Kontakt mit jeweiligen Teilen des isolierenden Basisfilms 120, des Stapels, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 steht; einen Gate-Isolierfilm 160, der über der dritten Oxidhalbleiterschicht ausgebildet ist; eine Gate-Elektrodenschicht 170, die über dem Gate-Isolierfilm ausgebildet ist; und eine isolierende Schicht 180, die über der Source-Elektrodenschicht 140, der Drain-Elektrodenschicht 150 und der Gate-Elektrodenschicht 170 ausgebildet ist.
  • Die erste Oxidhalbleiterschicht 131 umfasst hier vorzugsweise eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche des isolierenden Basisfilms 120 ausgerichtet sind. Die zweite Oxidhalbleiterschicht 132 umfasst vorzugsweise eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer nach oben weisenden Oberfläche der ersten Oxidhalbleiterschicht 131 ausgerichtet sind.
  • Darüber hinaus ist die dritte Oxidhalbleiterschicht 133 derart ausgebildet, dass sie eine erste Schicht in Kontakt mit dem Stapel und eine zweite Schicht über der ersten Schicht aufweist. Die erste Schicht umfasst eine mikrokristalline Schicht, und die zweite Schicht umfasst eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind.
  • Ferner kann eine isolierende Schicht 185, die unter Verwendung eines Oxids ausgebildet ist, über der isolierenden Schicht 180 ausgebildet sein. Die isolierende Schicht 185 kann nach Bedarf bereitgestellt sein und eine weitere isolierende Schicht kann darüber angeordnet sein. Die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 werden insgesamt als Oxidhalbleiterschicht 130 bezeichnet.
  • Es sei angemerkt, dass Funktionen eines „Source-Anschlusses” und eines „Drain-Anschlusses” eines Transistors manchmal miteinander ausgetauscht werden, wenn beispielsweise ein Transistor mit der entgegengesetzten Polarität verwendet wird oder wenn die Richtung des Stromflusses beim Betrieb einer Schaltung geändert wird. Deshalb können die Begriffe „Source-Anschluss” und „Drain-Anschluss” in dieser Beschreibung verwendet werden, um den Drain-Anschluss bzw. den Source-Anschluss zu bezeichnen.
  • Zusätzlich ist bei der Source-Elektrodenschicht 140 oder der Drain-Elektrodenschicht 150, welche die Oxidhalbleiterschichten (die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132) des Transistors nach einer Ausführungsform der vorliegenden Erfindung überlappt, der in der Draufsicht in 1A gezeigte Abstand (ΔW) zwischen einem Randbereich der Oxidhalbleiterschicht und einem Randbereich der Source-Elektrodenschicht 140 oder der Drain-Elektrodenschicht 150 auf kürzer als oder gleich 50 nm, bevorzugt kürzer als oder gleich 25 nm eingestellt. Wenn ΔW klein eingestellt ist, kann verhindert werden, dass Sauerstoff, der in dem isolierenden Basisfilm 120 enthalten ist, in ein Metallmaterial diffundiert, das der Bestandteil der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 ist. Demzufolge kann unnötige Abgabe von Sauerstoff, im Besonderen überschüssigem Sauerstoff, der in dem isolierenden Basisfilm 120 enthalten ist, verhindert werden. Als Ergebnis kann Sauerstoff auf effiziente Weise von dem isolierenden Basisfilm 120 zu der Oxidhalbleiterschicht zugeführt werden.
  • Nun werden die Bestandteile des Transistors 100 nach einer Ausführungsform der vorliegenden Erfindung detailliert beschrieben.
  • Das Substrat 110 ist nicht auf ein einfaches tragendes Substrat beschränkt und kann ein Substrat sein, bei dem eine weitere Vorrichtung, wie z. B. ein Transistor, gebildet ist. In diesem Fall kann mindestens eine der Gate-Elektrodenschicht 170, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 des Transistors 100 elektrisch mit der obigen Vorrichtung verbunden sein.
  • Der isolierende Basisfilm 120 kann eine Funktion zum Zuführen von Sauerstoff zu der Oxidhalbleiterschicht 130 sowie eine Funktion zum Verhindern einer Diffusion von Verunreinigungen aus dem Substrat 110 aufweisen. Aus diesem Grund handelt es sich bei dem isolierenden Basisfilm 120 bevorzugt um einen Sauerstoff enthaltenden isolierenden Film. Es ist stärker bevorzugt, dass es sich bei dem isolierenden Basisfilm 120 um einen isolierenden Film handelt, der Sauerstoff enthält und in dem der Sauerstoffgehalt höher ist als derjenige in der stöchiometrischen Zusammensetzung. In dem Fall, in dem, wie oben beschrieben, das Substrat 110 mit einer weiteren Vorrichtung versehen ist, weist der isolierende Basisfilm 120 auch eine Funktion als isolierender Zwischenschichtfilm auf. In diesem Fall wird der isolierende Basisfilm 120 vorzugsweise einer Planarisierungsbehandlung, wie z. B. chemisch-mechanischem Polieren (chemical mechanical polishing, CMP), unterzogen, um eine ebene Oberfläche aufzuweisen.
  • Des Weiteren hat in einem Bereich, in dem ein Kanal des Transistors 100 gebildet wird, die Oxidhalbleiterschicht 130 eine Struktur, bei der die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 in dieser Reihenfolge von der Seite des Substrates 110 aus gestapelt sind. Wie in der Querschnittsansicht in einer Querrichtung des Kanals in 1C gezeigt ist, ist zusätzlich die dritte Oxidhalbleiterschicht 133 in dem Kanalbildungsbereich derart ausgebildet, dass sie eine Seitenfläche, die nach oben weisende Oberfläche und die entgegengesetzt liegende Seitenfläche des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, bedeckt. Dies bedeutet, dass in dem Kanalbildungsbereich die zweite Oxidhalbleiterschicht 132 von der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 umschlossen ist.
  • Für die zweite Oxidhalbleiterschicht 132 wird hier beispielsweise ein Oxidhalbleiter verwendet, dessen Elektronenaffinität (ein Energieunterschied zwischen einem Vakuumniveau und dem Minimum des Leitungsbandes) höher ist als diejenige der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133. Die Elektronenaffinität kann durch Abziehen eines Energieunterschiedes zwischen dem Minimum des Leitungsbandes und dem Maximum des Valenzbandes (der als Energielücke bezeichnet) ausgehend von einem Energieunterschied zwischen dem Vakuumniveau und dem Maximum des Valenzbandes (der als Ionisierungspotential bezeichnet) ermittelt werden.
  • Die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 enthalten jeweils eine oder mehrere Arten von Metallelementen, welche die zweite Oxidhalbleiterschicht 132 bilden. Beispielsweise sind die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 vorzugsweise unter Verwendung eines Oxidhalbleiters ausgebildet, dessen Minimum des Leitungsbandes näher an einem Vakuumniveau liegt als dasjenige der zweiten Oxidhalbleiterschicht 132. Des Weiteren ist bevorzugt, dass der Energieunterschied des Minimums des Leitungsbandes zwischen der zweiten Oxidhalbleiterschicht 132 und der ersten Oxidhalbleiterschicht 131 und der Energieunterschied des Minimums des Leitungsbandes zwischen der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 jeweils größer als oder gleich 0,05 eV, 0,07 eV, 0,1 eV oder 0,15 eV und kleiner als oder gleich 2 eV, 1 eV, 0,5 eV oder 0,4 eV sind.
  • Wenn bei einer derartigen Struktur ein elektrisches Feld an die Gate-Elektrodenschicht 170 angelegt wird, wird ein Kanal in der zweiten Oxidhalbleiterschicht 132 gebildet, deren Minimum des Leitungsbandes in der Oxidhalbleiterschicht 130 am tiefsten liegt. Mit anderen Worten: die dritte Oxidhalbleiterschicht 133 ist zwischen der zweiten Oxidhalbleiterschicht 132 und dem Gate-Isolierfilm 160 ausgebildet, wodurch eine Struktur erhalten wird, bei welcher der Kanal des Transistors nicht in Kontakt mit dem Gate-Isolierfilm steht.
  • Ferner wird, da die erste Oxidhalbleiterschicht 131 ein oder mehrere Metallelemente, die in der zweiten Oxidhalbleiterschicht 132 enthalten sind, enthält, ein Grenzflächenzustand (interface state) an der Grenzfläche der zweiten Oxidhalbleiterschicht 132 zu der ersten Oxidhalbleiterschicht 131 weniger wahrscheinlich gebildet als an der Grenzfläche zu dem isolierenden Basisfilm 120, wenn man davon ausgeht, dass die zweite Oxidhalbleiterschicht 132 in Kontakt mit dem isolierenden Basisfilm 120 steht. Der Grenzflächenzustand bildet manchmal einen Kanal, was zu einer Veränderung der Schwellenspannung des Transistors führt. Mit der ersten Oxidhalbleiterschicht 131 können daher Schwankungen der elektrischen Eigenschaften des Transistors, wie z. B. einer Schwellenspannung, verringert werden. Überdies kann die Zuverlässigkeit des Transistors verbessert werden.
  • Darüber hinaus tritt, da die dritte Oxidhalbleiterschicht 133 ein oder mehrere Metallelemente, die in der zweiten Oxidhalbleiterschicht 132 enthalten sind, enthält, eine Streuung von Ladungsträgern an der Grenzfläche der zweiten Oxidhalbleiterschicht 132 zu der dritten Oxidhalbleiterschicht 133 weniger wahrscheinlich auf als an der Grenzfläche zu dem Gate-Isolierfilm 160, wenn man davon ausgeht, dass die zweite Oxidhalbleiterschicht 132 in Kontakt mit dem Gate-Isolierfilm 160 steht. Mit der dritten Oxidhalbleiterschicht 133 kann daher die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • Wenn die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 jeweils eine In-M-Zn-Oxidschicht, die zumindest Indium, Zink und M (M ist ein Metall, wie z. B. Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce oder Hf) enthält, sind, ist das Atomverhältnis von M zu In oder Zn in der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 vorzugsweise höher als dasjenige in der zweiten Oxidhalbleiterschicht 132. Insbesondere beträgt das Atomverhältnis von M zu In oder Zn in der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 1,5-mal oder mehr, bevorzugt zweimal oder mehr, stärker bevorzugt dreimal oder mehr so groß wie dasjenige in der zweiten Oxidhalbleiterschicht 132. Das Metall M ist stärker an Sauerstoff gebunden als In oder Zn und weist daher eine Funktion auf, die Erzeugung einer Sauerstofffehlstelle in einer Oxidhalbleiterschicht zu unterdrücken. Das heißt, dass eine Sauerstofffehlstelle in der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 weniger wahrscheinlich erzeugt wird als in der zweiten Oxidhalbleiterschicht 132.
  • Es sei angemerkt, dass dann, wenn die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 jeweils eine In-M-Zn-Oxidschicht, die zumindest Indium, Zink und M (M ist ein Metall, wie z. B. Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce oder Hf) enthält, sind und wenn die erste Oxidhalbleiterschicht 131 ein Atomverhältnis von In zu M und Zn von x1:y1:z1 aufweist, die zweite Oxidhalbleiterschicht 132 ein Atomverhältnis von In zu M und Zn von x2:y2:z2 aufweist und die dritte Oxidhalbleiterschicht 133 ein Atomverhältnis von In zu M und Zn von x3:y3:z3 aufweist, vorzugsweise sowohl y1/x1 als auch y3/x3 größer sind als y2/x2. Sowohl y1/x1 als auch y3/x3 sind 1,5-mal oder mehr, bevorzugt zweimal oder mehr, stärker bevorzugt dreimal oder mehr so groß wie y2/x2. Dabei kann der Transistor stabile elektrische Eigenschaften aufweisen, wenn in der zweiten Oxidhalbleiterschicht 132 y2 größer als oder gleich x2 ist. Jedoch wird dann, wenn y2 dreimal oder mehr so groß wie x2 ist, die Feldeffektbeweglichkeit des Transistors verringert; folglich ist y2 bevorzugt kleiner als das Dreifache von x2.
  • Es sei angemerkt, dass in dieser Beschreibung ein Atomverhältnis, das für Beschreibung der Zusammensetzung einer Oxidhalbleiterschicht verwendet wird, ebenfalls als Atomverhältnis eines Basismaterials verwendet werden kann. In dem Fall, in dem eine Oxidhalbleiterschicht durch ein Sputterverfahren unter Verwendung eines Oxidhalbleitermaterials als Target abgeschieden wird, könnte sich die Zusammensetzung der Oxidhalbleiterschicht in Abhängigkeit von der Art oder dem Verhältnis eines Sputtergases, der Dichte des Targets oder den Abscheidungsbedingungen ausgehend von der Zusammensetzung des Targets unterscheiden, nämlich eines Basismaterials. Deshalb wird in dieser Beschreibung ein Atomverhältnis, das für Beschreibung der Zusammensetzung einer Oxidhalbleiterschicht verwendet wird, ebenfalls als Atomverhältnis eines Basismaterials verwendet. Beispielsweise kann man in dem Fall, in dem ein Sputterverfahren zur Abscheidung verwendet wird, einen In-Ga-Zn-Oxidfilm, dessen Atomverhältnis von In zu Ga und Zn 1:1:1 ist, auch als einen In-Ga-Zn-Oxidfilm verstehen, der unter Verwendung eines In-Ga-Zn-Oxidmaterials, dessen Atomverhältnis von In zu Ga und Zn 1:1:1 ist, als Target ausgebildet wird.
  • Des Weiteren betragen in dem Fall, in dem Zn und O außer Acht gelassen werden, der Anteil an In und der Anteil an M in der ersten Oxidhalbleiterschicht 131 und in der dritten Oxidhalbleiterschicht 133 jeweils bevorzugt kleiner als 50 Atom-% bzw. größer als oder gleich 50 Atom-% und stärker bevorzugt kleiner als 25 Atom-% bzw. größer als oder gleich 75 Atom-%. Zudem betragen in dem Fall, in dem Zn und O außer Acht gelassen werden, der Anteil an In und der Anteil an M in der zweiten Oxidhalbleiterschicht 132 bevorzugt größer als oder gleich 25 Atom-% bzw. kleiner als 75 Atom-% und stärker bevorzugt größer als oder gleich 34 Atom-% bzw. kleiner als 66 Atom-%.
  • Die Dicken der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 sind jeweils größer als oder gleich 1 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm. Die Dicke der zweiten Oxidhalbleiterschicht 132 ist größer als oder gleich 1 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm.
  • Für die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 kann beispielsweise ein Oxidhalbleiter, der Indium, Zink und Gallium enthält, verwendet werden. Es sei angemerkt, dass die zweite Oxidhalbleiterschicht 132 vorzugsweise Indium enthält, weil die Ladungsträgerbeweglichkeit erhöht werden kann.
  • Mit der Oxidhalbleiterschicht 130 mit einer Stapelschicht-Struktur, welche die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 umfasst, kann daher ein Kanal in der zweiten Oxidhalbleiterschicht 132 gebildet werden. Demzufolge kann der Transistor eine hohe Feldeffektbeweglichkeit und stabile elektrische Eigenschaften aufweisen.
  • Bei einer Bandstruktur sind die Minima der Leitungsbänder der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 stetig miteinander verbunden. Man kann dies auch aus der Tatsache verstehen, dass die Zusammensetzungen der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 nahe beieinander liegen und dass Sauerstoff leicht zwischen der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 diffundiert. Deshalb weisen die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 eine stetige physikalische Eigenschaft auf, obwohl sie verschiedene Zusammensetzungen haben und einen Stapel bilden. In den Zeichnungen sind Grenzflächen zwischen den Oxidhalbleiterschichten des Stapels durch Punktlinien dargestellt.
  • Die Oxidhalbleiterschicht 130, in der Schichten mit den gleichen Hauptkomponenten gestapelt sind, ist derart ausgebildet, dass sie nicht nur eine einfache Stapelschicht-Struktur der Schichten, sondern auch ein stetiges Energieband aufweist (hier besonders eine U-förmige Wanne-Struktur, bei der die Minima der Leitungsbänder stetig miteinander verbunden sind). Mit anderen Worten: die Stapelschicht-Struktur ist derart ausgebildet, dass an jeder Grenzfläche keine Verunreinigung, die ein Defektniveau (defect level) wie z. B. ein Einfangzentrum (trap center) oder ein Rekombinationszentrum (recombination center) bildet, existiert. Wenn Verunreinigungen zwischen den gestapelten Oxidhalbleiterschichten existieren, geht die Stetigkeit des Energiebandes verloren und Ladungsträger verschwinden durch Einfangen oder Rekombination an der Grenzfläche.
  • Beispielsweise kann ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:2, 1:3:3, 1:3:4, 1:3:6, 1:6:4 oder 1:9:6 ist, für die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 verwendet werden, und ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:1:1, 5:5:6, 3:1:2 oder dergleichen ist, kann für die zweite Oxidhalbleiterschicht 132 verwendet werden.
  • Die zweite Oxidhalbleiterschicht 132 der Oxidhalbleiterschicht 130 dient als Wanne, so dass ein Kanal in der zweiten Oxidhalbleiterschicht 132 in einem Transistor, der die Oxidhalbleiterschicht 130 beinhaltet, gebildet wird. Es sei angemerkt, dass, da die Minima der Leitungsbänder stetig miteinander verbunden sind, die Oxidhalbleiterschicht 130 auch als U-förmige Wanne bezeichnet werden kann. Außerdem kann ein Kanal, der derart ausgebildet ist, dass er eine derartige Struktur hat, auch als eingebetteter Kanal (buried channel) bezeichnet werden.
  • Es sei angemerkt, dass Einfangniveaus aufgrund von Verunreinigungen oder Defekten in der Nähe der Grenzfläche zwischen einem isolierenden Film, wie z. B. einem Siliziumoxidfilm, und der ersten Oxidhalbleiterschicht 131 bzw. der dritten Oxidhalbleiterschicht 133 gebildet werden könnten. Die zweite Oxidhalbleiterschicht 132 kann von den Einfangniveaus getrennt sein, da die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 vorhanden sind.
  • Wenn die Energieunterschiede zwischen dem Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht 132 und den jeweiligen Minima der Leitungsbänder der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 klein sind, könnte jedoch ein Elektron in der zweiten Oxidhalbleiterschicht 132 über die Energieunterschiede hinüber das Einfangniveau erreichen. Wenn das Elektron im Einfangniveau eingefangen wird, wird eine negative feste Ladung an der Grenzfläche zu dem isolierenden Film erzeugt, wodurch die Schwellenspannung des Transistors in positiver Richtung verschoben wird.
  • Um Schwankungen der Schwellenspannung des Transistors zu verringern, benötigt man deshalb Energieunterschiede von wenigstens einer gewissen Größe zwischen dem Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht 132 und den jeweiligen Minima der Leitungsbänder der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133. Jeder der Energieunterschiede beträgt bevorzugt größer als oder gleich 0,1 eV, stärker bevorzugt größer als oder gleich 0,15 eV.
  • Es sei angemerkt, dass die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 jeweils vorzugsweise eine kristalline Schicht, bei der c-Achsen ausgerichtet sind, umfassen. Ein Film, der die kristalline Schicht umfasst, kann einem Transistor stabile elektrische Eigenschaften liefern.
  • In dem Fall, in dem ein In-Ga-Zn-Oxid für die Oxidhalbleiterschicht 130 verwendet wird, ist bevorzugt, dass die dritte Oxidhalbleiterschicht 133 weniger In enthält als die zweite Oxidhalbleiterschicht 132, so dass Diffusion von In in den Gate-Isolierfilm verhindert wird.
  • Der oben beschriebene eingebettete Kanal wird in dem Transistor nach einer Ausführungsform der vorliegenden Erfindung gebildet. Die dritte Oxidhalbleiterschicht 133 umfasst, wie bei dem in 2 gezeigten Transistor, zusätzlich eine mikrokristalline Schicht 133a in Kontakt mit dem isolierenden Basisfilm 120 und dem Stapel, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, und eine kristalline Schicht 133b, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der mikrokristallinen Schicht ausgerichtet sind.
  • 3 stellt die Details der Bandstruktur der Oxidhalbleiterschichten (in der B1-B2-Richtung in 2), die eine derartige Struktur aufweisen, dar. Hier stellt Evac die Energie des Vakuumniveaus dar, EcI1 und EcI2 stellen jeweils das Minimum des Leitungsbandes des Siliziumoxidfilms dar, EcS1 stellt das Minimum des Leitungsbandes der ersten Oxidhalbleiterschicht 131 dar, EcS2 stellt das Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht 132 dar, und EcS3 stellt das Minimum des Leitungsbandes der dritten Oxidhalbleiterschicht 133 dar.
  • Die Energie verändert sich nicht plötzlich zwischen EcS1 und EcS2 und zwischen EcS3 und EcS2, und die Veränderung beginnt und endet allmählich.
  • Das liegt daran, dass die Bestandteile der Oxidhalbleiterschichten wechselwirkend zwischen der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 und zwischen der dritten Oxidhalbleiterschicht 133 und der zweiten Oxidhalbleiterschicht 132 diffundieren, so dass ein Bereich, der eine mittlere Zusammensetzung zwischen den Zusammensetzungen der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 aufweist, oder ein Bereich, der eine mittlere Zusammensetzung zwischen den Zusammensetzungen der dritten Oxidhalbleiterschicht 133 und der zweiten Oxidhalbleiterschicht 132 aufweist, gebildet wird.
  • Wie in 3 gezeigt ist, wird daher ein in der zweiten Oxidhalbleiterschicht 132 gebildeter Kanal in einem Bereich 132b gebildet, der auf einer weiter innen liegenden Flanke liegt als die Grenzfläche zwischen der dritten Oxidhalbleiterschicht 133 und der zweiten Oxidhalbleiterschicht 132 und die Grenzfläche zwischen der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132. Mit einer derartigen Struktur kann verhindert werden, dass ein Ladungsträger eingefangen wird oder rekombiniert, auch wenn ein Defekt oder eine Verunreinigung an einer der Grenzflächen existiert.
  • In der dritten Oxidhalbleiterschicht 133 umfasst ein Bereich in Kontakt mit einem Stapel, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, die mikrokristalline Schicht 133a. Die Dichte der mikrokristallinen Schicht ist niedriger als diejenige der kristallinen Schicht 133b, die über der mikrokristallinen Schicht ausgebildet ist; dementsprechend diffundieren die Bestandteile der zweiten Oxidhalbleiterschicht 132 leicht zur Seite der dritten Oxidhalbleiterschicht 133. Als Ergebnis wird der Bereich groß, der eine mittlere Zusammensetzung zwischen den Zusammensetzungen der dritten Oxidhalbleiterschicht 133 und der zweiten Oxidhalbleiterschicht 132 aufweist. Der in der zweiten Oxidhalbleiterschicht 132 gebildete Kanal liegt also noch weiter von der Grenzfläche zwischen der dritten Oxidhalbleiterschicht 133 und der zweiten Oxidhalbleiterschicht 132 entfernt zur Mitte der zweiten Oxidhalbleiterschicht 132 hin, und eine Fehlfunktion, die auftritt, wenn ein Defekt oder eine Verunreinigung an der Grenzfläche existiert, kann auf wirksamere Weise vermieden werden.
  • In dem Fall, in dem die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 jeweils eine kristalline Schicht, bei der c-Achsen ausgerichtet sind, umfassen, diffundiert Sauerstoff relativ leicht, da die Dichte der mikrokristallinen Schicht 133a niedriger ist als diejenige der kristallinen Schicht. Folglich kann Sauerstoff unter Benutzung der mikrokristallinen Schicht 133a als Durchgang auf effiziente Weise von dem isolierenden Basisfilm 120 zu der zweiten Oxidhalbleiterschicht 132, die zu einem Kanal wird, zugeführt werden, und eine Sauerstofffehlstelle kann mit Sauerstoff gefüllt werden.
  • Bei der kristallinen Schicht 133b in der dritten Oxidhalbleiterschicht 133 sind des Weiteren c-Achsen in der Richtung senkrecht zur Oberfläche der mikrokristallinen Schicht 133a ausgerichtet. Deshalb kann dann, wenn die zweite Oxidhalbleiterschicht 132 derart ausgebildet ist, dass sie eine gekrümmte Oberfläche aufweist, ein Kanalbereich in der zweiten Oxidhalbleiterschicht 132 dicht mit Kristallen, deren c-Achsen ausgerichtet sind, bedeckt sein.
  • 4A ist eine Querschnittsansicht in der Querrichtung des Kanals des Transistors, die einen Teil einer Kristallstruktur eines Stapels schematisch darstellt. Der Stapel umfasst die zweite Oxidhalbleiterschicht 132, die derart ausgebildet ist, dass sie eine gekrümmte Oberfläche aufweist, die mikrokristalline Schicht 133a, welche die zweite Oxidhalbleiterschicht bedecket, und die kristalline Schicht 133b, die über der mikrokristallinen Schicht ausgebildet ist. Hier handelt es sich bei der zweiten Oxidhalbleiterschicht 132 um eine kristalline Schicht, bei der c-Achsen in einer Richtung senkrecht zu einer Oberfläche der ersten Oxidhalbleiterschicht 131 (nicht abgebildet) ausgerichtet sind.
  • Wenn die zweite Oxidhalbleiterschicht 132 derart ausgebildet ist, dass sie eine gekrümmte Oberfläche aufweist, wie in 4A gezeigt, kann die dritte Oxidhalbleiterschicht 133 derart ausgebildet sein, dass sie die dichte kristalline Schicht 133b, bei der c-Achsen in der Richtung senkrecht zur gekrümmten Oberfläche aufgerichtet sind, aufweist, wobei die mikrokristalline Schicht 133a zwischen der zweiten Oxidhalbleiterschicht 132 und der dichten kristallinen Schicht 133b liegt. Eine derartige Struktur kann einen Effekt, die Abgabe von Sauerstoff aus der zweiten Oxidhalbleiterschicht 132 zu unterdrücken, oder einen Effekt, aus dem isolierenden Basisfilm 120 abgegebenen Sauerstoff in der dritten Oxidhalbleiterschicht 133 einzuschließen, verstärken. Somit kann eine Sauerstofffehlstelle in der zweiten Oxidhalbleiterschicht 132 auf effiziente Weise mit Sauerstoff gefüllt werden.
  • Es sei angemerkt, dass in dem Fall, in dem die zweite Oxidhalbleiterschicht 132 derart ausgebildet ist, dass sie keine gekrümmte Oberfläche aufweist, wie in 4B gezeigt, ein Bereich 233, der dünn mit Kristallen besiedelt ist, an einer Kreuzung zwischen der kristallinen Schicht 133b, die über der nach oben weisenden Oberfläche der zweiten Oxidhalbleiterschicht 132 ausgebildet ist, und der kristallinen Schicht 133b, die einer Seitenfläche der zweiten Oxidhalbleiterschicht 132 zugewandt ausgebildet ist, in der dritten Oxidhalbleiterschicht 133 ausgebildet ist. Deswegen ist wahrscheinlich, dass Sauerstoff, der in der zweiten Oxidhalbleiterschicht 132 enthalten ist, und Sauerstoff, der von dem isolierenden Basisfilm 120 zu der zweiten Oxidhalbleiterschicht 132 zugeführt wird, durch den Bereich 233 hindurch freigegeben wird, in welchem Falle eine Sauerstofffehlstelle in der zweiten Oxidhalbleiterschicht 132 nicht auf effiziente Weise mit Sauerstoff gefüllt werden kann.
  • Es sei angemerkt, dass einem Transistor, in dem eine Oxidhalbleiterschicht als Kanal dient, stabile elektrische Eigenschaften effektiv verliehen werden können, indem die Konzentration der Verunreinigungen in der Oxidhalbleiterschicht verringert wird, um die Oxidhalbleiterschicht intrinsisch oder im Wesentlichen intrinsisch zu machen. Der Begriff „im Wesentlichen intrinsisch” bezeichnet den Zustand, in dem eine Oxidhalbleiterschicht eine Ladungsträgerdichte von niedriger als 1 × 1017/cm3, bevorzugt niedriger als 1 × 1015/cm3, stärker bevorzugt niedriger als 1 × 1013/cm3 aufweist.
  • In der Oxidhalbleiterschicht sind ferner Wasserstoff, Stickstoff, Kohlenstoff, Silizium und ein Metallelement, das verschieden von Hauptkomponenten ist, Verunreinigungen. Wasserstoff und Stickstoff bilden beispielsweise Donatorniveaus, was die Ladungsträgerdichte erhöht, und Silizium bildet Verunreinigungsniveaus in der Oxidhalbleiterschicht. Die Verunreinigungsniveaus dienen als Einfangstellen und könnten die elektrischen Eigenschaften des Transistors verschlechtern. Es ist deshalb bevorzugt, die Konzentration der Verunreinigungen in der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 und diejenige an Grenzflächen zwischen den Schichten zu verringern.
  • Um die Oxidhalbleiterschicht intrinsisch oder im Wesentlichen intrinsisch zu machen, beträgt beispielsweise bei SIMS (Sekundärionen-Massenspektrometrie) die Siliziumkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht bevorzugt niedriger als 1 × 1019 Atome/cm3, stärker bevorzugt niedriger als 5 × 1018 Atome/cm3, noch stärker bevorzugt niedriger als 1 × 1018 Atome/cm3. Ferner beträgt die Wasserstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht bevorzugt niedriger als oder gleich 2 × 1020 Atome/cm3, stärker bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, noch stärker bevorzugt niedriger als oder gleich 1 × 1019 Atome/cm3, sogar noch stärker bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3. Ferner beträgt die Stickstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht bevorzugt niedriger als 5 × 1019 Atome/cm3, stärker bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, noch stärker bevorzugt niedriger als oder gleich 1 × 1018 Atome/cm3, sogar noch stärker bevorzugt niedriger als oder gleich 5 × 1017 Atome/cm3.
  • In dem Fall, in dem die Oxidhalbleiterschicht Kristalle enthält, könnte eine hohe Silizium- oder Kohlenstoffkonzentration die Kristallinität der Oxidhalbleiterschicht reduzieren. Damit die Kristallinität der Oxidhalbleiterschicht nicht reduziert wird, kann beispielsweise die Siliziumkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht niedriger als 1 × 1019 Atome/cm3, bevorzugt niedriger als 5 × 1018 Atome/cm3, stärker bevorzugt niedriger als 1 × 1018 Atome/cm3 betragen. Des Weiteren kann beispielsweise die Kohlenstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht niedriger als 1 × 1019 Atome/cm3, bevorzugt niedriger als 5 × 1018 Atome/cm3, stärker bevorzugt niedriger als 1 × 1018 Atome/cm3 betragen.
  • Ein Transistor, bei dem die oben beschriebene hochreine Oxidhalbleiterschicht für einen Kanalbildungsbereich verwendet wird, weist einen sehr geringen Sperrstrom (off-state current) auf. In dem Fall, in dem die Spannung zwischen einem Source-Anschluss und einem Drain-Anschluss beispielsweise auf zirka 0,1 V, 5 V oder 10 V eingestellt wird, kann der Sperrstrom, der durch die Kanalbreite des Transistors normalisiert ist, so klein wie mehrere Yoktoampere pro Mikrometer bis mehrere Zeptoampere pro Mikrometer sein.
  • Es sei angemerkt, dass ein siliziumhaltiger isolierender Film in vielen Fällen als Gate-Isolierfilm des Transistors verwendet wird; es ist also aus dem zuvor beschriebenen Grund bevorzugt, dass, ähnlich wie bei dem Transistor nach einer Ausführungsform der vorliegenden Erfindung, ein als Kanal dienender Bereich der Oxidhalbleiterschicht nicht in Kontakt mit dem Gate-Isolierfilm steht. In dem Fall, in dem ein Kanal an der Grenzfläche zwischen dem Gate-Isolierfilm und der Oxidhalbleiterschicht gebildet wird, tritt eine Streuung von Ladungsträgern an der Grenzfläche auf, wodurch die Feldeffektbeweglichkeit des Transistors in einigen Fällen abnimmt. Im Hinblick darauf ist ebenfalls bevorzugt, dass der als Kanal dienende Bereich der Oxidhalbleiterschicht getrennt von dem Gate-Isolierfilm liegt.
  • Für die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 wird vorzugsweise ein leitendes Material, das leicht an Sauerstoff gebunden wird, verwendet. Beispielsweise kann Al, Cr, Cu, Ta, Ti, Mo oder W verwendet werden. Es ist besonders bevorzugt, unter den Materialien Ti, das leicht an Sauerstoff gebunden wird, oder W, das einen hohen Schmerzpunkt aufweist, zu verwenden, so dass der nachfolgende Prozess bei relativ hohen Temperaturen durchgeführt werden kann. Es sei angemerkt, dass die Kategorie „leitendes Material, das leicht an Sauerstoff gebunden wird” ein Material, in das Sauerstoff leicht diffundiert, umfasst.
  • Wenn das leitende Material, das leicht an Sauerstoff gebunden wird, in Kontakt mit einer Oxidhalbleiterschicht steht, findet ein Phänomen statt, bei dem Sauerstoff in der Oxidhalbleiterschicht in das leitende Material, das leicht an Sauerstoff gebunden wird, diffundiert. Das Phänomen findet deutlich statt, wenn die Temperatur hoch ist. Da der Herstellungsprozess des Transistors einen Wärmebehandlungsschritt umfasst, verursacht das obige Phänomen eine Erzeugung von Sauerstofffehlstellen in der Nähe eines Bereichs, der sich in der Oxidhalbleiterschicht befindet und in Kontakt mit der Source-Elektrodenschicht oder der Drain-Elektrodenschicht steht. Die Sauerstofffehlstellen binden sich an Wasserstoff, der geringfügig in der Schicht enthalten ist, wodurch sich der Bereich in einen n-Typ-Bereich verändert. Demzufolge kann der n-Typ-Bereich als Source oder Drain des Transistors dienen.
  • Der n-Typ-Bereich ist in einer vergrößerten Querschnittsansicht des Transistors (die einen Teil eines Querschnitts in der Längsrichtung des Kanals darstellt, welcher nahe an der Source-Elektrodenschicht 140 liegt) in 5 gezeigt. Eine Grenze 135, die durch eine Punktlinie in der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 dargestellt ist, ist eine Grenze zwischen einem intrinsischen Halbleiterbereich und einem n-Typ-Halbleiterbereich. In der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 wird ein Bereich, der nahe an der Source-Elektrodenschicht 140 liegt, zu einem n-Typ-Bereich. Die Grenze 135 ist hier schematisch abgebildet, aber die reale Grenze ist in einigen Fällen nicht deutlich zu erkennen. 5 zeigt, dass sich ein Teil der Grenze 135 in seitliche Richtung in der zweiten Oxidhalbleiterschicht 132 erstreckt; jedoch weist ein Bereich in der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132, der zwischen der Source-Elektrodenschicht 140 und dem isolierenden Basisfilm 120 liegt, in einigen Fällen gänzlich in der Dickenrichtung den n-Typ auf.
  • In dem Fall, in dem ein Transistor mit einer sehr kleinen Kanallänge hergestellt wird, könnte sich ein n-Typ-Bereich, der durch die Erzeugung von Sauerstofffehlstellen gebildet wird, in die Längsrichtung des Kanals des Transistors erstrecken. In diesem Fall verändern sich die elektrischen Eigenschaften des Transistors; beispielsweise wird die Schwellenspannung verschoben, oder Einschalt- und Ausschaltzustände des Transistors können nicht durch die Gate-Spannung gesteuert werden (in welchem Falle der Transistor eingeschaltet wird). Folglich ist dann, wenn ein Transistor mit einer sehr kleinen Kanallänge hergestellt wird, nicht immer bevorzugt, dass ein leitendes Material, das leicht an Sauerstoff gebunden wird, für eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht verwendet wird.
  • In einem solchen Fall kann ein leitendes Material, das weniger als das vorstehende Material dazu neigt, an Sauerstoff gebunden zu werden, für die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 verwendet werden. Als das leitende Material, das nicht leicht an Sauerstoff gebunden wird, kann beispielsweise ein Material, das Tantalnitrid, Titannitrid, Gold, Platin, Palladium oder Ruthenium enthält, oder dergleichen verwendet werden. Es sei angemerkt, dass in dem Fall, in dem das leitende Material in Kontakt mit der zweiten Oxidhalbleiterschicht 132 steht, die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 jeweils eine Struktur haben können, bei der das leitende Material, das nicht leicht an Sauerstoff gebunden wird, und das oben beschriebene leitende Material, das leicht an Sauerstoff gebunden wird, gestapelt sind.
  • Der Gate-Isolierfilm 160 kann unter Verwendung eines isolierenden Films, der eines oder mehrere von Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält, ausgebildet sein. Der Gate-Isolierfilm 160 kann ein Stapel, der eines der vorstehenden Materialien enthält, sein.
  • Für die Gate-Elektrodenschicht 170 kann ein leitender Film, der unter Verwendung von Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Ta, W oder dergleichen ausgebildet ist, verwendet werden. Die Gate-Elektrodenschicht kann ein Stapel, der eines der vorstehenden Materialien enthält, sein. Alternativ kann ein stickstoffhaltiger leitender Film für die Gate-Elektrodenschicht verwendet werden.
  • Die isolierende Schicht 180 ist vorzugsweise über dem Gate-Isolierfilm 160 und der Gate-Elektrodenschicht 170 ausgebildet. Die isolierende Schicht ist vorzugsweise unter Verwendung von Aluminiumoxid ausgebildet. Der Aluminiumoxidfilm weist einen hohen Sperreffekt auf, was Durchdringung sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, verhindert. Deshalb kann während und nach dem Herstellungsprozess des Transistors der Aluminiumoxidfilm vorteilhaft als Schutzfilm dienen, der Effekte aufweist, um zu verhindern, dass Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, die Schwankungen der elektrischen Eigenschaften des Transistors verursachen, in die Oxidhalbleiterschicht 130 eindringen, dass Sauerstoff, der eine Hauptkomponente der Oxidhalbleiterschicht 130 ist, aus der Oxidhalbleiterschicht abgegeben wird und dass Sauerstoff unnötigerweise aus dem isolierenden Basisfilm 120 abgegeben wird. Außerdem kann Sauerstoff, der in dem Aluminiumoxidfilm enthalten ist, in die Oxidhalbleiterschicht diffundieren.
  • Des Weiteren ist die isolierende Schicht 185 vorzugsweise über der isolierenden Schicht 180 ausgebildet. Die isolierende Schicht 185 kann unter Verwendung eines isolierenden Films, der eines oder mehrere von Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält, ausgebildet sein. Die isolierende Schicht 185 kann ein Stapel, der eines der vorstehenden Materialien enthält, sein.
  • Hierbei enthält die isolierende Schicht 185 vorzugsweise überschüssigen Sauerstoff. Eine isolierende Schicht, die überschüssigen Sauerstoff enthält, bezeichnet eine isolierende Schicht, aus der durch Wärmebehandlung oder dergleichen Sauerstoff abgegeben werden kann. Die isolierende Schicht, die überschüssigen Sauerstoff enthält, ist beispielsweise ein Film, bei dem die Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, 1,0 × 1019 Atome/cm3 oder mehr bei einer Thermodesorptions-Spektroskopie-Analyse beträgt. Bei der Thermodesorptions-Spektroskopie-Analyse wird eine Wärmebehandlung bei einer Oberflächentemperatur von höher als oder gleich 100°C und niedriger als oder gleich 700°C, bevorzugt höher als oder gleich 100°C und niedriger als oder gleich 500°C durchgeführt. Der aus der isolierenden Schicht abgegebene Sauerstoff kann durch den Gate-Isolierfilm 160 hindurch in den Kanalbildungsbereich in der Oxidhalbleiterschicht 130 diffundieren, so dass Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet werden, mit dem Sauerstoff gefüllt werden können. Auf diese Weise können die elektrischen Eigenschaften des Transistors stabil sein.
  • Hohe Integration einer Halbleitervorrichtung erfordert eine Miniaturisierung eines Transistors. Es ist jedoch bekannt, dass die Miniaturisierung eines Transistors eine Verschlechterung der elektrischen Eigenschaften des Transistors verursacht. Insbesondere ist eine Verringerung des Durchlassstroms erheblich, welche direkt durch eine Abnahme der Kanalbreite verursacht wird.
  • In dem Transistor nach einer Ausführungsform der vorliegenden Erfindung ist jedoch, wie oben beschrieben, die dritte Oxidhalbleiterschicht 133 derart ausgebildet, dass sie einen Bereich, der in der zweiten Oxidhalbleiterschicht 132 liegt und in dem ein Kanal gebildet wird, bedeckt, und dass die Kanalbildungsschicht und der Gate-Isolierfilm nicht miteinander in Kontakt stehen. Deshalb kann die Streuung von Ladungsträgern an der Grenzfläche zwischen der Kanalbildungsschicht und dem Gate-Isolierfilm verringert werden, und die Feldeffektbeweglichkeit des Transistors kann erhöht werden.
  • Zudem können die elektrischen Eigenschaften des Transistors nach einer Ausführungsform der vorliegenden Erfindung im Besonderen mit einer Struktur verbessert werden, die der in der Querschnittsansicht in der Querrichtung des Kanals in 2 gezeigten Struktur ähnlich ist, wobei die Länge der nach oben weisenden Oberfläche (WT) der zweiten Oxidhalbleiterschicht 132 in der Querrichtung des Kanals so klein wie ihre Dicke ist.
  • In dem Fall, in dem WT klein ist, wie bei einem Transistor in 2, wird beispielsweise ein elektrisches Feld, das von der Gate-Elektrodenschicht 170 bis zur Seitenfläche der zweiten Oxidhalbleiterschicht 132 erzeugt wird, an die ganze zweite Oxidhalbleiterschicht 132 angelegt. Demzufolge wird ein Kanal gleichmäßig in der Seitenfläche und der nach oben weisenden Oberfläche der zweiten Oxidhalbleiterschicht 132 gebildet.
  • Im Fall eines Transistors, bei dem WT klein ist, kann die Kanalbreite als Summe von WT und der Längen der Seitenflächen (WS1 und WS2) der zweiten Oxidhalbleiterschicht 132 in der Querrichtung des Kanals (d. h. WT + WS1 + WS2) definiert werden, und der Kanalbreite entsprechend fließt ein Durchlassstrom in dem Transistor. In dem Fall, in dem WT sehr klein ist, fließt ein Strom in der ganzen zweiten Oxidhalbleiterschicht 132.
  • Das heißt, dass der Transistor nach einer Ausführungsform der vorliegenden Erfindung, bei dem WT klein ist, sowohl durch einen Effekt, eine Streuung von Ladungsträgern zu unterdrücken, als auch durch einen Effekt, die Kanalbreite zu vergrößern, einen höheren Durchlassstrom aufweisen kann als der herkömmliche Transistor.
  • Es sei angemerkt, dass, um den Durchlassstrom des Transistors auf effiziente Weise zu erhöhen, eine Beziehung von 0,3 WS ≤ WT ≤ 3 WS (WT ist größer als oder gleich 0,3 WS und kleiner als oder gleich 3 WS) erfüllt wird, wobei WS1 und WS2 durch WS (WS1 = WS2 = WS) dargestellt werden. Des Weiteren ist WT/WS bevorzugt größer als oder gleich 0,5 und kleiner als oder gleich 1,5, stärker bevorzugt größer als oder gleich 0,7 und kleiner als oder gleich 1,3. In dem Fall, in dem WT/WS > 3 gilt, könnten der S-Wert (S value) und der Sperrstrom zunehmen.
  • Wie zuvor beschrieben worden ist, kann mit dem Transistor nach einer Ausführungsform der vorliegenden Erfindung ein ausreichend hoher Durchlassstrom erzielt werden, auch wenn der Transistor miniaturisiert ist.
  • Bei dem Transistor nach einer Ausführungsform der vorliegenden Erfindung ist die zweite Oxidhalbleiterschicht 132 über der ersten Oxidhalbleiterschicht 131 ausgebildet, so dass weniger wahrscheinlich ist, dass ein Grenzflächenzustand gebildet wird. Zusätzlich dringt keine Verunreinigung von oben und unten in die zweite Oxidhalbleiterschicht 132 ein, da die zweite Oxidhalbleiterschicht 132 eine Zwischenschicht bei einer dreischichtigen Struktur ist. Da die zweite Oxidhalbleiterschicht 132 von der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 umschlossen ist, kann nicht nur der Durchlassstrom des Transistors erhöht werden, sondern kann auch die Schwellenspannung stabilisiert werden und der S-Wert kann verringert werden. Folglich kann Icut (Strom bei einer Gate-Spannung VG von 0 V) verringert werden und der Leistungsverbrauch der Halbleitervorrichtung kann verringert werden. Da die Schwellenspannung des Transistors stabil wird, kann ferner die langzeitige Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Der Transistor nach einer Ausführungsform der vorliegenden Erfindung kann einen leitenden Film 172 zwischen der Oxidhalbleiterschicht 130 und dem Substrat 110 beinhalten, wie in 6 gezeigt ist. Wenn der leitende Film als zweite Gate-Elektrode verwendet wird, kann der Durchlassstrom weiter erhöht werden und die Schwellenspannung kann gesteuert werden. Um den Durchlassstrom zu erhöhen, werden beispielsweise die Gate-Elektrodenschicht 170 und der leitende Film 172 derart gesteuert, dass sie das gleiche Potential aufweisen, und der Transistor wird als Doppel-Gate-Transistor (dual-gate transistor) betrieben. Darüber hinaus wird ein festes Potential, das sich von einem Potential der Gate-Elektrodenschicht 170 unterscheidet, dem leitenden Film 172 zugeführt, um die Schwellenspannung zu steuern.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Verfahren zum Herstellen des Transistors 100, der anhand von 1A bis 1C bei der Ausführungsform 1 beschrieben worden ist, anhand von 7A bis 7C und 8A bis 8C beschrieben.
  • Für das Substrat 110 kann ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumcarbid oder dergleichen, ein Verbund-Halbleitersubstrat aus Siliziumgermanium oder dergleichen, ein Silizium auf einem Isolator-(silicon on insulator, SOI-)Substrat oder dergleichen verwendet werden. Als weitere Alternative kann eines dieser Substrate, das ferner mit einem Halbleiterbauelement versehen ist, verwendet werden.
  • Der isolierende Basisfilm 120 kann durch ein Plasma-CVD-Verfahren, ein Sputterverfahren oder dergleichen unter Verwendung eines isolierenden Oxidfilms aus Aluminiumoxid, Magnesiumoxide, Siliziumoxid, Siliziumoxynitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen, eines isolierenden Nitridfilms aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen, oder eines Films, in dem einige der obigen Materialien gemischt sind, ausgebildet werden. Alternativ kann ein Stapel, der eines der obigen Materialien enthält, verwendet werden, wobei zumindest eine obere Schicht des isolierenden Basisfilms 120, die in Kontakt mit der Oxidhalbleiterschicht 130 steht, vorzugsweise unter Verwendung eines überschüssigen Sauerstoff enthaltenden Materials, das als Versorgungsquelle von Sauerstoff zu der Oxidhalbleiterschicht 130 dienen könnte, ausgebildet ist.
  • Sauerstoff kann dem isolierenden Basisfilm 120 durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen zugesetzt werden. Der Zusatz von Sauerstoff ermöglicht es dem isolierenden Basisfilm 120, der Oxidhalbleiterschicht 130 Sauerstoff sehr leicht zuzuführen.
  • In dem Fall, in dem eine Oberfläche des Substrates 110 aus einem Isolator ausgebildet ist und es keinen Einfluss der Verunreinigungsdiffusion in die Oxidhalbleiterschicht 130 gibt, die später ausgebildet wird, wird der isolierende Basisfilm 120 nicht notwendigerweise bereitgestellt.
  • Als nächstes werden ein erster Oxidhalbleiterfilm 331, der zu der ersten Oxidhalbleiterschicht 131 wird, und ein zweiter Oxidhalbleiterfilm 332, der zu der zweiten Oxidhalbleiterschicht 132 wird, durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein ALD-Verfahren oder ein PLD-Verfahren über dem isolierenden Basisfilm 120 abgeschieden (siehe 7A).
  • Anschließend werden der erste Oxidhalbleiterfilm 331 und der zweite Oxidhalbleiterfilm 332 selektiv geätzt, um die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 auszubilden (siehe 7B). Zu dieser Zeit kann auch der isolierende Basisfilm 120 geringfügig geätzt werden, wie in 7B gezeigt ist. Der geringfügig geätzte isolierende Basisfilm 120 ermöglicht, dass die zweite Oxidhalbleiterschicht 132 leicht mit der Gate-Elektrode, die später ausgebildet wird, bedeckt wird. Des Weiteren wird die zweite Oxidhalbleiterschicht 132 derart ausgebildet, dass sie im Querschnitt in der Querrichtung eines Kanals des Transistors eine Krümmung von ihrer nach oben weisenden Oberfläche bis zu ihrer Seitenfläche aufweist.
  • Es sei angemerkt, dass dann, wenn der erste Oxidhalbleiterfilm 331 und der zweite Oxidhalbleiterfilm 332 selektiv geätzt werden, nicht nur ein Fotolack, sondern auch eine Hartmaske, wie z. B. ein Metallfilm, verwendet werden kann. Zusätzlich kann ein organisches Harz über dem Metallfilm ausgebildet werden. Als Metallfilm kann beispielsweise ein Wolframfilm mit einer Dicke von zirka 5 nm verwendet werden.
  • Zum Ätzen wird vorzugsweise Trockenätzen verwendet, bei dem ein Unterschied zwischen der Ätzgeschwindigkeit des ersten Oxidhalbleiterfilms 331 und derjenigen des zweiten Oxidhalbleiterfilms 332 klein ist.
  • Um ein stetiges Energieband in einem Stapel, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, zu bilden, ist zu bevorzugen, dass die Schichten unter Verwendung einer Abscheidungsvorrichtung (z. B. einer Sputtervorrichtung) mit mehreren Kammern einschließlich einer Schleusenkammer nacheinander ausgebildet werden, ohne der Luft ausgesetzt zu sein. Es ist bevorzugt, dass jede Kammer der Sputtervorrichtung mittels einer Adsorptionsvakuumpumpe, wie z. B. einer Kryopumpe, auf ein hohes Vakuum (auf zirka höher als oder gleich 5 × 10–7 Pa und niedriger als oder gleich 1 × 10–4 Pa) evakuiert werden kann und dass die Kammer geeignet ist, ein Substrat, über dem ein Film abzuscheiden ist, auf 100°C oder höher, bevorzugt 500°C oder höher zu erwärmen. Folglich kann man Wasser und dergleichen, die sich als Verunreinigungen gegen einen Oxidhalbleiter verhalten, so weit als möglich entfernen. Alternativ wird vorzugsweise eine Kombination von einer Turbomolekularpumpe und einer Kältefalle verwendet, um einen Rückfluss eines Gases, das eine Kohlenstoffkomponente, Feuchtigkeit oder dergleichen enthält, aus einem Abgassystem in die Kammer zu verhindern.
  • Nicht nur die Evakuierung der Kammer auf Hochvakuum, sondern auch eine hohe Reinheit eines Sputtergases wird benötigt, um einen hochreinen intrinsischen Oxidhalbleiter zu erhalten. Ein Sauerstoffgas oder ein Argongas, das als Sputtergas verwendet wird, wird derart hoch gereinigt, dass es einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, stärker bevorzugt –100°C oder niedriger aufweist, so dass ein Eindringen von Feuchtigkeit und dergleichen in die Oxidhalbleiterschicht möglichst verhindert werden kann.
  • Für die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133, die in einem späteren Schritt ausgebildet wird, kann eines der bei der Ausführungsform 1 beschriebenen Materialien verwendet werden. Beispielsweise kann ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:6, 1:3:4, 1:3:3 oder 1:3:2 ist, für die erste Oxidhalbleiterschicht 131 verwendet werden, ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:1:1 oder 5:5:6 ist, kann für die zweite Oxidhalbleiterschicht 132 verwendet werden, und ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:6, 1:3:4, 1:3:3 oder 1:3:2 ist, kann für die dritte Oxidhalbleiterschicht 133 verwendet werden.
  • Ein Oxidhalbleiter, der jeweils für die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 verwendet werden kann, enthält vorzugsweise zumindest Indium (In) oder Zink (Zn). Alternativ enthält der Oxidhalbleiter vorzugsweise sowohl In als auch Zn. Um Schwankungen der elektrischen Eigenschaften des Transistors, der den Oxidhalbleiter aufweist, zu verringern, enthält der Oxidhalbleiter vorzugsweise einen Stabilisator zusätzlich zu In und/oder Zn.
  • Beispiele für einen Stabilisator umfassen Gallium (Ga), Zinn (Sn), Hafnium (Hf), Aluminium (Al) und Zirconium (Zr). Weitere Beispiele für einen Stabilisator sind Lanthanoide, wie z. B. Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu).
  • Als Oxidhalbleiter kann beispielsweise eines des Folgenden verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, ein In-Zn-Oxid, ein Sn-Zn-Oxid, ein Al-Zn-Oxid, ein Zn-Mg-Oxid, ein Sn-Mg-Oxid, ein In-Mg-Oxid, ein In-Ga-Oxid, ein In-Ga-Zn-Oxid, ein In-Al-Zn-Oxid, ein In-Sn-Zn-Oxid, ein Sn-Ga-Zn-Oxid, ein Al-Ga-Zn-Oxid, ein Sn-Al-Zn-Oxid, ein In-Hf-Zn-Oxid, ein In-La-Zn-Oxid, ein In-Ce-Zn-Oxid, ein In-Pr-Zn-Oxid, ein In-Nd-Zn-Oxid, ein In-Sm-Zn-Oxid, ein In-Eu-Zn-Oxid, ein In-Gd-Zn-Oxid, ein In-Tb-Zn-Oxid, ein In-Dy-Zn-Oxid, ein In-Ho-Zn-Oxid, ein In-Er-Zn-Oxid, ein In-Tm-Zn-Oxid, ein In-Yb-Zn-Oxid, ein In-Lu-Zn-Oxid, ein In-Sn-Ga-Zn-Oxid, ein In-Hf-Ga-Zn-Oxid, ein In-Al-Ga-Zn-Oxid, ein In-Sn-Al-Zn-Oxid, ein In-Sn-Hf-Zn-Oxid und ein In-Hf-Al-Zn-Oxid.
  • Es sei angemerkt, dass beispielsweise ein „In-Ga-Zn-Oxid” hier ein Oxid, das In, Ga und Zn als seine Hauptkomponenten enthält, bezeichnet. Das In-Ga-Zn-Oxid kann ein Metallelement, das verschieden von In, Ga und Zn ist, enthalten. Des Weiteren wird in dieser Beschreibung ein Film, der unter Verwendung eines In-Ga-Zn-Oxids ausgebildet ist, auch als IGZO-Film bezeichnet.
  • Alternativ kann ein Material, das durch InMO3(ZnO)m (m > 0, wobei m keine ganze Zahl ist) dargestellt wird, verwendet werden. Es sei angemerkt, dass M ein oder mehrere Metallelemente darstellt, die aus Ga, Y, Zr, La, Ce und Nd ausgewählt werden. Als weitere Alternative kann ein Material, das durch In2SnO5(ZnO)n (n > 0, wobei n eine ganze Zahl ist) dargestellt wird, verwendet werden.
  • Es sei angemerkt, dass, wie ausführlich bei der Ausführungsform 1 beschrieben, Materialien derart ausgewählt werden, dass die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 jeweils eine Elektronenaffinität, die niedriger ist als diejenige der zweiten Oxidhalbleiterschicht 132, aufweisen.
  • Die Oxidhalbleiterschichten werden jeweils vorzugsweise durch ein Sputterverfahren ausgebildet. Als Sputterverfahren kann ein HF-Sputterverfahren, ein DC-Sputterverfahren, ein AC-Sputterverfahren oder dergleichen verwendet werden.
  • Im Fall der Verwendung eines In-Ga-Zn-Oxids wird ein Material, dessen Atomverhältnis von In zu Ga und Zn 1:1:1, 2:2:1, 3:1:2, 5:5:6, 1:3:2, 1:3:3, 1:3:4, 1:3:6, 1:4:3, 1:5:4, 1:6:6, 2:1:3 1:6:4, 1:9:6, 1:1:4 oder 1:1:2 ist, für die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und/oder die dritte Oxidhalbleiterschicht 133 derart verwendet, dass die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 jeweils eine Elektronenaffinität, die niedriger ist als diejenige der zweiten Oxidhalbleiterschicht 132, aufweisen.
  • Es sei angemerkt, dass beispielsweise in dem Fall, in dem die Zusammensetzung eines Oxids, das In, Ga und Zn im Atomverhältnis In:Ga:Zn = a:b:c (a + b + c = 1) enthält, in der Nachbarschaft der Zusammensetzung eines Oxids, das In, Ga und Zn im Atomverhältnis In:Ga:Zn = A:B:C (A + B + C = 1) enthält, liegt, für a, b und c die folgende Beziehung gilt: (a – A)2 + (b – B)2 + (c – C)2 ≤ r2, wobei r beispielsweise 0,05 betragen kann. Das Gleiche gilt auch für andere Oxide.
  • Der Indiumgehalt der zweiten Oxidhalbleiterschicht 132 ist vorzugsweise höher als der Indiumgehalt der ersten Oxidhalbleiterschicht 131 und der Indiumgehalt der dritten Oxidhalbleiterschicht 133. In einem Oxidhalbleiter trägt das s-Orbital eines Schwermetalls hauptsächlich zur Ladungsträgerleitung bei, und wenn der Anteil an In in dem Oxidhalbleiter ansteigt, nimmt die Überlappung der s-Orbitale wahrscheinlich zu. Deswegen weist ein Oxid mit einer Zusammensetzung, bei welcher der Anteil an In höher ist als derjenige an Ga, eine höhere Beweglichkeit auf als ein Oxid mit einer Zusammensetzung, bei welcher der Anteil an In gleich oder niedriger ist als derjenige an Ga. Aus diesem Grund kann unter Verwendung eines Oxids mit einem hohen Indiumgehalt für die zweite Oxidhalbleiterschicht 132 ein Transistor mit hoher Beweglichkeit erzielt werden.
  • Eine Struktur eines Oxidhalbleiterfilms wird nachstehend beschrieben.
  • Es sei angemerkt, dass in dieser Beschreibung ein Begriff „parallel” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und daher auch den Fall umfasst, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Zusätzlich bedeutet ein Begriff „senkrecht”, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
  • In dieser Beschreibung sind die trigonalen und rhomboedrischen Kristallsysteme in dem hexagonalen Kristallsystem enthalten.
  • Ein Oxidhalbleiterfilm wird grob als ein einkristalliner Oxidhalbleiterfilm und ein nicht einkristalliner Oxidhalbleiterfilm eingestuft. Der nicht einkristalline Oxidhalbleiterfilm umfasst einen kristallinen Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor film, CAAC-OS-Film), einen polykristallinen Oxidhalbleiterfilm, einen mikrokristallinen Oxidhalbleiterfilm, einen amorphen Oxidhalbleiterfilm und dergleichen.
  • Zuerst wird ein CAAC-OS-Film beschrieben.
  • Der CAAC-OS-Film ist einer von Oxidhalbleiterfilmen, die eine Vielzahl von Kristallbereichen enthalten, und die meisten Kristallbereiche passen jeweils in einen Würfel mit einer Kantenlänge von weniger als 100 nm. Deswegen gibt es einen Fall, in dem ein Kristallbereich in dem CAAC-OS-Film in einen Würfel mit einer Kantenlänge von weniger als 10 nm, weniger als 5 nm oder weniger als 3 nm passt.
  • In einem Transmissionselektronenmikroskop-(TEM-)Bild des CAAC-OS-Films wird eine Grenze zwischen Kristallbereichen, das heißt, eine Korngrenze nicht deutlich beobachtet. Folglich ist weniger wahrscheinlich, dass in dem CAAC-OS-Film eine Verringerung der Elektronenbeweglichkeit wegen der Korngrenze auftritt.
  • Nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung im Wesentlichen parallel zu einer Probenoberfläche beobachtet wird (Querschnitts-TEM-Bild (cross-sectional TEM image)), sind Metallatome auf eine geschichtete Weise in den Kristallbereichen angeordnet. Jede Metallatomlage weist eine Gestalt auf, die von einer Oberfläche, über der der CAAC-OS-Film ausgebildet ist (eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist, wird nachstehend als Ausbildungsoberfläche bezeichnet), oder von einer nach oben weisenden Oberfläche des CAAC-OS-Films widergespiegelt wird, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films angeordnet.
  • Andererseits sind nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung im Wesentlichen senkrecht zur Probenoberfläche beobachtet wird (Flächen-TEM-Bild (plan TEM image)), Metallatome in einer trigonalen oder hexagonalen Konfiguration in den Kristallbereichen angeordnet. Zwischen verschiedenen Kristallbereichen gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
  • Aus den Ergebnissen des Querschnitts-TEM-Bildes und des Flächen-TEM-Bildes findet man eine Ausrichtung in den Kristallbereichen in dem CAAC-OS-Film.
  • Ein CAAC-OS-Film wird einer Strukturanalyse mittels eines Röntgenbeugungs-(X-ray diffraction, XRD-)Geräts unterzogen. Wenn beispielsweise der CAAC-OS-Film, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak oft bei einem Beugungswinkel (2θ) von zirka 31°. Dieser Peak stammt aus der (009)-Ebene des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS-Film eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films ausgerichtet sind.
  • Andererseits erscheint dann, wenn der CAAC-OS-Film durch ein In-Plane-Verfahren (in-plane method) analysiert wird, bei dem ein Röntgenstrahl in eine Probe in einer Richtung im Wesentlichen senkrecht zur c-Achse eintritt, oft ein Peak bei 2θ von zirka 56°. Dieser Peak stammt aus der (110)-Ebene des InGaZnO4-Kristalls. Hier wird die Analyse (φ-Scan) unter Bedingungen durchgeführt, wobei die Probe um einen Normalenvektor einer Probenoberfläche als Achse (φ-Achse) gedreht wird, wobei 2θ auf zirka 56° festgelegt wird. In dem Fall, in dem die Probe ein einkristalliner Oxidhalbleiterfilm aus InGaZnO4 ist, erscheinen sechs Peaks. Die sechs Peaks stammen aus Kristallebenen, die der (110)-Ebene entsprechen. Dagegen wird im Fall eines CAAC-OS-Films ein Peak nicht deutlich beobachtet, auch wenn ein φ-Scan durchgeführt wird, wobei 2θ auf zirka 56° festgelegt wird.
  • Nach den obigen Ergebnissen sind in dem CAAC-OS-Film mit Ausrichtung bezüglich der c-Achse die c-Achsen in einer Richtung parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ausgerichtet, während die Richtungen der a-Achsen und b-Achsen zwischen Kristallbereichen verschieden sind. Jede Metallatomlage, die im Querschnitts-TEM-Bild als auf eine geschichtete Weise angeordnet beobachtet wird, entspricht daher einer Ebene, die parallel zur a-b-Ebene des Kristalls ist.
  • Es sei angemerkt, dass der Kristallbereich gleichzeitig mit einer Abscheidung des CAAC-OS-Films gebildet wird oder durch eine Kristallisierungsbehandlung, wie z. B. eine Wärmebehandlung, gebildet wird. Wie zuvor beschrieben worden ist, ist die c-Achse des Kristalls in einer Richtung parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ausgerichtet. Deshalb könnte beispielsweise in dem Fall, in dem eine Form des CAAC-OS-Films durch Ätzen oder dergleichen geändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche des CAAC-OS-Films sein.
  • Des Weiteren ist der Grad der Kristallinität in dem CAAC-OS-Film nicht notwendigerweise gleichmäßig. Zum Beispiel ist in dem Fall, in dem das Kristallwachstum zum Ausbilden des CAAC-OS-Films von der Nachbarschaft der nach oben weisenden Oberfläche des Films an beginnt, der Grad der Kristallinität in der Nähe der nach oben weisenden Oberfläche unter Umständen höher als derjenige in der Nähe der Ausbildungsoberfläche. Ferner wird dann, wenn dem CAAC-OS-Film eine Verunreinigung zugesetzt wird, die Kristallinität in einem Bereich, dem die Verunreinigung zugesetzt wird, geändert, und der Grad der Kristallinität in dem CAAC-OS-Film variiert in Abhängigkeit vom Ort.
  • Es sei angemerkt, dass dann, wenn der einen InGaZnO4-Kristall enthaltende CAAC-OS-Film durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, auch ein Peak bei 2θ von zirka 36° zusätzlich zu dem Peak bei 2θ von zirka 31° beobachtet werden kann. Der Peak bei 2θ von zirka 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS-Films enthalten ist. Es ist bevorzugt, dass in dem CAAC-OS-Film ein Peak bei 2θ von zirka 31° erscheint und kein Peak bei 2θ von zirka 36° erscheint.
  • Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer niedrigen Verunreinigungskonzentration. Die Verunreinigung ist ein Element, das verschieden von den Hauptkomponenten des Oxidhalbleiterfilms ist, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Im Besonderen stört ein Element, das höhere Bindungsstärke an Sauerstoff aufweist als ein in dem Oxidhalbleiterfilm enthaltenes Metallelement, wie z. B. Silizium, die Atomanordnung des Oxidhalbleiterfilms, indem es Sauerstoff von dem Oxidhalbleiterfilm entzieht, und reduziert die Kristallinität. Außerdem hat ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen einen großen Atomradius (oder molekularen Radius) und stört daher die Atomanordnung des Oxidhalbleiterfilms und reduziert die Kristallinität, wenn es in dem Oxidhalbleiterfilm enthalten ist. Es sei angemerkt, dass die Verunreinigung, die in dem Oxidhalbleiterfilm enthalten ist, als Einfangstelle für Ladungsträger oder Ladungsträgererzeugungsquelle dienen könnte.
  • Der CAAC-OS-Film ist des Weiteren ein Oxidhalbleiterfilm mit einer niedrigen Dichte der Defektzustände. In einigen Fällen dient eine Sauerstofffehlstelle in dem Oxidhalbleiterfilm beispielsweise als Einfangstelle für Ladungsträger oder Ladungsträgererzeugungsquelle, wenn Wasserstoff darin eingefangen wird.
  • Der Zustand, in dem die Verunreinigungskonzentration niedrig ist und die Dichte der Defektzustände niedrig ist (die Anzahl der Sauerstofffehlstellen klein ist), wird als hochreiner intrinsischer Zustand oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist nur geringe Ladungsträgererzeugungsquellen auf und kann deshalb eine niedrige Ladungsträgerdichte aufweisen. Daher hat ein Transistor, der den Oxidhalbleiterfilm beinhaltet, selten eine negative Schwellenspannung (er verhält sich kaum „normalerweise eingeschaltet” (normally on)). Der hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterfilm weist geringe Einfangstellen für Ladungsträger auf. Deshalb weist der Transistor, der den Oxidhalbleiterfilm beinhaltet, geringe Schwankungen der elektrischen Eigenschaften und hohe Zuverlässigkeit auf. Elektrische Ladungen, die von den Einfangstellen für Ladungsträger in dem Oxidhalbleiterfilm eingefangen werden, brauchen lange Zeit, bis sie abgegeben werden, und könnten sich wie feste elektrische Ladungen verhalten. Daher weist in einigen Fällen der Transistor, der den Oxidhalbleiterfilm mit einer hohen Verunreinigungskonzentration und einer hohen Dichte der Defektzustände beinhaltet, instabile elektrische Eigenschaften auf.
  • Unter Verwendung des CAAC-OS-Films bei einem Transistor sind Schwankungen der elektrischen Eigenschaften des Transistors, die auf eine Bestrahlung mit sichtbarem Licht oder UV-Licht zurückzuführen ist, gering.
  • Als nächstes wird ein mikrokristalliner Oxidhalbleiterfilm beschrieben.
  • In einem Bild, das mit einem TEM aufgenommen wird, kann man in einigen Fällen keinen deutlichen Kristallbereich in dem mikrokristallinen Oxidhalbleiterfilm finden. In den meisten Fällen ist die Größe eines Kristallbereichs in dem mikrokristallinen Oxidhalbleiterfilm größer als oder gleich 1 nm und kleiner als oder gleich 100 nm oder größer als oder gleich 1 nm und kleiner als oder gleich 10 nm. Ein Oxidhalbleiterfilm, der einen Nanokristall (nanocrystal, nc) enthält, der ein Mikrokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm oder einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm ist, wird insbesondere als nanokristalliner Oxidhalbleiter-(nc-OS-)Film bezeichnet. In einem Bild des nc-OS-Films, das mit einem TEM aufgenommen wird, kann beispielsweise in einigen Fällen kein deutliches Kristallkorn beobachtet werden.
  • In dem nc-OS-Film weist ein mikroskopischer Bereich (z. B. ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomordnung auf. Darüber hinaus gibt es keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Kristallbereichen in dem nc-OS-Film. Daher wird keine Orientierung des ganzen Films beobachtet. Deshalb kann man in einigen Fällen den nc-OS-Film von einem amorphen Oxidhalbleiterfilm in Abhängigkeit von einem Analyseverfahren nicht unterscheiden. Wenn beispielsweise der nc-OS-Film einer Strukturanalyse durch ein Out-of-Plane-Verfahren mittels eines XRD-Geräts unterzogen wird, wobei ein Röntgenstrahl mit einem größeren Durchmesser als demjenigen eines Kristallbereichs verwendet wird, erscheint kein Peak, der eine Kristallebene zeigt. Ferner wird ein Halo-Muster (halo pattern) in einem Elektronenbeugungsbild (electron diffraction pattern; auch als Feinbereichs-(selected-area)Elektronenbeugungsbild bezeichnet) des nc-OS-Films beobachtet, welches unter Verwendung eines Elektronstrahls mit einem größeren Probendurchmesser (z. B. größer als oder gleich 50 nm) als dem Durchmesser eines Kristallbereichs aufgenommen wird. Indessen werden Punkte in einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films beobachtet, welches unter Verwendung eines Elektronstrahls mit einem Probendurchmesser (z. B. größer als oder gleich 1 nm und kleiner als oder gleich 30 nm), der nahe oder kleiner als oder gleich dem Durchmesser eines Kristallbereichs ist, aufgenommen wird. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films werden in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) beobachtet. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films wird ferner in einigen Fällen eine Vielzahl von Punkten in einem ringförmigen Bereich betrachtet.
  • Da es sich bei einem nc-OS-Film um einen Oxidhalbleiterfilm mit höherer Regelmäßigkeit als einen amorphen Oxidhalbleiterfilm handelt, weist der nc-OS-Film eine niedrigere Dichte der Defektzustände auf als der amorphe Oxidhalbleiterfilm. Es gibt jedoch keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Kristallbereichen in dem nc-OS-Film; daher weist der nc-OS-Film eine höhere Dichte der Defektzustände auf als ein CAAC-OS-Film.
  • Es sei angemerkt, dass ein Oxidhalbleiterfilm ein gestapelter Film, der beispielsweise zwei oder mehr Filme von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm und einem CAAC-OS-Film umfasst, sein kann.
  • Ein CAAC-OS-Film kann beispielsweise durch ein Sputterverfahren mittels eines polykristallinen Oxidhalbleiter-Sputtertargets abgeschieden werden. Wenn Ionen mit dem Sputtertarget kollidieren, kann ein im Sputtertarget enthaltener Kristallbereich vom Target entlang der a-b-Ebene abgetrennt werden. Mit anderen Worten: ein gesputtertes Teilchen mit einer Ebene, die parallel zur a-b-Ebene ist (ein ebenes plattenförmiges gesputtertes Teilchen oder ein pelletförmiges gesputtertes Teilchen), könnte vom Target abfallen. In diesem Fall wird das ebene plattenförmige gesputterte Teilchen oder das pelletförmige gesputterte Teilchen elektrisch aufgeladen und erreicht folglich ein Substrat unter Bewahrung seines Kristallzustandes, ohne in einen Plasma-Aggregatszustand überzugehen, wodurch ein CAAC-OS-Film ausgebildet werden kann.
  • In dem Fall, in dem die zweite Oxidhalbleiterschicht 132 unter Verwendung eines In-M-Zn-Oxids (M ist Ga, Y, Zr, La, Ce oder Nd) ausgebildet wird und ein Sputtertarget, dessen Atomverhältnis von In zu M und Zn a1:b1:c1 ist, zum Ausbilden der zweiten Oxidhalbleiterschicht 132 verwendet wird, ist a1/b1 bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6, und c1/b1 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Es sei angemerkt, dass dann, wenn c1/b1 größer als oder gleich 1 und kleiner als oder gleich 6 ist, ein CAAC-OS-Film leicht als die zweite Oxidhalbleiterschicht 132 ausgebildet wird. Typische Beispiele für das Atomverhältnis von In zu M und Zn des Targets sind 1:1:1, 3:1:2 und 5:5:6.
  • In dem Fall, in dem die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 jeweils unter Verwendung eines In-M-Zn-Oxids (M ist Ga, Y, Zr, La, Ce oder Nd) ausgebildet werden und ein Sputtertarget, dessen Atomverhältnis von In zu M und Zn a2:b2:c2 ist, zum Ausbilden der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 verwendet wird, ist a2/b2 bevorzugt kleiner als a1/b1, und c2/b2 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Es sei angemerkt, dass dann, wenn c2/b2 größer als oder gleich 1 und kleiner als oder gleich 6 ist, CAAC-OS-Filme leicht als die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 ausgebildet werden. Typische Beispiele für das Atomverhältnis von In zu M und Zn des Targets sind 1:3:2, 1:3:3, 1:3:4 und 1:3:6.
  • Eine erste Wärmebehandlung kann durchgeführt werden, nachdem die zweite Oxidhalbleiterschicht 132 ausgebildet worden ist. Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250°C und niedriger als oder gleich 650°C, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 500°C in einer Inertgasatmosphäre, in einer Atmosphäre, die 10 ppm oder mehr Oxidationsgas enthält, oder unter verringertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung auf eine solche Weise durchgeführt werden, dass eine Wärmebehandlung in einer Inertgasatmosphäre durchgeführt wird und dann eine weitere Wärmebehandlung in einer Atmosphäre, die 10 ppm oder mehr Oxidationsgas enthält, durchgeführt wird, um desorbierten Sauerstoff zu kompensieren. Durch die erste Wärmebehandlung kann die Kristallinität der zweiten Oxidhalbleiterschicht 132 verbessert werden, und zudem können Verunreinigungen, wie z. B. Wasserstoff und Wasser, von dem isolierenden Basisfilm 120 und der ersten Oxidhalbleiterschicht 131 entfernt werden. Es sei angemerkt, dass die erste Wärmebehandlung vor dem Ätzen zum Ausbilden der zweiten Oxidhalbleiterschicht 132 durchgeführt werden kann.
  • Als nächstes wird ein erster leitender Film, der zu der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 wird, über der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 ausgebildet. Für den ersten leitenden Film kann Al, Cr, Cu, Ta, Ti, Mo, W oder ein Legierungsmaterial, das eines von diesen als seine Hauptkomponente enthält, verwendet werden. Beispielsweise wird ein 100 nm dicker Titanfilm durch ein Sputterverfahren oder dergleichen ausgebildet. Alternativ kann auch ein Wolframfilm durch ein CVD-Verfahren ausgebildet werden.
  • Der erste leitende Film wird dann derart geätzt, dass er über der zweiten Oxidhalbleiterschicht 132 geteilt ist, um die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 auszubilden (siehe 7C). Zu dieser Zeit kann der erste leitende Film überätzt werden, so dass die zweite Oxidhalbleiterschicht 132 teilweise geätzt wird.
  • Anschließend wird ein dritter Oxidhalbleiterfilm 333, der zu der dritten Oxidhalbleiterschicht 133 wird, über der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 ausgebildet. Bei dem dritten Oxidhalbleiterfilm 333 ist eine mikrokristalline Schicht in der Nähe der Grenzfläche zu der zweiten Oxidhalbleiterschicht 132 ausgebildet und eine kristalline Schicht, bei der c-Achsen ausgerichtet sind, ist über der mikrokristallinen Schicht ausgebildet.
  • Es sei angemerkt, dass eine zweite Wärmebehandlung durchgeführt werden kann, nachdem der dritte Oxidhalbleiterfilm 333 ausgebildet worden ist. Die zweite Wärmebehandlung kann unter den Bedingungen, die denjenigen der ersten Wärmebehandlung ähnlich sind, durchgeführt werden. Die zweite Wärmebehandlung kann Verunreinigungen, wie z. B. Wasserstoff und Wasser, von dem dritten Oxidhalbleiterfilm 333, der ersten Oxidhalbleiterschicht 131 und der zweiten Oxidhalbleiterschicht 132 entfernen.
  • Als nächstes wird ein isolierender Film 360, der zu dem Gate-Isolierfilm 160 wird, über dem dritten Oxidhalbleiterfilm 333 ausgebildet. Der isolierende film 360 kann unter Verwendung von Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen ausgebildet werden. Der isolierende Film 360 kann ein Stapel, der eines der vorstehenden Materialien enthält, sein. Der isolierende Film 360 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein ALD-Verfahren, ein PLD-Verfahren oder dergleichen ausgebildet werden.
  • Dann wird ein zweiter leitender Film 370, der zu der Gate-Elektrodenschicht 170 wird, über dem isolierenden Film 360 ausgebildet (siehe 8A). Für den zweiten leitenden Film 370 kann Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Ta, W oder ein Legierungsmaterial, das eines von diesen als seine Hauptkomponente enthält, verwendet werden. Der zweite leitende Film 370 kann durch ein Sputterverfahren, ein CVD-Verfahren oder dergleichen ausgebildet werden. Ein Stapel, der einen eines der vorstehenden Materialien enthaltenden leitenden Film und einen stickstoffhaltigen leitenden Film umfasst, oder ein stickstoffhaltiger leitender Film kann für den zweiten leitenden Film 370 verwendet werden.
  • Danach wird der zweite leitende Film 370 unter Verwendung einer Fotolackmaske selektiv geätzt, um die Gate-Elektrodenschicht 170 auszubilden.
  • Der isolierende Film 360 wird dann unter Verwendung der Fotolackmaske oder der Gate-Elektrodenschicht 170 als Maske selektiv geätzt, um den Gate-Isolierfilm 160 auszubilden.
  • Anschließend wird der dritte Oxidhalbleiterfilm 333 unter Verwendung der Fotolackmaske oder der Gate-Elektrodenschicht 170 als Maske geätzt, um die dritte Oxidhalbleiterschicht 133 auszubilden (siehe 8B).
  • Der zweite leitende Film 370, der isolierende Film 360 und der dritte Oxidhalbleiterfilm 333 können getrennt oder nacheinander geätzt werden. Es sei angemerkt, dass man entweder Trockenätzen oder Nassätzen als Ätzverfahren verwenden und das jeweils geeignete Ätzverfahren auswählen kann.
  • Als nächstes werden die isolierende Schicht 180 und die isolierende Schicht 185 über der Source-Elektrodenschicht 140, der Drain-Elektrodenschicht 150 und der Gate-Elektrodenschicht 170 ausgebildet (siehe 8C). Die isolierende Schicht 180 und die isolierende Schicht 185 können unter Verwendung eines Materials und eines Verfahrens, die denjenigen des isolierenden Basisfilms 120 ähnlich sind, ausgebildet werden. Es sei angemerkt, dass es besonders bevorzugt ist, Aluminiumoxid für die isolierende Schicht 180 zu verwenden.
  • Sauerstoff kann der isolierenden Schicht 180 durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen zugesetzt werden. Der Zusatz von Sauerstoff ermöglicht es der isolierenden Schicht 180, der Oxidhalbleiterschicht 130 Sauerstoff sehr leicht zuzuführen.
  • Als nächstes kann eine dritte Wärmebehandlung durchgeführt werden. Die dritte Wärmebehandlung kann unter Bedingungen, die denjenigen der ersten Wärmebehandlung ähnlich sind, durchgeführt werden. Durch die dritte Wärmebehandlung wird überschüssiger Sauerstoff leicht aus dem isolierenden Basisfilm 120, dem Gate-Isolierfilm 160 und der isolierenden Schicht 180 abgegeben, so dass Sauerstofffehlstellen in der Oxidhalbleiterschicht 130 verringert werden können.
  • Durch den vorstehenden Prozess kann der Transistor 100 in 1A bis 1C hergestellt werden.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung), die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge hat, unter Bezugnahme auf die Zeichnungen beschrieben.
  • 9A ist eine Querschnittsansicht der Halbleitervorrichtung, und 9B ist ein Schaltplan der Halbleitervorrichtung.
  • Die Halbleitervorrichtung in 9A und 9B beinhaltet in einem unteren Teil einen Transistor 3200, der ein erstes Halbleitermaterial enthält, und in einem oberen Teil einen Transistor 3300, der ein zweites Halbleitermaterial enthält, und einen Kondensator 3400. Es sei angemerkt, dass der Transistor 100, der bei der Ausführungsform 1 beschrieben worden ist, als der Transistor 3300 verwendet werden kann.
  • Eine Elektrode des Kondensators 3400 ist unter Verwendung des gleichen Materials ausgebildet wie eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht des Transistors 3300, die andere Elektrode des Kondensators 3400 ist unter Verwendung des gleichen Materials ausgebildet wie eine Gate-Elektrodenschicht des Transistors 3300, und ein Dielektrikum des Kondensators 3400 ist unter Verwendung des gleichen Materials ausgebildet wie der Gate-Isolierfilm 160 und die dritte Oxidhalbleiterschicht 133 des Transistors 3300. Daher kann der Kondensator 3400 gleichzeitig mit dem Transistor 3300 hergestellt werden.
  • Hier weisen das erste Halbleitermaterial und das zweite Halbleitermaterial vorzugsweise verschiedene Energielücken auf. Zum Beispiel kann das erste Halbleitermaterial ein Halbleitermaterial (wie z. B. Silizium) verschieden von einem Oxidhalbleiter sein, und das zweite Halbleitermaterial kann der Oxidhalbleiter sein, der bei der Ausführungsform 1 beschrieben worden ist. Ein Transistor, der ein Material verschieden von einem Oxidhalbleiter enthält, kann leicht mit hoher Geschwindigkeit arbeiten. Im Gegensatz dazu ermöglichen die elektrischen Eigenschaften eines Transistors, der einen Oxidhalbleiter enthält, dass eine Ladung lange Zeit gehalten wird, was den geringen Sperrstrom erzielt.
  • Obwohl beide der vorstehenden Transistoren in der folgenden Beschreibung n-Kanal-Transistoren sind, ist es unnötig zu erwähnen, dass auch p-Kanal-Transistoren verwendet werden können. Die konkrete Struktur der Halbleitervorrichtung, wie z. B. ein Material für die Halbleitervorrichtung und die Struktur der Halbleitervorrichtung, ist nicht notwendigerweise auf die hier beschriebene Struktur beschränkt, ausgenommen, dass der bei der Ausführungsform 1 beschriebene Transistor, der unter Verwendung eines Oxidhalbleiters hergestellt ist, zur Datenhaltung verwendet wird.
  • Der Transistor 3200 in 9A beinhaltet einen Kanalbildungsbereich, der in einem Substrat 3000, das ein Halbleitermaterial (wie z. B. kristallines Silizium) enthält, angeordnet ist; Verunreinigungsbereiche, die derart angeordnet sind, dass der Kanalbildungsbereich dazwischen liegt; intermetallische Verbindungsbereiche in Kontakt mit den Verunreinigungsbereichen; einen Gate-Isolierfilm, der über dem Kanalbildungsbereich angeordnet ist; und eine Gate-Elektrodenschicht, die über dem Gate-Isolierfilm angeordnet ist. Es sei angemerkt, dass ein Transistor, dessen Source-Elektrodenschicht und Drain-Elektrodenschicht in einer Zeichnung nicht dargestellt sind, der Einfachheit halber auch als Transistor bezeichnet werden kann. Ferner können in einem solchen Fall in der Beschreibung einer Verbindung eines Transistors ein Source-Bereich und eine Source-Elektrodenschicht gemeinsam als Source-Elektrodenschicht bezeichnet werden, und ein Drain-Bereich und eine Drain-Elektrodenschicht können gemeinsam als Drain-Elektrodenschicht bezeichnet werden. Das heißt, dass in dieser Beschreibung der Begriff „Source-Elektrodenschicht” einen Source-Bereich umfassen kann.
  • Eine isolierende Elementisolationsschicht 3100 ist auf dem Substrat 3000 derart ausgebildet, dass sie den Transistor 3200 umgibt, und eine isolierende Schicht 3150 ist derart ausgebildet, dass sie den Transistor 3200 bedeckt. Es sei angemerkt, dass die isolierende Elementisolationsschicht 3100 durch eine Elementisolationstechnik, wie z. B. lokale Oxidation von Silizium (local oxidation of silicon, LOCOS) oder Grabenisolation (shallow trench isolation, STI), ausgebildet werden kann.
  • In dem Fall, in dem der Transistor 3200 beispielsweise unter Verwendung eines kristallinen Siliziumsubstrates hergestellt ist, kann der Transistor 3200 mit hoher Geschwindigkeit arbeiten. Wenn der Transistor als Lesetransistor verwendet wird, können also Daten mit hoher Geschwindigkeit gelesen werden.
  • Der Transistor 3300 ist über der isolierenden Schicht 3150 angeordnet, und die Leitung, die elektrisch mit der Source-Elektrodenschicht oder der Drain-Elektrodenschicht des Transistors 3300 verbunden ist, dient als die eine Elektrode des Kondensators 3400. Des Weiteren ist die Leitung elektrisch mit der Gate-Elektrodenschicht des Transistors 3200 verbunden.
  • Der Transistor 3300 in 9A ist ein Transistor mit oberem Gate (top-gate transistor), in dem ein Kanal in einer Oxidhalbleiterschicht gebildet wird. Da der Sperrstrom des Transistors 3300 gering ist, können gespeicherte Daten mit einem derartigen Transistor über einen langen Zeitraum gehalten werden. Mit anderen Worten: Aktualisierungsvorgänge werden unnötig oder die Frequenz der Aktualisierungsvorgänge einer Halbleiterspeichervorrichtung kann sehr niedrig sein, was zu einer ausreichenden Verringerung des Leistungsverbrauchs führt.
  • Eine Elektrode 3250 ist ferner derart angeordnet, dass sie den Transistor 3300 überlappt, wobei die isolierende Schicht 3150 dazwischen liegt. Ein geeignetes Potential wird der Elektrode 3250 zugeführt und die Elektrode 3250 wird als zweite Gate-Elektrode verwendet, wodurch die Schwellenspannung des Transistors 3300 gesteuert werden kann. Zusätzlich kann die langzeitige Zuverlässigkeit des Transistors 3300 verbessert werden. Wenn die Elektrode mit dem gleichen Potential wie demjenigen der Gate-Elektrode des Transistors 3300 arbeitet, kann der Durchlassstrom erhöht werden. Es sei angemerkt, dass die Elektrode 3250 nicht unbedingt bereitgestellt sein muss.
  • Wie in 9A gezeigt können der Transistor 3300 und der Kondensator 3400 über dem Substrat, über dem der Transistor 3200 hergestellt ist, hergestellt sein, was den Integrationsgrad der Halbleitervorrichtung erhöhen kann.
  • Ein Beispiel für eine Schaltungskonfiguration der Halbleitervorrichtung in 9A ist in 9B dargestellt.
  • In 9B ist eine erste Leitung 3001 elektrisch mit einer Source-Elektrodenschicht des Transistors 3200 verbunden. Eine zweite Leitung 3002 ist elektrisch mit einer Drain-Elektrodenschicht des Transistors 3200 verbunden. Eine dritte Leitung 3003 ist elektrisch mit der Source-Elektrodenschicht oder der Drain-Elektrodenschicht des Transistors 3300 verbunden. Eine vierte Leitung 3004 ist elektrisch mit der Gate-Elektrodenschicht des Transistors 3300 verbunden. Die Gate-Elektrodenschicht des Transistors 3200 und die andere der Source-Elektrodenschicht und der Drain-Elektrodenschicht des Transistors 3300 sind elektrisch mit der einen Elektrode des Kondensators 3400 verbunden. Eine fünfte Leitung 3005 ist elektrisch mit der anderen Elektrode des Kondensators 3400 verbunden. Es sei angemerkt, dass eine Komponente, die der Elektrode 3250 entspricht, nicht abgebildet ist.
  • Die Halbleitervorrichtung in 9B nutzt ein Merkmal, dass das Potential der Gate-Elektrodenschicht des Transistors 3200 gehalten werden kann, und kann somit wie folgt Daten schreiben, halten und lesen.
  • Das Schreiben und das Halten von Daten werden beschrieben. Zunächst wird das Potential der vierten Leitung 3004 auf ein Potential, bei dem der Transistor 3300 eingeschaltet wird, eingestellt, so dass der Transistor 3300 eingeschaltet wird. Dementsprechend wird der Gate-Elektrodenschicht des Transistors 3200 und dem Kondensator 3400 das Potential der dritten Leitung 3003 zugeführt. Das heißt, dass der Gate-Elektrodenschicht des Transistors 3200 eine vorgegebene Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der vierten Leitung 3004 auf ein Potential, bei dem der Transistor 3300 ausgeschaltet wird, eingestellt, so dass der Transistor 3300 ausgeschaltet wird. Somit wird die Ladung, die der Gate-Elektrodenschicht des Transistors 3200 zugeführt wird, gehalten (Halten).
  • Da der Sperrstrom des Transistors 3300 sehr gering ist, wird die Ladung der Gate-Elektrodenschicht des Transistors 3200 lange Zeit gehalten.
  • Nachfolgend wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der fünften Leitung 3005 zugeführt, während der ersten Leitung 3001 ein vorgegebenes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der zweiten Leitung 3002 je nach der Menge der in der Gate-Elektrodenschicht des Transistors 3200 gehaltenen Ladung variiert. Das liegt daran, dass im Allgemeinen im Fall der Verwendung eines n-Kanal-Transistors als der Transistor 3200 eine scheinbare Schwellenspannung Vth_H zu dem Zeitpunkt, zu dem der Gate-Elektrodenschicht des Transistors 3200 die hohe Ladung zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L zu dem Zeitpunkt, zu dem der Gate-Elektrodenschicht des Transistors 3200 die niedrige Ladung zugeführt wird. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der fünften Leitung 3005, das zum Einschalten des Transistors 3200 notwendig ist. Daher wird das Potential der fünften Leitung 3005 auf ein Potential V0 zwischen Vth_H und Vth_L eingestellt, wodurch die der Gate-Elektrodenschicht des Transistors 3200 zugeführte Ladung bestimmt werden kann. Zum Beispiel wird der Transistor 3200 eingeschaltet, falls beim Schreiben die hohe Ladung zugeführt wird und das Potential der fünften Leitung 3005 V0 (> Vth_H) ist. Falls beim Schreiben die niedrige Ladung zugeführt wird, bleibt der Transistor 3200 ausgeschaltet, selbst wenn das Potential der fünften Leitung 3005 V0 (< Vth_L) ist. Folglich können die Daten, die in der Gate-Elektrodenschicht gehalten sind, gelesen werden, indem das Potential der zweiten Leitung 3002 bestimmt wird.
  • Es sei angemerkt, dass es in dem Fall, in dem Speicherzellen als Matrix angeordnet sind, notwendig ist, dass nur Daten einer gewünschten Speicherzelle gelesen werden können. In dem Fall, in dem Daten nicht gelesen werden, kann die fünfte Leitung 3005 mit einem Potential versorgt werden, bei dem der Transistor 3200 unabhängig vom Zustand der Gate-Elektrodenschicht ausgeschaltet wird, d. h. einem Potential, das niedriger ist als Vth_H. Alternativ kann die fünfte Leitung 3005 mit einem Potential versorgt werden, bei dem der Transistor 3200 unabhängig vom Zustand der Gate-Elektrodenschicht eingeschaltet wird, d. h. einem Potential, das höher ist als Vth_L.
  • Mit einem Transistor, der einen Kanalbildungsbereich aus einem Oxidhalbleiter beinhaltet und einen sehr geringen Sperrstrom aufweist, kann die bei dieser Ausführungsform beschriebene Halbleitervorrichtung sehr lange Zeit gespeicherte Daten halten. Mit anderen Worten: Aktualisierungsvorgänge werden unnötig oder die Frequenz der Aktualisierungsvorgänge kann sehr niedrig sein, was zu einer ausreichenden Verringerung des Leistungsverbrauchs führt. Ferner können gespeicherte Daten lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
  • Außerdem wird in der bei dieser Ausführungsform beschriebenen Halbleitervorrichtung keine hohe Spannung zum Schreiben der Daten benötigt, und es gibt kein Problem einer Verschlechterung von Bauelementen. Im Unterschied beispielsweise zu einem herkömmlichen nichtflüchtigen Speicher ist es nicht notwendig, Elektronen in ein offenes Gate (Floating-Gate) zu injizieren und aus ihm zu extrahieren. Daher ist unwahrscheinlich, dass ein Problem, wie z. B. Verschlechterung eines Gate-Isolierfilms, verursacht wird. Das heißt, dass die Halbleitervorrichtung gemäß der offenbarten Erfindung keine Beschränkung hinsichtlich der Häufigkeit, mit der Daten nochmals geschrieben werden können, welche bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, hat und ihre Zuverlässigkeit erheblich verbessert wird. Des Weiteren werden Daten je nach dem Zustand des Transistors (Durchlasszustand oder Sperrzustand) geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht realisiert werden kann.
  • Wie oben beschrieben worden ist, kann eine miniaturisierte, hochintegrierte Halbleitervorrichtung mit hohen elektrischen Eigenschaften bereitgestellt werden.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung beschrieben, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann, keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge hat und eine Struktur hat, die sich von der bei der Ausführungsform 3 beschriebenen Struktur unterscheidet.
  • 10 zeigt ein Beispiel für eine Schaltungskonfiguration der Halbleitervorrichtung. In der Halbleitervorrichtung ist eine erste Leitung 4500 elektrisch mit einer Source-Elektrodenschicht eines Transistors 4300 verbunden, eine zweite Leitung 4600 ist elektrisch mit einer Gate-Elektrodenschicht des Transistors 4300 verbunden, und eine Drain-Elektrodenschicht des Transistors 4300 ist elektrisch mit einem ersten Anschluss eines Kondensators 4400 verbunden. Es sei angemerkt, dass der Transistor 100, der bei der Ausführungsform 1 beschrieben worden ist, als der Transistor 4300, der in der Halbleitervorrichtung enthalten ist, verwendet werden kann. Die erste Leitung 4500 kann als Bit-Leitung dienen und die zweite Leitung 4600 kann als Wort-Leitung dienen.
  • Die Halbleitervorrichtung (eine Speicherzelle 4250) kann eine Verbindungsart, die derjenigen des Transistors 3300 und des Kondensators 3400 in 9A und 9B ähnlich ist, aufweisen. Daher kann auf eine Weise, die derjenigen des bei der Ausführungsform 3 beschriebenen Kondensators 3400 ähnlich ist, der Kondensator 4400 gleichzeitig im gleichen Prozess hergestellt werden wie der Transistor 4300.
  • Als Nächstes werden das Schreiben und das Halten von Daten in der Halbleitervorrichtung (der Speicherzelle 4250) in 10 beschrieben.
  • Zunächst wird der zweiten Leitung 4600 ein Potential, bei dem der Transistor 4300 eingeschaltet wird, zugeführt, so dass der Transistor 4300 eingeschaltet wird. Dementsprechend wird dem ersten Anschluss des Kondensators 4400 das Potential der ersten Leitung 4500 zugeführt (Schreiben). Danach wird das Potential der zweiten Leitung 4600 auf ein Potential, bei dem der Transistor 4300 ausgeschaltet wird, eingestellt, so dass der Transistor 4300 ausgeschaltet wird. Auf diese Weise wird das Potential des ersten Anschlusses des Kondensators 4400 gehalten (Halten).
  • Der Transistor 4300, der einen Oxidhalbleiter enthält, weist einen sehr geringen Sperrstrom auf. Aus diesem Grund kann durch Ausschalten des Transistors 4300 das Potential des ersten Anschlusses des Kondensators 4400 (oder eine Ladung, die in dem Kondensator 4400 akkumuliert ist) sehr lange Zeit gehalten werden.
  • Nachfolgend wird das Lesen von Daten beschrieben. Wenn der Transistor 4300 eingeschaltet wird, werden die erste Leitung 4500, die sich in einem offenen Zustand (floating state) befindet, und der Kondensator 4400 elektrisch miteinander verbunden, und die Ladung wird zwischen der ersten Leitung 4500 und dem Kondensator 4400 neu verteilt. Folglich wird das Potential der ersten Leitung 4500 geändert. Der Änderungsbetrag des Potentials der ersten Leitung 4500 variiert je nach dem Potential des ersten Anschlusses des Kondensators 4400 (oder je nach der Ladung, die in dem Kondensator 4400 akkumuliert ist).
  • Das Potential der ersten Leitung 4500 nach der Neuverteilung der Ladung ist beispielsweise (CB × VB0 + C × V)/(CB + C), wobei V das Potential des ersten Anschlusses des Kondensators 4400 ist, C die Kapazität des Kondensators 4400 ist, CB die Kapazitätskomponente der ersten Leitung 4500 ist und VB0 das Potential der ersten Leitung 4500 vor der Neuverteilung der Ladung ist. Somit kann man herausfinden, dass unter der Annahme, dass sich die Speicherzelle 4250 in einem der zwei Zustände, in denen das Potential des ersten Anschlusses des Kondensators 4400 V1 und V0 (V1 > V0) ist, befindet, das Potential der ersten Leitung 4500 in dem Fall, in dem das Potential V1 (= (CB × VB0 + C × V1)/(CB + C)) gehalten wird, höher ist als das Potential der ersten Leitung 4500 in dem Fall, in dem das Potential V0 (= (CB × VB0 + C × V0)/(CB + C)) gehalten wird.
  • Durch Vergleichen des Potentials der ersten Leitung 4500 mit einem vorbestimmten Potential können dann Daten gelesen werden.
  • Wie oben beschrieben worden ist, kann die Halbleitervorrichtung (die Speicherzelle 4250) in 10 eine Ladung, die in dem Kondensator 4400 akkumuliert ist, lange Zeit halten, da der Sperrstrom des Transistors 4300 sehr gering ist. Mit anderen Worten: Aktualisierungsvorgänge werden unnötig oder die Frequenz der Aktualisierungsvorgänge kann sehr niedrig sein, was zu einer ausreichenden Verringerung des Leistungsverbrauchs führt. Ferner können gespeicherte Daten lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird.
  • Ein Substrat, über dem eine Treiberschaltung für die Speicherzelle 4250 ausgebildet ist, und die Speicherzelle 4250 in 10 sind vorzugsweise gestapelt. Wenn die Speicherzelle 4250 und die Treiberschaltung gestapelt sind, kann die Größe der Halbleitervorrichtung verringert werden. Es sei angemerkt, dass es keine Beschränkung hinsichtlich der Anzahl der Speicherzellen 4250 und der Anzahl der Treiberschaltungen gibt, die gestapelt sind.
  • Es ist bevorzugt, dass sich ein Halbleitermaterial eines Transistors, der in der Treiberschaltung enthalten ist, von demjenigen des Transistors 4300 unterscheidet. Beispielsweise kann Silizium, Germanium, Siliziumgermanium, Siliziumkarbid oder Galliumarsenid verwendet werden, und vorzugsweise wird ein einkristalliner Halbleiter verwendet. Ein Transistor, der unter Verwendung eines derartigen Halbleitermaterials hergestellt ist, kann mit höherer Geschwindigkeit arbeiten als ein Transistor, der unter Verwendung eines Oxidhalbleiters hergestellt ist, und ist zur Treiberschaltung für die Speicherzelle 4250 geeignet.
  • Wie oben beschrieben worden ist, kann eine miniaturisierte, hochintegrierte Halbleitervorrichtung mit hohen elektrischen Eigenschaften bereitgestellt werden.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Schaltung, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, unter Bezugnahme auf die Zeichnungen beschrieben.
  • 11A ist ein Schaltplan einer Halbleitervorrichtung und 11C und 11D sind jeweils eine Querschnittsansicht einer Halbleitervorrichtung. Jede linke Seite der 11C und 11D zeigt eine Querschnittsansicht eines Transistors 2100 in einer Längsrichtung eines Kanals, und jede rechte Seite zeigt eine Querschnittsansicht des Transistors 2100 in einer Querrichtung des Kanals. In dem Schaltplan steht „OS” neben einem Transistor, um deutlich anzugeben, dass der Transistor einen Oxidhalbleiter enthält.
  • Die Halbleitervorrichtungen in 11C und 11D beinhalten jeweils in einem unteren Teil einen Transistor 2200, der ein erstes Halbleitermaterial enthält, und in einem oberen Teil den Transistor 2100, der ein zweites Halbleitermaterial enthält. Hierbei wird ein Beispiel beschrieben, in dem der Transistor 100, der als Beispiel bei der Ausführungsform 1 beschrieben worden ist, als der Transistor 2100 verwendet wird, der das zweite Halbleitermaterial enthält.
  • Hier weisen das erste Halbleitermaterial und das zweite Halbleitermaterial vorzugsweise verschiedene Energielücken auf. Zum Beispiel kann das erste Halbleitermaterial ein Halbleitermaterial (z. B. Silizium, Germanium, Siliziumgermanium, Siliziumcarbid oder Galliumarsenid) verschieden von einem Oxidhalbleiter sein, und das zweite Halbleitermaterial kann der Oxidhalbleiter sein, der bei der Ausführungsform 1 beschrieben worden ist. Ein Transistor, der einkristallines Silizium oder dergleichen als Material verschieden von einem Oxidhalbleiter enthält, kann leicht mit hoher Geschwindigkeit arbeiten. Im Gegensatz dazu weist ein Transistor, der einen Oxidhalbleiter enthält, den geringen Sperrstrom auf.
  • Obwohl der Transistor 2200 hier ein p-Kanal-Transistor ist, ist es unnötig zu erwähnen, dass auch ein n-Kanal-Transistor verwendet werden kann, um eine Schaltung mit einer anderen Konfiguration auszubilden. Die konkrete Struktur der Halbleitervorrichtung, wie z. B. ein Material für die Halbleitervorrichtung und die Struktur der Halbleitervorrichtung, muss nicht notwendigerweise auf die hier beschriebene Struktur beschränkt sein, ausgenommen, dass der bei der Ausführungsform 1 beschriebene Transistor, der unter Verwendung eines Oxidhalbleiters hergestellt ist, verwendet wird.
  • 11A, 11C und 11D zeigen jeweils ein Konfigurationsbeispiel für eine so genannte CMOS-Schaltung, in der ein p-Kanal-Transistor und ein n-Kanal-Transistor in Serie verbunden sind und Gates der Transistoren verbunden sind.
  • Die Schaltung kann mit hoher Geschwindigkeit arbeiten, da der Transistor nach einer Ausführungsform der vorliegenden Erfindung, der einen Oxidhalbleiter enthält, einen hohen Durchlassstrom aufweist.
  • 11C zeigt eine Konfiguration, bei welcher der Transistor 2100 über dem Transistor 2200 angeordnet ist, wobei eine isolierende Schicht 2201 dazwischen liegt. Des Weiteren ist eine Vielzahl von Leitungen 2202 zwischen dem Transistor 2200 und dem Transistor 2100 angeordnet. Darüber hinaus sind Leitungen und Elektroden, die im oberen Teil und im unteren Teil angeordnet sind, über eine Vielzahl von Steckern 2203, die in isolierenden Schichten eingebettet sind, elektrisch miteinander verbunden. Es sei angemerkt, dass eine isolierende Schicht 2204, die den Transistor 2100 bedeckt, eine Leitung 2205 über der isolierenden Schicht 2204 und eine Leitung 2206, die durch Verarbeiten eines leitenden Films, der ebenfalls für ein Paar von Elektroden des Transistors verwendet wird, ausgebildet wird, bereitgestellt sind.
  • Wenn zwei Transistoren auf die oben beschriebene Weise gestapelt sind, kann die Fläche, die von der Schaltung belegt ist, verringert werden und eine Vielzahl von Schaltungen kann mit höherer Dichte angeordnet sein.
  • In 11C ist ein Source-Anschluss oder ein Drain-Anschluss des Transistors 2100 über die Leitungen 2202 und die Stecker 2203 elektrisch mit einem Source-Anschluss oder einem Drain-Anschluss des Transistors 2200 verbunden. Der Gate-Anschluss des Transistors 2100 ist ferner über die Leitung 2205, die Leitung 2206, die Stecker 2203, die Leitung 2202 und dergleichen elektrisch mit dem Gate-Anschluss des Transistors 2200 verbunden.
  • Bei der in 11D gezeigten Konfiguration ist ein Öffnungsabschnitt, in dem der Stecker 2203 eingebettet ist, in einem Gate-Isolierfilm des Transistors 2100 angeordnet, und der Gate-Anschluss des Transistors 2100 steht durch den Öffnungsabschnitt mit dem Stecker 2203 in Kontakt. Eine derartige Konfiguration ermöglicht, die Integration der Schaltung leicht zu erzielen und die Längen und die Anzahl der verwendeten Leitungen und Stecker kleiner zu machen als diejenigen bei der Konfiguration in 11C. Die Schaltung kann deshalb mit höherer Geschwindigkeit arbeiten.
  • Es sei angemerkt, dass verschiedene Schaltungen ausgebildet werden können, wenn eine Verbindung zwischen den Elektroden des Transistors 2100 und des Transistors 2200 ausgehend von derjenigen bei der Konfiguration in 11C oder 11D geändert wird. Beispielsweise kann eine Schaltung mit einer Konfiguration, bei der ein Source-Anschluss und ein Drain-Anschluss eines Transistors mit denjenigen eines weiteren Transistors verbunden sind, wie in 11B gezeigt, als so genannter analoger Schalter arbeiten.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung beschrieben, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet und eine Bildsensorfunktion aufweist, um Daten über ein Objekt zu lesen.
  • 12 zeigt ein Beispiel für eine Ersatzschaltung einer Halbleitervorrichtung mit einer Bildsensorfunktion.
  • Bei einer Fotodiode 610 ist eine Elektrode elektrisch mit einer Fotodioden-Rücksetzsignalleitung 661 verbunden, und die andere Elektrode ist elektrisch mit einem Gate-Anschluss eines Transistors 640 verbunden. Ein Source-Anschluss oder ein Drain-Anschluss des Transistors 640 ist elektrisch mit einer Fotosensor-Referenzsignalleitung 672 verbunden, und der andere seines Source-Anschlusses und seines Drain-Anschlusses ist elektrisch mit einem Source-Anschluss oder einem Drain-Anschluss eines Transistors 650 verbunden. Ein Gate-Anschluss des Transistors 650 ist elektrisch mit einer Gate-Signalleitung 662 verbunden, und der andere seines Source-Anschlusses und seines Drain-Anschlusses ist elektrisch mit einer Fotosensor-Ausgangssignalleitung 671 verbunden.
  • Als die Fotodiode 610 kann beispielsweise eine pin-Fotodiode verwendet werden, in der eine Halbleiterschicht mit p-Typ-Leitfähigkeit, eine hochohmige Halbleiterschicht (Halbleiterschicht mit i-Typ-Leitfähigkeit) und eine Halbleiterschicht mit n-Typ-Leitfähigkeit gestapelt sind.
  • Indem Licht, das in die Fotodiode 610 einfällt, detektiert wird, können Daten über ein Objekt gelesen werden. Es sei angemerkt, dass eine Lichtquelle, wie z. B. eine Hintergrundbeleuchtung, beim Lesen der Daten über ein Objekt verwendet werden kann.
  • Es sei angemerkt, dass der bei der Ausführungsform 1 beschriebene Transistor 100, in dem ein Kanal in einem Oxidhalbleiter gebildet wird, sowohl als der Transistor 640 als auch als der Transistor 650 verwendet werden kann. In 12 steht „OS” neben dem Transistors 640 und dem Transistor 650, damit man deutlich erkennen kann, dass die Transistoren einen Oxidhalbleiter enthalten. Der Transistor 640 und der Transistor 650 sind elektrisch stabile Transistoren, die einen hohen Durchlassstrom und weniger Veränderung der elektrischen Eigenschaften aufweisen. Mit dem Transistor kann die Halbleitervorrichtung in 12, die eine Bildsensorfunktion aufweist, hoch zuverlässig sein.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 7)
  • Es kann der bei den Ausführungsformen 1 und 2 beschriebene Transistor in einer Halbleitervorrichtung verwendet werden, so beispielsweise einer Anzeigevorrichtung, einer Speichervorrichtung, einer CPU, einem digitalen Signalprozessor (DSP), einer LSI, wie z. B. einer Custom-LSI oder einer programmierbaren logischen Vorrichtung (programmable logic device, PLD), einer Radiofrequenz-Identifikation (RF-ID), einem Wechselrichter oder einem Bildsensor. Bei dieser Ausführungsform werden elektronische Geräte, die jeweils die Halbleitervorrichtung beinhalten, beschrieben.
  • Beispiele für die elektronischen Geräte mit den Halbleitervorrichtungen umfassen Anzeigevorrichtungen von Fernsehern, Monitoren und dergleichen, Beleuchtungsvorrichtungen, Personal-Computer, Textverarbeitungsgeräte, Bildwiedergabevorrichtungen, tragbare Audio-Player, Radios, Tonbandgeräte, Stereo-Geräte, Telefone, Schnurlostelefone, Mobiletelefone, Autotelefone, Sendeempfänger, drahtlose Geräte, Spielkonsole, Rechner, tragbare Informationsendgeräte, elektronische Notizbücher, E-Book-Reader, elektronische Übersetzer, Audioeingabegeräte, Videokameras, digitale Fotokameras, elektrische Rasierer, IC-Chips, hochfrequenz-Heizgeräte, wie z. B. Mikrowellenöfen, elektrische Reiskocher, elektrische Waschmaschinen, elektrische Staubsauger, Klimatisierungssysteme, wie z. B. Klimaanlagen, Geschirrspüler, Geschirrtrockner, Wäschetrockner, Futontrockner, elektrische Kühlschränke, elektrische Gefrierschränke, elektrische Gefrier-Kühlschränke, Gefrierschränke zum Konservieren von DNA, Strahlungszähler und medizinische Ausrüstungen, wie z. B. Dialysegeräte und diagnostische Röntgeneinrichtungen. Zudem umfassen die Beispiele für die elektronischen Geräte Alarmgeräte, wie z. B. Rauchmelder, Wärmemelder, Gasmelder und Sicherheitsanlagen. Ferner umfassen die Beispiele für die elektronischen Geräte auch industrielle Anlagen, wie z. B. Führungslichter, Verkehrsampeln, Bandfördergeräte, Aufzüge, Rolltreppen, Industrieroboter und Energiespeichersysteme. Darüber hinaus sind bewegliche Objekte und dergleichen, die durch Benzin und Elektromotoren unter Verwendung von Leistung von nicht-wasserhaltigen Sekundärbatterien angetrieben werden, auch in der Kategorie „elektronisches Gerät” enthalten. Beispiele für die beweglichen Objekte umfassen Elektrofahrzeuge (electric vehicle, EV), Hybrid-Elektrofahrzeuge (HEV), die sowohl eine Verbrennungskraftmaschine als auch einen Motor aufweist, Einsteck-Hybrid-Elektrofahrzeuge (plug-in hybrid electric vehicle, PHEV), Kettenfahrzeuge, bei denen Räder dieser Fahrzeuge durch Raupenketten ersetzt sind, motorisierte Fahrräder einschließlich motorgestützter Fahrräder, Motorräder, elektrische Rollstühle, Golfmobile, Boote oder Schiffe, U-Boote, Hubschrauber, Flugzeuge, Raketen, künstliche Satelliten, Raumsonden, Planetensonden und Raumfahrzeuge. Einige spezifische Beispiele für diese elektronischen Geräte sind in 13A bis 13C dargestellt.
  • Bei einem Fernsehgerät 8000, das in 13A dargestellt ist, ist ein Anzeigeabschnitt 8002 in einem Gehäuse 8001 eingebaut. Der Anzeigeabschnitt 8002 kann ein Bild anzeigen und ein Lautsprecherabschnitt 8003 kann Töne ausgeben. Eine Speichervorrichtung, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, kann für eine Treiberschaltung zum Betrieb des Anzeigeabschnitts 8002 verwendet werden.
  • Das Fernsehgerät 8000 kann auch eine CPU 8004 für Informationskommunikation oder einen Speicher beinhalten. Für die CPU 8004 und den Speicher kann eine CPU oder eine Speichervorrichtung, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, verwendet werden.
  • Ein Alarmgerät 8100, das in 13A dargestellt ist, ist ein Feueralarm für den häuslichen Gebrauch, der ein Beispiel für ein elektronisches Gerät mit einem Sensorabschnitt 8102 für Rauch oder Wärme und mit einem Mikrocomputer 8101 ist. Es sei angemerkt, dass der Mikrocomputer 8101 eine Speichervorrichtung oder eine CPU, die den Transistor nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, aufweist.
  • Eine in 13A dargestellte Klimaanlage, die eine Inneneinheit 8200 und eine Außeneinheit 8204 beinhaltet, ist ein Beispiel für ein elektronisches Gerät mit dem Transistor, der Speichervorrichtung, der CPU oder dergleichen, der/die bei einer der vorstehenden Ausführungsformen beschrieben worden ist. Insbesondere beinhaltet die Inneneinheit 8200 ein Gehäuse 8201, einen Luftauslass 8202, eine CPU 8203 und dergleichen. Obwohl die CPU 8203 in der Inneneinheit 8200 in 13A bereitgestellt ist, kann die CPU 8203 in der Außeneinheit 8204 bereitgestellt sein. Alternativ kann die CPU 8203 sowohl in der Inneneinheit 8200 als auch in der Außeneinheit 8204 bereitgestellt sein. Unter Verwendung eines der Transistoren nach einer Ausführungsform der vorliegenden Erfindung für die CPU in der Klimaanlage kann der Leistungsverbrauch der Klimaanlage verringert werden.
  • Ein in 13A dargestellter elektrischer Gefrier-Kühlschrank 8300 ist ein Beispiel für ein elektronisches Gerät mit dem Transistor, der Speichervorrichtung, der CPU oder dergleichen, der/die bei einer der vorstehenden Ausführungsformen beschrieben worden ist. Insbesondere beinhaltet der elektrische Gefrier-Kühlschrank 8300 ein Gehäuse 8301, eine Tür für einen Kühlschrank 8302, eine Tür für einen Gefrierschrank 8303, eine CPU 8304 und dergleichen. In 13A ist die CPU 8304 in dem Gehäuse 8301 bereitgestellt. Wenn der Transistor nach einer Ausführungsform der vorliegenden Erfindung für die CPU 8304 des elektrischen Gefrier-Kühlschranks 8300 verwendet wird, kann der Leistungsverbrauch des elektrischen Gefrier-Kühlschranks 8300 verringert werden.
  • 13B und 13C zeigen ein Beispiel für ein Elektrofahrzeug, das ein Beispiel für ein elektronisches Gerät ist. Ein Elektrofahrzeug 9700 ist mit einer Sekundärbatterie 9701 ausgestattet. Die Ausgabe der elektrischen Energie der Sekundärbatterie 9701 wird durch eine Schaltung 9702 reguliert, und die elektrische Energie wird einer Ansteuervorrichtung 9703 zugeführt. Die Schaltung 9702 wird durch eine Verarbeitungseinheit 9704 mit einem ROM, einem RAM, einer CPU oder dergleichen, das/die nicht abgebildet ist, gesteuert. Wenn der Transistor nach einer Ausführungsform der vorliegenden Erfindung für die CPU in dem Elektrofahrzeug 9700 verwendet wird, kann der Leistungsverbrauch des Elektrofahrzeugs 9700 verringert werden.
  • Die Ansteuervorrichtung 9703 beinhaltet einen Gleichstrommotor oder einen Wechselstrommotor allein oder zusammen mit einer Verbrennungskraftmaschine. Die Verarbeitungseinheit 9704 gibt aufgrund von Eingabedaten, wie z. B. Daten über eine Bedienung (wie z. B. Beschleunigung, Abbremsung oder Halt) von einem Fahrer oder Daten beim Fahren (wie z. B. Daten über Anstieg oder Abfall oder Daten über eine Belastung eines Antriebsrades) des Elektrofahrzeugs 9700 ein Steuersignal an die Schaltung 9702 aus. Die Schaltung 9702 reguliert die elektrische Energie aus der Sekundärbatterie 9701 gemäß dem Steuersignal der Verarbeitungseinheit 9704, um die Ausgabe der Ansteuervorrichtung 9703 zu steuern. In dem Fall, in dem der Wechselstrommotor montiert ist, der jedoch nicht abgebildet ist, ist auch ein Wechselrichter, der einen Gleichstrom in einen Wechselstrom umwandelt, eingebaut.
  • Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • [Beispiel]
  • In diesem Beispiel werden Beobachtungsergebnisse des bei der Ausführungsform 1 beschriebenen Stapels, der Oxidhalbleiterschichten umfasst, ausführlich beschrieben.
  • 14 ist eine Querschnittsansicht, die eine Struktur einer in diesem Beispiel verwendeten Probe darstellt. Die Probe beinhaltet einen isolierenden Basisfilm 420 über einem Substrat 410, einen Stapel, der über dem isolierenden Basisfilm liegt und eine erste Oxidhalbleiterschicht 431 und eine zweite Oxidhalbleiterschicht 432 umfasst, und eine dritte Oxidhalbleiterschicht 433, die über dem Stapel ausgebildet ist. Es sei angemerkt, dass die erste Oxidhalbleiterschicht 431, die zweite Oxidhalbleiterschicht 432 und die dritte Oxidhalbleiterschicht 433 der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 bzw. der dritten Oxidhalbleiterschicht 133 entsprechen, die bei der Ausführungsform 1 beschrieben worden sind.
  • Nun wird ein Verfahren zum Herstellen der Probe in 14 beschrieben. Zunächst wurde ein Siliziumwafer als das Substrat 410 verwendet, und der Siliziumwafer wurde einer thermischen Oxidation unterzogen, um einen als der isolierende Basisfilm 420 dienenden Siliziumoxidfilm auszubilden.
  • Als nächstes wurden ein erster In-Ga-Zn-Oxidfilm, dessen Atomverhältnis von In zu Ga und Zn 1:3:4 ist, und ein zweiter In-Ga-Zn-Oxidfilm, dessen Atomverhältnis von In zu Ga und Zn 1:1:1 ist, durch ein Sputterverfahren nacheinander über dem isolierenden Basisfilm 420 ausgebildet. Es sei angemerkt, dass die Dicke des ersten In-Ga-Zn-Oxidfilms und die Dicke des zweiten In-Ga-Zn-Oxidfilms 20 nm bzw. 15 nm betrugen.
  • Der erste In-Ga-Zn-Oxidfilm wurde unter den folgenden Bedingungen ausgebildet: ein In-Ga-Zn-Oxid, dessen Durchmesser 8 Zoll ist und dessen Atomverhältnis von In zu Ga und Zn 1:3:4 ist, wurde als Target verwendet; ein Sputtergas mit Argon und Sauerstoff im Verhältnis der Durchflussmenge von 2:1 wurde verwendet; der Abscheidungsdruck war 0,4 Pa; eine elektrische Leistung (DC) von 0,5 kW wurde zugeführt; der Abstand zwischen dem Target und dem Substrat war 60 mm; und die Substrattemperatur war 200°C.
  • Der zweite In-Ga-Zn-Oxidfilm wurde unter den folgenden Bedingungen ausgebildet: ein In-Ga-Zn-Oxid, dessen Durchmesser 8 Zoll ist und dessen Atomverhältnis von In zu Ga und Zn 1:1:1 ist, wurde als Target verwendet; ein Sputtergas mit Argon und Sauerstoff im Verhältnis der Durchflussmenge von 2:1 wurde verwendet; der Abscheidungsdruck war 0,4 Pa; eine elektrische Leistung (DC) von 0,5 kW wurde zugeführt; der Abstand zwischen dem Target und dem Substrat war 60 mm; und die Substrattemperatur war 300°C.
  • Danach wurden der erste In-Ga-Zn-Oxidfilm und der zweite In-Ga-Zn-Oxidfilm eine Stunde lang einer Wärmebehandlung bei 450°C in einer Stickstoffatmosphäre und dann eine Stunde lang einer Wärmebehandlung bei 450°C in einer Sauerstoffatmosphäre unterzogen.
  • Anschließend wurden ein 5 nm dicker Wolframfilm und ein 20 nm dickes organisches Harz über dem zweiten In-Ga-Zn-Oxidfilm ausgebildet, und eine Fotolackmaske wurde durch Elektronenstrahlbelichtung ausgebildet.
  • Dann wurden das organische Harz und der Wolframfilm unter Verwendung der Fotolackmaske selektiv geätzt. Als Ätzen wurden zwei Ätzschritte mittels einer Trockenätzvorrichtung mit induktiv gekoppeltem Plasma (inductively coupled plasma) durchgeführt.
  • Der erste Ätzschritt wurde unter den folgenden Bedingungen durchgeführt: 100% Kohlenstofftetrafluorid wurde als Ätzgas verwendet; der Druck war 0,67 Pa; eine elektrische Leistung von 2000 W wurde zugeführt; die Vorspannungsleistung war 50 W; die Substrattemperatur war –10°C; und die Ätzzeit dauerte 12 Sekunden. Der zweite Ätzschritt wurde unter den folgenden Bedingungen durchgeführt: ein Ätzgas mit Kohlenstofftetrafluorid und Sauerstoff im Verhältnis der Durchflussmenge von 3:2 wurde verwendet; der Druck war 2,0 Pa; eine elektrische Leistung von 1000 W wurde zugeführt; die Substrat-Vorspannungsleistung war 25 W; die Substrattemperatur war –10°C; und die Ätzzeit dauerte 8 Sekunden.
  • Als nächstes wurden der erste In-Ga-Zn-Oxidfilm und der zweite In-Ga-Zn-Oxidfilm unter Verwendung des organischen Harzes und des Wolframfilms als Maske selektiv geätzt, so dass ein Stapel, der die erste Oxidhalbleiterschicht 431 und die zweite Oxidhalbleiterschicht 432 umfasst, ausgebildet wurde. Das Ätzen wurde unter den folgenden Bedingungen durchgeführt: eine Trockenätzvorrichtung mit induktiv gekoppeltem Plasma wurde verwendet; ein Ätzgas mit Methan und Argon im Verhältnis der Durchflussmenge von 1:2 wurde verwendet; der Druck war 1,0 Pa; eine elektrische Leistung von 600 W wurde zugeführt; die Substrat-Vorspannungsleistung war 100 W; die Substrattemperatur war 70°C; und die Ätzzeit dauerte 82 Sekunden.
  • Danach wurden das organische Harz und der Wolframfilm unter den folgenden Bedingungen geätzt: eine Trockenätzvorrichtung mit induktiv gekoppeltem Plasma wurde verwendet; ein Ätzgas mit Kohlenstofftetrafluorid und Sauerstoff im Verhältnis der Durchflussmenge von 3:2 wurde verwendet; der Druck war 2,0 Pa; eine elektrische Leistung von 1000 W wurde zugeführt; die Substrat-Vorspannungsleistung war 25 W; die Substrattemperatur war –10°C; und die Ätzzeit dauerte 6 Sekunden.
  • Die dritte Oxidhalbleiterschicht 433 wurde dann durch ein Sputterverfahren in einer Dicke von 10 nm über dem Stapel, der die erste Oxidhalbleiterschicht 431 und die zweite Oxidhalbleiterschicht 432 umfasst, ausgebildet.
  • Der dritte Oxidhalbleiterschicht 433 wurde unter den folgenden Bedingungen ausgebildet: ein In-Ga-Zn-Oxid, dessen Durchmesser 8 Zoll ist und dessen Atomverhältnis von In zu Ga und Zn 1:3:4 ist, wurde als Target verwendet; ein Sputtergas mit Argon und Sauerstoff im Verhältnis der Durchflussmenge von 2:1 wurde verwendet; der Abscheidungsdruck war 0,4 Pa; eine elektrische Leistung (DC) von 0,5 kW wurde zugeführt; der Abstand zwischen dem Target und dem Substrat war 60 mm; und die Substrattemperatur war 200°C.
  • 15A ist ein Querschnitts-(cross-sectional)TEM-Bild eines Bereichs, der von einer Punktlinie in 14 umgeben ist. Obwohl bei der ersten Oxidhalbleiterschicht 431 kein Kristallgitter in einem Bereich von mehreren Nanometern auf der Seite des isolierenden Basisfilms 420 beobachtet wird, werden Gitter-Randzonen (lattice fringes) in einem oberen Teil des Bereichs beobachtet. Des Weiteren werden Gitter-Randzonen, die denjenigen in der ersten Oxidhalbleiterschicht 431 ähnlich sind, in der zweiten Oxidhalbleiterschicht 432 beobachtet. Dies bedeutet, dass der große Teil der ersten Oxidhalbleiterschicht 431 und die ganze zweite Oxidhalbleiterschicht 432 aus kristallinen Schichten ausgebildet sind, und die Richtungen der Gitter-Randzonen geben an, dass die kristallinen Schichten jeweils ein CAAC-OS-Film sind, bei dem c-Achsen in der Richtung senkrecht zu seiner Abscheidungsoberfläche ausgerichtet sind.
  • Zusätzlich werden, obwohl bei der dritten Oxidhalbleiterschicht 433 kein Kristallgitter in einem Bereich von mehreren Nanometern auf der Seite der ersten Oxidhalbleiterschicht 431 oder auf der Seite der zweiten Oxidhalbleiterschicht 432 beobachtet wird, Gitter-Randzonen in einem oberen Teil des Bereichs beobachtet. Dies deutet darauf hin, dass die dritte Oxidhalbleiterschicht 433 eine mikrokristalline Schicht 433a und eine kristalline Schicht 433b umfasst.
  • Die Gitter-Randzonen in der kristallinen Schicht 433b weisen verschiedene Richtungen in einem Bereich über der zweiten Oxidhalbleiterschicht 432 und in einem Bereich auf, der derart ausgebildet ist, dass er einer Seitenfläche der ersten Oxidhalbleiterschicht 431 oder der zweiten Oxidhalbleiterschicht 432 zugewandt ist. Dies deutet darauf hin, dass die kristalline Schicht 433b ein CAAC-OS-Film ist, bei dem c-Achsen in der Richtung senkrecht zu seiner Abscheidungsoberfläche ausgerichtet sind.
  • Überdies ist aus 15B, die eine vergrößerte Ansicht eines von den Punktlinien in 15A umgebenen Bereichs ist, ersichtlich, dass Kristall-Randzonen der kristallinen Schicht 433b, bei der c-Achsen in einer Richtung senkrecht zu einer gekrümmten Oberfläche eines Randbereichs der zweiten Oxidhalbleiterschicht 432 ausgerichtet sind, über der gekrümmten Oberfläche beobachtet werden, wobei die mikrokristalline Schicht 433a dazwischen liegt.
  • Die obigen Ergebnisse dieses Beispiels deuten darauf hin, dass der Stapel, der die Oxidhalbleiterschichten umfasst und eine Ausführungsform der vorliegenden Erfindung ist, ausgebildet werden kann.
  • Dieses Beispiel kann mit einer der anderen Ausführungsformen in dieser Beschreibung soweit angemessen kombiniert werden.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2013-106337 , eingereicht beim japanischen Patentamt am 20. Mai 2013, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-165528 [0006]
    • JP 2013-106337 [0272]

Claims (16)

  1. Halbleitervorrichtung, die umfasst: einen Stapel, der eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht, die aufeinander über einer isolierenden Oberfläche ausgebildet sind, umfasst; und eine dritte Oxidhalbleiterschicht, wobei die dritte Oxidhalbleiterschicht eine erste Schicht in Kontakt mit einem Teil der isolierenden Oberfläche und einem Teil des Stapels umfasst, wobei die dritte Oxidhalbleiterschicht eine zweite Schicht über der ersten Schicht umfasst, wobei die erste Schicht eine mikrokristalline Schicht umfasst, und wobei die zweite Schicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind, umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu der isolierenden Oberfläche ausgerichtet sind, umfasst, und wobei die zweite Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer nach oben weisenden Oberfläche der ersten Oxidhalbleiterschicht ausgerichtet sind, umfasst.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Oxidhalbleiterschicht eine gekrümmte Oberfläche in einem Bereich, der in Kontakt mit der ersten Schicht steht, aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei ein Minimum des Leitungsbandes der ersten Oxidhalbleiterschicht und ein Minimum des Leitungsbandes der dritten Oxidhalbleiterschicht um 0,05 eV oder mehr und 2 eV oder weniger näher an einem Vakuumniveau liegen als ein Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die erste Schicht einen Nanokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm umfasst.
  6. Halbleitervorrichtung, die umfasst: einen Stapel, der eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht, die aufeinander über einer isolierenden Oberfläche ausgebildet sind, umfasst; eine Source-Elektrodenschicht in Kontakt mit einer ersten Seitenfläche des Stapels; eine Drain-Elektrodenschicht in Kontakt mit einer zweiten Seitenfläche, die der ersten Seitenfläche des Stapels entgegengesetzt liegt; und eine dritte Oxidhalbleiterschicht, wobei die dritte Oxidhalbleiterschicht eine erste Schicht in Kontakt mit einem Teil einer dritten Seitenfläche des Stapels, einem Teil einer nach oben weisenden Oberfläche des Stapels und einem Teil einer vierten Seitenfläche, die der dritten Seitenfläche des Stapels entgegengesetzt liegt, umfasst, wobei die dritte Oxidhalbleiterschicht eine zweite Schicht über der ersten Schicht umfasst, wobei die erste Schicht eine mikrokristalline Schicht umfasst, und wobei die zweite Schicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche der ersten Schicht ausgerichtet sind, umfasst.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die erste Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu der isolierenden Oberfläche ausgerichtet sind, umfasst, und wobei die zweite Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer nach oben weisenden Oberfläche der ersten Oxidhalbleiterschicht ausgerichtet sind, umfasst.
  8. Halbleitervorrichtung nach Anspruch 6, wobei die zweite Oxidhalbleiterschicht eine gekrümmte Oberfläche in einem Bereich, der in Kontakt mit der ersten Schicht steht, aufweist.
  9. Halbleitervorrichtung nach Anspruch 6, wobei ein Minimum des Leitungsbandes der ersten Oxidhalbleiterschicht und ein Minimum des Leitungsbandes der dritten Oxidhalbleiterschicht um 0,05 eV oder mehr und 2 eV oder weniger näher an einem Vakuumniveau liegen als ein Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht.
  10. Halbleitervorrichtung nach Anspruch 6, wobei die erste Schicht einen Nanokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm umfasst.
  11. Halbleitervorrichtung, die umfasst: eine erste Oxidhalbleiterschicht über einer ersten isolierenden Schicht; eine zweite Oxidhalbleiterschicht über der ersten Oxidhalbleiterschicht; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht über der zweiten Oxidhalbleiterschicht, wobei sowohl die Source-Elektrodenschicht als auch die Drain-Elektrodenschicht elektrisch mit der ersten Oxidhalbleiterschicht und der zweiten Oxidhalbleiterschicht verbunden sind; eine dritte Oxidhalbleiterschicht, welche die erste isolierende Schicht, die erste Oxidhalbleiterschicht, die zweite Oxidhalbleiterschicht, die Source-Elektrodenschicht und die Drain-Elektrodenschicht überlappt; einen Gate-Isolierfilm über der dritten Oxidhalbleiterschicht; eine Gate-Elektrodenschicht über dem Gate-Isolierfilm; und eine zweite isolierende Schicht über der Gate-Elektrodenschicht, wobei die zweite isolierende Schicht in Kontakt mit einer nach oben weisenden Oberfläche der Source-Elektrodenschicht und einer nach oben weisenden Oberfläche der Drain-Elektrodenschicht steht.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die erste Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu der isolierenden Oberfläche ausgerichtet sind, umfasst, und wobei die zweite Oxidhalbleiterschicht eine kristalline Schicht, bei der c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer nach oben weisenden Oberfläche der ersten Oxidhalbleiterschicht ausgerichtet sind, umfasst.
  13. Halbleitervorrichtung nach Anspruch 11, wobei die zweite Oxidhalbleiterschicht eine gekrümmte Oberfläche in einem Bereich, der in Kontakt mit der dritten Oxidhalbleiterschicht steht, aufweist.
  14. Halbleitervorrichtung nach Anspruch 11, wobei ein Minimum des Leitungsbandes der ersten Oxidhalbleiterschicht und ein Minimum des Leitungsbandes der dritten Oxidhalbleiterschicht um 0,05 eV oder mehr und 2 eV oder weniger näher an einem Vakuumniveau liegen als ein Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht.
  15. Halbleitervorrichtung nach Anspruch 11, wobei die dritte Oxidhalbleiterschicht einen Nanokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm umfasst.
  16. Halbleitervorrichtung nach Anspruch 11, wobei mindestens ein Endbereich der dritten Oxidhalbleiterschicht, ein Endbereich des Gate-Isolierfilms und ein Endbereich der Gate-Elektrodenschicht ausgerichtet sind.
DE102014208859.3A 2013-05-20 2014-05-12 Halbleitervorrichtung Active DE102014208859B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013106337 2013-05-20
JP2013-106337 2013-05-20

Publications (2)

Publication Number Publication Date
DE102014208859A1 true DE102014208859A1 (de) 2014-11-20
DE102014208859B4 DE102014208859B4 (de) 2021-03-11

Family

ID=51831542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014208859.3A Active DE102014208859B4 (de) 2013-05-20 2014-05-12 Halbleitervorrichtung

Country Status (5)

Country Link
US (9) US9281408B2 (de)
JP (5) JP6418783B2 (de)
KR (4) KR102238004B1 (de)
DE (1) DE102014208859B4 (de)
TW (6) TWI658577B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239237B2 (en) 2018-01-25 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11257959B2 (en) 2017-12-06 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102098795B1 (ko) 2013-05-20 2020-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20170107997A (ko) * 2015-02-06 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9954113B2 (en) * 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9842938B2 (en) * 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN105097548A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102320483B1 (ko) * 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
WO2018051208A1 (en) * 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2013106337A (ja) 2011-11-17 2013-05-30 Sharp Corp 画像符号化方法、画像復号方法、並びにそれらの装置及びプログラム

Family Cites Families (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (de) 2001-11-05 2011-09-28 Japan Science and Technology Agency Homologer einkristalliner dünner film mit natürlichem supergitter, herstellungsverfahren dafür und vorrichtung, bei der der einkristalline dünne film verwendet wird
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20050199969A1 (en) 2002-03-29 2005-09-15 Chiaki Kobayashi Pressure sensor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006100600A (ja) 2004-09-29 2006-04-13 Toshiba Corp 半導体装置およびその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4626410B2 (ja) * 2005-06-06 2011-02-09 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit halbleitender Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4282699B2 (ja) 2006-09-01 2009-06-24 株式会社東芝 半導体装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009224357A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101507324B1 (ko) * 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010156960A (ja) * 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20120119207A1 (en) 2009-07-27 2012-05-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
KR102111264B1 (ko) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101861980B1 (ko) * 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102286284B1 (ko) * 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065243A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102196259B1 (ko) 2010-04-02 2020-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102844872B (zh) 2010-04-02 2016-08-24 株式会社半导体能源研究所 半导体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012060253A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5279807B2 (ja) 2010-12-08 2013-09-04 株式会社東芝 半導体装置およびその製造方法
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR101981808B1 (ko) * 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
WO2012121265A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012172746A1 (en) 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102119914B1 (ko) * 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150043307A (ko) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
WO2014188982A1 (en) 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2013106337A (ja) 2011-11-17 2013-05-30 Sharp Corp 画像符号化方法、画像復号方法、並びにそれらの装置及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257959B2 (en) 2017-12-06 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US11817507B2 (en) 2017-12-06 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US11239237B2 (en) 2018-01-25 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20210125462A (ko) 2021-10-18
TW202310417A (zh) 2023-03-01
US20160172501A1 (en) 2016-06-16
TW201830675A (zh) 2018-08-16
US20220123154A1 (en) 2022-04-21
US20230246110A1 (en) 2023-08-03
JP7185677B2 (ja) 2022-12-07
JP6418783B2 (ja) 2018-11-07
TW202139467A (zh) 2021-10-16
US20190027614A1 (en) 2019-01-24
KR102238004B1 (ko) 2021-04-08
TWI701818B (zh) 2020-08-11
TWI665792B (zh) 2019-07-11
JP6894963B2 (ja) 2021-06-30
KR102312254B1 (ko) 2021-10-14
TWI658577B (zh) 2019-05-01
TW201941412A (zh) 2019-10-16
US10720532B2 (en) 2020-07-21
US20200144425A1 (en) 2020-05-07
TWI731643B (zh) 2021-06-21
JP6630420B2 (ja) 2020-01-15
US20170077313A1 (en) 2017-03-16
TW201505161A (zh) 2015-02-01
TWI808034B (zh) 2023-07-01
DE102014208859B4 (de) 2021-03-11
KR102415287B1 (ko) 2022-07-01
JP2019004188A (ja) 2019-01-10
KR20210040915A (ko) 2021-04-14
US20140339560A1 (en) 2014-11-20
KR20140136381A (ko) 2014-11-28
TW202030876A (zh) 2020-08-16
US9281408B2 (en) 2016-03-08
US11217704B2 (en) 2022-01-04
US10411136B2 (en) 2019-09-10
US20180158961A1 (en) 2018-06-07
US9837552B2 (en) 2017-12-05
TWI786681B (zh) 2022-12-11
JP2023022167A (ja) 2023-02-14
KR20220098098A (ko) 2022-07-11
JP2020047940A (ja) 2020-03-26
US11949021B2 (en) 2024-04-02
US11646380B2 (en) 2023-05-09
JP2015005740A (ja) 2015-01-08
US10128384B2 (en) 2018-11-13
US20210057586A1 (en) 2021-02-25
JP2021028984A (ja) 2021-02-25
US9431547B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
DE102014208859B4 (de) Halbleitervorrichtung
JP6648229B2 (ja) 半導体装置
KR102439046B1 (ko) 반도체 장치
DE112013007798B3 (de) Halbleitervorrichtung
DE112014002485T5 (de) Halbleitervorrichtung
DE112011104002B4 (de) Oxidhalbleiterschicht
KR102210298B1 (ko) 반도체 장치 및 그 제작 방법
DE112013006219T5 (de) Halbleitervorrichtung und deren Herstellungsverfahren
KR102113160B1 (ko) 반도체 장치
DE112013002106T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen desselben
DE102013205642A1 (de) Prozessor und Verfahren zu seiner Ansteuerung

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 102014019794

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final