DE102014204494A1 - ESD-Schutzschaltung - Google Patents

ESD-Schutzschaltung Download PDF

Info

Publication number
DE102014204494A1
DE102014204494A1 DE102014204494.4A DE102014204494A DE102014204494A1 DE 102014204494 A1 DE102014204494 A1 DE 102014204494A1 DE 102014204494 A DE102014204494 A DE 102014204494A DE 102014204494 A1 DE102014204494 A1 DE 102014204494A1
Authority
DE
Germany
Prior art keywords
well
gate
edge
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014204494.4A
Other languages
English (en)
Other versions
DE102014204494B4 (de
Inventor
Da-Wei LAI
Ming Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/967,372 external-priority patent/US9196719B2/en
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102014204494A1 publication Critical patent/DE102014204494A1/de
Application granted granted Critical
Publication of DE102014204494B4 publication Critical patent/DE102014204494B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Abstract

Es wird eine Vorrichtung mit einem Substrat bereitgestellt, das mit einem Vorrichtungsbereich definiert ist. Der Vorrichtungsbereich umfasst eine ESD-Schutzschaltung mit einem Transistor. Der Transistor umfasst ein Gate mit ersten und zweiten Seiten, einen ersten Diffusionsbereich, der an der ersten Seite des Gates angeordnet ist, und einen zweiten Diffusionsbereich, der von der zweiten Seite des Gates entfernt angeordnet ist. Die Vorrichtung umfasst eine erste Vorrichtungswanne, die den Vorrichtungsbereich umgibt, und eine zweite Vorrichtungswanne, die in der ersten Vorrichtungswanne angeordnet ist. Die zweite Vorrichtungswanne umgibt den ersten Diffusionsbereich und wenigstens einen Teil des Gates. Die Vorrichtung umfasst auch eine dritte Wanne, die in der zweiten Vorrichtungswanne angeordnet ist, und eine Drain-Wanne, die den zweiten Diffusionsbereich umgibt und sich unter dem Gate erstreckt.

Description

  • HINTERGRUND
  • Übliche seitlich diffundierte Metalloxidhalbleiter (LDMOS), die als ESD-Schutzvorrichtung in Hochspannungsprozessen eingesetzt werden, weisen an sich einige nachteilige Eigenschaften auf, wie z. B. „starken Rückschnappeffekt oder Basis-Push-Out”, die dessen ESD-Leistungsvermögen negativ beeinflussen oder verschlechtern. Diese negativen Eigenschaften stören den Betrieb der integrierten Schaltung (IC), was sie defekt macht.
  • Die Erfindung richtet sich auf eine kompakte ESD-Schutzvorrichtung mit stabilem ESD-Leistungsvermögen, um eine Beschädigungen interner Schaltungen zu vermeiden, und die gleichzeitig eine größere Störfestigkeit gegen Rückschnapp aufweist.
  • ZUSAMMENFASSUNG
  • Ausführungsformen betreffen im Allgemeinen Halbleitervorrichtungen. In einer Ausführungsform wird eine Vorrichtung offenbart. Die Vorrichtung umfasst ein Substrat definiert mit einem Vorrichtungsbereich. Der Vorrichtungsbereich umfasst eine ESD-Schutzvorrichtung mit einem Transistor. Der Transistor umfasst ein Gate mit ersten und zweiten Seiten, einen ersten Diffusionsbereich an der ersten Seite des Gates und einen zweiten Diffusionsbereich beabstandet von der zweiten Seite des Gates. Die ersten und zweiten Diffusionsbereiche umfassen Dotierstoffe von einem ersten Leitfähigkeitstyp. Die Vorrichtung umfasst eine erste Vorrichtungswanne, die den Vorrichtungsbereich umgibt, und eine zweite Vorrichtungswanne, die in der ersten Vorrichtungswanne angeordnet ist. Die zweite Vorrichtungswanne umgibt den ersten Diffusionsbereich und wenigstens einen Teil des Gates, ohne den zweiten Diffusionsbereich zu umgeben. Die Vorrichtung umfasst ferner eine dritte Wanne, die in der zweiten Vorrichtungswanne angeordnet ist, und eine Drain-Wanne, die den zweiten Diffusionsbereich umgibt und sich unter dem Gate erstreckt.
  • In einer anderen Ausführungsform wird eine Vorrichtung mit einem Substrat dargestellt, das mit einem Vorrichtungsbereich definiert ist. Der Vorrichtungsbereich umfasst eine ESD-Schutzschaltung mit einem Transistor. Der Transistor umfasst ein Gate mit ersten und zweiten Seiten, einen ersten Diffusionsbereich, der an der ersten Seite des Gates angeordnet ist, und einen zweiten Diffusionsbereich, der von der zweiten Seite des Gates beabstandet ist. Die Vorrichtung umfasst eine erste Vorrichtungswanne, die den Vorrichtungsbereich umgibt, und eine zweite Vorrichtungswanne, die in der ersten Vorrichtungswanne angeordnet ist. Die zweite Vorrichtungswanne umgibt den ersten Diffusionsbereich und wenigstens einen Teil des Gates. Die Vorrichtung umfasst auch eine dritte Wanne, die in der zweiten Vorrichtungswanne angeordnet ist, und eine Drain-Wanne mit Dotierstoffen von einem ersten Leitfähigkeitstyp, wobei die Drain-Wanne den zweiten Diffusionsbereich umgibt und sich unter dem Gate erstreckt.
  • Diese und andere Vorteile und Merkmale der hierin offenbarten Ausführungsformen werden mit Bezug auf die beiliegende Beschreibung und die beiliegenden Figuren ersichtlich. Ferner wird angemerkt, dass die Merkmale der hierin beschriebenen unterschiedlichen Ausführungsformen sich nicht gegenseitig ausschließen und in verschiedenen Kombinationen und Permutationen vorhanden sein können.
  • KURZE BESCHREIBUNG DER FIGUREN
  • In den Figuren bezeichnen in den unterschiedlichen Ansichten ähnliche Bezugszeichen im Allgemeinen gleiche Elemente. Auch sind die Figuren nicht notwendigerweise maßstabsgetreu, wobei im Allgemeinen eine Darstellung der Prinzipien der Erfindung im Vordergrund steht. In der folgenden Beschreibung werden verschiedene Ausführungsformen der vorliegenden Erfindung mit Bezug auf die folgenden Figuren beschrieben, in denen:
  • 1a bis 1b Querschnittansichten unterschiedlicher Ausführungsformen einer Vorrichtung darstellen; und
  • 2 einen Vergleich des Transmissionlinepulses (TLP-Messung) von einer Ausführungsform einer Vorrichtung mit der TLP-Messung eines herkömmlichen LDMOS darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen betreffen im Allgemeinen Halbleitervorrichtungen. Für die Vorrichtungen werden ESD-Schaltungen bereitgestellt. Die ESD-Schaltungen können z. B. in Hochspannungsanwendungen oder -vorrichtungen eingesetzt werden. Die ESD-Schaltungen können z. B. in Anwendungen von 8 bis ca. 12 V eingesetzt werden. Die nachfolgend beschriebenen ESD-Schaltungen sind z. B. zur Verwendung in Vorrichtungen geeignet, die im 0,18 μm 12 V bipolar CMOS DMOS(BCD)-Prozess hergestellt werden. Es können auch andere geeignete Prozessarten verwendet werden. ESD-Schaltungen werden z. B. während eines ESD-Ereignisses aktiviert, um einen ESD-Strom abzuleiten. Die Vorrichtungen können z. B. eine beliebige Art von Halbleitervorrichtung darstellen, wie z. B. integrierte Schaltungen (ICs). Solche Vorrichtungen können z. B. in eigenständigen Vorrichtungen oder ICs eingebaut sein, wie z. B. in Mikrocontrollern oder Systemen auf einem Chip (SoCs). Die Vorrichtungen oder ICs können z. B. in elektronischen Produkten eingebaut oder damit verwendet werden, wie z. B. Lautsprechern, Computern, Handys und Personal-Digital-Assistants (PDAs).
  • Die 1a bis 1b zeigen Querschnittansichten unterschiedlicher Ausführungsformen einer Vorrichtung 100a–b. Darstellungsgemäß ist ein Substrat 105 vorgesehen. Das Substrat ist z. B. ein Halbleitersubstrat, beispielsweise ein Siliziumsubstrat. In einer Ausführungsform kann das Substrat ein p-dotiertes Substrat sein. Das p-dotierte Substrat ist z. B. ein leicht p-dotiertes Substrat. Es können auch andere Arten von Halbleitersubstraten verwendet werden, umfassend eine Dotierung mit anderen Arten oder Konzentrationen von Dotierstoffen oder nicht dotierte Substrate. Das Substrat kann z. B. ein Siliziumgermanium-, Germanium-, Galliumarsenid- oder Kristall-auf-Isolator(COI)-Substrat sein, wie z. B. ein Silizium-auf-Isolator(SOI)-Substrat. Das Substrat kann ein dotiertes Substrat sein.
  • Die Vorrichtung kann dotierte Bereiche oder Wannen mit unterschiedlichen Dotierstoffkonzentrationen umfassen. Die Vorrichtung kann beispielsweise stark dotierte, mittel dotierte und leicht dotierte Bereiche aufweisen. Die dotierten Bereiche können durch x–, x und x+ bezeichnet werden, wobei x die Polarität des Dotierstoffes bezeichnet, wie z. B. p für p-artig oder n für n-artig, und:
    • x–
    = leicht dotiert;
    x
    = mittel dotiert; und
    x+
    = stark dotiert.
  • Ein leicht dotierter Bereich kann eine Dotierstoffkonzentration von weniger als 5E13/cm3 aufweisen. Ein leicht dotierter Bereich kann z. B. eine Dotierstoffkonzentration von ca. 1E11/cm3 bis 5E13/cm3 aufweisen. Ein mittel dotierter Bereich kann eine Dotierstoffkonzentration von ca. 5E13 bis 5E15/cm3 aufweisen. Ein stark dotierter Bereich kann eine Dotierstoffkonzentration von mehr als ca. 5E15/cm3 aufweisen. Ein stark dotierter Bereich kann z. B. eine Dotierstoffkonzentration von ca. 5E15/cm3–9E15/cm3 aufweisen. Es können auch für die unterschiedlichen Arten von Dotierstoffen andere Konzentrationen verwendet werden. Dotierstoffe vom p-Typ können Bor (B), Aluminium (Al). Indium (In) oder eine Kombination davon umfassen, während Dotierstoffe vom n-Typ Phosphor (P), Arsen (As), Antimon (Sb) oder eine Kombination davon umfassen können.
  • Die Vorrichtung umfasst darstellungsgemäß einen Vorrichtungsbereich 110, der auf dem Substrat definiert ist. Das Substrat kann auch, abhängig von der Art von Vorrichtung oder IC, Bereiche für andere Schaltungstypen aufweisen. Die Vorrichtung kann z. B. Bereiche (nicht dargestellt) für Übergangsspannungs-(IV-) und Niederspannungso (LV-)Vorrichtungen umfassen, sowie einen Array-Bereich für Speichervorrichtungen. Ein Vorrichtungsisolationsbereich 190 kann zum Isolieren oder Trennen des Vorrichtungsbereichs von anderen Vorrichtungsbereichen (nicht dargestellt) auf dem Substrat vorgesehen sein. In einer Ausführungsform umgibt der Vorrichtungsisolationsbereich den Vorrichtungsbereich. Der Isolationsbereich ist z. B. ein Flachgrabenisolations(STI)-Bereich. Es können auch andere Arten von Isolationsbereiche verwendet werden. Der Isolationsbereich kann z. B. einen Tiefgrabenisolations(DTI)-Bereich aufweisen. Der Isolationsbereich kann sich z. B. für einen STI-Bereich bis zu einer Tiefe von ca. 3200 Å erstrecken. Es kann auch zweckmäßig sein Isolationsbereiche bereitzustellen, die sich zu anderen Tiefen erstrecken, wie z. B. 0,5 bis 10 μm für DTI-Bereiche. In einer Ausführungsform kann die Breite des Isolationsbereichs ca. 0,3 μm betragen. Es kann zweckmäßig sein Isolationsbereiche mit unterschiedlichen Tiefen und Breiten vorzusehen. Die Abmessungen können z. B. von Isolationsanforderungen abhängen.
  • Der Vorrichtungsbereich umfasst eine ESD-Schutzschaltung 115. In einer Ausführungsform ist die ESD-Schutzschaltung ein seitlich diffundierter Transistor. Die ESD-Schutzschaltung ist z. B. ein seitlich diffundierter Metalloxidhalbleiter(LDMOS)-Transistor. Der Vorrichtungsbereich umfasst darstellungsgemäß einen LDMOS-Transistor. Es können auch mehr als ein LDMOS-Transistor bereitgestellt werden.
  • Im Substrat ist eine erste dotierte Wanne 160 im Vorrichtungsbereich angeordnet. Die erste dotierte Wanne umgibt darstellungsgemäß den kompletten Vorrichtungsbereich. Die erste dotierte Wanne dient z. B. als eine erste Vorrichtungswanne, die sich vom Boden des Isolationsbereichs zwischen den inneren und äußeren Kanten des Isolationsbereichs erstreckt. Es kann auch zweckdienlich sein die erste dotierte Wanne bereitzustellen, die sich etwa von einer äußeren Kante des Vorrichtungsisolationsbereichs 190 erstreckt. In einer Ausführungsform dient die erste dotierte Wanne als Isolationswanne. Die erste dotierte Wanne isoliert z. B. die ESD-Schutzschaltung gegenüber dem Substrat. Um als Isolationswanne zu dienen sollte die erste dotierte Wanne ausreichend tief sein. Die Tiefe der ersten dotierten Wanne kann z. B. ca. 4 bis 10 μm betragen. Es können auch andere geeignete Tiefendimensionen verwendet werden.
  • Die erste dotierte Wanne umfasst Dotierstoffe von einem ersten Leitfähigkeitstyp. In einer Ausführungsform ist die erste Wanne mit Dotierstoffen des ersten Leitfähigkeitstyps leicht dotiert. Die Dotierstoffkonzentration der ersten dotierten Wanne kann z. B. ca. 1E12 bis 5E13/cm3 betragen. Es kann auch zweckdienlich sein, eine erste dotierte Wanne mit anderen Dotierstoffkonzentrationen vorzusehen. In einer Ausführungsform ist der erste Leitfähigkeitstyp vom n-Typ. Die erste Wanne kann z. B. für Vorrichtungen vom n-Typ eine n-Wanne sein. Es kann auch zweckdienlich sein den ersten Leitfähigkeitstyp als p-Typ vorzusehen. Beispielsweise kann für eine Vorrichtung vom p-Typ eine p-Wanne verwendet werden.
  • Auf der Oberfläche des Substrats ist im Vorrichtungsbereich ein Gate 120 des Transistors angeordnet. Ein Gate kann als Finger bezeichnet werden. Das Gate umfasst eine Gateelektrode 126, die über einem Gatedielektrikum 124 angeordnet ist. In einer Ausführungsform ist die Gateelektrode eine Polysiliziumgateelektrode. Es können auch andere geeignete Arten von Gateelektrodenmaterialien verwendet werden. Das Gatedielektrikum umfasst ein Siliziumoxid. Es können auch andere geeignete Arten von Gatedielektrikumsmaterialien verwendet werden. In einer Ausführungsform ist das Gate ähnlich den Gates, die für Übergangsspannungsvorrichtungen verwendet werden. Beispielsweise sind die Dicken der Gateelektrode und des Gatedielektrikums ähnlich den Dicken von Übergangsspannungsvorrichtungen. Die Dicke der Gateelektrode beträgt z. B. ca. 2000 Å, während die Dicke des Gatedielektrikums z. B. ca. 130 Å beträgt. Für Gates können auch andere Konfigurationen verwendet werden.
  • Das Gate kann ein Gateleiter sein, der ein Gate für mehrere Transistoren bildet. Der Gateleiter kann z. B. quer zu einer Vielzahl von Vorrichtungsbereichen sein, die durch Isolationsbereiche getrennt sind. Die Vielzahl von Transistoren weist ein gemeinsames Gate auf, das durch den Gateleiter gebildet wird. Es können auch andere Konfigurationen von Gateleitern zweckdienlich sein.
  • Das Gate ist zwischen ersten und zweiten Source/Drain(S/D)-Bereichen 130 und 140 angeordnet. Die S/D-Bereiche sind in dem Substrat angeordnete Bereiche mit einer Dotierung vom ersten Leitfähigkeitstyp. Die S/D-Bereiche sind z. B. stark dotierte Bereiche vom ersten Leitfähigkeitstyp. Die S/D-Bereiche können z. B. eine Tiefe von ca. 0,1–0,4 μm aufweisen. Es können auch andere geeignete Tiefen verwendet werden. Die S/D-Bereiche können ähnlich zu denen anderer Transistoren der Vorrichtung sein. In einer Ausführungsform ist der erste S/D-Bereich 130 ein Source-Bereich und der zweite S/D-Bereich 140 ist ein Drain-Bereich des Transistors.
  • Der erste S/D-Bereich 130 ist an einer ersten Seite 120a des Gates angeordnet. In einer Ausführungsform überlagert das Gate den ersten S/D-Bereich 130. Die erste Seite des Gates überlagert z. B. den ersten S/D-Bereich. Der Grad an Überlagerung sollte für den ersten S/D-Bereich ausreichend sein, um mit einem Kanal des Transistors unter dem Gate in Verbindung zu stehen. Der Grad an Überlagerung beträgt z. B. ca. 0,1–0,5 μm. Es kann auch zweckdienlich sein, dass der erste S/D-Bereich um andere Grade überlagert wird. In einer Ausführungsform überlagert das Gate einen leicht dotierten (LD-)Bereich des ersten S/D-Bereichs. Es können auch andere Konfigurationen des ersten S/D-Bereichs verwendet werden. Der zweite S/D-Bereich 140 ist um einen Abstand DG seitlich von einer zweiten Seite 120b des Gates entfernt angeordnet. Der seitliche Versatz DG kann in einigen Fällen dem Driftabstand entsprechen. DG kann z. B. ca. 1 bis 10 μm betragen. DG kann beispielsweise andere geeignete Abstände umfassen, die von allgemeinen Entwurfsregeln entsprechender Hersteller abhängen.
  • Seitenwände des Gates können mit dielektrischen Abstandhaltern ausgestattet sein. Die dielektrischen Abstandshalter können z. B. Abstandshalter aus Siliziumoxid sein. Es können auch andere Arten von dielektrischen Materialien verwendet werden, wie z. B. Siliziumnitrid oder eine Kombination aus dielektrischen Materialien oder Schichten. Die Abstandshalter können z. B. zusammengesetzte Abstandshalter 197a–b sein, wie in den 1a–b dargestellt ist. Die Abstandshalter können ein Bilden der leicht dotierten und S/D-Bereiche unterstützen. Der leicht dotierte Bereich wird z. B. vor einer Bildung von Abstandshaltern gebildet, während der erste S/D-Bereich nach der Bildung der Abstandshalter gebildet wird. Es können auch andere Konfigurationen von Abstandshaltern verwendet werden. Die Abstandshalter können z. B. durch einen einzigen Abstandshalter gebildet werden. In einigen Fällen kann der Transistor auch einen Halo-Bereich aufweisen. Der Halo-Bereich ist ein Bereich dotiert mit Dotierstoffen von einem zweiten Leitfähigkeitstyp, der an die leicht dotierten und ersten S/D-Bereiche unter dem Gate anliegt.
  • In einer Ausführungsform ist zwischen dem Gate und dem zweiten S/D-Bereich kein Drift-Isolationsbereich vorgesehen. Der Transistor ist z. B. frei von einem Drift-Isolationsbereich, wie in den 1a–b dargestellt ist. Ohne den Drift-Isolationsbereich kann die Triggerspannung der ESD-Vorrichtung auf eine niedrigere Spannung von beispielsweise ca. 15 V verringert werden. Falls kein Drift-Isolationsbereich vorgesehen wird, wird auf dem Substrat ein Silizidblock 128 bereitgestellt. Der Silizidblock verhindert die Bildung eines Silizids, um das Risiko eines Kurzschlusses des Silizidkontakts (nicht dargestellt) auf dem Drain-Bereich mit dem Gate zu verringern. Der Silizidblock ist eine dünne Dielektrikumsschicht. Die Dielektrikumsschicht ist beispielsweise eine dünne Siliziumoxidschicht. In einer Ausführungsform ist der Silizidblock auf einer oberen Oberfläche des Gates angeordnet und überlagert das Gate um einen Abstand DE. Der Abstand DE ist z. B. ungefähr gleich der Gatelänge. DE kann beispielsweise beliebige geeignete Abstände umfassen, die von allgemeinen Entwurfsregeln entsprechender Hersteller abhängig sind. Es ist vorteilhaft einen Bereich des Silizidblocks bereitzustellen, der das Gate um einen Abstand DE überlagert, da es effektiv die Bildung eines Silizids im darunterliegenden Bereich verhindert und effizient einen Stromfluss in horizontaler Richtung verhindert, was zu einem besseren ESD-Leistungsvermögen führt. Der Silizidblock ist auf der oberen Oberfläche des Gates angeordnet und erstreckt sich teilweise über den Drain-Bereich, wie in den 1a–b dargestellt ist. Es können auch andere Konfigurationen des Silizidblocks zweckdienlich sein. Der Silizidblock kann sich beispielsweise über die gesamte obere Oberfläche des Gates und des ersten S/D-Bereichs erstrecken. Eine solche Konfiguration verbessert die Haltespannung.
  • Im Substrat ist eine zweite Wanne 165 angeordnet. Die zweite Wanne ist im Vorrichtungsbereich angeordnet. Die zweite Wanne ist beispielsweise in der ersten Wanne angeordnet. Die zweite Wanne dient für die Transistoren als Körperwanne. Eine Tiefe der zweiten Wanne ist flacher als die erste Wanne. Die Tiefe der zweiten Wanne beträgt beispielsweise ca. 2 bis 8 μm. Es können für die zweite Wanne auch andere Tiefen vorgesehen werden. Für eine Vorrichtung vom ersten Leitfähigkeitstyp weist die zweite Vorrichtungswanne Dotierstoffe eines zweiten Leitfähigkeitstyps auf. Die zweite Vorrichtungswanne umfasst beispielsweise p-Dotierstoffe für eine Vorrichtung vom n-Typ oder n-Dotierstoffe für eine Vorrichtung vom p-Typ. Die zweite Vorrichtungswanne kann mit Dotierstoffen vom ersten Leitfähigkeitstyp leicht (x–) oder mittel (x) dotiert sein. Die Dotierstoffkonzentration der zweiten Wanne kann z. B. ca. 1E12 bis 5E13/cm3 betragen. Es können für die zweite Vorrichtungswanne auch andere Dotierstoffkonzentrationen verwendet werden.
  • In einer Ausführungsform wird eine dritte Wanne 180 bereitgestellt. Die dritte Wanne ist im Substrat innerhalb der zweiten Wanne angeordnet. Eine Tiefe der dritten Wanne ist z. B. flacher als eine Tiefe der zweiten Wanne. In einer Ausführungsform reicht die Tiefe oder der Boden der dritten Wanne unter die Isolationsbereiche. Die Tiefe der dritten Wanne kann ca. 1–3 μm betragen. Es können auch andere Tiefen verwendet werden. Beispielsweise kann die Tiefe abhängig von der Designspannung der Vorrichtung sein. Die dritte Wanne dient als Niederspannungs(LV)-Wanne. Die dritte Vorrichtungswanne umfasst Dotierstoffe vom zweiten Leitfähigkeitstyp für eine Vorrichtung vom ersten Leitfähigkeitstyp. Die dritte Vorrichtungswanne umfasst z. B. p-Dotierstoffe für eine Vorrichtung vom n-Typ oder n-Dotierstoffe für eine Vorrichtung vom p-Typ. Die dritte Vorrichtungswanne kann leicht (x–) oder mittel (x) dotiert sein mit Dotierstoffen vom ersten Leitfähigkeitstyp. Die Dotierstoffkonzentration der dritten Wanne kann z. B. ca. 5E13 bis 5E15/cm3 betragen. Für die dritte Vorrichtungswanne können auch andere Konzentrationen vorgesehen sein.
  • In einer Ausführungsform umgibt die LV-Wanne 180 wenigstens den ersten S/D-Bereich 130 und einen Teil des Gates. Es wird auf 1a–b Bezug genommen. Die LV-Wanne erstreckt sich vom Boden des Isolationsbereichs 190 zwischen den inneren und äußeren Kanten des Isolationsbereichs, der an der ersten Seite 120a des Gates zum Gate hingerichtet angeordnet ist. Eine erste Seite oder Kante 180a der LV-Wanne ist beispielsweise unter dem Boden des Isolationsbereichs angeordnet, der an der ersten Seite 120a des Gates angeordnet ist, während eine zweite Seite oder Kante 180b der LV-Wanne unter und zwischen den ersten und zweiten Seiten 120a–b des Gates angeordnet ist. Die zweite Seite 180b der LV-Wanne ist beispielsweise unter und zwischen den ersten und zweiten Seiten 120a–b des Gates angeordnet und erstreckt sich nicht über die zweite Seite 120b des Gates hinaus. Die Breite der LV-Wanne erstreckt sich z. B. von der ersten Kante 180a zu der Kante 180a der zweiten Kante 180b. Die Breite der LV-Wanne beträgt beispielsweise ca. 0,6 bis 5 μm. Die LV-Wanne kann auch andere geeignete Breitendimensionen aufweisen. Die LV-Wanne verringert z. B. den seitlichen NPN-Basiswiderstand, was zu einem verbesserten thermischen Durchgehstrom (It2) führt.
  • Es wird auf die 1a–b Bezug genommen. In einer Ausführungsform umgibt die Körperwanne 165 den ersten S/D-Bereich 130 und wenigstens einen Teil des Gates und ist konfiguriert oder verengt, so dass die Körperwanne von dem zweiten S/D- oder Drain-Bereich 140 beabstandet ist. In einer Ausführungsform erstreckt sich die Körperwanne vom Boden des Isolationsbereichs zwischen den inneren und äußeren Kanten des Isolationsbereichs 190, der an der ersten Seite 120a des Gates hin zur zweiten Seite 120b des Gates angeordnet ist, wie in 1a dargestellt ist. Es kann zweckdienlich sein die Körperwanne bereitzustellen, die sich etwa von einer inneren Kante des Vorrichtungsisolationsbereichs erstreckt. Mit Bezug auf 1a ist eine erste Seite oder Kante 165a der Körperwanne unter dem Boden des Isolationsbereichs angeordnet, der an der ersten Seite 120a des Gates angeordnet ist, während eine zweite Seite oder Kante 165b der Körperwanne unter und überall zwischen der zweiten Seite 120b des Gates und einer ersten Seite 175a einer vierten Wanne angeordnet ist, wie nachfolgend beschrieben wird.
  • Die LV-Wanne 180 ist enger als oder weist die gleiche Breite auf wie die Körperwanne 165, wie in 1a dargestellt ist. In einer Ausführungsform sind wenigstens zweite Kanten der LV-Wanne und der Körperwanne an der zweiten Seite des Gates beispielsweise um einen Abstand beabstandet. Die zweite Kante 180b der LV-Wanne und die zweite Kante 165b der Körperwanne sind, wie in 1a dargestellt, um einen Abstand DO beabstandet. Der Abstand DO beträgt beispielsweise 0,1 bis 5 μm bezüglich der zweiten Kante 180b der LV-Wanne. Der Abstand DO kann z. B. mit Bezug auf die Kante 180b der LV-Wanne eingestellt oder variiert werden. Es können auch andere geeignete Abstände für DO verwendet werden, solange die zweite Kante 165b der Körperwanne nicht zu nahe am zweiten S/D- oder Drain-Bereich 140 angeordnet ist, um die Durchbruchspannung der Vorrichtung genügend hoch zu halten.
  • In einer anderen Ausführungsform ist die zweite Kante 180b der LV-Wanne hinsichtlich der zweiten Kante 165b der Körperwanne ausgerichtet, wie in 1b dargestellt ist. Die Breite der Körperwanne erstreckt sich z. B. von der ersten Kante 165a zu der zweiten Kante 165b. Die Breite der Körperwanne beträgt beispielsweise ca. 0,6 bis 5 μm. Die Körperwanne kann auch andere geeignete Breitendimensionen aufweisen. Der Abstand L zwischen dem ersten S/D-Bereich 130 und der LV-Wanne entspricht dem Kanalbereich des Transistors, wie dargestellt ist.
  • Die dritte Wanne wird in einer Ausführungsform mit einem dritten Wannenkontakt 167 zum Vorspannen der dritten Wanne bereitgestellt. Der dritte Wannenkontakt ist ein stark dotierter Bereich ähnlich den S/D-Bereichen. Eine Tiefe des dritten Wannenkontakts ist z. B. flacher als eine Tiefe des Vorrichtungsisolationbereichs und der dritte Wannenkontakt ist mit der dritten Wanne verbunden. Die Dotierstoffkonzentration des dritten Wannenkontakts kann ca. 5E15 bis 9E15/cm3 betragen. Es können auch andere geeignete Konzentrationsbereiche verwendet werden. Der dritte Wannenkontakt weist den gleichen Leitfähigkeitstyp auf wie die dritte Wanne. Der dritte Wannenkontakt 167 weist z. B. einen Bereich auf, der mit Dotierstoffen vom zweiten Leitfähigkeitstyp dotiert ist.
  • In einer Ausführungsform kann ein Isolationsbereich 194 bereitgestellt werden, um den dritten Wannenkontakt 167 vom ersten S/D-Bereich 130 zu trennen. Der Isolationsbereich 194 kann ein STI-Bereich sein. Der Isolationsbereich kann z. B. ähnlich den Vorrichtungsisolationsbereichen ausgebildet sein. Für die Isolationsbereiche können auch andere Arten oder Konfigurationen verwendet werden.
  • Auf den verschiedenen Kontaktbereichen können Metallsilizidkontakte (nicht dargestellt) gebildet sein. Es können z. B. Metallsilizidkontakte über den S/D-Bereichen und dem dritten Wannenkontakt bereitgestellt sein. Die Silizidkontakte können z. B. Kontakte auf Basis von Nickel sein. Es können auch andere Arten von Metallsilizidkontakten verwendet werden. Die Silizidkontakte können z. B. Kobaltsilizid(CoSi)-Kontakte sein. Die Silizidkontakte können ca. 100–500 Å dick sein. Es können auch Silizidkontakte mit anderen Dicken verwendet werden. Die Silizidkontakte können zum Verringern des Kontaktwiderstands und zur Unterstützung eines Kontakts zu Back-end-of-line-Metallverbindungen eingesetzt werden.
  • In einer Ausführungsform werden die zweite Wanne, der erste S/D-Bereich und das Gate gemeinsam mit einem ersten Anschluss 134 der ESD-Vorrichtung verbunden. Der zweite S/D-Bereich ist mit einem zweiten Anschluss 144 der ESD-Vorrichtung verbunden. Der erste Anschluss ist beispielsweise ein Source-Anschluss und der zweite Anschluss ist ein Drain-Anschluss. In einer Ausführungsform ist der dritte Wannenkontakt 167 auch mit dem ersten oder zweiten Source-Anschluss verbunden. Der Source-Anschluss ist z. B. mit Masse verbunden, während der Drain-Anschluss beispielsweise mit VDD oder I/O-Pad verbunden ist. Für Anschlussverbindungen an die ESD-Vorrichtung können auch andere Konfigurationen verwendet werden.
  • In einer Ausführungsform wird eine vierte Wanne 175 bereitgestellt. Die vierte Wanne dient z. B. als zweite S/D- oder Drain-Wanne. In einer Ausführungsform ist die Drain-Wanne im Substrat in der ersten Wanne angeordnet und umgibt den zweiten S/D-Bereich. Die Drain-Wanne ist gemäß einer Ausführungsform konfiguriert oder erstreckt sich, so dass sich die zweite Kante 175b der Drain-Wanne zu dem Gate hin und unter dem Gate erstreckt. In einer Ausführungsform ist die erste Kante 175a der Drain-Wanne bezüglich einer inneren Kante des Vorrichtungsisolationsbereichs ausgerichtet oder steht damit in Kontakt, der an dem zweiten S/D-Bereich angeordnet ist und von einem Teil des Gates überlagert wird, was einen Gateüberlagerungsbereich Ogate erzeugt. Der Ogate ist beispielsweise zwischen einer zweiten Kante 175b der vierten Wanne unter dem Gate und einer zweiten Seite des Gates angeordnet. In einer Ausführungsform beträgt Ogate ca. 0,1 bis 5 μm. Es kann auch zweckdienlich sein für Ogate andere Werte bereitzustellen. In einer Ausführungsform ist die Breite der vierten Wanne größer als die Breite des zweiten S/D-Bereichs 140 und der dritten Wanne 180.
  • In einer Ausführungsform ist eine Tiefe der vierten Wanne flacher als eine Tiefe der dritten oder LV-Wanne. Die Tiefe der vierten Wanne beträgt z. B. ca. 1 bis 3 μm. Es können auch andere Tiefendimensionen verwendet werden. Die Drain-Wanne 175 umfasst Dotierstoffe vom ersten Leitfähigkeitstyp. In einer Ausführungsform kann die Drain-Wanne mit Dotierstoffen vom ersten Leitfähigkeitstyp mittel (x) dotiert sein. Die Dotierstoffkonzentration der Drain-Wanne kann z. B. ca. 5E13 bis 5E15/cm3 betragen. Es können auch andere geeignete Dotierstoffkonzentrationen verwendet werden.
  • In einer Ausführungsform wird im Gegensatz zu herkömmlichen ESD-Vorrichtungen keine Drift-Wanne bereitgestellt, die mit Dotierstoffen vom ersten Leitfähigkeitstyp leicht (x–) oder mittel (x) dotiert ist. Die entsprechende ESD-Vorrichtung ist frei von einer Drift-Wanne. Ohne die Drift-Wanne ist das Drain mit dem Kanal über die vierte oder Drain-Wanne 175 verbunden. Eine solche Konfiguration verbessert die Haltespannung.
  • Wir haben entdeckt, dass ein Bereitstellen der Körperwanne und der Drain-Wanne gemäß den oben beschriebenen Konfigurationen vorteilhaft ist. Die Drain-Wanne 175 ist mit der ersten Vorrichtungswanne 160 verbunden, wie in 1a–b dargestellt ist, was ermöglicht, dass ein Großteil des Stroms tief in die Körperwanne 165 fließt. Dies erzeugt eine seitliche NPN-Basisbreite, die breiter ist als die Kanallänge. Folglich wird die Haltespannung erhöht, was gegenüber Latch-up zu einer verbesserten Störfestigkeit führt.
  • 2 zeigt eine TLP-Messung 210 der Ausführungsform der ESD-Schutzschaltung, wie beispielsweise in 1a dargestellt ist. Die Ausführungsform der ESD-Schutzschaltung, wie z. B. in 1 beschrieben, ist für die Verwendung im 0,18 μm 12 V bipolar CMOS DMOS(BCD)-Prozess geeignet. Wie in der TLP-Messung 210 des LDMOS beobachtet, beträgt die Triggerspannung (Vt) ca. 15 V, während der thermische Durchgehstrom (It2), der das ESD-Leistungsvermögen des LDMOS betrifft, ca. 2,1 A beträgt. In anderen Worten, wenn die Vorrichtung in den Rückschnappmodus bei ca. 15 V eintritt, dann versagt die Vorrichtung bei ca. 2,2 A für eine gegebene Gesamtbreite von 600 μm. Die Rückschnapp- oder Haltespannung (Vh) des LDMOS beträgt darüberhinaus darstellungsgemäß ca. 13 V, was größer ist als die Betriebsspannung von 12 V. Da die Haltespannung größer ist als die Betriebsspannung erfährt die Vorrichtung keinen Latch-up während des Latch-up-Tests. Die vorangehend beschriebene Konfiguration ist hinsichtlich der Vergrößerung des ESD-It2- und -Vh-Vermögens effizient. Die Zunahme in It2 bedeutet, dass die Vorrichtung dazu in der Lage ist, eine größere Menge an Strom vor einem Versagen abzuleiten, während die verbesserte Vh, die größer ist als die Betriebsspannung von 12 V, zeigt, dass das Latch-up-Phänomen eliminiert wird. Demzufolge stellt die ESD-Vorrichtung auf Grundlage der obigen Konfiguration ein höheres ESD-Leistungsvermögen und eine verbesserte Störfreiheit gegenüber Latch-up auf. Darüberhinaus ist es zur Verwendung z. B. in Vorrichtungen geeignet, die in dem 8 bis 12 V BCD-Prozess hergestellt werden, da Vh der in 1 beschriebenen Ausführungsform ca. 13 V beträgt, was höher ist als die Betriebsspannung von 12 V.
  • Die Beschreibung kann in anderen speziellen Formen ausgeführt sein, ohne vom Geist oder den essentiellen Eigenschaften davon abzuweichen. Die vorangehenden Ausführungsformen sind deshalb in jeder Hinsicht als anschaulich und nicht als die hierin beschriebene Lehre beschränkend anzusehen. Der Bereich der Offenbarung wird folglich durch die beigefügten Ansprüche gekennzeichnet und nicht durch die vorangehende Beschreibung. Alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind als davon umfasst beabsichtigt.

Claims (20)

  1. Vorrichtung, umfassend: ein Substrat definiert mit einem Vorrichtungsbereich, wobei der Vorrichtungsbereich eine ESD-Schutzschaltung mit einem Transistor umfasst, wobei der Transistor ein Gate mit ersten und zweiten Seiten, einen ersten Diffusionsbereich an der ersten Seite des Gates, und einen zweiten Diffusionsbereich umfasst, der von der zweiten Seite des Gates entfernt angeordnet ist, wobei die ersten und zweiten Diffusionsbereiche Dotierstoffe eines ersten Leitfähigkeitstyps umfassen; eine erste Vorrichtungswanne, die den Vorrichtungsbereich umgibt, und eine zweite Vorrichtungswanne, die in der ersten Vorrichtungswanne angeordnet ist, wobei die zweite Vorrichtungswanne den ersten Diffusionsbereich und wenigstens einen Teil des Gates umgibt, ohne den zweiten Diffusionsbereich zu umgeben; eine dritte Wanne, die in der zweiten Vorrichtungswanne angeordnet ist; und eine Drain-Wanne, die den zweiten Diffusionsbereich umgibt und sich unter dem Gate erstreckt.
  2. Vorrichtung nach Anspruch 1, wobei die erste Vorrichtungswanne Dotierstoffe vom ersten Leitfähigkeitstyp umfasst und die zweite und dritte Wanne Dotierstoffe von einem zweiten Leitfähigkeitstyp umfassen.
  3. Vorrichtung nach Anspruch 2, wobei der erste Leitfähigkeitstyp vom n-Typ ist und der zweite Leitfähigkeitstyp vom p-Typ ist.
  4. Vorrichtung nach Anspruch 1, wobei die dritte Wanne wenigstens den ersten Diffusionsbereich und einen Teil des Gates umgibt.
  5. Vorrichtung nach Anspruch 4, wobei die dritte Wanne eine Breite aufweist, die enger ist als eine Breite der zweiten Vorrichtungswanne.
  6. Vorrichtung nach Anspruch 1, wobei die Drain-Wanne Dotierstoffe vom ersten Leitfähigkeitstyp umfasst.
  7. Vorrichtung nach Anspruch 6, wobei der erste Leitfähigkeitstyp den n-Typ umfasst.
  8. Vorrichtung nach Anspruch 1, wobei die Drain-Wanne breiter ist als die dritte Wanne.
  9. Vorrichtung nach Anspruch 1, wobei eine erste Kante der dritten Wanne unter einem Boden eines Vorrichtungsisolationsbereichs an der ersten Seite des Gates und eine zweite Kante der dritten Wanne unter und zwischen den ersten und zweiten Seiten des Gates angeordnet sind.
  10. Vorrichtung nach Anspruch 9, wobei eine erste Kante der zweiten Wanne unter dem Boden des Vorrichtungsisolationsbereichs an der ersten Seite des Gates angeordnet ist und eine zweite Kante der zweiten Wanne unter und zwischen der zweiten Seite des Gates und einer ersten Seite 175a der Drain-Wanne angeordnet ist und wobei die zweite Kante der dritten Wanne und die zweite Kante der zweiten Wanne um einen Abstand DO beabstandet sind.
  11. Vorrichtung nach Anspruch 9, wobei eine erste Kante der zweiten Wanne unter dem Boden des Vorrichtungsisolationsbereichs an der ersten Seite des Gates angeordnet ist und eine zweite Kante der zweiten Wanne bezüglich der zweiten Kante der dritten Wanne ausgerichtet ist.
  12. Vorrichtung nach Anspruch 1, wobei der Transistor frei von einer Drift-Wanne ist.
  13. Vorrichtung, umfassend: ein Substrat definiert mit einem Vorrichtungsbereich, wobei der Vorrichtungsbereich eine ESD-Schutzschaltung mit einem Transistor umfasst, wobei der Transistor ein Gate mit ersten und zweiten Seiten, einen ersten Diffusionsbereich an der ersten Seite des Gates, und einen zweiten Diffusionsbereich umfasst, der von der zweiten Seite des Gates beabstandet ist; eine erste Vorrichtungswanne, die den Vorrichtungsbereich umgibt, und eine zweite Vorrichtungswanne, die in der ersten Vorrichtungswanne angeordnet ist, wobei die zweite Vorrichtungswanne den ersten Diffusionsbereich und wenigstens einen Teil des Gates umgibt; eine dritte Wanne, die in der Vorrichtungswanne angeordnet ist; und eine Drain-Wanne mit Dotierstoffen von einem ersten Leitfähigkeitstyp, die den zweiten Diffusionsbereich umgibt und sich unter dem Gate erstreckt.
  14. Vorrichtung nach Anspruch 13, wobei die erste Vorrichtungswanne Dotierstoffe vom ersten Leitfähigkeitstyp umfasst, die zweite und dritte Wanne Dotierstoffe von einem zweiten Leitfähigkeitstyp umfassen, und die ersten und zweiten Diffusionsbereiche Dotierstoffe von einem ersten Leitfähigkeitstyp umfassen.
  15. Vorrichtung nach Anspruch 14, wobei der erste Leitfähigkeitstyp den n-Typ und der zweite Leitfähigkeitstyp den p-Typ umfasst.
  16. Vorrichtung nach Anspruch 13, wobei die Drain-Wanne von einem Bereich des Gates überlagert wird.
  17. Vorrichtung nach Anspruch 13, wobei der Transistor frei von einem Drift-Isolationsbereich ist, der zwischen dem Gate und dem zweiten Diffusionsbereich angeordnet ist.
  18. Vorrichtung nach Anspruch 13, wobei eine erste Kante der dritten Wanne unter einem Boden eines Vorrichtungsisolationsbereichs an der ersten Seite des Gates und eine zweite Kante der dritten Wanne unter und zwischen den ersten und zweiten Seiten des Gates angeordnet sind.
  19. Vorrichtung nach Anspruch 18, wobei eine erste Kante der zweiten Wanne unter dem Boden des Vorrichtungsisolationsbereichs an der ersten Seite des Gates und eine zweite Kante der zweiten Wanne unter und zwischen der zweiten Seite des Gates und einer ersten Seite der Drain-Wanne angeordnet ist und wobei die zweite Kante der dritten Wanne und die zweite Kante der zweiten Wanne um einen Abstand DO beabstandet sind.
  20. Vorrichtung nach Anspruch 18, wobei eine erste Kante der zweiten Wanne unter dem Boden des Vorrichtungsisolationsbereichs an der ersten Seite des Gates angeordnet ist und eine zweite Kante der zweiten Wanne bezüglich der zweiten Kante der dritten Wanne ausgerichtet ist.
DE102014204494.4A 2013-03-14 2014-03-12 Vorrichtung mit ESD-Schutzschaltung Active DE102014204494B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361781265P 2013-03-14 2013-03-14
US61/781,265 2013-03-14
US13/967,372 2013-08-15
US13/967,372 US9196719B2 (en) 2013-03-14 2013-08-15 ESD protection circuit

Publications (2)

Publication Number Publication Date
DE102014204494A1 true DE102014204494A1 (de) 2014-09-18
DE102014204494B4 DE102014204494B4 (de) 2023-09-07

Family

ID=51419290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014204494.4A Active DE102014204494B4 (de) 2013-03-14 2014-03-12 Vorrichtung mit ESD-Schutzschaltung

Country Status (2)

Country Link
CN (1) CN104051454B (de)
DE (1) DE102014204494B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008593B2 (en) * 2014-12-19 2018-06-26 Mediatek Inc. Radio frequency semiconductor device
CN105895631B (zh) * 2016-06-24 2018-10-26 上海华虹宏力半导体制造有限公司 一种高压ldmos静电保护电路结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6911694B2 (en) 2001-06-27 2005-06-28 Ricoh Company, Ltd. Semiconductor device and method for fabricating such device
US7163856B2 (en) * 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7511319B2 (en) * 2006-02-24 2009-03-31 Freescale Semiconductor, Inc. Methods and apparatus for a stepped-drift MOSFET
TWI358813B (en) * 2008-04-21 2012-02-21 Vanguard Int Semiconduct Corp Trig modulation electrostatic discharge (esd) prot
KR101057651B1 (ko) 2008-11-24 2011-08-18 주식회사 동부하이텍 반도체 소자의 제조방법
JP5202473B2 (ja) * 2009-08-18 2013-06-05 シャープ株式会社 半導体装置の製造方法
JP2012059938A (ja) * 2010-09-09 2012-03-22 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
DE102014204494B4 (de) 2023-09-07
CN104051454B (zh) 2017-06-30
CN104051454A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
DE102013200649B4 (de) ESD-Schutzschaltung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102015117862B4 (de) Halbleitervorrichtung mit FinFET-Zellen vom Anreicherungs- und Verarmungstyp
DE102014119174B4 (de) Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung
US8853784B2 (en) ESD protection circuit
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
TWI525793B (zh) 靜電放電保護電路
DE102005049593B4 (de) Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102013214132B4 (de) ESD-Schutzschaltung
DE102014112322B4 (de) Halbleitervorrichtung mit Feldelektrode und Kontaktstruktur
DE102014204494B4 (de) Vorrichtung mit ESD-Schutzschaltung
DE102009038938B4 (de) Verfahren zur Herstellung eines vertikalen Hall-Sensors
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102017130223B4 (de) Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division