DE102014010202B3 - EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver - Google Patents

EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver Download PDF

Info

Publication number
DE102014010202B3
DE102014010202B3 DE201410010202 DE102014010202A DE102014010202B3 DE 102014010202 B3 DE102014010202 B3 DE 102014010202B3 DE 201410010202 DE201410010202 DE 201410010202 DE 102014010202 A DE102014010202 A DE 102014010202A DE 102014010202 B3 DE102014010202 B3 DE 102014010202B3
Authority
DE
Germany
Prior art keywords
current
bus
current source
additional
txd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201410010202
Other languages
German (de)
Inventor
Niron Kapoor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE201410010202 priority Critical patent/DE102014010202B3/en
Application granted granted Critical
Publication of DE102014010202B3 publication Critical patent/DE102014010202B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40208Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234Local Interconnect Network LIN

Abstract

Die Erfindung betrifft eine Vorrichtung zum Treiben eines Datenbusses (BUS). Sie umfasst einen Treibertransistor (M29), der mit dem Datenbus (BUS) verbunden ist, und einen Kondensator (C1), der mit dem Gate des Treibertransistors (M29) d verbunden ist. Des Weiteren ist eine steuerbare Stromquelle (ISR_TXD) deren Ausgangsstrom den Kondensator (C1) lädt oder entlädt Teil der Vorrichtung. Besondere Merkmale der Vorrichtung sind, dass zum Ersten die Polarität des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von der Sendespannung (VTXD) an einem ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) abhängt und dass zum Zweiten die Amplitude des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von einem Steuerstrom (ISR_V) abhängt und zum Dritten dass der Steuerstrom (ISR_V) von der Busspannung (V(LIM)) abhängt.The invention relates to a device for driving a data bus (BUS). It comprises a driver transistor (M29) connected to the data bus (BUS) and a capacitor (C1) connected to the gate of the driver transistor (M29) d. Furthermore, a controllable current source (ISR_TXD) whose output current charges the capacitor (C1) or discharges part of the device. Particular features of the device are that, firstly, the polarity of the output current of the controllable current source (ISR_TXD) depends on the transmit voltage (VTXD) at a first control terminal (TXD) of the controllable current source (ISR_TXD) and secondly the amplitude of the output current of the controllable current source (ISR_TXD) depends on a control current (ISR_V) and thirdly that the control current (ISR_V) depends on the bus voltage (V (LIM)).

Description

Die insbesondere automobilen Kommunikationsschnittstellen, die Protokolle wie LIN, CAN, Flexray, PSI-5, Ethernet usw. unterstützen, unterliegen sehr strengen Anforderungen bezüglich der elektromagnetischen Verträglichkeit (EMV). Neben der elektromagnetischen Immunität, wird eine Reduktion der Abstrahlung im Zusammenhang mit einer Datenübertragung über diese Kommunikationsschnittstellen immer wichtiger. Hierzu muss die Signalform und insbesondere die Form der Schaltflanken geeignet modifiziert werden.The particular automotive communication interfaces that support protocols such as LIN, CAN, Flexray, PSI-5, Ethernet, etc., are subject to very strict requirements with regard to electromagnetic compatibility (EMC). In addition to the electromagnetic immunity, a reduction of the radiation in connection with a data transmission over these communication interfaces becomes more and more important. For this purpose, the signal shape and in particular the shape of the switching edges must be suitably modified.

In Stand der Technik wird beispielsweise bei LINBUS-Transceivern in der Regel die Flankensteilheit bzw. Anstiegs-/Abfallrate (Slewrat) so klein wie möglich eingestellt, um die Stromänderung pro Zeiteinheit und damit die Abstrahlung elektromagnetischer Wellen zu minimieren. Die minimale Slewrate wird auf der anderen Seite durch die geforderte maximal definierte Kommunikationsgeschwindigkeit limitiert. 1 zeigt das Erreger-Signal V(TXD) und daraus resultierendes Ausgangssignal V(LIN) mit einer definierten Flanken-Steilheit entsprechend dem Stand der Technik.In the prior art, for example, in LINBUS transceivers, the slew rate is usually set as small as possible in order to minimize the current change per unit of time and thus the emission of electromagnetic waves. The minimum slew rate is limited on the other hand by the required maximum defined communication speed. 1 shows the exciter signal V (TXD) and resulting output signal V (LIN) with a defined edge slope according to the prior art.

Die wesentlichen problematischen Stellen der Signale aus dem Stand der Technik sind die in 2 gekennzeichneten Ecken des Busspannungssignals V(LIN) mit denen die Schaltvorgänge beginnen bzw. enden. Diese Ecken verursachen große zeitliche Änderungsgeschwindigkeiten des Stroms bzw. Stromspitzen, die zur großen insbesondere magnetischen Abstrahlung führen. Solche Abstrahlungen lassen sich in der Regel nur begrenzt abschirmen und müssen daher minimiert werden.The essential problematic points of the signals from the prior art are those in 2 marked corners of the bus voltage signal V (LIN) with which the switching operations begin or end. These corners cause large temporal change rates of the current or current peaks, which lead to the large particular magnetic radiation. As a rule, such radiations can only be shielded to a limited extent and therefore have to be minimized.

Erfindungsgemäße AufgabeTask according to the invention

Die Aufgabe dieser Erfindung ist die EMV gerechte Flanken-Regelung der Daten-Signale.The object of this invention is the EMC equitable edge control of the data signals.

Erfindungsaufgabe ist die Angabe eines Verfahren und einer Vorrichtung in Form einer Schaltung für die Abrundung der in 2 markierten Signalecken ohne Beeinflussung der voreingestellten bzw. definierten Flankensteilheit und ohne zusätzlicher Auswirkung an die Kommunikationsgeschwindigkeit.The object of the invention is to specify a method and a device in the form of a circuit for the rounding of in 2 marked signal edges without influencing the preset or defined edge steepness and without additional effect on the communication speed.

Beschreibung der ErfindungDescription of the invention

Die erfindungsgemäße Kernidee für eine EMV-gerechte Flankenregelung ist die Reduzierung der Stromspitzen mit der gezielten Umrundung der in 2 markierten Ecken. In 3 wird die erfindungsgemäße Schaltung zur Umrundung der Ecken am Beispiel einer vereinfachten LINBUS-Treiber-Schaltung veranschaulicht.The core idea of the invention for an EMC-compliant edge control is the reduction of the current peaks with the targeted orbiting in 2 marked corners. In 3 the circuit according to the invention for the rounding of the corners is illustrated using the example of a simplified LINBUS driver circuit.

Der Strom ISR und der Rückkopplungskondensator C1 in der Abbildung bestimmen die Flankensteilheit der Spannungswechsel der Busspannung V(LIN) auf dem Bus (BUS). In dem Beispiel der 3 schaltet das Sendesignal TXD die Push-PullStufe bestehend aus den beiden Transistoren M27 und M26. Diese beiden Transistoren (M27, M26) werden über je einen Stromquellentransistor (M28 und M25) mit Strom versorgt, der von dem Strom durch die MOS-Diode, dem Transistor M19, abhängt. Wird M27 abgeschaltet, soll also der Ausgangsknoten der Push-Pull-Stufe gegen Masse entladen werden, so wird hierdurch der Transistor M26 eingeschaltet und die untere Stromquelle in Form des Transistors M25 eingeschaltet. Dieser wird durch eine MOS-Diode (M30) angesteuert. Diese beiden Transistoren (M30, M25) bilden also einen Stromspiegel. Da mit dem Transistor M26 auch der Transistor M31 eingeschaltet wird und der Transistor M27 in den sperrenden Zustand geht, fließt nun der Strom ISR, der durch den Transistor M28 bestimmt wird, durch den Stromspiegeltransistor M30 und erzwingt damit eine Spiegelung des Stromes in den Transistor M25, womit dessen Strom ebenfalls vom Strom durch den Transistor M19 abhängt. Damit hängt die Anstiegs- bzw. -Abfallgeschwindigkeit der Busspannung V(LIN) vom Strom durch den Transistor M19 ab.The current I SR and the feedback capacitor C 1 in the figure determine the slope of the voltage changes of the bus voltage V (LIN) on the bus (BUS). In the example of 3 the transmission signal TXD switches the push-pull stage consisting of the two transistors M27 and M26. These two transistors (M27, M26) are each supplied with current via a respective current source transistor (M28 and M25), which depends on the current through the MOS diode, the transistor M19. If M27 is switched off, that is to say the output node of the push-pull stage is to be discharged to ground, then the transistor M26 is thereby switched on and the lower current source in the form of the transistor M25 is switched on. This is controlled by a MOS diode (M30). These two transistors (M30, M25) thus form a current mirror. Since the transistor M26 is also turned on with the transistor M26 and the transistor M27 goes into the blocking state, the current I SR , which is determined by the transistor M28, now flows through the current mirror transistor M30, thus forcing a mirroring of the current into the transistor M25, whereby its current also depends on the current through the transistor M19. Thus, the rise or fall rate of the bus voltage V (LIN) depends on the current through the transistor M19.

Die Grundidee der erfindungsgemäßen Vorrichtung ist es, diesen variablen Strom ISR in Abhängigkeit des Potenzials V(LIN) zwischen Bus (BUS) und Masse so zu variieren, dass der Strom ILIN nur in gekennzeichneten kritischen Ecken nach der 2, stufenweise reduziert bzw. erhöht wird.The basic idea of the device according to the invention is to vary this variable current I SR as a function of the potential V (LIN) between the bus (BUS) and ground so that the current I LIN is detected only in marked critical corners after 2 , gradually reduced or increased.

Die Transistoren M23 und M24 zusammen mit den Dioden D1 und D2 dienen als Spannungsbegrenzer, um die Gate-Oxide der Transistoren M20, M22, M9, M10, M17 und M18 vor den hohen Spannungsabfällen zu schützen. Die Schottky-Dioden SKD1 und SKD2 schützen die Gate-Oxide der Transistoren M20, M22, M23 für den Fall, dass die Busspannung V(LIN) größer als die Versorgungsspannung VS sein sollte. Die Widerstände R1 und R2 entkoppeln die zusätzliche Schaltung von dem BUS und schützen diese gegenüber hohen ESD-Belastungen.The transistors M 23 and M 24 together with the diodes D 1 and D 2 serve as a voltage limiter to protect the gate oxides of the transistors M20, M22, M9, M10, M17 and M18 from the high voltage drops. The Schottky diodes SKD1 and SKD2 protect the gate oxides of the transistors M20, M22, M23 in the event that the bus voltage V (LIN) should be greater than the supply voltage VS. The resistors R1 and R2 decouple the additional circuitry from the BUS and protect it against high ESD loads.

Der Transistor M23, vorzugsweise vom P-Leitungstyp, und die Diode D1 begrenzen die Bus Spannung V(LIN) im Falle einer V(LIN) < VS auf einen ersten Busspannungsgrenzwert BUS_NLIM, wobei für diesen ersten Busspannungsgrenzwert BUS_NLIM gilt: BUS_NLIM = ~V(LIN) für V(LIN) > VS – V(ZD1) und BUS_NLIM = ~VS – V(ZD1) für V(LIN) < VS – V(ZD1) The transistor M23, preferably of the P-type, and the diode D1 limit the bus voltage V (LIN) in the case of a V (LIN) <VS to a first bus voltage limit BUS_NLIM, wherein for this first bus voltage limit BUS_NLIM: BUS_NLIM = ~ V (LIN) for V (LIN)> VS - V (ZD1) and BUS_NLIM = ~ VS - V (ZD1) for V (LIN) <VS - V (ZD1)

Hierbei stellt V(ZD1) die Spannung der Zener-Diode ZD1 dar. Here, V (ZD1) represents the voltage of the Zener diode ZD1.

Komplementär dazu begrenzen der Transistor M24, der bevorzugt ein selbstleitender Transistor vom N-Leitungstyp ist, und die Diode D2 die LIN-Spannung V(LIN) im Falle V(LIN) > VDD auf einen positiven Busspannungsgrenzwert BUS_PLIM, wobei gilt: BUS_PLIM = ~(LIN) für V(LIN) < VDD und BUS_PLIM = ~VDD für V(LIN) > VDD Complementarily, the transistor M24, which is preferably a N-type normally-on transistor, and the diode D2 limit the LIN voltage V (LIN) in the case of V (LIN)> VDD to a positive bus voltage limit BUS_PLIM, where: BUS_PLIM = ~ (LIN) for V (LIN) <VDD and BUS_PLIM = ~ VDD for V (LIN)> VDD

Eine erste Referenzstromquelle IREF1 liefert den Strom für eine Referenzstromverteilung aus zwei übereinander angeordneten Stromspiegelsystemen. Bei dem ersten Stromspiegelsystem erzeugt die MOS-Diode aus dem Transistor M1 eine erste Referenzspannung VRef1. Basierend auf dieser ersten Referenzspannung VRef1 bilden dann die Transistoren M2, M5, M6, M11 und M12 jeweils eine Stromquelle zur Versorgung des jeweiligen Schaltungsastes. Bei dem zweiten darüber angeordneten Stromquellensystem erzeugt eine zweite MOS-Diode, gebildet durch den Transistor M3, eine zweite Referenzspannung die durch den Transistor M4 zum Stromquellenstrom I0 gewandelt wird. Durch den Stromspiegel gebildet aus dem Transistor M19 und den Transistor M28 wird hieraus der variable Strom ISR gebildet.A first reference current source IREF1 supplies the current for a reference current distribution from two superposed current mirror systems. In the first current mirror system, the MOS diode from the transistor M1 generates a first reference voltage V Ref1 . Based on this first reference voltage V Ref1 then form the transistors M2, M5, M6, M11 and M12 each have a current source for supplying the respective circuit load. In the second power source system disposed above, a second MOS diode formed by the transistor M3 generates a second reference voltage which is converted by the transistor M4 to the current source current I0. By the current mirror formed from the transistor M19 and the transistor M28, the variable current I SR is formed from this.

Zur Beschreibung der Funktion der Vorrichtung entsprechend 3, nehmen wir zur Vereinfachung der Erklärung zuerst an, dass das TXD-Signal vom Low-Pegel zum High-Pegel wechselt. Dies wird im folgenden Text beschrieben ohne die Offenbarung dadurch auf diesen Wechsel zu begrenzen. Diese Offenbarung umfasst daher ausdrücklich auch den Wechsel des das TXD-Signals vom High-Pegel zum Low-Pegel. Die folgende Beschreibung ist daher so abgefasst, dass ein Fachmann aus dieser auch die Behandlung des letzteren Falls extrapolieren kann.To describe the function of the device accordingly 3 For simplicity of explanation, let's first assume that the TXD signal changes from low level to high level. This will be described in the following text without thereby limiting the disclosure to this change. This disclosure therefore expressly includes the change of the TXD signal from high level to low level. The following description is therefore to be construed in such a way that a person skilled in the art can extrapolate from this also the treatment of the latter case.

Der LIN-Treiber-Transistor M29 wird bei dem besagten Wechsel vom Low-Pegel zum High-Pegel ausgeschaltet. Das LIN-Potenzial, die Busspannung V(LIN) wird über die dritte Schottky-Diode SKD3 und den dritten Widerstand R3 von Massenpotenzial in Richtung der positiven Versorgung hochgezogen.The LIN drive transistor M29 is turned off in the said change from the low level to the high level. The LIN potential, the bus voltage V (LIN) is pulled up via the third Schottky diode SKD3 and the third resistor R3 from ground potential in the direction of the positive supply.

Bei dem Flankenanstieg des LIN-Busses, also der Busspannung V(LIN) sind die Schaltertransistoren M20, M22, die bevorzugt Transistoren eines des P-Leitungstyps sind, bis kurz vor dem Erreichen des VS-Potenzials leitend geschaltet.In the case of the rising edge of the LIN bus, that is to say the bus voltage V (LIN), the switch transistors M20, M22, which are preferably transistors of the P conductivity type, are turned on until shortly before reaching the VS potential.

Die Schaltertransistoren M24, M9, M10, M17 und M18 sind bevorzugt selbstleitende Transistoren des N-Leitungstyps. Zum Beginn des Flankenanstiegs sind die Transistoren M7, M8, M13–M16 gesperrt. Diese sind bevorzugt Transistoren des N-Leitungstyps Damit fließt durch den Transistor M19 nur der Grundstrom I0. Daraus ergibt sich für den variablen Strom ISR mit dem Stromspiegel bestehend aus den Transistoren M19 und M28 und Spiegelverhältnis n: ISR = n × I0 The switch transistors M24, M9, M10, M17 and M18 are preferably self-conducting transistors of the N-type conductivity. At the beginning of the ramp, the transistors M7, M8, M13-M16 are disabled. These are preferably transistors of the N-conductivity type. Thus, only the fundamental current I0 flows through the transistor M19. This results for the variable current I SR with the current mirror consisting of the transistors M19 and M28 and mirror ratio n: ISR = n × I 0

Sobald das LIN-Potenzial, die Busspannung V(LIN), die Schwelle des N-Leitungstyp-Transistors M7 überschreitet, beginnt der Strompfad M5, M7, M9, M20 und der zugehörige Spiegelpfad M6, M8, M10 sich zu öffnen. Es fliest der erste Zusatzstrom I1_UMR in den Transistor M10 und damit in die Transistorkette M10, M8, M6. Durch die Stromspiegel aus M1, M3, M7, M5, M6, M8 ist der Wert dieses Zusatzstromes I1_UMR durch den Referenzstrom IREF1 vorgegeben. Damit steigt der Strom durch den Transistor M19 auf den vordefinierten Wert I0 + I1_UMR. Es ergibt: ISR = n × (I0 + I1_UMR) As soon as the LIN potential, the bus voltage V (LIN), exceeds the threshold of the N-conduction type transistor M7, the current path M5, M7, M9, M20 and the associated mirror path M6, M8, M10 starts to open. The first additional current I 1_UMR flows into the transistor M10 and thus into the transistor chain M10, M8, M6. Due to the current mirrors M1, M3, M7, M5, M6, M8, the value of this additional current I 1_UMR is predetermined by the reference current I REF1 . Thus, the current through the transistor M19 increases to the predefined value I0 + I 1_UMR . It results in: I SR = n × (I 0 + I 1_UMR )

Somit erhöht sich die Steilheit der steigenden Flanke der Busspannung V(LIN), also die LIN-Flanke, proportional zum Anstieg des ISR-Stroms um eine Stufe.Thus, the steepness of the rising edge of the bus voltage V (LIN), ie the LIN edge, increases in proportion to the increase of the I SR current by one stage.

Durch hinzufügen einer gegen Masse arbeitenden ersten Stromquellenstufe (1. Stufe) wird daher die Steilheit des Anstiegs der Bus-Spannung V(LIN) um einen vordefinierten Wert erhöht.Therefore, by adding a first current source stage working to ground (1st stage), the slope of the rise of the bus voltage V (LIN) is increased by a predefined value.

Das erfindungsgemäße Prinzip ist es nun, bei einem weiteren Anstieg der Busspannung V(LIN) beim Überschreiten weiterer Busspannungspegel durch die Busspannung V(LIN) weitere solcher Stromquellen (2. Stufe bis n-te Stufe) hinzuzuschalten und so die Anstiegsgeschwindigkeit der Busspannung V(LIN) sukzessive zu erhöhen.The principle according to the invention is now to add further such current sources (second stage to nth stage) in the event of a further increase of the bus voltage V (LIN) when further bus voltage levels are exceeded by the bus voltage V (LIN) and thus increase the slew rate of the bus voltage V (LIN). LIN) successively increase.

Bei weiterem Anstieg der Busspannung V(LIN), sobald die Busspannung V(LIN) die Schwelle des Transistors M15 zzgl. der Schwelle des Transistors M13 überschreitet, öffnen sich auch der Strompfad bestehend aus den Transistoren M11, M13, M15, M17, M21, M22 und der zugehörige Spiegelpfad bestehend aus den Transistoren M12, M14, M16, M18. Damit steigt der Strom durch den Transistor M19 weiter auf I0 + I1_UMR + I2_UMR und es ergibt sich: ISR = n × (I0 + I1_UMR + I2_UMR) With further increase of the bus voltage V (LIN), as soon as the bus voltage V (LIN) exceeds the threshold of the transistor M15 plus the threshold of the transistor M13, the current path consisting of the transistors M11, M13, M15, M17, M21, M22 and the associated mirror path consisting of the transistors M12, M14, M16, M18. Thus, the current through the transistor M19 further increases to I 0 + I 1_UMR + I 2_UMR and the result is: I SR = n × (I 0 + I 1_UMR + I 2_UMR )

Erfindungsgemäß entspricht also die zweite Stufe bestehend aus den Transistoren M21, M22, M17, M18, M15, M16, M13, M14, M11, M12 der ersten Stufe bestehend aus den Transistoren M20, M9, M10, M7, M8, M5, M6. Der Unterschied zwischen der ersten Stufe (1. Stufe) und der zweiten Stufe (2. Stufe) wird durch den zusätzlichen Transistor M21 und den zusätzlichen Stromspiegel bestehend aus den Transistoren M15 und M16 dargestellt, die den Schaltpunkt der zweiten Stufe (2. Stufe) definieren.According to the invention therefore corresponds to the second stage consisting of the transistors M21, M22, M17, M18, M15, M16, M13, M14, M11, M12 of the first stage consisting of the transistors M20, M9, M10, M7, M8, M5, M6. The difference between the first stage (1st stage) and the second stage (2nd stage) is represented by the additional transistor M21 and the additional current mirror consisting of the transistors M15 and M16, which represent the switching stage of the second stage (2nd stage) define.

Durch diese zweite Stufe wird die Flanke der Busspannung V(LIN) um eine weitere Stufe steiler gestellt, sobald die Busspannung einen ausreichenden Wert erreicht.Through this second stage, the edge of the bus voltage V (LIN) is steeper by a further stage as soon as the bus voltage reaches a sufficient value.

Die obige erfindungsgemäße Schaltung kann um eine nahezu beliebige Anzahl an Stufen, beispielsweise n Stufen, erweitert werden. Typischerweise sind allerdings 2 bis 4 Stufen ausreichend.The above circuit according to the invention can be extended by an almost arbitrary number of stages, for example n stages. Typically, however, 2 to 4 levels are sufficient.

Nähert sich die Busspannung V(LIN) nun dem Potenzial der positiven Versorgung (VS) abzgl. der Schwellspannungen der Transistoren M21 und der Schwellspannung des Transistors M22, sperrt der Schalter-Transistor M22. Damit schließt sich der Strompfad über die Transistoren M11, M13, M15, M17, M22, M21 und der zugehörige Spiegelpfad über die Transistoren M12, M14, M16, M18. Der Strom der zweiten Stufe I2_UMR geht gegen null. Der Strom durch den Transistor M19 fällt wieder auf I0 + I1_UMR ab und die Flankensteilheit der Busspannung V(LIN) nimmt entsprechend ab. Für ISR gilt in diesem Fall wieder: ISR = n × (I0 + I1_UMR) If the bus voltage V (LIN) now approaches the potential of the positive supply (VS) minus the threshold voltages of the transistors M21 and the threshold voltage of the transistor M22, the switch transistor M22 closes. This closes the current path via the transistors M11, M13, M15, M17, M22, M21 and the associated mirror path via the transistors M12, M14, M16, M18. The current of the second stage I 2_UMR approaches zero. The current through the transistor M19 drops back to I 0 + I 1_UMR and the slope of the bus voltage V (LIN) decreases accordingly. For I SR , in this case: I SR = n × (I 0 + I 1_UMR )

Bei einem weiterem Anstieg der Busspannung V(LIN) sperrt auch der Transistor M20 und damit schließt sich auch der Strompfad über die Transistoren M5, M7, M9, M20 und der zugehörige Spiegelpfad über die Transistoren M6, M8, M10. Der Strom der ersten Stufe I1_UMR geht nun auch gegen null. Der Strom durch den Transistor M19 fällt nun auf das Grundstromniveau I0 und der Strom ISR auf: ISR = n × I0 With a further increase in the bus voltage V (LIN), the transistor M20 also blocks and thus also the current path via the transistors M5, M7, M9, M20 and the associated mirror path via the transistors M6, M8, M10 closes. The current of the first stage I 1_UMR now goes to zero. The current through the transistor M19 now falls to the base current level I 0 and the current I SR : I SR = n × I 0

Damit nähert sich die Flanke der Busspannung V(LIN) nur noch mit einer durch I0 minimal eingestellten Flankensteilheit dem Potenzial der positive Versorgung (VS) an.Thus, the edge of the bus voltage V (LIN) approaches the potential of the positive supply (VS) only with a slope steeply set by I 0 .

Bei einem Wechsel des Ansteuersignals V(TXD) Am Treibereingang (TXD) von High-Pegel zum Low-Pegel, fällt die Flanke der Bus-Spannung V(LIN) in gleicher Weise proportional zum variablen Strom ISR. Auch hier öffnen sich der Reihe nach die beiden Transistoren M20 und M22, die einen stufenweisen Anstieg der Abfallgeschwindigkeit (Slewrate) durch Steigerung des variablen Stroms ISR bewirken. In gleicher Weise schalten sich die Transistoren M6, M8, M10 und M12, M14, M16, M18 beim Annähern der Flanke der Busspannung V(LIN) an das Massenpotenzials der Reihe nach ab und bewirken somit einen stufenweise Verringerung der Abfallgeschwindigkeit der Flanke der Busspannung V(LIN) in der Nähe des Massepotenzials.When the drive signal V (TXD) at the driver input (TXD) changes from high level to low level, the edge of the bus voltage V (LIN) falls in the same way proportionally to the variable current I SR . Here, too, the two transistors M20 and M22 open in sequence, which cause a gradual increase in the drop speed (slew rate) by increasing the variable current I SR . In the same way, the transistors M6, M8, M10 and M12, M14, M16, M18 turn off at the approach of the edge of the bus voltage V (LIN) to the ground potential in order and thus cause a gradual reduction of the falling speed of the edge of the bus voltage V. (LIN) near the ground potential.

4 zeigt eine gröbere Darstellung der in 3 offenbarten Schaltung und verdeutlicht das erfindungsgemäße Prinzip damit nochmals. 4 shows a coarser representation of in 3 disclosed circuit and clarifies the principle of the invention thus again.

Der Treibertransistor M29 ist über ein Netzwerk mit dem Bus (BUS) verbunden. In 3 wurde dieses Netzwerk durch die Schottky-Diode SKD4 sowie durch die Schottky-Diode SKD3 und den seriellen Widerstand R3 gebildet, wobei die Letzteren beiden innerhalb des Netzwerks (NW) eine Verbindung zur Versorgungsspannung (VS) besaßen, welche in 4 zur besseren Übersichtlichkeit und zur Vereinfachung nicht eingezeichnet ist. Die Busspannung V(LIN) steuert ggf. über nicht eingezeichnete Netzwerke, wie beispielsweise die in 3 vorhandenen Überspannungsschutznetzwerke, verschiedene Stromquellen (I1_UMR bis In_UMR), die eine gesteuerte Stromquelle (ISR_TXD) mit Hilfe des Summenstroms ISR_V ansteuern. In 3 wird diese gesteuerte Stromquelle (ISR_TXD) durch die Transistoren M19, M28, M27, M31, M26, M30, M25 gebildet. Abhängig vom Wert der Sendespannung (VTXD) am Anschluss TXD ändert dabei der Ausgangsstrom der gesteuerten Stromquelle (ISR_TXD) sein Vorzeichen. Dieser Ausgangsstrom lädt oder entlädt den Kondensator C1. Der Buffer (BUF) verstärkt die Kondensatorspannung und steuert damit den Treibertransistor M29 an.The driver transistor M29 is connected to the bus (BUS) via a network. In 3 This network was formed by the Schottky diode SKD4 as well as by the Schottky diode SKD3 and the series resistor R3, the latter two having within the network (NW) a connection to the supply voltage (VS), which in 4 not shown for clarity and simplicity. If necessary, the bus voltage V (LIN) controls via non-drawn networks, such as those in FIG 3 existing overvoltage protection networks , various current sources (I 1_UMR to I n_UMR ), which control a controlled current source (I SR_TXD ) using the sum current I SR_V . In 3 This controlled current source (I SR_TXD ) is formed by the transistors M19, M28, M27, M31, M26, M30, M25. Depending on the value of the transmission voltage (V TXD ) at the TXD connection, the output current of the controlled current source (I SR_TXD ) changes its sign. This output current charges or discharges the capacitor C 1 . The buffer (BUF) amplifies the capacitor voltage and thus controls the driver transistor M29.

Der Summenstrom ISR_V, der in 3 durch den Stromspiegeltransistor M19 erfasst wird, ist eine Summe des Offsetstromes der Offsetstromquelle I0, die die Mindestanstiegsgeschwindigkeit definiert und der n gesteuerten Zusatzstromquellen I1_UMR bis In_UMR, die die gleichnamigen Ströme in 3 liefern.The total current I SR_V , which in 3 is detected by the current mirror transistor M19 is a sum of the offset current of the offset current source I 0 , which defines the Mindestsiegsgeschwindigkeit and the n controlled additional current sources I 1_UMR to I n_UMR , the eponymous currents in 3 deliver.

Hierbei besteht die erste gesteuerte Zusatzstromquelle I1_UMR aus 4 in 3 aus den Transistoren M5, M6, M7, M8, M9, M10, M20.In this case, the first controlled additional current source I 1_UMR is made 4 in 3 from the transistors M5, M6, M7, M8, M9, M10, M20.

Hierbei besteht die zweite gesteuerte Zusatzstromquelle I2_UMR aus 4 in 3 aus den Transistoren M11, M12, M13, M14, M15, M16, M17, M18, M22, M21.In this case, the second controlled additional current source I 2_UMR is made 4 in 3 from the transistors M11, M12, M13, M14, M15, M16, M17, M18, M22, M21.

Diese verschiedenen Zusatzstromquellen I1_UMR bis In_UMR unterscheiden sich untereinander dadurch, dass sie bei unterschiedlichen Pegeln der Bus-Spannung V(LIN) ein- bzw. abgeschaltet werden.These different additional current sources I 1_UMR to I n_UMR differ from one another in that they are switched on or off at different levels of the bus voltage V (LIN).

Jede dieser Zusatzstromquellen I1_UMR bis In_UMR besitzt also eine untere Schaltschwelle, bei der diese gesteuerte Zusatzstromquelle eingeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle überschreitet, und ausgeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle unterschreitet.Each of these additional current sources I 1_UMR to I n_UMR thus has a lower switching threshold at which this controlled additional current source is turned on when the bus voltage V (LIN) exceeds this lower switching threshold, and is turned off when the bus voltage V (LIN) falls below this lower switching threshold.

Jede dieser Zusatzstromquellen I1_UMR bis In_UMR besitzt also eine obere Schaltschwelle, bei der diese gesteuerte Zusatzstromquelle eingeschaltet wird, wenn die Busspannung V(LIN) diese untere Schaltschwelle unterschreitet, und ausgeschaltet wird, wenn die Busspannung V(LIN) diese obere Schaltschwelle überschreitet.Each of these additional current sources I 1_UMR to I n_UMR thus has an upper switching threshold at which this controlled additional current source is switched on when the bus voltage V (LIN) falls below this lower switching threshold, and is switched off when the bus voltage V (LIN) exceeds this upper switching threshold.

Jede dieser Zusatzstromquellen I1_UMR bis In_UMR ist also typischerweise nur eingeschaltet, wenn die Busspannung V(LIN) oberhalb ihrer jeweiligen unteren Schaltschwelle und gleichzeitig unterhalb ihrer oberen Schaltschwelle liegt.Each of these additional current sources I 1_UMR to I n_UMR is thus typically only switched on when the bus voltage V (LIN) is above its respective lower switching threshold and at the same time below its upper switching threshold.

Diese Schaltschwellen wurden in 3 durch die Leitungen BUS_PLIM und BUS_NLIM dargestellt.These switching thresholds were in 3 represented by the lines BUS_PLIM and BUS_NLIM.

5 zeigt eine solche beispielhafte gesteuerte Zusatzstromquelle am Beispiel der zweiten Zusatzstromquelle aus 3. Sie umfasst zwei Stromquellen aus den Transistoren M11 und M12, wobei der Strom durch die Referenzspannung VREF1 bestimmt wird. Die Schaltschwelle der ersten Zusatzstromquelle I1_UMR wurde gegenüber der Offsetstromquelle I0 schon durch den ersten Stromspiegel entsprechend den Transistoren M13 und M14 angehoben. Diese finden sich auch in der zweiten Zusatzstromquelle wieder. Zusätzlich verfügt die erfindungsgemäße schaltbare Zusatzstromquelle über den weiteren zweiten Stromspiegel (ST2) bestehend aus den beiden Transistoren M15 und M16, der seriell zu dem vorhergehenden ersten Stromspiegel aus M13 und M14 angeordnet ist. Bei einer dritten Zusatzstromquelle würden nun statt dieser zwei in Serie geschalteten Stromspiegel (ST2) bestehend aus den Transistoren M13, M14, M15 und M16 drei Stromspiegel (ST2) in Serie geschaltet, die dann diese Transistoren und zwei weitere Transistoren (M15' und M16') umfassen würden. Bei der n-ten Zusatzstromquelle würde sich an dieser Stelle eine Serienschaltung (ST2) von n Stromspiegeln befinden, die dann aus den bereits erwähnten Transistoren M13, M14, M15 und M16 und zusätzlich aus 2·n – 4 Transistoren bestehen würde. 5 shows such an exemplary controlled additional power source on the example of the second additional power source 3 , It comprises two current sources from the transistors M11 and M12, the current being determined by the reference voltage V REF1 . The switching threshold of the first additional current source I 1_UMR has already been raised relative to the offset current source I 0 by the first current mirror corresponding to the transistors M 13 and M 14. These are also found in the second additional power source again. In addition, the switchable additional current source according to the invention has the further second current mirror (ST2) consisting of the two transistors M15 and M16, which is arranged in series with the preceding first current mirror of M13 and M14. In a third additional current source would now instead of this two series-connected current mirror (ST2) consisting of the transistors M13, M14, M15 and M16 three current mirror (ST2) connected in series, which then these transistors and two further transistors (M15 'and M16' ). In the nth additional current source would be at this point a series circuit (ST2) of n current mirrors, which would then consist of the aforementioned transistors M13, M14, M15 and M16 and additionally from 2 · n-4 transistors.

Oberhalb dieser Stromspiegelkette befindet sich ein erster Schwell-Schalter bestehend aus den Transistoren M17 und M18, der über den Eingang BUS_PLIM näherungsweise mit dem Bus-Potenzial, der Busspannung V(LIM) versorgt wird und sicherstellt, dass die jeweilige Zusatzstromquelle abgeschaltet wird, wenn die Busspannung V(LIM) den besagten unteren Schwellwert unterschreitet.Above this current mirror chain is a first threshold switch consisting of the transistors M17 and M18, which is supplied via the input BUS_PLIM approximately to the bus potential, the bus voltage V (LIM) and ensures that the respective additional power source is turned off when the Bus voltage V (LIM) falls below the said lower threshold.

Oberhalb dieser Stromspiegelkette befindet sich in einem Ast ein zweiter Schwell-Schalter bestehend aus dem Transistoren M22, der über den Eingang BUS_NLIM näherungsweise mit dem Bus-Potenzial, der Busspannung V(LIM) versorgt wird und sicherstellt, dass die jeweilige Zusatzstromquelle abgeschaltet wird, wenn die Busspannung V(LIM) den besagten oberen Schwellwert überschreitet.Above this current mirror chain is located in a branch, a second threshold switch consisting of the transistors M22, which is supplied via the input BUS_NLIM approximately to the bus potential, the bus voltage V (LIM) and ensures that the respective additional power source is turned off when the bus voltage V (LIM) exceeds said upper threshold.

Schließlich befindet sich oberhalb dieses zweiten Schwellwert-Schalters eine Serienschaltung (ST1) von n – 1 MOS Dioden, bestehend aus einer Serienschaltung (ST1) von n – 1 Transistoren. In dem in 5 gezeigten Beispiel mit n = 2 handelt es sich also nur um einen einzelnen Transistor M21.Finally, located above this second threshold switch, a series circuit (ST1) of n - 1 MOS diodes, consisting of a series circuit (ST1) of n - 1 transistors. In the in 5 shown example with n = 2 is thus only a single transistor M21.

Die Situation für n = 3 zeigt 6 mit den zusätzlichen Transistoren M15', M16' und M21'.The situation for n = 3 shows 6 with the additional transistors M15 ', M16' and M21 '.

Das erfindungsmäße Prinzip bewirkt eine in 7 veranschaulichte Flankenabrundung des Bus-Signals unabhängig vom Pegel der Versorgungsspannung (VS) oder von der Kommunikationsgeschwindigkeit und reduziert somit die Stromspitzen bzw. die maximale zeitliche Änderung des Stroms dlLIN/dt und damit die darauf beruhende elektromagnetische und insbesondere magnetische Abstrahlung.The erfindungsmäße principle causes a in 7 illustrated edge rounding of the bus signal regardless of the level of the supply voltage (VS) or the communication speed and thus reduces the current spikes or the maximum time change of the current dl LIN / dt and thus the electromagnetic and in particular magnetic radiation based thereon.

Die erfindungsgemäße Vorrichtung weist somit viele Vorteile gegenüber dem Stand der Technik auf:

  • 1. Eine Abrundung der Signal-Flanken auf einem Kommunikationsbus wie LIN, CAN, Flexray, PSI-5, Ethernet usw. nur in der Nähe des Versorgungsspannungen (VS, Masse) ohne Beeinflussung der Grundslewrate (Grundanstiegsrate)
  • 2. Keine Beeinflussung der Kommunikationsgeschwindigkeit
  • 3. Unabhängigkeit vom Potenzial der Versorgungsspannung (VS)
  • 4. Beliebig erweiterbare Stufen zur Abrundung der Flanken
  • 5. Einsparung von Chip-Flächen und damit Kosten bei Verwendung in einer monolithisch integrierten Lösung
The device according to the invention thus has many advantages over the prior art:
  • 1. A rounding off of the signal edges on a communication bus such as LIN, CAN, Flexray, PSI-5, Ethernet, etc. only in the vicinity of the supply voltages (VS, ground) without influencing the basic sleep rate (basic rate of increase)
  • 2. No influence on the communication speed
  • 3. Independence from the potential of the supply voltage (VS)
  • 4. Any extendable steps to round off the flanks
  • 5. Savings of chip areas and thus costs when used in a monolithic integrated solution

Claims (6)

Vorrichtung zum Treiben eines Datenbusses (BUS) umfassend a. mindestens einen Treibertransistor (M29), der direkt oder indirekt über ein Netzwerk (NW) mit dem Datenbus (BUS) verbunden ist, und b. mindestens einen Kondensator (C1), der mit dem Gate des Treibertransistors (M29) direkt oder indirekt über ein Netzwerk, insbesondere einen Buffer (BUF), verbunden ist und c. eine steuerbare Stromquelle (ISR_TXD) deren Ausgangsstrom den Kondensator (C1) lädt oder entlädt und dadurch gekennzeichnet, d. dass die Polarität des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von der Sendespannung (VTXD) an einem ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) und/oder dem Sendestrom (ITXD) in einen ersten Steueranschluss (TXD) der steuerbaren Stromquelle (ISR_TXD) abhängt und e. dass die Amplitude des Ausgangsstromes der steuerbaren Stromquelle (ISR_TXD) von einem Steuerstrom (ISR_V) oder einer Steuerspannung abhängt und f. dass der Steuerstrom (ISR_V) bzw. die Steuerspannung von der Busspannung (V(LIM)) abhängt und g. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und eine zweite Zusatzstromquelle über mindestens einen zusätzlichen zweiten Stromspiegel (M15, M16) mehr verfügt als eine erste Zusatzstromquelle und h. dass dieser zusätzliche Stromspiegel (M15, M16) der zweiten Zusatzstromquelle mit mindestens einem ersten Stromspiegel (M13, M14) der zweiten Zusatzstromquelle in Serie geschaltet ist und i. dass dieser erste Stromspiegel (M13, M14) der zweiten Zusatzstromquelle mit mindestens einem ersten Stromspiegel (M7, M8) der ersten Zusatzstromquelle korrespondiert.Apparatus for driving a data bus (BUS) comprising a. at least one driver transistor (M29) connected directly or indirectly to the data bus (BUS) via a network (NW), and b. at least one capacitor (C1), which is connected to the gate of the driver transistor (M29) directly or indirectly via a network, in particular a buffer (BUF), and c. a controllable current source (I SR_TXD ) whose output current charges or discharges the capacitor (C1) and characterized d. the polarity of the output current of the controllable current source (I SR_TXD ) from the transmission voltage (V TXD ) at a first control terminal (TXD) of the controllable current source (I SR_TXD ) and / or the transmission current (I TXD ) into a first control terminal (TXD) of the controllable current source (I SR_TXD ) and e. that the amplitude of the output current of the controllable current source (I SR_TXD ) depends on a control current (I SR_V ) or a control voltage and f. the control current (I SR_V ) or the control voltage depends on the bus voltage (V (LIM)) and g. the device has more than one additional current source and a second additional current source has at least one additional second current mirror (M15, M16) more than a first additional current source and h. in that this additional current mirror (M15, M16) of the second additional current source is connected in series with at least one first current mirror (M13, M14) of the second additional current source, and i. in that this first current mirror (M13, M14) of the second additional current source corresponds to at least one first current mirror (M7, M8) of the first additional current source. Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 1 gekennzeichnet dadurch, a. dass der Steuerstrom (ISR_V) durch Summation eines Offsetstroms (I0) mit einem Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) gebildet wird.Device for driving a data bus (BUS) according to claim 1, characterized by, a. the control current (I SR_V ) is formed by summation of an offset current (I 0 ) with an output current of an additional current source (I 1_UMR to I n_UMR ). Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 1 oder 2 gekennzeichnet dadurch, a. dass der Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) bei Unterschreiten der Busspannung (V(LIN)) unter einen unteren Schwellwert abgeschaltet wird.Apparatus for driving a data bus (BUS) according to claim 1 or 2 characterized by, a. the output current of an additional current source (I 1_UMR to I n_UMR ) is switched below a lower threshold value when the bus voltage drops below (V (LIN)). Vorrichtung zum Treiben eines Datenbusses (BUS) nach einem oder mehreren der Ansprüche 1 bis 3 gekennzeichnet dadurch, a. dass der Ausgangsstrom einer Zusatzstromquelle (I1_UMR bis In_UMR) bei Überschreiten der Busspannung (V(LIN)) über einen oberen Schwellwert abgeschaltet wird.Device for driving a data bus (BUS) according to one or more of claims 1 to 3 characterized by, a. the output current of an additional current source (I 1_UMR to I n_UMR ) is switched off when the bus voltage (V (LIN)) is exceeded above an upper threshold value. Vorrichtung zum Treiben eines Datenbusses (BUS) nach Anspruch 4 gekennzeichnet dadurch, a. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und die oberen Schwellwerte von mindesten zwei Zusatzstromquellen nicht übereinstimmen und/oder b. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und die unteren Schwellwerte von mindesten zwei Zusatzstromquellen nicht übereinstimmen.Device for driving a data bus (BUS) according to claim 4 characterized in that a. the device has more than one auxiliary power source and the upper thresholds of at least two auxiliary power sources do not match and / or b. the device has more than one auxiliary power source and the lower thresholds of at least two auxiliary power sources do not match. Vorrichtung zum Treiben eines Datenbusses (BUS) nach einem oder mehreren der Ansprüche 2 bis 6 gekennzeichnet dadurch, a. dass die Vorrichtung über mehr als eine Zusatzstromquelle verfügt und in den Versorgungsast der einer zweite Zusatzstromquelle eine Kette aus MOS-Dioden (M21, M21') seriell eingefügt ist und b. dass diese Kette aus MOS-Dioden (M21, M21') im Versorgungsast der zweite Zusatzstromquelle um mindestens eine MOS-Diode (M21) länger ist als die Kette in dem Versorgungsast einer ersten Zusatzstromquelle, die auch keine MOS-Diode umfassen kann.Device for driving a data bus (BUS) according to one or more of Claims 2 to 6, characterized in that a. that the device has more than one additional power source and in the supply branch of a second additional power source, a chain of MOS diodes (M21, M21 ') is inserted serially and b. in that this chain of MOS diodes (M21, M21 ') in the supply branch of the second additional current source is longer by at least one MOS diode (M21) than the chain in the supply branch of a first additional current source, which can not also comprise a MOS diode.
DE201410010202 2014-07-08 2014-07-08 EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver Active DE102014010202B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201410010202 DE102014010202B3 (en) 2014-07-08 2014-07-08 EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201410010202 DE102014010202B3 (en) 2014-07-08 2014-07-08 EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver

Publications (1)

Publication Number Publication Date
DE102014010202B3 true DE102014010202B3 (en) 2015-05-07

Family

ID=52829964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410010202 Active DE102014010202B3 (en) 2014-07-08 2014-07-08 EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver

Country Status (1)

Country Link
DE (1) DE102014010202B3 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621140B1 (en) 2016-01-15 2017-04-11 Allegro Microsystems, Llc Electronic circuit for driving an output current signal and method of driving the output current signal from the electronic circuit to achieve an altered transition of the output current signal
WO2017095601A1 (en) * 2015-11-30 2017-06-08 Allegro Microsystems, Llc Non-linear transmit biasing for a serial bus transmitter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546029A (en) * 1994-01-14 1996-08-13 U.S. Philips Corporation Output driver circuit having reduced electromagnetic interference
EP1435712A1 (en) * 2002-12-31 2004-07-07 Motorola Inc. Transmitter for transmitting a shape-controlled signal over a communication line
US20090224808A1 (en) * 2008-03-07 2009-09-10 Austriamicrosystems Ag Driver Arrangement and Signal Generation Method
US20100264970A1 (en) * 2005-02-25 2010-10-21 Nxp B.V. Edge rate control for i2c bus applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546029A (en) * 1994-01-14 1996-08-13 U.S. Philips Corporation Output driver circuit having reduced electromagnetic interference
EP1435712A1 (en) * 2002-12-31 2004-07-07 Motorola Inc. Transmitter for transmitting a shape-controlled signal over a communication line
US20100264970A1 (en) * 2005-02-25 2010-10-21 Nxp B.V. Edge rate control for i2c bus applications
US20090224808A1 (en) * 2008-03-07 2009-09-10 Austriamicrosystems Ag Driver Arrangement and Signal Generation Method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095601A1 (en) * 2015-11-30 2017-06-08 Allegro Microsystems, Llc Non-linear transmit biasing for a serial bus transmitter
US9928194B2 (en) 2015-11-30 2018-03-27 Allegro Microsystems, Llc Non-linear transmit biasing for a serial bus transmitter
US9621140B1 (en) 2016-01-15 2017-04-11 Allegro Microsystems, Llc Electronic circuit for driving an output current signal and method of driving the output current signal from the electronic circuit to achieve an altered transition of the output current signal

Similar Documents

Publication Publication Date Title
DE112007000857B4 (en) Three driver circuits for semiconductor elements with short-circuit detection
DE3904901C2 (en)
DE102013213639B4 (en) LED controller with current ripple control and method for controlling an LED device
DE19600808A1 (en) Surge clamp and desaturation detection circuit
DE102014219882A1 (en) Power supply means
DE112018002324T5 (en) DEAD ZONE FREE CONTROL
DE102005003643A1 (en) Current limiter for output transistor
EP2342824A1 (en) Half-bridge circuit protected against short circuits and having semiconductor switches
DE102014010202B3 (en) EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver
DE3227296A1 (en) PULSE WIDTH MODULATOR CIRCUIT
EP2732541B1 (en) Assembly having a potential-isolated electrical power supply device
DE102014019426B3 (en) EMC-compliant edge regulation for transceivers of a single-wire bus system, in particular for a LINBUS transceiver
EP3472934B1 (en) Power semiconductor circuit
EP0707377B1 (en) Current supply device
EP3017543A1 (en) Circuit arrangement for protecting at least one component part of a two-wire circuit
DE102007018237A1 (en) Circuit with improved ESD protection with repetitive pulse loading
DE102015113796B4 (en) Method for driving a transistor device and electronic circuit
EP1078460A1 (en) Method and device for switching a field effect transistor
DE112018005419T5 (en) Sensor output circuit
DE102010011043A1 (en) Apparatus and method for protecting an electrical load from voltage spikes in a motor vehicle
DE4011415C2 (en)
EP3333656B1 (en) Circuit arrangement for a digital input of a peripheral module and a peripheral module
DE3001110C2 (en) Integrated circuit arrangement with several independently switching output stages
EP3588777B1 (en) Circuit assembly for controlling an electronic input circuit
DE102004025913B3 (en) Integrated circuit

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 102014019426

Country of ref document: DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ELMOS SEMICONDUCTOR SE, DE

Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE