Stand der TechnikState of the art
Es sind eine Reihe von Verfahren für Pulslaufzeitsensoren bekannt, die hohe Abtastraten für mittleren Entfernungen ermöglichen.There are a number of methods for pulse transit time sensors known that allow high sampling rates for medium distances.
Diese sind z. B. in folgenden Schriften beschrieben:
- – DE 197 04 220 A1
- – DE 101 56 282 B4
- – DE 101 62 668 B4
- – DE 10 2006 049 935 B4
- – DE 10 2010 006 943 B4
These are z. As described in the following documents: - - DE 197 04 220 A1
- - DE 101 56 282 B4
- - DE 101 62 668 B4
- - DE 10 2006 049 935 B4
- - DE 10 2010 006 943 B4
Nachteil dieser Verfahren ist, dass entweder die Amplitudeninformation der rückgestreuten Impulse fehlt, oder bei großen Reichweiten die Abtastzeit und die Zeit für die Signalvorauswertung bei Mehrkanalsystemen nicht in den Bereich der Impulslaufzeit der Messimpulse kommen kann und damit die Winkelauflösung zu gering wird.The disadvantage of this method is that either the amplitude information of the backscattered pulses is missing, or in the case of large ranges, the sampling time and the time for the signal pre-evaluation in multi-channel systems can not come within the range of the pulse transit time of the measuring pulses and thus the angular resolution becomes too low.
Aufgabenstellungtask
Aufgabe der Erfindung ist es einen Pulslaufzeitsensor zu ermöglichen, bei dem die Auswertung der Laufzeit und Amplitudeninformation der vom angemessenen Objekt rückgestreuten Signale während des Rücklaufes der Signale erfolgen kann, um unter anderem bei abtastenden Systemen eine hohe Winkelauflösung zu erzielen. Zur Erhöhung der Detektionssicherheit und Genauigkeit können die Messimpulse auch parallel mehrfach ausgewertet werden. Zur Eichung der Genauigkeit und Funktion bei verschiedenen Betriebsarten und Einstellungen der Signalpfade werden beim Selbsttest verschiedenartige Messimpulse eingespeist und oder beim Start des Systems und in den Messpausen ausgewertet.The object of the invention is to enable a pulse transit time sensor, in which the evaluation of the transit time and amplitude information of the backscattered by the appropriate object signals can take place during the return of the signals, inter alia, to achieve a high angular resolution in scanning systems. To increase detection reliability and accuracy, the measuring pulses can also be evaluated in parallel several times. To calibrate the accuracy and function in different modes and settings of the signal paths, various types of measuring pulses are fed in during the self-test and evaluated at the start of the system and in the measuring pauses.
Beschreibung der ErfindungDescription of the invention
Die Erfindung wird anhand der 1 bis 9 beschrieben.The invention is based on the 1 to 9 described.
Die Hauptkomponenten des Sensors sind in 1 beschrieben. Die Signalakquisition und Digitalisierung, 101a und 101b, die Ablaufsteuerung mit Taktgenerator 101c und die Signalvorauswertung 101d sind in dem Baustein 101, der als kundenspezifisches IC oder als FPGA (frei programmierbare monolithisch integrierte Logik) ausgeführt ist, untergebracht.The main components of the sensor are in 1 described. Signal acquisition and digitization, 101 and 101b , the sequence control with clock generator 101c and the signal pre-evaluation 101d are in the building block 101 housed as a custom IC or FPGA (Freely Programmable Monolithic Integrated Logic).
Über die Schnittstelle 114 ist der Baustein 101 mit dem Baustein 115 verbunden. Der Baustein 115 gewährleistet die Stromversorgung sowohl für den Baustein 101 als auch für alle übrigen Komponenten über die Schnittstellen 118 und enthält einen Mikroprozessor, dem die vorausgewerteten Daten vom Baustein 101 über die Schnittstelle 114 zugeführt werden. Die Versorgung des Bausteins 115 geschieht entweder über die Zuleitungen 116 direkt z. B. mit 12 bis 24 V oder über eine induktive Schnittstelle z. B. über die Wicklungen 116a. Der Baustein 115 enthält auch die Systemsteuerung und die Endauswertung der Signale zu Abstandsinformationen mit oder ohne Objektbildung und Objekttracking. Die Schnittstelle 117 dient zur Daten-Ein- und Ausgabe nach außen über z. B. CAN, Ethernet oder MOST. Bei bewegten oder rotierenden Systemen werden die Daten durch die induktive oder HF-Schnittstelle 117a und oder durch die optische Schnittstelle 117b übertragen.About the interface 114 is the building block 101 with the building block 115 connected. The building block 115 ensures the power supply for both the device 101 as well as for all other components via the interfaces 118 and contains a microprocessor which receives the pre-evaluated data from the device 101 over the interface 114 be supplied. The supply of the device 115 happens either via the supply lines 116 directly for B. with 12 to 24 V or via an inductive interface z. B. over the windings 116a , The building block 115 Also contains the system control and the final evaluation of the signals for distance information with or without object formation and object tracking. the interface 117 serves for data input and output to the outside via z. B. CAN, Ethernet or MOST. In moving or rotating systems, the data is transmitted through the inductive or RF interface 117a and or through the optical interface 117b transfer.
Die Sendeeinheit 119 ist mit dem Baustein 101 über die Schnittstelle 113 verbunden. Die Sendeeinheit 119 besteht aus einem Multiplexer 102 der die Leistungsverstärker 104a bis 104n einzeln oder in Gruppen über die Zuleitungen 103a bis 103n ansteuert. Diese Leistungsverstärker steuern eine oder mehrere Zeilen oder Matrizen aus Lichtemittern z. B. Halbleiterlaser 105 an, deren Lichtimpulse über die Optik 106 auf die zu vermessende Szene abgebildet werden. Die von der Szene rückgestreuten Lichtimpulse werden in der Empfangseinheit 120 über das optische Filter 107 und die Empfangsoptik 108 auf die Detektorzeile oder Detektormatrix 109 abgebildet. Die Detektorzeile oder Detektormatrix 109 kann aus PIN-Fotodioden oder Avalanche-Fotodioden oder aus Sensorelementen unter Nutzung anderer Detektortechnologien bestehen. Die Halbleitermaterialien werden entsprechend der jeweils benutzten Laserwellenlänge angepasst.The transmitting unit 119 is with the building block 101 over the interface 113 connected. The transmitting unit 119 consists of a multiplexer 102 the power amplifier 104a to 104n individually or in groups via the supply lines 103a to 103n controls. These power amplifiers control one or more rows or arrays of light emitters e.g. B. semiconductor laser 105 whose light pulses through the optics 106 be imaged on the scene to be measured. The backscattered by the scene light pulses are in the receiving unit 120 over the optical filter 107 and the receiving optics 108 on the detector line or detector matrix 109 displayed. The detector line or detector matrix 109 may consist of PIN photodiodes or avalanche photodiodes or sensor elements using other detector technologies. The semiconductor materials are adjusted according to the particular laser wavelength used.
Jedem Sensorelement ist eine Verstärkerkette 110a bis 110n zugeordnet. Die Gesamtverstärkung der Verstärkerkette ist z. B. über je einen spannungsgesteuerten Verstärker 121a bis 121n vom Baustein 101 über die Schnittstelle 112 und dem Multiplexer 111 steuerbar. Zum Abgleich der durch die Verstärkungsänderung beeinflussten Gruppenlaufzeit oder Pulsveränderung kann jeweils über die Leitungen 122a bis 122n je ein Testsignal an den Eingang der Verstärker 219a und 219n der jeweiligen Verstärkerkette 110a bis 110n eingespeist werden. Die Steuerung der Testsignale sowie die Übertragung der gemultiplexten Ausgangssignale der Baugruppen in der Empfangseinheit 120 erfolgt über den Multiplexer 111 über die Schnittstelle 112 durch die Einheit 101.Each sensor element is an amplifier chain 110a to 110n assigned. The overall gain of the amplifier chain is z. B. via a voltage-controlled amplifier 121 to 121n from the building block 101 over the interface 112 and the multiplexer 111 controllable. For balancing the affected by the gain change group delay or pulse change can in each case via the lines 122a to 122n one test signal each to the input of the amplifier 219a and 219n the respective amplifier chain 110a to 110n be fed. The control of the test signals and the transmission of the multiplexed output signals of the modules in the receiving unit 120 via the multiplexer 111 over the interface 112 through the unit 101 ,
Damit eine schnelle Abtastung einer Szene gewährleistet werden kann, werden über den Multiplexer 102 in der Einheit 119 und dem Multiplexer 111 in der Einheit 120 einzelne zusammengehörige Gruppen ausgewählt, die von der Einheit 101 nacheinander oder parallel angesteuert werden. Für sehr schnelle Abtastungen entfallen die jeweiligen Multiplexer 102 und 111 und die Steuerung der Sendeeinheit 119 und die Auswertung und Steuerung der Empfangseinheit 120 sowie die Einspeisung der Testsignale erfolgt direkt durch den Baustein 101.To ensure fast sampling of a scene, the multiplexer is used 102 in the unit 119 and the multiplexer 111 in the unit 120 individual related groups selected by the unit 101 be controlled sequentially or in parallel. For very fast sampling omitted the respective multiplexer 102 and 111 and the control of transmission unit 119 and the evaluation and control of the receiving unit 120 and the test signals are fed directly through the module 101 ,
Damit im Baustein 101 die Signale aus der Empfangseinheit 120 mit der Empfängerzeile oder Empfangsmatrix 105 mit 10 bis einigen 1000 Einzelpixeln entsprechend schnell akquiriert und verarbeitet werden können, ist die Signalverarbeitung 101 von 1 weiter detailliert entsprechend 2 beschrieben. Die von der Szene rückgestreuten Signale gelangen wie in 1 beschrieben über das optische Filter 117 und die Empfangslinse 108 auf die Detektorzeile oder Detektormatrix 109. Die einzelnen Signale der Detektorpixel werden in den Verstärkerketten 110a bis 110n verstärkt und gehen in diesem Beispiel z. B. auf zwei Multiplexer 111a und 111n. Die zeitlich gemultiplexten Signale gehen vom Multiplexer 111a auf die z. B. vier Eingänge des getakteten Vierfachkomparators 202a über die Verbindung 212a. Der Ausgang des Testgenerators 203a geht über die Leitung 213a auf den Multiplexer 111a, der die Signale direkt in die erste Verstärkerstufe 219a einspeist. Über die Schnittstelle 217a wird das Testsignal zeitlich getrennt von der Signalakquisition vom Hauptprozessor 216 je nach Abtastschema und Programm zeitlich zugeordnet.So in the block 101 the signals from the receiving unit 120 with the recipient line or receive matrix 105 with 10 to a few 1000 individual pixels can be acquired and processed accordingly fast, the signal processing 101 from 1 further detailed accordingly 2 described. The signals backscattered by the scene arrive as in 1 described via the optical filter 117 and the receiving lens 108 on the detector line or detector matrix 109 , The individual signals of the detector pixels are in the amplifier chains 110a to 110n strengthened and go in this example z. B. on two multiplexers 111 and 111n , The time-multiplexed signals go from the multiplexer 111 on the z. B. four inputs of the clocked quadruple comparator 202a about the connection 212a , The output of the test generator 203a goes over the line 213a on the multiplexer 111 which sends the signals directly into the first amplifier stage 219a feeds. About the interface 217a the test signal is temporally separated from the signal acquisition by the main processor 216 Depending on the sampling scheme and program assigned in time.
Der Vierfachkomparator 202a hat am jeweils anderen Eingang der vier Komparatoren einen Spannungsteiler 204a mit z. B. vier in Serie geschalteten Widerständen, der über den Analogspannungserzeuger 210 mit einer der Aufgabe entsprechenden Spannung über die Schnittstelle 214a beaufschlagt wird. Dabei können die Widerstände des Spannungsteilers 204a in ihren Werten so gewählt werden, dass für eine Spannung am Eingang 212a entweder ein linearer 4-stufiger A/D-Wandler entsteht oder eine nichtlineare Ausführung. Die jeweilige Über- und Unterschreitung der Spannungswerte am Vierfachkomparator wird entsprechend der Taktung im Baustein 201 mit einer Frequenz im Bereich von z. B. 0,5–10 GHz zeitlich zugeordnet gespeichert, so dass eine zeitliche Abfolge der Schaltvorgänge im Vierfachkomparator 202a mit einer zeitlichen Auflösung von z. B. 2 ns bis 100 ps im Baustein 206 gespeichert werden kann. Im Baustein 201 übernimmt der Teilbereich 206 sowohl die Taktsteuerung der getakteten Komparatoren 202a bis 202n als auch die Übernahme und Speicherung der Ergebnisse über die Schnittstellen 202ax und 202nx. Auch die Ablaufsteuerung der Testgeneratoren 203a bis 203n werden vom Teilbereich 206 über die Schnittstellen 203ax bis 203nx übernommen. Als Komparatoren können z. B. die in einem FGPA vorhandenen schnellen digitalen Differenzsignaleingänge benutzt werden.The quadruple comparator 202a has at the other input of the four comparators a voltage divider 204a with z. B. four series resistors connected via the analog voltage generator 210 with a voltage corresponding to the task via the interface 214a is charged. In this case, the resistors of the voltage divider 204a in their values are chosen so that for a voltage at the input 212a either a linear 4-stage A / D converter is created or a non-linear design. The respective overshoot and undershoot of the voltage values at the quadruple comparator is in accordance with the clocking in the block 201 with a frequency in the range of z. B. 0.5-10 GHz assigned in time, so that a temporal sequence of the switching operations in the quadruple comparator 202a with a temporal resolution of z. B. 2 ns to 100 ps in the block 206 can be stored. In the module 201 takes over the subarea 206 both the timing of the clocked comparators 202a to 202n as well as the transfer and storage of the results via the interfaces 202ax and 202nx , Also the sequence control of the test generators 203a to 203n be from the subarea 206 over the interfaces 203ax to 203nx accepted. As comparators z. For example, the fast digital differential signal inputs present in an FGPA can be used.
Das Signal aus der weiteren Verstärkerkette 110n geht über den Multiplexer 111n an den getakteten Vierfachkomparator 202n mit seinem Spannungsteiler 204n und wird z. B. zeitlich später oder gleichzeitig wie bei der Gruppe 110a, 202a bis 204a beschrieben akquiriert. Die Steuerung der Multiplexer 111a und 111n erfolgt über die Schnittstellen 217a und 217n durch den Mikroprozessor 216. Die Einstellung der Verstärkung für die einzelne Verstärkerkette erfolgt auch über den Mikroprozessor 216 über die Schnittstellen 217a und 217n an die Multiplexer 111a und 111n. Um die Laufzeitabweichung der Verstärkerketten durch Umwelteinflüsse und oder die Verstärkungsänderung zu kalibrieren, ist jedem Multiplexer über die Leitung 213a und 213n je ein Testgenerator 203a und 203n zugeordnet, dessen Ausgangspegelbereich und Signalform durch den Mikroprozessor 216 über die Schnittstelle 211 durch die Analogspannungserzeugung 210 über die Schnittstellen 215a und 215n gesteuert wird. Die zeitliche Steuerung der Signale erfolgt aus dem Baustein 206 über die Schnittstelle 203ax und 203nx, der seine Daten über die Schnittstelle 207 vom Mikroprozessor 216 erhält. Über die Multiplexer können zeitlich nacheinander alle Verstärker kalibriert werden.The signal from the other amplifier chain 110n goes over the multiplexer 111n to the clocked quadruple comparator 202n with its voltage divider 204n and is z. B. later in time or at the same time as in the group 110a . 202a to 204a acquired. The control of the multiplexers 111 and 111n takes place via the interfaces 217a and 217n through the microprocessor 216 , The setting of the gain for the individual amplifier chain is also via the microprocessor 216 over the interfaces 217a and 217n to the multiplexers 111 and 111n , To calibrate the propagation delay of the amplifier chains by environmental influences and / or the gain change, each multiplexer is over the line 213a and 213n one test generator each 203a and 203n whose output level range and waveform are assigned by the microprocessor 216 over the interface 211 through the analog voltage generation 210 over the interfaces 215a and 215n is controlled. The timing of the signals takes place from the block 206 over the interface 203ax and 203nx who has his data over the interface 207 from the microprocessor 216 receives. All amplifiers can be calibrated in chronological order of time via the multiplexers.
Bei einer Detektorzeile oder Matrix 109 mit sehr vielen Einzelelementen wird über einen Testgenerator 126 und 128 die elektrische Schnittstelle 127 ein z. B. Halbleiterlaser 128 angesteuert. Dieser Halbleiterlaser ist so ausgelegt, dass er die Signale gemäß 123, 124 und 125 optisch einspeisen kann. Dies geschieht mittels eines optischen Volumenstreuelements (Diffusor) 129. Der Laser 128 und der Diffusor 129 können sehr klein aufgebaut werden, damit von der Fläche des Filters 117 und der Eingangsoptik 108 nur winzige Bruchteile im Bereich der Empfangsfläche von ca. 0,5% abgedeckt werden. Der optische Signalgenerator wird zeitlich von der Einheit 206 über die Schnittstelle 130 angesteuert, die Werte kommen über den Baustein 210 vom Mikroprozessor über die Schnittstelle 131 wie bei den elektrischen Testgeneratoren 203a und 203n. Der optische Testgenerator 126 kann zugleich die Wirkung des Filters 117 prüfen. Für das System können entweder die elektrischen Testgeneratoren 203a und 203n oder einer von diesen oder der optische Testgenerator 126 angewendet werden oder eine Kombination von beiden Systemen.At a detector line or matrix 109 with a lot of individual items is via a test generator 126 and 128 the electrical interface 127 a z. B. semiconductor laser 128 driven. This semiconductor laser is designed to receive the signals in accordance with 123 . 124 and 125 can feed optically. This is done by means of an optical volume diffusion element (diffuser) 129 , The laser 128 and the diffuser 129 can be made very small, hence by the area of the filter 117 and the input optics 108 only tiny fractions in the area of the receiving surface of about 0.5% are covered. The optical signal generator is timed by the unit 206 over the interface 130 controlled, the values come via the block 210 from the microprocessor via the interface 131 as with the electrical test generators 203a and 203n , The optical test generator 126 can at the same time the effect of the filter 117 check. For the system, either the electrical test generators 203a and 203n or one of these or the optical test generator 126 be applied or a combination of both systems.
Dabei können die Testimpulse aus unterschiedlichen Signalen bestehen. Einige Beispiele sind im Koordinatensystem aus der Zeitachse 121 und der Amplitudenachse 122 dargestellt. Der einfachste Fall ist ein kurzer Einzelimpuls 123. Ein komplexeres Signal besteht aus einer z. B. mit einem ähnlichen Gerät aufgezeichnete Nebelrückstreuung 124a und einer Zielrückstreuung 124b im Kurvenzug 124. Ebenso können Signale wie 125a an der Rauschgrenze und normale Signale wie 125b in eine Kurvenform 125 eingespeist werden. Die Signale können für den Test auch zeitlich auf der Achse 121 statisch und oder dynamisch verschoben werden um die Auswertung von Geschwindigkeiten oder die Funktion einer Objektbildung und oder das Objekttracking zu testen. Dabei kann jeder Testgenerator mit unterschiedlichen Kurvenformen und Zeiten programmiert werden. Damit ist auch der Test der Funktion bei komplexen Situationen unmöglich.The test pulses can consist of different signals. Some examples are in the coordinate system from the timeline 121 and the amplitude axis 122 shown. The simplest case is a short single impulse 123 , A more complex signal consists of a z. B. with a similar device recorded fog backscatter 124a and a target backscatter 124b in the curve 124 , Likewise, signals like 125a at the noise limit and normal signals like 125b in a curve shape 125 be fed. The signals can also be timed on the axis for the test 121 be moved statically and or dynamically to test the evaluation of velocities or the function of object formation and or object tracking. Each test generator can be programmed with different waveforms and times. This makes it impossible to test the function in complex situations.
Die Testgeneratoren 203a und 203n werden unter Nutzung bekannter Verfahren aufgebaut, wie z. B. durch Ansteuerung von 1 bis n Gatter deren Ausgänge über ein Widerstandsnetzwerk auf einen Lastwiderstand geleitet werden. Durch die Wahl der Beschaltung des Widerstandsnetzwerkes kann ein schneller Digital-Analogwandler dargestellt werden. Die Gatter können auch durch Schalter ersetzt werden. Der Takt der Gatter oder Schalter erfolgt mit der Betriebsfrequenz von z. B. 0,5 bis 10 GHz.The test generators 203a and 203n are constructed using known methods, such. B. by driving from 1 to n gates whose outputs are routed through a resistor network to a load resistor. By choosing the circuitry of the resistor network, a fast digital-to-analog converter can be represented. The gates can also be replaced by switches. The clock of the gate or switch is done with the operating frequency of z. B. 0.5 to 10 GHz.
Dadurch, dass entsprechend 1 über die Schnittstellen 112 und 113 die entsprechenden Emitter die zu vermessende Szene beleuchten und über die Empfangseinheit 120 und durch die Einheit 201 wie in 2 beschrieben alle Signale der Komparatoren zeitlich zugeordnet gespeichert werden, können diese noch in der Einheit 201 in Bezug auf die zeitliche Lage und damit auf Entfernungen und in Bezug auf die Amplituden ausgewertet werden.By doing that accordingly 1 over the interfaces 112 and 113 the corresponding emitters illuminate the scene to be measured and the receiving unit 120 and by the unit 201 as in 2 described all the signals of the comparators are stored in time, these can still be stored in the unit 201 be evaluated with respect to the temporal position and thus to distances and in terms of amplitudes.
Der Baustein 201 ist über die Schnittstelle 207 mit dem Mikroprozessor 216 verbunden. Die Emitter 105 (1) werden über den Multiplexer vom Baustein 201 über die Schnittstelle 113 angesteuert.The building block 201 is about the interface 207 with the microprocessor 216 connected. The emitter 105 ( 1 ) are sent via the multiplexer from the block 201 over the interface 113 driven.
Ist eine extrem schnelle Abtastung und Echtzeitauswertung bei großem Abstandsbereich von z. B. 100 m bis 1000 m bei zugleich hoher Winkelauflösung erforderlich, sind Verstärkungseinstellungen in den Verstärkerketten 110a bis 110n wie in 2 beschrieben nur in Messpausen möglich.Is an extremely fast sampling and real-time evaluation with a large distance range of z. B. 100 m to 1000 m at the same time high angle resolution required are gain settings in the amplifier chains 110a to 110n as in 2 described only possible during measuring breaks.
Eine weitere Ausführungsform der Erfindung ist in 2a dargestellt, die es erlaubt in einer Echtzeitmessung einen sehr hohen Dynamikumfang zu erreichen.Another embodiment of the invention is in 2a shown, which allows in a real-time measurement to achieve a very high dynamic range.
Der getaktete fünffach Komparator 218 ist mit der Verstärkerkette 110a, die die Signale des Detektors 109a verstärkt mit seinem ersten Eingang 221 direkt mit dem Ausgang des Vorverstärkers 219 verbunden. Sein zweiter Eingang 222 ist mit dem Ausgang des Zwischenverstärkers 220 verbunden. Die Eingänge 223, 224 und 225 sind mit dem Ausgang des einstellbaren Verstärkers 121 verbunden, der in diesem Falle in seiner Verstärkung nicht dynamisch innerhalb einer Rückstreukurvenakquisition eingestellt wird. Die Referenzseite des geschalteten Komparators 218 ist mit den Vergleichseingängen 226, 227 und 228 direkt mit dem Analogspannungserzeuger 210 verbunden, während die Eingänge 229 und 230 über den Spannungsteiler aus den Widerständen 231, 232 und 233 mit dem Analogspannungserzeuger 210 verbunden sind. Die Steuerung des geschalteten Komparators 218 und die Übergabe der Daten auf den Teilbereich 206 des FPGA's oder IC's erfolgt über die Schnittstelle 234. Durch die gezeigte Anordnung kann ein fast beliebiger Dynamikumfang durch Wahl der Verstärkeranbindungen in der Verstärkergruppe z. B. 110a an den geschalteten Komparator 218 und Wahl der Werte des Spannungsteilers an den Referenzeingängen 229 und 230 am geschalteten Komparator 218 dargestellt werden.The clocked five-fold comparator 218 is with the amplifier chain 110a showing the signals of the detector 109a reinforced with his first entrance 221 directly to the output of the preamplifier 219 connected. His second entrance 222 is with the output of the repeater 220 connected. The inputs 223 . 224 and 225 are connected to the output of the adjustable amplifier 121 In this case, its gain is not adjusted dynamically within a backscatter curve acquisition. The reference page of the switched comparator 218 is with the comparison entrances 226 . 227 and 228 directly with the analog voltage generator 210 connected while the inputs 229 and 230 over the voltage divider from the resistors 231 . 232 and 233 with the analog voltage generator 210 are connected. The control of the switched comparator 218 and the transfer of the data to the subarea 206 of the FPGA or IC takes place via the interface 234 , The arrangement shown, an almost any dynamic range by selecting the amplifier connections in the amplifier group z. B. 110a to the switched comparator 218 and selecting the values of the voltage divider at the reference inputs 229 and 230 at the switched comparator 218 being represented.
Zwischen den Stufen 223, 224 und 225 des geschalteten Komparators 218 kann auch ein analoges Rauschminderungsfilter 235 eingeschaltet werden, oder als Beispiel gezeigt ein über die Schnittstelle 237 vom Mikroprozessor 216 (2) gesteuertes digital einstellbares Filter 236 zum bevorzugten Durchlass von erwarteten Impulsformen oder Frequenzen zur Rauschunterdrückung. Da wie im Gesamtsystem gemäß 1 und 2 beschrieben, die jeweiligen Pulsverformung und Veränderung der Laufzeiten über die Einspeisung von Testimpulsen registriert wird, können die Veränderungen durch die Einfügung von aktiven (z. B. 220, 121) oder passiven (z. B. 235, 236) Elementen z. B. zwischen dem Eingängen (z. B. 223, 234, 225) bei der Bewertung und Auswertung der Abtastergebnisse mit berücksichtigt werden. Jede einzelne Stufe 238 enthält den Testgenerator 203 der von der Einheit 206 im Takt über die Schnittstelle 203ax gesteuert wird. Die Analogspannung für die Verstärkereinstellung der Verstärkers 121 und für die Einstellung des Testgenerators 203 kommen gesteuert vom Mikroprozessor 216 (1) über die Spannungsversorgung 210 (2).Between the steps 223 . 224 and 225 of the switched comparator 218 can also be an analog noise reduction filter 235 be turned on or shown as an example over the interface 237 from the microprocessor 216 ( 2 ) controlled digital adjustable filter 236 for preferential transmission of expected pulse shapes or frequencies for noise suppression. As in the overall system according to 1 and 2 described, the respective pulse deformation and change of the transit times is registered via the injection of test pulses, the changes by the insertion of active (eg. 220 . 121 ) or passive (eg 235 . 236 ) Elements z. Between the inputs (e.g. 223 . 234 . 225 ) are taken into account in the evaluation and evaluation of the sampling results. Every single step 238 contains the test generator 203 the one from the unit 206 in time via the interface 203ax is controlled. The analog voltage for the amplifier setting of the amplifier 121 and for the setting of the test generator 203 come controlled by the microprocessor 216 ( 1 ) via the power supply 210 ( 2 ).
Bei Halbleiterbausteinen mit sowohl programmierbarer Logik als auch mit programmierbaren Analogbausteinen und bei kundenspezifischen integrierten Bausteinen, besteht die Möglichkeit die gesamte Signalverarbeitung mit den Verstärkerketten, den geschalteten Komparatoren und dem jeweiligen Testgenerator pro Empfangskanal entsprechend 238 auf einer sehr kleinen Chipfläche unterzubringen. Damit ist es möglich mehrere hundert Signalverarbeitungseinheiten der Bauart 238 auf einem Chip 239 nebst allen anderen Funktionen unterzubringen. Die Detektoreinheit 109 mit den Detektoren z. B. dem Einzeldetektor 109a kann dabei mit integriert werden, oder wie mit 109 und dem Einzeldetektor 109a gezeigt auf das Verarbeitungschip 239 aufgesetzt werden und mit Punktverbindungen (Balls) oder Bonddrähten verbunden werden. Das Chip 239 muss lediglich noch gemäß 1 und 2 mit den Stromversorgungen 210 und 118 und über die Schnittstelle 207 mit dem Mikroprozessor 216 und über die Schnittstelle 113 und mit der Sendeeinheit 119 verbunden werden. Auch eine direkte Integration der Detektoren in das Chip 239 ist möglich wenn das Chip und die Detektoren mit dem selben Material und derselben Technologie darstellbar sind.For semiconductor devices with both programmable logic and programmable analog devices, as well as customer-specific integrated devices, there is the possibility of the entire signal processing with the amplifier chains, the switched comparators and the respective test generator per receiving channel accordingly 238 to accommodate on a very small chip area. Thus, it is possible several hundred signal processing units of the type 238 on a chip 239 in addition to all other functions. The detector unit 109 with the detectors z. B. the single detector 109a can be integrated with it, or as with 109 and the single detector 109a shown on the processing chip 239 be attached and connected with point connections (balls) or bonding wires. The chip 239 just needs to be done according to 1 and 2 with the power supplies 210 and 118 and over the interface 207 with the microprocessor 216 and over the interface 113 and with the transmitting unit 119 get connected. Also a direct integration of the detectors into the chip 239 is possible if the chip and the detectors can be displayed with the same material and technology.
Eine weitere Ausführung gemäß der Erfindung ist in 3 beschrieben. Die zugehörige Signalauswertung ist in 4 beschrieben.Another embodiment according to the invention is in 3 described. The associated signal evaluation is in 4 described.
Das Signal von der Empfangseinheit 120 (1) gelangt im System 3000 über die Leitung 212a (2) auf jeweils einen Eingang der Komparatoren 301, 302, 303 und 304.The signal from the receiving unit 120 ( 1 ) enters the system 3000 over the line 212a ( 2 ) on each one input of the comparators 301 . 302 . 303 and 304 ,
Der andere Eingang dieser Komparatoren ist jeweils mit dem Widerstandsteiler 202a verbunden, der an der Gleichspannungsversorgung 210 (2) über die Leitung 215a verbunden ist. Die Über- und Unterschreitung der Eingangsspannung an den Komparatoren wird in den zugeordneten Speichern 305, 306, 307 und 308 über die Leitung 309 aus dem Taktgenerator mit dem Systemtakt von z. B. 0,5 bis 10 GHz in je einer oder mehreren Stufen pro Speicher gespeichert. Die Daten werden von einem um einen oder mehreren Impulsen verzögerten Takt über die Schnittstellen 311, 312, 313 und 314 dem Baustein 315 zugeführt. Diese Daten werden im Baustein 315 in einem Autokorrelationsverfahren mit den Daten der zu erwartenden bekannten Impulse aus dem Baustein 320 korreliert. Das Autokorrelationsergebnis 318 geht über die Schnittstelle 316 zum Baustein 317 und wird dort gespeichert, an den Takt des Mikroprozessors 216 angepasst und über den Bus 207 dem Mikroprozessor 216 zur Endauswertung zugeleitet. Der Ablauf der Taktsteuerung 319 und die Speicherung des zu korrelierenden Impulses in der Einheit 320 erfolgt über den Bus 207 vom Mikroprozessor 216 (2a). Die Autokorrelationseinheit ist im Baustein 3001 zusammengefasst.The other input of these comparators is each with the resistor divider 202a connected to the DC power supply 210 ( 2 ) over the line 215a connected is. The overshoot and undershoot of the input voltage at the comparators is in the associated memories 305 . 306 . 307 and 308 over the line 309 from the clock generator with the system clock of z. B. 0.5 to 10 GHz each stored in one or more stages per memory. The data is sent over the interfaces by a clock delayed by one or more pulses 311 . 312 . 313 and 314 the building block 315 fed. These data are in the block 315 in an autocorrelation method with the data of the expected known pulses from the module 320 correlated. The autocorrelation result 318 goes over the interface 316 to the block 317 and is stored there, to the clock of the microprocessor 216 adapted and over the bus 207 the microprocessor 216 forwarded to the final evaluation. The course of the clock control 319 and storing the pulse to be correlated in the unit 320 takes place via the bus 207 from the microprocessor 216 ( 2a ). The autocorrelation unit is in the module 3001 summarized.
4 veranschaulicht den Autokorrelationsvorgang schematisch. Der erwartete synthetisch erzeugte Rückstreuimpuls ist im Baustein 320 durch den Kurvenzug 401 über die Zeit mit dem Impuls 402 und seiner schematischen digitalisierten Darstellung aus den Werten 405, 406, 407 und 408 mit dem Scheitel bei 404 dargestellt. Der digitalisierte Rückstreuimpuls aus dem Empfangskanal mit der verrauschten Kurvenform 409 ist mit seiner durch das Einlaufen des Signals sich verschiebenden Zeit 410 dargestellt. Durch die geschaltete Komparatorgruppe ergibt sich jeweils schematisch das Signal mit den Stufen 411, 412, 413 und 414 mit dem Scheitel bei 415 und den Rauschsignalen 416, 417 und 418. Die Autokorrelation im Baustein 315 (3) ergibt dann den Kurvenzug 419 mit dem Ergebnis 420. Das Ergebnis ist schematisch digitalisiert mit den Werten 421, 422, 423 und 424 mit dem Scheitelpunkt 425 dargestellt. Durch die Autokorrelation, ist das Ergebnis 420 weitgehend von Rauschstörungen befreit. 4 illustrates the autocorrelation process schematically. The expected synthetically generated backscatter pulse is in the device 320 through the curve 401 over time with the impulse 402 and its schematic digitized representation of the values 405 . 406 . 407 and 408 with the vertex at 404 shown. The digitized backscatter pulse from the receive channel with the noisy waveform 409 is with its time shifting by the arrival of the signal 410 shown. The switched comparator group results schematically in each case the signal with the steps 411 . 412 . 413 and 414 with the vertex at 415 and the noise signals 416 . 417 and 418 , The autocorrelation in the building block 315 ( 3 ) then gives the curve 419 with the result 420 , The result is schematically digitized with the values 421 . 422 . 423 and 424 with the vertex 425 shown. Due to the autocorrelation, the result is 420 largely freed from noise interference.
Eine weitere Ausführung der Erfindung ist in 3a dargestellt. Die zugehörige Signalauswertung ist in 5 beschrieben.Another embodiment of the invention is in 3a shown. The associated signal evaluation is in 5 described.
Der Baustein 3001a besitzt die gleichen Schnittstellen im System 3000 wie der Baustein 3001 in 3. Beim Baustein 3001a ist gemäß 5 in der Einheit 321 das invertierte differenzierte Signal aus dem zu erwartenden Impuls entsprechend 402 (4) gespeichert. Als Beispiel ist dieses Signal 514 in 5 dargestellt. Dieses Signal wird in der Einheit 322 mit dem verstärktem Empfangssignal entsprechend der Kurvenform 502 mit dem Scheitelwert bei 501 gefaltet. Die digitalisierten Werte des Empfangssignals 502 sind schematisch mit 503, 504, 505 und 506 mit dem Scheitelwert bei 510 dargestellt. Die Rauschwerte sind mit 507, 508, 509, 511, 512 und 513 dargestellt. Bei der Faltung entsteht das differenzierte positive Signal 515 des Empfangssignals 502. Dieses ist schematisch digitalisiert mit 516, 517 und 518 sowie mit 519, 520 und 521 dargestellt. Es enthält weniger Rauschssignale wie z. B. 522 und 523. Dieses Signal wird in der Einheit 323 weiterberarbeitet und über den Bus 207 dem Mikroprozessor 216 (2) zugeleitet.The building block 3001a has the same interfaces in the system 3000 like the building block 3001 in 3 , At the building block 3001a is according to 5 in the unit 321 the inverted differentiated signal corresponding to the expected pulse 402 ( 4 ) saved. As an example, this signal 514 in 5 shown. This signal is in the unit 322 with the amplified received signal corresponding to the waveform 502 with the peak value 501 folded. The digitized values of the received signal 502 are schematic with 503 . 504 . 505 and 506 with the peak value 510 shown. The noise values are with 507 . 508 . 509 . 511 . 512 and 513 shown. During folding, the differentiated positive signal is created 515 the received signal 502 , This is schematically digitized with 516 . 517 and 518 as well as with 519 . 520 and 521 shown. It contains less noise signals such. B. 522 and 523 , This signal is in the unit 323 reworked and over the bus 207 the microprocessor 216 ( 2 ).
Durch diese Art der Differenzierung wird nicht wie üblich das Rauschen verstärkt sondern vermindert. Der Scheitelwert des Empfangssignals kann damit sehr gut ausgewertet werden.Due to this kind of differentiation, the noise is not amplified but reduced as usual. The peak value of the received signal can thus be very well evaluated.
Eine weitere Ausführung ist in 6 beschrieben. Die Bausteine 3000 und 3000x entsprechen dem in 3 beschriebenem Baustein 3000. Das auszuwertende Signal kommt in den Eingang 212a des Bausteins 3000 und geht über die Leitung 601 und dem Schalter 605 auf den Eingang 212x des Bausteins 3000x. Die Spannungsteiler 215a und 215x werden durch die Gleichspannungsversorgung 210 (2) entweder mit der gleichen oder mit unterschiedlichen Spannungen versorgt. Die Taktsteuerung der Bausteine 3000 und 3000x erfolgt aus dem Baustein 608 über die Schnittstellen 309 und 310 für den Baustein 3000 und über die Schnittstellen 309x und 310x für den Baustein 3000x. Durch unterschiedliche Spannungen an den Spannungsteilen können unterschiedliche Empfindlichkeiten an der jeweiligen Einheit eingestellt werden. Der Schalter 605 ist so ausgelegt, dass er das Signal zur Leitung 212x über die Leitung 601 direkt oder über die zeitverzögernden Bausteine 602, 603 und 604 durchschaltet.Another version is in 6 described. The building blocks 3000 and 3000x correspond to the in 3 described block 3000 , The signal to be evaluated comes into the input 212a of the building block 3000 and goes over the line 601 and the switch 605 on the entrance 212x of the building block 3000x , The voltage divider 215a and 215x be through the DC power supply 210 ( 2 ) supplied with either the same or different voltages. The clock control of the blocks 3000 and 3000x takes place from the block 608 over the interfaces 309 and 310 for the building block 3000 and over the interfaces 309x and 310x for the building block 3000x , Different voltages at the voltage parts different sensitivities can be set to the respective unit. The desk 605 is designed to send the signal to the line 212x over the line 601 directly or via the time-delaying blocks 602 . 603 and 604 turns on.
Die Bausteine 602, 603 und 604 sind so ausgeführt, dass sie das Signal geeignet verzögern. Eine weitere Möglichkeit ist, dass auch ein Filter 611 in die Leitung geschaltet wird. Der Schalter selbst wird vom Baustein 606 über die Schnittstelle 207 vom Mikroprozessor 216 angesteuert. Damit ist es möglich, dass das Signal von 212a sowohl in mehrere Stufen verzögert als auch z. B. durch eine Rauschminderungsfilter verändert wird. Die Digitalisierung der jeweiligen Signale geschieht wie in 2 beschrieben, für die Einheit 3000 mit dem Takt 309 und für die Einheit 3000x mit dem Takt 309x.The building blocks 602 . 603 and 604 are designed to delay the signal appropriately. Another possibility is that even a filter 611 is switched into the line. The switch itself is the building block 606 over the interface 207 from the microprocessor 216 driven. Thus it is possible that the signal from 212a both delayed in several stages and z. B. by a Noise reduction filter is changed. The digitization of the respective signals happens as in 2 described for the unit 3000 with the clock 309 and for the unit 3000x with the clock 309x ,
Die Weitergabe der Signale von der Einheit 3000 auf die Einheit 607 erfolgt z. B. mit dem Takt 310, die von der Einheit 3000x mit dem Takt 310x. Die Einheit 607 erzeugt aus den beiden Signalen eine Kreuzkorrelation und gibt das Ergebnis über die Schnittstelle 611 an den Baustein 609 weiter, der das Ergebnis über die Schnittstelle 207 an den Mikroprozessor 216 weiterleitet, der auch den Taktgenerator 608 über die gleiche Schnittstelle 207 ansteuert. Der Signalfluss ist in 7 beschrieben. Das Signal am Eingang 212a (6) ist mit 409 bezeichnet, das Signal ist schematisch mit 411, 412, 413 und 414 digitalisiert und enthält die Rauschsignale 416, 417 und 418. Das Signal am Eingang 212x der Einheit 3000x ist mit 700 bezeichnet und um den Wert 701 z. B. ¼, ¼ oder ¾ Systemtakt verschoben und mit den Werten 702, 703, 704 und 705 schematisch digitalisiert mit den Rauschanteilen 706, 707 und 708. Diese Rauschsignale erscheinen durch Verzögerung und oder auch Filterung zeitlich an anderer Stelle wie die digitalisierten Signale am Eingang 212a des Bausteins 3000. Eines der beiden digitalisierten und bereits gespeicherten Signale 409 oder 700, im Beispiel das Signal 409, wird im Kreuzkorrelator 607 korreliert.The passing of the signals from the unit 3000 on the unit 607 takes place for. B. with the clock 310 that of the unit 3000x with the clock 310x , The unit 607 generates a cross-correlation from the two signals and outputs the result via the interface 611 to the building block 609 Next, the result via the interface 207 to the microprocessor 216 which also redirects the clock generator 608 over the same interface 207 controls. The signal flow is in 7 described. The signal at the entrance 212a ( 6 ) is with 409 denotes, the signal is schematically with 411 . 412 . 413 and 414 digitized and contains the noise signals 416 . 417 and 418 , The signal at the entrance 212x the unit 3000x is with 700 and the value 701 z. ¼, ¼ or ¾ system clock and with the values shifted 702 . 703 . 704 and 705 schematically digitized with the noise components 706 . 707 and 708 , These noise signals appear at different times due to delay and / or filtering as well as the digitized signals at the input 212a of the building block 3000 , One of the two digitized and already stored signals 409 or 700 , in the example the signal 409 , becomes in the cross-correlator 607 correlated.
Das Signal der Kreuzkorrelation 730 ist digitalisiert mit den Werten 731, 732, 733 und 734 mit dem Scheitelwert bei 735 dargestellt. Das Rauschen ist verringert z. B. durch 736 dargestellt. Dieses Signal wird aus dem Kreuzkorrelator 607, dem Baustein 609 zugeführt und zur weiteren Auswertung über die Schnittstelle 207 dem Mikroprozessor 216 zugeführt.The signal of cross-correlation 730 is digitized with the values 731 . 732 . 733 and 734 with the peak value 735 shown. The noise is reduced z. B. by 736 shown. This signal is taken from the cross-correlator 607 , the building block 609 supplied and for further evaluation via the interface 207 the microprocessor 216 fed.
Bei der Verwendung des Filters 611 wird zuerst durch den Testgenerator entsprechend 2 z. B. 203a oder 203n die Signalverzögerung, Signalverbreiterung und Änderung der Gruppenlaufzeit vermessen und bei der Kreuzkorrelation der Taktgenerator 608 am Ausgang 309x (6) in seiner Taktfrequenz, Verzögerung und der Zeitstückelung an die zeitlichen Verhältnisse der direkt digitalisierten Impulse in der Einheit 3000 angepasst.When using the filter 611 is first determined by the test generator 2 z. B. 203a or 203n Measure the signal delay, signal broadening and change the group delay and in the cross-correlation of the clock generator 608 at the exit 309x ( 6 ) in its clock frequency, delay and the time division of the temporal relationships of the directly digitized pulses in the unit 3000 customized.
Für die Auswertung der Signale können erfindungsgemäß auch Kombinationen aus den Methoden gemäß 3, 3a, 4, 5, 7 und 8 zur Verbesserung der Auswerteergebnisse verwendet werden. Die Bausteine 3001 in 3 und 3001a in 3a können so gestaltet sein, dass sie leicht von der Autokorrelation mit dem erwarteten Impuls auf Faltung des Signals mit dem Negativwert des differenzierten erwarteten Impulses umgeschaltet werden. Diese Umschaltung kann sogar von einer Detektion zur nächsten erfolgen. Dadurch, dass die Methoden wie Autokorrelation, Kreuzkorrelation und Faltung z. B. mit differenzierten erwarteten Signalen nur mit relativ wenigen Amplitudeninformationen notwendig ist, können diese Methoden auch zeitlich parallel oder nur um wenige Systemtakte verschoben in einer freiprogrammierbaren Logik oder in einem IC ablaufen. Das Ergebnis wird dann dem Mikroprozessor 216 zugeführt um das Endergebnis aus den Daten über Vergleichs- und oder Plausibilitätsalgorithmen zu ermitteln.For the evaluation of the signals according to the invention, combinations of the methods according to 3 . 3a . 4 . 5 . 7 and 8th be used to improve the evaluation results. The building blocks 3001 in 3 and 3001a in 3a may be designed to be easily switched from the autocorrelation with the expected pulse to convolution of the signal to the negative value of the differentiated expected pulse. This switching can even take place from one detection to the next. The fact that the methods such as autocorrelation, cross-correlation and folding z. B. with differentiated expected signals only with relatively few amplitude information is necessary, these methods can also run parallel in time or only by a few system clocks in a freely programmable logic or in an IC run. The result is then the microprocessor 216 supplied to determine the final result from the data via comparison and / or plausibility algorithms.
Eine weitere Möglichkeit ist in 8 beschrieben. Die Signaleingangsseite an der Leitung 800 mit dem Abschluss 801, ist auf alle 4 Eingänge des getakteten Komparators 802 aufgeführt. Die Stromversorgung ist entsprechend so ausgebildet, dass jeder Referenzeingang 804, 805, 806 und 807 des Vierfachkomparators 802 je eine unabhängig einstellbare Spannung vom Baustein 803 erhält. Die Zeitsteuerung und Speicherung der Ergebnisse des Komparators 802 erfolgt über die Schnittstelle 808 durch den Baustein 206 (2) Damit kann zwischen den Spannungen 802 bis 805 je nach Aufgabe oder Betriebsart des Sensors z. B: zwischen den Spannungen ein sehr kleiner Unterschied von z. B. 10 mV oder ein großer Unterschied von 0,1 V bis zu einigen Volt liegen. Wobei die Betriebsart über die Schnittstelle 207 über den Mikroprozessor 216 sogar von Messung zu Messung verändert werden kann. Diese Werte können auch erfindungsgemäß durch das Signalrauschverhältnis in der Eingangsspannung vomAnother option is in 8th described. The signal input side on the line 800 with the degree 801 , is on all 4 inputs of the clocked comparator 802 listed. The power supply is designed accordingly so that each reference input 804 . 805 . 806 and 807 of the quadruple comparator 802 one independently adjustable voltage from the module 803 receives. The timing and storage of the results of the comparator 802 takes place via the interface 808 through the building block 206 ( 2 ) This can be between the voltages 802 to 805 depending on the task or operating mode of the sensor z. B: between the voltages a very small difference of z. B. 10 mV or a large difference of 0.1 V to a few volts. The operating mode via the interface 207 via the microprocessor 216 can even be changed from measurement to measurement. These values can also be achieved according to the invention by the signal-to-noise ratio in the input voltage of
Mikroprozessor angesteuert werden um die niedrigsten Schwellwerte jeweils noch an die Rauschwerte heranzuführen. Bei allen Ausführungsformen werden mehrere Stufen mit kleinen Spannungen nahe der Rauschgrenze verwendet, um bei kleinen Signalen möglichst viel von deren Energieinhalt für die Detektion zu nützen. Bei sehr großen Signalen genügt eine einzige Schwelle, da hierbei nie die gesamte Energie des rückgestreuten Impulses zur Detektion der zeitlichen Impulslage nötig ist.Microprocessor can be controlled in order to bring the lowest thresholds still each to the noise values. In all embodiments, multiple levels of low voltages near the noise limit are used to provide as much of their energy content for detection as possible for small signals. For very large signals, a single threshold is sufficient, since in this case the entire energy of the backscattered pulse is never necessary for the detection of the temporal pulse position.
Eine weitere Ausführung entsprechend 8 ist, dass innerhalb der Spannungsversorgung 809 ein schneller Digital-Analog-Wandler 810 implementiert ist, der über ein Triggersignal über die Schnittstelle 812 gleichzeitig mit dem zu vermessenden Laserimpuls gestartet wird und dann z. B. den Spannungsteiler 204a des geschalteten Komparators 202a so ansteuert, dass nach Start des Sendeimpulses eine hohe Spannung am Spannungsteiler anliegt, die im Bereich der Zeit bis zur Grenzreichweite des Systems bis zur Rauschgrenze des Signals absinkt. Der Vorgang ist in der Darstellung mit der Zeitachse 813 und der Amplitude 814 gezeigt. Beim Triggerzeitpunkt 815 ist die Teilerspannung 816 am höchsten und sinkt z. B: mit 1/Abstand2 ab. Damit steigt die Empfindlichkeit des Systems entsprechend 817 z. B. mit dem Quadrat oder einer anderen Funktion des Abstands oder der verstrichenen Zeit an. Damit wird die Empfindlichkeit als Funktion der Signalverringerung durch den Abstand entsprechend erhöht.Another version accordingly 8th is that within the power supply 809 a fast digital-to-analog converter 810 is implemented via a trigger signal via the interface 812 is started simultaneously with the laser pulse to be measured and then z. B. the voltage divider 204a of the switched comparator 202a controls so that after the start of the transmission pulse, a high voltage at the voltage divider is applied, which decreases in the range of time up to the limit range of the system up to the noise limit of the signal. The process is in the representation with the time axis 813 and the amplitude 814 shown. At the trigger time 815 is the divider voltage 816 highest and sinks z. B: with 1 / distance 2 off. This increases the sensitivity of the system accordingly 817 z. With the square or some other function of distance or elapsed time. This will be the sensitivity as a function of signal reduction by the distance increased accordingly.
Da das gesamte System mit dem Systemtakt von 0,5 bis 10 GHz betrieben wird, kann die Spannung 816 mit diesem Takt verändert werden ohne dass sich wie bei teilanalogen Systemen Probleme ergeben. Das System kann auch mit z. B. 4 Digital-Analog-Wandlern im Baustein 803 ausgestattet werden, womit jeder Eingang am geschalteten Komparator 802 z. B. 804, 805, 806 und 807 unterschiedliche Spannungen und Spannungsverläufe über der Zeit erhält. Die schnellen Digital-Analogwandler sind z. B. wie die der Testgeneratoren entsprechend (2) 203a bis 203n aufgebaut. In der Beschreibung sind bei allen Beispielen vierstufig und fünfstufig geschaltete Komparatoren dargestellt. Je nach Aufgabenstellung des Sensors und verfügbarer Größe der FPGAs oder monolithischer Schaltungen können zur Anpassung der erforderlichen Genauigkeit mehr oder weniger Stufen Anwendung finden.Since the entire system is operated at the system clock of 0.5 to 10 GHz, the voltage 816 be changed with this clock without problems arise as in partially analogous systems. The system can also be used with z. B. 4 digital-to-analog converters in the block 803 be equipped, bringing each input to the switched comparator 802 z. B. 804 . 805 . 806 and 807 gets different voltages and voltage curves over time. The fast digital-to-analog converter z. B. as the test generators accordingly ( 2 ) 203a to 203n built up. In the description, four-stage and five-stage comparators are shown in all examples. Depending on the task of the sensor and the available size of the FPGAs or monolithic circuits, more or fewer stages may be used to adjust the required accuracy.
Für einen großen Dynamikumfang erscheinen mindestens 2 Stufen günstig z. B. die niedrigste nah an der oder in der Rauschschwelle und die höchste Stufe für sonst übersteuerte Signale. Bei den Darstellungen der digitalisierten Signale sind einfachheitshalber nur einige Stufen gezeichnet. Bei z. B. einem sehr hohem Systemtakt sind bei Halbwertsbreiten des Laserimpulses von z. B. 6 ns bei einer Taktfrequenz von 10 GHz 60 Werte auf der Zeitachse.For a large dynamic range, at least 2 levels appear favorably z. B. the lowest close to or in the noise threshold and the highest level for otherwise overdriven signals. In the case of the representations of the digitized signals, only a few steps are drawn for the sake of simplicity. At z. B. a very high system clock are at half-widths of the laser pulse of z. B. 6 ns at a clock frequency of 10 GHz 60 values on the time axis.
Der Vorteil der gezeigten Methode ist, dass mit einem integrierten Baustein preiswert, platz- und stromsparend mehrere Signale zeitlich parallel oder mit sehr geringem Zeitabstand verarbeit werden können.The advantage of the method shown is that with an integrated module inexpensive, space-saving and energy-saving multiple signals can be processed in parallel or with a very short time interval.
Durch die Zusammenfassung der gesamten Ansteuerung z. B. einer Laserzeile und der Vorverarbeitung und Digitalisierung der Signale aus einer Laserzeile und Auswertung der Daten in einem oder einigen wenigen Halbleiterbausteinen gemäß 1 wird es möglich ein gesamtes System von z. B. mit 4 bis 128 einzelnen Mess-Strahlen in einer kompakten Sende-Empfangs- und Auswerteinheit unterzubringen. Dadurch werden nicht nur hohe Abtastfrequenzen möglich, sondern auch eine kompakte, preiswerte Einheit mit geringer Störanfälligkeit.By combining the entire control z. B. a laser line and the preprocessing and digitization of the signals from a laser line and evaluation of the data in one or a few semiconductor devices according to 1 is it possible an entire system of z. B. with 4 to 128 individual measuring beams in a compact transceiver and evaluation unit accommodate. This not only high sampling frequencies are possible, but also a compact, inexpensive unit with low susceptibility.
In 9 ist ein Beispiel gezeigt, bei dem in einem 360° frei drehbarem oder beliebig schwenkbarem Rotor 901 das gesamte System entsprechend 1 untergebracht ist. Die Stromversorgung ist z. B. drehbar induktiv entsprechend 902 ausgeführt. Es sind zwei Datenschnittstellen vorhanden, 903 als optische und 904 als magnetische. Der Rotor wird durch den integrierten Motor 905 bewegt. Der nicht bewegbare Teil des Gesamtsystems besteht noch aus der Motorsteuerung 906, dem Winkelencoder 907, der magnetischen Gegenschnittstelle 804a und der optischen Gegenschnittstelle 903a. Die gesamte Steuerung, Endauswertung, Objektzuordnung und Schnittstellensteuerung ist im Prozessorsystem 908 enthalten. Die Stromversorgung der verschiedenen Bausteine mit den inneren Schnittstellen 910 und 911 sind im Baustein 909 enthalten. Die äußeren Schnittstellen wie Stromversorgung 912 und z. B. CAN 913 und Ethernet 914 sind auch am Baustein 909 angeschlossen.In 9 an example is shown in which in a 360 ° freely rotatable or arbitrarily rotatable rotor 901 the entire system accordingly 1 is housed. The power supply is z. B. rotatable inductively accordingly 902 executed. There are two data interfaces 903 as optical and 904 as magnetic. The rotor is powered by the integrated motor 905 emotional. The non-moving part of the overall system still consists of the engine control 906 , the angle encoder 907 , the magnetic mating interface 804a and the optical counter interface 903a , The entire control, final evaluation, object allocation and interface control is in the processor system 908 contain. The power supply of the various components with the internal interfaces 910 and 911 are in the building block 909 contain. The outer interfaces like power supply 912 and Z. B. CAN 913 and Ethernet 914 are also on the building block 909 connected.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
DE 19704220 A1 [0002] DE 19704220 A1 [0002]
-
DE 10156282 B4 [0002] DE 10156282 B4 [0002]
-
DE 10162668 B4 [0002] DE 10162668 B4 [0002]
-
DE 102006049935 B4 [0002] DE 102006049935 B4 [0002]
-
DE 102010006943 B4 [0002] DE 102010006943 B4 [0002]
