DE102013219990B4 - Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren - Google Patents

Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren Download PDF

Info

Publication number
DE102013219990B4
DE102013219990B4 DE102013219990.2A DE102013219990A DE102013219990B4 DE 102013219990 B4 DE102013219990 B4 DE 102013219990B4 DE 102013219990 A DE102013219990 A DE 102013219990A DE 102013219990 B4 DE102013219990 B4 DE 102013219990B4
Authority
DE
Germany
Prior art keywords
recesses
connection
substrate
semiconductor component
connection arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013219990.2A
Other languages
English (en)
Other versions
DE102013219990A1 (de
Inventor
Roland Gauch
Thomas Herboth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013219990.2A priority Critical patent/DE102013219990B4/de
Publication of DE102013219990A1 publication Critical patent/DE102013219990A1/de
Application granted granted Critical
Publication of DE102013219990B4 publication Critical patent/DE102013219990B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Verbindungsanordnung (1, 21) umfassend ein Substrat (2, 22) und einen Halbleiterbaustein (3, 23) wobei der Halbleiterbaustein (3, 23) einen elektrischen Anschluss (4) aufweist, der durch einen Oberflächenbereich des Halbleiterbausteins (3, 23) gebildet ist,wobei der Anschluss (4) mit dem Substrat (2, 22) mittels eines elektrisch leitfähigen Verbindungsmittels (5, 29) stoffschlüssig verbunden ist,wobei das Verbindungsmittel (5, 29) eine Silberschicht ist, in der zu dem Anschluss (4) weisende Höcker (6, 7, 8, 16, 17, 18) und zwischen den Höckern (6, 7, 8, 16, 17, 18) ausgebildete Aussparungen (10, 11, 12, 13, 30, 31, 32, 33, 34, 35) ausgebildet sind und der Halbleiterbaustein (3, 23) und das Substrat (2, 22) mittels Thermokompressionsbonden miteinander verbunden sind,dadurch gekennzeichnet, dassein durch die Höcker (6, 7, 8, 16, 17, 18) jeweils gebildeter Flächenbereich wenigstens auf einem Radialabschnitt nach außen hin abnehmend ausgebildet ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine Verbindungsanordnung. Die Verbindungsanordnung umfasst ein Substrat und einen Halbleiterbaustein. Der Halbleiterbaustein weist einen elektrischen Anschluss auf, wobei der elektrische Anschluss durch einen Oberflächenbereich des Halbleiterbausteins gebildet ist. Der Anschluss ist mit dem Substrat mittels eines elektrisch leitfähigen Verbindungsmittels stoffschlüssig verbunden.
  • Bei aus dem Stand der Technik bekannten Verbindungsanordnungen umfassend einen Halbleiterbaustein und ein Substrat sind Verbindungsmittel in Form von Silber-Sinter-Verbindungen bekannt. Das Problem bei solchen Sinter-Verbindungen ist, dass solche Sinter-Verbindungen unter Anwendung hoher Temperaturen von mehr als 200 Grad Hilfsmittel auf Basis lösungsmittelhaltiger organischer Fettsäuren erfordern, wodurch - bewirkt durch ein Ausgasen der Lösungsmittelreste und/oder der Fettsäuren - ein poröses, unzuverlässiges Verbindungsmaterial entsteht, welches bei diesen Temperaturen ein ausgeprägtes Kriechverhalten aufweist. Weiter nachteilig ist eine Fließgrenze des Materials auch bei niedrigen Temperaturen sehr hoch, wodurch der Halbleiterbaustein womöglich beschädigt werden könnte.
  • Aus der Offenlegungsschrift DE 100 03 671 A1 , die den Oberbegriff bildet, ist eine Kontaktanordnung eines Chips mit einem Unterbau gezeigt. Dabei ist der Chip mittels einer Silberschicht und mittels eines Thermokompressionsverfahrens mit dem Unterbau verbunden. Dem Chip zugewandt weist die Silbersicht eine Oberflächenstruktur von gleichsam ausgebildeten Erhebungen und Vertiefungen auf.
  • Die Patentschrift US 4 257 156 A offenbart eine Anordnung, bei welcher ein Halbleiterwafer zwischen zwei beschichteten Pufferkupferelementen angeordnet ist und mit diesen verbondet ist.
  • In der Patentschrift AT 231 568 B ist ein Halbleiteranordnung gezeigt, in welcher ein Halbleiterelement mit einer Silberscheibe verlötet ist. Die Silberscheibe weist auf der dem Halbleiter zugewandten Seite eingearbeitete Rillen bzw. Spuren auf.
  • Die Offenlegungsschrift US 2010 / 0 275 989 A1 zeigt eine Halbleiteranordnung, bei welcher Schichten mittels eines Thermokompressionsverfahrens miteinander verbunden sind.
  • Offenbarung der Erfindung
  • Erfindungsgemäß ist das Verbindungsmittel der Verbindungsanordnung der eingangs genannten Art eine Silberschicht oder eine silberhaltige Schicht, in der zu dem Anschluss weisende Höcker und zwischen den Höckern ausgebildete Aussparungen ausgebildet sind. Der Halbleiterbaustein und das Substrat sind mittels Thermokompressionsbonden miteinander verbunden.
  • Durch das so ausgebildete Verbindungsmittel und die Verbindungsart des Thermokompressionsbonden kann vorteilhaft eine gleichmäßige Druckverteilung beim Aufbonden, weiter vorteilhaft eine nachgiebige, elastische Verbindung zwischen dem Halbleiterbaustein und dem Substrat erzeugt werden.
  • Ferner ist erfindungsgemäß ein durch die Höcker jeweils gebildeter Flächenbereich wenigstens auf einem Radialabschnitt nach außen hin abnehmend ausgebildet. Die Höcker weisen so radial nach außen eine kleinere Fläche - in der durch das Substrat gebildeten Ebene - auf. So können vorteilhaft Zug- beziehungsweise Druckspannungen bei Temperaturwechseln, welche auf die Verbindungsanordnung einwirken, klein gehalten werden.
  • In einer bevorzugten Ausführungsform sind die Aussparungen jeweils durch sich längs erstreckende Rinnen gebildet.
  • So können die Höcker vorteilhaft mittels Fräsen, Sägen oder Schneiden in dem Verbindungsmittel erzeugt werden.
  • Bevorzugt sind die Aussparungen mittels Laserstrahlen, insbesondere mittels Laserpulsen erzeugt. Dadurch wird vorteilhaft ein großes Aspektverhältnis, insbesondere ein Verhältnis zwischen einer Breite und einer Tiefe der Aussparung, erzeugt. Durch die so erzeugten schmalen und tiefen Aussparungen kann über eine Anbindungsfläche der Höcker Verlustwärme beim Betrieb des Halbleiterbausteins gut abgeführt werden.
  • Bevorzugt ist eine Tiefe der Aussparungen größer als eine Breite der Aussparungen. Die Tiefe erstreckt sich bevorzugt orthogonal zu einer flachen Erstreckung des Substrates, wobei die Breite der Aussparung in einer flachen Erstreckung des Substrates verläuft.
  • Mittels des so gebildeten großen Aspektverhältnisses wird eine gleichmäßige Druckverteilung beim Thermokompressionsbonden erzeugt. Weiter vorteilhaft wird durch das Verbindungsmittel so eine auch bei Scherbelastung elastische, nachgiebige Verbindung erzeugt, was vorteilhaft eine hohe Lebensdauer der Verbindungsanordnung und keine oder nur eine geringe Schädigung des Halbleiterbausteins bewirkt.
  • In einer bevorzugten Ausführungsform beträgt eine Tiefe der Aussparung mindestens das Zehnfache der Breite der Aussparungen. Vorteilhaft kann so eine gute Elastizität der Verbindung erzeugt werden.
  • In einer bevorzugten Ausführungsform der Verbindungsanordnung erstrecken sich wenigstens ein Teil der Aussparungen in der flachen Erstreckung des Substrats radial nach außen zu einem Rand eines durch das Verbindungsmittel besetzten Flächenbereichs auf dem Substrat hin.
  • Mittels der so ausgebildeten Aussparungen und der so zwischen den Aussparungen erzeugten Höckern können vorteilhaft bei einer thermischen Belastung der Verbindungsanordnung nur relativ geringe Scherkräfte auf das Verbindungsmittel erzeugt werden.
  • In einer bevorzugten Ausführungsform der Verbindungsanordnung ist wenigstens eine ringförmige Aussparung in dem Verbindungsmittel ausgebildet. Weiter bevorzugt sind wenigstens zwei Aussparungen durch insbesondere konzentrische Ringe mit zueinander verschiedenem Durchmesser in dem Verbindungsmittel gebildet, wobei eine der zwei Aussparungen mit einem größeren Durchmesser die Aussparung mit dem kleineren Durchmesser umschließt.
  • Durch die ringförmigen Aussparungen kann vorteilhaft bei auf die Verbindungsanordnung einwirkenden Temperaturwechseln nur eine geringe Stressbelastung in dem Verbindungsmittel und an den stoffschlüssigen Übergängen zwischen dem Verbindungsmittel und dem Halbleiterbaustein, beziehungsweise dem Substrat, erzeugt werden.
  • Die Erfindung betrifft auch ein Verfahren zum Verschweißen eines Halbleiterbausteins mit einem Substrat.
  • Bei dem Verfahren wird auf dem Substrat eine Silberschicht ausgebildet, und in einem Verfahrensschritt werden in der Silberschicht zu dem Anschluss weisende Höcker und zwischen den Höckern ausgebildete Aussparungen erzeugt, wobei ein durch die Höcker jeweils gebildeter Flächenbereich wenigstens auf einem Radialabschnitt nach außen hin abnehmend ausgebildet wird.
  • In einem weiteren Schritt wird ein elektrischer Anschluss des Halbleiterbausteins auf die Silberschicht gelegt und mit dem Substrat mittels Thermokompression verbondet.
  • Bevorzugt werden die Aussparungen mittels eines Lasers erzeugt. Dadurch kann vorteilhaft eine Aussparung mit einem großen Verhältnis zwischen Tiefe und Breite einer sich längserstreckenden, rinnenförmigen Aussparung im Querschnitt erzeugt werden.
  • Bevorzugt ist der Laser ein Festkörperlaser, insbesondere ein Halbleiterlaser. Eine Wellenlänge der Laserstrahlung beträgt beispielsweise weniger als 1600 Nanometer, bevorzugt kleiner oder gleich 532 Nanometer.
  • Bevorzugt ist die Laserstrahlung gepulst, wobei eine Pulsdauer eines Laserpulses bevorzugt kleiner als 100 Nanosekunden, bevorzugt weniger als 10 Nanosekunden, weiter bevorzugt zwischen 0,5 und 10 Nanosekunden beträgt.
  • Es wurde erkannt, dass bei einer derart kurzen Pulsdauer beim Erzeugen der Aussparungen in der Verbindungsmittelschicht, insbesondere Silberschicht, die so strukturierte Oberfläche des Verbindungsmittels keine oder nur wenig Schlacke oder Schmelze an Rändern aufweist, und ein Verschmelzen der Ränder der so erzeugten Höcker gering ist. Vorteilhaft kann nämlich bei derart kurzen Laserpulsen im Pikosekunden- oder Femtosekundenbereich die Pulsdauer kleiner sein, als eine Zeitdauer, in der eine Elektronen-Phononen-Kopplung stattfinden kann, so dass nur ein Minimum der in das Silbermaterial eingekoppelten Energie der Laserstrahlen in das feste Material der Verbindungsmittelschicht fließt, sondern vielmehr zum Verdampfen des Materials im Bereich der Aussparungen verbraucht wird. Dadurch entsteht vorteilhaft weniger Schmelze in der Verbindungsmittelschicht und so auch weniger Temperaturbelastung auf den Halbleit.
  • Bevorzugt ist die Laserstrahlung frequenzverdoppelt oder frequenzverdreifacht. Eine Wellenlänge der frequenzverdoppelten Laserstrahlung beträgt bei einer zuvor genannten vom Halbleiterlaser erzeugten Wellenlänge 532 beziehungsweise 515 Nanometer, im Falle der Frequenzverdreifachung 354 beziehungsweise 343 Nanometer.
  • Es wurde erkannt, dass mittels der frequenzverdoppelten oder frequenzverdreifachten Laserstrahlung ein Verschmelzen der Ränder der Höcker noch besser vermieden werden kann, insoweit diese Strahlen von Silber besonders gut absorbiert werden können.
  • Die Erfindung wird nun im Folgenden anhand von Figuren und weiteren Ausführungsbeispielen beschrieben. Weitere vorteilhafte Ausführungsvarianten ergeben sich aus den in den anhängigen Ansprüchen und den Figuren beschriebenen Merkmalen.
    • 1 zeigt schematisch ein Ausführungsbeispiel für eine Verbindungsanordnung 1, bei der ein Halbleiterbaustein mittels eines Rinnen und Höcker aufweisenden Verbindungsmittels, insbesondere einer Silberschicht oder silberhaltigen Schicht, mit einem Substrat mittels Thermokompression verbunden ist;
    • 2 zeigt schematisch eine Aufsicht auf das in 1 gezeigte Verbindungsmittel, in der die rinnenförmigen Aussparungen und Höcker in einer flachen Erstreckung des Verbindungsmittels erkennbar sind;
    • 3 zeigt schematisch eine Verbindungsanordnung mit einem Schichtaufbau wie in 1 dargestellt, die einem Biegetest unterzogen worden ist.
  • 1 zeigt - schematisch - ein Ausführungsbeispiel für eine Verbindungsanordnung 1 in einer Schnittdarstellung. Die Verbindungsanordnung 1 weist ein Substrat 2 auf, welches in diesem Ausführungsbeispiel durch ein keramisches Substrat gebildet ist. Das Substrat 2 weist eine elektrisch leitfähige Schicht 20 auf, welche beispielsweise durch eine Kupferkaschierung gebildet ist.
  • In einer anderen Ausführungsform kann das Substrat 2 durch ein Blech, insbesondere ein Kupferblech, gebildet sein.
  • Die Verbindungsanordnung 1 weist auch einen Halbleiterbaustein 3 auf. Der Halbleiterbaustein 3 ist in diesem Ausführungsbeispiel durch einen Transistor, insbesondere Feldeffekttransistor, gebildet. Der Halbleiterbaustein 3 weist in diesem Ausführungsbeispiel eine quaderförmige Form auf und ist als sogenannter Bare Die ausgebildet. Der Halbleiterbaustein 3 weist einen elektrischen Anschluss 4 auf, welcher zu dem Substrat 2 hinweist. Zwischen dem elektrischen Anschluss 4 und dem Substrat 2, insbesondere der elektrisch leitfähigen Schicht 20 des Substrats 2, ist ein elektrisch leitfähiges Verbindungsmittel 5 in Form eines Silberbleches oder einer Silberschicht angeordnet.
  • Das elektrisch leitfähige Verbindungsmittel 5 weist in diesem Ausführungsbeispiel eine in einer flachen Erstreckung des Verbindungsmittels 5, insbesondere zentral angeordnete, zylinderförmige Aussparung 10 auf.
  • Das Verbindungsmittel 5 weist auch drei kreisförmige Aussparungen 11, 12 und 13 auf, welche jeweils einen zueinander verschiedenen Durchmesser aufweisen und konzentrisch angeordnet sind. Die kreisförmige Aussparung 11 weist einen kleineren Durchmesser auf als die Aussparung 12, wobei die Aussparung 12 einen kleineren Durchmesser aufweist als die Aussparung 13. Zwischen der Aussparung 10 und der Aussparung 11 ist ein Höcker 8 ausgebildet. Zwischen der Aussparung 11 und der Aussparung 12 ist ein Höcker 7 ausgebildet und zwischen der Aussparung 12 und der Aussparung 13 ist ein Höcker 6 ausgebildet.
  • Das in 1 in einer Schnittdarstellung dargestellte Verbindungsmittel 5 weist auch einen zum Höcker 8 spiegelsymmetrisch angeordneten Höcker 16, einen zum Höcker 7 spiegelsymmetrisch angeordneten Höcker 17 und einen zum Höcker 6 spiegelsymmetrisch angeordneten Höcker 18 auf. Die Symmetrieachse der zuvor beschriebenen spiegelsymmetrischen Anordnung der Höcker 16, 17 und 18 verläuft in diesem Ausführungsbeispiel durch ein Zentrum der zylinderförmigen Aussparung 10.
  • Dargestellt ist auch eine Presse 14, welche ausgebildet ist, den Halbleiterbaustein 3 mit einer Anpresskraft 15 gegen das Verbindungsmittel 5 zu pressen.
  • Die Aussparungen 10, 11, 12 und 13 weisen jeweils eine Tiefe 41 auf, welche in diesem Ausführungsbeispiel tiefer, insbesondere um ein Vielfaches tiefer ist als eine Breite 42 der Aussparungen 11, 12 und 13. Die Breite der Aussparung 10, insbesondere ein Durchmesser der zylinderförmigen Aussparung 10, beträgt in diesem Ausführungsbeispiel das 1,5-Fache der Tiefe 41 der Aussparung 10.
  • Wenn mittels der Presse 14 die Presskraft 15 auf den Halbleiterbaustein 3 einwirkt, so wird das Verbindungsmittel 5 mit der Presskraft 15 gegen das Substrat 2 gepresst.
  • Die Verbindungsanordnung 1 wird dabei auf eine Temperatur von etwa 300 Grad Celsius erwärmt. Das Verbindungsmittel 5 kann dann durch die Einwirkung von Temperatur- und Anpressdruck mittels des sogenannten Thermokompressionsbondens schmelzen und mit dem elektrischen Anschluss 4 des elektrischen Halbleiterbausteins 3 und der elektrisch leitfähigen Schicht 20 des Substrats 2 eine stoffschlüssige elektrisch leitende Verbindung ausbilden.
  • 2 zeigt eine Aufsicht auf das in 1 dargestellte Verbindungsmittel 5. Dargestellt ist die zentral angeordnete zylinderförmige Aussparung 10, die kreisförmigen, in diesem Ausführungsbeispiel hohlzylinderförmigen Aussparungen 11, 12 und 13, welche wie bereits in 1 beschrieben konzentrisch zueinander angeordnet sind.
  • Dargestellt ist auch eine Schnittlinie 40 zu der in 1 dargestellten Schnittdarstellung. Von der Schnittlinie 14 sind die Aussparungen 10, 11, 12 und 13 und die Höcker 6, 7, 8, 16, 17 und 18 angeschnitten.
  • Das Verbindungsmittel 5 weist auch radial nach außen weisende, in diesem Ausführungsbeispiel gerade rinnenförmige Aussparungen 30, 31, 32, 33, 34 und 35 ausgebildet. Die Aussparungen 32 und 33 weisen in jeweils zueinander entgegengesetzte Richtungen und schließen einen Winkel von 180 Grad zwischeneinander ein. Die Aussparungen 31 und 34 weisen jeweils in sogenannte entgegengesetzte Richtungen und schließen einen Winkel von 180 Grad zwischeneinander ein. Die Aussparungen 34 und 32 schließen einen Winkel von 45 Grad zwischeneinander ein. Die Aussparungen 30 und 35 weisen in zueinander entgegengesetzte Richtungen und schließen einen Winkel von 180 Grad zwischeneinander ein. Die Aussparungen 30 und 34 schließen einen Winkel von 90 Grad zwischeneinander ein.
  • Mittels der radial nach außen weisenden Aussparungen 30, 31, 32, 33, 34 und 35, und den kreisförmigen Aussparungen 10, 11, 12 und 13 können thermomechanische Spannungen, welche bei Temperaturänderungen des Verbindungsmittels 5 beim Betrieb der Verbindungsanordnung, insbesondere beim elektrischen Betrieb des Halbleiterbausteins 3 auftreten können, reduziert werden.
  • Die Fläche der Höcker des Verbindungsmittels 5 ist dabei - wie in 2 gezeigt - radial nach außen abnehmend ausgebildet. So können die Höcker radial nach außen angeordneten Höcker nach außen hin zunehmend mehr Scherkraft - insbesondere durch schwenkende elastische Verformung - aufnehmen, wobei die Schweißverbindung zum Anschluss des Halbleiterbausteins hin und zum Substrat hin unversehrt bleibt und nicht abreißt.
  • 3 zeigt ein Ausführungsbeispiel für eine Verbindungsanordnung 21, bei der die Verbindungsanordnung 21, umfassend ein Substrat 22, ein Verbindungsmittel 29 und ein Halbleiterbaustein 23 gemeinsam einem Biegetest unterzogen worden sind. Die Verbindungsanordnung 21 ist dabei in einer Schnittdarstellung dargestellt. Sichtbar ist, dass sämtliche Höcker, wie die Höcker 27 und 28, wo beide Höcker 27 zwischen zwei Aussparungen 24 und 25 und der Höcker 28 zwischen der Aussparung 25 und einer weiteren Aussparung 26 angeordnet ist, mit dem Halbleiterbaustein 23 während des Verbiegens der Verbindungsanordnung 21 verbunden bleiben. Das wird auch dadurch deutlich, dass der Halbleiterbaustein 23 entlang seiner in der Schnittdarstellung in 3 dargestellten Längserstreckung gleichmäßig zerbricht.
  • Die Verbindung des Halbleiterbausteins 23 mit dem Substrat 22 mittels Thermokompression, mittels des Höckers und Aussparungen aufweisenden Verbindungsmittels 29 bewirkt vorteilhaft eine sich über die gesamte Fläche des Halbleiterbausteins 23 erstreckende, gute stoffschlüssige Anbindung an das Verbindungsmittel 29 und somit auch an das Substrat 22.

Claims (9)

  1. Verbindungsanordnung (1, 21) umfassend ein Substrat (2, 22) und einen Halbleiterbaustein (3, 23) wobei der Halbleiterbaustein (3, 23) einen elektrischen Anschluss (4) aufweist, der durch einen Oberflächenbereich des Halbleiterbausteins (3, 23) gebildet ist, wobei der Anschluss (4) mit dem Substrat (2, 22) mittels eines elektrisch leitfähigen Verbindungsmittels (5, 29) stoffschlüssig verbunden ist, wobei das Verbindungsmittel (5, 29) eine Silberschicht ist, in der zu dem Anschluss (4) weisende Höcker (6, 7, 8, 16, 17, 18) und zwischen den Höckern (6, 7, 8, 16, 17, 18) ausgebildete Aussparungen (10, 11, 12, 13, 30, 31, 32, 33, 34, 35) ausgebildet sind und der Halbleiterbaustein (3, 23) und das Substrat (2, 22) mittels Thermokompressionsbonden miteinander verbunden sind, dadurch gekennzeichnet, dass ein durch die Höcker (6, 7, 8, 16, 17, 18) jeweils gebildeter Flächenbereich wenigstens auf einem Radialabschnitt nach außen hin abnehmend ausgebildet ist.
  2. Verbindungsanordnung (1, 21) nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35) jeweils durch sich längserstreckende Rinnen gebildet sind.
  3. Verbindungsanordnung (1, 21) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Tiefe (41) der Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35) größer ist als eine Breite (42) der Aussparungen.
  4. Verbindungsanordnung (1, 21) nach Anspruch 3, dadurch gekennzeichnet, dass eine Tiefe (41) der Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35) um mindestens das zehnfache größer ist als eine Breite (42) der Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35).
  5. Verbindungsanordnung (1, 21) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Aussparungen (10, 11, 12, 13, 30, 31, 32, 33, 34, 35) mittels Laserstrahlen erzeugt sind.
  6. Verbindungsanordnung (1, 21) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens ein Teil der Aussparungen (30, 31, 32, 33, 34, 35) sich in der flachen Erstreckung des Verbindungsmittels (5, 29) radial nach außen zu einem Rand eines durch das Verbindungsmittel (5, 29) gebildeten Flächenbereich hin erstrecken.
  7. Verbindungsanordnung (1, 21) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine ringförmige Aussparung (11, 12, 13) in dem Verbindungsmittel (5, 29) ausgebildet ist.
  8. Verbindungsanordnung (1, 21) nach Anspruch 7, dadurch gekennzeichnet, dass wenigstens zwei Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35) durch insbesondere konzentrische Ringe mit zueinander verschiedenem Durchmesser gebildet sind, wobei eine der zwei Aussparungen mit einem größeren Durchmesser die Aussparung (11, 12, 13) mit kleinerem Durchmesser umschließt.
  9. Verfahren zum Verschweißen eines Halbleiterbausteins (3, 23) mit einem Substrat (2, 21), bei dem auf dem Substrat (2, 21) eine Silberschicht ausgebildet wird, und in einem Verfahrensschritt in der Silberschicht zu dem Anschluss weisende Höcker und zwischen den Höckern (6, 7, 8, 16, 17, 18) ausgebildete Aussparungen (11, 12, 13, 30, 31, 32, 33, 34, 35) erzeugt werden, und in einem weiteren Schritt ein elektrischer Anschluss des Halbleiterbausteins auf die Silberschicht gelegt und mit dem Substrat mittels Thermokompression verbondet wird, wobei ein durch die Höcker (6, 7, 8, 16, 17, 18) jeweils gebildeter Flächenbereich wenigstens auf einem Radialabschnitt nach außen hin abnehmend ausgebildet wird.
DE102013219990.2A 2013-10-02 2013-10-02 Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren Active DE102013219990B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102013219990.2A DE102013219990B4 (de) 2013-10-02 2013-10-02 Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013219990.2A DE102013219990B4 (de) 2013-10-02 2013-10-02 Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren

Publications (2)

Publication Number Publication Date
DE102013219990A1 DE102013219990A1 (de) 2015-04-23
DE102013219990B4 true DE102013219990B4 (de) 2022-01-13

Family

ID=52775017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013219990.2A Active DE102013219990B4 (de) 2013-10-02 2013-10-02 Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren

Country Status (1)

Country Link
DE (1) DE102013219990B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT231568B (de) 1962-02-03 1964-02-10 Siemens Ag Halbleiteranordnung
US3153581A (en) 1960-11-21 1964-10-20 Tektronix Inc Large area connection for semiconductors and method of making
US4257156A (en) 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
DE10003671A1 (de) 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
US20100275989A1 (en) 2009-05-02 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3153581A (en) 1960-11-21 1964-10-20 Tektronix Inc Large area connection for semiconductors and method of making
AT231568B (de) 1962-02-03 1964-02-10 Siemens Ag Halbleiteranordnung
US4257156A (en) 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
DE10003671A1 (de) 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
US20100275989A1 (en) 2009-05-02 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
DE102013219990A1 (de) 2015-04-23

Similar Documents

Publication Publication Date Title
DE112015004770B4 (de) Leistungsmodul
DE3009295A1 (de) Halbleiterbaustein
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
EP3685025B1 (de) Elektrisch beheizbare heizscheibe für die abgasnachbehandlung
DE102004024643A1 (de) Werkstückteilungsverfahren unter Verwendung eines Laserstrahls
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102013111016A1 (de) Vereinzelungsverfahren
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
DE102006025868A1 (de) Bonddraht und Bondverbindung mit einem Bonddraht
DE102013105528A1 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013104055A1 (de) Basissubstrat, Metall-Keramik-Substrat hergestellt aus einem Basissubstrat sowie Verfahren zum Herstellen eines Basissubstrates
DE102017115879B4 (de) Verfahren zur Herstellung eines leistungselektronischen Submoduls mittels eines Schweißenverfahrens
DE112010005383B4 (de) Halbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2019243327A1 (de) Diodenlaseranordung und verfahren zum herstellen einer diodenlaseranordnung
DE102013219990B4 (de) Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
WO2019243322A1 (de) Diodenlaseranordnung und verfahren zum herstellen einer diodenlaseranordnung
DE69934063T2 (de) Aluminium-Elektrolytkondensator und Herstellungsverfahren
CH705035B1 (de) Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.
DE102012221396A1 (de) Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich
DE102010038130B4 (de) Dickdraht-Bondanordnung und Verfahren zum Herstellen
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final