DE102013114472A1 - Verfahren zur Herstellung einer Chipanordnung und Chipanordnung - Google Patents

Verfahren zur Herstellung einer Chipanordnung und Chipanordnung

Info

Publication number
DE102013114472A1
DE102013114472A1 DE201310114472 DE102013114472A DE102013114472A1 DE 102013114472 A1 DE102013114472 A1 DE 102013114472A1 DE 201310114472 DE201310114472 DE 201310114472 DE 102013114472 A DE102013114472 A DE 102013114472A DE 102013114472 A1 DE102013114472 A1 DE 102013114472A1
Authority
DE
Germany
Prior art keywords
chip
metal structure
example
carrier
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310114472
Other languages
English (en)
Inventor
Petteri Palm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US13/721,337 priority Critical patent/US8956918B2/en
Priority to US13/721,337 priority
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013114472A1 publication Critical patent/DE102013114472A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009Pre-treatment of the connector or the bonding area
    • H01L2224/8203Reshaping, e.g. forming vias
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

Ein Verfahren (200) zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen kann folgende Schritte aufweisen: Anordnen eines Chips auf einem Träger innerhalb einer Öffnung einer Metallstruktur, die über dem Träger angeordnet ist (202), Befestigen des Chips an der Metallstruktur (204), Entfernen des Trägers, um dadurch mindestens einen Kontakt des Chips freizulegen (206), und Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur (208).

Description

  • Verschiedene Ausführungsformen betreffen ein Verfahren zur Herstellung einer Chipanordnung und eine Chipanordnung.
  • Chipanordnungen, beispielsweise Chipgehäuse, können mindestens einen Chip (oder Einzelchip) aufweisen, der mit einer Kernschicht eingerichtet ist (beispielsweise in die Kernschicht, z. B. eine Metallkernschicht, eingebettet ist). Chipanordnungen können zusätzlich mindestens eine passive Komponente (beispielsweise einen Widerstand und/oder einen Kondensator und/oder einen Induktor) aufweisen, welche mit der Kernschicht eingerichtet ist (beispielsweise darin eingebettet ist). Die Kernschicht kann eine elektrische und/oder thermische Verbindung zu dem mindestens einen Chip (oder Einzelchip) und/oder der mindestens einen passiven Komponente bereitstellen. Es können neue Wege für die Herstellung von Chipanordnungen erforderlich sein.
  • Ein Verfahren zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen kann folgende Schritte aufweisen: Anordnen eines Chips auf einem Träger innerhalb einer Öffnung einer Metallstruktur, die über dem Träger angeordnet ist, Befestigen des Chips an der Metallstruktur, Entfernen des Trägers, um dadurch mindestens einen Kontakt des Chips freizulegen, und Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur einen Galvanisierprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Galvanisierprozess einen von einer stromlosen Galvanisierprozess und einem elektrochemischen Galvanisierprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der mindestens eine Kontakt des Chips über mindestens einer von einer Vorderseite und einer Rückseite des Chips angeordnet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur folgende Schritte aufweisen: Bilden einer Galvanisiermaske über zumindest einem Teil des Chips und über einem ersten Teil einer Fläche der Metallstruktur, wobei der mindestens eine Kontakt des Chips und ein zweiter Teil der Fläche der Metallstruktur von der Galvanisiermaske frei sein können, und Galvanisieren einer elektrisch leitenden Schicht über dem mindestens einen Kontakt des Chips und dem zweiten Teil der Fläche der Metallstruktur unter Verwendung der Galvanisiermaske als Maske.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur folgende Schritte aufweisen: Abscheiden eines elektrisch leitenden Materials über dem mindestens einen Kontakt des Chips und der Metallschicht und Strukturieren des elektrisch leitenden Materials.
  • Gemäß einer oder mehreren Ausführungsformen kann die Fläche der Metallstruktur mindestens eine von einer Vorderseite und einer Rückseite der Metallstruktur aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur ferner folgenden Schritt aufweisen: Entfernen der Galvanisiermaske von dem Teil des Chips und dem ersten Teil der Fläche der Metallstruktur nach dem Galvanisieren der elektrisch leitenden Schicht.
  • Gemäß einer oder mehreren Ausführungsformen kann das Entfernen der Galvanisiermaske einen Abziehprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur ferner folgenden Schritt aufweisen: Strukturieren der elektrisch leitenden Schicht.
  • Gemäß einer oder mehreren Ausführungsformen kann das Strukturieren der elektrisch leitenden Schicht einen Ätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Anordnen des Chips auf dem Träger innerhalb der Öffnung der über dem Träger angeordneten Metallstruktur folgende Schritte aufweisen: Bereitstellen der über einer Fläche des Trägers angeordneten Metallstruktur, Bilden der Öffnung in einem Teil der Metallstruktur, um einen Teil der Fläche des Trägers freizulegen, und Anordnen des Chips innerhalb der Öffnung der Metallstruktur und über dem Teil der Fläche des Trägers, der freigelegt wurde.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der Öffnung in dem Teil der Metallstruktur zum Freilegen des Teils der Fläche des Trägers einen Ätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Ätzprozess einen selektiven Ätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der Öffnung in dem Teil der Metallstruktur zum Freilegen des Teils der Fläche des Trägers folgende Schritte aufweisen: Bilden einer Ätzmaske über einer Fläche der Metallstruktur und Ätzen des Teils der Metallstruktur zum Freilegen des Teils der Fläche des Trägers unter Verwendung der Ätzmaske als Maske.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der Öffnung in dem Teil der Metallstruktur zum Freilegen des Teils der Fläche des Trägers ferner folgenden Schritt aufweisen: Entfernen der Ätzmaske von der Fläche der Metallstruktur.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der Ätzmaske über der Fläche der Metallstruktur folgende Schritte aufweisen: Abscheiden eines Resistmaterials über der Fläche der Metallstruktur und Strukturieren des Resistmaterials.
  • Gemäß einer oder mehreren Ausführungsformen kann das Strukturieren des Resistmaterials einen Lithographieprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Anordnen des Chips innerhalb der Öffnung der Metallstruktur und über dem Teil der Fläche des Trägers, der freigelegt wurde, folgende Schritte aufweisen: Anordnen eines Klebstoffs über dem Teil der Fläche des Trägers, der freigelegt wurde, und Anordnen des Chips über dem Klebstoff.
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff ein nicht leitendes Material aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff eine nicht leitende Paste aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Anordnen des Chips innerhalb der Öffnung der Metallstruktur und über dem Teil der Fläche des Trägers, der freigelegt wurde, ferner folgenden Schritt aufweisen: Erwärmen des Klebstoffs nach dem Anordnen des Chips über dem Klebstoff.
  • Gemäß einer oder mehreren Ausführungsformen kann das Erwärmen des Klebstoffs einen Härtungsprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Anordnen des Chips auf dem Träger innerhalb der Öffnung der über dem Träger angeordneten Metallstruktur ferner folgenden Schritt aufweisen: Aufrauen der Metallstruktur und des Teils der Fläche des Trägers, der freigelegt wurde.
  • Gemäß einer oder mehreren Ausführungsformen kann das Aufrauen der Metallstruktur und des Teils der Fläche des Trägers, der freigelegt wurde, einen Ätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Aufrauen der Metallstruktur und des Teils der Fläche des Trägers, der freigelegt wurde, einen Mikroätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Befestigen des Chips an der Metallstruktur folgenden Schritt aufweisen: Bilden einer Isolierschicht über dem Chip und der Metallstruktur, wobei die Isolierschicht die Öffnung der Metallstruktur füllt.
  • Gemäß einer oder mehreren Ausführungsformen kann das Befestigen des Chips an der Metallstruktur folgende Schritte aufweisen: Anordnen einer Isolierschicht zwischen einer leitenden Schicht und dem Chip und der über dem Träger angeordneten Metallstruktur und Anwenden von Wärme und Druck zum Verschmelzen der leitenden Schicht, der Isolierschicht und des Chips und der über dem Träger angeordneten Metallstruktur.
  • Gemäß einer oder mehreren Ausführungsformen kann die Isolierschicht die Öffnung der Metallstruktur füllen und über dem Chip und der Metallstruktur angeordnet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Befestigen des Chips an der Metallstruktur ferner folgende Schritte aufweisen: Entfernen eines Teils der leitenden Schicht nach dem Verschmelzen der Metallschicht, der Isolierschicht und des Chips und der über dem Träger angeordneten Metallstruktur.
  • Gemäß einer oder mehreren Ausführungsformen kann die leitende Schicht einen zweiten Träger und eine über dem zweiten Träger angeordnete Metallschicht aufweisen, wobei eine Fläche der Metallschicht der Isolierschicht zugewandt sein kann und wobei das Entfernen des Teils der leitenden Schicht das Entfernen des zweiten Trägers von der Metallschicht auf weisen kann.
  • Gemäß einer oder mehreren Ausführungsformen kann das Entfernen des Trägers zum Freilegen mindestens eines Kontakts des Chips folgende Schritte aufweisen: Entfernen des Trägers vom Chip und von der Metallstruktur und Bilden mindestens einer zweiten Öffnung zum Freilegen des mindestens einen Kontakts des Chips.
  • Gemäß einer oder mehreren Ausführungsformen kann das Entfernen des Trägers vom Chip und von der Metallstruktur einen Ätzprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zweite Öffnung in einer Isolierschicht gebildet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zweite Öffnung in einem Klebstoff gebildet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der mindestens einen zweiten Öffnung zum Freilegen des mindestens einen Kontakts des Chips mindestens einen von einem Bohrprozess, einem Plasmabehandlungsprozess und einem chemischen Behandlungsprozess aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur ein Material aufweisen, das selektiv zu einem Material des Trägers entfernbar ist.
  • Gemäß einer oder mehreren Ausführungsformen kann der Träger ein Metall oder eine Metalllegierung aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Träger Aluminium oder eine Aluminiumlegierung aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur Kupfer oder eine Kupferlegierung aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Dicke des Trägers im Bereich von etwa 40 μm bis etwa 200 μm liegen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Dicke der Metallstruktur im Bereich von etwa 50 μm bis etwa 100 μm liegen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Isolierschicht mindestens eines von einem Prepreg- und einem Harzmaterial aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Verfahren zur Herstellung einer Chipanordnung bereitgestellt werden. Gemäß einer oder mehreren Ausführungsformen kann das Verfahren folgende Schritte aufweisen: Bereitstellen einer über einem Träger angeordneten Metallstruktur, Bilden mindestens einer ersten Öffnung in der Metallstruktur, um einen Teil des Trägers freizulegen, Anordnen mindestens eines Chips innerhalb der mindestens einen ersten Öffnung, wobei eine Klebstoffschicht den mindestens einen Chip an dem Teil des Trägers, der freigelegt wurde, anbringt, Bilden einer Isolierschicht über dem mindestens einen Chip und der Metallstruktur, wobei die Isolierschicht die mindestens eine erste Öffnung füllt, Bilden mindestens einer zweiten Öffnung in mindestens einer von der Isolierschicht und der Klebstoffschicht, um zumindest einen von einem Teil des mindestens einen Chips und einem Teil der Metallstruktur freizulegen, und Galvanisieren einer elektrisch leitenden Schicht über dem Teil des mindestens einen Chips und dem Teil der Metallstruktur, der freigelegt wurde.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Chipanordnung bereitgestellt werden. Gemäß einer oder mehreren Ausführungsformen kann die Chipanordnung Folgendes aufweisen: einen Chip, der innerhalb einer Öffnung einer Metallstruktur angeordnet ist, wobei mindestens ein Kontakt des Chips elektrisch mit der Metallstruktur verbunden ist und wobei eine Fläche des Chips zumindest im Wesentlichen mit einer Fläche der Metallstruktur abschließt.
  • In der Zeichnung bezeichnen gleiche Bezugszahlen im Allgemeinen in den verschiedenen Ansichten die gleichen Teile. Die Zeichnung ist nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf die Erläuterung der Grundgedanken der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgende Zeichnung beschrieben. Es zeigen:
  • 1A bis 1G ein herkömmliches Verfahren zur Herstellung einer Chipanordnung,
  • 2 ein Verfahren zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen,
  • 3A bis 3O verschiedene Ansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen,
  • 4A bis 4O verschiedene Ansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen,
  • 5 eine Chipanordnung gemäß verschiedenen Ausführungsformen und
  • 6A und 6B Schnittansichten von Chipanordnungen gemäß verschiedenen Ausführungsformen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die anliegende Zeichnung, in der zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. Diese Ausführungsformen werden in ausreichenden Einzelheiten beschrieben, um es Fachleuten zu ermöglichen, die Erfindung zu verwirklichen. Andere Ausführungsformen können verwendet werden, und strukturelle, logische und elektrische Änderungen können daran vorgenommen werden, ohne vom Schutzumfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen einander nicht notwendigerweise aus, weil einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Verschiedene Ausführungsformen werden für Strukturen oder Vorrichtungen beschrieben, und verschiedene Ausführungsformen werden für Verfahren beschrieben. Es sei bemerkt, dass eine oder mehrere (beispielsweise alle) Ausführungsformen, die in Zusammenhang mit Strukturen oder Vorrichtungen beschrieben werden, gleichermaßen auf die Verfahren angewendet werden können und umgekehrt.
  • Das Wort ”als Beispiel dienend” soll hier ”als ein Beispiel, ein Fall oder eine Veranschaulichung dienend” bedeuten. Alle hier als ”als Beispiel dienend” beschriebenen Ausführungsformen oder Entwürfe sollen nicht unbedingt als gegenüber anderen Ausführungsformen oder Entwürfen bevorzugt oder vorteilhaft ausgelegt werden.
  • Das hier zur Beschreibung der Bildung eines Merkmals, beispielsweise einer Schicht, ”über” einer Seite oder Fläche verwendete Wort ”über” kann verwendet werden, um anzugeben, dass das Merkmal, beispielsweise die Schicht, ”direkt auf”, beispielsweise in direktem Kontakt mit der betreffenden Seite oder Fläche, gebildet werden kann. Das hier zur Beschreibung der Bildung eines Merkmals, beispielsweise einer Schicht, ”über” einer Seite oder Fläche verwendete Wort ”über” kann verwendet werden, um anzugeben, dass das Merkmal, beispielsweise die Schicht, ”indirekt auf” der betreffenden Seite oder Fläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite oder Fläche und der gebildeten Schicht angeordnet sind.
  • Gleichermaßen kann das Wort ”Abdeckung”, das hier verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen Merkmal angeordnet ist, beispielsweise eine Schicht, welche eine Seite oder Fläche ”bedeckt”, verwendet werden, um anzugeben, dass das Merkmal, beispielsweise die Schicht, über der angesprochenen Seite oder Fläche und in direktem Kontakt damit angeordnet werden kann. Das Wort ”Abdeckung”, das hier verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen Merkmal angeordnet ist, beispielsweise eine Schicht, welche eine Seite oder Fläche ”bedeckt”, kann verwendet werden, um anzugeben, dass das Merkmal, beispielsweise die Schicht, über und in indirekten Kontakt mit der angesprochenen Seite oder Fläche angeordnet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der angesprochenen Seite oder Fläche und der bedeckenden Schicht angeordnet sind.
  • Die Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” und/oder ”verbunden” und/oder ”elektrisch verbunden”, die hier verwendet werden, um zu beschreiben, dass ein Merkmal mit mindestens einem anderen angesprochenen Merkmal verbunden ist, sollen nicht bedeuten, dass das Merkmal und das mindestens eine andere angesprochene Merkmal direkt miteinander gekoppelt oder verbunden sein müssen, sondern es können zwischenstehende Merkmale zwischen dem Merkmal und mindestens einem anderen angesprochenen Merkmal bereitgestellt sein.
  • Richtungsterminologie, wie beispielsweise ”obere”, ”untere”, ”oben”, ”unten”, ”links”, ”rechts” usw., können mit Bezug auf die Orientierung der beschriebenen Figur (der beschriebenen Figuren) verwendet werden. Weil Komponenten der Figur (der Figuren) in einer Anzahl verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist in keiner Weise einschränkend. Es ist zu verstehen, dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der Erfindung abzuweichen.
  • Moderne Chipanordnungen (oder Einzelchipanordnungen), beispielsweise Chipgehäuse (oder Einzelchipgehäuse), können dünne planare Gehäuse aufweisen, die eine dreidimensionale Stapelung ermöglichen können. Eingebettete Chipgehäuse (oder Einzelchipgehäuse) können in dieser Hinsicht besonders nützlich sein. Die Herstellung einer Chipanordnung (oder Einzelchipanordnung) kann die Bildung einer elektrisch leitenden Verbindung zwischen einer Kernschicht (beispielsweise einer Metallkernschicht, zum Beispiel eines Leiterrahmens) und dem Chip (oder Einzelchip) erfordern. Die Herstellung einer Chipanordnung (oder Einzelchipanordnung) kann zusätzlich die Bildung einer elektrisch leitenden Verbindung zwischen der Kernschicht und mindestens einer passiven Komponente (beispielsweise einem Kondensator, einem Widerstand und/oder einem Induktor) erfordern.
  • Die 1A bis 1G zeigen ein herkömmliches Verfahren zur Herstellung einer Chipanordnung.
  • 1A zeigt eine Schnittansicht 100 einer Chipanordnung mit einem Leiterrahmen 102 und einem Chip 104 (oder Einzelchip). Der Chip 104 (oder Einzelchip) kann eine Vorderseite 104a und eine Rückseite 104b aufweisen. Eine Metallisierungsschicht 104c kann auf der Rückseite 104b des Chips 104 gebildet sein, und mindestens ein Kontakt 104d (beispielsweise eine Bondkontaktstelle) kann auf der Vorderseite 104a des Chips 104 gebildet sein. Der Chip 104 kann durch einen Bondprozess (durch Pfeile 100a angegeben), der bei einer Temperatur im Bereich von etwa 200°C bis etwa 350°C ausgeführt werden kann, an den Leiterrahmen 102 gebondet werden.
  • Wie in 1B in einer Ansicht 101 dargestellt ist, kann eine Fläche des Leiterrahmens 102 (beispielsweise eines Kupferleiterrahmens) aufgeraut werden (beispielsweise durch einen Mikroätzprozess), um beispielsweise die Haftung nachfolgender Schichten zu fördern, die über dem Chip 104 und/oder dem Leiterrahmen 102 gebildet werden können.
  • Wie in 1C in einer Ansicht 103 dargestellt ist, kann der Chip 104 inspiziert (beispielsweise optisch inspiziert) werden, um eine relative räumliche Verschiebung zwischen benachbarten Chips 104 (oder Einzelchips), die an den Leiterrahmen 102 gebondet sind, zu messen und/oder zu berechnen. Beispielsweise können der Chip 104 auf der linken Seite und der Chip 104 auf der rechten Seite durch eine Vorrichtung 103a inspiziert (beispielsweise optisch inspiziert) werden, und die relative Position zwischen dem linken Chip 104 und dem rechten Chip 104 kann berechnet werden.
  • Wie in 1D in einer Ansicht 105 dargestellt ist, kann eine Auflage 105a über dem Chip 104 und dem Leiterrahmen 102 gebildet werden. Die Auflage 105a kann eine strukturierte Prepreg-Schicht 106, eine Isolierschicht 108 (beispielsweise ein Harz und/oder einen nicht gehärteten Prepreg) und eine leitende Schicht 110 aufweisen. Die strukturierte Prepreg-Schicht 106 kann über dem Leiterrahmen 102 angeordnet werden (beispielsweise direkt darüber angeordnet werden). Die strukturierte Prepreg-Schicht 106 kann dafür ausgelegt sein, einen Zwischenraum zwischen benachbarten an den Leiterrahmen 102 gebondeten Chips 104 zu belegen. Beispielsweise kann die strukturierte Prepreg-Schicht 106, wie in 1D dargestellt ist, den Zwischenraum zwischen dem Chip 104 auf der linken Seite und dem Chip 104 auf der rechten Seite belegen. Zusätzlich kann die strukturierte Prepreg-Schicht 106 dafür ausgelegt sein, einen Zwischenraum zwischen einem Chip 104 und einer Kante eines Leiterrahmens 102 zu belegen, wie in 1D dargestellt ist. Die Isolierschicht 108 kann über der strukturierten Prepreg-Schicht 106 angeordnet sein, und die leitende Schicht 110 kann über der Isolierschicht 108 angeordnet sein, wie in 1D dargestellt ist.
  • Wärme und/oder Druck (durch einen Pfeil 105b angegeben) kann auf die Auflage 105a und den Leiterrahmen 102 angewendet werden, um den strukturierten Prepreg 106, die Isolierschicht (beispielsweise aus Harz) 108 und die leitende Schicht 110 an den Leiterrahmen 102 und den Chip 104 zu bonden (beispielsweise durch Laminieren). Das Bonden der Auflage 105a (beispielsweise durch Laminieren) kann über mehreren Leiterrahmen 102 gleichzeitig ausgeführt werden. Beispielsweise können bei der BLADE-Herstellung acht Leiterrahmen 102 gleichzeitig laminiert werden, und jeder Leiterrahmen kann durch eine Schablone, welche in die Auflage 105a aufgenommen sein kann, mit einem anderen Leiterrahmen verbunden werden.
  • Wie in 1E in einer Ansicht 107 dargestellt ist, können Kontaktlöcher 112 in der leitenden Schicht 110 gebildet werden (beispielsweise durch einen Ätzprozess).
  • Wie in 1F in einer Ansicht 109 dargestellt ist, können die Kontaktlöcher 112 erweitert werden, um einen Teil des Leiterrahmens 102 und/oder einen Teil des Chips 104 freizulegen. Beispielsweise können die Kontaktlöcher 112, wie in 1F dargestellt ist, erweitert werden, um zumindest einen Kontakt 104c (beispielsweise eine Bondkontaktstelle) des Chips 104 freizulegen. Die Kontaktlöcher 112 können durch einen Bohrprozess, beispielsweise einen Laserbohrprozess, erweitert werden,
  • Wie in 1G in einer Ansicht 111 dargestellt ist, können die Kontaktlöcher 112 mit einem leitenden Material 114 (beispielsweise Kupfer oder einer Kupferlegierung oder einem anderen geeigneten Metall oder einer anderen geeigneten Metalllegierung, wie beispielsweise Wolfram) gefüllt werden. Das leitende Material 114 kann, beispielsweise durch Ätzen, anschließend strukturiert werden (beispielsweise mit einem Muster versehen werden).
  • Das herkömmliche Verfahren zur Herstellung einer in 1A bis 1G dargestellten Chipanordnung kann an unerwünschten Effekten leiden. Beispielsweise kann das Bonden des Chips 104 an den Leiterrahmen 102 (beispielsweise eine dicke Kupferschicht), wie beispielsweise in 1A dargestellt ist, bei hohen Temperaturen ausgeführt werden (beispielsweise im Bereich von etwa 200°C bis etwa 350°C).
  • Hohe Bondtemperaturen können ein Verziehen des Leiterrahmens 102 bewirken. Wenngleich erwähnt werden kann, dass ein dickerer Leiterrahmen 102 die durch die hohen Bondtemperaturen hervorgerufene Verziehung verringern kann, kann die Verwendung eines dickeren Leiterrahmens 102 zu höheren Materialkosten (BOM) führen.
  • Hohe Bondtemperaturen können zu einer Diskrepanz des Wärmeausdehnungskoeffizienten (CTE) zwischen dem Chip 104 und dem Leiterrahmen 102 führen. Dementsprechend kann die unter Verwendung des in 1A bis 1G dargestellten Verfahrens hergestellte Chipanordnung an hohen restlichen mechanischen Spannungen leiden, welche das Betriebsverhalten der Chipanordnung beeinträchtigen können.
  • Hohe Bondtemperaturen können auch zu einem hohen Risiko eines durch Kupfersilizide, die während des Bondprozesses erzeugt werden können, hervorgerufenen Ausfalls führen.
  • Zusätzlich zu hohen Bandtemperaturen, welche die vorstehend erwähnten unerwünschten Effekte bei der Chipanordnung hervorrufen, kann der Leiterrahmen 102, auf den der Chip 104 gebondet wird, eine geringe Größe (beispielsweise etwa 165 × 68 mm2) aufweisen. Wie vorstehend beschrieben wurde, können mehrere Leiterrahmen 102 durch eine Schablone (beispielsweise eine zusätzliche PCB-Schablone), welche in die Auflage 105a aufgenommen sein kann, miteinander verbunden werden. Dies kann zu einer komplexen Auflagenstruktur und einer komplexen Leiterrahmenstruktur führen. Die komplexe Struktur kann zu einer geringen Justiergenauigkeit zwischen den mehreren Leiterrahmen führen und an nicht linearen Abmessungsänderungen leiden. Beispielsweise können kleine Änderungen der Abmessung eines Leiterrahmens 102 und/oder eines Chips 104 zu disproportionalen Änderungen der Abmessungen der Schablone und/oder der Auflage 105, die über mehreren Leiterrahmen 102 gebildet werden können, führen.
  • Weil die Chips 104 (oder die Einzelchips) ferner auf eine im Wesentlichen planare Fläche des Leiterrahmens 102 gebondet werden, kann eine Öffnung für die Chips 104 für die Auflage 105a hergestellt werden müssen. Beispielsweise kann der in 1D dargestellte strukturierte Prepreg 106, der auf die Leiterrahmen 102 und die Chips 104 laminiert ist, eine Öffnung für die Chips 104 bilden. Dementsprechend kann eine kostspielige Vorstrukturierung von Materialien (beispielsweise Prepreg 106 und/oder leitende Schichten 110 und/oder Schablone in der Auflage 105a) erforderlich sein, selbst bevor eine Laminierung gebildet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Verfahren zum Herstellen einer Chipanordnung vorgesehen sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann eine genaue Ausrichtung eines Chips auf einer Platte und/oder das Bereitstellen einer einfachen Laminationsauflage sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann das Verhindern oder eine erhebliche Verringerung der Bildung von Verbindungen (beispielsweise Kupfersiliciden), welche einen Chip beschädigen können, sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann das Verhindern oder eine erhebliche Verringerung der CTE-Diskrepanz und/oder hoher restlicher mechanischer Spannungen sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann darin bestehen, dass es nicht erforderlich ist, einen beim Laminieren verwendeten Prepreg zu strukturieren und/oder mit einer Struktur zu versehen.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann darin bestehen, dass nur eine Isolierschicht beim Laminieren verwendet werden muss.
  • Eine Wirkung einer oder mehrerer Ausführungsformen können Kosteneinsparungen hinsichtlich der Materialkosten (BOM) sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann die Herstellung einer Zwischenverbindung (beispielsweise einer metallurgischen Zwischenverbindung) zwischen einem Chip und einer Metallstruktur 302 bei einer verhältnismäßig niedrigen Temperatur sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann das Verhindern oder eine erhebliche Verringerung des Verziehens in einer Metallstruktur und/oder einem Chip sein.
  • Eine Wirkung einer oder mehrerer Ausführungsformen kann die Verwendung einfacher PCB-(gedruckte Leiterplatte)-Herstellungsprozesse zur Herstellung einer Chipanordnung (oder Einzelchipanordnung) sein.
  • 2 zeigt ein Verfahren zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen.
  • Gemäß einer oder mehreren Ausführungsformen kann das Verfahren zur Herstellung einer Chipanordnung (oder Einzelchipanordnung), beispielsweise einer eingebetteten Chipanordnung (oder Einzelchipanordnung), verwendet werden.
  • Wie in 2 dargestellt ist, kann das Verfahren 200 zur Herstellung der Chipanordnung folgende Schritte aufweisen: Anordnen eines Chips auf einem Träger- innerhalb einer Öffnung einer über dem Träger angeordneten Metallstruktur (bei 202), Befestigen des Chips an der Metallstruktur (bei 204), Entfernen des Trägers, um dabei mindestens einen Kontakt des Chips freizulegen (bei 206), und Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur (bei 208).
  • 3A bis 3O zeigen verschiedene Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Chipanordnung (oder Einzelchipanordnung) gemäß verschiedenen Ausführungsformen.
  • 3A zeigt eine Schnittansicht 300 einer über einer Fläche 304a eines Trägers 304 angeordneten Metallstruktur 302.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 eine Metallkernschicht eines Chipgehäuses (oder Einzelchipgehäuses) (beispielsweise eines eingebetteten Chipgehäuses) sein. Die Metallstruktur 302 kann beispielsweise einen elektrischen und/oder thermischen Kontakt mit einem Chip (oder Einzelchip) der Chipanordnung (oder Einzelchipanordnung) (beispielsweise in einem eingebetteten Chipgehäuse) bereitstellen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 ein Metall oder eine Metalllegierung aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann das Metall mindestens ein Metall aufweisen, das aus der folgenden Gruppe von Metallen ausgewählt ist: Kupfer, Aluminium, Nickel oder eine Legierung, die zumindest eines der vorstehend erwähnten Metalle enthält. Beispielsweise kann die Metallstruktur 302 eine Kupferkernschicht eines Chipgehäuses (oder Einzelchipgehäuses) aufweisen oder sein.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 ein Material aufweisen, das beispielsweise durch einen Galvanisierprozess aufgalvanisiert werden kann, oder daraus bestehen. Beispielsweise kann die Metallstruktur 302 gemäß einer oder mehreren Ausführungsformen Kupfer aufweisen oder daraus bestehen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 eine mehrschichtige Struktur aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann die mehrschichtige Struktur mindestens eine Schicht aufweisen, die Kupfer, Aluminium oder Nickel aufweist oder daraus besteht. Beispielsweise kann die Metallstruktur 302 eine mehrschichtige Struktur (beispielsweise ein Metallstapel) sein, der eine Kupferschicht aufweist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 ein Material aufweisen oder aus einem Material bestehen, das eine Wärmeleitfähigkeit aufweist, die größer oder gleich etwa 145 W/m/K ist, beispielsweise größer oder gleich etwa 148 W/m/K ist, beispielsweise größer oder gleich etwa 160 W/m/K ist, beispielsweise größer oder gleich etwa 200 W/m/K ist, wenngleich auch andere Werte gemäß anderen Ausführungsformen möglich sein können.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallstruktur 302 eine dicke Metallschicht sein, die zumindest ein Teil einer dicken Metallkernschicht eines Chipgehäuses (oder Einzelchipgehäuses) (beispielsweise eines eingebetteten Chipgehäuses) sein kann. Gemäß einer oder mehreren Ausführungsformen kann die Dicke T1 der Metallstruktur 302 größer oder gleich etwa 30 μm, beispielsweise größer oder gleich etwa 50 μm sein und beispielsweise im Bereich von etwa 50 μm bis etwa 100 μm, beispielsweise im Bereich von etwa 60 μm bis etwa 90 μm liegen und beispielsweise etwa 80 μm betragen, wenngleich gemäß anderen Ausführungsformen auch andere Werte möglich sein können.
  • Gemäß einer oder mehreren Ausführungsformen kann der Träger 304 ein Metall oder eine Metalllegierung aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann das Metall mindestens ein Metall aufweisen, das aus der folgenden Gruppe ausgewählt ist: Aluminium, Eisen oder eine Legierung, die mindestens eines der vorstehend erwähnten Metalle enthält. Beispielsweise kann der Träger 304 eine Legierung aufweisen oder daraus bestehen, die durch Kombinieren von Eisen und mindestens einem anderen Element (beispielsweise Kohlenstoff) hergestellt ist. Beispielsweise kann der Träger 304 Stahl aufweisen oder daraus bestehen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Träger 304 eine Metallschicht (beispielsweise eine Kupferschicht) aufweisen oder daraus bestehen, die eine Beschichtung (beispielsweise eine aufgebrachte Schicht) aufweist, welche zwischen der Metallschicht und der Metallstruktur 302 angeordnet ist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Ticke T2 des Trägers 304 größer als etwa 40 μm sein, beispielsweise im Bereich von etwa 40 μm bis etwa 200 μm liegen, beispielsweise im Bereich von etwa 60 μm bis etwa 150 μm liegen, beispielsweise im Bereich von etwa 80 μm bis etwa 120 μm liegen und beispielsweise etwa 100 μm betragen, wenngleich gemäß anderen Ausführungsformen auch andere Werte möglich sein können.
  • Gemäß einer oder mehreren Ausführungsformen kann der Träger 304 beispielsweise eine Schicht (beispielsweise eine temporäre Schicht) sein, auf welcher die Metallstruktur 302 nachfolgend strukturiert und/oder geformt werden kann. Dementsprechend kann die Metallstruktur 302 gemäß einer oder mehreren Ausführungsformen ein Material aufweisen oder daraus bestehen, das selektiv zu einem Material des Trägers 304 geätzt werden kann. Beispielsweise kann das Material der Metallstruktur 302 durch einen Ätzprozess (beispielsweise einen Nassätzprozess und/oder einen Trockenätzprozess, zum Beispiel einen Plasmaätzprozess) entfernt werden, der das Material des Trägers 304 zumindest im Wesentlichen ungestört und/oder nicht entfernt lassen kann. Gemäß einem anderen Beispiel kann das Material des Trägers 304 durch einen anderen Ätzprozess (beispielsweise einen anderen Nassätzprozess und/oder einen anderen Trockenätzprozess, zum Beispiel einen anderen Plasmaätzprozess) entfernt werden, der das Material der Metallstruktur 302 zumindest im Wesentlichen ungestört und/oder nicht entfernt lassen kann.
  • Gemäß einer oder mehreren Ausführungsformen kann die über der Fläche 304a des Trägers 304 angeordnete Metallstruktur 302 eine Platte, beispielsweise eine Folie (beispielsweise eine leitende Folie) sein, die im Handel erhältlich sein kann (beispielsweise eine von Metfoils AB erhältliche Folie). Beispielsweise kann die über der Fläche 304a des Trägers 304 angeordnete Metallstruktur 302 eine Platte sein, die etwa 300 × 400 mm2 misst, welche üblicherweise als ein PCB-(gedruckte Leite platte)-Material verwendet werden kann.
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Strukturieren der Metallstruktur 302 beispielsweise unter Verwendung des Trägers 304 als eine Schicht aufweisen, worauf eine Strukturierung ausgeführt wird. Beispielsweise kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) gemäß einer oder mehreren Ausführungsformen das Bilden einer Öffnung in einem Teil der Metallstruktur 302 zum Freilegen eines Teils der Fläche 304a (beispielsweise einer oberen Fläche) des Trägers 304 aufweisen.
  • 3B und 3C zeigen Schnittansichten 301 und 303 einer Öffnung 306 (in 3C dargestellt), die in einem Teil der Metallstruktur 302 gebildet wird, um einen Teil 304b der Fläche 304a (beispielsweise einer oberen Fläche) des Trägers 304 freizulegen.
  • In 3C sind nur fünf Öffnungen 306 dargestellt, es ist jedoch zu verstehen, dass die Anzahl der Öffnungen 306 gemäß einigen Ausführungsformen beispielsweise eins, zwei, drei, vier, sechs, sieben, acht, neun, zehn, einige hundert oder sogar noch größer sein kann.
  • Wie in 3B in einer Ansicht 301 dargestellt ist, kann das Bilden der Öffnung 306 (in 3C dargestellt) in einem Teil der Metallstruktur 302 das Bilden einer Ätzmaske 308 über einer Fläche 302a (beispielsweise einer oberen Fläche) der Metallstruktur 302 aufweisen. Die Fläche 302a der Metallstruktur 302 kann eine vom Träger 304 ferne Fläche der Metallstruktur 302 sein (beispielsweise dieser abgewandt sein).
  • Gemäß einer oder mehreren Ausführungsformen kann die Ätzmaske 308 durch Abscheiden eines Resistmaterials über der Fläche 302a der Metallstruktur 302 und Strukturieren des Resistmaterials über der Fläche 302a (beispielsweise einer oberen Fläche) der Metallstruktur 302 gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann das Strukturieren des Resistmaterials einen Lithographieprozess (beispielsweise einen Photolithographieprozess) einschließen oder daraus bestehen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Ätzmaske 308 durch Galvanisieren einer Metallschicht oder einer Metalllegierungsschicht über der Fläche 302a der Metallstruktur 302 und Strukturieren (beispielsweise durch Ätzen) der über der Fläche 302a der Metallstruktur 302 aufgalvanisierten Metallschicht oder Metalllegierungsschicht über der Fläche 302a (beispielsweise einer oberen Fläche) der Metallstruktur 302 gebildet werden. Beispielsweise kann die Ätzmaske 308 durch Aufgalvanisieren von Zinn über der Fläche 302a der Metallstruktur 302 zur Bildung einer Zinnschicht und Strukturieren der Zinnschicht (beispielsweise durch Ätzen eines Teils der Zinnschicht) zur Bildung der Ätzmaske 308 gebildet werden.
  • Wie in 3C in einer Ansicht 303 dargestellt ist, kann das Bilden der Öffnung 306 in einem Teil der Metallstruktur 302 das Entfernen eines Teils der Metallstruktur 302 zum Freilegen des Teils 304b der Fläche 304a (beispielsweise einer oberen Fläche) des Trägers 304 aufweisen. Gemäß einer oder mehreren Ausführungsformen kann das Entfernen eines Teils der Metallstruktur 302 zur Bildung der Öffnung 306 einen Teil 302b der Metallstruktur 302 zurücklassen, der beispielsweise mindestens eine Seitenwand 302c aufweisen kann. Die mindestens eine Seitenwand 302c kann beispielsweise die Seitenwände 302c der Öffnung 306 bilden. Der Teil 302b der Metallstruktur 302 kann beispielsweise eine Kernschicht einer Chipanordnung (beispielsweise eines Chipgehäuses) sein.
  • Gemäß einer oder mehreren Ausführungsformen kann die Öffnung 306 durch einen Ätzprozess in einem Teil der Metallstruktur 302 gebildet werden. Wie vorstehend beschrieben wurde, kann die Metallstruktur 302 ein Material aufweisen oder aus diesem bestehen, das für ein Material des Trägers 304 selektiv ätzbar sein kann. Daher kann der zur Bildung der Öffnung 306 verwendete Ätzprozess beispielsweise ein selektiver Ätzprozess sein. Die Öffnung 306 kann durch Ätzen eines Teils der Metallstruktur 302 unter Verwendung der Ätzmaske 308 als Maske gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann die Ätzmaske 308 nach der Bildung der Öffnung 306 von der Fläche 302a der Metallstruktur 302 entfernt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann der Ätzprozess zumindest einen von einem Nassätzprozess und einem Trockenätzprozess (beispielsweise einem Plasmaätzprozess, zum Beispiel einem Bosch-Ätzprozess) oder andere geeignete Ätzprozesse aufweisen oder ein solcher Prozess sein.
  • Gemäß einer oder mehreren Ausführungsformen kann die in der Metallstruktur 302 gebildete Öffnung 306 zumindest eines von einem Loch (beispielsweise einem Durchgangsloch), einer Zerlegungsbahn, einem Kontaktloch (beispielsweise einem Mikrokontaktloch und/oder einem Durchgangskontaktloch), einer Vertiefung, einem Hohlraum und einem Graben aufweisen, wenngleich auch andere Öffnungstypen gemäß anderen Ausführungsformen möglich sein können. Beispielsweise können die Öffnungen 306A und 306B in der Metallstruktur 302 gebildete Zerlegungsbahnen sein.
  • Gemäß einer Ausführungsform kann ein Querschnitt der Öffnung 306 entlang einer in 3C dargestellten Ebene A-B beispielsweise eine Kreisform, eine rechteckige Form, eine dreieckige Form, eine ovale Form, eine quadratische Form eine polygonale Form oder eine unregelmäßige Form aufweisen, wenngleich gemäß anderen Ausführungsformen auch andere Formen möglich sein können.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Aspekt des in 3A bis 3C dargestellten Verfahrens darin bestehen, dass eine Metallkernschicht (beispielsweise eine Kupferkernschicht) oberhalb eines Trägers hergestellt (beispielsweise strukturiert) werden kann.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3A bis 3C dargestellten Verfahrens darin bestehen, dass eine verhältnismäßig große Metallmenge (beispielsweise Kupfer) (beispielsweise in der Metallstruktur 302) zur Verwendung in der Chipanordnung (oder Einzelchipanordnung) bereitgestellt werden kann, wodurch ein gutes elektrisches und thermisches Verhalten erreicht werden kann.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Aspekt des in 3A bis 3C dargestellten Verfahrens darin bestehen, dass an Stelle mehrerer Leiterrahmen 102 und einer in die Auflage 105a aufgenommenen Schablone zur Verbindung der mehreren Leiterrahmen 102 miteinander, wie in 1D, nur eine Platte erforderlich sein kann, welche den Träger 304 und die Metallstruktur 302 aufweist, um die Chipanordnung (beispielsweise ein eingebettetes Chipgehäuse) herzustellen. Daher kann eine Wirkung des in 3A bis 3C dargestellten Verfahrens in Kosteneinsparungen hinsichtlich der Materialkosten (BOM) bestehen. Eine Wirkung des in 3A bis 3C dargestellten Verfahrens kann die Bildung einer Kernschicht (beispielsweise des Teils 302b der Metallstruktur 302) durch eine geringere Anzahl von Prozessschritten als beim herkömmlichen Verfahren zur Herstellung einer Chipanordnung, wie in 1A bis 1G dargestellt ist, sein.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3A bis 3C dargestellten Verfahrens eine Entfernung von Material (beispielsweise Kupfer) von einem Teil der Metallstruktur 302 sein, der beispielsweise später eine Zerlegungsbahn sein kann (beispielsweise Öffnungen 306A und 306B).
  • Gemäß einer oder mehreren Ausführungsformen kann ein Aspekt des in 3A bis 3C dargestellten Verfahrens darin bestehen, dass eine hohe Plattengröße (beispielsweise eine 300 × 400 mm2 oder mehr, beispielsweise etwa 500 × 600 mm2 oder mehr, messende Platte, wenngleich gemäß anderen Ausführungsformen auch andere Werte möglich sein können) an Stelle des in 1A bis 1H dargestellten Leiterrahmens 102 verwendet werden kann, der beispielsweise kleiner sein kann (beispielsweise etwa 165 × 68 mm2). Daher kann eine Wirkung des in 3A bis 3C dargestellten Verfahrens eine genaue Ausrichtung eines Chips auf der Platte sein (in 3E und 3F dargestellt). Weil ferner nicht mehrere Leiterrahmen 102 wie in 1A bis 1H erforderlich sein können, kann eine Wirkung des in 3A bis 3C dargestellten Verfahrens das Bereitstellen einer einfachen Auflage sein (in 3G und 3H dargestellt).
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Aufrauen der Metallstruktur 302b und des Teils 304b der Fläche 304a des Trägers 304, der freigelegt ist, einschließen. Das Aufrauen der Metallstruktur 302b kann beispielsweise eine unebene Oberfläche auf der Fläche 302a (beispielsweise einer oberen Fläche) und/oder den Seitenwänden 302c der Metallstruktur 302b bilden. Vergleichbar kann das Aufrauen des Teils 304b der Fläche 304a des Trägers 304, der freigelegt wird, beispielsweise eine unebene Oberfläche auf dem Teil 304b der Fläche 304a des Trägers 304 bilden. Durch das Aufrauen kann beispielsweise die Haftung anschließenden Materials, das über der Fläche 302a (beispielsweise einer oberen Fläche) und/oder Seitenwänden 302c der Metallstruktur 302b und/oder dem Teil 304b der Fläche 304a des Trägers 304 gebildet werden kann (beispielsweise darüber abgeschieden und/oder darauf aufgepresst werden kann), verbessert werden.
  • 3D zeigt eine Ansicht 305, in der eine unebene Oberfläche auf der Fläche 302a (beispielsweise einer oberen Fläche) und den Seitenwänden 302c der Metallstruktur 302b sowie auf dem Teil 304b der Fläche 304a des Trägers 304, der freigelegt ist, gebildet wird. Gemäß einer oder mehreren Ausführungsformen kann das Aufrauen der Metallstruktur 302b und des Teils 304b der Fläche 304a des Trägers 304, der freigelegt ist, einen Ätzprozess (beispielsweise einen Mikroätzprozess) aufweisen.
  • Das in 3A bis 3D dargestellte Verfahren kann zur Bildung der Öffnung 306 in einem Teil der Metallstruktur 302 verwendet werden. Nichtsdestoweniger kann gemäß einer anderen Ausführungsform die Öffnung 306 in der Metallstruktur 302 durch einen anderen Prozess als einen Ätzprozess, beispielsweise durch einen strukturierten Abscheidungsprozess und/oder einen selektiven Galvanisierprozess, gebildet werden. Beispielsweise kann der Teil 302b der Metallstruktur 302 (beispielsweise Kupfer) über dem Träger 304 (beispielsweise einem Aluminium- oder Stahlträger) selektiv abgeschieden und/oder selektiv aufgalvanisiert werden, so dass der Teil 304b der Fläche 304a (beispielsweise einer oberen Fläche) des Trägers 304 freigelegt belassen wird. Ein solcher Prozess kann zu einer Anordnung führen, die der in 3D dargestellten Anordnung ähnelt oder mit dieser identisch ist. Beispielsweise kann ein strukturiertes Resistmaterial (beispielsweise ein Photoresistmaterial) über dem Teil 304b der Fläche 304a des Trägers 304 gebildet werden und kann die Metallstruktur 302 (beispielsweise durch selektives Abscheiden und/oder selektives Galvanisieren) über einem Teil der Fläche 304a des Trägers 304 gebildet werden, der frei von dem strukturierten Resistmaterial sein kann. Mit anderen Worten kann die Metallstruktur 302 (beispielsweise durch selektives Abscheiden und/oder selektives Galvanisieren) über einem Teil der Fläche 304a des Trägers 304 gebildet werden, der nicht von dem strukturierten Resistmaterial bedeckt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Anordnen eines Chips (oder Einzelchips) innerhalb der Öffnung 306 der Metallstruktur 302b und über dem Teil 304b der Fläche 304a des Trägers 304, der freigelegt ist, aufweisen.
  • 3E und 3F zeigen Schnittansichten 307 und 309, wobei ein Chip 310 (oder Einzelchip) innerhalb der Öffnung 306 der Metallstruktur 302b und über dem Teil 304b der Fläche 304a des Trägers 304, der freigelegt ist, angeordnet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann der Chip 310 beispielsweise ein für MEMS- und/oder Logik- und/oder Speicher- und/oder Leistungsanwendungen verwendeter Chip sein.
  • Gemäß einer oder mehreren Ausführungsformen kann der Chip 310 mindestens einen Kontakt (beispielsweise einen elektrisch leitenden Kontakt) aufweisen. Gemäß einer oder mehreren Ausführungsformen kann der mindestens eine Kontakt des Chips 310 über einer Vorderseite 310a des Chips 310 angeordnet werden. Beispielsweise kann der mindestens eine Kontakt des Chips ein über der Vorderseite 310a des Chips 310 angeordneter elektrisch leitender Kontakt (beispielsweise eine Bondkontaktstelle 310c) sein. Gemäß einer oder mehreren Ausführungsformen kann der mindestens eine Kontakt des Chips 310 über einer Rückseite 310b des Chips 310 angeordnet werden. Beispielsweise kann der mindestens eine Kontakt des Chips 310 eine Metallisierungsschicht aufweisen oder sein, die beispielsweise über der Rückseite 310b des Chips 310 angeordnet werden kann. Der in 3E dargestellte Chip 310 kann beispielsweise ein für die Verwendung in Leistungsanwendungen ausgelegter Chip sein und daher mindestens einen Kontakt aufweisen, der über der Vorderseite 310a und der Rückseite 310b des Chips 310 angeordnet ist.
  • Wie in 3E in der Ansicht 307 dargestellt ist, kann das Anordnen des Chips 310 (oder Einzelchips) innerhalb der Öffnung 306 das Anordnen (beispielsweise Abscheiden und/oder Abgeben) eines Klebstoffs 312 über dem Teil 304b der Fläche 304a des Trägers 304, der freigelegt ist, aufweisen. Der Klebstoff 312 kann beispielsweise verwendet werden, um den Chip 310 (oder Einzelchip) am Träger 304 (beispielsweise einem Aluminiumträger) zu befestigen (beispielsweise temporär zu befestigen), damit der Chip 310 innerhalb der Öffnung 306 angeordnet werden kann.
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 ein nicht leitendes Material (beispielsweise eine nicht leitende Paste) aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 einen Zerlegungsbandklebstoff aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 zumindest eines von einem thermoplastischen Material (d. h. einem Material, das oberhalb einer spezifischen Temperatur gefügig und/oder verformbar sein kann und beim Kühlen in einen festen Zustand zurückkehren kann) und einem thermisch aushärtenden Material (beispielsweise einem Material, das während eines Härtungsprozesses eine irreversible chemische Bindung bildet, die beim Schmelzen aufbrechen kann und beim Kühlen nicht die Farm wiederherstellen kann) aufweisen oder daraus bestehen.
  • Wie in 3F in der Ansicht 309 dargestellt ist, kann das Anordnen des Chips 310 (oder Einzelchips) innerhalb der Öffnung 306 ferner das Anordnen des Chips 310 über dem Klebstoff 312 aufweisen. Wie in 3F dargestellt ist, kann der Chip 310 (oder Einzelchip) so innerhalb der Öffnung 306 angeordnet werden, dass die Rückseite 310b des Chips 310 der Fläche 304a des Trägers 304 zugewandt ist. Mit anderen Worten kann die Vorderseite 310a des Chips 310 von der Fläche 304a des Trägers 304 fort weisen (d. h. davon entfernt sein). Gemäß einer oder mehreren Ausführungsformen kann die Rückseite 310b des Chips 310 im Wesentlichen mit einer Fläche der Metallstruktur 302b, welche dem Träger 304 zugewandt ist (beispielsweise der Fläche, die der Fläche 302a der Metallstruktur 302 entgegengesetzt ist), im Wesentlichen abschließen (beispielsweise im Wesentlichen planar sein).
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 den Chip 310 am Träger 304 anbringen. Beispielsweise kann der Klebstoff 312 die Rückseite 310b des Chips 310 an dem Teil 304b der Fläche 304a des Trägers 304 anbringen, der freigelegt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 erwärmt werden müssen, um den Chip 310 am Träger 304 und innerhalb der Öffnung 306 anzubringen (beispielsweise zu befestigen). Gemäß einer oder mehreren Ausführungsformen kann das Anordnen des Chips 310 (oder des Einzelchips) innerhalb der Öffnung 306 ferner das Erwärmen des Klebstoffs 312 nach dem Anordnen des Chips 310 über dem Klebstoff 312 aufweisen. Gemäß einer oder mehreren Ausführungsformen kann das Erwärmen des Klebstoffs 312 einen Härtungsprozess aufweisen. Der Härtungsprozess kann beispielsweise bei einer Temperatur im Bereich von etwa 100°C bis etwa 200°C, beispielsweise im Bereich von etwa 120°C bis etwa 150°C, beispielsweise im Bereich von etwa 130°C bis etwa 140°C, ausgeführt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 unter Verwendung des Chips 310 (oder Einzelchips) erwärmt werden. Beispielsweise kann der Chip 310 (oder Einzelchip) gemäß einer oder mehreren Ausführungsformen vor dem Anordnen des Chips 310 (oder Einzelchips) innerhalb der Öffnung 306 erwärmt werden. Beispielsweise kann der in 3E dargestellte Chip 310 (oder Einzelchip) erwärmt werden (beispielsweise auf eine Temperatur im Bereich von etwa 100°C bis etwa 200°C), und der erwärmte Chip 310 (oder Einzelchip) kann innerhalb der Öffnung 306 angeordnet werden, wodurch der Klebstoff 312 ausgehärtet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Aspekt des in 3E und 3F dargestellten Verfahrens darin bestehen, dass der Chip 310 bei verhältnismäßig niedrigen Temperaturen an den Träger 304 gebondet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3E und 3F dargestellten Verfahrens eine Verhinderung oder erhebliche Verringerung der Bildung von Verbindungen (beispielsweise Kupfersiliziden), welche den Chip 310 beschädigen können, sein.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3A bis 3F dargestellten Verfahrens das Vermeiden einer CTE-Diskrepanz und/oder hoher restlicher mechanischer Spannungen sein.
  • Das in 3A bis 3F dargestellte Verfahren kann verwendet werden, um den Chip 310 auf dem Träger 304 innerhalb der Öffnung 306 der über dem Träger 304 angeordneten Metallstruktur 302 anzuordnen. Mit anderen Worten kann das Anordnen des Chips 310 auf dem Träger 304 innerhalb der Öffnung 306 der über dem Träger 304 angeordneten Metallstruktur 302 Folgendes aufweisen: Bereitstellen der über der Fläche 304a des Trägers 304 angeordneten Metallstruktur 302 (beispielsweise in 3A), Bilden der Öffnung 306 in einem Teil der Metallstruktur 302, um den Teil 304b der Fläche 304a des Trägers 304 freizulegen (beispielsweise in 3B bis 3D) und Anordnen des Chips 310 innerhalb der Öffnung 306 der Metallstruktur 302 und über dem Teil 304b der Fläche 304a des Trägers 304, der freigelegt ist (beispielsweise in 3E und 3F). Gemäß einer oder mehreren Ausführungsformen kann das in 3A bis 3F dargestellte Verfahren dem ”Anordnen eines Chips auf einem Träger innerhalb einer Öffnung einer über dem Träger angeordneten Metallstruktur” (bei 202) des in 2 dargestellten Verfahrens 200 entsprechen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Befestigen des Chips 310 an der Metallstruktur 302b aufweisen. Wie vorstehend mit Bezug auf 3E und 3F beschrieben wurde, kann der Klebstoff 312 den Chip 310 am Träger 304 anbringen (beispielsweise befestigen), beispielsweise temporär befestigen. Nichtsdestoweniger kann der Chip 310 (oder Einzelchip) an der Metallstruktur 302b angebracht (beispielsweise befestigt) werden müssen. Gemäß einer oder mehreren Ausführungsformen kann das Befestigen des Chips 310 an der Metallstruktur 302b das Bilden einer Schicht (beispielsweise einer Isolierschicht) über dem Chip 310 und der Metallstruktur 302b aufweisen, wobei die Schicht (beispielsweise die Isolierschicht) die Öffnung 306 der Metallstruktur 302b füllt.
  • 3G und 3H zeigen Schnittansichten 311 und 313, wobei der Chip 310 (oder Einzelchip) an der Metallstruktur 302b befestigt wird.
  • Wie in 3G in der Ansicht 311 dargestellt ist, kann das Befestigen des Chips 310 an der Metallstruktur 302b das Bilden einer Auflage über dem Chip 310, der Metallstruktur 302b und dem Träger 304 aufweisen. Die Auflage kann eine Isolierschicht 314 und eine leitende Schicht 316 aufweisen. Gemäß einer oder mehreren Ausführungsformen kann das Bilden der Auflage das Anordnen der Isolierschicht 314 zwischen der leitenden Schicht 316 und dem innerhalb der Öffnung 306 angeordneten Chip 310 aufweisen. Weil eine Fläche des Chips 310 (beispielsweise die Rückseite 310b des Chips 310 in 3G) im Wesentlichen mit einer dem Träger 304 zugewandten Fläche der Metallstruktur 302b abschließen kann, ist die zwischen der leitenden Schicht 316 und dem Chip 310 angeordnete Isolierschicht 314 auch zwischen der leitenden Schicht 316 und der Metallstruktur 302b angeordnet.
  • Gemäß einer oder mehreren Ausführungsformen kann die Isolierschicht 314 mindestens ein Material aufweisen oder daraus bestehen, das aus der folgenden Gruppe von Materialien ausgewählt ist: ein Prepreg-Material und ein Harzmaterial. Beispielsweise kann die Isolierschicht 314 einen Harzfilm und/oder ein Formharz aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann die leitende Schicht 316 einen zweiten Träger 318 und eine über dem zweiten Träger 318 angeordnete Metallschicht 320 aufweisen. Wie in 3G dargestellt ist, kann eine Fläche 320a der Metallschicht 320 der Isolierschicht 314 zugewandt sein. Gemäß einer oder mehreren Ausführungsformen kann die leitende Schicht 316 eine Folie (beispielsweise eine leitende Folie) sein, die im Handel erhältlich sein kann (beispielsweise von Metfoils AB).
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallschicht 320 Kupfer oder eine Kupferlegierung aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann eine Dicke T3 der Metallschicht 320 im Bereich von etwa 5 μm bis etwa 20 μm, beispielsweise im Bereich von etwa 5 μm bis etwa 15 μm liegen und beispielsweise etwa 9 μm betragen, wenngleich gemäß anderen Ausführungsformen auch andere Werte möglich sein können.
  • Gemäß einer oder mehreren Ausführungsformen kann die Metallschicht 320 für das Bilden nachfolgender elektrischer und/oder thermischer Verbindungen mit dem Chip 310 erforderlich sein. Beispielsweise kann die Metallschicht 320 für eine elektrische und/oder thermische Verbindung mit der Vorderseite 310a des Chips 310 (beispielsweise mit mindestens einer Bondkontaktstelle 310c des Chips 310) verwendet werden oder Teil davon sein.
  • Gemäß einer oder mehreren Ausführungsformen kann der zweite Träger 318 ein Metall oder eine Metalllegierung aufweisen oder daraus bestehen. Gemäß einer oder mehreren Ausführungsformen kann das Metall mindestens ein Metall aufweisen, das aus der folgenden Gruppe von Metallen ausgewählt ist: Aluminium, Eisen oder eine Legierung, die mindestens eines der vorstehend erwähnten Metalle enthält. Die Dicke des zweiten Trägers 318 kann größer oder gleich etwa 15 μm, beispielsweise größer oder gleich etwa 18 μm, beispielsweise größer oder gleich etwa 40 μm sein und beispielsweise im Bereich von etwa 40 μm bis etwa 200 μm, beispielsweise im Bereich von etwa 60 μm bis etwa 150 μm, beispielsweise im Bereich von etwa 80 μm bis etwa 120 μm liegen und beispielsweise etwa 100 μm betragen, wenngleich auch andere Werte gemäß anderen Ausführungsformen möglich sein können.
  • Wie in 3H in der Ansicht 313 dargestellt ist, kann das Befestigen des Chips 310 an der Metallstruktur 302b das Anwenden von Wärme und Druck (durch Pfeile 313a angegeben) zum Verschmelzen der leitenden Schicht 316, der Isolierschicht 314, des Chips 310 und der Metallstruktur 302b miteinander aufweisen. Gemäß einer oder mehreren Ausführungsformen können die Wärme und/oder der Druck, die angewendet werden, die Isolierschicht 314 erweichen (beispielsweise schmelzen), so dass die Isolierschicht 314 in die Öffnung 306 der Metallstruktur 302b fließt und diese füllt. Ein Volumen der verwendeten Isolierschicht 314 kann bewirken, dass die Isolierschicht 314 zusätzlich über dem Chip 310 und der Metallstruktur 302b angeordnet wird, nachdem Wärme und/oder Druck angewendet wurden, wie in 3H dargestellt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann das Befestigen des Chips 310 an der Metallstruktur 302b ferner das Entfernen eines Teils der leitenden Schicht 316 nach dem Verschmelzen der Metallschicht 320, der Isolierschicht 314, des Chips 310 und der über dem Träger 304 angeordneten Metallstruktur 302b aufweisen. Wie vorstehend beschrieben wurde, kann die Metallschicht 320 für das Bilden nachfolgender elektrischer und/oder thermischer Verbindungen mit dem Chip 310 erforderlich sein. Daher kann das Entfernen des Teils der leitenden Schicht 316 das Entfernen des zweiten Trägers 318 von der Metallschicht 320 aufweisen. Die Metallschicht 320 kann verbleiben und über der Isolierschicht 314 angeordnet werden, nachdem der zweite Träger 318 entfernt wurde.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Aspekt des in 3G und 3H dargestellten Verfahrens eine einfachere Auflagestruktur sein, weil der Chip 310 innerhalb der Öffnung 306 angeordnet ist.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3G und 3H dargestellten Verfahrens darin bestehen, dass das Strukturieren und/oder die Musterbildung der Isolierschicht 314 vor der Anwendung von Wärme und/oder Druck überflüssig gemacht werden, weil der Chip 310 innerhalb der Öffnung 306 angeordnet ist. Dagegen muss beim in 1D dargestellten herkömmlichen Verfahren ein strukturierter Prepreg 106 vor dem Laminieren gebildet werden, um eine Öffnung für den Chip 104 zu erzeugen. Dies kann eine Folge davon sein, dass der Chip 104 über einer für Wesentlichen planaren Fläche des Leiterrahmens 102 angeordnet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3G und 3H dargestellten Verfahrens darin bestehen, dass nur eine Isolierschicht 314 (beispielsweise ein Prepreg und/oder ein Harz) die Öffnung 306 füllen muss. Daher kann eine Wirkung des in 3G und 3H dargestellten Verfahrens Kosteneinsparungen hinsichtlich der Materialkosten (BOM) sein.
  • Das in 3G und 3H dargestellte Verfahren kann verwendet werden, um den Chip 310 an der Metallstruktur 302b zu befestigen. Mit anderen Worten kann das Befestigen des Chips 310 an der Metallstruktur 302b das Bilden der Isolierschicht 314 über dem Chip 310 und der Metallstruktur 302b aufweisen, wobei die Isolierschicht 314 die Öffnung 306 der Metallstruktur 302b füllt. Beispielsweise kann das Befestigen des Chips 310 an der Metallstruktur 302b das Anordnen der Isolierschicht 314 zwischen der leitenden Schicht 316 und dem Chip 310 und der über dem Träger 304 angeordneten Metallstruktur 302b (beispielsweise in 3G) und das Anwenden von Wärme und/oder Druck zum Verschmelzen der leitenden Schicht 316, der Isolierschicht 314 und des Chips 310 und der über dem Träger 304 angeordneten Metallstruktur 302b (beispielsweise in 3H) aufweisen. Gemäß einer oder mehreren Ausführungsformen kann das in 3G und 3H dargestellte Verfahren dem Befestigen eines Chips auf der Metallstruktur (bei 204) des in 2 dargestellten Verfahrens 200 entsprechen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Freilegen mindestens eines Kontakts des innerhalb der Öffnung 306 angeordneten und mit der Isolierschicht 314 bedeckten Chips 310 aufweisen.
  • 3I und 3J zeigen Schnittansichten 315 und 317, wobei mindestens ein Kontakt des Chips 310 freigelegt wird.
  • Gemäß einer oder mehreren Ausführungsformen kann das Freilegen mindestens eines Kontakts des Chips 310 das Entfernen des Trägers 304 aufweisen, um dadurch mindestens einen Kontakt des Chips 310 freizulegen.
  • Wie in 3I in der Ansicht 315 dargestellt ist, kann das Freilegen mindestens eines Kontakts des Chips 310 das Entfernen des Trägers 304 aufweisen. Wie vorstehend beschrieben wurde, kann die Metallstruktur 302 ein Material aufweisen oder daraus bestehen, das für ein Material des Trägers 304 selektiv ätzbar sein kann. Demgemäß kann der Träger 304 gemäß einer oder mehreren Ausführungsformen beispielsweise durch einen Ätzprozess (beispielsweise einen Plasmaätzprozess) entfernt werden, der das Material der Metallstruktur 302 zumindest im Wesentlichen ungestört und/oder nicht entfernt belässt.
  • Gemäß einer oder mehreren Ausführungsformen kann das Entfernen des Trägers 304 das Abziehen des Trägers 304 aufweisen. Beispielsweise kann der Träger 304, wie vorstehend beschrieben wurde, eine Metallschicht (beispielsweise eine Kupferschicht) mit einer zwischen der Metallschicht und der Metallstruktur 302 angeordneten Beschichtung (beispielsweise einer aufgebrachten Schicht) aufweisen oder daraus bestehen. Gemäß einer solchen Ausführungsform kann der Träger 304 beispielsweise durch Abziehen der Metallschicht und der Beschichtung von der Metallstruktur 302 entfernt werden.
  • Wie in 3J in der Ansicht 317 dargestellt ist, kann das Freilegen mindestens eines Kontakts des Chips 310 ferner das Bilden mindestens einer zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 aufweisen. Die mindestens eine zweite Öffnung 322a, 322b kann erforderlich sein, um eine elektrisch leitende Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b zu bilden.
  • Wie vorstehend beschrieben wurde, kann der Chip 310 beispielsweise ein für MEMS- und/oder Logik- und/oder Speicher- und/oder Leistungsanwendungen verwendeter Chip sein. Daher kann gemäß einer oder mehreren Ausführungsformen das Freilegen mindestens eines Kontakts des Chips 310 das Bilden mindestens einer zweiten Öffnung 322a zum Freilegen mindestens eines Kontakts (beispielsweise der Bondkontaktstelle 310c), der auf der Vorderseite 310a des Chips 310 angeordnet ist (beispielsweise in einem für Logik und/oder Speicher verwendeten Chip), aufweisen. Ebenso kann gemäß einer oder mehreren Ausführungsformen das Freilegen mindestens eines Kontakts des Chips 310 zusätzlich das Bilden mindestens einer zweiten Öffnung 322b zum Freilegen mindestens eines Kontakts (beispielsweise einer Metallisierungsschicht), der auf der Rückseite 310b des Chips 310 angeordnet ist (beispielsweise in einem für Leistungsanwendungen verwendeten Chip), aufweisen.
  • Beispielsweise kann der in 3J dargestellte Chip 310 für Leistungsanwendungen verwendet werden. Dementsprechend kann der Chip 310 einen Stromfluss zwischen seiner Vorderseite 310a und seiner Rückseite 310b erfordern. Dementsprechend kann die mindestens eine zweite Öffnung 322b gebildet werden, um mindestens einen Kontakt (beispielsweise eine Metallisierungsschicht) freizulegen, die auf der Rückseite 310b des Chips 310 angeordnet ist, und die mindestens eine zweite Öffnung 322a kann gebildet werden, um mindestens einen Kontakt (beispielsweise die mindestens eine Bondkontaktstelle 310c) auf der Vorderseite 310a des Chips 310 freizulegen. Demgemäß kann bei der in 3J dargestellten Anordnung die mindestens eine Öffnung 322a, 322b in der Isolierschicht 314 (beispielsweise in Bezug auf die mindestens eine Öffnung 322a) und im Klebstoff 312 (beispielsweise in Bezug auf die mindestens eine Öffnung 322b) gebildet werden.
  • Wie in 3J dargestellt ist, kann die mindestens eine zweite Öffnung 322b, die gebildet wird, um mindestens einen Kontakt (beispielsweise eine Metallisierungsschicht) freizulegen, der auf der Rückseite 310b des Chips 310 angeordnet ist (beispielsweise bei einem für Leistungsanwendungen verwendeten Chip), so gebildet werden, dass ein Teil des Klebstoffs 312 an einer Kante der Rückseite 310b des Chips 310 verbleibt. Beispielsweise kann der Teil des Klebstoffs 312, der an der Kante des Chips 310 verbleibt, einen Dichtring an einem Umfang der Rückseite 310b des Chips 310 bilden (wie in 3J dargestellt ist).
  • Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zweite Öffnung 322b, die gebildet wird, um dem mindestens einen Kontakt (beispielsweise eine Metallisierungsschicht) freizulegen, der auf der Rückseite 310b des Chips 310 angeordnet ist (beispielsweise in einem für Leistungsanwendungen verwendeten Chip), so gebildet werden, dass der Klebstoff 312 von der gesamten Rückseite 310b des Chips 310 entfernt wird. Mit anderen Worten kann die mindestens eine zweite Öffnung 322b so gebildet werden, dass die Rückseite 310b des Chips 310 vom Klebstoff 312 frei ist. Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 312 durch einen Bohrprozess (beispielsweise einen Laserbohrprozess) und/oder einen Auflöseprozess (beispielsweise einen Prozess, der ein Lösungsmittel zum Auflösen des Klebstoffs 312 verwendet) und/oder einen Ätzprozess (beispielsweise einen Plasmaätzprozess) von der gesamten Rückseite 310b des Chips 310 entfernt werden.
  • Wenngleich 3J zeigt, dass die mindestens eine zweite Öffnung 322a, 322b in der Isolierschicht 314 (beispielsweise in Bezug auf die mindestens eine Öffnung 322a) und im Klebstoff 312 (beispielsweise in Bezug auf die mindestens eine Öffnung 322a) gebildet wird, kann dies bei anderen Ausführungsformen variieren. Beispielsweise kann der Chip 310 für andere Zwecke als Leistungsanwendungen verwendet werden. Dementsprechend kann eine elektrisch leitende Verbindung zur Rückseite 310b des Chips 310 nicht erforderlich sein. Daher kann gemäß einer solchen Ausführungsform die mindestens eine Öffnung 322a gebildet werden, um mindestens einen Kontakt (beispielsweise die mindestens eine Bondkontaktstelle 310c) freizulegen, der auf der Vorderseite 310a des Chips 310 angeordnet ist. Mit anderen Worten kann die mindestens eine Öffnung 322b nicht gebildet werden, um die Rückseite 310b des Chips 310 freizulegen.
  • Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zweite Öffnung 322a, 322b mindestens eine von einer Kontaktöffnung (beispielsweise einer Mikrokontaktöffnung oder einer Durchgangskontaktöffnung) und einem Kontaktloch aufweisen oder mindestens eine davon sein. Beispielsweise kann die mindestens eine zweite Öffnung 322a, die in der Isolierschicht 314 gebildet wird, um mindestens einen Kontakt des Chips 310 (beispielsweise die mindestens eine Bandkontaktstelle 310c) freizulegen, der auf der Vorderseite 310a des Chips 310 angeordnet ist, eine Kontaktöffnung (beispielsweise eine Mikrokontaktöffnung oder eine Durchgangskontaktöffnung) sein. Bei einem anderen Beispiel kann die mindestens eine zweite Öffnung 322b, die im Klebstoff 312 gebildet wird, um den mindestens einen Kontakt des Chips 310 (beispielsweise eine Metallisierungsschicht) freizulegen, der auf der Rückseite 310b des Chips 310 angeordnet ist, ein Kontaktloch sein.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der mindestens einen zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 einen Bohrprozess (beispielsweise einen Laserbohrprozess) aufweisen. Der Bohrprozess (beispielsweise ein Laserbohrprozess) kann Material entfernen, um den mindestens einen Kontakt des Chips 310 freizulegen. Beispielsweise kann die mindestens eine Öffnung 322b im Klebstoff 312 durch Entfernen mindestens eines Teils des Klebstoffs 312 durch den Bohrprozess gebildet werden. Bei einem anderen Beispiel kann die mindestens eine Öffnung 322a in der Isolierschicht 314 gebildet werden, indem ein Teil der Metallschicht 320 und ein Teil der Isolierschicht 312, die unterhalb der Metallschicht 320 angeordnet sind, durch einen Bohrprozess (beispielsweise einen Laserbohrprozess) entfernt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der mindestens einen zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 einen Plasmabehandlungsprozess und/oder einen chemischen Behandlungsprozess aufweisen. Beispielsweise kann zumindest ein Teil des Klebstoffs 312 (der ein thermisch aushärtendes Material aufweisen kann) durch einen Plasmabehandlungsprozess entfernt werden. Bei einem anderen Beispiel kann zumindest ein Teil des Klebstoffs 312 (der ein thermoplastisches Material aufweisen kann) durch einen chemischen Behandlungsprozess entfernt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Herstellen der Chipanordnung (oder Einzelchipanordnung) das Bilden (beispielsweise durch einen Ätzprozess und/oder einen Bohrprozess, zum Beispiel einen Laserbohrprozess) mindestens einer dritten Öffnung 324 zum Freilegen eines Teils der Fläche 302a der Metallstruktur 302b (in 3J dargestellt) aufweisen. Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine dritte Öffnung 324 erforderlich sein, um eine elektrisch leitende Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b zu bilden.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung des in 3I und 3J dargestellten Verfahrens die Bildung zweiter Öffnung 322a, 322b und/oder dritter Öffnungen 324, die eine geringere Tiefe als beim in 1F dargestellten herkömmlichen Verfahren gebildete Öffnungen haben können, sein, weil der Chip 310 innerhalb der Öffnung 306 angeordnet werden kann, statt über einer Planaren Fläche des Leiterrahmens 102 in 1F angeordnet zu werden.
  • Das in 3I und 3J dargestellte Verfahren kann verwendet werden, um den Träger 304 zu entfernen, um dadurch mindestens einen Kontakt des Chips 310 freizulegen. Mit anderen Worten kann das Entfernen des Trägers 304, um dadurch mindestens einen Kontakt des Chips 310 freizulegen, das Entfernen des Trägers 304 vorn Chip 310 und von der Metallstruktur 302b (beispielsweise in 3I) und das Bilden mindestens einer zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 (beispielsweise in 3J) aufweisen. Gemäß einer oder mehreren Ausführungsformen kann das in 3I und 3J dargestellte Verfahren dem Entfernen des Trägers zum Freilegen mindestens eines Kontakts des Chips (bei 206) beim in 2 dargestellten Verfahren 200 entsprechen.
  • Gemäß einer oder mehreren Ausführungsformen kann die Herstellung der Chipanordnung (oder Einzelchipanordnung) das Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b aufweisen.
  • 3K bis 3N zeigen Schnittansichten 319, 321, 323 und 325, wobei eine elektrisch leitende Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b gebildet wird.
  • Gemäß einer oder mehreren Ausführungsformen kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b einen Galvanisierprozess aufweisen. Beispielsweise kann der Galvanisierprozess einen stromlosen Galvanisierprozess oder einen elektrochemischen Galvanisierprozess oder einen Direktmetallisierungsprozess aufweisen.
  • Wie in 3K in der Ansicht 319 dargestellt ist, kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b das Bilden einer Galvanisiermaske 326 über zumindest einem Teil des Chips 310 und über einem ersten Teil einer Fläche der Metallstruktur 302b aufweisen. Wie in 3K dargestellt ist, kann die Fläche der Metallstruktur 302b eine Vorderseite 302a und/oder eine Rückseite 302d der Metallstruktur 302b sein.
  • Die Galvanisiermaske 326 kann so gebildet werden, dass der mindestens eine Kontakt des Chips 310 (beispielsweise ein auf der Vorderseite 310a und/oder der Rückseite 310b des Chips 310 angeordneter Kontakt) frei von der Galvanisiermaske 326 ist. In gleicher Weise kann die Galvanisiermaske 326 so gebildet werden, dass ein zweiter Teil der Fläche der Metallstruktur 302b frei von der Galvanisiermaske 326 ist, wie in 3K dargestellt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Galvanisiermaske 326 durch Abscheiden eines Resistmaterials über der Fläche der Metallstruktur 302b und dem Chip 310 und Strukturieren des Resistmaterials gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann das Strukturieren des Resistmaterials einen Lithographieprozess (beispielsweise einen Photolithographieprozess) aufweisen oder daraus bestehen.
  • Wie in 3L in der Ansicht 321 dargestellt ist, kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b das Galvanisieren (beispielsweise durch einen stromlosen Galvanisierprozess oder einen elektrochemischen Galvanisierprozess) einer elektrisch leitenden Schicht 328 über dem mindestens einen Kontakt des Chips 310 und dem zweiten Teil der Fläche der Metallstruktur 302b unter Verwendung der Galvanisiermaske 326 als Maske aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann der Galvanisierprozess bei einer Temperatur von kleiner oder gleich etwa 150°C, beispielsweise kleiner oder gleich etwa 100°C, beispielsweise kleiner oder gleich etwa 50°C, beispielsweise kleiner oder gleich etwa 35°C und beispielsweise etwa bei Raumtemperatur ausgeführt werden.
  • Eine Wirkung der Verwendung eines Galvanisierprozesses zur Bildung der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b kann die Herstellung einer Zwischenverbindung (beispielsweise einer metallurgischen Zwischenverbindung) zwischen dem Chip 310 und der Metallstruktur 302 (beispielsweise einer verhältnismäßig dicken Kupferschicht) bei einer verhältnismäßig niedrigen Temperatur sein. Beispielsweise kann der für das Anbringen des Chips 104 (oder Einzelchips) am Leiterrahmen 102 in 1A verwendete Bondprozess bei einer Temperatur im Bereich von etwa 200°C bis etwa 350°C ausgeführt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung einer Verwendung eines Galvanisierprozesses zur Bildung der elektrisch leitenden Verbindung darin bestehen, dass die Bildung von Kupfersiliciden, welche den Chip 310 beschädigen können und/oder zu einem Versagen von diesem führen können, verhindert oder erheblich verringert werden kann.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung der Verwendung eines Galvanisierprozesses zur Bildung der elektrisch leitenden Verbindung ein geringeres Verziehen der Metallstruktur 302b und/oder des Chips 310 infolge niedrigerer Verarbeitungstemperaturen sein.
  • Gemäß einer oder mehreren Ausführungsformen kann eine Wirkung der Verwendung eines Galvanisierprozesses zur Bildung der elektrisch leitenden Verbindung das Bilden einer zuverlässigen Zwischenverbindung (beispielsweise metallurgischen Verbindung) zwischen dem Chip 310 und der Metallstruktur 302 (beispielsweise einer Kupferkernschicht) sein.
  • Wie in 3M in der Ansicht 323 dargestellt ist, kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b das Entfernen der Galvanisiermaske 326 (beispielsweise durch einen Abziehprozess, zum Beispiel einen chemischen Abziehprozess) nach dem Aufmetallisieren der elektrisch leitenden Schicht 328 aufweisen.
  • Wie in 3N in der Ansicht 325 dargestellt ist, kann das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b das Strukturieren der elektrisch leitenden Schicht 328 zum Bilden einer strukturierten elektrisch leitenden Schicht 328' aufweisen. Die strukturierte elektrisch leitende Schicht 328' kann beispielsweise ein Schaltungsmuster der Chipanordnung (beispielsweise des eingebetteten Chipgehäuses) sein. Gemäß einer oder mehreren Ausführungsformen kann das Strukturieren der elektrisch leitenden Schicht 328 einen Ätzprozess (beispielsweise einen Plasmaätzprozess) aufweisen.
  • Das in 3K bis 3N dargestellte Verfahren kann verwendet werden, um die elektrisch leitende Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b zu bilden. Nichtsdestoweniger kann gemäß einer Ausführungsform das Bilden der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b das Abscheiden (beispielsweise durch Galvanisieren) eines elektrisch leitenden Materials (beispielsweise Kupfer) über dem mindestens einen Kontakt des Chips 310 und der in 3J dargestellten Metallschicht 320 und das Strukturieren (beispielsweise durch Ätzen) des elektrisch leitenden Materials zum Bilden der in 3N dargestellten elektrisch leitenden Schicht 328' aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen kann mindestens eine zusätzliche leitende Schicht über der elektrisch leitenden Schicht 328' gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zusätzliche über der elektrisch leitenden Schicht 328' gebildete leitende Schicht eine mehrlagige elektrisch leitende Schicht bilden (beispielsweise die erste leitende Struktur 608a und die zweite leitende Struktur 608b, die in 6B dargestellt sind). Eine Wirkung des Bildens der mindestens einen zusätzlichen leitenden Schicht über der elektrisch leitenden Schicht 328' kann eine verbesserte Leiterbahnenführungsfähigkeit der Chipanordnung sein.
  • 3O zeigt eine Ansicht 327, wobei eine Vereinzelung (durch Pfeile 327 angegeben) ausgeführt wird, um eine Chipanordnung (beispielsweise ein Chipgehäuse) von einem anderen zu trennen. Gemäß einer oder mehreren Ausführungsformen kann eine Vereinzelung an einer Zerlegungsbahn ausgeführt werden, die von Material der Metallstruktur 302b (beispielsweise von Kupfer) frei sein kann.
  • 4A bis 4O zeigen verschiedene Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Chipanordnung (oder Einzelchipanordnung) gemäß verschiedenen Ausführungsformen.
  • Bezugszeichen in 4A bis 4O, welche jenen in 3A bis 3O gleichen, bezeichnen die gleichen oder ähnliche Elemente wie in 3A bis 3O. Demgemäß werden diese Elemente hier nicht wieder detailliert beschrieben, und es wird auf die vorstehende Beschreibung Bezug genommen. Unterschiede zwischen 4A bis 4O und 3A bis 3O werden nachstehend beschrieben.
  • Wie in 4F in der Ansicht 409 dargestellt ist, kann das Anordnen des Chips 310 (oder Einzelchips) innerhalb der Öffnung 306 das Anordnen des Chips 310 über dem Klebstoff 312 aufweisen. Wie in 4F dargestellt ist, kann der Chip 310 (oder Einzelchip) so innerhalb der Öffnung 306 angeordnet werden, dass die Vorderseite 310a des Chips 310 der Fläche 304a des Trägers 304 gegenübersteht. Mit anderen Worten kann die Rückseite 310b des Chips 310 von der Fläche 304a des Trägers 304 fort weisen (d. h. davon entfernt sein). Gemäß einer oder mehreren Ausführungsformen kann die Vorderseite 310a des Chips 310 mit einer Fläche der Metallstruktur 302b, welche dem Träger 304 zugewandt ist (beispielsweise der Fläche entgegengesetzt zur Fläche 302a der Metallstruktur 302), im Wesentlichen abschließen (beispielsweise im Wesentlichen planar sein).
  • Wie in 4I-1 in der Ansicht 415-1 dargestellt ist, kann das Freilegen mindestens eines Kontakts des Chips 310 das Entfernen des Trägers 304 aufweisen. Wie vorstehend beschrieben wurde, kann die Metallstruktur 302 ein Material aufweisen oder daraus bestehen, das für ein Material des Trägers 304 selektiv ätzbar sein kann. Demgemäß kann der Träger 304 gemäß einer oder mehreren Ausführungsformen beispielsweise durch einen Ätzprozess (beispielsweise einen Plasmaätzprozess) entfernt werden, der das Material der Metallstruktur 302 zumindest im Wesentlichen ungestört und/oder nicht entfernt belässt.
  • Gemäß einer oder mehreren Ausführungsformen kann das Entfernen des Trägers 304 das Abziehen des Trägers 304 aufweisen. Beispielsweise kann der Träger 304, wie vorstehend beschrieben wurde, eine Metallschicht (beispielsweise eine Kupferschicht) mit einer zwischen der Metallschicht und der Metallstruktur 302 angeordneten Beschichtung (beispielsweise einer aufgebrachten Schicht) aufweisen oder daraus bestehen. Gemäß einer solchen Ausführungsform kann der Träger 304 beispielsweise durch Abziehen der Metallschicht und der Beschichtung von der Metallstruktur 302 entfernt werden.
  • Gemäß einer oder mehreren Ausführungsformen kann eine optionale Isolierschicht 402 (beispielsweise eine Isolationsharzschicht) nach dem Entfernen des Trägers 304 gebildet werden (beispielsweise durch Laminieren), wie in 4I-2 in einer Ansicht 415-2 dargestellt ist. Beispielsweise kann die Isolierschicht 402 so über dem Klebstoff 312 gebildet werden, dass die Vorderseite 310 des Chips 310 (oder Einzelchips) der Isolierschicht 402 zugewandt ist, wie in 4I-2 dargestellt ist. Gemäß einer oder mehreren Ausführungsformen kann die Isolierschicht 402 als Folge davon, dass sie über dem Klebstoff 312 gebildet wird (beispielsweise durch Laminieren), über einer Fläche (beispielsweise einer Bodenfläche) der Metallstruktur 302b und/oder einem Teil einer Fläche (beispielsweise einer Bodenfläche) der Isolierschicht 314 gebildet werden, wie in 4I-2 dargestellt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Isolierschicht 402 (beispielsweise eine Isolationsharzschicht) ein Keimmetall oder eine Keimmetalllegierung (beispielsweise Keimkupfer) aufweisen, das bei der Bildung (beispielsweise durch Galvanisieren) einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b verwendet werden kann. Nachstehend wird die Beschreibung des Verfahrens zur Herstellung einer Chipanordnung (oder Einzelchipanordnung) von der Ausführungsform fortgesetzt, bei der die optionale Isolierschicht 402 nach dem Entfernen des Trägers 304 nicht gebildet wird. Mit anderen Worten wird die nachstehende Beschreibung von 4I-1 fortgesetzt.
  • Wie in 4J in der Ansicht 417 dargestellt ist, kann das Freilegen mindestens eines Kontakts des Chips 310 ferner das Bilden mindestens einer zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 aufweisen. Die mindestens eine zweite Öffnung 322a, 322b kann erforderlich sein, um eine elektrisch leitende Verbindung zwischen dem mindestens einen Kontakt des Chips 310 und der Metallstruktur 302b zu bilden.
  • Wie vorstehend beschrieben wurde, kann der Chip 310 beispielsweise ein für MEMS- und/oder Logik- und/oder Speicher- und/oder Leistungsanwendungen verwendeter Chip sein. Daher kann gemäß einer oder mehreren Ausführungsformen das Freilegen mindestens eines Kontakts des Chips 310 das Bilden mindestens einer zweiten Öffnung 322a zum Freilegen mindestens eines Kontakts (beispielsweise der Bordkontaktstelle 310c), der auf der Vorderseite 310a des Chips 310 angeordnet ist (beispielsweise in einem für Logik und/oder Speicher verwendeten Chip), aufweisen. Ebenso kann gemäß einer oder mehreren Ausführungsformen das Freilegen mindestens eines Kontakts des Chips 310 zusätzlich das Bilden mindestens einer zweiten Öffnung 322b zum Freilegen mindestens eines Kontakts (beispielsweise einer Metallisierungsschicht), der auf der Rückseite 310b des Chips 310 angeordnet ist (beispielsweise in einem für Leistungsanwendungen verwendeten Chip), aufweisen.
  • Beispielsweise kann der in 4J dargestellte Chip 310 für Leistungsanwendungen verwendet werden. Dementsprechend kann der Chip 310 einen Stromfluss zwischen seiner Vorderseite 310a und seiner Rückseite 310b erfordern. Dementsprechend kann die mindestens eine zweite Öffnung 322a, 322b gebildet werden, um mindestens einen Kontakt (beispielsweise eine Metallisierungsschicht) freizulegen, der auf der Rückseite 310b des Chips 310 (beispielsweise in Bezug auf die mindestens eine zweite Öffnung 322b) und auf der Vorderseite 310a des Chips 310 (beispielsweise in Bezug auf die mindestens eine zweite Öffnung 322a) angeordnet ist. Dementsprechend kann bei der in 4J dargestellten Anordnung die mindestens eine Öffnung 322a, 322b in der Isolierschicht 314 und im Klebstoff 312 gebildet werden.
  • Wenngleich 4J zeigt, dass die mindestens eine zweite Öffnung 322a, 322b in der Isolierschicht 314 und im Klebstoff 312 ausgebildet ist, kann dies bei anderen Ausführungsformen variieren. Beispielsweise kann der Chip 310 für andere Zwecke als Leistungsanwendungen verwendet werden. Dementsprechend kann eine elektrisch leitende Verbindung zur Rückseite 310b des Chips 310 nicht erforderlich sein. Daher kann gemäß einer solchen Ausführungsform die mindestens eine Öffnung 322a gebildet werden, um mindestens einen Kontakt (beispielsweise die mindestens eine Bondkontaktstelle 310c) freizulegen, der auf der Vorderseite 310a des Chips 310 angeordnet ist. Mit anderen Worten kann die mindestens eine Öffnung 322a im Klebstoff 312 und nicht in der Isolierschicht 314 gebildet werden. Anders ausgedrückt, kann die mindestens eine Öffnung 322b nicht gebildet werden, um dadurch mindestens einen auf der Rückseite 310b des Chips 310 angeordneten Kontakt freizulegen.
  • Gemäß einer Ausführungsform, bei der die Isolierschicht 402 nach dem Entfernen des Trägers 304 gebildet wird (wie beispielsweise in 4I-2 dargestellt ist), kann die mindestens eine zweite Öffnung 322a durch Entfernen eines Teils der Isolierschicht 402 und eines Teils des Klebstoffs 312, um mindestens einen Kontakt (beispielsweise mindestens eine Bondkontaktstelle 310c) freizulegen, der auf der Vorderseite 310a des Chips 310 angeordnet ist, gebildet werden. Mit anderen Worten kann die mindestens eine Öffnung 322a nach dem Bilden (beispielsweise Laminieren) der Isolierschicht 402 gebildet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann die mindestens eine zweite Öffnung 322a, 322b mindestens eine von einer Kontaktöffnung (beispielsweise einer Mikrokontaktöffnung oder einer Durchgangskontaktöffnung) und einem Kontaktloch aufweisen oder sein. Beispielsweise kann die mindestens eine zweite Öffnung 322a, die im Klebstoff 312 gebildet wird, um mindestens einen Kontakt des Chips 310 (beispielsweise die mindestens eine Bondkontaktstelle 310c) freizulegen, der auf der Vorderseite 310a des Chips 310 angeordnet ist, eine Kontaktöffnung (beispielsweise eine Mikrokontaktöffnung oder eine Durchgangskontaktöffnung) sein. Bei einem anderen Beispiel kann die mindestens eine zweite Öffnung 322b, die in der Isolierschicht 314 gebildet wird, um den mindestens einen Kontakt des Chips 310 (beispielsweise eine Metallisierungsschicht) freizulegen, der auf der Rückseite 310b des Chips 310 angeordnet ist, ein Kontaktloch und/oder eine Kontaktöffnung sein.
  • 5 zeigt eine Schnittansicht 500 einer gemäß verschiedenen Ausführungsformen hergestellten Chipanordnung (oder Einzelchipanordnung).
  • Bezugszeichen in 5, die gleich jenen in 3A bis 3O sind, bezeichnen die gleichen oder ähnliche Elemente wie in 3A bis 3O. Demgemäß werden diese Elemente hier nicht wieder detailliert beschrieben, und es wird auf die vorstehende Beschreibung Bezug genommen. Unterschiede zwischen 5A bis 5O und 3A bis 3O werden nachstehend beschrieben.
  • Gemäß einer oder mehreren Ausführungsformen kann die Chipanordnung mehrere Chips 510-A und 510-B aufweisen. Gemäß einer oder mehreren Ausführungsformen kann mindestens ein Chip von den mehreren Chips 510-A und 510-B so innerhalb der Öffnung 306 angeordnet sein, dass die Vorderseite 310a des mindestens einen Chips der Fläche 304a des Trägers 304 zugewandt ist. Beispielsweise wird der Chip 510-A in 5 so in der Öffnung 306 angeordnet, dass die Vorderseite 310a des mindestens einen Chips der Fläche 304a des Trägers 304 zugewandt ist. Gemäß einer oder mehreren Ausführungsformen kann mindestens ein Chip von den mehreren Chips 510-A und 510-B so innerhalb der Öffnung 306 angeordnet werden, dass die Rückseite 310b des mindestens einen Chips der Fläche 304a des Trägers 304 zugewandt ist. Beispielsweise wird der Chip 510-B in 5 so innerhalb der Öffnung 306 angeordnet, dass die Rückseite 310b des mindestens einen Chips der Fläche 304a des Trägers 304 zugewandt ist.
  • Die weiteren vorstehend in den 3A bis 3O und in 4A bis 4O in Bezug auf die Bildung mindestens einer zweiten Öffnung 322a, 322b zum Freilegen des mindestens einen Kontakts des Chips 310 beschriebenen Merkmale können gleichermaßen auf die Bildung mindestens einer zweiten Öffnung 322a, 322b zum Freilegen mindestens eines Kontakts jedes Chips von den mehreren Chips 510-A und 510-B angewendet werden.
  • 6A und 6B zeigen Schnittansichten von Chipanordnungen gemäß verschiedenen Ausführungsformen.
  • Die vorstehend in den 3A bis 3O in Bezug auf die Bildung verschiedener Strukturen in einer Chipanordnung beschriebenen Merkmale können gleichermaßen auf die Bildung verschiedener Strukturen der in 6A und 6B dargestellten Chipanordnungen anwendbar sein.
  • Wie in 6A in einer Ansicht 600 dargestellt ist, kann eine Chipanordnung einen Chip 602 aufweisen, der innerhalb einer Öffnung 606 einer Metallstruktur 604 angeordnet ist. Gemäß einer oder mehreren Ausführungsformen kann mindestens ein Kontakt 602a, 602b des Chips 602 elektrisch mit der Metallstruktur 604 verbunden werden. Beispielsweise kann der mindestens eine Kontakt 602a des Chips 602 durch eine erste leitende Struktur 608a elektrisch mit der Metallstruktur 604 verbunden werden. Gemäß einer oder mehreren Ausführungsformen kann die erste leitende Struktur 608a durch einen Galvanisierprozess oder einen anderen vorstehend in Bezug auf die Bildung einer elektrisch leitenden Verbindung zwischen dem Chip 610 und der Metallstruktur 604 (beispielsweise einer Metallkernschicht) beschriebenen Prozess gebildet werden. Gemäß einem anderen Beispiel kann der mindestens eine Kontakt 602b des Chips 602 durch eine zweite leitende Struktur 608b elektrisch mit der Metallstruktur 604 verbunden werden. Gemäß einer oder mehreren Ausführungsformen kann die zweite leitende Struktur 608b durch einen Galvanisierprozess oder einen anderen vorstehend in Bezug auf die Bildung einer elektrisch leitenden Verbindung zwischen dem Chip 610 und der Metallstruktur 604 (beispielsweise einer Metallkernschicht) beschriebenen Prozess gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann ein Teil der ersten leitenden Struktur 608a und/oder ein Teil der zweiten leitenden Struktur 608b durch den Galvanisierprozess oder durch einen anderen vorstehend in Bezug auf die Bildung einer elektrisch leitenden Verbindung zwischen dem Chip 610 und der Metallstruktur 604 (beispielsweise einer Metallkernschicht) beschriebenen Prozess über einem Teil des Chips 602 gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann ein Teil einer Fläche (beispielsweise einer Rückseite) des Chips 602 durch einen Klebstoff 610 (beispielsweise eine nicht leitende Paste) bedeckt werden. Gemäß einer oder mehreren Ausführungsformen kann der Klebstoff 610 an einer Kante des Chips 602 einen Dichtring bilden. Wie vorstehend beschrieben wurde, kann der Klebstoff 610 gemäß anderen Ausführungsformen während der Herstellung der in 6A dargestellten Chipanordnung vollständig entfernt werden. Dementsprechend kann gemäß anderen Ausführungsformen ein Teil einer Fläche (beispielsweise einer Rückseite) des Chips 602 von dem Klebstoff 610 frei sein. Gemäß einer oder mehreren Ausführungsformen kann die Öffnung 606 der Metallstruktur 604 durch einen Ätzprozess (beispielsweise einen Plasmaätzprozess) oder einen anderen vorstehend in Bezug auf die Bildung einer Öffnung 606 in der Metallstruktur 604 (beispielsweise einer Metallkernschicht) beschriebenen Prozess gebildet werden. Gemäß einer oder mehreren Ausführungsformen kann eine Seitenwand der Öffnung 606 infolge des Ätzprozesses eine Trapezform haben. Gemäß einer oder mehreren Ausführungsformen kann der Ätzprozess zu einer abgeschirmten Kante für die Chipanordnung führen. Mit anderen Worten kann eine Kante 600a der Chipanordnung frei von Material der Metallstruktur 604 (beispielsweise Kupfer) sein. Gemäß einer oder mehreren Ausführungsformen kann eine Kante der Chipanordnung, die von Material der Metallstruktur 604 frei sein kann, eine Zerlegungsbahn sein.
  • Gemäß einer oder mehreren Ausführungsformen kann die Chipanordnung mehrere Kontaktlöcher 612a, 612b aufweisen. Die mehreren Kontaktlöcher 612a, 612b können mit einem leitenden Material gefüllt werden, und die Tiefe eines Kontaktlochs von den mehreren Kontaktlöchern 612a, 612b kann im Wesentlichen gleich der Tiefe eines anderen Kontaktlochs von den mehreren Kontaktlöchern 612a, 612b sein. Gemäß einer oder mehreren Ausführungsformen können die mehreren Kontaktlöcher 612a, 612b mindestens ein auf einer Fläche des Chips 602 gebildetes Kontaktloch aufweisen. Beispielsweise kann in 6A das Kontaktloch 612a auf einer Fläche des Chips 602 gebildet sein. Gemäß einer oder mehreren Ausführungsformen können die mehreren Kontaktlöcher 612a, 612b mindestens ein auf einer Fläche der Metallstruktur 604 gebildetes Kontaktloch aufweisen. Beispielsweise kann das Kontaktloch 612b in 6A auf einer Fläche der Metallstruktur 604 gebildet sein. Gemäß einer oder mehreren Ausführungsformen kann eine Fläche des Chips 602 zumindest im Wesentlichen mit einer Fläche der Metallstruktur 604 abschließen. Beispielsweise kann die Rückseite des in 6A dargestellten Chips 602 im Wesentlichen mit einer Fläche der Metallstruktur 604 abschließen.
  • 6B zeigt eine Ansicht 601 einer Chipanordnung, wobei die leitende Struktur 608a, 608b als mehrere Schichten über dem Chip 602 und der Metallstruktur 604 angeordnet ist. Beispielsweise kann, wie vorstehend in Bezug auf 3N beschrieben wurde, gemäß einer oder mehreren Ausführungsformen mindestens eine zusätzliche leitende Schicht über der elektrisch leitenden Schicht 328 gebildet werden. Mit anderen Worten kann die leitende Struktur, welche die elektrisch leitende Verbindung zwischen dem Chip 602 und der Metallstruktur 604 bildet, eine mehrlagige elektrisch leitende Schicht sein (wie in 6B in Bezug auf die leitende Struktur 608a, 608b dargestellt ist). Eine Wirkung der Bildung der mehrlagigen elektrisch leitenden Schicht 608a, 608b kann eine verbesserte Leiterbahnführungsfähigkeit der Chipanordnung sein. Die vorstehend in Bezug auf die in 6A dargestellte Chipanordnung beschriebenen Merkmale können gleichermaßen auf die in 6B dargestellte Chipanordnung anwendbar sein.
  • Wenngleich verschiedene Aspekte dieser Offenbarung mit Bezug auf spezifische Ausführungsformen eingehend dargestellt und beschrieben wurde, sollten Fachleute verstehen, dass verschiedene Änderungen an der Form und den Einzelheiten vorgenommen werden können, ohne vom Gedanken und vom in den anliegenden Ansprüchen definierten Schutzumfang der Erfindung abzuweichen. Der Schutzumfang der Erfindung wird demgemäß durch die anliegenden Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher eingeschlossen sein.

Claims (17)

  1. Verfahren (200) zur Herstellung einer Chipanordnung, welches folgende Schritte aufweist: Anordnen eines Chips auf einem Träger innerhalb einer Öffnung einer Metallstruktur, die über dem Träger angeordnet ist (202), Befestigen des Chips an der Metallstruktur (204), Entfernen des Trägers, um dadurch mindestens einen Kontakt des Chips freizulegen (206), und Bilden einer elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur (208).
  2. Verfahren (200) nach Anspruch 1, wobei das Bilden (208) der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur einen Galvanisierprozess aufweist.
  3. Verfahren (200) nach Anspruch 1 oder 2, wobei das Bilden (208) der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur folgende Schritte aufweist: Bilden einer Galvanisiermaske über zumindest einem Teil des Chips und über einem ersten Teil einer Fläche der Metallstruktur, wobei der mindestens eine Kontakt des Chips und ein zweiter Teil der Fläche der Metallstruktur von der Galvanisiermaske frei sind, und Galvanisieren einer elektrisch leitenden Schicht über dem mindestens einen Kontakt des Chips und dem zweiten Teil der Fläche der Metallstruktur unter Verwendung der Galvanisiermaske als Maske.
  4. Verfahren (200) nach einem der Ansprüche 1 bis 3, wobei das Bilden (208) der elektrisch leitenden Verbindung zwischen dem mindestens einen Kontakt des Chips und der Metallstruktur folgende Schritte aufweist: Abscheiden eines elektrisch leitenden Materials über dem mindestens einen Kontakt des Chips und der Metallschicht und Strukturieren des elektrisch leitenden Materials.
  5. Verfahren (200) nach Anspruch 3, welches ferner folgenden Schritt aufweist: Strukturieren der elektrisch leitenden Schicht.
  6. Verfahren (200) nach einem der Ansprüche 1 bis 5, wobei das Anordnen (202) des Chips auf dem Träger innerhalb der Öffnung der über dem Träger angeordneten Metallstruktur folgende Schritte aufweist: Bereitstellen der über einer Fläche des Trägers angeordneten Metallstruktur, Bilden der Öffnung in einem Teil der Metallstruktur, um einen Teil der Fläche des Trägers freizulegen, und Anordnen des Chips innerhalb der Öffnung der Metallstruktur und über dem Teil der Fläche des Trägers, der freigelegt wurde; wobei vorzugsweise das Bilden der Öffnung in dem Teil der Metallstruktur zum Freilegen des Teils der Fläche des Trägers einen Ätzprozess aufweist.
  7. Verfahren (200) nach Anspruch 6, wobei das Anordnen (202) des Chips innerhalb der Öffnung der Metallstruktur und über dem Teil der Fläche des Trägers, der freigelegt wurde, folgende Schritte aufweist: Anordnen eines Klebstoffs über dem Teil der Fläche des Trägers, der freigelegt wurde, und Anordnen des Chips über dem Klebstoff; wobei vorzugsweise der Klebstoff ein nicht leitendes Material aufweist.
  8. Verfahren (200) nach Anspruch 7, wobei der Klebstoff eine nicht leitende Paste aufweist.
  9. Verfahren (200) nach Anspruch 7 oder 8, welches ferner folgenden Schritt aufweist: Erwärmen des Klebstoffs nach dem Anordnen des Chips über dem Klebstoff.
  10. Verfahren (200) nach einem der Ansprüche 5 bis 9, welches ferner folgenden Schritt aufweist: Aufrauen der Metallstruktur und des Teils der Fläche des Trägers, der freigelegt wurde.
  11. Verfahren (200) nach Anspruch 10, wobei das Aufrauen der Metallstruktur und des Teils der Fläche des Trägers, der freigelegt wurde, einen Ätzprozess aufweist; wobei vorzugsweise der Ätzprozess einen Mikroätzprozess aufweist.
  12. Verfahren (200) nach einem der Ansprüche 1 bis 11, wobei das Befestigen (204) des Chips an der Metallstruktur folgenden Schritt aufweist: Bilden einer Isolierschicht über dem Chip und der Metallstruktur, wobei die Isolierschicht die Öffnung der Metallstruktur füllt.
  13. Verfahren (200) nach einem der Ansprüche 1 bis 12, wobei das Befestigen (204) des Chips an der Metallstruktur folgende Schritte aufweist: Anordnen einer Isolierschicht zwischen einer leitenden Schicht und dem Chip und der über dem Träger angeordneten Metallstruktur und Anwenden von Wärme und Druck zum Verschmelzen der leitenden Schicht, der Isolierschicht und des Chips und der über dem Träger angeordneten Metallstruktur; wobei vorzugsweise die Isolierschicht die Öffnung der Metallstruktur füllt und über dem Chip und der Metallstruktur angeordnet wird.
  14. Verfahren (200) nach einem der Ansprüche 1 bis 13, wobei das Entfernen (206) des Trägers, um dadurch mindestens einen Kontakt des Chips freizulegen, folgende Schritte aufweist: Entfernen des Trägers vom Chip und von der Metallstruktur und Bilden mindestens einer zweiten Öffnung, um den mindestens einen Kontakt des Chips freizulegen.
  15. Verfahren (200) nach einem der Ansprüche 1 bis 14, wobei der Träger ein Metall oder eine Metalllegierung aufweist; wobei vorzugsweise die Isolierschicht mindestens eines von einem Prepreg- und einem Harzmaterial aufweist.
  16. Verfahren zur Herstellung einer Chipanordnung, wobei das Verfahren folgende Schritte aufweist: Bereitstellen einer über einem Träger angeordneten Metallstruktur, Bilden mindestens einer ersten Öffnung in der Metallstruktur, um einen Teil des Trägers freizulegen, Anordnen mindestens eines Chips innerhalb der mindestens einen ersten Öffnung, wobei eine Klebstoffschicht den mindestens einen Chip an dem Teil des Trägers, der freigelegt wurde, anbringt, Bilden einer Isolierschicht über dem mindestens einen Chip und der Metallstruktur, wobei die Isolierschicht die mindestens eine erste Öffnung füllt, Bilden mindestens einer zweiten Öffnung in mindestens einer von der Isolierschicht und der Klebstoffschicht, um zumindest einen von einem Teil des mindestens einen Chips und einem Teil der Metallstruktur freizulegen, und Galvanisieren einer elektrisch leitenden Schicht über dem Teil des mindestens einen Chips und dem Teil der Metallstruktur, der freigelegt wurde.
  17. Chipanordnung, welche Folgendes aufweist: einen Chip, der innerhalb einer Öffnung einer Metallstruktur angeordnet ist, wobei mindestens ein Kontakt des Chips elektrisch mit der Metallstruktur verbunden ist und wobei eine Fläche des Chips zumindest im Wesentlichen mit einer Fläche der Metallstruktur abschließt.
DE201310114472 2012-12-20 2013-12-19 Verfahren zur Herstellung einer Chipanordnung und Chipanordnung Pending DE102013114472A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/721,337 US8956918B2 (en) 2012-12-20 2012-12-20 Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US13/721,337 2012-12-20

Publications (1)

Publication Number Publication Date
DE102013114472A1 true DE102013114472A1 (de) 2014-06-26

Family

ID=50878909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310114472 Pending DE102013114472A1 (de) 2012-12-20 2013-12-19 Verfahren zur Herstellung einer Chipanordnung und Chipanordnung

Country Status (3)

Country Link
US (2) US8956918B2 (de)
CN (1) CN103887189B (de)
DE (1) DE102013114472A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107031A1 (de) * 2016-04-15 2017-10-19 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität
DE102017105330A1 (de) 2017-03-14 2018-09-20 Infineon Technologies Austria Ag Die-Einbettung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014568A (ko) * 2013-07-29 2015-02-09 삼성전자주식회사 반도체 패키지
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
JP6592948B2 (ja) * 2015-04-21 2019-10-23 富士通株式会社 半導体装置の製造方法
CN106971993A (zh) * 2016-01-14 2017-07-21 三星电子株式会社 半导体封装件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400558B2 (ja) * 1994-08-12 2003-04-28 メック株式会社 銅および銅合金のエッチング液
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Prec Ind Co Ltd Three-dimensional multiple stacked-die packaging structure
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI271807B (en) * 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107031A1 (de) * 2016-04-15 2017-10-19 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität
DE102016107031B4 (de) 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
US10522433B2 (en) 2016-04-15 2019-12-31 Infineon Technologies Ag Laminate package of chip on carrier and in cavity
DE102017105330A1 (de) 2017-03-14 2018-09-20 Infineon Technologies Austria Ag Die-Einbettung
US10692803B2 (en) 2017-03-14 2020-06-23 Infineon Technologies Austria Ag Die embedding

Also Published As

Publication number Publication date
US20150123255A1 (en) 2015-05-07
US8956918B2 (en) 2015-02-17
CN103887189B (zh) 2018-06-12
US20140175624A1 (en) 2014-06-26
CN103887189A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US10643971B2 (en) Method for fabricating a semiconductor and semiconductor package
US9406658B2 (en) Embedded component device and manufacturing methods thereof
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
JP5677586B2 (ja) 扁平形状の超小型電子パッケージを含む電子アセンブリ、および扁平形状の超小型電子パッケージの製造方法
US6331451B1 (en) Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6833609B1 (en) Integrated circuit device packages and substrates for making the packages
US4729061A (en) Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
DE112012007316B3 (de) Integration sekundärer bauelemente in kernlose mikroelektronische bauelement-packages
US8119929B2 (en) Wiring board and method for manufacturing the same
EP2274962B1 (de) Leiterplatte und verfahren zu ihrer herstellung
TWI670814B (zh) 單層無芯基板
US8119930B2 (en) Wiring board and method for manufacturing the same
JP5064210B2 (ja) 電子モジュール及びその製造方法
JP3922642B2 (ja) 熱伝導部材付きプリント基板及びその製造方法
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
US20010027605A1 (en) Method for producing printed wiring board
EP0997942A2 (de) Chipgrosses Halbleitergehäuse und seine Herstellung
US5088008A (en) Circuit board for mounting electronic components
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP2007081408A (ja) リジッド−フレキシブルパッケージオンパッケージ(pop)用印刷回路基板及びその製造方法
US6915566B2 (en) Method of fabricating flexible circuits for integrated circuit interconnections
US4640010A (en) Method of making a package utilizing a self-aligning photoexposure process
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US8510936B2 (en) Manufacturing method of package carrier

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication