DE102013110041A1 - Optoelektronischer Halbleiterchip und optoelektronisches Bauelement - Google Patents

Optoelektronischer Halbleiterchip und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102013110041A1
DE102013110041A1 DE102013110041.4A DE102013110041A DE102013110041A1 DE 102013110041 A1 DE102013110041 A1 DE 102013110041A1 DE 102013110041 A DE102013110041 A DE 102013110041A DE 102013110041 A1 DE102013110041 A1 DE 102013110041A1
Authority
DE
Germany
Prior art keywords
contact
semiconductor chip
layer
dielectric
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013110041.4A
Other languages
English (en)
Other versions
DE102013110041B4 (de
Inventor
Christian Leirer
Berthold Hahn
Roland Zeisel
Johannes Baur
Karl Engl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102013110041.4A priority Critical patent/DE102013110041B4/de
Priority to US15/021,393 priority patent/US9853018B2/en
Priority to PCT/EP2014/069314 priority patent/WO2015036443A1/de
Publication of DE102013110041A1 publication Critical patent/DE102013110041A1/de
Application granted granted Critical
Publication of DE102013110041B4 publication Critical patent/DE102013110041B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

Es wird eine optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2, 2') angegeben, die einen ersten Halbleiterbereich (3) eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich (4) eines zweiten Leitfähigkeitstyps und eine aktive Zone mit einem pn-Übergang (5) aufweist, die zwischen dem ersten Halbleiterbereich (3) und dem zweiten Halbleiterbereich (4) ausgebildet ist. Die Halbleiterschichtenfolge (2) ist auf einem Träger (8) angeordnet ist. Der Halbleiterchip (1) weist weiterhin einen ersten Kontakt auf, der zum elektrischen Anschließen des ersten Halbleiterbereichs (3) vorgesehen ist, und einen von dem ersten Kontakt verschiedenen zweiten Kontakt, der zum elektrischen Anschließen des zweiten Halbleiterbereichs (4) vorgesehen ist. Außerdem umfasst der Halbleiterchip (1) ein parallel zu dem pn-Übergang (5) geschaltetes erstes kapazitives elektrisches Element mit einem ersten dielektrischen Element, das dazu geeignet ist, bei Überspannung in Sperrrichtung des pn-Übergangs (5) zumindest einen Teil der Ladung aufzunehmen.

Description

  • Es werden ein optoelektronischer Halbleiterchip und ein optoelektronisches Bauelement angegeben.
  • Optoelektrische Halbleiterchips sind beispielsweise in den folgenden Druckschriften beschrieben: WO 2011/080219 , WO 2012/146668 , WO 2008/131735 .
  • Es soll ein optoelektronischer Halbleiterchip mit einem erhöhten ESD-Schutz (ESD für „electrostatic discharge“) angegeben werden. Weiterhin soll ein optoelektronisches Bauelement angegeben werden, das ebenfalls einen erhöhten ESD-Schutz aufweist.
  • Diese Aufgaben werden durch einen optoelektronischen Halbleiterchip mit den Merkmalen des Patentanspruches 1 und durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruches 17 gelöst.
  • Vorteilhafte Ausführungsformen und Weiterbildungen des optoelektronischen Halbleiterchips sowie des optoelektronischen Bauelements sind jeweils in den abhängigen Ansprüchen angegeben.
  • Ein optoelektronischer Halbleiterchip umfasst eine Halbleiterschichtenfolge, die einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps aufweist. Der erste Leitfähigkeitstyp ist von dem zweiten Leitfähigkeitstyp verschieden. Beispielsweise ist der erste Leitfähigkeitstyp n-leitend und der zweite Leitfähigkeitstyp p-leitend. Bei einem n-leitenden Material basiert die elektrische Leitfähigkeit auf beweglichen Elektronen, während bei einem p-leitenden Material die elektrische Leitfähigkeit auf beweglichen Löchern basiert.
  • Weiterhin umfasst die Halbleiterschichtenfolge eine aktive Zone mit einem pn-Übergang, wobei die aktive Zone zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich ausgebildet ist. Die Halbleiterschichtenfolge kann ganz oder teilweise epitaktisch gewachsen sein.
  • Die Halbleiterschichtenfolge ist bevorzugt auf einem Träger angeordnet. Bei dem Träger kann es sich beispielsweise um ein Wachstumssubstrat handeln, auf dem die Halbleiterschichtenfolge epitaktisch aufgewachsen wurde. Beispielsweise kann ein derartiges Wachstumssubstrat Saphir aufweisen oder aus Saphir bestehen.
  • Weiterhin ist es auch möglich, dass der Träger von einem Wachstumssubstrat der Halbleiterschichtenfolge verschieden ist. Beispielsweise kann die Halbleiterschichtenfolge epitaktisch auf einem Wachstumssubstrat gewachsen und danach auf einen Träger übertragen werden. Hierzu wird eine freie Hauptfläche der Halbleiterschichtenfolge, die von dem Wachstumssubstrat abgewandt ist, an einem Träger befestigt, beispielsweise mittels eines Klebers oder eines Lots. Danach wird das Wachstumssubstrat von der Halbleiterschichtenfolge entfernt oder derart gedünnt, dass das Wachstumssubstrat alleine die Halbleiterschichtenfolge nicht mehr ausreichend mechanisch stabilisiert. Ein derartiger Halbleiterchip wird auch als Dünnfilmchip bezeichnet. Bevorzugt ist bei einem Dünnfilmchip eine reflektierende Schicht zwischen der Halbleiterschichtenfolge und dem Träger angeordnet. Die reflektierende Schicht ist dazu vorgesehen, Strahlung, die in der aktiven Zone erzeugt wird, zu einer Strahlungsaustrittsfläche des Halbleiterchips zu lenken.
  • Weiterhin umfasst der optoelektronische Halbleiterchip einen ersten Kontakt, der zum elektrischen Anschließen des ersten Halbleiterbereichs vorgesehen ist und einen vom ersten Kontakt verschiedenen zweiten Kontakt, der zum elektrischen Anschließen des zweiten Halbleiterbereichs vorgesehen ist.
  • Parallel zu dem pn-Übergang ist weiterhin ein erstes kapazitives elektrisches Element geschaltet, das dazu geeignet ist, bei Überspannung in Sperrrichtung des pn-Übergangs zumindest einen Teil der Ladung der Überspannung aufzunehmen. Das kapazitive elektrische Element ist hierbei bevorzugt monolithisch in den optoelektronischen Halbleiterchip integriert. Das erste kapazitive Element erhöht mit Vorteil den ESD-Schutz des Halbleiterchips.
  • Das erste kapazitive Element weist zumindest ein dielektrisches Element auf, das mit mindestens einem Teil einer der elektrischen Kontakte als elektrische Kapazität wirkt.
  • Gemäß einer Ausführungsform sind der erste Kontakt und der zweite Kontakt durch das dielektrische Element elektrisch voneinander getrennt.
  • Gemäß einer weiteren Ausführungsform weist der optoelektronische Halbleiterchip ein zweites kapazitives Element auf. Das zweite kapazitive Element ist besonders bevorzugt parallel zu dem ersten kapazitiven Element und dem pn-Übergang geschaltet. Auch das zweite kapazitive Element ist dazu geeignet, bei Überspannung in Sperrrichtung des pn-Übergangs zumindest einen Teil der Ladung der Überspannung aufzunehmen. Das zweite kapazitive Element erhöht mit Vorteil den ESD-Schutz des Halbleiterchips weiter. Die für das erste kapazitive Element beschriebenen Merkmale, Eigenschaften und Ausführungsformen gelten auch für das zweite kapazitive Element.
  • Das erste und/oder das zweite kapazitive elektrische Element tragen dazu bei, eine Überspannung des pn-Übergangs zumindest zu verringern. Das zum pn-Übergang parallel geschaltete kapazitive elektrische Element nimmt zumindest einen Teil der Ladung auf, die bei einer elektrostatischen Entladung des Halbleiterchips über den pn-Übergang fließt und vermindert so die Ladung, die auf den pn-Übergang wirkt. Weiterhin bewirkt das kapazitive elektrische Element, dass die Ladung der elektrostatischen Entladung verlangsamt an den pn-Übergang abgegeben wird. Die an den pn-Übergang anliegende Stromdichte aufgrund der elektrostatischen Entladung wird somit vermindert, insbesondere in der Anfangsphase der elektrostatischen Entladung. Dies vermindert die im pn-Übergang dissipierte Leistung und verringert damit die Wahrscheinlichkeit, dass der pn-Übergang bei der elektrostatischen Entladung beschädigt oder zerstört wird.
  • Das erste kapazitive elektrische Element weist bevorzugt eine erste dielektrische Schicht als dielektrisches Element auf. Das erste kapazitive Element kann auch eine dielektrische Schichtenfolge aufweisen. Beispielsweise ist das erste kapazitive elektrische Element durch den ersten Kontakt, den zweiten Kontakt und die erste dielektrische Schicht gebildet, wobei die erste dielektrische Schicht zwischen dem ersten Kontakt und dem zweiten Kontakt angeordnet ist und diese elektrisch voneinander isoliert.
  • Ebenso ist es möglich, dass das zweite kapazitive elektrische Element eine zweite dielektrische Schicht aufweist. Beispielsweise ist die zweite dielektrische Schicht Teil einer Schichtenfolge.
  • Gemäß einer Ausführungsform des Halbleiterchips umfasst der erste Kontakt eine erste Kontaktschicht und der zweite Kontakt eine zweite Kontaktschicht. Das erste kapazitive Element weist die erste dielektrische Schicht auf. Das erste kapazitive Element weist die erste Kontaktschicht, die zweite Kontaktschicht und die erste dielektrische Schicht auf oder ist aus der ersten Kontaktschicht, der zweiten Kontaktschicht und der ersten dielektrischen Schicht gebildet. Die erste Kontaktschicht, die zweite Kontaktschicht und die erste dielektrische Schicht sind übereinander angeordnet. Die erste dielektrische Schicht ist weiterhin zwischen der ersten Kontaktschicht und der zweiten Kontaktschicht positioniert. Besonders bevorzugt sind die erste Kontaktschicht, die zweite Kontaktschicht und die erste dielektrische Schicht derart übereinander angeordnet, dass sie zumindest teilweise lateral überlappen. Die erste dielektrische Schicht steht besonders bevorzugt in direktem Kontakt mit der ersten Kontaktschicht und der zweiten Kontaktschicht.
  • Bei dieser Ausführungsform bilden die erste Kontaktschicht, die zweite Kontaktschicht und die erste dielektrische Schicht einen Kondensator aus, dessen Kapazität C nach der Formel C = (A·εr·ε0)/d berechnet wird, wobei εr die Dielektrizitätskonstante der ersten dielektrischen Schicht, d die Dicke der dielektrischen Schicht und A die Fläche ist, entlang der die erste Kontaktschicht, die zweite Kontaktschicht und die erste dielektrische Schicht miteinander überlappen.
  • Gemäß einer weiteren Ausführungsform weist der optoelektronische Halbleiterchip neben dem ersten Kontakt mit einer ersten Kontaktschicht einen zweiten Kontakt mit mindestens einem zweiten Kontaktelement auf, das die erste Kontaktschicht und den pn-Übergang durchbricht. Mit Hilfe des zweiten Kontaktelements kann der Halbleiterbereich, der von einer Rückseite des Halbleiterchips abgewandt ist, mit Vorteil über die Rückseite elektrisch kontaktiert werden. Die Rückseite des Halbleiterchips ist beispielsweise zur Montage des Halbleiterchips auf ein Submount vorgesehen. Insbesondere weist die Rückseite des Halbleiterchips keine Strahlungsaustrittsfläche auf. Die Rückseite des Halbleiterchips liegt einer Vorderseite des Halbleiterchips gegenüber, die eine Strahlungsaustrittsfläche des Halbleiterchips aufweist.
  • Gemäß einer Ausführungsform weist das erste kapazitive Element eine erste dielektrische Schicht auf und der zweite Kontakt ein zweites Kontaktelement. Die erste dielektrische Schicht bedeckt hierbei eine Seitenflanke des zweiten Kontaktelements. Beispielsweise ist das erste kapazitive Element aus einer ersten dielektrischen Schicht gebildet, die zwischen der ersten Kontaktschicht des ersten Kontaktes und der zweiten Kontaktschicht des zweiten Kontaktes angeordnet ist und sich bis über eine Seitenflanke des zweiten Kontaktelements erstreckt. Auch die zweite dielektrische Schicht eines zweiten kapazitiven Elements kann eine Seitenflanke des zweiten Kontaktelements bedecken.
  • Beispielsweise weisen das erste kapazitive elektrische Element und das zweite kapazitive elektrische Element jeweils eine dielektrische Schicht als dielektrisches Element auf. Besonders bevorzugt ist die erste dielektrische Schicht zwischen der ersten Kontaktschicht und der zweiten Kontaktschicht angeordnet und die zweite dielektrische Schicht zwischen der zweiten Kontaktschicht und der Halbleiterschichtenfolge. Hierbei kann der zweite Kontakt ein zweites Kontaktelement aufweisen, wobei sich die erste dielektrische Schicht über eine Seitenflanke des zweiten Kontaktelements erstreckt und die zweite dielektrische Schicht sich über eine weitere Seitenflanke des zweiten Kontaktelements erstreckt. Die beiden Seitenflanken des Kontaktelements liegen sich hierbei besonders bevorzugt gegenüber.
  • Gemäß einer weiteren Ausführungsform umfasst der erste Kontakt ein erstes Anschlusselement, das auf der Vorderseite des Halbleiterchips angeordnet ist. Auch der zweite Kontakt kann ein zweites Anschlusselement aufweisen, das bevorzugt ebenfalls auf einer Vorderseite des Halbleiterchips angeordnet ist.
  • Das erste Anschlusselement und/oder das zweite Anschlusselement sind dazu vorgesehen, den optoelektronischen Halbleiterchip nach außen elektrisch zu kontaktieren, beispielsweise mit Hilfe eines Bonddrahts.
  • Weist die Vorderseite des Halbleiterchips ein einziges Anschlusselement auf, so kann der andere elektrische Kontakt über die Rückseite des Halbleiterchips von außen elektrisch kontaktiert werden. Beispielsweise wird die Rückseite des Halbleiterchips durch eine Hauptfläche des Trägers gebildet. Soll der Halbleiterchip über die Rückseite elektrisch kontaktiert werden, so ist der Träger bevorzugt elektrisch leitend ausgebildet. Weiterhin ist der Träger besonders bevorzugt mit einem elektrisch leitenden Material an der Halbleiterschichtenfolge befestigt, beispielsweise mittels eines Lotes oder eines elektrisch leitfähigen Klebers.
  • Gemäß einer Ausführungsform ist das erste und/oder zweite dielektrische Element aus mindestens einem der folgenden Materialien gebildet: Oxid, Nitrid, Oxynitrid, Siliziumoxynitrid (εr ≈ 6–7), Hafniumnitrid (εr ≈ 20–40), Hafniumoxynitrid (εr ≈ 20–40), Hafniumsiliziumoxynitrid (εr ≈ 20–40), Zirkoniumoxynitrid (εr ≈ 20–40), Zirkoniumsiliziumoxynitrid (εr ≈ 20–40), Tantaloxid (εr ≈ 25), Bariumstrontiumtitanat (εr > 200), Strontiumtitanat (εr ≈ 400), Siliziumoxid (εr ≈ 3,9), Hafniumoxid (εr ≈ 20–40), Titanoxid, Siliziumnitrid, Aluminiumoxid (εr ≈ 8–9), Zirkoniumoxid (εr ≈ 20–40). Besonders bevorzugt weist das erste dielektrische Element und/oder das zweite dielektrische Element, wie beispielsweise die erste dielektrische Schicht und/oder die zweite dielektrische Schicht, ein Material mit einer möglichst hohen Dielektrizitätskonstante auf.
  • Besonders bevorzugt weist die Dicke der ersten dielektrischen Schicht und/oder der zweiten dielektrischen Schicht einen Wert zwischen einschließlich 1 Nanometer und einschließlich 1000 Nanometer auf.
  • Das erste dielektrische Element und/oder das zweite dielektrische Element können beispielsweise durch Atomlagenabscheidung (ALD für Atomic Layer Deposition) oder mit Hilfe von Tetraethoxylsilan (TEOS) abgeschieden werden.
  • Mit Atomlagenabscheidung ist vorliegend ein Verfahren bezeichnet, bei dem ein erstes gasförmiges Ausgangsmaterial einem Volumen zugeführt wird, in dem die zu beschichtende Oberfläche bereitgestellt ist, sodass das erste gasförmige Ausgangsmaterial auf der Oberfläche adsorbiert. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung der Oberfläche mit dem ersten Ausgangsmaterial wird der Teil des ersten Ausgangsmaterials, der noch gasförmig beziehungsweise nicht auf der Oberfläche adsorbiert vorliegt, in der Regel wieder aus dem Volumen entfernt und ein zweites Ausgangsmaterial zugeführt. Das zweite Ausgangsmaterial ist dafür vorgesehen, mit der an der Oberfläche adsorbierten, ersten Ausgangsverbindung unter Bildung einer festen ALD-Schicht chemisch zu reagieren.
  • Gemäß einer weiteren Ausführungsform weist das erste und/oder das zweite dielektrische Element eine Vielzahl an Strukturelementen auf, die untereinander verbunden sind. Beispielsweise können die Strukturelemente als Zylinder oder Quader ausgebildet sein. Beispielsweise sind die Strukturelemente zwischen der ersten Kontaktschicht und der Halbleiterschichtenfolge angeordnet. Weiterhin können die Strukturelemente auch zwischen der zweiten Kontaktschicht und der Halbleiterschichtenfolge angeordnet sein.
  • Weiterhin ist es auch möglich, dass der Halbleiterchip eine Vielzahl dielektrischer Strukturelemente umfasst, die ein drittes dielektrisches Element eines dritten kapazitiven Elements bilden. Das dritte kapazitive Element ist besonders bevorzugt parallel zu dem pn-Übergang und/oder zu dem ersten kapazitiven Element und/oder dem zweiten kapazitiven Element geschaltet.
  • Die für das erste und zweite kapazitive Element beschriebenen Merkmale, Eigenschaften und Ausführungsformen gelten auch für das dritte kapazitive Element.
  • Mit Hilfe des ersten kapazitiven Elements und/oder des zweiten kapazitiven Elements und/oder des dritten kapazitiven Elements können bevorzugt Kapazitiven zwischen 1 Pikofarad bis 1 Nanofarad innerhalb des Halbleiterchips erzeugt werden.
  • Gemäß einer Ausführungsform weist der Halbleiterchip mehrere Halbleiterschichten auf, die in Serie geschaltet sind. Besonders bevorzugt sind die Halbleiterschichtenfolgen lateral nebeneinander auf einem gemeinsamen Träger angeordnet.
  • Beispielsweise ist der Träger strahlungsdurchlässig ausgebildet und eine seiner Hauptflächen weist eine Strahlungsaustrittsfläche auf. Mit anderen Worten ist der Träger bei dieser Ausführungsform dazu vorgesehen, dass die in der aktiven Zone erzeugte elektromagnetische Strahlung durch den Träger hindurchläuft und von seiner Außenfläche abgestrahlt wird. Bei dieser Ausführungsform wird der Halbleiterchip besonders bevorzugt nur über seine Rückseite elektrisch kontaktiert. Ein derartiger Halbleiterchip wird auch als Flip-Chip bezeichnet.
  • Alternativ ist es auch möglich, dass der Träger von einer Strahlungsaustrittsfläche des Halbleiterchips abgewandt ist.
  • Bei einem derartigen Halbleiterchip handelt es sich bevorzugt um einen Dünnfilmhalbleiterchip. Der Träger ist hierbei bevorzugt lichtundurchlässig ausgebildet und weist besonders bevorzugt eine erhöhte Wärmeleitfähigkeit auf. Beispielsweise ist der Träger aus einem Metall gebildet. Der Träger kann auch galvanisch abgeschieden sein.
  • Der hier beschriebene optoelektronische Halbleiterchip ist dazu vorgesehen, Teil eines optoelektronischen Bauelements zu sein. Beispielsweise weist das optoelektronische Bauelement ein Submount auf. Bevorzugt ist ein weiteres kapazitives Element in das Submount integriert. Das weitere kapazitive Element ist bevorzugt ebenfalls parallel zu dem Halbleiterchip geschaltet und erhöht mit Vorteil den ESD-Schutz des pn-Übergangs.
  • Beispielsweise weist das weitere kapazitive Element des Submounts zumindest eine dielektrische Schicht auf. Als Materialien sind die für das erste kapazitive Element bereits genannten Materialien geeignet.
  • Weiterhin ist es auch möglich, dass das weitere kapazitive Element einen Schichtenstapel alternierender metallischer und dielektrischer Schichten aufweist.
  • Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Die 1 bis 3 zeigen jeweils eine schematische Schnittdarstellung eines elektronischen Halbleiterchips gemäß einem Ausführungsbeispiel.
  • 4 zeigt einen Ausschnitt aus 3.
  • 5 zeigt ein Ersatzschaltbild des Halbleiterchips gemäß dem Ausführungsbeispiel der 3 und 4.
  • 6 zeigt eine schematische Schnittdarstellung eines Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
  • 7 zeigt ein Ersatzschaltbild des Halbleiterchips gemäß dem Ausführungsbeispiel der 6.
  • 8 und 9 zeigen schematische Schnittdarstellungen eines Halbleiterchips gemäß zweier Ausführungsbeispiele.
  • 10 zeigt ein Ersatzschaltbild des Halbleiterchips gemäß dem Ausführungsbeispiel der 9.
  • 11 zeigt eine schematische Schnittdarstellung eines Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
  • 12 zeigt ein Ersatzschaltbild des Halbleiterchips gemäß dem Ausführungsbeispiel der 11.
  • 13, 14 und 15 zeigen jeweils eine schematische Schnittdarstellung eines Halbleiterchips gemäß jeweils einem weiteren Ausführungsbeispiel.
  • 16 zeigt eine Draufsicht auf den Halbleiterchip gemäß 15.
  • 17 zeigt schematisch die elektrische Verschaltung der unterschiedlichen Halbleiterschichtenfolgen des Halbleiterchips gemäß der 15 und 16.
  • 18 zeigt eine schematische Schnittdarstellung eines Bauelements gemäß einem ersten Ausführungsbeispiel.
  • 19 zeigt eine schematische Draufsicht auf das Bauelement gemäß der 18.
  • 20 zeigt ein Ersatzschaltbild des optoelektronischen Bauelements gemäß der 18 und 19.
  • 21 und 22 zeigen jeweils eine schematische Schnittdarstellung durch ein Bauelement gemäß jeweils einem Ausführungsbeispiel.
  • 23 zeigt ein Ersatzschaltbild eines Bauelements gemäß einem weiteren Ausführungsbeispiel.
  • 24 zeigt Simulationsergebnisse für den Stromfluss I(t) in Abhängigkeit der Zeit an einer Leuchtdiode (LED) in einem Schaltkreis, wie er in dem Ersatzschaltbild der 25 schematisch dargestellt ist.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Der optoelektronische Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 1 umfasst eine Halbleiterschichtenfolge 2 mit einem ersten Halbleiterbereich 3 eines ersten Leitfähigkeitstyps und einem zweiten Halbleiterbereich 4 eines zweiten Leitfähigkeitstyps. Bei dem vorliegenden Ausführungsbeispiel ist der erste Halbleiterbereich 3 p-leitfähig und der zweite Halbleiterbereich 4 n-leitfähig. Zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 4 ist eine aktive Zone mit einem pn-Übergang 5 ausgebildet. Die aktive Zone erzeugt im Betrieb des Halbleiterchips 1 elektromagnetische Strahlung, die von einer Strahlungsaustrittsfläche 6 des Halbleiterchips 1 ausgesandt wird. Die Strahlungsaustrittsfläche 6 des Halbleiterchips 1 weist eine Strukturierung auf, die zu einer erhöhten Strahlungsauskopplung aus dem Halbleiterchip 1 führen soll. Die Strahlungsaustrittsfläche 6 ist Teil einer Vorderseite 7 des Halbleiterchips 1.
  • Weiterhin umfasst der Halbleiterchip 1 einen Träger 8, auf dem die Halbleiterschichtenfolge 2 angeordnet ist. Der Träger 8 ist bei dem vorliegenden Ausführungsbeispiel elektrisch leitend ausgebildet. Beispielsweise kann der Träger 8 mit einem Lot oder einem elektrisch leitfähigen Kleber an der Halbleiterschichtenfolge 2 befestigt sein. Alternativ kann der Träger 8 auch galvanisch abgeschieden werden. Der Träger 8 ist vorliegend von der Strahlungsaustrittsfläche 6 des Halbleiterchips 1 abgewandt.
  • Der Halbleiterchip 1 weist weiterhin einen ersten elektrischen Kontakt auf, der zum elektrischen Anschließen des ersten Halbleiterbereiches 3 vorgesehen ist. Der erste Kontakt umfasst vorliegend eine erste Kontaktschicht 9, die in direktem Kontakt mit dem ersten Halbleiterbereich 3 angeordnet ist. Weiterhin umfasst der Halbleiterchip 1 einen zweiten Kontakt mit einer zweiten Kontaktschicht 10 und einem zweiten Kontaktelement 11. Das zweite Kontaktelement 11 durchdringt hierbei die erste Kontaktschicht und den pn-Übergang vollständig und reicht bis an den zweiten Halbleiterbereich 4 des zweiten Leitfähigkeitstyps, um diesen elektrisch kontaktieren zu können. Die erste Kontaktschicht 9 und die zweite Kontaktschicht 10 sind übereinander angeordnet und überlappen lateral.
  • Die erste Kontaktschicht 9 und die zweite Kontaktschicht 10 sind durch ein erstes dielektrisches Element voneinander getrennt. Das erste dielektrische Element ist als erste dielektrische Schicht 12 ausgebildet, die zwischen der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 angeordnet ist und in direktem Kontakt mit der ersten Kontaktschicht 9 steht. Die erste dielektrische Schicht 12 bildet mit der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ein erstes kapazitives Element aus. Das erste kapazitive Element ist dazu geeignet, elektrische Ladung aufzunehmen, wenn an den pn-Übergang 5 in Sperrrichtung eine Überspannung anliegt.
  • Weiterhin erstreckt sich das dielektrische Element über Seitenflanken des zweiten Kontaktelements 11. Das erste dielektrische Element steht hier in direktem Kontakt mit dem ersten Halbleiterbereich 3 und isoliert das zweite Kontaktelement 11 elektrisch von dem ersten Halbleiterbereich 3. Das erste dielektrische Element ist im Bereich des zweiten Kontaktelements 11 ebenfalls als Schicht ausgebildet, deren Dicke jedoch gegenüber dem restlichen Bereich erhöht ist.
  • Die erste Kontaktschicht 9 ist vorliegend reflektierend ausgebildet. Auf der zweiten Kontaktschicht 10 und auf dem zweiten Kontaktelement 11 ist vollflächig eine reflektierende, elektrisch leitende Schicht 13 aufgebracht, die beispielsweise aus einem Metall gebildet ist. Durch die reflektierende erste Kontaktschicht und die reflektierende Schicht 13 kann elektromagnetische Strahlung, die in der aktiven Zone erzeugt wird, zu der Strahlungsaustrittsfläche 6 gelenkt werden.
  • 1 zeigt schematisch einen Ausschnitt des Halbleiterchips 1 mit dem ersten Kontaktelement 11. 2 zeigt schematisch einen weiteren Ausschnitt des Halbleiterchips 1. Dieser Ausschnitt stellt insbesondere die beiden Kontaktschichten 9, 10 und ein erstes Anschlusselement 14 dar. Seitlich ist in 2 ein Teil des zweiten Kontaktelements 11 zu erkennen, das in 1 vollständig dargestellt ist. Weiterhin zeigt 2 die erste Kontaktschicht 9 und die zweite Kontaktschicht 10, die durch die erste dielektrische Schicht 12 voneinander getrennt sind. Die dielektrische Schicht grenzt hierbei direkt an die erste Kontaktschicht 9 und direkt an die reflektierende Schicht 13 an.
  • Weiterhin weist der erste Kontakt das erste Anschlusselement 14 auf, das seitlich der Halbleiterschichtenfolge 2 auf der Vorderseite 7 des Halbleiterchips 1 angeordnet ist. Das erste Anschlusselement 14 ist dazu vorgesehen, den Halbleiterchip 1 von außen elektrisch zu kontaktieren, beispielsweise über einen Bonddraht. Das erste Anschlusselement 14 ist durch elektrisch isolierende Elemente 15 seitlich umschlossen und dadurch von der Halbleiterschichtenfolge 2 elektrisch isoliert. Das erste Anschlusselement 14 steht in direktem Kontakt mit der ersten Kontaktschicht 9.
  • Der Halbleiterchip 1 gemäß Ausführungsbeispiel der 3 weist einen Träger 8 auf, der aus Germanium gebildet ist. Auf dem Träger 8 ist eine Halbleiterschichtenfolge 2 angeordnet, die auf Galliumnitrid basiert und einen ersten p-dotierten Halbleiterbereich 3 und einen zweiten n-dotierten Halbleiterbereich 4 aufweist.
  • Galliumnitrid ist ein Nitrid-Verbindungshalbleitermaterial. Nitrid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Stickstoff enthalten, und gehorchen der folgenden chemischen Summenformel: InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1.
  • Zwischen dem p-dotierten Halbleiterbereich 3 und dem n-dotierten Halbleiterbereich 4 ist eine aktive Zone mit einem pn-Übergang 5 angeordnet. Der n-dotierte Halbleiterbereich 4 weist hierbei zu einer Strahlungsaustrittsfläche 6 des Halbleiterchips 1, während der p-dotierte Halbleiterbereich 3 zu dem Träger 8 weist.
  • Der Halbleiterchip 1 weist eine erste Kontaktschicht 9 auf, die in direktem Kontakt mit dem ersten Halbleiterbereich 3 steht und dazu vorgesehen ist, den ersten Halbleiterbereich 3 elektrisch zu kontaktieren.
  • Der Halbleiterchip 1 weist weiterhin einen zweiten Kontakt auf, der eine zweite Kontaktschicht 10 und ein zweites Kontaktelement 11 umfasst. Das Kontaktelement 11 durchbricht die erste Kontaktschicht 9 und den pn-Übergang 5 vollständig. Zwischen der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ist eine erste dielektrische Schicht 12 ausgebildet, die Teil eines ersten kapazitiven Elements ist. Die erste Kontaktschicht 9 ist vorliegend aus drei Einzelschichten gebildet, wie in 4 im Detail dargestellt.
  • Auf der Vorderseite 7 sowie auf der Seitenflanke der Halbleiterschichtenfolge 2 und auf einem Randbereich der zweiten Kontaktschicht 10 ist vorliegend weiterhin eine Passivierungsschicht 16 ausgebildet, die aus Siliziumdioxid gebildet ist.
  • Die erste dielektrische Schicht 12 und die beiden Kontaktschichten 9, 10 bilden ein erstes kapazitives Element aus, das vorliegend parallel zu dem pn-Übergang 5 geschaltet ist. Das korrespondierende Ersatzschaltbild ist in 5 dargestellt. Das Diodenzeichen 17 symbolisiert hierbei den pn-Übergang 5 und das Kapazitätszeichen 18 das erste kapazitive Element.
  • Der Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 6 weist einen Träger 8 auf, der elektrisch leitend ausgebildet ist. Der elektrisch leitende Träger 8 ist mit einer elektrisch leitenden Verbindungsschicht 19, beispielsweise eine Lot- oder Klebstoffschicht, an einer Halbleiterschichtenfolge 2 befestigt. Die Halbleiterschichtenfolge 2 weist einen ersten p-dotierten Halbleiterbereich 3 und einen zweiten n-dotierten Halbleiterbereich 4 auf. Der erste Halbleiterbereich 3 weist zu dem Träger hin und der zweite Halbleiterbereich 4 zu einer Strahlungsaustrittsfläche 6 des Halbleiterchips 1. Zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 4 ist eine aktive Zone angeordnet, die einen pn-Übergang 5 umfasst. Die aktive Zone, der pn-Übergang 5 und die beiden Halbleiterbereiche 3, 4 sind in der 6 aus Gründen der Übersichtlichkeit nicht dargestellt.
  • Weiterhin weist der Halbleiterchip 1 gemäß der 6 eine erste Kontaktschicht 9 auf, die dazu vorgesehen ist, den p-dotierten Halbleiterbereich 3 elektrisch zu kontaktieren. Die erste Kontaktschicht 9 erstreckt sich hierbei bis auf einen Bereich, der durch ein zweites Kontaktelement 11 gebildet wird, vollständig entlang einer Hauptfläche des Trägers 8. Der erste Kontakt umfasst neben der ersten Kontaktschicht 9 ein erstes Anschlusselement 14, das in direktem Kontakt mit der ersten Kontaktschicht 9 steht und dazu vorgesehen ist, den Halbleiterchip 1 extern elektrisch zu kontaktieren. Das erste Anschlusselement 14 ist auf einer Vorderseite 7 des Halbleiterchips 1 angeordnet.
  • Die erste Kontaktschicht 9 wird durch ein zweites Kontaktelement 11 vollständig durchbrochen, das dazu vorgesehen ist, den n-dotierten Halbleiterbereich 4 elektrisch zu kontaktieren. Der zweite elektrische Kontakt ist bei dem Ausführungsbeispiel der 6 durch das zweite Kontaktelement 11 gebildet. Insbesondere ist der zweite Kontakt vorliegend frei von einer zweiten Kontaktschicht 10. Das zweite Kontaktelement 11 verbindet den elektrisch leitenden Träger 8 mit dem n-dotierten Halbleiterbereich 4. Der Halbleiterchip 1 kann daher später über seine Rückseite 20, die der Vorderseite 7 gegenüber liegt, elektrisch kontaktiert werden.
  • Zwischen dem elektrisch leitendem Träger 8 und der ersten Kontaktschicht 9 ist eine erste dielektrische Schicht 12 angeordnet. Die erste dielektrische Schicht 12, der elektrisch leitende Träger 8 und die erste Kontaktschicht 9 bilden ein erstes kapazitives Element aus, das zu dem pn-Übergang 5 parallel geschaltet ist.
  • Die erste dielektrische Schicht 12 erstreckt sich weiterhin über die Seitenflanken des zweiten Kontaktelementes 11 und zumindest teilweise über Seitenflanken des optoelektronischen Halbleiterchips 1. So bedeckt die erste dielektrische Schicht 12 die Seitenflächen der ersten Kontaktschicht 9 sowie der Halbleiterschichtenfolge 2.
  • Zwischen der ersten Kontaktschicht 9 und der Halbleiterschichtenfolge 2 ist weiterhin eine Vielzahl an Strukturelementen 21 angeordnet, die aus einem dielektrischen Material gebildet sind. Beispielsweise sind die Strukturelemente 21 aus dem gleichen dielektrischen Material gebildet, wie die erste dielektrische Schicht 12 des kapazitiven Elements. Die Vielzahl an dielektrischen Strukturelementen 21 kann ebenfalls zu dem ersten kapazitiven Element beitragen oder selber im Zusammenspiel mit elektrisch leitenden Elementen des Halbleiterchips 1 ein weiteres kapazitives Element ausbilden.
  • Zwischen den dielektrischen Strukturelementen 21 und der Halbleiterschichtenfolge 2 ist weiterhin vollflächig eine Stromeinprägungsschicht 22 angeordnet. Die Stromeinprägungsschicht 22 kann beispielsweise aus einem transparenten leitenden Oxid (transparent conductive oxide: TCO) gebildet sein.
  • Transparente leitende Oxide sind in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (ITO). Neben binären Metallsauerstoffverbindungen, wie beispielsweise ZnO, SnO2 oder In2O3, gehören auch ternäre Metallsauerstoffverbindungen, wie beispielsweise Zn2SnO4, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 oder In4Sn3O12, oder Mischungen unterschiedlicher transparenter leitender Oxide zu der Gruppe der TCOs. Weiterhin entsprechend die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können weiterhin auch p- sowie n-dotiert sein.
  • Unter der ersten dielektrischen Schicht 12 sowie auf der ersten dielektrischen Schicht 12 auf den Seitenflanken des zweiten Kontaktelementes 11 ist jeweils eine reflektierende metallische Schicht 13 aufgebracht. Die reflektierende metallische Schicht 13 unter der ersten dielektrischen Schicht 12 erstreckt sich hierbei vollflächig über eine Vorderseite des zweiten Kontaktelements 11, wobei die Vorderseite des zweiten Kontaktelements 11 zu einer Vorderseite 7 des Halbleiterchips 1 weist. Ebenso ist eine reflektierende metallische Schicht 13 in den Zwischenräumen zwischen den dielektrischen Strukturelementen 21 ausgebildet.
  • Das Ersatzschaltbild des Halbleiterchips 1 gemäß dem Ausführungsbeispiel der 6 ist in 7 dargestellt. Das Diodenzeichen 17 symbolisiert hierbei wieder den pn-Übergang 5 und das Kapazitätszeichen 18 das erste kapazitive Element. Das erste kapazitive Element ist parallel zu dem pn-Übergang 5 geschaltet.
  • Im Unterschied zu dem Halbleiterchip gemäß dem Ausführungsbeispiel der 6 umfasst der zweite Kontakt des Halbleiterchips 1 gemäß dem Ausführungsbeispiel der 8 eine Vielzahl zweiter Kontaktelemente 11, die jeweils die erste Kontaktschicht und den pn-Übergang vollständig durchbrechen. Die übrigen Elemente des Halbleiterchips 1 gemäß der 8 können ausgebildet sein, wie bei dem Halbleiterchip gemäß 6.
  • Der Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 9 weist eine Halbleiterschichtenfolge 2 mit einem ersten p-dotierten Halbleiterbereich 3 und einem zweiten n-dotierten Halbleiterbereich 4 auf. An der Halbleiterschichtenfolge 2 ist mit einer Lot- oder Klebstoffschicht 19 ein elektrisch leitender Träger 8 befestigt. Zwischen dem Träger 8 und der Halbleiterschichtenfolge 2 ist weiterhin eine erste Kontaktschicht 9 angeordnet, die aus einem reflektierenden Metall gebildet ist. Der erste Kontakt ist vorliegend aus der ersten Kontaktschicht 9 gebildet und kann über den elektrisch leitenden Träger 8 rückseitig elektrisch kontaktiert werden.
  • Weiterhin weist der optoelektronische Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 9 einen zweiten Kontakt zur elektrischen Kontaktierung des zweiten n-dotierten Halbleiterbereichs 4 auf. Der zweite Kontakt weist eine zweite Kontaktschicht 10, ein zweites Kontaktelement 11 und ein zweites Anschlusselement 23 auf. Das zweite Kontaktelement 11 durchbricht die erste Kontaktschicht 9 und den pn-Übergang 5 vollständig. Die zweite Kontaktschicht 10 ist zwischen der ersten Kontaktschicht 9 und der Halbleiterschichtenfolge 2 angeordnet und verbindet das zweite Kontaktelement 11 und das zweite Anschlusselement 23 miteinander. Die zweite Kontaktschicht 10 erstreckt sich hierbei lediglich zwischen dem zweiten Kontaktelement 11 und dem seitlich angeordneten zweiten Anschlusselement 23 entlang einer Hauptseite des Trägers 8, während ein weiterer Bereich entlang der Hauptseite des Trägers 8 frei bleibt von der zweiten Kontaktschicht 10.
  • Zwischen der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ist weiterhin eine erste dielektrische Schicht 12 angeordnet. Die erste dielektrische Schicht 12 bildet hierbei zusammen mit der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ein erstes kapazitives Element aus, das parallel zu dem pn-Übergang 5 geschaltet ist. Das erste kapazitive Element ist dazu geeignet, bei Überspannung in Sperrrichtung des pn-Übergangs 5 zumindest einen Teil der Ladung der Überspannung aufzunehmen. Die erste dielektrische Schicht 12 erstreckt sich hierbei bis über eine Seitenflanke des zweiten Kontaktelementes 11 und bis über eine äußere Seitenflanke des zweiten Anschlusselements 23.
  • Weiterhin umfasst der optoelektronische Halbleiterchip 1 gemäß der 9 ein zweites kapazitives Element, das eine zweite dielektrische Schicht 24 aufweist. Die zweite dielektrische Schicht 24 ist vorliegend zwischen der zweiten Kontaktschicht 10 und der Halbleiterschichtenfolge 2 angeordnet und bedeckt eine weitere Seitenflanke des zweiten Kontaktelementes 11 und eine weitere Seitenflanke des zweiten Anschlusselements 23. Zwischen der Halbleiterschichtenfolge 2 und dem Träger 8 sind weiterhin dielektrische Strukturelemente 21 angeordnet, wie sie bereits anhand der 6 bereits beschrieben wurde. Der Halbleiterchip 1 gemäß der 9 weist weiterhin ebenfalls eine Stromeinprägungsschicht 22 auf, wie sie anhand der 6 im Detail beschrieben wurde.
  • 10 zeigt ein Ersatzschaltbild für den Halbleiterchip 1 gemäß 9. Das erste und das zweite kapazitive Element sind hierbei jeweils durch ein Kapazitätszeichen 18 symbolisiert und der pn-Übergang 5 durch das Diodenzeichen 17. Das erste kapazitive Element und das zweite kapazitive Element sind jeweils parallel zueinander und parallel zu dem pn-Übergang 5 geschaltet.
  • Der optoelektronische Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 11 weist im Unterschied zu dem optoelektronischen Halbleiterchip gemäß dem Ausführungsbeispiel der 9 einen isolierenden Träger 8 auf. Der elektrisch isolierende Träger 8 kann zum Beispiel Aluminiumnitrid aufweisen oder aus Aluminiumnitrid gebildet sein. Im Unterschied zu dem Halbleiterchip 1 gemäß 9 kann der Halbleiterchip 1 daher nicht über seine Rückseite 20 elektrisch kontaktiert werden. Aus diesem Grund weist der optoelektronische Halbleiterchip 1 gemäß der 11 neben dem zweiten Anschlusselement 23 ein erstes Anschlusselement 14 auf, das auf einer Vorderseite 7 des Halbleiterchips 1 angeordnet ist und mit der ersten Kontaktschicht 9 in direktem Kontakt steht. Das erste Anschlusselement 14 ist dazu vorgesehen, den ersten Kontakt von außen elektrisch zu kontaktieren.
  • 12 zeigt ein Ersatzschaltbild für den Halbleiterchip 1 gemäß 11. Das erste und das zweite kapazitive Element sind hierbei jeweils durch ein Kapazitätszeichen 18 symbolisiert und der pn-Übergang 5 durch das Diodenzeichen 17. Das erste kapazitive Element und das zweite kapazitive Element sind jeweils parallel zueinander und parallel zu dem pn-Übergang 5 geschaltet.
  • Im Unterschied zu dem Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 11, umfasst der zweite Kontakt des Halbleiterchips 1 gemäß dem Ausführungsbeispiel der 13 eine Vielzahl zweiter Kontaktelemente 11, die jeweils die erste Kontaktschicht 9 und den pn-Übergang 5 vollständig durchbrechen. Die übrigen Elemente des Halbleiterchips 1 gemäß der 13 können ausgebildet sein, wie bei dem Halbleiterchip 1 gemäß 11.
  • Der optoelektronische Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 14 weist im Unterschied zu dem optoelektronischen Halbleiterchip 1 gemäß der 13 einen elektrisch isolierenden Träger 8 mit elektrisch leitenden Durchbrüchen 25 auf. Über die elektrisch leitenden Durchbrüche 25 kann der Halbleiterchip 1 rückseitig elektrisch kontaktiert werden. Der Halbleiterchip 1 ist daher frei von einem ersten Anschlusselement 14 und einem zweiten Anschlusselement 23. Daher kann mit Vorteil die gesamte Vorderseite 7 des Halbleiterchips 1 als Strahlungsaustrittsfläche 6 genutzt werden.
  • Der Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 15 und 16 umfasst mehrere lateral angeordnete Halbleiterschichtenfolgen 2, 2', die auf einem gemeinsamen Träger 8 positioniert sind. Der Halbleiterchip 1 umfasst vorliegend vier Halbleiterschichtenfolgen 2, 2', die monolithisch auf dem gemeinsamen Träger 8 integriert und elektrisch in Serie geschaltet sind. Der Träger 8 ist elektrisch isolierend ausgebildet.
  • Jede Halbleiterschichtenfolge 2, 2' weist einen ersten Halbleiterbereich 3 eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich 4 eines zweiten Leitfähigkeitstyps auf. Zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 4 ist eine aktive Zone mit einem pn-Übergang 5 angeordnet.
  • Zwischen einer ersten Halbleiterschichtenfolge 2 und dem Träger 8 ist eine erste Kontaktschicht 9 eines ersten Kontakts angeordnet, die mit dem ersten Halbleiterbereich 3 in direktem Kontakt steht und zum elektrischen Anschließen des ersten Halbleiterbereichs 3 vorgesehen ist. Der erste Kontakt umfasst weiterhin ein erstes Anschlusselement 14, das seitlich der ersten Halbleiterschichtenfolge 2 angeordnet ist.
  • Zwischen dem Träger 8 und der ersten Kontaktschicht 9 ist weiterhin eine zweite Kontaktschicht 10 eines zweiten Kontaktes angeordnet. Die zweite Kontaktschicht 10 befindet sich in direktem Kontakt mit dem Träger 8 und ist durch eine erste dielektrische Schicht 12 von der zweiten Kontaktschicht 10 getrennt. Der zweite Kontakt umfasst weiterhin zwei zweite Kontaktelemente 11, die die erste Kontaktschicht 9 und den pn-Übergang 5 vollständig durchdringen. Die erste dielektrische Schicht 12 erstreckt sich bis über die Seitenflanken der zweiten Kontaktelemente 11.
  • Die erste dielektrische Schicht 12 bildet mit der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ein erstes dielektrisches Element aus, das zu dem pn-Übergang 5 parallel geschaltet und dazu geeignet ist, bei Überspannung in Sperrrichtung des pn-Übergangs 5 zumindest einen Teil der Ladung der Überspannung aufzunehmen.
  • Lateral neben der ersten Halbleiterschichtenfolge 2 ist eine zweite Halbleiterschichtenfolge 2' auf dem Träger 8 angeordnet. Die erste Halbleiterschichtenfolge 2 ist von der zweiten Halbleiterschichtenfolge 2' durch eine dielektrische Schicht elektrisch isoliert.
  • Zwischen der zweiten Halbleiterschichtenfolge 2' und dem Träger 8 ist eine erste Kontaktschicht 9 in direktem Kontakt mit dem ersten Halbleiterbereich 3 angeordnet. Die erste Kontaktschicht 9 ist dazu vorgesehen, den ersten Halbleiterbereich 3 elektrisch zu kontaktieren.
  • Zwischen der ersten Kontaktschicht 9 und dem Träger 8 ist weiterhin eine zweite Kontaktschicht 10 eines zweiten Kontakts angeordnet. Der zweite Kontakt umfasst weiterhin ein zweites Anschlusselement 23 und zwei zweite Kontaktelemente 11, die die erste Kontaktschicht 9 und den pn-Übergang 5 vollständig durchdringen und zur elektrischen Kontaktierung des zweiten Halbleiterbereichs 4 vorgesehen sind.
  • Die zweite Kontaktschicht 10, die zum elektrischen Anschließen des zweiten Halbleiterbereichs 4 der ersten benachbarten Halbleiterschichtenfolge 2 dient, erstreckt sich weiterhin über den gesamten Träger 8 und ist somit auch zwischen dem Träger 8 und der zweiten Kontaktschicht 10 der zweiten Halbleiterschichtenfolge 2' angeordnet. Von der zweiten Kontaktschicht 10 der ersten Halbleiterschichtenfolge 2 erstreckt sich weiterhin ein elektrisches Verbindungselement 26 bis zur ersten Kontaktschicht 9 der zweiten Halbleiterschichtenfolge 2'. Das Verbindungselement 26 steht in direktem Kontakt mit der ersten Kontaktschicht 9 der zweiten Halbleiterschichtenfolge 2' und verbindet den zweiten Kontakt der ersten Halbleiterschichtenfolge 2 mit dem ersten Kontakt der zweiten Halbleiterschichtenfolge 2', so dass die erste Halbleiterschichtenfolge 2 und die zweite Halbleiterschichtenfolge 2' in Serie geschaltet sind (17). Das Verbindungselement 26 weist einen Bereich auf, der als Schicht ausgebildet ist, die parallel zu der ersten Kontaktschicht 9 der zweiten Halbleiterschichtenfolge 2' angeordnet ist und mit dieser eine gemeinsame Grenzfläche ausbildet.
  • Zwischen der zweiten Kontaktschicht 10 der ersten Halbleiterschichtenfolge 2 und der zweiten Kontaktschicht 10 der zweiten Halbleiterschichtenfolge 2' ist eine erste dielektrische Schicht angeordnet, die beide zweite Kontaktschichten 10 elektrisch voneinander isoliert.
  • Zwischen der zweiten Kontaktschicht 10 der zweiten Halbleiterschichtenfolge 2' und dem schichtförmigen Bereich des Verbindungselements 26 ist eine weitere dielektrische Schicht angeordnet, die das Verbindungselement 26 von der zweiten Kontaktschicht 10 elektrisch isoliert. Auch die Seitenflanken der zweiten Kontaktelemente 11 sind vollständig mit einer dielektrischen Schicht bedeckt.
  • Das optoelektronische Bauelement gemäß dem Ausführungsbeispiel der 18 und 19 weist einen optoelektronischen Halbleiterchip 1 auf, der auf ein Submount 27 aufgebracht ist.
  • Der optoelektronische Halbleiterchip 1 weist eine Halbleiterschichtenfolge 2 mit einem ersten p-dotierten Halbleiterbereich 3 und einem zweiten vorliegend n-dotierten Halbleiterbereich 4 auf. Zwischen dem n-dotierten Halbleiterbereich 4 und dem p-dotierten Halbleiterbereich 3 ist eine aktive Zone mit einem pn-Übergang 5 angeordnet.
  • Die Halbleiterschichtenfolge 2 ist auf einem Wachstumssubstrat epitaktisch gewachsen, das vorliegend als Träger 8 des Halbleiterchips 1 dient. Der Halbleiterchip 1 ist derart auf dem Submount 27 angeordnet, dass die Halbleiterschichtenfolge 2 von dem Submount 27 weg weist und eine Hauptfläche des Trägers 8 als Strahlungsaustrittsfläche 6 des Halbleiterchips 1 vorgesehen ist. Der Träger 8 ist bei dem vorliegenden Ausführungsbeispiel strahlungsdurchlässig ausgebildet. Beispielsweise ist der Träger 8 aus Saphir gebildet.
  • Auf die Halbleiterschichtenfolge 2 ist eine erste Kontaktschicht 9 aufgebracht, die dazu vorgesehen ist, den p-dotierten Halbleiterbereich 3 elektrisch zu kontaktieren. Weiterhin umfasst der Halbleiterchip 1 eine zweite Kontaktschicht 10 und eine Vielzahl an zweiten Kontaktelementen 22 zum elektrischen Anschließen des zweiten Halbleiterbereichs 4.
  • Zwischen der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ist eine erste dielektrische Schicht 12 angeordnet, die sich über die Seitenflanken der zweiten Kontaktelemente 11 erstreckt. Die erste dielektrische Schicht 12 bildet mit der ersten Kontaktschicht 9 und der zweiten Kontaktschicht 10 ein erstes kapazitives Element aus. Das erste kapazitive Element ist mit dem pn-Übergang 5 parallel geschaltet und dazu geeignet, Ladung einer Überspannung in Sperrrichtung des pn-Übergangs 5 aufzunehmen.
  • Das Submount 27 weist zwei Bondpads 28 auf, die elektrisch voneinander isoliert sind. Das erste Bondpad 28 ist mittels eines Bumps 29 mit der ersten Kontaktschicht verbunden. Das zweite Bondpad 28 ist ebenfalls mit einem Bump 29 mit der ersten Kontaktschicht 9 elektrisch leitend verbunden.
  • In dem Submount 27 ist ein weiteres kapazitives Element enthalten, das ebenfalls zum ESD-Schutz des Bauelements beiträgt. Das weitere kapazitive Element ist aus Gründen der Übersichtlichkeit nicht in 18 dargestellt. Ausführungsformen des weiteren kapazitiven Elements in dem Submount 27 werden weiter unten im Text anhand der 21 und 22 im Detail beschrieben.
  • Ein Ersatzschaltbild des optoelektronischen Bauelements gemäß dem Ausführungsbeispiel der 18 und 19 ist in 20 dargestellt. Das weitere kapazitive Element innerhalb des Submounts 27, das erste kapazitive Element des Halbleiterchips 1 und der pn-Übergang 5 sind parallel zueinander geschalten.
  • Das optoelektronische Bauelement gemäß dem Ausführungsbeispiel der 21 weist einen optoelektronischen Halbleiterchip 1 auf, wie er beispielsweise anhand von 8 bereits im Detail beschrieben wurde. Der Halbleiterchip ist auf ein Submount 27 aufgebracht. Das Submount 27 weist ein erstes Bondpad 28 und ein zweites Bondpad 28 auf. Der Halbleiterchip 1 ist über seine Rückseite elektrisch leitend mit dem ersten Bondpad 28 verbunden. Weiterhin ist das zweite Anschlusselement 23 elektrisch leitend mit einem Bonddraht mit dem zweiten Bondpad 28 verbunden.
  • Das Submount 27 weist vorliegend elektrisch leitende Strukturen auf, die aus einem Metall gebildet sind. Die elektrisch leitenden Strukturen umfassen parallel zu einer Hauptfläche des Submounts angeordnete metallische Schichten 30, die voneinander durch Schichten 31 eines dielektrischen Materials getrennt sind. Der Schichtenstapel aus alternierenden metallischen Schichten 30 und dielektrischen Schichten 31 bildet ein kapazitives Element innerhalb des Submounts 27 aus. Weiterhin sind innerhalb des Submounts 27 zwei metallische, elektrisch leitende Schichten 30' ausgebildet, die sich jeweils ausgehend von einem Bondpad 28 senkrecht zu einer Stapelrichtung des Schichtstapels entlang der Seitenflächen des Submounts 27 erstreckt. Jede elektrisch leitende Schicht 31 des Schichtenspatels ist weiterhin mit einer einzigen elektrisch leitenden Schicht 30', die senkrecht zu einer Seitenfläche des Submounts 27 angeordnet ist, verbunden.
  • Das optoelektronische Bauelement gemäß dem Ausführungsbeispiel der 22 weist ebenfalls einen optoelektronischen Halbleiterchip 1 auf, wie er anhand der 8 bereits beschrieben wurde. Auch dieser Halbleiterchip 1 ist auf ein Submount 27 mit einem ersten Bondpad 28 und einem zweiten Bondpad 28 aufgebracht. Weiterhin weist das Submount 27 ein kapazitives Element auf, das im Unterschied zu dem Submount gemäß der 21 jedoch durch eine einzige dielektrische Schicht 31 zwischen zwei elektrisch leitenden Schichten 30 gebildet ist. Dieses kapazitive Element befindet sich auf einer ersten Hauptfläche des Submounts 27 und weist zu der Rückseite 20 des Halbleiterchips 1.
  • Weiterhin ist es auch möglich, dass bei einem optoelektronischen Bauelement ein zusätzliches externes Schutzelement, wie beispielsweise eine Schutzdiode, vorgesehen ist. Das Ersatzschaltbild in der derartigen Anordnung ist schematisch in 23 dargestellt. Der pn-Übergang 5 ist hierbei durch ein erstes Diodenzeichen 17 symbolisiert, während das externe Schutzelement, wie eine Schutzdiode, durch ein zweites Diodenzeichen 17' gekennzeichnet ist, das jedoch in Sperrrichtung zu dem ersten Diodenzeichen 17 geschaltet ist. Die zusätzliche Kapazität des kapazitiven Elements im Submount 27 oder im optoelektronischen Halbleiterchip 1 ist durch ein Kapazitätszeichen 18 symbolisiert. Die Kapazität 18 ist hierbei parallel zu den Dioden 17, 17' geschaltet.
  • 24 zeigt verschiedene Simulationsergebnisse für die Zeitabhängigkeit des Stromes I(t), der an einem Halbleiterchip 1 anliegt, wie er bereits beschrieben wurde. Das Ersatzschaltbild, das als Grundlage der Simulation verwendet ist, ist in 25 dargestellt und entspricht dem Ersatzschaltbild der 5 und 7.
  • Die verschiedenen Kurven I1(t) bis I6(t) zeigen hierbei die Zeitabhängigkeit des über den pn-Übergang 5 fließenden Stromes I(t) bei Variation der Kapazität C im Schaltkreis.
  • Bei der Kurve I1(t) weist die Kapazität einen Wert von 50 Pikofarad, bei der Kurve I2(t) einen Wert von 500 Pikofarad, bei der Kurve I3(t) einen Wert von 1 Nanofarad, bei der Kurve I4(t) einen Wert von 5 Nanofarad, bei der Kurve I5(t) einen Wert von 10 Nanofarad und bei der Kurve I6(t) einen Wert von 20 Nanofarad auf. Mit zunehmender Kapazität sinkt zum einen der Maximalwert des Stromes, der über den pn-Übergang 5 abfließt. Weiterhin verlangsamt sich auch das Ansteigen des Stromes auf den Maximalwert mit steigender Kapazität. Der pn-Übergang 5 wird daher bei hohen Kapazitäten deutlich langsamer mit weniger Strom beaufschlagt als bei geringen Kapazitäten.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2011/080219 [0002]
    • WO 2012/146668 [0002]
    • WO 2008/131735 [0002]

Claims (20)

  1. Optoelektronischer Halbleiterchip (1) mit: – einer Halbleiterschichtenfolge (2, 2'), die einen ersten Halbleiterbereich (3) eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich (4) eines zweiten Leitfähigkeitstyps und eine aktive Zone mit einem pn-Übergang (5) aufweist, die zwischen dem ersten Halbleiterbereich (3) und dem zweiten Halbleiterbereich (4) ausgebildet ist, – einem Träger (8), auf dem die Halbleiterschichtenfolge (2) angeordnet ist, – einem ersten Kontakt, der zum elektrischen Anschließen des ersten Halbleiterbereichs (3) vorgesehen ist, – einem von dem ersten Kontakt verschiedenen zweiten Kontakt, der zum elektrischen Anschließen des zweiten Halbleiterbereichs (4) vorgesehen ist, – ein parallel zu dem pn-Übergang (5) geschaltetes erstes kapazitives elektrisches Element mit einem ersten dielektrischen Element, das dazu geeignet ist, bei Überspannung in Sperrrichtung des pn-Übergangs (5) zumindest einen Teil der Ladung aufzunehmen.
  2. Optoelektronischer Halbleiterchip (1) nach dem vorherigen Anspruch, bei dem der erste Kontakt und der zweite Kontakt durch das dielektrische Element elektrisch voneinander getrennt sind.
  3. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, der ein zweites kapazitives Element mit einem zweiten dielektrischen Element aufweist.
  4. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem das erste kapazitive elektrische Element eine erste dielektrische Schicht (12) als dielektrisches Element aufweist.
  5. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem das zweite kapazitive elektrische Element eine zweite dielektrische Schicht (24) als dielektrisches Element aufweist.
  6. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem – das erste kapazitive Element eine erste dielektrische Schicht (12) aufweist, – der erste Kontakt eine erste Kontaktschicht (9) und der zweite Kontakt eine zweite Kontaktschicht (10) aufweisen, – die erste Kontaktschicht (9), die zweite Kontaktschicht (10) und die erste dielektrische Schicht (12) übereinander angeordnet sind, und – die erste dielektrische Schicht (12) zwischen der ersten Kontaktschicht (9) und der zweiten Kontaktschicht (10) angeordnet ist.
  7. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem – der erste Kontakt eine erste Kontaktschicht (9) aufweist, und – der zweite Kontakt ein zweites Kontaktelement (11) aufweist, das die erste Kontaktschicht (9) und den pn-Übergang (5) durchbricht.
  8. Optoelektronischer Halbleiterchip (1) nach dem vorherigen Anspruch, bei dem das erste kapazitive Element eine erste dielektrische Schicht (12) aufweist, die eine Seitenflanke des zweiten Kontaktelements (11) bedeckt.
  9. Optoelektronischer Halbleiterchip (1) nach einem der Ansprüche 7 bis 8, bei dem das zweite kapazitive Element eine zweite dielektrische Schicht (24) aufweist, die eine Seitenflanke des zweiten Kontaktelements (11) bedeckt.
  10. Optoelektronischer Halbleiterchip (1) nach dem vorherigen Anspruch, bei dem – der erste Kontakt eine erste Kontaktschicht (9) und der zweite Kontakt eine zweite Kontaktschicht (10) aufweisen, – die erste Kontaktschicht (9) und die zweite Kontaktschicht (10) übereinander angeordnet sind, wobei – die erste dielektrische Schicht (12) zwischen der ersten Kontaktschicht (9) und der zweiten Kontaktschicht (10) angeordnet ist, und die zweite dielektrische Schicht (24) zwischen der zweiten Kontaktschicht (10) und der Halbleiterschichtenfolge (2) angeordnet ist.
  11. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem der erste Kontakt ein erstes Anschlusselement (14) aufweist, das auf einer Vorderseite (7) des Halbleiterchips (1) angeordnet ist.
  12. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem der zweite Kontakt ein zweites Anschlusselement (23) aufweist, das auf einer Vorderseite (7) des Halbleiterchips (1) angeordnet ist.
  13. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem das erste dielektrische Element und/oder das zweite dielektrische Element aus mindestens einem der folgenden Materialien gebildet ist: Oxid, Nitrid, Oxynitrid, Siliziumoxynitrid, Hafniumnitrid, Hafniumoxynitrid, Hafniumsiliziumoxynitrid, Zirkoniumoxynitrid, Zirkoniumsiliziumoxynitrid, Tantaloxid, Bariumstrontiumtitanat, Strontiumtitanat, Siliziumoxid, Hafniumoxid, Titanoxid, Siliziumnitrid, Aluminiumoxid, Zirkoniumoxid.
  14. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem das erste und/oder das zweite dielektrische Element als erste dielektrische Schicht (12) und/oder zweite dielektrische Schicht (24) ausgebildet ist, die eine Dicke zwischen einschließlich 1 Nanometer und einschließlich 1000 Nanometer aufweist.
  15. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, der mehrere Halbleiterschichtenfolgen (2, 2') aufweist, die lateral auf dem Träger (8) angeordnet und miteinander in Serie geschaltet sind.
  16. Optoelektronischer Halbleiterchip (1) nach einem der obigen Ansprüche, bei dem – der Träger (8) strahlungsdurchlässig ist, und – eine Hauptfläche des Trägers (8) eine Strahlungsaustrittsfläche (6) aufweist.
  17. Optoelektronischer Halbleiterchip (1) nach einem der Ansprüche 1 bis 15, bei dem der Träger (8) von einer Strahlungsaustrittsfläche (6) des Halbleiterchips (1) abgewandt ist.
  18. Optoelektronisches Bauelement mit einem Submount (27), auf das ein Halbleiterchip (1) nach einem der obigen Ansprüche aufgebracht ist, wobei in das Submount (27) ein weiteres kapazitives Element integriert ist.
  19. Optoelektronisches Bauelement nach dem vorherigen Anspruch, bei dem das weitere kapazitive Element zumindest eine dielektrische Schicht (31) aufweist.
  20. Optoelektronisches Bauelement einem der Ansprüche 18 bis 19, bei dem das weitere kapazitive Element einen Schichtenstapel alternierender metallischer Schichten (30, 30') und dielektrischer Schichten (31) aufweist.
DE102013110041.4A 2013-09-12 2013-09-12 Optoelektronischer Halbleiterchip und optoelektronisches Bauelement Active DE102013110041B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013110041.4A DE102013110041B4 (de) 2013-09-12 2013-09-12 Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
US15/021,393 US9853018B2 (en) 2013-09-12 2014-09-10 Optoelectronic semiconductor chip and optoelectronic component
PCT/EP2014/069314 WO2015036443A1 (de) 2013-09-12 2014-09-10 Optoelektronischer halbleiterchip und optoelektronisches bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013110041.4A DE102013110041B4 (de) 2013-09-12 2013-09-12 Optoelektronischer Halbleiterchip und optoelektronisches Bauelement

Publications (2)

Publication Number Publication Date
DE102013110041A1 true DE102013110041A1 (de) 2015-03-12
DE102013110041B4 DE102013110041B4 (de) 2023-09-07

Family

ID=51494307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013110041.4A Active DE102013110041B4 (de) 2013-09-12 2013-09-12 Optoelektronischer Halbleiterchip und optoelektronisches Bauelement

Country Status (3)

Country Link
US (1) US9853018B2 (de)
DE (1) DE102013110041B4 (de)
WO (1) WO2015036443A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018120508A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verfahren zum Steuern einer optoelektronischen Vorrichtung
WO2022184414A1 (de) * 2021-03-03 2022-09-09 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
CN107507896A (zh) * 2017-09-25 2017-12-22 广东工业大学 一种紫外led光源倒装结构
DE102019118543B4 (de) * 2019-07-09 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956747B1 (en) * 2004-06-03 2005-10-18 Kabushiki Kaisha Toshiba Semiconductor device
US20080258257A1 (en) * 2005-03-02 2008-10-23 Nxp B.V. Electronic Device and Use Thereof
WO2008131735A1 (de) 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
WO2011080219A1 (de) 2009-12-30 2011-07-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2012146668A1 (de) 2011-04-29 2012-11-01 Osram Opto Semiconductors Gmbh Strahlung emittierender halbleiterchip mit integriertem esd-schutz

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490381B1 (en) * 2000-06-01 2002-12-03 Optical Coating Laboratory, Inc. Fabry-Perot optical switch
KR101228428B1 (ko) 2004-02-20 2013-01-31 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
JP4805831B2 (ja) 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
TW200702824A (en) * 2005-06-02 2007-01-16 Koninkl Philips Electronics Nv LED assembly and module
US7622746B1 (en) * 2006-03-17 2009-11-24 Bridgelux, Inc. Highly reflective mounting arrangement for LEDs
JP5082504B2 (ja) 2006-03-31 2012-11-28 日亜化学工業株式会社 発光素子及び発光素子の製造方法
DE102006054069A1 (de) 2006-09-26 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
EP2573812B1 (de) 2006-10-12 2017-08-16 Panasonic Intellectual Property Management Co., Ltd. Lichtemittierende Vorrichtung
DE102008016525A1 (de) * 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TW201039467A (en) * 2009-04-24 2010-11-01 Formosa Epitaxy Inc Luminous element with selective reflection
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956747B1 (en) * 2004-06-03 2005-10-18 Kabushiki Kaisha Toshiba Semiconductor device
US20080258257A1 (en) * 2005-03-02 2008-10-23 Nxp B.V. Electronic Device and Use Thereof
WO2008131735A1 (de) 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
WO2011080219A1 (de) 2009-12-30 2011-07-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2012146668A1 (de) 2011-04-29 2012-11-01 Osram Opto Semiconductors Gmbh Strahlung emittierender halbleiterchip mit integriertem esd-schutz

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018120508A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verfahren zum Steuern einer optoelektronischen Vorrichtung
WO2022184414A1 (de) * 2021-03-03 2022-09-09 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Also Published As

Publication number Publication date
US20160225749A1 (en) 2016-08-04
WO2015036443A1 (de) 2015-03-19
DE102013110041B4 (de) 2023-09-07
US9853018B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
EP2274774B1 (de) Strahlungsemittierender halbleiterchip
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102013110041B4 (de) Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
EP2304799A1 (de) Strahlungemittierender halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
EP2606511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102009006177A1 (de) Strahlungsemittierender Halbleiterchip
DE102005043649A1 (de) Lichtemissionsbauteil mit Stromkreis-Schutzschaltung
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102010048159A1 (de) Leuchtdiodenchip
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2016180810A1 (de) Optoelektronischer halbleiterchip und leuchtmittel
WO2015074900A1 (de) Optoelektronischer halbleiterchip mit integriertem esd-schutz
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
DE112016005214B4 (de) Strahlungsemittierender Halbleiterchip, optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip und Verfahren zur Beschichtung eines strahlungsemittierenden Halbleiterchips
DE102014118837A1 (de) Verbindungsstruktur und elektronisches Bauteil
WO2017178627A1 (de) Optoelektronischer halbleiterchip
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE112015004174B4 (de) Organisches Bauelement
WO2016074891A1 (de) Optoelektronisches halbleiterbauelement und vorrichtung mit einem optoelektronischen halbleiterbauelement
DE102007043681B4 (de) Optoelektronisches Bauelement
WO2017129519A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102013113535A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division