DE102013008858A1 - Kapazitätsstruktur - Google Patents

Kapazitätsstruktur Download PDF

Info

Publication number
DE102013008858A1
DE102013008858A1 DE102013008858A DE102013008858A DE102013008858A1 DE 102013008858 A1 DE102013008858 A1 DE 102013008858A1 DE 102013008858 A DE102013008858 A DE 102013008858A DE 102013008858 A DE102013008858 A DE 102013008858A DE 102013008858 A1 DE102013008858 A1 DE 102013008858A1
Authority
DE
Germany
Prior art keywords
capacity structure
connection
electrode
capacity
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013008858A
Other languages
English (en)
Other versions
DE102013008858B4 (de
Inventor
Mehmet GOEKCEN
Jacek KRUPPA
Thomas Steinecke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102013008858.5A priority Critical patent/DE102013008858B4/de
Publication of DE102013008858A1 publication Critical patent/DE102013008858A1/de
Application granted granted Critical
Publication of DE102013008858B4 publication Critical patent/DE102013008858B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Kapazitätsstruktur weist einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss auf. Die Kapazitätsstruktur weist weiterhin eine Mehrzahl von Graben-Zellen auf, die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen. Die ersten Elektroden sind miteinander verbunden, um eine erste Elektrode der Kapazitätsstruktur zu bilden. Die zweiten Elektroden sind miteinander verbunden, um eine zweite Elektrode der Kapazitätsstruktur zu bilden. Die erste Elektrode der Kapazitätsstruktur ist mit dem ersten Anschluss und mit dem zweiten Anschluss elektrisch leitend verbunden. Die zweite Elektrode der Kapazitätsstruktur ist mit dem dritten Anschluss und mit dem vierten Anschluss elektrisch leitend verbunden. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem ersten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem dritten Anschluss weist jeweils eine erste Impedanz auf. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem zweiten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem vierten Anschluss weist jeweils eine zweite Impedanz auf. Die erste Impedanz ist niedriger als die zweite Impedanz.

Description

  • Die vorliegende Erfindung betrifft eine Kapazitätsstruktur mit einem ersten Anschluss, einem zweiten Anschluss, einem dritten Anschluss und einem vierten Anschluss.
  • Abblockkondensatoren werden häufig eingesetzt, um hochfrequente Störungen aus einem Signal auszufiltern. Abblockkondensatoren werden auch als Blockkondensatoren oder Stützkondensatoren bezeichnet. Als Abblockkondensator kann ein SMD-Kondensator eingesetzt werden, der außen an eine integrierte Schaltung (IC) geschaltet wird. Dabei besitzt der SMD-Kondensator eine Anschlussimpedanz, die für hohe Frequenzen einen Widerstand darstellt. Dieser Widerstand beeinflusst die Effizienz des SMD-Kondensators negativ. Der SMD-Kondensator arbeitet dabei im „Bypass”-Modus.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Kapazitätsstruktur zur Verfügung zu stellen, die ein effizientes Filtern von Signalen und von Strömen, die mit einer hochfrequenten Störung versehen sind, ermöglicht.
  • Die Aufgabe wird durch eine Kapazitätsstruktur gemäß dem Patentanspruch 1 gelöst.
  • Eine Kapazitätsstruktur weist einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss auf. Die Kapazitätsstruktur weist weiterhin eine Mehrzahl von Graben-Zellen auf, die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen. Die ersten Elektroden sind miteinander verbunden, um eine erste Elektrode der Kapazitätsstruktur zu bilden. Die zweiten Elektroden sind miteinander verbunden, um eine zweite Elektrode der Kapazitätsstruktur zu bilden. Die erste Elektrode der Kapazitätsstruktur ist mit dem ersten Anschluss und mit dem zweiten Anschluss elektrisch leitend verbunden. Die zweite Elektrode der Kapazitätsstruktur ist mit dem dritten Anschluss und mit dem vierten Anschluss elektrisch leitend verbunden. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem ersten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem dritten Anschluss weist jeweils eine erste Impedanz auf. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem zweiten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem vierten Anschluss weist jeweils eine zweite Impedanz auf. Die erste Impedanz ist niedriger als die zweite Impedanz.
  • Die Kapazitätsstruktur weist vier Anschlüsse auf und ist somit als Mehrpol ausgebildet. Die Kapazitätsstruktur weist weiterhin eine Mehrzahl von Graben-Zellen auf, die zusammen einen Kondensator bilden und die einen Kapazitätswert der Kapazitätsstruktur bestimmen. Die vier Anschlüsse sind mit der Mehrzahl von Graben-Zellen verbunden, so dass eine Spannung bzw. ein Strom, der über einen der vier Anschlüsse in die Kapazitätsstruktur eingegeben wird, durch die Mehrzahl von Graben-Zellen gefiltert wird und die gefilterte Spannung bzw. der gefilterte Strom über einen anderen der vier Anschlüsse aus der Kapazitätsstruktur wieder ausgegeben wird. Beispielsweise werden durch die Mehrzahl von Graben-Zellen hochfrequente Störungen effizient ausgefiltert.
  • In einer Ausführungsform ist die Kapazitätsstruktur derart ausgebildet, dass sie einen mit einer hochfrequenten Störung behafteten Versorgungsstrom filtert. Die Kapazitätsstruktur bewirkt, dass ein Versorgunsstrom bereitgestellt werden kann, der frei von hochfrequenten Störungen ist. Der Versorgungsstrom ist beispielsweise frei von Stromeinbrüchen und/oder frei von Stromüberhöhungen.
  • In einer Ausführungsform der Kapazitätsstruktur ist der erste Anschluss räumlich getrennt von dem zweiten Anschluss angeordnet und der dritte Anschluss ist räumlich getrennt von dem vierten Anschluss angeordnet.
  • In einer Ausführungsform der Kapazitätsstruktur sind der erste Anschluss, der zweite Anschluss, der dritte Anschluss und der vierte Anschluss derart angeordnet, dass ein mit einer hochfrequenten Störung behafteter Strom, der über den ersten Anschluss in die Kapazitätsstruktur einleitbar ist, durch die Mehrzahl von Graben-Zellen hindurch gezwungen wird.
  • In einer Ausführungsform der Kapazitätsstruktur ist die Mehrzahl von Graben-Zellen in einem Array angeordnet. Durch die dichte Anordnung einer Mehrzahl von Graben-Zellen in einem Array wird es ermöglicht, eine Kapazitätsstruktur mit einem hohem Kapazitätswert zur Verfügung zu stellen.
  • In einer Ausführungsform der Kapazitätsstruktur ist die Mehrzahl von Graben-Zellen in einem Substrat ausgebildet. Das Substrat weist beispielsweise ein Halbleitersubstrat auf.
  • In einer Ausführungsform der Kapazitätsstruktur sind die ersten Elektroden der Mehrzahl von Graben-Zellen in einer ersten Ebene, die sich parallel zu einer ersten Hauptoberfläche des Substrats erstreckt, miteinander verbunden.
  • In einer Ausführungsform der Kapazitätsstruktur sind die zweiten Elektroden der Mehrzahl von Graben-Zellen in einer zweiten Ebene, die sich parallel zu einer ersten Hauptoberfläche des Substrats erstreckt, miteinander verbunden.
  • In einer Ausführungsform der Kapazitätsstruktur sind die zweiten Elektroden der Mehrzahl von Graben-Zellen in der ersten Ebene miteinander verbunden.
  • In einer Ausführungsform der Kapazitätsstruktur sind die ersten Elektroden der Mehrzahl von Graben-Zellen in einer dritten Ebene, die sich parallel zu einer zweiten Hauptoberfläche des Substrats erstreckt, miteinander verbunden.
  • In einer Ausführungsform der Kapazitätsstruktur sind die zweiten Elektroden der Mehrzahl von Graben-Zellen in einer vierten Ebene, die sich parallel zu einer zweiten Hauptoberfläche des Substrats erstreckt, miteinander verbunden.
  • In einer Ausführungsform der Kapazitätsstruktur weist die erste Ebene, die sich parallel zu der ersten Hauptoberfläche des Substrats erstreckt, eine Metallisierungsebene auf.
  • In einer Ausführungsform der Kapazitätsstruktur weist die zweite Ebene, die sich parallel zu der ersten Hauptoberfläche des Substrats erstreckt, eine Metallisierungsebene auf.
  • In einer Ausführungsform der Kapazitätsstruktur weist die dritte Ebene, die sich parallel zu der zweiten Hauptoberfläche des Substrats erstreckt, eine Metallisierungsebene auf.
  • In einer Ausführungsform der Kapazitätsstruktur weist die vierte Ebene, die sich parallel zu der zweiten Hauptoberfläche des Substrats erstreckt, eine Metallisierungsebene auf.
  • In einer Ausführungsform der Kapazitätsstruktur weist die Mehrzahl von Graben-Zellen Durchkontaktierungen auf. Durch die Ausbildung der Graben-Zellen mittels Durchkontaktierungen wird es ermöglicht, die ersten Elektroden der Mehrzahl von Graben-Zellen sowohl an einer ersten Hauptoberfläche des Substrats als auch an einer zweiten Hauptoberfläche des Substrats zu verbinden. Außerdem können die zweiten Elektroden der Mehrzahl von Graben-Zellen sowohl an der ersten Hauptoberfläche des Substrats als auch an der zweiten Hauptoberfläche des Substrats verbunden werden. Durch die Verbindung der Elektroden sowohl an der ersten als auch an der zweiten Hauptoberfläche wird der Stromfluss durch die Mehrzahl von Graben-Zellen verbessert. Der verbesserte Stromfluss bewirkt eine verbesserte Filterwirkung der Kapazitätsstruktur mit Bezug auf hochfrequente Störungen.
  • Ausführungsbeispiele werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung einer Ausführungsform der Kapazitätsstruktur;
  • 2–3 schematische Darstellungen eines Teils einer weiteren Ausführungsform der Kapazitätsstruktur in einem Querschnitt;
  • 4 eine schematische Darstellung eines Teils einer weiteren Ausführungsform der Kapazitätsstruktur in einer Draufsicht;
  • 5 eine schematische Darstellung einer Ausführungsform eines Systems;
  • 6–9 schematische Darstellungen eines Teils einer Ausführungsform eines Chipmoduls in einem Querschnitt; und
  • 10 eine schematische Darstellung einer weiteren Ausführungsform der Kapazitätsstruktur.
  • 1 zeigt eine schematische Darstellung einer Ausführungsform der Kapazitätsstruktur. Die Kapazitätsstruktur 100 weist einen ersten Eingangsanschluss 102, einen ersten Ausgangsanschluss 104, einen zweiten Eingangsanschluss 106 und einen zweiten Ausgangsanschluss 108 auf. Über den ersten Eingangsanschluss 102 wird ein erstes Signal V1in in die Kapazitätsstruktur 100 eingegeben und über den ersten Ausgangsanschluss 104 wird das erste Signal V1out wieder aus der Kapazitätsstruktur 100 ausgegeben. Über den zweiten Eingangsanschluss 106 wird ein zweites Signal V2in in die Kapazitätsstruktur 100 eingegeben und über den zweiten Ausgangsanschluss 108 wird das zweite Signal V2out wieder aus der Kapazitätsstruktur 100 ausgegeben.
  • Die Kapazitätsstruktur 100 weist weiterhin eine Mehrzahl von Graben-Zellen auf, die einen Kondensator bildet und die in 1 mittels eines Kondensator-Zeichens symbolisch dargestellt ist. Die Mehrzahl von Graben-Zellen ist derart miteinander verbunden, dass sie eine erste Elektrode 110 und eine zweite Elektrode 112 der Kapazitätsstruktur 100 bzw. des Kondensators bilden. Die erste Elektrode 110 ist mit dem ersten Signal V1in und V1out verbunden und die zweite Elektrode 112 ist mit dem zweiten Signal V2in und V2out verbunden.
  • Die Kapazitätsstruktur 100 ist als Vierpol ausgebildet, d. h. die Kapazitätsstruktur 100 hat vier Anschlüsse 102, 104, 106 und 108. Durch die Ausgestaltung der Kapazitätsstruktur 100 als Vierpol wird bewirkt, dass ein Strom, der über den ersten Eingangsanschluss 102 bzw. den zweiten Eingangsanschluss 106 eingegeben wird, durch den Kondensator hindurch gezwungen wird, bevor er über den ersten Ausgangsanschluss 104 bzw. den zweiten Ausgangsanschluss 108 wieder ausgegeben wird.
  • Die Kapazitätsstruktur 100 dient als Filter für Signale, die mit einer hochfrequenten Störung versehen sind. Die hochfrequenten Störungen werden beispielsweise durch Schaltvorgänge verursacht. Bei der in 1 dargestellten Ausführungsform wird verhindert, dass ein Signal, das mit einer hochfrequenten Störung behaftet ist, an dem Kondensator der Kapazitätsstruktur 100 vorbeifließt. Stattdessen wird das Signal durch den Kondensator hindurch gezwungen und die hochfrequenten Störungen werden effektiv ausgefiltert, indem sie über den Kondensator abgeleitet werden. Die Kapazitätsstruktur 100 dient somit als effektiver Abblockkondensator für Signale mit hochfrequenten Störungen.
  • In einer Ausführungsform weist das erste Signal V1in und V1out eine erste Versorgungsspannung auf und das zweite Signal V2in und V2out weist eine zweite Versorgungsspannung auf. Die erste Versorgungsspannung weist beispielsweise eine positive Versorgungsspannung auf und die zweite Versorgungsspannung weist beispielsweise eine negative Versorgungsspannung auf. In einer alternativen Ausführungsform weist die zweite Versorgungsspannung beispielsweise ein Massepotential bzw. ein Bezugspotential auf.
  • Ein Versorgungsstrom wird durch die Mehrzahl der Graben-Zellen bzw. durch den Kondensator der Kapazitätsstruktur 100 hindurch gezwungen, wenn die erste Versorgungsspannung und die zweite Versorgungsspannung an die Kapazitätsstruktur 100 angelegt werden. Ist der Versorgungsstrom mit hochfrequenten Störungen behaftet, so werden diese von dem Kondensator ausgefiltert. Beispielsweise werden die hochfrequenten Störungen über den Kondensator nach Masse abgeleitet.
  • 2 zeigt eine schematische Darstellung eines Teils einer weiteren Ausführungsform der Kapazitätsstruktur in einem Querschnitt. Die Kapazitätsstruktur 200 weist eine Mehrzahl von Graben-Zellen 214, 216, 218 und 220 auf, die in einem schraffiert dargestellten Substrat 224 ausgebildet ist.
  • Jede der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 weist einen zylindrischen Leiter auf, der einem in das Substrat 224 eingebrachten Loch bzw. einem in das Substrat 224 eingebrachten Graben entspricht. Beispielsweise weist ein zylindrischer Leiter eine in dem Substrat 224 vergrabene, dotierte Wanne auf. Weiterhin weist jede der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 einen Innenleiter auf, der einer in das Loch bzw. in den Graben eingebrachten Grabenfüllung entspricht. Jeder der Innenleiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 wird jeweils von einem zylindrischen Leiter umgeben. Zwischen dem Innenleiter und dem jeweiligen zylindrischen Leiter ist ein schraffiert dargestelltes dielektrisches Material 226 eingebracht.
  • Der Innenleiter, der zylindrische Leiter und das dielektrische Material 226 bilden zusammen einen Kondensator, weshalb eine Graben-Zelle 214, 216, 218 und 220 auch als Kondensator-Zelle oder Grabenkondensator bezeichnet wird. Dabei bildet der zylindrische Leiter die erste Elektrode der Graben-Zelle 214, 216, 218 und 220 und der Innenleiter bildet die zweite Elektrode der Graben-Zelle 214, 216, 218 und 220. Die erste Elektrode ist durch das dielektrische Material 226 von der zweiten Elektrode elektrisch isoliert. Der durch eine Graben-Zelle 214, 216, 218 und 220 gebildete Kondensator weist eine hohe Kapazitätsdichte auf, d. h. einen hohen Kapazitätswert pro Fläche bezogen auf eine Hauptoberfläche des Substrats 224. Die hohe Kapazitätsdichte ergibt sich aus der Tatsache, dass eine Graben-Zelle 214, 216, 218 und 220 eine in das Substrat 224 hineinragende, d. h. vertikale, Struktur ist.
  • In 2 und auch in den folgenden Figuren sind die ersten Elektroden der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 als zylindrische Leiter dargestellt. Die zylindrischen Leiter sind beispielsweise rund oder eckig ausgebildet. In einer anderen Ausführungsform sind die ersten Elektroden der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 allgemein als eine in ein Substrat hineinragende Struktur ausgebildet, wobei die Struktur beispielsweise eine konische oder ovale Form aufweist. Die in das Substrat hineinragende Struktur weist beispielsweise ein leitendes Material oder einen entsprechend aufbereiteten Halbleiter auf.
  • Wie in 2 dargestellt ist, sind die ersten Elektroden, d. h. die zylindrischen Leiter, der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 miteinander verbunden, um eine erste Elektrode der Kapazitätsstruktur 200 zu bilden. Weiterhin sind die zweiten Elektroden, d. h. die Innenleiter, der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 miteinander verbunden, um eine zweite Elektrode der Kapazitätsstruktur 200 zu bilden.
  • Die Verbindung der ersten Elektroden ist derart ausgebildet, dass ein zylindrischer Leiter einer ersten Graben-Zelle 214 an einem ersten Anschluss 228 mit einem ersten Eingangsanschluss 202 der Kapazitätsstruktur 200 verbunden ist. An einem zweiten Anschluss 230 ist der zylindrische Leiter der ersten Graben-Zelle 214 mit einem ersten Anschluss 232 eines zylindrischen Leiters einer zweiten Graben-Zelle 216 verbunden. Der erste Anschluss 228 des zylindrischen Leiters der ersten Graben-Zelle 214 ist räumlich getrennt vom zweiten Anschluss 230 des zylindrischen Leiters der ersten Graben-Zelle 214 angeordnet. Die Anordnung des ersten Anschluss 228 und des zweiten Anschluss 230 ist derart, dass ein Strom, der vom ersten Anschluss 228 zum zweiten Anschluss 230 fließt, durch den zylindrischen Leiter der ersten Graben-Zelle 214 hindurch gezwungen wird.
  • Der zylindrische Leiter der zweiten Graben-Zelle 216 und die zylindrischen Leiter der weiteren Graben-Zellen 218, 220 sind in gleicher Weise wie der zylindrische Leiter der ersten Graben-Zelle 214 angeschlossen. Ein zweiter Anschluss 234 des zylindrischen Leiters der Graben-Zelle 220 ist mit einem ersten Ausgangsanschluss 204 der Kapazitätsstruktur 200 verbunden. Der erste Ausgangsanschluss 204 der Kapazitätsstruktur 200 ist räumlich getrennt von dem ersten Eingangsanschluss 202 der Kapazitätsstruktur 200 angeordnet. Durch die in 2 dargestellte Verbindung der zylindrischen Leiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 wird bewirkt, dass ein Strom, der von dem ersten Eingangsanschluss 202 der Kapazitätsstruktur 200 zu dem ersten Ausgangsanschluss 204 der Kapazitätsstruktur 200 fließt, durch alle zylindrischen Leiter der Graben-Zellen 214, 216, 218 und 220 hindurch gezwungen wird.
  • Die Verbindung der zylindrischen Leiter der Graben-Zellen 214, 216, 218 und 220 untereinander und die Verbindung des zylindrischen Leiters der ersten Graben-Zelle 214 mit dem ersten Eingangsanschluss 202 der Kapazitätsstruktur 200 und die Verbindung des zylindrischen Leiters der Graben-Zelle 220 mit dem ersten Ausgangsanschluss 204 der Kapazitätsstruktur 200 ist beispielsweise, wie in 2 schematisch dargestellt ist, in einer ersten Ebene 236 ausgebildet. Die erste Ebene 236 erstreckt sich parallel zu einer ersten Hauptoberfläche 238 des Substrats 224.
  • Die Verbindung der zweiten Elektroden ist derart ausgebildet, dass die Innenleiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 in einer zweiten Ebene 240 untereinander verbunden sind. Ferner sind die Innenleiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 mit einem zweiten Eingangsanschluss 206 der Kapazitätsstruktur 200 und mit einem zweiten Ausgangsanschluss 208 der Kapazitätsstruktur 200 verbunden, wobei der zweite Eingangsanschluss 206 räumlich getrennt von dem zweiten Ausgangsanschluss 208 angeordnet ist. Durch die in 2 dargestellte Verbindung der Innenleiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 wird bewirkt, dass ein Strom, der von dem zweiten Eingangsanschluss 206 der Kapazitätsstruktur 200 zu dem zweiten Ausgangsanschluss 208 der Kapazitätsstruktur 200 fließt, durch alle Innenleiter der Graben-Zellen 214, 216, 218 und 220 hindurch gezwungen wird.
  • Wie in 2 dargestellt ist, erstreckt sich sowohl die erste Ebene 236, als auch die zweite Ebene 240 parallel zu der ersten Hauptoberfläche 238 des Substrats 224. Die zweite Ebene 240 ist dabei oberhalb der ersten Ebene 236 angeordnet.
  • 3 zeigt eine schematische Darstellung eines Teils einer weiteren Ausführungsform der Kapazitätsstruktur in einem Querschnitt. Ebenso wie die mit Bezug auf 2 dargestellte und beschriebene Kapazitätsstruktur 200 weist die Kapazitätsstruktur 300 eine Mehrzahl von Graben-Zellen 314, 316, 318 und 320 auf, die in einem schraffiert dargestellten Substrat 324 ausgebildet ist. Jede der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 weist einen Innenleiter, einen zylindrischen Leiter und ein schraffiert dargestelltes dielektrisches Material 326 auf. Die Kapazitätsstruktur 300 weist weiterhin einen ersten Eingangsanschluss 302, einen ersten Ausgangsanschluss 304, einen zweiten Eingangsanschluss 306 und einen zweiten Ausgangsanschluss 308 auf.
  • Ähnlich wie bei der mit Bezug auf 2 dargestellten und beschriebenen Ausführungsform, sind die zylindrischen Leiter der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 in einer ersten Ebene 336 miteinander verbunden, um eine erste Elektrode der Kapazitätsstruktur 300 zu bilden. Die Innenleiter der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 sind in einer zweiten Ebene 340 miteinander verbunden, um eine zweite Elektrode der Kapazitätsstruktur 300 zu bilden. Die erste Ebene 336 und die zweite Ebene 340 erstrecken sich parallel zu einer ersten Hauptoberfläche 338 des Substrats 324. Bei der mit Bezug auf 2 dargestellten und beschriebenen Ausführungsform sind die zylindrischen Leiter der Mehrzahl von Graben-Zellen 214, 216, 218 und 220 in das Substrat 224 eingebettet und bilden somit Sacklöcher. Im Gegensatz dazu gehen die zylindrischen Leiter der in 3 dargestellten Ausführungsform durch das Substrat 324 vollständig hindurch und bilden somit Durchkontaktierungen. Die durchgehenden zylindrischen Leiter können beispielsweise dadurch hergestellt werden, dass das Substrat 324 an einer zweiten Hauptoberfläche 342 dünngeschliffen wird.
  • Bei der in 3 dargestellten Ausführungsform gehen die zylindrischen Leiter der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 durch das Substrat 324 hindurch und die zylindrischen Leiter sind in einer dritten Ebene 344, die sich parallel zu der zweiten Hauptoberfläche 342 des Substrats 324 erstreckt, untereinander verbunden. Die Innenleiter der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 gehen durch die durchgehenden zylindrischen Leiter hindurch und sind in einer vierten Ebene 346, die sich ebenfalls parallel zu der zweiten Hauptoberfläche 342 des Substrats 324 erstreckt, untereinander verbunden. Nachdem die zylindrischen Leiter sowohl über die erste Ebene 336 an der ersten Hauptoberfläche 338 des Substrats 324 als auch über die dritte Ebene 344 an der zweiten Hauptoberfläche 342 des Substrats 324 miteinander verbunden sind, wird der Stromfluss durch die zylindrischen Leiter verbessert. Entsprechend wird auch der Stromfluss durch die Innenleiter hindurch verbessert, da eine Verbindung der Innenleiter sowohl über die zweite Ebene 340 an der ersten Hauptoberfläche 338 des Substrats 324 als auch über die vierte Ebene 346 an der zweiten Hauptoberfläche 342 des Substrats 324 besteht. Der verbesserte Stromfluss durch die zylindrischen Leiter und durch die Innenleiter der Mehrzahl von Graben-Zellen 314, 316, 318 und 320 bewirkt eine verbesserte Filterwirkung der Kapazitätsstruktur 300 mit Bezug auf hochfrequente Störungen.
  • In einer Ausführungsform, wie in 3 dargestellt ist, befinden sich der erste Eingangsanschluss 302 und der zweite Eingangsanschluss 306 in einer Ebene 336 und 340 an der ersten Hauptoberfläche 338 des Substrats 324. Der erste Ausgangsanschluss 304 und der zweite Ausgangsanschluss 308 befinden sich in einer Ebene 344 und 346 an der zweiten Hauptoberfläche 342 des Substrats 324.
  • Bei der mit Bezug auf 2 dargestellten und beschriebenen Kapazitätsstruktur 200 sind die zylindrischen Leiter und die Innenleiter über zwei Ebenen untereinander verbunden. Bei der mit Bezug auf 3 dargestellten und beschriebenen Kapazitätsstruktur 300 sind die zylindrischen Leiter und die Innenleiter über vier Ebenen untereinander verbunden. In alternativen Ausführungsformen ist die Verbindung in einer einzigen Ebene, in drei Ebenen oder in mehr als vier Ebenen realisiert.
  • 4 zeigt eine schematische Darstellung einer weiteren Ausführungsform der Kapazitätsstruktur in einer Draufsicht. Die Kapazitätsstruktur 400 weist eine Mehrzahl von Graben-Zellen auf. Während der in den 2 und 3 dargestellte Teil einer Kapazitätsstruktur 200 und 300 jeweils vier Graben-Zellen 214, 216, 218, 220, 314, 316, 318 und 320 aufweist, weist die Kapazitätsstruktur 400 eine Mehrzahl von Graben-Zellen auf, die in einem Array bzw. in einem Feld angeordnet sind. Jede der Mehrzahl von Graben-Zellen weist einen zylindrischen Leiter und einen Innenleiter auf, wie beispielsweise mit Bezug auf 2 und 3 dargestellt und beschrieben ist. Die Verbindung der zylindrischen Leiter und der Innenleiter, die in 4 lediglich schematisch dargestellt ist, ist beispielsweise derart ausgestaltet, wie mit Bezug auf 2 und 3 dargestellt und beschrieben ist. Die miteinander verbundenen zylindrischen Leiter bilden eine erste Elektrode der Kapazitätsstruktur 400 und die miteinander verbunden Innenleiter bilden eine zweite Elektrode der Kapazitätsstruktur 400.
  • Die Kapazitätsstruktur 400 weist weiterhin einen ersten Eingangsanschluss 402, einen ersten Ausgangsanschluss 404, einen zweiten Eingangsanschluss 406 und einen zweiten Ausgangsanschluss 408 auf. Der erste Eingangsanschluss 402 ist innerhalb der Kapazitätsstruktur 400 räumlich getrennt von dem ersten Ausgangsanschluss 404 angeordnet, so dass ein Strom, der über den ersten Eingangsanschluss 402 in die Kapazitätsstruktur 400 eingegeben wird, durch die Mehrzahl von zylindrischen Leitern des Array hindurchgeführt wird, bevor der Strom über den ersten Ausgangsanschluss 404 wieder aus der Kapazitätsstruktur 400 ausgegeben wird. Der zweite Eingangsanschluss 406 ist innerhalb der Kapazitätsstruktur 400 räumlich getrennt von dem zweiten Ausgangsanschluss 408 angeordnet, so dass ein Strom, der über den zweiten Eingangsanschluss 406 in die Kapazitätsstruktur 400 eingegeben wird, durch die Mehrzahl von Innenleiter des Array hindurchgeführt wird, bevor der Strom über den zweiten Ausgangsanschluss 408 wieder aus der Kapazitätsstruktur 400 ausgegeben wird. Der bereits weiter vorne beschriebene Effekt der hohen Kapazitätsdichte wird bei der Kapazitätsstruktur 400 weiter verstärkt, da bei der Kapazitätsstruktur 400 eine Mehrzahl von Graben-Zellen dicht nebeneinander in einem Array angeordnet ist.
  • Die mit Bezug auf 1–4 dargestellten und beschriebenen Kapazitätsstrukturen 100, 200, 300 und 400 können auf verschiedene Weisen hergestellt werden und auf unterschiedliche Art ausgebildet sein, wie nachfolgend anhand einiger Beispiele erläutert wird.
  • Beispielsweise wird für die Herstellung der Graben-Zellen ein gleicher oder ähnlicher Prozess eingesetzt, wie er auch für die Herstellung einer Graben-Zelle einer DRAM-Speicherzelle angewendet wird. Das Substrat 224 und 324 ist beispielsweise ein Halbleitersubstrat. In einer Ausführungsform ist das Halbleitersubstrat als Siliziumsubstrat ausgebildet. In einer alternativen Ausführungsform weist das Halbleitersubstrat ein zusammengesetztes Material auf, wie beispielsweise Galliumarsenid (GaAs). Die erste Ebene 236 und 336, die zweite Ebene 240 und 340, die dritte Ebene 344 und die vierte Ebene 346 weisen beispielsweise jeweils eine Metallisierungsebene auf. Verbindungen, die in der ersten, zweiten, dritten und vierten Metallisierungsebene ausgebildet sind, weisen beispielsweise Aluminium oder Kupfer auf. Das dielektrische Material 226 und 326 weist in einer Ausführungsform Siliziumdioxid (SiO2) auf. In einer anderen Ausführungsform weist das dielektrische Material 226 und 326 eine hohe Dielektrizitätskonstante auf und ist somit ein sogenanntes „high-k-Dielektrikum”.
  • Ein Kapazitätswert der Kapazitätsstruktur 100, 200, 300 und 400 wird beispielsweise durch die Anzahl, durch die Geometrie und/oder durch die Ausgestaltung der in der Kapazitätsstruktur 100, 200, 300 und 400 eingesetzten Graben-Zellen bestimmt. Über den Kapazitätswert der Kapazitätsstruktur 100, 200, 300 und 400 kann eine Effizienz und/oder eine Filterwirkung der Kapazitätsstruktur 100, 200, 300 und 400 gesteuert werden. Beispielsweise wird der Kapazitätswert der Kapazitätsstruktur 100, 200, 300 und 400 durch die Auswahl des dielektrischen Materials 226 und 326 beeinflusst. Ein weiterer Faktor, der den Kapazitätswert der Kapazitätsstruktur 100, 200, 300 und 400 beeinflusst, ist beispielsweise das Längenverhältnis, d. h. das Verhältnis von Grabenlänge zu Grabendurchmesser, der eingesetzten Graben-Zellen.
  • Ebenso wie die mit Bezug auf 1 bereits dargestellte und beschriebene Kapazitätsstruktur 100, sind auch die mit Bezug auf 2, 3 und 4 dargestellten Kapazitätsstrukturen 200, 300 und 400 als Vierpol ausgebildet, wobei ein erster Eingangsanschluss 202, 302 und 402 räumlich getrennt von einem ersten Ausgangsanschluss 204, 304 und 404 angeordnet ist und ein zweiter Eingangsanschluss 206, 306 und 406 räumlich getrennt von einem zweiten Ausgangsanschluss 208, 308 und 408 angeordnet ist. Ein Signal, das über den ersten Eingangsanschluss 202, 302 und 402 bzw. den zweiten Eingangsanschluss 206, 306 und 406 eingegeben wird, wird entlang einer Mehrzahl von dicht nebeneinander angeordneten Graben-Zellen 214, 216, 218, 220, 314, 316, 318 und 320 geführt, bevor es über den ersten Ausgangsanschluss 204, 304 und 404 bzw. den zweiten Ausgangsanschluss 208, 308 und 408 wieder ausgegeben wird. Die Mehrzahl von dicht nebeneinander angeordneten Graben-Zellen 214, 216, 218, 220, 314, 316, 318 und 320 bildet einen Kondensator der Kapazitätsstruktur 200, 300 und 400. Hochfrequente Störungen, die über das Signal am ersten Eingangsanschluss 202, 302 und 402 bzw. am zweiten Eingangsanschluss 206, 306 und 406 in die Kapazitätsstruktur 200, 300 und 400 eingegeben werden, werden von dem Kondensator ausgefiltert. Die hochfrequenten Störungen fließen dabei über den Kondensator und der Kondensator befindet sich somit nicht im „Bypass”.
  • In einer Ausführungsform bewirkt die Kapazitätsstruktur 100, 200, 300 und 400 ein effizientes Filtern von hochfrequenten Störungen bei Signalen mit einer Frequenz von mehreren 100 MHz. In einer Ausführungsform beträgt der Kapazitätswert der Kapazitätsstruktur 100, 200, 300 und 400 mehr als 100 nF/mm2.
  • Die mit Bezug auf 1–4 dargestellten und beschriebenen Kapazitätsstrukturen 100, 200, 300 und 400 sind als Vierpol ausgebildet, d. h. sie weisen jeweils vier Anschlüsse auf. In einer alternativen Ausführungsform weist eine Kapazitätsstruktur mehr als vier Anschlüsse auf, d. h. die Kapazitätsstruktur ist als Mehrpol ausgebildet. Bei dieser alternativen Ausführungsform sind die Anschlüsse derart angeordnet, dass ein Strom, der über einen Eingangsanschluss eingegeben wird, durch einen Kondensator der Kapazitätsstruktur hindurch gezwungen wird, bevor er über einen Ausgangsanschluss wieder ausgegeben wird.
  • 5 zeigt eine schematische Darstellung einer Ausführungsform eines Systems. Das System 500 weist einen Kondensatorchip 550 und einen Halbleiterchip 552 auf, der mit dem Kondensatorchip 550 gekoppelt ist. Der Kondensatorchip 550 weist eine Kapazitätsstruktur 554 auf, wie sie beispielhaft mit Bezug auf 1–4 dargestellt und beschrieben ist. Der Halbleiterchip 552 weist beispielsweise eine anwendungsspezifische integrierte Schaltung (ASIC), einen Mikrocontroller (uC) oder eine sonstige integrierte Schaltung (IC) auf. In einer Ausführungsform ist der Kondensatorchip 550 mit dem Halbleiterchip 552 gekoppelt, um dem Halbleiterchip 552 ein Signal bereitzustellen, wobei der Kondensatorchip 550 hochfrequente Störungen aus diesem Signal ausgefiltert hat. In einer Ausführungsform ist das Signal eine Versorgungsspannung. In dieser Ausführungsform empfängt der Kondensatorchip 550 beispielsweise eine Versorgungsspannung von einem Spannungsregler (nicht dargestellt in 5), wobei diese Versorgungsspannung mit hochfrequenten Störungen behaftet ist. Der Kondensatorchip 550 filtert diese hochfrequenten Störungen aus, wie es bereits mit Bezug auf 1–4 dargestellt und beschrieben ist, und gibt die gefilterte Versorgungsspannung an den Halbleiterchip 552 aus.
  • In einer Ausführungsform weist der Kondensatorchip 550 lediglich eine einzige Kapazitätsstruktur 554 auf, wie sie beispielhaft mit Bezug auf 1–4 dargestellt und beschrieben ist. In einer alternativen Ausführungsform weist der Kondensatorchip 550 eine Mehrzahl von Kapazitätsstrukturen (nicht dargestellt in 5) auf, wobei jede der Mehrzahl von Kapazitätsstrukturen eine getrennte, elektrisch isolierte Versorgungsspannung filtert. In dieser alternativen Ausführungsform ist der Kondensatorchip 550 beispielsweise, wie in 5 dargestellt ist, mit einem einzigen Halbleiterchip 552 gekoppelt, wobei der Halbleiterchip 552 mit einer Mehrzahl von Versorgungsspannungen, die voneinander elektrisch isoliert sind, betrieben wird. In einer anderen Ausführungsform ist der Kondensatorchip 550 mit einer Mehrzahl von Halbleiterchips gekoppelt und jeder der Mehrzahl von Halbleitchips wird mit einer oder mit mehreren, voneinander elektrisch isolierten Versorgungsspannungen betrieben.
  • In einer Ausführungsform sind der Kondensatorchip 550 und der Halbleiterchip 552 in einem gemeinsamen Gehäuse integriert. Durch die Anordnung in dem gemeinsamen Gehäuse wird es ermöglicht, den Kondensatorchip 550 nahe an dem Halbleiterchip 552 anzuordnen. Aufgrund des geringen räumlichen Abstands können der Kondensatorchip 550 und der Halbleiterchip 552 über kurze Leitungen miteinander verbunden werden. Mit anderen Worten ausgedrückt, kann der Halbleiterchip 552 niederimpedant an den Kondensatorchip 550 angeschlossen werden. Durch die niederimpedante Verbindung zwischen dem Kondensatorchip 550 und dem Halbleiterchip 552 wird der bereits weiter oben beschriebene Vorteil der effektiven Filterung von hochfrequenten Störungen noch weiter verstärkt.
  • Ein mit Bezug auf 5 dargestelltes und beschriebenes System 500 findet Einsatz in einer Vielzahl von Bereichen, wie beispielsweise der Unterhaltungsindustrie, der Computerindustrie, der Automobilindustrie oder in den Bereichen der Industrie und der Telekommunikation.
  • 6 zeigt eine schematische Darstellung eines Teils einer Ausführungsform eines Chipmoduls in einem Querschnitt. Das Chipmodul 600 weist einen Chipträger 656, einen Kondensatorchip 650 und einen Halbleiterchip 652 auf, wobei der Kondensatorchip 650 und der Halbleiterchip 652 auf einer ersten Hauptoberfläche 658 des Chipträgers 656 angeordnet sind. Der Kondensatorchip 650 ist auf dem Chipträger 656 neben dem Halbleiterchip 652 in einer sog. Chip-by-Chip-Konfiguration angeordnet. Sowohl der Kondensatorchip 650, als auch der Halbleiterchip 652 sind über eine Schicht 660, die beispielsweise Klebermaterial und Isolationsmaterial aufweist, mit dem Chipträger 656 mechanisch verbunden.
  • Des weiteren ist sowohl der Kondensatorchip 650, als auch der Halbleiterchip 652 auf seiner dem Chipträger 656 abgewandten Hauptoberfläche mit Bonddrähten 662 kontaktiert, die mit der ersten Hauptoberfläche 658 des Chipträgers 656 in den Bereichen 664 und 666 verbunden sind. Über den Bereich 664 findet beispielsweise eine elektrische Verbindung des Kondensatorchips 650 mit weiteren Elementen (nicht dargestellt in 6) statt. Über den Bereich 666 findet eine elektrische Verbindung des Kondensatorchips 650 mit dem Halbleiterchip 652 statt.
  • 7 zeigt eine schematische Darstellung eines Teils einer weiteren Ausführungsform eines Chipmoduls in einem Querschnitt. Das Chipmodul 700 weist einen Chipträger 756, einen Kondensatorchip 750 und einen Halbleiterchip 752 auf, wobei der Halbleiterchip 752 auf einer ersten Hauptoberfläche 758 des Chipträgers 756 angeordnet ist. Im Gegensatz zu der mit Bezug auf 6 dargestellten und beschriebenen Ausführungsform, befindet sich der Kondensatorchip 750 auf einer dem Chipträger 756 abgewandten Hauptoberfläche des Halbleiterchips 752 in einer sog. Chip-on-Chip-Anordnung. Der Halbleiterchip 752 ist über eine Schicht 760 mit dem Chipträger 756 mechanisch verbunden und der Kondensatorchip 750 ist über eine Schicht 760 mit dem Halbleiterchip 752 mechanisch verbunden. Die Schichten 760, weisen beispielsweise Klebermaterial und Isolationsmaterial auf.
  • Die elektrische Verbindung des Kondensatorchips 750 und des Halbleiterchips 752 erfolgt über Bonddrähte 762. Der Kondensatorchip 750 ist auf seiner dem Halbleiterchip 752 abgewandten Hauptoberfläche mit Bonddrähten 762 kontaktiert, die mit der ersten Hauptoberfläche 758 des Chipträgers 756 in einem Bereichen 764 verbunden sind. Über den Bereich 764 findet beispielsweise eine elektrische Verbindung des Kondensatorchips 750 mit weiteren Elementen (nicht dargestellt in 7) statt. Des weiteren ist der Kondensatorchip 750 auf seiner dem Halbleiterchip 752 abgewandten Hauptoberfläche mit Bonddrähten 762 kontaktiert, die mit dem Halbleiterchip 752 verbunden sind und die eine elektrische Verbindung zwischen dem Kondensatorchip 750 und dem Halbleiterchip 752 herstellen.
  • Der mit Bezug auf 6 und 7 dargestellte Kondensatorchip 650 und 750 weist eine Kapazitätsstruktur auf, wie sie beispielhaft mit Bezug auf 1–4 dargestellt und beschrieben ist. Ein erster Eingangsanschluss der Kapazitätsstruktur ist über einen ersten Bonddraht 662 und 762 mit dem Chipträger 656 und 756 elektrisch verbunden. Ein zweiter Eingangsanschluss der Kapazitätsstruktur ist über einen zweiten Bonddraht 662 und 762 mit dem Chipträger 656 und 756 elektrisch verbunden. Ein erster Ausgangsanschluss der Kapazitätsstruktur ist über einen dritten Bonddraht 662 und 762 mit dem Halbleiterchip 652 und 752 elektrisch entweder direkt, wie mit Bezug auf 7 dargestellt und beschrieben ist, oder über den Bereich 666, wie mit Bezug auf 6 dargestellt und beschrieben ist, verbunden.
  • Der mit Bezug auf 6 und 7 dargestellte Kondensatorchip 650 und 750 weist somit vier Anschlüsse auf und jeder der vier Anschluss ist über einen einzigen Bonddraht kontaktiert. In einer alternativen Ausführungsform ist jeder der vier Anschlüsse über jeweils zwei oder mehr als zwei Bonddrähte kontaktiert. In einer weiteren Ausführungsform weist der Kondensatorchip 650 und 750 mehr als eine Kapazitätsstruktur auf. Dabei weist jede Kapazitätsstruktur beispielsweise vier Anschlüsse auf und jeder Anschluss ist über mindestens einen Bonddraht kontaktiert.
  • 8 zeigt eine schematische Darstellung eines Teils einer weiteren Ausführungsform eines Chipmoduls in einem Querschnitt. Das Chipmodul 800 weist einen Chipträger 856, einen Kondensatorchip 850 und einen Halbleiterchip 852 auf.
  • Ähnlich wie bei der mit Bezug auf 6 dargestellten und beschriebenen Ausführungsform, ist der Kondensatorchip 850 neben dem Halbleiterchip 852 auf einer ersten Hauptoberfläche 858 des Chipträgers 856 in einer sog. Chip-by-Chip-Konfiguration angeordnet. Im Gegensatz zu den mit Bezug auf 6 und 7 dargestellten und beschriebenen Ausführungsformen, findet die elektrische Verbindung des Kondensatorchips 850 und des Halbleiterchips 852 nicht über Bonddrähte statt, sondern über Lotkugeln, sog. Flipchip-Kontakte. Lotkugeln 868 befinden sich auf den der ersten Hauptoberfläche 858 des Chipträgers 856 zugewandten Hauptoberflächen des Kondensatorchips 850 und des Halbleiterchips 852. Die Lotkugeln 868 sind über eine Umverdrahtungsebene 870, die auf der ersten Hauptoberfläche 858 des Chipträgers 856 angeordnet ist, miteinander bzw. mit weiteren Elementen (nicht dargestellt in 8) elektrisch verbunden.
  • 9 zeigt eine schematische Darstellung eines Teils einer weiteren Ausführungsform eines Chipmoduls in einem Querschnitt. Das Chipmodul 900 weist einen Chipträger 956, einen Kondensatorchip 950 und einen Halbleiterchip 952 auf. Ähnlich wie bei der mit Bezug auf 7 dargestellten und beschriebenen Ausführungsform, ist der Kondensatorchip 950 auf einer dem Chipträgers 956 abgewandten Hauptoberfläche des Halbleiterchips 952 in einer sog. Chip-on-Chip-Konfiguration angeordnet. Ähnlich wie bei der mit Bezug auf 8 dargestellten und beschriebenen Ausführungsformen, findet die elektrische Verbindung des Kondensatorchips 950 über Lotkugeln statt. Lotkugeln 968 befinden sich auf den der ersten Hauptoberfläche 958 des Chipträgers 956 zugewandten Hauptoberflächen des Kondensatorchips 950. Ein Teil der Lotkugeln 968 ist mit dem Halbleiterchip 952 verbunden. Der andere Teil der Lotkugeln 968 ist in einem Bereich 966 mit der ersten Hauptoberfläche 958 des Chipträgers 956 verbunden. Über den Bereich 956 findet beispielsweise eine elektrische Verbindung mit weiteren Elementen (nicht dargestellt in 9) über Bonddrähte 962 statt.
  • Der mit Bezug auf 8 und 9 dargestellte Kondensatorchip 850 und 950 weist eine Kapazitätsstruktur auf, wie sie beispielhaft mit Bezug auf 1–4 dargestellt und beschrieben ist. Der Kondensatorchip 850 und 950 weist vier Anschlüsse auf und jeder der vier Anschlüsse ist über eine einzige Lotkugel kontaktiert. In einer alternativen Ausführungsform, ähnlich wie mit Bezug auf 6 und 7 für die Bonddrähte bereits beschrieben ist, ist jeder der vier Anschluss über jeweils zwei oder mehr als zwei Lotkugeln kontaktiert. In einer alternativen Ausführungsform weist der Kondensatorchip 850 und 950 mehr als eine Kapazitätsstruktur auf. Dabei weist jede Kapazitätsstruktur beispielsweise vier Anschlüsse auf und jeder Anschluss ist über mindestens eine Lotkugel kontaktiert.
  • Die mit Bezug auf 6–9 dargestellten und beschriebenen Chipträger 656, 756, 856 und 956 können jede Art von Träger sein, der zur Halterung eines Chips geeignet ist und besteht beispielsweise aus metallischem, keramischen oder aus einem organischen Material. Die Chipträger 656, 756, 856 und 956 sind beispielsweise als Leadframe, Interposer oder als Leiterplatte ausgebildet.
  • Bei den mit Bezug auf 6–9 dargestellten und beschriebenen Chipmodulen 600, 700, 800 und 900 findet die elektrische Verbindung des Kondensatorchips 650, 750, 850 und 950 und des Halbleiterchips 652, 752, 852 und 952 über Bonddrähte 662, 762 und 962 bzw. über Lotkugeln 868 und 968 statt. In einer alternativen Ausführungsform findet die elektrische Verbindung mittels anderer Verfahren, wie beispielsweise über Laminieren oder über Direktbonding, statt.
  • Die Chipmodule 600, 700, 800 und 900 sind in den 6–9 lediglich schematisch dargestellt, wobei auf die Darstellung von Einzelheiten, die dem Fachmann bekannt sind, verzichtet wurde. Beispielsweise ist das Gehäuses, das die Chipmodule 600, 700, 800 und 900 umgibt, nicht dargestellt. Des weiteren wurde beispielsweise auf die Darstellung von Durchkontaktierungen in dem Chipträger 656, 756, 856 und 956, über die Bereiche auf der ersten Hauptoberfläche 658, 758, 858 und 958 des Chipträgers 656, 756, 856 und 956 beispielsweise mit Lotkugeln auf einer zweiten Hauptoberfläche des Chipträgers 656, 756, 856 und 956 elektrisch verbunden sind, verzichtet. Auch eine Verbindung des Halbleiterchips 652, 752, 852 und 952 mit weiteren Elementen wurde nicht dargestellt.
  • In einer Ausführungsform können die mit Bezug auf 6–9 dargestellten und beschriebenen Ausführungsformen ein System bilden, wie mit Bezug auf 5 dargestellt und beschrieben wurde. In einem solchen System wird aufgrund einer niederimpedante Verbindung, die zwischen einem Kondensatorchip und einem Halbleiterchip auf einem gemeinsamen Chipträger ausgebildet ist, eine besonders effektive Filterung von hochfrequenten Störungen ermöglicht.
  • 10 zeigt eine schematische Darstellung einer weiteren Ausführungsform der Kapazitätsstruktur. Die Kapazitätsstruktur 1000 weist einen ersten Anschluss 1002, einen zweiten Anschluss 1004, einen dritten Anschluss 1006 und einen vierten Anschluss 1008 auf. Die Kapazitätsstruktur 1000 weist weiterhin eine Mehrzahl von Graben-Zellen auf, die einen Kondensator bildet und die in 10 mittels eines Kondensator-Zeichens symbolisch dargestellt ist. Die Mehrzahl von Graben-Zellen ist derart miteinander verbunden, dass sie eine erste Elektrode 1010 und eine zweite Elektrode 1012 der Kapazitätsstruktur 1000 bzw. des Kondensators bilden.
  • Die erste Elektrode 1010 der Kapazitätsstruktur 1000 ist mit dem ersten Anschluss 1002 und mit dem zweiten Anschluss 1004 elektrisch leitend verbunden. Die zweite Elektrode 1012 der Kapazitätsstruktur 1000 ist mit dem dritten Anschluss 1006 und mit dem vierten Anschluss 1008 elektrisch leitend verbunden. Dabei weist die elektrisch leitende Verbindung 1003 zwischen der ersten Elektrode 1010 der Kapazitätsstruktur 1000 und dem ersten Anschluss 1002 und die elektrische leitende Verbindung 1007 zwischen der zweiten Elektrode 1012 der Kapazitätsstruktur 1000 und dem dritten Anschluss 1006 jeweils eine erste Impedanz auf und die elektrisch leitende Verbindung 1005 zwischen der ersten Elektrode 1010 der Kapazitätsstruktur 1000 und dem zweiten Anschluss 1004 und die elektrische leitende Verbindung 1009 zwischen der zweiten Elektrode 1012 der Kapazitätsstruktur 1000 und dem vierten Anschluss 1008 weist jeweils eine zweite Impedanz auf. Die erste Impedanz ist niedriger als die zweite Impedanz und die elektrisch leitenden Verbindungen 1003, 1005, 1007, 1009 sind folglich unsymmetrisch ausgelegt.
  • In 10 ist ein Unterschied zwischen der niederimpedanten elektrischen Verbindung 1003 zwischen der ersten Elektrode 1010 der Kapazitätsstruktur 1000 und dem ersten Anschluss 1002, der niederimpedanten elektrischen Verbindung 1007 zwischen der zweiten Elektrode 1012 der Kapazitätsstruktur 1000 und dem dritten Anschluss 1006, der hochimpedanten elektrischen Verbindung 1005 zwischen der ersten Elektrode 1010 der Kapazitätsstruktur 1000 und dem zweiten Anschluss 1004 und der hochimpedanten elektrischen Verbindung 1009 zwischen der zweiten Elektrode 1012 der Kapazitätsstruktur 1000 und dem vierten Anschluss 1008 lediglich schematisch dargestellt, indem die hochimpedanten elektrischen Verbindungen 1005, 1009 mäanderförmig dargestellt sind. Die Impedanz einer Verbindung kann auf verschiedene Weise beeinflusst werden. Beispielsweise wird die Impedanz einer Verbindung über die Auswahl von Material oder über die Einstellung einer Dicke oder einer Länge einer Leitung bestimmt. In einer Ausführungsform weisen die in 10 mäanderförmig dargestellten hochimpedant ausgelegten elektrischen Verbindungen 1005, 1009 eine längere Verbindungsleitung auf als die niederimpedant ausgelegten elektrischen Verbindungen 1003, 1007.
  • Die Kapazitätsstruktur 1000 ist als Vierpol ausgebildet, d. h. die Kapazitätsstruktur 1000 hat vier Anschlüsse 1002, 1004, 1006 und 1008. Die Kapazitätsstruktur 1000 dient als Filter für hochfrequente Störungen. Beispielsweise wird über den ersten Anschluss 1002 ein Strom in die Kapazitätsstruktur 1000 eingegeben, der mit einer hochfrequenten Störung behaftet ist. Der mit hochfrequenten Störungen behaftete Strom wird über die niederimpedant ausgelegte elektrische Verbindung 1003 zu der Mehrzahl von Grabenzellen geführt. Die hochfrequenten Störungen werden durch die Mehrzahl von Graben-Zellen hindurch gezwungen, über die Mehrzahl von Grabenzellen abgeleitet und über die niederimpedant ausgelegte elektrische Verbindung 1007 am dritten Anschluss 1006 ausgegeben. Der von hochfrequenten Störungen gefilterte Strom wird an der Mehrzahl von Grabenzellen vorbei geleitet und über die hochimpedant ausgelegte elektrische Verbindung 1005 an dem zweiten Anschluss 1004 ausgegeben. In einer Ausführungsform wird der gefilterte Strom über den vierten Anschluss 1008 wieder in die Kapazitätsstruktur 1000 eingegeben und über die hochimpedant ausgelegte elektrische Verbindung 1009 zu der Mehrzahl von Grabenzellen geführt. Der gefilterte Strom wird dann an der Mehrzahl von Grabenzellen vorbei geleitet und an dem dritten Anschluss 1006 mit ausgegeben.
  • Die Kapazitätsstruktur 1000 dient als Filter für hochfrequente Störung. Die hochfrequenten Störungen werden innerhalb der Kapazitätsstruktur 1000 über die niederimpedanten elektrischen Verbindungen 1003, 1007 effizient zu der Mehrzahl von Grabenzellen hingeführt bzw. von der Mehrzahl von Grabenzellen weggeführt. Aufgrund der hohen Impedanz der hochimpedanten elektrischen Verbindungen 1005, 1009 wird im Sinne eines Tiefpasses eine zusätzliche Dämpfung noch vorhandender hochfrequenter Störungen in Richtung des zweiten Anschlusses 1004 und des vierten Anschlusses 1008 und somit eine verbesserte Filterwirkung bewirkt. Die Kapazitätsstruktur 1000 dient somit als effektiver Abblockkondensator für hochfrequente Störungen. In einer Ausführungsform dient die Kapazitätsstruktur 1000 als Filter für einen mit einer hochfrequenten Störung behafteten Versorgungsstrom. In einer anderen Ausführungsform dient die Kapazitätsstruktur 1000 als Spannungssignal-Tiefpassfilter oder Spannungssignal-Hochpassfilter.
  • Die mit Bezug auf 10 dargestellte und beschriebene Kapazitätsstruktur 1000 kann auf verschiedene Weise hergestellt werden und auf unterschiedliche Art ausgebildet sein, wie beispielshaft mit Bezug auf 1–4 weiter oben beschrieben wurde. Weiterhin kann die mit Bezug auf 10 dargestellte und beschriebene Kapazitätsstruktur 1000 in einem System eingesetzt werden, ähnlich wie mit Bezug auf 5 weiter oben beschrieben wurde. Weiterhin kann die mit Bezug auf 10 dargestellte und beschriebene Kapazitätsstruktur 1000 in einem Chipmodul eingesetzt werden, ähnlich wie mit Bezug auf 6–9 dargestellt und beschrieben wurde. Dabei kann der Effekt der hochimpedanten elektrischen Verbindungen und der niederimpedanten elektrischen Verbindungen durch geeignete Auswahl von Bonddrähte und Lotkugeln weiter verstärkt werden. Beispielsweise kann die Impedanz eines Bonddrahtes durch seine Geometrie oder durch die Auswahl eines bestimmten Materials eingestellt werden.

Claims (17)

  1. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit: – einem ersten Anschluss (102, 202, 302, 402, 1002); – einem zweiten Anschluss (104, 204, 304, 404, 1004); – einem dritten Anschluss (106, 206, 306, 406, 1006); – einem vierten Anschluss (108, 208, 308, 408, 1008); und – einer Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320), die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen, wobei die ersten Elektroden miteinander verbunden sind, um eine erste Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) zu bilden, wobei die zweiten Elektroden miteinander verbunden sind, um eine zweite Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) zu bilden, wobei die erste Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit dem ersten Anschluss (102, 202, 302, 402, 1002) und mit dem zweiten Anschluss (104, 204, 304, 404, 1004) elektrisch leitend verbunden ist, wobei die zweite Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit dem dritten Anschluss (106, 206, 306, 406, 1006) und mit dem vierten Anschluss (108, 208, 308, 408, 1008) elektrisch leitend verbunden ist, wobei die elektrisch leitende Verbindung (1003) zwischen der ersten Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem ersten Anschluss (102, 202, 302, 402, 1002) und die elektrische leitende Verbindung (1007) zwischen der zweiten Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem dritten Anschluss (106, 206, 306, 406, 1006) jeweils eine erste Impedanz aufweist, wobei die elektrisch leitende Verbindung (1005) zwischen der ersten Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem zweiten Anschluss (104, 204, 304, 404, 1004) und die elektrische leitende Verbindung (1009) zwischen der zweiten Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem vierten Anschluss (108, 208, 308, 408, 1008) jeweils eine zweite Impedanz aufweist, und wobei die erste Impedanz niedriger ist als die zweite Impedanz.
  2. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach Patentanspruch 1, wobei die Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) derart ausgestaltet ist, dass sie einen mit einer hochfrequenten Störung behafteten Versorgungsstrom filtert.
  3. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der vorhergehenden Patentansprüche, wobei der erste Anschluss (102, 202, 302, 402, 1002) räumlich getrennt von dem zweiten Anschluss (104, 204, 304, 404, 1004) angeordnet ist und wobei der dritte Anschluss (106, 206, 306, 406, 1006) räumlich getrennt von dem vierten Anschluss (108, 208, 308, 408, 1008) angeordnet ist.
  4. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der vorhergehenden Patentansprüche, wobei der erste Anschluss (102, 202, 302, 402, 1002), der zweite Anschluss (104, 204, 304, 404, 1004), der dritte Anschluss (106, 206, 306, 406, 1006) und der vierte Anschluss (108, 208, 308, 408, 1008) derart angeordnet sind, dass ein mit einer hochfrequenten Störung behafteter Strom, der über den ersten Anschluss (102, 202, 302, 402, 1002) in die Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) einleitbar ist, durch die Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) hindurch gezwungen wird.
  5. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der vorhergehenden Patentansprüche, wobei die Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einem Array angeordnet ist.
  6. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der vorhergehenden Patentansprüche, wobei die Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einem Substrat (224, 324) ausgebildet ist.
  7. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach Patentanspruch 6, wobei das Substrat (224, 324) ein Halbleitersubstrat aufweist.
  8. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 6–7, wobei die ersten Elektroden der Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einer ersten Ebene (236, 336), die sich parallel zu einer ersten Hauptoberfläche (238, 338) des Substrats (224, 324) erstreckt, miteinander verbunden sind.
  9. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 6–8, wobei die zweiten Elektroden der Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einer zweiten Ebene (240, 340), die sich parallel zu einer ersten Hauptoberfläche (238, 338) des Substrats (224, 324) erstreckt, miteinander verbunden sind.
  10. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 8–9, wobei die zweiten Elektroden der Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in der ersten Ebene (236, 336) miteinander verbunden sind.
  11. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 8–10, wobei die ersten Elektroden der Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einer dritten Ebene (344), die sich parallel zu einer zweiten Hauptoberfläche (342) des Substrats (224, 324) erstreckt, miteinander verbunden sind.
  12. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 8–11, wobei die zweiten Elektroden der Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) in einer vierten Ebene (346), die sich parallel zu einer zweiten Hauptoberfläche (342) des Substrats (224, 324) erstreckt, miteinander verbunden sind.
  13. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 8–12, wobei die erste Ebene (236, 336), die sich parallel zu der ersten Hauptoberfläche (238, 338) des Substrats (224, 324) erstreckt, eine Metallisierungsebene aufweist.
  14. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 9–13, wobei die zweite Ebene (240, 340), die sich parallel zu der ersten Hauptoberfläche (238, 338) des Substrats (224, 324) erstreckt, eine Metallisierungsebene aufweist.
  15. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 11–14, wobei die dritte Ebene (344), die sich parallel zu der zweiten Hauptoberfläche (342) des Substrats (224, 324) erstreckt, eine Metallisierungsebene aufweist.
  16. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der Patentansprüche 12–15, wobei die vierte Ebene (346), die sich parallel zu der zweiten Hauptoberfläche (342) des Substrats (224, 324) erstreckt, eine Metallisierungsebene aufweist.
  17. Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) nach einem der vorhergehenden Patentansprüche, wobei die Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320) Durchkontaktierungen aufweisen.
DE102013008858.5A 2012-05-24 2013-05-23 Kapazitätsstruktur Active DE102013008858B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102013008858.5A DE102013008858B4 (de) 2012-05-24 2013-05-23 Kapazitätsstruktur

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012010305.0 2012-05-24
DE102012010305 2012-05-24
DE102013008858.5A DE102013008858B4 (de) 2012-05-24 2013-05-23 Kapazitätsstruktur

Publications (2)

Publication Number Publication Date
DE102013008858A1 true DE102013008858A1 (de) 2013-11-28
DE102013008858B4 DE102013008858B4 (de) 2022-07-14

Family

ID=49547115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013008858.5A Active DE102013008858B4 (de) 2012-05-24 2013-05-23 Kapazitätsstruktur

Country Status (3)

Country Link
US (1) US9812523B2 (de)
CN (1) CN103426633B (de)
DE (1) DE102013008858B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014011802A1 (de) 2014-08-09 2016-02-11 Audi Ag Sichere Aktivierung einer teilautonomen Funktion eines Kraftfahrzeugs über ein tragbares Kommunikationsgerät

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7205076B2 (ja) * 2018-05-08 2023-01-17 富士電機株式会社 端子構造、半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727264B1 (ko) 2003-12-15 2007-06-11 가부시키가이샤 무라타 세이사쿠쇼 노이즈 필터의 실장구조
US7548407B2 (en) * 2005-09-12 2009-06-16 Qualcomm Incorporated Capacitor structure
TWI345797B (en) 2007-12-21 2011-07-21 Ind Tech Res Inst Hybrid capacitor
JP4740288B2 (ja) * 2008-06-23 2011-08-03 株式会社東芝 半導体集積回路および無線通信端末
TWI338357B (en) 2008-07-17 2011-03-01 Unimicron Technology Corp Chip package carrier and manufacturing method thereof
JP2010045297A (ja) 2008-08-18 2010-02-25 Tdk Corp トレンチ型コンデンサ及びその製造方法
US8487405B2 (en) * 2011-02-17 2013-07-16 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014011802A1 (de) 2014-08-09 2016-02-11 Audi Ag Sichere Aktivierung einer teilautonomen Funktion eines Kraftfahrzeugs über ein tragbares Kommunikationsgerät

Also Published As

Publication number Publication date
CN103426633B (zh) 2016-05-11
CN103426633A (zh) 2013-12-04
US9812523B2 (en) 2017-11-07
DE102013008858B4 (de) 2022-07-14
US20130313681A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE2542518C3 (de)
DE60007516T2 (de) Passive breitbandige testkarte für integrierte schaltungen
DE60005342T2 (de) Verfahren und vorrichtung zur reduzierung von resonanzen und rauschübertragung in leistungsverteilungsschaltungen unter verwendung von flachen leitern
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE69403981T2 (de) Montagestruktur von Kondensatoren für Leiterplatten
DE102016117597A1 (de) Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung
DE102005036834A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE3423211C2 (de) Halbleiterbauteil
DE10019840A1 (de) Mehrschichtkondensator, Verdrahtungsplatine und Hochfrequenzschaltung
DE102010001668B4 (de) Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE102013008858A1 (de) Kapazitätsstruktur
DE102006043032A1 (de) Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
DE102005037392A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE112017008115T5 (de) Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen
WO1991001618A1 (de) Verfahren zur störstrahlungsdämpfung an leiterplatten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final