DE102010000888A1 - Verfahren zum Ausbilden von Gräben in einem Halbleiterbauelement - Google Patents

Verfahren zum Ausbilden von Gräben in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102010000888A1
DE102010000888A1 DE102010000888A DE102010000888A DE102010000888A1 DE 102010000888 A1 DE102010000888 A1 DE 102010000888A1 DE 102010000888 A DE102010000888 A DE 102010000888A DE 102010000888 A DE102010000888 A DE 102010000888A DE 102010000888 A1 DE102010000888 A1 DE 102010000888A1
Authority
DE
Germany
Prior art keywords
grid
mask
recess
openings
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010000888A
Other languages
English (en)
Other versions
DE102010000888B4 (de
Inventor
Jochen 72766 Reinmuth
Barbara 71083 Will
Heribert 72622 Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010000888.5A priority Critical patent/DE102010000888B4/de
Priority to ITMI2011A000011A priority patent/IT1403300B1/it
Priority to US13/004,599 priority patent/US8679975B2/en
Publication of DE102010000888A1 publication Critical patent/DE102010000888A1/de
Application granted granted Critical
Publication of DE102010000888B4 publication Critical patent/DE102010000888B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • B81C1/00404Mask characterised by its size, orientation or shape
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0264Pressure sensors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/033Trenches

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen wenigstens einer Aussparung in einem Halbleiterbauelement, insbesondere einem mikromechanischen oder elektrischen Halbleiterbauelement, mit den Schritten: Aufbringen wenigstens einer Maske auf dem Halbleiterbauelement; Ausbilden wenigstens eines Gitters mit wenigstens einer oder mehreren Gitteröffnungen in der Maske über der auszubildenden Aussparung, wobei die Gitteröffnung oder Gitteröffnungen in Abhängigkeit von der Ätzrate und/oder der Dimensionierung der auszubildenden Aussparung ausgebildet sind; Ausbilden der Aussparung unterhalb des Gitters.

Description

  • Die Erfindung betrifft ein Verfahren zum Ausbilden von wenigstens einem oder mehreren Strukturen, beispielsweise Isolationsgräben um entsprechende Durchkontakte, oder Trenngräben usw., in einem Halbleiterbauelement und ein Halbleiterbauelement mit wenigstens einem solchen Graben.
  • Elektrische Kontaktierungen durch einen Wafer oder durch einen Teilbereich eines Wafers gibt es in unterschiedlichsten Ausführungen. Diese Durchkontakte erlangen zunehmend an Bedeutung. Sollen mehrere Bauteile vertikal übereinander angeordnet werden, können durch in dem Bauteil integrierte elektrische Durchkontakte sehr günstige, kleinpackende Anordnungen gefunden werden.
  • Aus der DE 10 2007 059 337 A1 ist ein mikromechanisches Bauelement bekannt, welches mehrere Durchkontakte aufweist, um das mikromechanischen Bauelement beispielsweise mit einem anderen mikromechanischen Bauelement zusammen zu schalten.
  • Wie anhand der 1a und 1b und 1c im Folgenden noch näher beschrieben wird treten bei dem Ätzen von Gräben in einem Substrat unerwünschte Effekte auf. So können aufgrund des ARDE-Effekts Gräben mit unterschiedlichen Breiten ohne eine entsprechende Stopp-Schicht in einem Substrat nicht auf die gleiche Tiefe geätzt werden. Des Weiteren kann es zu Ätzratenunterschieden kommen, bei welchem an einem Rand des Substrats beispielsweise die Ätzgeschwindigkeit beschleunigt ist. Diesen Effekt beschreibt man als den sog. Waferrand-Effekt.
  • Gemäß der Erfindung wird nun ein Verfahren bereitgestellt, zum Herstellen wenigstens einer Aussparung in einem Halbleiterbauelement, insbesondere einem mikromechanischen oder elektrischen Halbleiterbauelement, mit den Schritten:
    • – Aufbringen wenigstens einer Maske auf dem Halbleiterbauelement,
    • – Ausbilden wenigstens eines Gitters mit wenigstens einer oder mehreren Gitteröffnungen in der Maske über der auszubildenden Aussparung, wobei die Gitteröffnung oder Gitteröffnungen in Abhängigkeit von der Ätzrate und/oder Dimensionierung der auszubildenden Aussparung ausgebildet sind;
    • – Ausbilden der Aussparung unterhalb des Gitters.
  • Das Verfahren hat dabei den Vorteil, dass beispielsweise Aussparungen mit verschiedenen Dimensionierungen gleichzeitig in das Substrat geätzt werden können, wobei die Auswirkung des sog. ARDE-Effekts und des Waferrand-Effekts kompensiert werden kann. Insbesondere können mittels des erfindungsgemäßen Verfahrens beispielsweise Aussparungen mit unterschiedlichen Breiten aber der gleichen Tiefe geätzt werden, ohne dass hierfür eine zusätzliche Stopp-Schicht notwendig ist.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnungen.
  • Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1a eine Schnittansicht durch ein Substrat, auf welchem eine Maske vorgesehen ist, in welche verschieden große Öffnungen für verschieden große zu ätzende Strukturen strukturiert sind;
  • 1b eine Schnittansicht des Substrats gemäß 1a, in welches verschieden große bzw. verschieden breite Gräben geätzt wurden;
  • 1c eine Schnittansicht durch ein weiteres Substrat, in welches gleich große bzw. gleich breite Gräben an verschiedenen Stellen des Substrats geätzt wurden;
  • 2a eine Schnittansicht durch ein Substrat mit Gräben, welche gemäß dem erfindungsgemäßen Verfahren hergestellt sind;
  • 2b eine Draufsicht auf das Substrat und dessen Maske gemäß 2a;
  • 3 eine Schnittansicht durch ein Substrat, welches mit einer Maske versehen ist gemäß dem erfindungsgemäßen Verfahren;
  • 4 die Schnittansicht des Substrats gemäß 3, wobei die Maske strukturiert ist bzw. mit einem Gitter versehen ist;
  • 5 eine Schnittansicht durch ein Substrat, bei welchem das Substrat direkt unterhalb des Gitters gemäß dem erfindungsgemäßen Verfahren geätzt ist; und
  • 6 eine Schnittansicht durch ein weiteres Substrat, bei welchem das Substrat mit einem vorbestimmten Abstand unterhalb des Gitters gemäß dem erfindungsgemäßen Verfahren geätzt ist.
  • In allen Figuren sind gleiche bzw. funktionsgleiche Elemente und Vorrichtungen – sofern nichts anderes angegeben ist – mit denselben Bezugszeichen versehen worden. Des Weiteren ist die Darstellung des Wafers bzw. Halbleiterbauteils in den nachfolgenden Figuren rein schematisch, nicht maßstäblich und stark vereinfacht gezeigt.
  • In 1a ist beispielhaft eine Schnittansicht durch ein Substrat 10 dargestellt. Auf dem Substrat 10 ist dabei eine Maske 20, hier eine Ätzmaske, vorgesehen. In der Ätzmaske 20 sind dabei verschieden große Öffnungen 14 für verschieden große zu ätzende Gräben ausgebildet.
  • 1b zeigt nun eine Schnittansicht des Substrats 10 gemäß 1a, in welches Gräben 12 mit unterschiedlich großen Öffnungen 14 geätzt wurden bzw. in welches verschieden breite Gräben 12 geätzt wurden. Dabei tritt der im Nachfolgenden detaillierter beschriebene sog. ARDE-Effekt auf. Des Weiteren ist in 1c ein Beispiel für ein Substrat 10 in einer Schnittansicht gezeigt, in welches gleich breite Gräben 12 einmal am Rand und einmal in der Mitte des Substrats 10 geätzt wurden.
  • Bei einem plasmaunterstützten Ätzverfahren, wie z. B. dem Trenchen, hängt die Ätzrate von dem Aspektverhältnis der zu ätzenden Struktur ab. Enge Löcher bzw. Gräben 12 werden hierbei langsamer geätzt als weite Löcher bzw. Gräben 12. Dieser Effekt wird in der Literatur als sog. ARDE Effekt (Aspect Ratio Dependent Etching-Effect) bezeichnet. Dieser Effekt wird hauptsächlich durch unterschiedliche Diffusionsgeschwindigkeiten der beim Ätzprozess verwendeten Gase in die zu ätzende Struktur verursacht. Der ARDE-Effekt bewirkt, dass auf einem Strukturkörper, z. B. einem Si-Wafer, Strukturen mit unterschiedlichen Größen verschieden tief geätzt werden, wie in 1b beispielhaft gezeigt ist. Bei dem in 1b gezeigten Beispiel werden die größeren bzw. breiteren Gräben 12 tiefer geätzt als die kleineren bzw. schmäleren Gräben 12.
  • Der ARDE-Effekt war bisher im Stand der Technik hierbei nur schwer zu beeinflussen. So werden, beispielsweise beim Trenchprozess, Prozesse bei tiefen Temperaturen unterhalb des Gefrierpunktes durchgeführt, um die Passivierung bei großen Strukturen so zu verstärken, dass in diesen Strukturen die effektive Ätzrate damit verringert wird. Dazu sind spezielle Anlagen nötig, die für diese tiefen Temperaturen geeignet sind. Mit diesem Verfahren können jedoch die Ätzgeschwindigkeiten für verschiedene zu ätzende Strukturen auf dem Wafer nicht unabhängig voneinander beeinflusst werden.
  • Bei dem Substrat in 1c sind verschiedene, gleich breite Gräben 12 in das Substrat 10 geätzt, einmal randnah 16 und einmal im inneren 18 bzw. in der Mitte des Substrats 10. Dabei können lokale, beispielsweise vom Layout abhängige, Ätzratenunterschiede auftreten, die z. B. durch lokal unterschiedlichen Ätzgasverbrauch verursacht werden. So kann es häufig bei randnahen Öffnungen 14 zu einer beschleunigten Ätzgeschwindigkeit kommen im Gegensatz zu Öffnungen 14, welche mehr im Inneren 18 oder der Mitte des Substrats 10 liegen. Das bezeichnet man als sog. Waferrand-Effekt. In dem in 1c gezeigten Beispiel resultiert dies darin, dass am Waferrand bzw. randnah 16 die Gräben 12 z. B. tiefer geätzt werden, bei gleicher Grabenbreite, wie die Gräben 12 im Inneren 18 oder in der Mitte des Substrats 10.
  • In 2a ist nun beispielhaft eine Schnittansicht eines Substrats 10 dargestellt, in welches Gräben 12 mittels des erfindungsgemäßen Verfahrens geätzt wurden.
  • Des Weiteren ist in 2b eine Draufsicht auf das Substrat 10 gemäß 2a gezeigt.
  • Das erfindungsgemäße Verfahren ermöglicht es, die Ätzraten für jede beliebige Strukturgröße, hier z. B. Grabengröße, auf einem Substrat 10 individuell zu verringern und es somit beispielsweise zu ermöglichen über einem Substrat 10 gleiche Ätztiefen zu erhalten, ohne dass dazu eine Stopp-Schicht vorhanden sein muss und trotz unterschiedlicher Aspektverhältnisse der zu ätzenden Struktur oder systematischer Ätzratenstreuungen. Gemäß dem erfindungsgemäßen Verfahren können die Ätzraten für beliebige Stellen auf einem Substrat 10 beliebig zueinander eingestellt werden.
  • Hierzu wird bei der Erstellung einer Ätzmaske 20 bei Strukturen, bei denen die Ätzrate individuell verlangsamt werden soll, ein Gitter 22 bzw. feines Lochgitter in der Maske 20 erzeugt, statt einer einzigen großen Öffnung 24, wie in 2a und 2b gezeigt ist. Über die Größe der Löcher 26 der Lochgitter-Maske 22 kann individuell lokal die Ätzrate gegenüber einer Maske 20 mit einer einzigen großen Öffnung 24 gedrosselt werden. Die Lochgitter-Maske 22 kann dabei mit Löchern 26 bzw. Öffnungen in allen erdenklichen Formen versehen sein, so können die Löcher bzw. Öffnungen 26 des Gitters 22 bzw. der Maske 20 beispielsweise in Form von eckigen, runden und/oder ovalen Löchern ausgebildet sein und beispielsweise Langlöcher, wabenförmige Löcher, gerundete oder runde Löcher usw. bilden. Der Ätzprozess wird dabei so geführt, dass sich die vielen kleinen Strukturen, die sich durch die Lochgitter-Maske 22 ergeben, durch eine geeignete große Unterätzweite der Lochgitter-Maske 22 zu einer einzigen großen Struktur verbinden. Durch die Lochgitter-Maske 22 wird der Diffusionsprozess verlangsamt. So können die Ätztiefen von unterschiedlichen Strukturen, beispielsweise unterschiedlich breiten und/oder unterschiedlich positionierten Gräben 12, aufeinander abgestimmt werden, wie in 2a und 2b gezeigt ist. Dort kann beispielsweise mittels der Lochgitter-Maske 22 ein breiter Graben 12, 28 mit derselben Tiefe ausgebildet werden, wie ein entsprechend schmaler Graben 12, 30. Bei der Verwendung einer Standardmaske 32, welche nur eine große Öffnung 24 über dem jeweiligen Graben aufweist, wird der breite Graben 12 dagegen sehr viel tiefer geätzt als der schmale Graben 12, wie aus 1a entnommen werden kann. Ebenso wird bei der Verwendung einer Standardmaske und ohne das Vorsehen einer Stopp-Schicht ein Graben am Rand tiefer geätzt als ein gleich breiter Graben in der Mitte des Substrats, wie in 1b gezeigt ist.
  • Wie aus 2a und 2b entnommen werden kann, hat das erfindungsgemäße Verfahren den Vorteil, dass die Ätztiefen auf einem Substrat 10 mit einer einzigen Maske 20 gleichzeitig individuell für jede zu ätzende Struktur, z. B. Graben 12, eingestellt werden können. Typischerweise können bisher breite und schmale Strukturen nur dann gleich tief geätzt werden, wenn die Ätzung auf einer tiefer liegenden Stopp-Schicht endet. Mit anderen Worten, bei der Verwendung einer Standardmaske 32 müsste in dem Beispiel in 2a und 2b eine Stopp-Schicht bei dem breiten Graben 28 vorgesehen werden, um diesen nicht tiefer zu ätzen als den entsprechenden schmalen Graben 30. Ohne eine solche Stopp-Schicht weist der breite Graben 28 in 2a eine größere Tiefe als der schmale Graben 30 auf. Durch das erfindungsgemäße Verfahren wird es ermöglicht, dass auch ohne eine Stopp-Schicht die Ätztiefen für verschiedene Strukturgrößen gleich oder zumindest annähernd gleich sind.
  • Außerdem ist es durch das erfindungsgemäße Verfahren aber auch möglich, beispielsweise schmale Strukturen tiefer zuätzen als breite Strukturen (nicht dargestellt), indem die breiten Strukturen entsprechend stark durch das gegenüber liegende Gitter in der Ätzrate reduziert werden. Die Stärke des Effekts, die Ätzrate für eine bestimmte Struktur zu verlangsamen, kann über die Ausführung des Gitters frei bestimmt werden. Die sich daraus ergebenden Prozess- und Designfreiheiten für Produkte ohne Ätzstopp-Schicht sind vielfältig. So können dreidimensionale Strukturen z. B. im Bulk-Material herausgeätzt werden, wobei die Strukturarbeiten für das Produkt optimiert werden können, und das unabhängig von den sonst vorhandenen Limitierungen aufgrund der Ätzratenunterschiede.
  • Es ist auch möglich die Ätzratenunterschiede auf einem Substrat auszugleichen. Typischerweise gibt es Ätzratenverteilungen über den Substraten, die vom Prozess, dem Layout und/oder den Ätzkammerbedingungen selbst abhängen können. Diese Verteilungen sind für Produkte, die keine Stopp-Schicht haben, aber empfindlich auf Schwankungen der Ätztiefe sind, ein großes Problem. Typischerweise sind die Ätzraten in Substratrandnähe gegenüber den Ätzraten in der Substratmitte erhöht, wie zuvor anhand von 1b gezeigt wurde.
  • Mit dem erfindungsgemäßen Verfahren kann für die Strukturen, hier z. B. Gräben 12 in Substratrandnähe, durch die Anwendung eines geeigneten Lochgitters 22 als Lochgitter-Maske 20 über der zu ätzenden Struktur 12, die Ätzrate derart verlangsamt werden, dass die layout- und kammerabhängige Ätztiefenverteilung vollständig oder nahezu kompensiert wird. Dazu erhalten beispielsweise die randnahen Öffnungen 34, die in der Ätzgeschwindigkeit verzögert werden sollen, ein engmaschigeres Lochgitter 22 als die vergleichbaren Strukturen, hier Gräben 12, in der Substratmitte 18, die ein weiteres Lochgitter 22 oder auch nur eine einzige Öffnung 36 über der gesamten zu ätzenden Struktur als Maske 20 erhalten, wie in 2a und 2b gezeigt ist. Analog können lokale z. B. vom Layout abhängige Ätzratenunterschiede, die z. B. durch lokal unterschiedlichen Ätzgasverbrauch verursacht werden, ausgeglichen werden. Dadurch können beispielsweise Membranen ohne Stopp-Schicht mit einer sehr hohen Fertigungstoleranz auf einem Substrat hergestellt werden, wie es ohne das erfindungsgemäße Verfahren nicht möglich wäre.
  • Das Lochraster der jeweiligen Lochgitter-Maske 22 kann über die zu ätzenden Gesamtstrukturen auch unterschiedlich dicht sein, um so die Ätztiefenverteilung über die zu ätzende Gesamtstruktur selbst positiv zu beeinflussen. Beispielsweise kann ein Lochgitter 22 Löcher 26 mit einer gleichen oder unterschiedlichen Dimensionierung, beispielsweise hinsichtlich der Form und/oder Größe aufweisen, wobei die Löcher 26 zumindest teilweise oder vollständig gleichmäßig oder ungleichmäßig in dem Lochgitter 22 verteilt sind. Das Lochgitter 22 kann bezüglich der Form, der Verteilung und/oder Dimensionierung der Löcher 26 beliebig variiert werden, je nach Funktion und Einsatzzweck.
  • So können sehr unterschiedliche Topographien des Ätzgrundes erzeugt werden, die vorteilhaft für das Produkt sind. Es können so beispielsweise sich durch den normalen Ätzprozess sich ergebende Krümmungen des Ätzgrundes ausgeglichen werden, wodurch z. B. Membrandickentoleranzen über der gesamten Membran verbessert werden können. Es können des Weiteren z. B. auch Ätzgründe in Form beispielsweise einer Rampe oder dergleichen erzeugt werden, die vorteilhaft für ein Produkt sein können.
  • Die beiden Lochgitter 22, wie sie in 2b für die zwei Gräben 12, 28, 30 dargestellt sind, sind rein schematisch gezeigt. Die beiden Lochgitter 22, wie in 2b, können in unterschiedlichster Form gestaltet sein bzw. in ihrer Form und/oder Dimensionierung beliebig variiert werden. Des Weiteren kann für jede zu ätzende Struktur ein eigenes Lochgitter bereitgestellt werden, wobei die Lochgitter dabei unterschiedlich oder gleich geformte Löcher, Lochgrößen, Lochverteilungen usw. aufweisen können, je nach Funktion und Einsatzzweck.
  • So kann das jeweilige Gitter 22 in dem Beispiel in 2a und 2b, beispielsweise aus einzelnen, benachbarten Stegen 38 und/oder Querstegen 40 bestehen, wobei die Stege 38 wahlweise über die zusätzlichen Querstege 40 dabei miteinander verbunden werden können, wie in 2b dargestellt ist. Dabei können die Gitteröffnungen 26, die durch die Stege 38 und Querstege 40 gebildet werden, zu einander versetzt und in Reihen angeordnet sein bzw. sich gegenseitig überlappen, wie in 2b gezeigt ist. Alternativ können die Gitteröffnung 26 auch aneinander gereiht und nicht zueinander versetzt angeordnet werden (nicht dargestellt). Des Weiteren können die Gitteröffnungen 26 beliebig, beispielsweise jeweils mehreckig, z. B. rechteckig oder viereckig, rund und/oder oval ausgebildet sein, wie zuvor beschrieben. Grundsätzlich können die jeweiligen Gitteröffnungen 26 eine beliebige Form aufweisen und jeweils die gleiche Größe und/oder Form oder eine unterschiedliche Größe und/oder Form aufweisen, je nach Funktion und Einsatzzweck des Gitters 22. Auch die Stege 38 und/oder Querstege 40 können beliebig dimensioniert werden bezüglich beispielsweise ihrer Länge, Breite und/oder Höhe bzw. Dicke. Das Gitter 22 mit seinen Stegen 38 bzw. Querstegen 40 kann hierbei z. B. auch mäanderförmig ausgebildet werden.
  • Das Gitter 22 bzw. Stege 38 und/oder Querstege 40 des Gitters 22 sollen jedoch in irgendeiner Weise mit dem Rand des jeweiligen Grabens 12 verbunden sein, so dass das Gitter 22 nach dem Ausbilden des jeweiligen Grabens 12 nicht sozusagen in der „Luft” hängt. Dies würde sonst dazu führen, dass das Gitter 22 beim Ausbilden des Grabens 12 in diesen hineinfällt. Beispielsweise sind die Stege 38 in dem Beispiel in 2b über Querstege 40 miteinander verbunden und außerdem mit der übrigen Maske 20. Die Erfindung ist jedoch nicht auf dieses spezielle Beispiel beschränkt.
  • In 3 ist nun stark vereinfacht und rein beispielhaft ein erster Schritt des erfindungsgemäßen Verfahrens dargestellt. Dabei wird ein Substrat 10, beispielsweise ein Wafer wie z. B. ein Si-Wafer, bereitgestellt. Auf dem Substrat 10 wird hierbei eine Maske 20 z. B. eine Lackmaske oder ein sog. Hardmask bzw. feste Maske aufgebracht. Die Maske 20 weist dabei beispielsweise wenigstens eine dielektrische Schicht auf. Neben einer Lackmaske können aber auch beliebige andere Masken, z. B. Metallmasken usw., verwendet werden, die für den gewünschten Ätzprozess geeignet sind.
  • Weiter ist in 4 das Substrat 10 mit der Maske 20, hier z. B. Ätzmaske 20, gemäß 3 gezeigt, wobei die Maske 20 in 4 strukturiert ist und beispielsweise mit einem Gitter 22 versehen ist. Das Gitter 22 mit seinen Gitteröffnungen 26 kann dabei vorzugsweise derart ausgebildet werden, die Ätzrate bzw. die Ätzgeschwindigkeit geeignet einzustellen und/oder die Dimensionierung des zu ätzenden Grabens. Dabei kann das Gitter 22 derart ausgebildet sein, um einen Graben 12 wie er beispielhaft in nachfolgender 5 gezeigt ist, mit einer vorbestimmten Breite und/oder Tiefe zu ätzen, oder um eine Kaverne 42, wie sie beispielhaft in nachfolgender 6 gezeigt ist, mit einer vorbestimmten Breite/Tiefe und/oder Abstand von dem Gitter aus dem Substrat 10 zu ätzen.
  • Die Maske 20 zeichnet sich dadurch aus, dass sie dort, wo beispielsweise größere Strukturen, z. B. Gräben 12, mit einer vorbestimmten Tiefe geätzt werden sollen, die Maske 20 mit einem engmaschigen Gitter 22 oder einem Gitter 22 mit vielen kleinen Gitteröffnungen 26 ausgebildet sein kann, um z. B. die Ätzgeschwindigkeit zu drosseln und damit beispielsweise die Ätztiefe des Grabens 12 auf ein gewünschtes Maß zu verkürzen bzw. die Ätztiefe zu steuern. Werden dagegen beispielsweise kleinere Strukturen mit einer vorbestimmten Ätztiefe geätzt, so kann die Maske 20 beispielsweise ein grobmaschigeres Gitter 22 oder ein Gitter 22 mit größeren Gitteröffnungen 26 aufweisen oder alternativ sogar ein Gitter 20 mit z. B. nur einer größeren Gitteröffnung, je nach Größe des zu ätzenden Grabens und der gewünschten Tiefe des Grabens bzw. Ätztiefe, wie beispielhaft zuvor auch anhand von 2a und 2b gezeigt ist. In 4 ist die Maske 20 beispielsweise so strukturiert, dass sie ein Lochgitter 22 aufweist, mit gleich großen Löchern bzw. Gitteröffnungen 26, die gleichmäßig verteilt bzw. angeordnet sind. Die Größe und Verteilung der Gitteröffnungen 26 ist dabei z. B. abhängig von der gewünschten Ätzgeschwindigkeit bzw. Ätzrate und/oder Ätztiefe eingestellt. Grundsätzlich kann die Maske 20 ein Lochgitter 22 mit gleich großen und/oder verschieden großen Gitteröffnungen 26 aufweisen, wobei die Gitteröffnungen 26 gleichmäßig und/oder ungleichmäßig verteilt angeordnet sind, je nach Funktion und Einsatzzweck.
  • Vorzugsweise steht die Maske 20 unter Zugstress um ein Durchbiegen des Gitters 22 zu vermeiden. Grundsätzlich kann die Maske 20 aber auch beispielsweise unter Druckstress stehen oder vorzugsweise im Wesentlichen stressfrei sein. Die durch Unterätzung freigestellte Maske 20 soll vorzugsweise lediglich ausreichend stabil bleiben und während des Ätzprozesses selbst keinen Schaden, z. B. durch Reißen von Stegverbindungen oder Ähnlichem, nehmen. Das Lochgitter 22 muss mit der Maske 20, die das Substrate 10 an anderen Stellen des Substrats 10 vor einem Ätzprozess schützt, derart verbunden sein, dass sie während des gesamten Ätzprozesses über der sich insgesamt durch die Verbindung der Teilöffnungen sich ergebenden Gesamtöffnung der zu ätzenden Struktur als ”Schattenmaske” erhalten bleibt. Mit anderen Worten, das Gitter 22 darf nach dem Ätzen eines Lochs oder Grabens nicht über dem Loch bzw. Graben sozusagen „frei” schweben, da es sonst in dieses bzw. in diesen hineinfallen würde, sondern muss mit der Maske 20 ausreichend verbunden sein, so dass das Lochgitter 22 nach dem Ätzen eines Lochs über dem Loch hängen bleibt. Eine gewisse Durchbiegung der Lochgitter-Maske 22 ist dabei durchaus erlaubt, sofern die Ätzung der einzelnen Löcher nicht zu stark unterschiedlich behindert wird.
  • Die genaue Ausgestaltung des Lochrasters definiert dabei das Maß der Drosselung der Ätzrate und der benötigten Unterätzweite des Prozesses, die notwendig ist, um z. B. die Stege und/oder Querstege der Lochgitter-Maske 22 während des Ätzprozesses ganz oder teilweise zu unterätzen. Zu Berücksichtigen sind bei der Wahl des Gitters 22 z. B. die Lochgrößen sowie die Stegbreiten, die es zu unterätzen gilt. Das Gitter 22 kann individuell für jede gewünschte zu ätzende Struktur auf dem Substrat 10 anders gestaltet werden, um so die Ätzraten für jede Struktur auf dem Substrat 10 bei gleichzeitiger Ätzung aller Strukturen eines Substrats 10 auf das gewünschte Maß anzupassen. Das Gitter 22 kann derart gestaltet werden, dass z. B. Spannungen in der später frei stehenden Lochgitter-Maske 22 optimal abgeleitet werden können. Es können z. B. gerade oder auch gekrümmte oder mäanderartige Stege bzw. Querstege verwendet werden. Das Lochgitter 22 kann aber auch dahingehend optimiert werden, dass die Lochgitter-Masken-Öffnungen 26 nach dem Ätzprozess möglichst einfach durch weitere Prozessschritt wieder verschlossen werden kann.
  • In 5 ist ein Beispiel eines Wafers 1 gezeigt, bei welchem eine Ätzung unmittelbar unterhalb der Ätzmaske 20 gemäß dem erfindungsgemäßen Verfahren durchgeführt ist.
  • Die verwendete Maske 20 mit dem Lochgitter 22, hier z. B. einem relativ dichten Lochgitter 22 mit vielen Öffnungen 26 pro Gitterfläche, wird im Weiteren für einen Ätzprozess verwendet. Dies kann beispielsweise ein isotroper Ätzprozess und/oder ein anisotroper Ätzprozess sein. Besonders vorteilhaft wirkt sich das Verfahren bei anisotropen Ätzprozessen aus, wie z. B. dem Trenchprozess. Dabei werden die Prozessparameter für die Ätzschritte und Passivierungsschritte derartig geeignet gewählt, dass es unmittelbar unter der Lochgitter-Maske 22, wie in 5 gezeigt ist, zu einer teilweisen oder vollständigen Unterätzung unterhalb der feinen Stege und/oder Querstege der Lochgitter-Maske 22 kommt.
  • Die Unterätzung der feinen Stege und/oder Querstege kann auch in einem dem Trench nachfolgenden Prozessschritt erfolgen. Dabei wird zunächst die beim Trenchen entstandene Passivierungsschicht geeignet entfernt. Anschließend werden mit einem möglichst isotropen Ätzverfahren, die unterhalb der feinen Stege und/oder Querstege der Maske 22 befindlichen Siliziumwände entfernt. Der Ätzprozess wird solange fortgeführt, bis die gewünschte Zieltiefe erreicht wird. Bei dem isotropen Ätzverfahren kann dabei ein Gas wie beispielsweise SF6, ClF3, und/oder XeF2 verwendet werden oder ein anderes geeignetes Gas.
  • In 6 ist ein Beispiel eines Wafers 1 gezeigt, bei welchem eine Ätzung erst mit einem gewissen Abstand unterhalb der Maske 20 gemäß dem erfindungsgemäßen Verfahren erfolgt ist.
  • Die verwendete Maske 20 mit dem Lochgitter 22 und dessen Öffnungen 26 wird im Weiteren für einen Ätzprozess verwendet. Dies kann ebenfalls beispielsweise ein isotroper Ätzprozess und/oder ein anisotroper Ätzprozess sein. Besonders vorteilhaft wirkt sich das Verfahren bei anisotropen Ätzprozessen aus, wie z. B. dem Trenchprozess. Hierzu werden die Prozessparameter für die Ätzschritte und Passivierungsschritte derartig geeignet gewählt, dass es erst mit einem gewissen Abstand unterhalb der Lochgitter-Maske 22, wie in 6 gezeigt ist, zu einer teilweisen oder vollständigen Unterätzung unterhalb der Stege und/oder Querstege der Maske 20 kommt, wobei in 6 eine Kaverne 42 gebildet wird. Die Unterätzung der Stege und/oder Querstege kann auch, wie zuvor beschrieben, in einem dem Trench nachfolgenden Prozessschritt erfolgen. Hierbei wird zunächst die beim Trenchen entstandene Passivierungsschicht geeignet entfernt. Dann werden mit einem möglichst isotropen Ätzverfahren, die sich unterhalb der feinen Stege und/oder Querstege der Maske befindenden Siliziumwände entfernt. Der Ätzprozess wird solange fortgeführt, bis die gewünschte Zieltiefe erreicht wird.
  • Die Maske 20, wie sie bei dem erfindungsgemäßen Verfahren eingesetzt wird, kann entweder nach dem Ätzprozess entfernt werden, oder aber für die weitere Prozessierung, z. B. für einen Verschluss der geätzten Struktur, verwendet werden. Der Verschluss des Gitters 22 der Maske 20 kann teilweise oder vollständig mit einem oder mehreren Schichten, beispielsweise wenigstens einer dielektrischen Schicht, Metallschicht und/oder Polymerschichten erfolgen. Die Metallschicht kann dabei aus einem Metall oder einer Metalllegierung bestehen. Je nach Kombination der einzelnen Schichten kann die Stabilität des Verschlusses des Gitters 22 erhöht werden, wenn beispielsweise ein besonders breiter Graben ausgebildet wurde. Besonders günstig sind hierbei Schichten oder Schichtstapel die unter Zugstress stehen. Grundsätzlich können aber auch eine oder mehrere Schichten verwendet werden, die unter Druckstress stehen oder eine oder mehrere dieser unter Druckstress stehenden Schichten mit wenigstens einer oder mehreren Schichten kombiniert werden, die unter Zugstress stehen. Dabei wird vorzugsweise wenigstens eine unter Druckstress stehende Schicht, mit wenigstens einer unter Zugstress stehenden Schicht so kombiniert, dass der Druckstress der unter Druckstress stehenden Schicht zumindest reduziert oder im Wesentlichen ausgeglichen wird. Als eine unter Druckstress stehende Schicht kann beispielsweise eine Schicht aus Metall oder einer Metalllegierung eingesetzt werden, während als eine unter Zugstress stehende Schicht, z. B. eine entsprechende dielektrische Schicht, eine SiN-Schicht oder eine TEOS-Schicht verwendet werden kann. Eine unter Druckstress stehende Schicht kann vorzugsweise einen Druckstress von beispielsweise gleich oder kleiner 400 MPa aufweisen. Prinzipiell kann der Prozess des Anlegens des jeweiligen Grabens durch ein jeweiliges Gitter und das Aufdicken des Gitters mit einer Schichtabscheidung bzw. Füllschichtabscheidung bis diese den Graben verschließt an jeder gewünschten Stelle in einen Prozessfluss eingebunden werden. Dies gilt für alle Ausführungsformen der Erfindung.
  • Das erfindungsgemäße Verfahren kann zur Herstellung beispielsweise dünner Membranen von Sensoren, wie z. B. Drucksensoren, eingesetzt werden. Dort können die Toleranzen für die Sensormembran geeignet eingeengt werden, wodurch neue Druckbereiche für Messungen erschließbar sind. Ebenso kann das Verfahren zur Herstellung beispielsweise von Kappenwafern genutzt werden, die ebenfalls eine sehr eng spezifizierte Dicke einer Membran benötigen, um z. B. die Dichtheit von Bondverbindungen zu überprüfen. Ferner können mit dem erfindungsgemäßen Verfahren auf verbesserte Weise beispielsweise einkristalline Federn für z. B. Beschleunigungssensoren hergestellt werden. Das erfindungsgemäße Verfahren erlaubt allgemein eine neue Designfreiheit zur Gestaltung von dreidimensionalen Strukturen ohne Stoppschicht.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar. Die vorgenannten Ausführungsformen sind miteinander kombinierbar, insbesondere einzelne Merkmal davon. Die Erfindung kann insbesondere bei Sensoreinrichtungen wie z. B. Beschleunigungssensoren und Drehratensensoren eingesetzt werden. Ebenso kann das Verfahren als Isolationsverfahren beispielsweise bei zukünftigen CMOS- oder BCD-Prozessen verwendet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007059337 A1 [0003]

Claims (14)

  1. Verfahren zum Herstellen wenigstens einer Aussparung (12) in einem Halbleiterbauelement (1, 10), insbesondere einem mikromechanischen oder elektrischen Halbleiterbauelement, mit den Schritten: Aufbringen wenigstens einer Maske (20) auf dem Halbleiterbauelement (1, 10), Ausbilden wenigstens eines Gitters (22) mit wenigstens einer oder mehreren Gitteröffnungen (26) in der Maske (20) über der auszubildenden Aussparung (12), wobei die Gitteröffnung oder Gitteröffnungen (26) in Abhängigkeit von der Ätzrate und/oder Dimensionierung der auszubildenden Aussparung (12) ausgebildet sind; Ausbilden der Aussparung (12) unterhalb des Gitters (22).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Gitteröffnungen (26) in Bezug auf ihre Anzahl, Form, Dimensionierung und/oder Verteilung in Abhängigkeit von der auszubildenden Aussparung (12) in der Maske (20) ausgebildet sind.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Maske (20) in Form wenigstens einer oder mehrere Schichten auf das Halbleiterbauelement (1, 10) aufgebracht wird, wobei die Maske (20) insbesondere wenigstens eine dielektrische Schicht, eine Metallschicht und/oder eine Polymerschicht aufweist.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Maske (20) eine harte oder feste Maske, insbesondere eine Metallmaske oder eine dielektrische Maske, ist, wobei die Gitteröffnungen (26) in dem Gitter (22) der Maske (20) mittels eines isotropen Ätzprozesses und/oder eines anisotropen Ätzprozesses, insbesondere einem Trenchprozess, ausgebildet werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Aussparung (12) durch Ätzen durch das Gitter (22) hergestellt wird, wobei als Ätzprozess ein isotroper Ätzprozess und/oder ein anisotroper Ätzprozess, insbesondere ein Trenchprozess, durchgeführt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass für eine breitere Aussparung (12) und/oder eine randnahe Aussparung (12) ein Gitter (22) mit kleineren Gitteröffnungen (26) und für eine schmälere Aussparung (12) und/oder eine Aussparung (12) im Innenbereich des Halbleiterbauelements (1, 10) ein Gitter (22) mit größeren Gitteröffnungen (26) über der auszubildenden Aussparung (12) in der Maske (20) ausgebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Gitteröffnungen (26) des Gitters (22) so ausgebildet sind, insbesondere die Größe und/oder Verteilung bzw. Raster der Gitteröffnungen (26), so dass eine vorbestimmte Ätzrate, Unterätztiefe und/oder Unterätzweite der auszubildenden Aussparung (12) einstellbar ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Gitter (22) mit seinen Gitteröffnungen (26) derart ausgebildet ist, dass die sich bei dem Ätzprozess durch die Gitteröffnungen (26) ergebenden Strukturen, durch eine geeignete gewählte Unterätzweite des Gitters (22) zu einer einzigen großen Struktur (12) verbinden, welche die vorbestimmte Aussparung (12) bildet.
  9. Verfahren nach wenigstens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Gitter (22) insbesondere Stege (38) und/oder Querstege (40) aufweist zum Ausbilden der Gitteröffnungen (26), wobei die Stege (38) und Querstege (40) insbesondere miteinander und/oder wenigstens der Maske (20) verbunden sind, wobei insbesondere zumindest ein Teil oder alle Gitteröffnungen (26) des Gitters (22) zueinander versetzt angeordnet und/oder nebeneinander angeordnet ausgebildet werden.
  10. Verfahren nach wenigstens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Gitter (22) mit einer Mäanderform oder mäanderförmig ausgebildet wird.
  11. Verfahren nach wenigstens einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Gitteröffnungen (26) durch ein Abscheiden wenigstens einer dielektrischen Schicht, Polymerschicht und/oder Metallschicht verschließbar sind.
  12. Bauelement (1, 10) mit wenigstens einem oder mehreren Aussparungen (12) welche gemäß dem Verfahren nach einem der Ansprüche 1 bis 11 ausgebildet sind.
  13. Bauelement nach Anspruch 12, dadurch gekennzeichnet, dass wenigstens eine Aussparung (12) als ein Graben um einen Kontakt, insbesondere einen Durchkontakt, ausgebildet ist.
  14. Bauelement nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das Bauelement ein Halbleiterbauelement (1, 10), insbesondere ein MEMS-(Microelectronic Electromechanical System) Bauelement, ein ASIC-(Application Specific Integrated Circuit) Bauelement oder eine SOI-(Silicon On Isolation) Bauelement ist.
DE102010000888.5A 2010-01-14 2010-01-14 Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement Active DE102010000888B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010000888.5A DE102010000888B4 (de) 2010-01-14 2010-01-14 Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
ITMI2011A000011A IT1403300B1 (it) 2010-01-14 2011-01-10 Procedimento per formare trincee in un componente a semiconduttore
US13/004,599 US8679975B2 (en) 2010-01-14 2011-01-11 Method for forming trenches in a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010000888.5A DE102010000888B4 (de) 2010-01-14 2010-01-14 Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement

Publications (2)

Publication Number Publication Date
DE102010000888A1 true DE102010000888A1 (de) 2011-07-21
DE102010000888B4 DE102010000888B4 (de) 2019-03-28

Family

ID=43975356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010000888.5A Active DE102010000888B4 (de) 2010-01-14 2010-01-14 Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement

Country Status (3)

Country Link
US (1) US8679975B2 (de)
DE (1) DE102010000888B4 (de)
IT (1) IT1403300B1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013210512A1 (de) 2013-06-06 2014-12-11 Robert Bosch Gmbh Sensor mit Membran und Herstellungsverfahren
DE102016210384A1 (de) 2016-06-13 2017-12-14 Robert Bosch Gmbh Mikromechanisches Bauteil und Verfahren zum Herstellen eines mikromechanischen Bauteils
DE102010041900B4 (de) * 2010-10-04 2020-08-27 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9111994B2 (en) * 2010-11-01 2015-08-18 Magnachip Semiconductor, Ltd. Semiconductor device and method of fabricating the same
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
CN102431956B (zh) * 2011-11-29 2014-08-27 北京大学 一种不等高硅结构与集成电路的单片集成加工方法
DE102012200840A1 (de) * 2012-01-20 2013-07-25 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung
DE102012219605B4 (de) * 2012-10-26 2021-09-23 Robert Bosch Gmbh Mikromechanisches Bauelement
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening
DE102013212173B4 (de) * 2013-06-26 2016-06-02 Robert Bosch Gmbh MEMS-Bauelement mit einer auslenkbaren Membran und einem feststehenden Gegenelement sowie Verfahren zu dessen Herstellung
HK1199605A2 (en) * 2014-04-23 2015-07-03 Master Dynamic Ltd A method of manufacture of micro components, and components formed by such a process
EP3153851A1 (de) 2015-10-06 2017-04-12 Carrier Corporation Mems-chip mit messstrukturen
US20200227583A1 (en) * 2016-10-21 2020-07-16 Sunpower Corporation Solar cell emitter region fabrication apparatus
FR3070222A1 (fr) * 2017-08-16 2019-02-22 Stmicroelectronics (Rousset) Sas Puce comprenant deux transistors mos en parallele
FR3070221B1 (fr) * 2017-08-16 2020-05-15 Stmicroelectronics (Rousset) Sas Transistors mos en parallele
DE102018217804A1 (de) 2018-10-18 2020-04-23 Robert Bosch Gmbh Verfahren zum Strukturieren einer mikromechanischen Funktionsschicht

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007059337A1 (de) 2006-12-15 2008-07-03 Qimonda North America Corp. Halbleiterkomponente mit Durchkontakten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307247B1 (en) 1999-07-12 2001-10-23 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
EP1130631A1 (de) * 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Herstellungsverfahren eines vergrabenen Hohlraumes in einer Halbleiterscheibe
US20090065429A9 (en) * 2001-10-22 2009-03-12 Dickensheets David L Stiffened surface micromachined structures and process for fabricating the same
JP4533041B2 (ja) 2003-08-28 2010-08-25 キヤノン株式会社 光素子の製造方法
US20050095814A1 (en) * 2003-11-05 2005-05-05 Xu Zhu Ultrathin form factor MEMS microphones and microspeakers
JP4422624B2 (ja) * 2004-03-03 2010-02-24 日本航空電子工業株式会社 微小可動デバイス及びその作製方法
US7884477B2 (en) * 2007-12-03 2011-02-08 International Business Machines Corporation Air gap structure having protective metal silicide pads on a metal feature

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007059337A1 (de) 2006-12-15 2008-07-03 Qimonda North America Corp. Halbleiterkomponente mit Durchkontakten

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010041900B4 (de) * 2010-10-04 2020-08-27 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102013210512A1 (de) 2013-06-06 2014-12-11 Robert Bosch Gmbh Sensor mit Membran und Herstellungsverfahren
DE102013210512B4 (de) * 2013-06-06 2016-01-07 Robert Bosch Gmbh Sensor mit Membran und Herstellungsverfahren
DE102016210384A1 (de) 2016-06-13 2017-12-14 Robert Bosch Gmbh Mikromechanisches Bauteil und Verfahren zum Herstellen eines mikromechanischen Bauteils
WO2017215918A1 (de) 2016-06-13 2017-12-21 Robert Bosch Gmbh Mikromechanisches bauteil und verfahren zum herstellen eines mikromechanischen bauteils

Also Published As

Publication number Publication date
DE102010000888B4 (de) 2019-03-28
ITMI20110011A1 (it) 2011-07-15
US20110169125A1 (en) 2011-07-14
IT1403300B1 (it) 2013-10-17
US8679975B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
DE102010000888B4 (de) Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
DE102009045385B4 (de) Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE102008002332B4 (de) Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite
DE102012206531B4 (de) Verfahren zur Erzeugung einer Kavität innerhalb eines Halbleitersubstrats
WO2014026857A1 (de) Mems-bauelement und verfahren zur herstellung
DE102012219605B4 (de) Mikromechanisches Bauelement
DE102011112879A1 (de) Halbleiterherstellung und Halbleiterbauelement mit Halbleiterstruktur
DE10024266B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
EP2307308B1 (de) Verfahren zum verkappen eines mems-wafers
EP3526158B1 (de) Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors
DE102008037947B4 (de) Verfahren zum Herstellen eines Element-Wafer und eines Elements
WO2007000363A1 (de) Verfahren zur herstellung eines mikromechanischen bauelements sowie mikromechanisches bauelement
DE102016125082B3 (de) Halbleitervorrichtung, mikrofon und verfahren zum herstellen einer halbleitervorrichtung
DE102014112672A1 (de) Abdeckung für ein Bauelement und Verfahren zur Herstellung einer Abdeckung für ein Bauelement
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE10196678B4 (de) Herstellungsverfahren für einen Dünnfilmstrukturkörper
DE102005042664A1 (de) Mikromechanisches Sensorelement und Verfahren zu dessen Herstellung
DE102019202794B3 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102009027321A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE102010000895B4 (de) Verfahren zum Herstellen eines Durchkontaktes eines Halbleiterbauelements mit einem umgebenden ringförmigen Isolationsgraben und entsprechendes Halbleiterbauelement
DE102016217123B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils und mikromechanisches Bauteil
WO2015177131A1 (de) Verfahren zur lateralen strukturierung einer strukturschicht mit dreidimensionalen strukturelementen und halbleiterbauelement
DE102013210512B4 (de) Sensor mit Membran und Herstellungsverfahren
DE4336774A1 (de) Verfahren zur Herstellung von Strukturen
DE102006001386A1 (de) Verfahren zum Herstellen einer Membran auf einem Halbleitersubstrat und mikromechanisches Bauelement mit einer solchen Membran

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final