DE102009001461A1 - Verfahren zur Herstellung einer elektronischen Baugruppe - Google Patents

Verfahren zur Herstellung einer elektronischen Baugruppe Download PDF

Info

Publication number
DE102009001461A1
DE102009001461A1 DE102009001461A DE102009001461A DE102009001461A1 DE 102009001461 A1 DE102009001461 A1 DE 102009001461A1 DE 102009001461 A DE102009001461 A DE 102009001461A DE 102009001461 A DE102009001461 A DE 102009001461A DE 102009001461 A1 DE102009001461 A1 DE 102009001461A1
Authority
DE
Germany
Prior art keywords
component
microelectronic
dielectric
microelectronic component
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009001461A
Other languages
English (en)
Inventor
Manuela Schmidt
Axel Franke
Sven Zinober
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009001461A priority Critical patent/DE102009001461A1/de
Priority to US12/660,066 priority patent/US8520396B2/en
Priority to FR1051674A priority patent/FR2943175B1/fr
Priority to CN201010135672.5A priority patent/CN101840867B/zh
Publication of DE102009001461A1 publication Critical patent/DE102009001461A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe, indem mindestens ein erstes mikroelektronisches Bauelement (1) bereitgestellt und durch einen ersten Flip-Chip-Verfahrensschritt mit einem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden wird, mindestens ein dielektrisches Bauelement (3), welches mindestens eine Leiterbahn (31) aufweist, bereitgestellt und mindestens eine Leiterbahn (31) des dielektrischen Bauelements (3) mit dem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden wird, und das zweite mikroelektronische Bauelement (2) durch einen zweiten Flip-Chip-Verfahrensschritt über die Leiterbahn/en (31) des dielektrischen Bauelements (3) mit einer Leiterplatte (4) elektrisch verbunden wird, um Durchkontaktierungen durch ein mikroelektronisches Bauelement (1, 2) zu vermeiden; sowie eine entsprechende elektronische Baugruppe.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe sowie ein elektronische Baugruppe.
  • Stand der Technik
  • Es existiert eine Vielzahl von Verpackungskonzepten für die Zusammenführung von verschieden großen Halbleiterchips, wie mikroelektromechanische Systemchips (MEMS-Chips) und anwendungsspezifische integrierte Schaltungschips (ASIC-Chips). Diese basieren üblicherweise auf Keramik-, Premold- oder Moldpackages, in denen die Chips neben- oder übereinander angeordnet und durch Drahtbonds miteinander und mit den externen Kontakten verbunden sind.
  • Durch die Flip-Chip-Technik können mikroelektromechanische Systemchips auf anwendungsspezifischen integrierten Schaltungschips montiert werden. Die Kontaktierung des mikroelektromechanischen Systemchips erfolgt dabei herkömmlicherweise über Durchkontaktierungen (TSV, through silicon vias) durch den anwendungsspezifischen integrierten Schaltungschip. Die Herstellung von Durchkontaktierungen durch Siliziumchips ist jedoch teuer und aufwendig und beinhaltet zahlreiche Verfahrensschritte, wie Ätzen, Abscheiden und Strukturieren von Isolationsschichten und Metallisierung.
  • Offenbarung der Erfindung
  • Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer elektronischen Baugruppe, indem
    • – mindestens ein erstes mikroelektronisches Bauelement bereitgestellt und durch einen ersten Flip-Chip-Verfahrensschritt mit einem zweiten mikroelektronischen Bauelement elektrisch verbunden wird,
    • – mindestens ein dielektrisches Bauelement, welches mindestens eine Leiterbahn aufweist, bereitgestellt und mindestens eine Leiterbahn des dielektrischen Bauelements mit dem zweiten mikroelektronischen Bauelement elektrisch verbunden wird, und
    • – das zweite mikroelektronischen Bauelement durch einen zweiten Flip-Chip-Verfahrensschritt über die Leiterbahn/en des dielektrischen Bauelements mit einer Leiterplatte elektrisch verbunden wird.
  • Unter dem Begriff „Flip-Chip-Verfahren” wird im Rahmen der vorliegenden Erfindung insbesondere ein Verfahren verstanden, in dem ein mikroelektronisches Bauelement direkt, das heißt beispielsweise ohne einen Anschlussdraht, über eine oder mehr Kontaktstellen, insbesondere Kontakthügel (Englisch: bumps), auf einem Substrat, beispielsweise einem anderen mikroelektronischen Bauelement oder einer Leiterplatte, montiert wird.
  • Auf diese Weise können vorteilhafterweise Durchkontaktierungen durch ein mikroelektronisches Bauelement, beispielsweise einen Siliziumchip, insbesondere zur Kontaktierung eines anderen Bauelements, vermieden werden. Daher können im Rahmen der vorliegenden Erfindung mikroelektronische Bauelemente als erste und/oder zweite mikroelektronische Bauelemente eingesetzt werden, welche keine Durchkontaktierungen aufweisen. Das erfindungsgemäße Verfahren ermöglicht daher vorteilhafterweise eine kostengünstige Herstellung von elektronischen Baugruppen, insbesondere Chip-Size-Packages.
  • Im Rahmen der vorliegenden Erfindung kann das erste und/oder das zweite mikroelektronische Bauelement ein Mikrochip sein. Insbesondere kann das erste und/oder das zweite mikroelektronische Bauelement jeweils eine Kontaktierungsseite aufweisen. Beispielsweise kann das erste und/oder das zweite mikroelektronische Bauelement jeweils, wie bei Flip-Chip-Verfahren üblich, nur eine Kontaktierungsseite aufweisen. Dementsprechend kann die elektronische Baugruppe einen doppelten Flip-Chip-Aufbau, beispielsweise einen (IC-)Flip-Chip/(MEMS-)Flip-Chip-Hybridaufbau, aufweisen.
  • Das erste mikroelektronische Bauelement kann im Rahmen der vorliegenden Erfindung über das zweite mikroelektronische Bauelement und über eine der Leiterbahnen des dielektrischen Bauelements mit der Leiterplatte elektrisch verbunden werden.
  • Im Rahmen einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Kontaktierungsseite des ersten mikroelektronischen Bauelements durch einen ersten Flip-Chip-Verfahrensschritt mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements elektrisch verbunden. Das dielektrische Bauelement kann dabei ebenfalls mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements elektrisch verbunden werden.
  • Das zweite mikroelektronische Bauelement kann mindestens eine, an dessen Kontaktierungsseite angeordnete Leiterbahn aufweisen oder damit versehen werden. Dabei kann die Kontaktierungsseite des ersten mikroelektronischen Bauelements über die Leiterbahn/en auf der Kontaktierungsseite des zweiten mikroelektrischen Bauelements und über eine der Leiterbahnen des dielektrischen Bauelements elektrisch mit der Leiterplatte verbunden werden.
  • Im Rahmen einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist das zweite mikroelektronische Bauelement größer als das erste mikroelektronische Bauelement. Insbesondere kann das zweite mikroelektronische Bauelement im Rahmen dieser Ausführungsform größere Hauptflächen als das erste mikroelektronische Bauelement aufweisen. Dabei werden unter den „Hauptflächen” eines Bauelements insbesondere die beiden größten, einander gegenüberliegenden Flächen eines Bauelements verstanden.
  • Im Rahmen einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens sind das erste und das zweite mikroelektronische Bauelement mikroelektronische Bauelemente unterschiedlicher Art.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist das erste mikroelektronische Bauelement ein mikroelektromechanisches System oder eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instructionset prozessor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC). Insbesondere kann das erste mikroelektronische Bauelement ein mikroelektromechanisches System sein. Dabei werden unter „mirkoelektromechanischen Systemen” insbesondere sowohl mikroelektromechanische Systeme (MEMS) als auch kleinere elektromechanische Systeme, wie nanoelektromechanische Syteme (NEMS), verstanden. Beispielsweise kann das erste mikroelektronische Bauelement ein mikroelektromechanisches System mit einer Dünnschichtkappe sein. Zur Kontaktierung des ersten mikroelektronischen Bauelements kann die Dünnschichtkappe des ersten mikroelektronischen Bauelements Durchkontaktierungen aufweisen.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist das zweite mikroelektronische Bauelement ein mikroelektromechanisches System oder eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instruction-set processor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC). Insbesondere kann das zweite mikroelektronische Bauelement eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instruction-set processor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC), sein.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden zwei oder mehr erste mikroelektronische Bauelemente, insbesondere über die jeweiligen Kontaktierungsseiten, durch den ersten Flip-Chip-Verfahrensschritt mit einem zweiten mikroelektronischen Bauelement, insbesondere mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements, elektrisch verbunden. Dabei können die ersten mikroelektronischen Bauelemente gleich oder unterschiedlich zueinander sein. Auf diese Weise kön nen unterschiedliche Funktionen in die erfindungsgemäße elektronische Baugruppe integriert werden.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden zwei oder mehr dielektrische Bauelemente, welche jeweils mindestens eine Leiterbahn aufweisen, mit dem zweiten mikroelektronischen Bauelement, insbesondere mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements, elektrisch verbunden.
  • Vorzugsweise werden das/die erste/n mikroelektronische/n Bauelement/e und das/die dielektrische/n Bauelemente vor dem elektrischen Verbinden ausgerichtet. Das elektrische Verbinden kann im Rahmen des ersten und zweiten Flip-Chip-Verfahrensschritts über Kontaktstellen, insbesondere Lötstellen, so genannte Lötbumps, erfolgen.
  • Das/die dielektrische/n Bauelemente können mit dem/den zweiten mikroelektronischen Bauelement/en durch einen Fügeprozess, beispielsweise Diffusionslöten beziehungsweise SLID-Bonden (SLIP, Englisch: „solid liquid interdiffusion”, einem Bondverfahren in dem zwei Metalle durch Erhitzen und Anpressen eine Legierung bilden), Direkt-Bonden beziehungsweise Direct-Bonden (einem thermischen Bondprozess, in dem eine Silizium-Polymer-Bindung durch Plasmaaktivierung und anschließendes Pressschweißen erzeugt wird) und/oder Kleben, insbesondere mechanisch und/oder elektrisch, verbunden werden.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird das zweite mikroelektronische Bauelement, insbesondere nach dem elektrischen Verbinden mit den ersten mikroelektronischen Bauelementen und den dielektrischen Bauelementen, in zwei oder mehr Verbünde, welche jeweils mindestens ein erstes mikroelektronisches Bauelement, mindestens ein dielektrisches Bauelement und mindestens ein zweites mikroelektronisches Bauelementsegment umfassen, zerteilt. Hierdurch kann vorteilhafterweise eine Vielzahl von elektronischen Baugruppen auf einfach Weise hergestellt werden.
  • Vorzugsweise werden das erste mikroelektronische Bauelement, das zweite mikroelektronische Bauelement und die Leiterplatte im Rahmen des erfindungsgemäßen Verfahrens sandwichartig angeordnet. Insbesondere kann dabei das ers te mikroelektronische Bauelement zwischen dem zweiten mikroelektronischen Bauelement und der Leiterplatte angeordnet werden. Das dielektrische Bauelement kann dabei ebenfalls zwischen dem zweiten mikroelektronischen Bauelement und der Leiterplatte angeordnet werden.
  • Im Rahmen einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist das dielektrische Bauelement in Form eines Rahmens ausgebildet. Unter einem „Bauelement in Form eines Rahmens” kann im Sinn der vorliegenden Erfindung beispielsweise ein Bauelement verstanden werden, welches eine Form aufweist, die im Wesentlichen der Form eines Bilderrahmens oder einer Türzarge, insbesondere eines Bilderrahmens, ähnelt. Im Rahmen einer Ausgestaltung dieser Ausführungsform ist das dielektrische Bauelement in Form eines einseitig mit einer Abdeckschicht abgedeckten Rahmens ausgebildet. Dabei wird unter dem Begriff eines „einseitig mit einer Schicht abgedeckten Rahmens” insbesondere ein Rahmen verstanden, bei dem die von dem Rahmen aufgespannte Fläche auf einer Seite mit einer Abdeckschicht abgedeckt ist. Eine Ausgestaltung des dielektrischen Bauelements in Form eines einseitig mit einer Abdeckschicht abgedeckten Rahmens hat den Vorteil, dass der Rahmen und die Abdeckschicht das erste mikroelektronische Bauelement und zumindest einen Teil des zweiten mikroelektronischen Bauelements vor mechanischer Beanspruchung, beispielsweise durch Partikel, und/oder vor korrosiven Medien schützen.
  • Vorzugsweise wird/werden das/die erste/n mikroelektronische/n Bauelement/e dabei innerhalb des rahmenförmigen dielektrischen Bauelements angeordnet. Vorteilhafterweise kann hierdurch der Raum für das/die erste/n mikroelektronischen Bauelemente und das dielektrische Bauelement optimiert werden. Insofern das zweite mikroelektronische Bauelement und die Leiterplatte eine größere Hauptfläche als das erste mikroelektronische Bauelement beziehungsweise die Gesamtheit der ersten mikroelektronischen Bauelemente aufweist, kann das rahmenförmige dielektrische Bauelement sogar keinen zusätzlichen Raum benötigen. Vorteilhafterweise kann dadurch die Gesamtgröße der elektronischen Baugruppe gering gehalten werden. Die Abdeckschicht des Rahmens kann dabei eine Federstruktur, insbesondere zum Ausgleich unterschiedlicher thermischer Ausdehnungskoeffizienten der ersten elektronischen Bauelemente, aufweisen.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens weist/weisen das/die dielektrische/n Bauelement/e jeweils mindestens eine, in Form einer Durchkontaktierung ausgebildete Leiterbahn auf. Die in Form einer Durchkontaktierung ausgebildete/n Leiterbahn/en können jeweils durch Einbringen eines durchgängigen Hohlraums in das dielektrische Bauelement, beispielsweise durch ein Mikrospritzgussverfahren, ein Heissprägeverfahren, ein Stanzverfahren oder ein Laserverfahren, und durch Füllen des durchgängigen Hohlraums oder Beschichten der Wandung des durchgängigen Hohlraums mit einem leitenden Material hergestellt werden. Das Beschichten der Wandung des durchgängigen Hohlraums hat den Vorteil, dass die Materialmenge, die Beschichtungs-/Metallisierungsdauer und die Auswirkungen unterschiedlicher Ausdehnungskoeffizienten reduziert werden können. Das leitende Material kann beispielsweise ein leitfähiges Polymer oder Nickel, Kupfer, Silber, Gold oder einer Legierung davon sein. Das Füllen oder Beschichten mit dem leitenden Material, insbesondere die Metallisierung kann chemisch, galvanisch oder durch Sputtern, insbesondere physikalische Gasphasenabscheidung (PVD, physical vapour deposition), erfolgen. Bei vollflächigen Verfahren, bei denen das gesamte dielektrische Bauelement metallisiert wird, können anschließend durch Strukturierung wieder metallfreie und damit isolierende Bereiche geschaffen werden.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens weist/weisen das/die dielektrische/n Bauelement/e jeweils auf einer Oberfläche, insbesondere einer äußeren Rahmenfläche, mindestens eine Leiterbahn auf beziehungsweise ist/sind das/die dielektrische/n Bauelemente jeweils auf einer Oberfläche, insbesondere einer äußeren Rahmenfläche, mit mindestens einer Leiterbahn versehen. Die Leiterbahn/en können dabei aus einem leitfähigen Polymer oder aus Nickel, Kupfer, Silber, Gold oder einer Legierung davon ausgebildet werden. Das Ausbilden der Leiterbahn/en kann dabei ebenfalls chemisch, galvanisch oder durch Sputtern, insbesondere physikalische Gasphasenabscheidung (PVD, physical vapour deposition); wobei bei vollflächigen Verfahren, bei denen das gesamte dielektrische Bauelement metallisiert wird, anschließend durch Strukturierung wieder metallfreie und damit isolierende Bereiche geschaffen werden können.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden oder sind das/die dielektrische/n Bauelemente jeweils aus einem Polymer oder einer Polymermischung ausgebildet. Insbesondere können das/die dielektrische/n Bauelement/e aus einem Polymer oder einer Polymermischung ausgebildet werden oder sein, welche/s bei Löttemperaturen formbeständig ist. Zum Beispiel können das/die dielektrische/n Bauelement/e aus einem Thermoplast, insbesondere einem hochtemperaturbeständigen Thermoplast, beispielsweise ausgewählt aus der Gruppe bestehend aus Flüssigkristallpolymeren (LCP), Polyetherketonen, insbesondere Polyetheretherketon (PEEK), Polysulfonen, Polyphenylensulfid (PPS), Polyimiden, Polyamiden oder Mischungen davon, einem Duromeren, beispielsweise ausgewählt aus der Gruppe bestehend aus Polyepoxiden, Aminoplasten, Phenolharzen, Polyesterharzen oder Mischungen davon, ausgebildet werden oder sein.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist eine elektronische Baugruppe, umfassend
    • – mindestens ein erstes mikroelektronisches Bauelement,
    • – mindestens ein zweites mikroelektronisches Bauelement,
    • – mindestens ein dielektrisches Bauelement, welches mindestens eine Leiterbahn aufweist, und
    • – eine Leiterplatte,
    wobei das erste mikroelektronische Bauelement mit dem zweiten mikroelektronischen Bauelement und das zweite mikroelektronische Bauelement über die Leiterbahnen des dielektrischen Bauelements mit der Leiterplatte elektrisch verbunden ist.
  • Die erfindungsgemäße elektronische Baugruppe hat den Vorteil, dass Durchkontaktierungen durch ein mikroelektronisches Bauelement, beispielsweise einen Siliziumchip, insbesondere zur Kontaktierung des anderen Bauelements, vermieden werden können. Daher können mikroelektronische Bauelemente im Rahmen der vorliegenden Erfindung als erste und/oder zweite mikroelektronische Bauelemente eingesetzt werden, welche keine Durchkontaktierungen aufweisen.
  • Das erste mikroelektronische Bauelement kann im Rahmen der vorliegenden Erfindung über das zweite mikroelektronische Bauelement und über eine der Leiterbahnen des dielektrischen Bauelements mit der Leiterplatte elektrisch verbunden sein.
  • Das erste und/oder zweite mikroelektronische Bauelement kann im Rahmen der vorliegenden Erfindung ein Mikrochip sein. Insbesondere kann das erste und/oder zweite mikroelektronische Bauelement jeweils eine Kontaktierungsseite aufweisen. Beispielsweise kann das erste und/oder das zweite mikroelektronische Bauelement jeweils, wie bei Flip-Chip-Verfahren üblich, nur eine Kontaktierungsseite aufweisen. Dementsprechend kann die elektronische Baugruppe einen doppelten Flip-Chip-Aufbau, beispielsweise einen (IC-)Flip-Chip/(MEMS-)Flip-Chip-Hybridaufbau, aufweisen.
  • Im Rahmen einer Ausführungsform der erfindungsgemäßen elektronische Baugruppe ist die Kontaktierungsseite des ersten mikroelektronischen Bauelements mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements elektrisch verbunden. Das dielektrische Bauelement kann dabei ebenfalls mit der Kontaktierungsseite des zweiten mikroelektronischen Bauelements elektrisch verbunden sein.
  • Das zweite mikroelektronische Bauelement kann mindestens eine, an dessen Kontaktierungsseite angeordnete Leiterbahn aufweisen. Die Kontaktierungsseite des ersten mikroelektronischen Bauelements kann beispielsweise über die Leiterbahnen auf der Kontaktierungsseite des zweiten mikroelektrischen Bauelements und über eine der Leiterbahnen des dielektrischen Bauelements elektrisch mit der Leiterplatte verbunden sein.
  • Im Rahmen einer bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe ist das zweite mikroelektronische Bauelement größer als das erste mikroelektronische Bauelement. Insbesondere kann das zweite mikroelektronische Bauelement im Rahmen dieser Ausführungsform größere Hauptflächen als das erste mikroelektronische Bauelement aufweisen.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe sind das erste und das zweite mikroelektronische Bauelement mikroelektronische Bauelemente unterschiedlicher Art.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe ist das erste mikroelektronische Bauelement ein mikroelektromechanisches System oder eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instruction-set processor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC). Insbesondere kann das erste mikroelektronische Bauelement ein mikroelektromechanisches System sein. Dabei werden unter „mirkoelektromechanischen Systemen” insbesondere sowohl mikroelektromechanische Systeme (MEMS) als auch kleinere elektromechanische Systeme, wie nanoelektromechanische Syteme (NEMS), verstanden. Beispielsweise kann das erste mikroelektronische Bauelement ein mikroelektromechanisches System mit einer Dünnschichtkappe sein. Zur Kontaktierung des ersten mikroelektronischen Bauelements kann die Dünnschichtkappe des ersten mikroelektronischen Bauelements Durchkontaktierungen aufweisen.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe ist das zweite mikroelektronische Bauelement ein mikroelektromechanisches System oder eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instruction-set processor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC). Insbesondere kann das zweite mikroelektronische Bauelement eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt (ASSP, Englisch: „application specific standard product”) oder eine anwendungsspezifische integrierte Schaltung (ASIC, Englisch: „application specific integrated circuit”) oder ein Prozessor mit anwendungsspezifischem Befehlssatz (ASIP, Englisch: „application-specific instruction-set processor”), insbesondere eine anwendungsspezifische integrierte Schaltung (ASIC), sein.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe weist die elektronische Baugruppe zwei oder mehr erste mikroelektronische Bauelemente auf. Dabei können die ersten mikroelektronischen Bauelemente gleich oder unterschiedlich zueinander sein.
  • Vorzugsweise sind das erste mikroelektronische Bauelement, das zweite mikroelektronische Bauelement und die Leiterplatte sandwichartig angeordnet. Dabei kann das erste mikroelektronische Bauelement zwischen dem zweiten mikroelektronischen Bauelement und der Leiterplatte angeordnet sein. Das dielektrische Bauelement kann ebenfalls zwischen dem zweiten mikroelektronischen Bauelement und der Leiterplatte angeordnet sein.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe ist das dielektrische Bauelement in Form eines Rahmens ausgebildet. Im Rahmen einer Ausgestaltung dieser Ausführungsform ist das dielektrische Bauelement in Form eines einseitig mit einer Abdeckschicht abgedeckten Rahmens ausgebildet. Vorzugsweise ist/sind das/die erste/n mikroelektronische/n Bauelement/e innerhalb des rahmenförmigen dielektrischen Bauelements angeordnet.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe weist die Abdeckschicht des Rahmens eine Federstruktur, insbesondere zum Ausgleich unterschiedlicher thermischer Ausdehnungskoeffizienten der ersten elektronischen Bauelemente, auf.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe weist das dielektrische Bauelement mindestens eine, in Form einer Durchkontaktierung ausgebildete Leiterbahn auf.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe weist/weisen das/die dielektrische/n Bauelement/e jeweils mindestens eine auf der Oberfläche, insbesondere einer äußeren Rahmenfläche, des dielektrischen Bauelements angeordnete Leiterbahn auf.
  • Die Leiterbahn/en können im Rahmen der vorliegenden Erfindung aus einem leitfähigen Polymer oder aus Nickel, Kupfer, Silber, Gold oder einer Legierung davon ausgebildet sein.
  • Im Rahmen einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen elektronischen Baugruppe sind das/die dielektrische/n Bauelemente jeweils aus einem Polymer oder einer Polymermischung ausgebildet. Insbesondere können das/die dielektrische/n Bauelemente jeweils aus einem Polymer oder einer Polymermischung ausgebildet sein, welche/s bei Löttemperaturen formbeständig ist. Zum Beispiel können das/die dielektrische/n Bauelemente jeweils aus einem Thermoplast, insbesondere einem hochtemperaturbeständigen Thermoplast, beispielsweise ausgewählt aus der Gruppe bestehend aus Flüssigkristallpolymeren (LCP), Polyetherketonen, insbesondere Polyetheretherketon (PEEK), Polysulfonen, Polyphenylensulfid (PPS), Polyimiden, Polyamiden oder Mischungen davon, einem Duromeren, beispielsweise ausgewählt aus der Gruppe bestehend aus Polyepoxiden, Aminoplasten, Phenolharzen, Polyesterharzen oder Mischungen davon, ausgebildet sein.
  • Zeichnungen
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Zeichnungen veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Zeichnungen nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Es zeigen:
  • 1 einen schematischen Querschnitt durch einen ersten mikroelektronischen Baustein;
  • 2a einen schematischen Querschnitt durch einen Verbund aus einem ersten mikroelektronischen Bauelement, einem rahmenförmigen dielektrischen Bauelement und einem zweiten mikroelektronischen Bauelement nach dem ersten Flip-Chip-Verfahrensschritt;
  • 2b einen schematischen Querschnitt durch einen Verbund aus einem ersten mikroelektronischen Bauelement, einem dielektrischen Bauelement in Form eines einseitig mit einer Abdeckschicht abgedeckten Rahmens und einem zweiten mikroelektronischen Bauelement nach dem ersten Flip-Chip-Verfahrensschritt;
  • 3a einen schematischen Querschnitt durch einen Verbund aus einem ersten mikroelektronischen Bauelement, einem rahmenförmigen dielektrischen Bauelement, einem zweiten mikroelektronischen Bauelement und einer Leiterplatte nach dem zweiten Flip-Chip-Verfahrensschritt; und
  • 3b einen schematischen Querschnitt durch einen Verbund aus einem ersten mikroelektronischen Bauelement, einem dielektrischen Bauelement in Form eines einseitig mit einer Abdeckschicht abgedeckten Rahmens, einem zweiten mikroelektronischen Bauelement und einer Leiterplatte nach dem zweiten Flip-Chip-Verfahrensschritt.
  • 1 zeigt eine Ausführungsform eines ersten mikroelektronischen Bauelements 1. Bei dem ersten mikroelektronischen Bauelement 1 handelt es sich um ein mikroelektronisches System 11 mit einer Dünnschichtkappe 12. Zur Kontaktierung des mikroelektronischen Systems 11 von der Kontaktierungsseite 1a weist die Dünnschichtkappe 12 Durchkontaktierungen 13 auf, welche über Kontaktstellen 14, sogenannte Bondpads, mit dem mikroelektronischen System 11 elektrische verbunden sind.
  • 2a einen schematischen Querschnitt durch einen Verbund 1, 2, 3 aus einem ersten mikroelektronischen Bauelement 1, einem rahmenförmigen dielektrischen Bauelement 3 und einem zweiten mikroelektronischen Bauelement 2 nach dem ersten Flip-Chip-Verfahrensschritt.
  • 2a veranschaulicht, dass die Kontaktierungsseite 1a des in 1 gezeigten, ersten mikroelektronischen Bauelements 1 durch den ersten Flip-Chip-Verfahrensschritt mit der Kontaktierungsseite 2a des zweiten mikroelektronischen Bauelements 2, beispielsweise einer anwendungsspezifischen integrierten Schaltung (ASIC), elektrisch verbunden wurde. 2 zeigt weiterhin, dass das rahmenförmige dielektrische Bauelement 3 in Form von Durchkontaktierungen ausgebildete Leiterbahnen 31 aufweist, welche mit der Kontaktierungsseite 2a des zweiten mikroelektronischen Bauelements 2 elektrisch verbunden wurden. Das elektrische Verbinden des dielektrischen Bauelements 3 mit dem zweiten mikroelektronischen Bauelement 2 kann im Rahmen der vorliegenden Erfindung sowohl gleichzeitig mit dem ersten Flip-Chip-Verfahrensschritt als auch vor oder nach dem ersten Flip-Chip-Verfahrensschritt erfolgen.
  • 2a zeigt, dass das erste mikroelektronische Bauelement 1 im ersten Flip-Chip-Verfahrensschritts über Kontaktstellen 5, insbesondere Lötstellen, so genannte Lötbumps, mit dem zweiten mikroelektronischen Bauelement 2 elektrisch verbunden wurde. Insbesondere wurde das erste mikroelektronische Bauelement 1 dabei mit Leiterbahnen 21, welche das zweite mikroelektronische Bauelement 2 auf der Kontaktierungsseite 2a aufweist, elektrisch verbunden. Die auf der Kontaktierungsseite 2a des zweiten mikroelektronischen Bauelements 2 angeordneten Leiterbahnen 21 wurden wiederum mit Leiterbahnen 31 des dielektrischen Bauelements 3 elektrisch verbunden. Abhängig von der Art des ersten 1 und zweiten 2 mikroelektrischen Bauelements, können diese sowohl mit getrennten als auch mit gemeinsamen Leiterbahnen 21, 31 elektrisch verbunden sein.
  • 2a zeigt weiterhin, dass das erste mikroelektronische Bauelement 1 innerhalb des rahmenförmigen dielektrischen Bauelements 3 angeordnet wurde. Im Rahmen der in den Figuren dargestellten Ausführungsformen weist das zweite mikroelektronische Bauelement 2 größere Hauptflächen 2a als das erste mikroelektronische Bauelement 1, 1a auf. Dies hat den Vorteil, dass durch das rahmenförmige dielektrische Bauelement 3 kein zusätzlicher Raum benötigt wird.
  • Die segmentierte Darstellung des zweiten mikroelektronischen Bauelements 2 in den Figuren symbolisiert, dass es im Rahmen des erfindungsgemäßen Verfahrens möglich ist zwei oder mehr erste mikroelektronische Bauelemente 1 beziehungsweise zwei oder mehr dielektrische Bauelemente 3 mit dem zweiten mikroelektronischen Bauelement 2 elektrisch zu verbinden und das zweite mikroelektronischen Bauelement 2 anschließend in zwei oder mehr Verbünde 1, 2, 3 zu zerteilen.
  • 2b unterscheidet sich von 2a dadurch, dass das dielektrische Bauelement 3 in Form eines einseitig mit einer Abdeckschicht 32 abgedeckten Rahmens ausgebildet ist.
  • 3a zeigt einen schematischen Querschnitt durch einen Verbund aus dem ersten mikroelektronischen Bauelement 1, dem rahmenförmigen dielektrischen Bauelement 3, dem zweiten mikroelektronischen Bauelement 2 und einer Leiterplatte 4 nach dem zweiten Flip-Chip-Verfahrensschritt. 3a veranschaulicht, dass der in 2a gezeigte Verbund 1, 2, 3 durch den zweiten Flip-Chip-Verfahrensschritt mit einer Leiterplatte 4 elektrisch verbunden wurde. Insbesondere wurde der Verbund 1, 2, 3 durch den zweiten Flip-Chip-Verfahrensschritt über die Leiterbahnen 31 des dielektrischen Bauelements 3 und Kontaktstellen 6, insbesondere Lötstellen, so genannte Lötbumps, mit der Leiterplatte 4 elektrisch verbunden.
  • 3a zeigt weiterhin, dass das erste mikroelektronische Bauelement 1, das zweite mikroelektronische Bauelement 2, das rahmenförmige dielektrische Bauelement 3 und die Leiterplatte 4 in der resultierenden, erfindungsgemäßen, elektronischen Baugruppe 1, 2, 3, 4 sandwichartig angeordnet sind, wobei das erste mikroelektronische Bauelement 1 und rahmenförmige dielektrische Bauelement 3 das zwischen dem zweiten mikroelektronischen Bauelement 2 und der Leiterplatte 4 angeordnet sind, wobei das erste mikroelektronische Bauelement 1 innerhalb des Rahmens des dielektrischen Bauelements 3 angeordnet ist.
  • 3b unterscheidet sich von 3a dadurch, dass das dielektrische Bauelement 3 in Form eines einseitig mit einer Abdeckschicht 32 abgedeckten Rahmens ausgebildet ist.

Claims (18)

  1. Verfahren zur Herstellung einer elektronischen Baugruppe, indem – mindestens ein erstes mikroelektronisches Bauelement (1) bereitgestellt und durch einen ersten Flip-Chip-Verfahrensschritt mit einem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden wird, – mindestens ein dielektrisches Bauelement (3), welches mindestens eine Leiterbahn (31) aufweist, bereitgestellt und mindestens eine Leiterbahn (31) des dielektrischen Bauelements (3) mit dem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden wird, und – das zweite mikroelektronische Bauelement (2) durch einen zweiten Flip-Chip-Verfahrensschritt über die Leiterbahn/en (31) des dielektrischen Bauelements (3) mit einer Leiterplatte (4) elektrisch verbunden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwei oder mehr erste mikroelektronische Bauelemente (1) durch den ersten Flip-Chip-Verfahrensschritt mit einem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden werden, und/oder zwei oder mehr dielektrische Bauelemente (3), welche jeweils mindestens eine Leiterbahn (31) aufweisen, mit dem zweiten mikroelektronischen Bauelement (2) elektrisch verbunden werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das zweite mikroelektronische Bauelement (2) nach dem elektrischen Verbinden mit den ersten mikroelektronischen Bauelementen (1) und den dielektrischen Bauelementen (3) in zwei oder mehr Verbünde (1, 2, 3), welche jeweils mindestens ein erstes mikroelektronisches Bauelement (1), mindestens ein dielektrisches Bauelement (3) und mindestens ein zweites mikroelektronisches Bauelementsegment (2) umfassen, zerteilt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite mikroelektronische Bauelement (2) größer ist als das erste mikroelektronische Bauelement (1).
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das dielektrische Bauelement (3) in Form eines Rahmens oder in Form eines einseitig mit einer Abdeckschicht (32) abgedeckten Rahmens ausgebildet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das erste mikroelektronische Bauelement (1) innerhalb des rahmenförmigen dielektrischen Bauelements (3) angeordnet wird
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das dielektrische Bauelement (3) mindestens eine, in Form einer Durchkontaktierung ausgebildete Leiterbahn (31) aufweist und/oder mindestens eine Oberfläche des dielektrischen Bauelements (3) mindestens eine Leiterbahn (31) aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass – das erste mikroelektronische Bauelement (1) ein mikroelektromechanisches System und das zweite mikroelektronische Bauelement (2) eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt oder eine anwendungsspezifische integrierte Schaltung oder ein Prozessor mit anwendungsspezifischem Befehlssatz, insbesondere eine anwendungsspezifische integrierte Schaltung, ist, oder – das erste mikroelektronische Bauelement (1) eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt oder eine anwendungsspezifische integrierte Schaltung oder ein Prozessor mit anwendungsspezifischem Befehlssatz, insbesondere eine anwendungsspezifische integrierte Schaltung, und das zweite mikroelektronische Bauelement (2) ein mikroelektromechanisches System ist.
  9. Elektronische Baugruppe, umfassend – mindestens ein erstes mikroelektronisches Bauelement (1), – mindestens ein zweites mikroelektronisches Bauelement (2), – mindestens ein dielektrisches Bauelement (3), welches mindestens eine Leiterbahn (31) aufweist, und – eine Leiterplatte (4), wobei das erste mikroelektronische Bauelement (1) mit dem zweiten mikroelektronischen Bauelement (2) und das zweite mikroelektronische Bauelement (2) über die Leiterbahn/en (31) des dielektrischen Bauelements (3) mit der Leiterplatte (4) elektrisch verbunden ist.
  10. Elektronische Baugruppe nach Anspruch 9, dadurch gekennzeichnet, dass das zweite mikroelektronische Bauelement (2) größer ist als das erste mikroelektronische Bauelement (1).
  11. Elektronische Baugruppe nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das erste mikroelektronische Bauelement (1), das zweite mikroelektronische Bauelement (2) und die Leiterplatte (4) sandwichartig angeordnet sind, wobei das erste mikroelektronische Bauelement (1) zwischen dem zweiten mikroelektronischen Bauelement (2) und der Leiterplatte (4) angeordnet ist.
  12. Elektronische Baugruppe nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das dielektrische Bauelement (3) in Form eines Rahmens oder in Form eines einseitig mit einer Abdeckschicht (32) abgedeckten Rahmens ausgebildet ist.
  13. Elektronische Baugruppe nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das erste mikroelektronische Bauelement (1) innerhalb des rahmenförmigen dielektrischen Bauelements (3) angeordnet ist.
  14. Elektronische Baugruppe nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die elektronische Baugruppe zwei oder mehr erste mikroelektronische Bauelemente (1) aufweist.
  15. Elektronische Baugruppe nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Abdeckschicht (32) des Rahmens eine Federstruktur, insbesondere zum Ausgleich unterschiedlicher thermischer Ausdehnungskoeffizienten der ersten elektronischen Bauelemente (1), aufweist.
  16. Elektronische Baugruppe nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass das dielektrische Bauelement (3) mindestens eine, in Form einer Durchkontaktierung ausgebildete Leiterbahn (31) oder mindestens eine auf der Oberfläche des dielektrischen Bauelements (1) angeordnete Leiterbahn (31) aufweist.
  17. Elektronische Baugruppe nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass das dielektrische Bauelement (3) aus einem Polymer oder einer Polymermischung ausgebildet ist.
  18. Elektronische Baugruppe nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, dass – das erste mikroelektronische Bauelement (1) ein mikroelektromechanisches System und das zweite mikroelektronische Bauelement (2) eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt oder eine anwendungsspezifische integrierte Schaltung oder ein Prozessor mit anwendungsspezifischem Befehlssatz, insbesondere eine anwendungsspezifische integrierte Schaltung, ist, oder – das erste mikroelektronische Bauelement (1) eine integrierte Schaltung, beispielsweise ein anwendungsspezifisches Standardprodukt oder eine anwendungsspezifische integrierte Schaltung oder ein Prozessor mit anwendungsspezifischem Befehlssatz, insbesondere eine anwendungsspezifische integrierte Schaltung, und das zweite mikroelektronische Bauelement (2) ein mikroelektromechanisches System ist.
DE102009001461A 2009-03-11 2009-03-11 Verfahren zur Herstellung einer elektronischen Baugruppe Withdrawn DE102009001461A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102009001461A DE102009001461A1 (de) 2009-03-11 2009-03-11 Verfahren zur Herstellung einer elektronischen Baugruppe
US12/660,066 US8520396B2 (en) 2009-03-11 2010-02-19 Method for producing an electronic module
FR1051674A FR2943175B1 (fr) 2009-03-11 2010-03-09 Procede de fabrication d'une unite electronique et l'unite electronique obtenue
CN201010135672.5A CN101840867B (zh) 2009-03-11 2010-03-10 用于制造电子组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009001461A DE102009001461A1 (de) 2009-03-11 2009-03-11 Verfahren zur Herstellung einer elektronischen Baugruppe

Publications (1)

Publication Number Publication Date
DE102009001461A1 true DE102009001461A1 (de) 2010-09-16

Family

ID=42557605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009001461A Withdrawn DE102009001461A1 (de) 2009-03-11 2009-03-11 Verfahren zur Herstellung einer elektronischen Baugruppe

Country Status (4)

Country Link
US (1) US8520396B2 (de)
CN (1) CN101840867B (de)
DE (1) DE102009001461A1 (de)
FR (1) FR2943175B1 (de)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164230A1 (de) 2012-05-02 2013-11-07 Robert Bosch Gmbh Elektrische durchkontaktierung mit mechanischer dämpfung
WO2014019905A1 (de) 2012-08-03 2014-02-06 Robert Bosch Gmbh Belastungsminimierende elektrische durchkontaktierung
US9116160B2 (en) 2009-11-25 2015-08-25 Siemens Aktiengesellschaft Method and arrangement for gas chromatographic analysis of a gas sample
WO2015183959A1 (en) * 2014-05-28 2015-12-03 Invensas Corporation Structure and method for integrated circuits packaging with increased density
EP2990377A1 (de) * 2012-01-17 2016-03-02 Rosemount Aerospace Inc. Chipbond-belastungsisolation
DE102015214873A1 (de) 2015-08-04 2017-02-09 Zf Friedrichshafen Ag Stecker mit Medienbarriere und Verfahren zur Herstellung eines Steckers
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9695036B1 (en) * 2012-02-02 2017-07-04 Sitime Corporation Temperature insensitive resonant elements and oscillators and methods of designing and manufacturing same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
CN104244152B (zh) * 2013-06-13 2018-11-06 无锡芯奥微传感技术有限公司 微机电系统麦克风封装及封装方法
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
DE102014211188A1 (de) * 2014-06-12 2015-12-17 Robert Bosch Gmbh Vertikal hybrid integriertes Bauteil mit Interposer zur Stressentkopplung einer MEMS-Struktur und Verfahren zu dessen Herstellung
FR3034219B1 (fr) * 2015-03-23 2018-04-06 Safran Electronics & Defense Carte electronique de fond de panier et calculateur electronique associe
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106744646A (zh) * 2016-12-20 2017-05-31 苏州晶方半导体科技股份有限公司 Mems芯片封装结构以及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US6406939B1 (en) * 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116160B2 (en) 2009-11-25 2015-08-25 Siemens Aktiengesellschaft Method and arrangement for gas chromatographic analysis of a gas sample
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
EP2990377A1 (de) * 2012-01-17 2016-03-02 Rosemount Aerospace Inc. Chipbond-belastungsisolation
DE102012207296A1 (de) 2012-05-02 2013-11-07 Robert Bosch Gmbh Elektrische Durchkontaktierung mit mechanischer Dämpfung
WO2013164230A1 (de) 2012-05-02 2013-11-07 Robert Bosch Gmbh Elektrische durchkontaktierung mit mechanischer dämpfung
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
WO2014019905A1 (de) 2012-08-03 2014-02-06 Robert Bosch Gmbh Belastungsminimierende elektrische durchkontaktierung
DE102012213804A1 (de) 2012-08-03 2014-02-06 Robert Bosch Gmbh Belastungsminimierende elektrische Durchkontaktierung
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
WO2015183959A1 (en) * 2014-05-28 2015-12-03 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
DE102015214873A1 (de) 2015-08-04 2017-02-09 Zf Friedrichshafen Ag Stecker mit Medienbarriere und Verfahren zur Herstellung eines Steckers
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Also Published As

Publication number Publication date
US8520396B2 (en) 2013-08-27
CN101840867B (zh) 2014-11-05
FR2943175B1 (fr) 2017-12-22
FR2943175A1 (fr) 2010-09-17
US20100232119A1 (en) 2010-09-16
CN101840867A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
DE102009001461A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102008028757B4 (de) Verfahren zur Herstellung einer Halbleiterchipanordnung
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
EP2619792A1 (de) Multifunktionssensor als pop-mwlp
DE102015016196A1 (de) Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
WO2008083853A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
WO2009153129A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
WO2016078806A1 (de) Getriebesteuermodul für den einsatz in einem kontaminierenden medium, tcu-baugruppe zur verwendung in einem solchen gestriebesteuermodul und verfahren zur herstellung eines solchen getriebesteuermodules
WO2010079004A1 (de) Sensoranordnung und verfahren zur herstellung einer sensoranordnung
WO2020043863A1 (de) Verfahren zur fertigung von leiterbahnen und elektronikmodul
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
EP2778119B1 (de) Sensor und Verfahren zum Herstellen einer flexiblen Lötverbindung zwischen einem Sensor und einer Leiterplatte
EP3527050A1 (de) Verfahren zum ausbilden mindestens eines wärmeableitpfades für ein mikroelektronisches bauteil und entsprechendes mikroelektronisches bauteil
WO2006032219A1 (de) Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
DE102011003852A1 (de) Kontaktsystem mit einem Verbindungsmittel und Verfahren
WO2015090903A1 (de) Thermoelektrische vorrichtung und verfahren zum herstellen einer thermoelektrischen vorrichtung
DE102020108775A1 (de) Sensorpackages und verfahren zur herstellung von sensorpackages
EP2232219A1 (de) Leiterbahnträger sowie verfahren zur herstellung eines leiterbahnträgers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee