DE102007062944A1 - Elektronisches Bauteil oder elektronische Schaltung - Google Patents

Elektronisches Bauteil oder elektronische Schaltung Download PDF

Info

Publication number
DE102007062944A1
DE102007062944A1 DE102007062944A DE102007062944A DE102007062944A1 DE 102007062944 A1 DE102007062944 A1 DE 102007062944A1 DE 102007062944 A DE102007062944 A DE 102007062944A DE 102007062944 A DE102007062944 A DE 102007062944A DE 102007062944 A1 DE102007062944 A1 DE 102007062944A1
Authority
DE
Germany
Prior art keywords
layer
patterned
carrier substrate
electronic component
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007062944A
Other languages
English (en)
Other versions
DE102007062944B4 (de
Inventor
Alexander Dr. Knobloch
Ludwig Dr. Brehm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leonhard Kurz Stiftung and Co KG
PolyIC GmbH and Co KG
Original Assignee
Leonhard Kurz Stiftung and Co KG
PolyIC GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leonhard Kurz Stiftung and Co KG, PolyIC GmbH and Co KG filed Critical Leonhard Kurz Stiftung and Co KG
Priority to DE102007062944.5A priority Critical patent/DE102007062944B4/de
Publication of DE102007062944A1 publication Critical patent/DE102007062944A1/de
Application granted granted Critical
Publication of DE102007062944B4 publication Critical patent/DE102007062944B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202Integrated devices comprising a common active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil oder eine elektronische Schaltung auf einem Trägersubstrat, bei welchem in einem kontinuierlichen Prsgebildet ist, durch welche im Bereich des Bauteils oder der Schaltung eine ungleichmäßige lokale mittlere Flächenbelegung des Trägersubstrats ausgebildet ist.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil oder eine elektronische Schaltung auf einem Trägersubstrat, mit mindestens einer in einem kontinuierlichen Prozess gebildeten musterförmigen Schichtlage. Das Layout des elektronischen Bauteils oder der elektronischen Schaltung ist dabei derart ausgeführt, dass eine musterförmige Schichtlage ausgebildet ist oder angrenzend an mindestens eine vollflächige Schichtlage mindestens eine musterförmige Hilfsschicht zur Bildung der mindestens einen musterförmigen Schichtlage des elektronischen Bauteils oder der elektronischen Schaltung ausgebildet ist.
  • Die Bildung musterförmiger Schichtlagen in Form beispielsweise leitfähiger Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen sind beispielsweise aus DE 10126859 A1 hinreichend bekannt.
  • Es hat sich gezeigt, dass durch das Layout der Bauteile oder Schaltungen bedingt durch die mindestens eine musterförmige Schichtlage im Bereich der jeweiligen Bauteile oder Schaltungen häufig eine ungleichmäßige lokale mittlere Flächenbelegung des Trägersubstrats ausgebildet wird. Wird die musterförmige Schichtlage dabei durch einen Druckprozess ausgebildet, so weist die zum Drucken der musterförmigen Schichtlage verwendete Druckwalze eine ebenso ungleichmäßige mittlere Flächenbelegung mit Druckflächen auf, welche das Druckmaterial aufnehmen und auf das Trägersubstrat übertragen. Dies führt zu einem ungleichmäßigen Druckergebnis und einer verminderten Ausbeute an einwandfreien Bauteilen oder Schaltungen. Für die Ungleichmäßigkeiten in einem solchen Druckprozess gibt es im Wesentlichen zwei Ursachen.
  • Zum einen wird bereits bei der Herstellung einer Druckform mit einer ungleichmäßigen Flächenbelegung das spätere Ausdruckverhalten dieser Druckform negativ beeinflusst. Dies gilt insbesondere für Druckformen, die über chemische Verfahren hergestellt werden, wie beispielsweise Tiefdruckwalzen, in deren Oberfläche die auszudruckenden Strukturen durch nasschemisches Ätzen gebildet werden. Bei einer ungleichmäßigen Flächenbelegung der Tiefdruckwalze mit auszudruckenden Strukturen wird das Ätzmedium lokal ungleichmäßig verbraucht. Dies resultiert in unterschiedlichen Ätzraten und somit in einer ungleichmäßigen Tiefe und Breite der geätzten Strukturen in der fertigen Druckwalze. Beispielsweise liegen typische Strukturtiefen von geätzten Strukturen in der Oberfläche einer Druckwalze liegen im Berech von 5–30 μm. Aufgrund der lokal unterschiedlichen Ätzmittelkonzentration bei der Herstellung einer Druckwalze mit einer ungleichmäßigen Flächenbelegung an zu ätzenden Strukturen können Unterschiede in der Strukturtiefe der geätzten Strukturen zwischen 10–75% auftreten. So kann beispielsweise eine geätzte Struktur, die überall mit der gleichen Strukturtiefe in der Oberfläche der Druckwalze ausgebildet werden sollte, in Bereichen der Druckwalze mit einer hohen Flächenbelegung an Strukturen um 10–75% weniger tief ausgebildet sein als in Bereichen der Druckwalze mit einer niedrigen Flächenbelegung an Strukturen. Dadurch ergeben sich im Vergleich zwischen gedruckten Strukturen, die durch Bereiche der Druckwalze mit einer hohen Flächenbelegung der Druckwalze mit geätzten Strukturen und durch Bereiche der Druckwalze mit einer niedrigen Flächenbelegung der Druckwalze mit geätzten Strukturen erzeugt sind, erhebliche Unregelmäßigkeiten, die sich in unterschiedlichen Schichtdicken und/oder Flächendimension der später mit der Druckwalze gedruckten Strukturen zeigen.
  • Zum anderen ergibt sich ein negativer Einfluss der ungleichmäßigen Flächenbelegung eines Druckwerkzeugs direkt beim Drucken, wie z. B. bei einem Tiefdruck, Flexodruck, Offsetdruck oder Siebdruck, sofern Druckmedien verarbeitet werden, die mindestens ein Lösungsmittel enthalten, welches bereits während des Druckens abdampft. Bei solchen Verfahren ist das definierte Abdampfen des Lösungsmittels während des Übertrages auf ein Trägersubstrat von entscheidender Bedeutung für das Druckergebnis. Die Abdampfrate des Lösungsmittels ist wiederum stark von der das Druckwerkzeug umgebenden Atmosphäre beeinflusst. So liegt beispielsweise über Bereichen einer Druckwalze mit einer hohen Flächenbelegung eine erhöhte Konzentration an Lösungsmitteldampf in der Atmosphäre vor, während über Bereichen der Druckwalze mit einer niedrigen Flächenbelegung eine vergleichsweise niedrige Konzentration an Lösungsmitteldampf in der Atmosphäre vorliegt. Dadurch dampft das Lösungsmittel in den Bereichen mit erhöhter Flächenbelegung weniger schnell ab als in den Bereichen mit niedriger Flächenbelegung und ein gleichmäßiges Verdrucken des Druckmediums wird verhindert.
  • Dies zeigt sich aber nicht nur für den Fall, dass die musterförmige Schichtlage unmittelbar durch Drucken gebildet wird. Auch bei der Entfernung von Bereichen einer vollflächig ausgebildeten Schichtlage, beispielsweise dadurch, dass diese musterförmig mit einem Ätzmittel bedruckt wird oder dass diese mit einer musterförmigen Hilfsschicht, welche als Ätzmaske verwendet wird, versehen und nachfolgend durch Ätzen musterförmig entfernt wird, zeigen sich ungleichmäßige Ergebnisse, die auf die ungleichmäßige mittlere Flächenbelegung des Trägersubstrats mit der auszubildenden musterförmigen Schichtlage zurückzuführen sind. Gleiches gilt auch für die musterförmige Entfernung von UV-Lackschichten, wie beispielsweise positiven oder negativen Photoresist-Schichten, die nach einer partiellen Belichtung mittels UV-Strahlung nasschemisch entwickelt und musterförmig entfernt werden.
  • Es ist daher Aufgabe der Erfindung, verbesserte elektronische Bauteile oder Schaltungen anzugeben, die mindestens eine musterförmige Schichtlage aufweisen, die in einer ungleichmäßigen mittleren Flächenbelegung auf einem Trägersubstrat vorliegt.
  • Die Aufgabe wird für das elektronische Bauteil oder die elektronische Schaltung auf einem Trägersubstrat, mit mindestens einer in einem kontinuierlichen Prozess gebildeten musterförmigen Schichtlage, wobei die mindestens eine musterförmige Schichtlage hinsichtlich des Bauteils oder der Schaltung eine elektrische Funktion aufweist und wobei durch die mindestens eine musterförmige Schichtlage im Bereich des Bauteils oder der Schaltung eine ungleichmäßige lokale mittlere Flächenbelegung des Trägersubstrats ausgebildet ist, gelöst, indem die lokale mittlere Flächenbelegung des Trägersubstrats im Bereich des Bauteils oder der Schaltung vergleichmäßigt ist, indem Bereiche des Trägersubstrats, die nicht mit der musterförmigen Schichtlage belegt sind, mit einer musterförmigen Zusatzschicht belegt sind, die hinsichtlich des Bauteils oder der Schaltung ohne elektrische Funktion ist und gleichzeitig mit der jeweiligen musterförmigen Schichtlage und von dieser beabstandet aus dem gleichen Material wie die musterförmige Schichtlage ausgebildet ist.
  • Ein Verfahren zur Massenproduktion elektronischer Bauteile oder Schaltungen, insbesondere erfindungsgemäßer elektronischer Bauteile oder Schaltungen, auf einem Trägersubstrat hat sich bewährt, bei welchem in einem kontinuierlichen Prozess mindestens eine musterförmige Schichtlage oder angrenzend an mindestens eine vollflächige Schichtlage mindestens eine musterförmige Hilfsschicht zur Bildung der mindestens einen musterförmigen Schichtlage der elektronischen Bauteile oder Schaltungen ausgebildet wird, wobei durch die mindestens eine musterförmige Schichtlage im Bereich der jeweiligen Bauteile oder Schaltungen eine ungleichmäßige lokale mittlere Flächenbelegung des Trägersubstrats ausgebildet wird, wobei die lokale mittlere Flächenbelegung des Trägersubstrats im Bereich der jeweiligen Bauteile oder Schaltungen vergleichmäßigt wird, wobei Bereiche des Trägersubstrats, die nicht mit der musterförmigen Schichtlage belegt sind/werden, mit einer musterförmigen Zusatzschicht belegt werden, die hinsichtlich der Bauteile oder Schaltungen ohne elektrische Funktion ausgebildet ist und gleichzeitig mit der jeweiligen musterförmigen Schichtlage und von dieser beabstandet aus dem gleichen Material wie die musterförmige Schichtlage ausgebildet wird.
  • Dabei ist die Zusatzschicht „ohne elektrische Funktion", wenn diese für ein Funktionieren des Bauteils oder der Schaltung nicht benötigt wird. Während die mindestens eine musterförmige Schichtlage mit elektrischer Funktion hinsichtlich des Bauteils oder der Schaltung mit Spannung beaufschlagt, zur Führung von Strom verwendet oder als elektrische Isolierung eingesetzt wird, ist dies bei der Zusatzschicht nicht der Fall. Die, einer beispielsweise mit Spannung beaufschlagten oder stromleitenden musterförmigen Schichtlage zugeordnete Zusatzschicht steht nicht in elektrisch leitender Verbindung mit dieser musterförmigen Schichtlage. An der Zusatzschicht kann somit weder ein Strom noch eine Spannung gemessen werden, die für die Funktion des Bauteils oder der Schaltung genutzt oder benötigt werden.
  • Die Anordnung einer derartigen Zusatzschicht ohne elektrische Funktion in Bereichen des Trägersubstrats, welche nicht von der musterförmigen Schichtlage mit elektrischer Funktion belegt sind, ermöglicht eine gleichmäßige mittlere Flächenbelegung des Trägersubstrats und damit eine gleichmäßigere Prozessführung. Dies führt zu einer wesentlich höheren Ausbeute an funktionierenden Bauteilen oder Schaltungen und senkt damit insgesamt die Produktionskosten pro Bauteil oder Schaltung. Eine Erhöhung der Ausbeute um bis zu 100% ist ohne weiteres möglich.
  • Eine elektronische Schaltung besteht hierbei insbesondere aus mindestens zwei elektronischen Bauelementen aus der Gruppe an Bauelementen umfassend Dioden, Kondensatoren, Induktivitäten, Widerstände, Transistoren, insbesondere Feldeffekttransistoren, usw., oder aus einer Kombination von mindestens zwei unterschiedlichen Bauelementen dieser Gruppe. Vorzugsweise umfasst die Schaltung mindestens einen Feldeffekttransistor, bevorzugt mindestens zwei Feldeffekttransistoren.
  • Ein elektronisches Bauteil entspricht insbesondere entweder einem Bauelement der oben genannten Gruppe oder umfasst mindestens ein solches Bauelement. So kann es sich bei dem Bauteil insbesondere auch um einen IC-Chip, einen RFID-tag und dergleichen handeln.
  • Kontinuierliche Prozesse zur Herstellung von elektronischen Bauteilen oder Schaltungen werden bevorzugt mit Trägersubstraten durchgeführt, die sich auf Förderanlagen kontinuierlich oder quasi-kontinuierlich transportieren lassen oder in einem Rolle-zu-Rolle-Prozess verarbeitet werden können. Dabei können Trägersubstrate mit hohem Durchsatz in Form von Einzelbögen oder langgestreckten Bändern verarbeitet werden.
  • Bei einem Rolle-zu-Rolle-Verfahren, welches bei den oben genannten Verfahren bevorzugt ist, wird ein bandförmiges, flexibles Trägersubstrat auf eine Rolle aufgewickelt bereitgestellt, von dieser abgezogen, die einzelnen Verfahrensschritte zur Bildung der Bauteile oder Schaltungen durchgeführt und anschließend das Trägersubstrat inklusive der darauf gebildeten Bauteile oder Schaltungen auf eine weitere Rolle aufgewickelt. Es kann sich ein weiterer Rolle-zu-Rolle-Prozess anschließen, um weitere Prozessschritte durchzuführen, oder es erfolgt eine Vereinzelung der Bauteile oder Schaltungen, indem das Trägersubstrat entsprechend zerteilt wird.
  • Als Trägersubstrat wird bevorzugt eine Kunststoff-Folie aus PET, Polyimid oder Kapton verwendet. Aber auch Laminate aus unterschiedlichen Materialien, die beispielsweise Kunststofffolien oder -schichten, Metallfolien oder -schichten, dielektrische Schichten oder Papierlagen beinhalten können, sind verwendbar. Ein Trägersubstrat weist vorzugsweise eine Schichtdicke im Bereich von 6 μm bis 1 mm auf.
  • Es hat sich bewährt, wenn die lokale mittlere Flächenbelegung des Trägersubstrats mit der musterförmigen Schichtlage und der musterförmigen Zusatzschicht im Bereich der jeweiligen Bauteile oder Schaltungen so ausgelegt wird, dass diese mindestens 10%, insbesondere mindestens 25% beträgt. Der „Bereich eines Bauteils oder einer Schaltung" wird dabei durch die maximale Länge L und die maximale Breite B der musterförmigen Schichtlagen pro Bauteil oder Schaltung auf dem Trägersubstrat definiert, wobei die Länge und Breite aller im jeweiligen Bauteil oder der jeweiligen Schaltung enthaltenen musterförmigen Schichtlagen zur Ermittlung der maximalen Länge L und der maximalen Breite B herangezogen wird. Ist lediglich eine musterförmige Schichtlage vorhanden, so ist deren Länge und Breite maßgebend. Sind zwei oder mehr musterförmige Schichtlagen vorhanden, so ist für jede der musterförmigen Schichtlagen ihre eigene Länge und Breite maßgebend.
  • Es besteht jedoch die Möglichkeit, dass bei einem Vorhandensein von zwei oder mehr musterförmigen Schichtlagen diese sich gegenseitig elektrisch beeinflussen. Ein gutes Beispiel hierfür bilden die Source/Drain-Ebene und die Gate-Ebene eines Feldeffekt-Transistors, die jeweils eine musterförmige Schichtlage bilden. Hier tritt eine Beeinflussung durch kapazitive, parasitäre Effekte zwischen den beiden Ebenen bzw. Schichtlagen auf. In einem solchen Fall ist es notwendig, eine Vereinigungsmenge der musterförmigen Schichtlagen aus beiden Ebenen zu bilden und diese als Grundlage zur Bestimmung der Länge L und der Breite B heranzuziehen. Nur so kann eine störende gegenseitige elektrische Beeinflussung verhindert werden. Weitere elektrische Beeinflussungen ergeben sich beispielsweise auch durch Leckströme, das Auftreten von Wechselfeldern bei hoher Frequenz usw.
  • Üblicherweise sind Bereiche für Bauteile und Schaltungen in der Größenordnung von 0,1 cm × 0,1 cm bis zu 5 cm × 5 cm angesiedelt.
  • Insbesondere liegt die lokale mittlere Flächenbelegung des Trägersubstrats mit der musterförmigen Schichtlage und der musterförmigen Zusatzschicht im Bereich der jeweiligen Bauteile oder Schaltungen im Bereich von 10% bis 90%, bevorzugt im Bereich von 15% bis 40%.
  • Um eine Beeinflussung der elektrischen Funktion des jeweiligen Bauteils oder der jeweiligen Schaltung durch die Zusatzschicht zu vermeiden, hat es sich als günstig erwiesen, wenn senkrecht zur Ebene des Trägersubstrats gesehen ein Abstand zwischen der musterförmigen Zusatzschicht und der musterförmigen Schichtlage von mindestens 5 μm, insbesondere ein Abstand im Bereich von 5 bis 300 μm, ausgebildet wird. Die musterförmige Zusatzschicht wird demnach so ausgebildet, dass sie an keiner Stelle in Kontakt zur musterförmigen Schichtlage steht.
  • Zusätzlich ist im Layout darauf zu achten, dass die Ausbildung einer Zusatzschicht in bestimmten Bereichen nicht zur Bildung von elektrischen Kurzschlüssen oder parasitären Kapazitäten innerhalb eines Bauteils oder einer Schaltung führt, welche die Funktionalität des Bauteils oder der Schaltung beeinträchtigen oder zunichte machen würden.
  • Vorzugsweise wird die Zusatzschicht in Form von voneinander beabstandeten Inselbereichen und/oder zusammenhängenden Linien- oder Musterbereichen ausgebildet. Dabei entsprechen die Dimensionen von Inselbereichen der Zusatzschicht vorzugsweise in etwa den Dimensionen von durch die musterförmige Schichtlage ausgebildeten Bereichen. Insbesondere erfolgt eine Anpassung der Dimensionen der Zusatzschichtbereiche an die Dimensionen benachbarter Bereiche der musterförmigen Schichtlage.
  • Großflächige, von der musterförmigen Schichtlage freie Bereiche werden vorzugsweise nicht mit einem einzigen, großflächigen Inselbereich der Zusatzschicht belegt, wenn kleiner dimensionierte Bereiche der musterförmigen Schichtlage angrenzen, sondern durch eine Vielzahl kleinerer, voneinander beabstandeter Inselbereiche der Zusatzschicht belegt, die ähnliche Dimensionen aufweisen wie die benachbarten Bereiche der musterförmigen Schichtlage.
  • Bevorzugt wird die musterförmige Schichtlage aus einem elektrisch leitenden Material, beispielsweise Metall oder einer Metall-Legierung, einem leitfähigen Polymer, Kohlenstoff, usw., oder einem halbleitenden Material, insbesondere einem organischen halbleitenden Material, oder einem elektrisch isolierenden Material, beispielsweise einem Metalloxid oder einem elektrisch isolierenden organischen Kunststoff, gebildet.
  • Die Schichtlage kann demnach aus einem anorganischen oder einem organischen Material gebildet werden. Dabei werden bevorzugt organische elektronische Bauteile oder Schaltungen ausgebildet, welche mindestens eine organische musterförmige Schichtlage, die zur Funktionalität des Bauteils oder der Schaltung beiträgt, enthalten.
  • Als „organische" Materialien werden hier alle Arten von organischen, metallorganischen und anorganischen Kunststoffen angesehen, die im Englischen mit „plastics" bezeichnet werden. Eine Beschränkung im dogmatischen Sinn auf organisches Material als Kohlenstoff enthaltendes Material ist demnach nicht vorgesehen, sondern es ist vielmehr auch an den Einsatz von beispielsweise Silikonen gedacht. Weiterhin soll der Begriff keinerlei Beschränkung im Hinblick auf die Molekülgröße, insbesondere auf polymere und/oder oligomere Materialien unterliegen, sondern es ist durchaus auch der Einsatz von „small molecules" möglich.
  • Besonders bevorzugt ist eine Ausbildung des elektronischen Bauteils oder der elektronischen Schaltung als organisches elektronisches Bauteil oder organische elektronische Schaltung, enthaltend mindestens eine Schichtlage, die aus einem organischen Material gebildet ist. Insbesondere sind alle Schichtlagen aus einem organischen Material gebildet.
  • Zusätzlich zu der wenigstens einen musterförmigen Schichtlage mit elektrischer Funktion hinsichtlich des Bauteils oder der Schaltung kann eine weitere musterförmige Schichtlage vorhanden sein, die zur Funktionalität des Bauteils oder der Schaltung nichts beiträgt, sondern lediglich zur musterförmigen Ausbildung der zur Funktionalität des Bauteils oder der Schaltung beitragenden musterförmigen Schichtlage verwendet wird. Eine derartige weitere Schichtlage kann beispielsweise durch eine musterförmige Hilfsschicht ausgebildet sein, die senkrecht zur Ebene des Trägersubstrats gesehen deckungsgleich zur ersten musterförmigen Schichtlage mit elektrischer Funktion ausgebildet ist. Dabei ist die Zusatzschicht, die zur musterförmigen Schichtlage mit elektrischer Funktion gehört, deckungsgleich zu einer weiteren Zusatzschicht angeordnet, die zur musterförmigen Hilfsschicht bzw. weiteren Schichtlage ohne elektrische Funktion gehört. Die Hilfsschicht wird vorzugsweise aus einer Lackschicht, insbesondere einer Photolackschicht, einer Lift-off-Lackschicht oder einer Ätzresistlackschicht gebildet.
  • Es hat sich bewährt, wenn eine musterförmige Schichtlage durch ein Druckverfahren, insbesondere durch Tiefdruck, Flexodruck, Offsetdruck, Siebdruck und/oder durch ein Ätzverfahren, beispielsweise durch ein musterförmiges Bedrucken einer vollflächig ausgebildeten Schichtlage mit einem Ätzmittel, und/oder durch eine nasschemische Entwicklung von UV-Lack, musterförmig ausgebildet wird.
  • Die Bildung einer musterförmigen Hilfsschicht auf einer vollflächig ausgebildeten Schichtlage erfolgt bevorzugt durch ein Druckverfahren, ein Laserverfahren oder ein Lithographieverfahren.
  • Die musterförmige Hilfsschicht bzw. Schichtlage, die nicht zur Funktionalität des Bauteils oder der Schaltung beiträgt, wird beispielsweise als Ätzmaske verwendet, um eine zur Funktionalität des Bauteils oder der Schaltung beitragende musterförmige Schichtlage durch Ätzen einer vollflächig ausgebildeten Schicht herzustellen.
  • Besonders bevorzugt ist es, wenn auf dem Trägersubstrat mindestens zwei musterförmige Schichtlagen ausgebildet werden, wobei die mindestens zwei Schichtlagen parallel zur Ebene des Trägersubstrats gesehen in unterschiedlichen Ebenen angeordnet werden, und wobei pro musterförmiger Schichtlage jeweils eine musterförmige Zusatzschicht ausgebildet wird. Insbesondere weisen die mindestens zwei musterförmigen Schichtlagen eine elektrische Funktion hinsichtlich des Bauteils oder der Schaltung auf. Beispielsweise kann eine der zwei Schichtlagen die Source/Drain-Elektroden und die andere der zwei Schichtlagen die Gate-Elektrode eines OFET ausbilden, so dass beide Schichtlagen die elektrische Funktion einer Elektrode erfüllen.
  • Allgemein wird hierbei im Sinne der Erfindung unter dem Begriff „auf dem Trägersubstrat ausgebildet" nicht verstanden, dass eine musterförmige Schichtlage unmittelbar angrenzend zum Trägersubstrat angeordnet sein muss. Es können vielmehr zwischen dem Trägersubstrat und einer musterförmigen Schichtlage eine Vielzahl weiterer Schichten oder weiterer musterförmiger Schichtlagen, gegebenenfalls mit jeweiligen Zusatzschichten, angeordnet sein, bevor eine weitere musterförmige Schichtlage darauf gebildet wird.
  • Es werden auf einem Trägersubstrat insbesondere eine Vielzahl von gleichen oder aus gleichen Schichtlagen aufgebaute, unterschiedliche Bauteile nebeneinander und nacheinander ausgebildet, welche den gleichen oder einen ähnlichen Schichtaufbau besitzen und wobei gleiche Schichten, d. h. aus gleichen Materialien, jeweils durch einen gemeinsamen Prozessschritt ausgebildet werden, beispielsweise durch Drucken der jeweiligen Schicht oder Ätzen der jeweiligen Schicht.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere zur Herstellung von Bauteilen mit mindestens einem Bauelement in Form eines Widerstands, eines Kondensators, einer Diode, insbesondere von einer LED oder OLED, eines Feldeffekttransistors, insbesondere eines OFET, einer Induktivität usw., sowie von Schaltungen umfassend derartige Bauelemente gleicher und/oder unterschiedlicher Art.
  • Um die Erfindung beispielhaft zu erläutern, wird die Herstellung von Bauteilen auf einem Trägersubstrat nachfolgend anhand der Herstellung von OFETs in Top-Gate-Ausführung (d. h. Gate-Elektrode befindet sich auf der, dem Trägersubstrat angewandten Seite des jeweiligen OFET) beschrieben.
  • Die OFETs weisen jeweils vier Schichtlagen auf, die nacheinander und übereinander auf dem Trägersubstrat gebildet werden, während das Trägersubstrat von Rolle zu Rolle transportiert wird. Zuerst wird eine erste musterförmige Schichtlage aus einem elektrisch leitenden Material auf dem Trägersubstrat ausgebildet, beispielsweise durch Drucken, um die Source-/Drain-Elektroden auszubilden. Gleichzeitig mit der Bildung der ersten musterförmigen Schichtlage wird eine erste musterförmige Zusatzschicht aus dem gleichen Material wie die Source-/Drain-Elektroden gebildet bzw. gedruckt, die elektrisch getrennt von den Source-/Drain-Elektroden vorliegt. Dabei werden die erste musterförmige Schichtlage und die erste musterförmige Zusatzschicht durch eine einzige, entsprechend strukturierte Druckwalze gebildet. Nach der Verfestigung der ersten musterförmigen Schichtlage und der ersten musterförmigen Zusatzschicht werden darauf nacheinander eine zweite vollflächige Schichtlage in Form einer organischen halbleitenden Schicht und eine dritte vollflächige Schichtlage in Form einer elektrisch isolierenden Schicht gebildet und verfestigt. Anschließend wird eine vierte musterförmige Schichtlage aus einem elektrisch leitenden Material auf dem Trägersubstrat, hier konkret auf der dritten Schichtlage, gebildet, beispielsweise durch Drucken, um die Gate- Elektroden der OFETs auszubilden. Gleichzeitig mit Bildung der vierten musterförmigen Schichtlage wird eine zweite musterförmige Zusatzschicht aus dem gleichen Material wie die Gate-Elektroden gebildet bzw. gedruckt, die elektrisch getrennt von den Gate-Elektroden vorliegt. Dabei werden die zweite musterförmige Schichtlage und die zweite musterförmige Zusatzschicht durch eine einzige, entsprechend strukturierte weitere Druckwalze gebildet. Das Trägersubstrat wird somit in diesem Beispiel in dieser Reihenfolge ausgehend von einer Rolle einer ersten Druckeinheit zur Bildung der ersten musterförmigen Schichtlage und der ersten musterförmigen Zusatzschicht, gegebenenfalls einer Prozesseinheit zur Verfestigung der ersten musterförmigen Schichtlage und der ersten musterförmigen Zusatzschicht, einer Prozesseinheit zum vollflächigen Auftrag der zweiten Schichtlage, gegebenenfalls einer Prozesseinheit zur Verfestigung der zweiten vollflächigen Schichtlage, einer Prozesseinheit zum vollflächigen Auftrag der dritten Schichtlage, gegebenenfalls einer Prozesseinheit zur Verfestigung der dritten vollflächigen Schichtlage, einer zweiten Druckeinheit zur Bildung der zweiten musterförmigen Schichtlage und der zweiten musterförmigen Zusatzschicht, und gegebenenfalls einer Prozesseinheit zur Verfestigung der zweiten musterförmigen Schichtlage und der zweiten musterförmigen Zusatzschicht zugeführt, bevor die Aufwicklung auf eine weitere Rolle erfolgt.
  • Diese Vorgehensweise ermöglicht es, ein besonders gleichmäßiges Herstellungsergebnis im Bereich aller Schichtlagen der Bauteile oder Schaltungen zu erhalten und die Ausbeute an guten bzw. funktionsfähigen Bauteilen oder Schaltungen erheblich zu steigern.
  • Die 1 und 2 sollen die Erfindung lediglich beispielhaft erläutern. So zeigt
  • 1 einen Abschnitt eines Trägersubstrats mit einer musterförmigen Schichtlage gemäß dem Stand der Technik in der Draufsicht; und
  • 2 den Abschnitt aus 1, mit einer Zusatzschicht versehen, in der Draufsicht.
  • 1 zeigt in der Draufsicht einen Abschnitt eines Trägersubstrats 1 gemäß dem Stand der Technik aus einer flexiblen Kunststofffolie, die mit einer musterförmigen Schichtlage 2 (= schwarze Strukturen auf dem Trägersubstrat 1) bedruckt ist. Die musterförmige Schichtlage 2 besteht aus einem elektrisch leitfähigen Material und bildet in Längsrichtung des Trägersubstrats 1 eine Vielzahl von Elektrodenbereichen für zu bildende Bauteile aus. Gemäß 1 ist die musterförmige Schichtlage 2 in Längsrichtung des Trägersubstrats 1 in drei, räumlich voneinander beabstandet angeordnete Bereiche 2a, 2b, 2c zur Bildung von drei separaten Bauteilen aufgeteilt. Der Bereich 2a, 2b, 2c eines jeden Bauteils ist durch die jeweilige Länge L1, L2, L3 und die Breite B definiert, wobei die Breite B hier für alle drei zu bildenden Bauteile gleich ist.
  • 2 zeigt in der Draufsicht den Abschnitt aus 1, welcher neben der musterförmigen Schichtlage 2 weiterhin eine gedruckte Zusatzschicht 3 aufweist. Die musterförmige Schichtlage 2 und die Zusatzschicht 3 sind aus dem gleichen Material gleichzeitig und mittels einer gemeinsamen Druckwalze auf das Trägersubstrat 1 gedruckt worden. Die Zusatzschicht 3 ist von der musterförmigen Schichtlage 2 beabstandet angeordnet, insbesondere in einem Abstand von mindestens 5 μm, und weist keinerlei elektrisch leitende Verbindung mit der musterförmigen Schichtlage 2 auf. Die Zusatzschicht 3 und die musterförmige Schichtlage 2 zusammen belegen auf dem für das jeweilige Bauteil vorgesehenen Bereich 2a, 2b, 2c des Trägersubstrats 1 lokal eine Fläche von 10 bis 90% des Trägersubstrats 1. Aufgrund der gleichmäßigeren mittleren Flächenbelegung der verwendeten Druckwalze mit auszudruckenden Bereichen ergibt sich ein gleichmäßigeres und verbessertes Druckbild im Bereich der musterförmigen Schichtlage 2 und eine höhere Ausbeute an funktionsfähigen Bauteilen. Die Bauteile werden gebildet, indem auf die musterförmige Schichtlage 2 und die Zusatzschicht 3 weitere Schichtlagen aufgebracht werden. Zur optischen und elektrischen Inspektion der fertigen Bauteile ist neben jedem Bauteil ein Inspektionsbereich 4 vorgesehen, der keine Belegung mit Schichtlagen des Bauteils aufweist. Der Inspektionsbereich 4 kann dabei von der Zusatzschicht 3 umschlossen oder teilweise begrenzt sein, wie es in 2 dargestellt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 10126859 A1 [0002]

Claims (13)

  1. Elektronisches Bauteil oder elektronische Schaltung auf einem Trägersubstrat (1), mit mindestens einer in einem kontinuierlichen Prozess gebildeten musterförmigen Schichtlage (2), dadurch gekennzeichnet, dass die mindestens eine musterförmige Schichtlage (2) hinsichtlich des Bauteils oder der Schaltung eine elektrische Funktion aufweist, dass durch die mindestens eine musterförmige Schichtlage (2) im Bereich des Bauteils oder der Schaltung eine ungleichmäßige lokale mittlere Flächenbelegung des Trägersubstrats (1) ausgebildet ist, und dass die lokale mittlere Flächenbelegung des Trägersubstrats (1) im Bereich des Bauteils oder der Schaltung vergleichmäßigt ist, indem Bereiche des Trägersubstrats (1), die nicht mit der musterförmigen Schichtlage (2) belegt sind, mit einer musterförmigen Zusatzschicht (3) belegt sind, die hinsichtlich des Bauteils oder der Schaltung ohne elektrische Funktion ist und gleichzeitig mit der jeweiligen musterförmigen Schichtlage (2) und von dieser beabstandet aus dem gleichen Material wie die musterförmige Schichtlage (2) ausgebildet ist.
  2. Elektronisches Bauteil oder elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass mindestens eine weitere musterförmige Schichtlage in Form einer musterförmigen Hilfsschicht vorhanden ist, die hinsichtlich des Bauteils oder der Schaltung ohne elektrische Funktion ist.
  3. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die lokale mittlere Flächenbelegung des Trägersubstrats (1) mit der musterförmigen Schichtlage (2) und der musterförmigen Zusatzschicht (3) im Bereich der jeweiligen Bauteile oder Schaltungen so ausgelegt ist, dass diese im Bereich von 10% bis 90%, insbesondere im Bereich von 15 bis 40% liegt.
  4. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass senkrecht zur Ebene des Trägersubstrats (1) gesehen ein Abstand zwischen der musterförmigen Zusatzschicht (3) und der musterförmigen Schichtlage (2) von mindestens 5 μm ausgebildet ist.
  5. Elektronisches Bauteil oder elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass senkrecht zur Ebene des Trägersubstrats (1) gesehen ein Abstand zwischen der musterförmigen Zusatzschicht (3) und der musterförmigen Schichtlage (2) im Bereich von 5 μm bis 300 μm ausgebildet ist.
  6. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zusatzschicht (3) in Form von voneinander beabstandeten Inselbereichen und/oder zusammenhängenden Linien- oder Musterbereichen ausgebildet ist.
  7. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die musterförmige Schichtlage (2) aus einem elektrisch leitenden Material oder einem halbleitenden Material oder einem elektrisch isolierenden Material gebildet ist.
  8. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die musterförmige Schichtlage (2) aus einem anorganischen oder organischen Material gebildet ist.
  9. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass auf dem Trägersubstrat (1) mindestens zwei musterförmige Schichtlagen (2) ausgebildet sind, wobei die mindestens zwei musterförmigen Schichtlagen parallel zur Ebene des Trägersubstrats (1) gesehen in unterschiedlichen Ebenen angeordnet sind, und wobei je musterförmiger Schichtlage (2) jeweils eine musterförmige Zusatzschicht (3) ausgebildet ist.
  10. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das elektronische Bauteil einem Bauelement aus der Gruppe an Bauelementen umfassend Feldeffekttransistoren, Dioden, Kondensatoren, Induktivitäten und Widerstände entspricht oder ein solches umfasst.
  11. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die elektronische Schaltung aus mindestens zwei elektronischen Bauelementen aus der Gruppe an Bauelementen umfassend Feldeffekttransistoren, Dioden, Kondensatoren, Induktivitäten und Widerstände oder aus einer Kombination von mindestens zwei unterschiedlichen Bauelementen dieser Gruppe gebildet ist.
  12. Elektronisches Bauteil oder elektronische Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass die elektronische Schaltung mindestens einen Feldeffekttransistor, insbesondere mindestens zwei Feldeffekttransistoren, umfasst.
  13. Elektronisches Bauteil oder elektronische Schaltung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das elektronische Bauteil oder die elektronische Schaltung ein organisches elektronisches Bauteil oder eine organische elektronische Schaltung ist, das/die mindestens eine organische Schichtlage aufweist.
DE102007062944.5A 2007-12-21 2007-12-21 Elektronische Schaltung Active DE102007062944B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007062944.5A DE102007062944B4 (de) 2007-12-21 2007-12-21 Elektronische Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007062944.5A DE102007062944B4 (de) 2007-12-21 2007-12-21 Elektronische Schaltung

Publications (2)

Publication Number Publication Date
DE102007062944A1 true DE102007062944A1 (de) 2009-06-25
DE102007062944B4 DE102007062944B4 (de) 2016-03-17

Family

ID=40689940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007062944.5A Active DE102007062944B4 (de) 2007-12-21 2007-12-21 Elektronische Schaltung

Country Status (1)

Country Link
DE (1) DE102007062944B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010047912A1 (de) * 2010-10-11 2012-04-12 Polylc Gmbh & Co. Kg Überspannungsschutz für elektrisch leitfähige Strukturen
WO2015052200A1 (en) * 2013-10-08 2015-04-16 Plastic Logic Limited Electronic devices including organic materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126859A1 (de) 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
EP1324404A2 (de) * 2001-12-27 2003-07-02 Eastman Kodak Company In-situ Vakuumverfahren zur Herstellung von OLED Vorrichtungen
EP1376715A2 (de) * 2002-06-27 2004-01-02 Eastman Kodak Company Abscheidung einer emittierenden Schicht für eine organische Leuchtdiode (OLED)
US7132788B2 (en) * 2003-09-09 2006-11-07 Osram Opto Semiconductors Gmbh Optimal bank shapes for inkjet printing
DE69636318T2 (de) * 1995-04-26 2007-07-05 Canon K.K. Flüssigkristall-Anzeigevorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69636318T2 (de) * 1995-04-26 2007-07-05 Canon K.K. Flüssigkristall-Anzeigevorrichtung
DE10126859A1 (de) 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
EP1324404A2 (de) * 2001-12-27 2003-07-02 Eastman Kodak Company In-situ Vakuumverfahren zur Herstellung von OLED Vorrichtungen
EP1376715A2 (de) * 2002-06-27 2004-01-02 Eastman Kodak Company Abscheidung einer emittierenden Schicht für eine organische Leuchtdiode (OLED)
US7132788B2 (en) * 2003-09-09 2006-11-07 Osram Opto Semiconductors Gmbh Optimal bank shapes for inkjet printing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010047912A1 (de) * 2010-10-11 2012-04-12 Polylc Gmbh & Co. Kg Überspannungsschutz für elektrisch leitfähige Strukturen
US9240684B2 (en) 2010-10-11 2016-01-19 Polyic Gmbh & Co. Kg Overvoltage protection for electrically conductive structures
WO2015052200A1 (en) * 2013-10-08 2015-04-16 Plastic Logic Limited Electronic devices including organic materials
US9704764B2 (en) 2013-10-08 2017-07-11 Flexenable Limited Electronic devices including organic materials
GB2519081B (en) * 2013-10-08 2019-07-03 Flexenable Ltd Electronic devices including organic materials

Also Published As

Publication number Publication date
DE102007062944B4 (de) 2016-03-17

Similar Documents

Publication Publication Date Title
EP2087519B1 (de) Feldeffekttransistor sowie elektrische schaltung
EP1743510B1 (de) Verfahren zum drucken elektrischer und/oder elektronischer strukturen und folie zur verwendung in einem solchen verfahren
EP1393387A1 (de) Organischer feldeffekt-transistor, verfahren zu seiner herstellung und verwendung zum aufbau integrierter schaltungen
EP1487605A1 (de) Vorrichtung und verfahren zur laserstrukturierung von funktionspolymeren und verwendungen
WO2004004025A2 (de) Verfahren zur kostengünstigen strukturierung von leitfähigen polymeren mittels definition von hydrophilen und hydrophoben bereichen
EP1457099B1 (de) System zur fertigung von elektrischen und integrierten schaltkreisen
EP2056656B1 (de) Verfahren zur Herstellung einer flexiblen Leiterbahnstruktur
EP1925033A1 (de) Elektronische schaltung und verfahren zur herstellung einer solchen
EP1911108B1 (de) Verfahren zur herstellung eines elektronischen bauelements
DE102007062944A1 (de) Elektronisches Bauteil oder elektronische Schaltung
DE102004041497B4 (de) "Organisches Elektronik-Bauteil sowie Verfahren zur Herstellung eines solchen"
DE102005013125B4 (de) Verfahren zur Herstellung von elektronischen Einheiten in einer mehrlagigen Ausgangsstruktur sowie Verwendung dieser Ausgangstruktur im Verfahren
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
DE10330063A1 (de) Verfahren zur Strukturierung und Integration organischer Schichten unter Schutz
DE112016000497T5 (de) Verfahren zum Herstellen eines Dünnfilmtransistors und Dünnfilmtransistor
DE10254927B4 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens
DE102004009601B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE102005035590A1 (de) Elektronisches Bauelement
DE102015100692B4 (de) Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur
DE10349027B4 (de) Organische Schaltung mit kleinen Strukturen und Verfahren zu deren Herstellung
DE10330062A1 (de) Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
WO2008012080A1 (de) Verfahren zur herstellung mindestens eines bauteils sowie bauteil
DE102019201792A1 (de) Halbleiter-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10356675A1 (de) Elektrodenanordnung
WO2005006448A1 (de) Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0051300000

Ipc: H10K0085000000