DE102007058456A1 - Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer - Google Patents

Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer

Info

Publication number
DE102007058456A1
DE102007058456A1 DE200710058456 DE102007058456A DE102007058456A1 DE 102007058456 A1 DE102007058456 A1 DE 102007058456A1 DE 200710058456 DE200710058456 DE 200710058456 DE 102007058456 A DE102007058456 A DE 102007058456A DE 102007058456 A1 DE102007058456 A1 DE 102007058456A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
material
trenches
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200710058456
Other languages
German (de)
Inventor
Thomas Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE200710058456 priority Critical patent/DE102007058456A1/en
Publication of DE102007058456A1 publication Critical patent/DE102007058456A1/en
Application status is Ceased legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/148Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H01L45/149Carbon or carbides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/22Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using galvano-magnetic effects, e.g. Hall effects; using similar magnetic field effects
    • H01L27/222Magnetic non-volatile memory structures, e.g. MRAM
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2463Arrangements comprising multiple bistable or multistable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays, details of the horizontal layout
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/065Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/08Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H01L45/085Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/12Details
    • H01L45/122Device geometry
    • H01L45/1233Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/142Sulfides, e.g. CuS
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/143Selenides, e.g. GeSe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/144Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/145Oxides or nitrides
    • H01L45/146Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/148Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/16Manufacturing
    • H01L45/1641Modification of the switching material, e.g. post-treatment, doping
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/16Manufacturing
    • H01L45/1666Patterning of the switching material
    • H01L45/1683Patterning of the switching material by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2409Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising two-terminal selection components, e.g. diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2436Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising multi-terminal selection components, e.g. transistors

Abstract

The method involves forming an insulation layer with multiple contact elements. Another insulation layer is formed on the former insulation layer. The material of the former insulation layer is differentiated from the material of the latter insulation layer. Trenches are formed inside the latter insulation layer above the contact elements and are filled with a resistance change material. An independent claim is included for an integrated circuit with multiple memory cells.

Description

  • Die Erfindung betrifft eine integrierte Schaltung sowie ein Verfahren zum Herstellen einer integrierten Schaltung. The invention relates to an integrated circuit and a method for fabricating an integrated circuit.
  • Integrierte Schaltungen, die resistive Speicherzellen enthalten, sind bekannt. Integrated circuits including resistive memory cells, are known.
  • Die der Erfindung zugrunde liegende Aufgabe ist, die elektrischen Eigenschaften sowie die Reproduzierbarkeit derartiger integrierter Schaltungen zu verbessern. The object underlying the invention is to improve the electrical properties and the reproducibility of such integrated circuits.
  • Zur Lösung dieser Aufgabe stellt die Erfindung Verfahren zum Herstellen einer integrierten Schaltung gemäß den Patentansprüchen 1, 15 sowie 19 bereit. To achieve this object the invention provides methods for producing an integrated circuit according to claims 1, 15 and 19 ready. Weiterhin stellt die Erfindung integrierte Schaltungen gemäß den Patentansprüchen 20 und 22 bereit. Further, the invention provides integrated circuits according to claims 20 and 22nd Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen. Advantageous embodiments and developments of the inventive concept can be found in the dependent claims.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. The invention is explained below with reference to the figures, in an exemplary embodiment in more detail. Es zeigen: Show it:
  • 1A 1A eine schematische Darstellung einer integrierten Schaltung mit Phasenänderungs-Speicherzellen; a schematic representation of an integrated circuit including phase change memory cells;
  • 1B 1B eine schematische perspektivische Darstellung einer integrierten Schaltung mit magneto-resistiven Speicherzellen; is a schematic perspective view of an integrated circuit with magneto-resistive memory cells;
  • 2 2 eine schematische Darstellung einer Schaltung, die im Zusammenhang mit der in a schematic representation of a circuit in the context of the 1 1 gezeigten integrierten Schaltung verwendet werden kann; integrated circuit shown may be used;
  • 3A 3A eine schematische Querschnittsdarstellung einer programmierbaren Metallisierungszelle, die sich in einem ersten Schaltungszustand befindet; a schematic cross-sectional view of a programmable metallization cell, which is located in a first circuit state;
  • 3B 3B eine schematische Querschnittsdarstellung einer programmierbaren Metallisierungszelle, die sich in einem zweiten Schaltungszustand befindet; a schematic cross-sectional view of a programmable metallization cell, which is located in a second circuit state;
  • 4 4 eine schematische Querschnittsdarstellung einer Phasenänderungsspeicherzelle; a schematic cross-sectional view of a phase change memory cell;
  • 5 5 eine schematische Darstellung einer integrierten Schaltung mit Widerstandsänderungspeicherzellen; a schematic representation of an integrated circuit having resistance change memory cells;
  • 6A 6A eine schematische Querschnittsdarstellung einer Kohlenstoffspeicherzelle in einem ersten Schaltzustand; a schematic cross-sectional view of a carbon memory cell in a first switching state;
  • 6B 6B eine schematische Querschnittsdarstellung einer Kohlenstoffspeicherzelle in einem zweiten Schaltzustand; a schematic cross-sectional view of a carbon memory cell in a second switching state;
  • 7A 7A eine schematische Darstellung einer integrierten Schaltung, die Widerstandsänderungsspeicherzellen aufweist; comprises a schematic representation of an integrated circuit, the resistance change memory cells;
  • 7B 7B eine schematische Darstellung einer integrierten Schaltung, die Widerstandsänderungsspeicherzellen aufweist; comprises a schematic representation of an integrated circuit, the resistance change memory cells;
  • 8 8th ein Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a flow chart of a method for fabricating an integrated circuit according to an embodiment of the invention;
  • 9 9 ein Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a flow chart of a method for fabricating an integrated circuit according to an embodiment of the invention;
  • 10 10 eine schematische Querschnittsdarstellung einer Phasenänderungsspeicherzelle; a schematic cross-sectional view of a phase change memory cell;
  • 11 11 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 12 12 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 13 13 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 14 14 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 15 15 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 16 16 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 17 17 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 18 18 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 19 19 eine schematische Querschnittsdarstellung eines Herstellungsstadiums eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung; a schematic cross-sectional view of a manufacturing stage of a method of fabricating an integrated circuit according to an embodiment of the invention;
  • 20A 20A eine schematische perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung; a schematic perspective illustration of a memory module according to an embodiment of the invention; und and
  • 20A 20A eine schematische perspektivische Darstellung eines Speichermoduls gemäß einer Ausführungsform der Erfindung. a schematic perspective illustration of a memory module according to an embodiment of the invention.
  • In den Figuren können identische bzw. einander entsprechende Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet sein. In the figures, identical or corresponding components or groups of components may be designated by the same reference numerals. Des Weiteren ist zu erwähnen, dass die Zeichnungen schematischer Natur sind, dh nicht maßstabsgetreu zu sein brauchen. Furthermore, it should be noted that the drawings are schematic in nature, that need not be to scale.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Speicherzellen bereitgestellt, das aufweist: Ausbilden einer ersten Isolationsschicht mit einer Mehrzahl von Kontaktelementen, wobei sich jedes Kontaktelement von der Oberseite der ersten Isolationsschicht bis zur Unterseite der ersten Isolationsschicht erstreckt; According to one embodiment of the invention, a method of fabricating an integrated circuit having a plurality of memory cells is provided, comprising: forming a first insulating layer having a plurality of contact elements wherein each contact element from the top of the first insulation layer extends to the underside of the first insulating layer ; Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, wobei sich das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht unterscheidet; Forming a second insulation layer on the first insulating layer, wherein the material of the first insulating layer from the material of the second insulation layer differs; Ausbilden von Trenches innerhalb der zweiten Isolationsschicht oberhalb der Kontaktelemente, wobei die Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht gegenüber dem Material der ersten Isolationsschicht selektiv ätzt; Forming trenches in the second insulating layer above the contact elements, the trenches are formed using an etchant that selectively etches the material of the second insulating layer opposite the material of the first insulating layer; und Auffüllen der Trenches mit Widerstandsänderungsmaterial. and filling the trenches with resistance change material.
  • Gemäß einer Ausführungsform der Erfindung ist die erste Isolationsschicht eine Nitridschicht, und die zweite Isolationsschicht ist eine Oxidschicht. According to one embodiment of the invention the first insulation layer is a nitride layer, and the second insulating layer is an oxide layer. Gemäß einer Ausführungsform der Erfindung ist die erste Isolationsschicht eine Siliziumnitridschicht, und die zweite Isolationsschicht eine Siliziumoxidschicht. According to one embodiment of the invention the first insulation layer is a silicon nitride layer and the second insulation layer is a silicon oxide layer. Jedoch ist die Erfindung nicht auf diese Materialien beschränkt. However, the invention is not limited to these materials. Alternative Materialien sind beispielsweise Al 2 O 3 , SiON, FSG (Fluor-Silikat-Glas), BSG (Bor-Silikat-Glas), BPSG (Bor-Phosphor-Silikat-Glas), Spin-on-Gläser, SiCOH, oder andere Niedrig-k-Dielektrika. Alternative materials are, for example Al 2 O 3, SiON, FSG (Fluoro-Silicate Glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), spin-on-glass, SiCOH, or other low-k dielectrics. Gemäß einer Ausführungsform der Erfindung werden Seitenwandspacer innerhalb der Trenches ausgebildet, bevor die Trenches mit Widerstandsänderungsmaterial gefüllt werden. According to one embodiment of the invention, sidewall spacers are formed within the trenches, before the trenches are filled with resistance change material.
  • Gemäß einer Ausführungsform der Erfindung werden die Seitenwandspacer ausgebildet unter Verwendung einer Nitridierung der Seitenwände der Trenches (beispielsweise einer Oxidnitridierung, wenn die zweite Isolationsschicht eine Oxidschicht ist). According to one embodiment of the invention, the sidewall spacers are formed using a nitridation of the sidewalls of the trenches (e.g., a Oxidnitridierung when the second insulating layer is an oxide layer). Alternativ kann eine Spacerschicht abgeschieden, und anschließend ein Spacerschicht-Ätzprozess ausgeführt werden. Alternatively, a spacer layer may be deposited, and then are carried out a spacer etch process.
  • Gemäß einer Ausführungsform der Erfindung werden die Breiten der Trenches und die Dicken der Seitenwandspacer so gewählt, dass der Abstand zwischen zwei benachbarten Seitenwandspacern kleiner als 1F ist, wobei F die kleinste Lithographie-Feature-Größe (Breite) ist. According to one embodiment of the invention, the widths of the trenches and the thicknesses of the sidewall spacers are chosen so that the distance between two adjacent sidewall spacers is less than 1F, where F is the smallest lithographic feature size (width).
  • Gemäß einer Ausführungsform der Erfindung ist die Weite jedes Trenches in etwa 1F. According to one embodiment of the invention, the width of each trench in about 1F.
  • Ein Effekt derartiger Dimensionen ist, dass Strukturen kleiner als 1F hergestellt werden können unter Verwendung von Maskenmustern, die nicht kleiner als 1F sind. One effect of such dimensions that structures can be made smaller than 1F using mask patterns, which are not less than 1F.
  • Gemäß einer Ausführungsform der Erfindung ist die Speicherzelle eine Phasenänderungsspeicherzelle, und das Widerstandsänderungsmaterial ist Phasenänderungsmaterial. According to one embodiment of the invention, the memory cell is a phase change memory cell, and the resistance change material is phase change material. Jedoch ist die Erfindung auch auf andere Widerstandsänderungs-Speichervorrichtungs-Typen anwendbar wie beispielsweise magneto-resistive Speichervorrichtungen (beispielsweise MRAM-Vorrichtungen), programmierbare Metallisierungsvorrichtungen (beispielsweise CBRAM-Vorrichtungen), Übergangsmetalloxid(TMO)-Vorrichtungen, und dergleichen. However, the invention is also applicable to other resistance change memory device types, such as magneto-resistive memory devices (e.g., MRAM) devices, programmable Metallisierungsvorrichtungen (for example, CBRAM devices), transition metal oxide (TMO) devices, and the like.
  • Gemäß einer Ausführungsform der Erfindung wird eine Topelektrodenschicht auf der zweiten Isolationsschicht ausgebildet, und eine Bitleitungsschicht auf der Topelektrodenschicht ausgebildet. According to one embodiment of the invention, a Topelektrodenschicht on the second insulating layer is formed, and a bit line formed on the Topelektrodenschicht.
  • Gemäß einer Ausführungsform der Erfindung wird die Bitleitungsschicht in Bitleitungen strukturiert, indem innerhalb der Bitleitungsschicht Trenches ausgebildet werden. According to one embodiment of the invention, the bit line is patterned into bit lines by forming within the bit line trenches.
  • Gemäß einer Ausführungsform der Erfindung wird das Ausbilden der Trenches innerhalb der Bitleitungsschicht ausgeführt unter Verwendung der Topelektrodenschicht als Ätzstoppschicht. According to one embodiment of the invention, the forming of the trenches within the bit line is carried out using the Topelektrodenschicht as an etch stop.
  • Gemäß einer Ausführungsform der Erfindung wird die Topelektrodenschicht unter Verwendung der strukturierten Bitleitungsschicht, die als Elektrodenschichtstrukturierungsmaske fungiert, strukturiert. According to one embodiment of the invention the Topelektrodenschicht is using the patterned bit line, which functions as an electrode layer patterning mask, patterned.
  • Gemäß einer Ausführungsform der Erfindung wird eine Abdeckschicht auf wenigstens einen Teil der Oberfläche der Bitleitungen abgeschieden. According to one embodiment of the invention, a covering layer is deposited on at least part of the surface of the bit lines.
  • Gemäß einer Ausführungsform der Erfindung ist das Material der Abdeckschicht das gleiche Material wie das der ersten Isolationsschicht, beispielsweise Siliziumnitrid. According to one embodiment of the invention, the material of the cover layer is the same material as that of the first insulating layer, for example silicon nitride.
  • Gemäß einer Ausführungsform der Erfindung wird das Strukturieren der Topelektrodenschicht ausgeführt, nachdem die Abdeckschicht ausgebildet wurde, wobei die Teile der Abdeckschicht, die die Seitenwände der Bitleitungen bedecken, als Teil der Elektrodenschichtstrukturierungsmaske beim Strukturieren der Topelektrodenschicht dienen. According to one embodiment of the invention, the patterning of the Topelektrodenschicht is performed after the cover has been formed, wherein the parts of the covering layer covering the sidewalls of the bit lines, serve as a part of the electrode layer patterning mask during the patterning of the Topelektrodenschicht.
  • Allgemeiner wird gemäß einer Ausführungsform der Erfindung ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Speicherzellen bereitgestellt, das aufweist: Ausbilden einer ersten Isolationsschicht mit einer Mehrzahl von Widerstandsänderungsspeicherelementen, wobei sich jedes Widerstandsänderungsspeicherelement von der Oberseite der ersten Isolationsschicht in die erste Isolationsschicht hinein erstreckt; More generally, a method of fabricating an integrated circuit having a plurality of memory cells according to an embodiment of the invention provided, comprising: forming a first insulating layer having a plurality of resistance change memory elements, wherein each resistance change memory element extends from the top of the first insulation layer in the first insulation layer ; Ausbilden einer Topelektrodenschicht auf der ersten Isolationsschicht; Forming a Topelektrodenschicht on the first insulation layer; Ausbilden eines Bitleitungsmusters auf der Topelektrodenschicht; Forming a Bitleitungsmusters on the Topelektrodenschicht; und Strukturieren der Topelektrodenschicht unter Verwendung des Bitleitungsmusters als Topelektrodenschichtstrukturierungsmaske, wobei das Strukturieren der Topelektrodenschicht ausgeführt wird, nachdem die Abdeckschicht auf wenigstens einen Teil der Oberfläche der Bitleitungen abgeschieden wurde, wobei die Teile der Abdeckschicht, die die Seitenwände der Bitleitungen bedecken, als Teile der Topelektrodenstrukturierungsmaske während des Strukturierens der Topelektrodenschicht dienen. and patterning the Topelektrodenschicht using the Bitleitungsmusters as Topelektrodenschichtstrukturierungsmaske, wherein patterning the Topelektrodenschicht is carried out after the covering part of the surface of the bit lines is deposited on at least the parts of the covering layer covering the sidewalls of the bit lines, as parts of the Topelektrodenstrukturierungsmaske used during the patterning of the Topelektrodenschicht. Diese Ausführungsform kann auf beliebige Typen von Speichervorrichtungen angewandt werden. This embodiment can be applied to any types of memory devices.
  • Gemäß einer Ausführungsform der Erfindung wird eine Ätzstoppschicht auf der zweiten Isolationsschicht ausgebildet. According to one embodiment of the invention, an etch stop layer on the second insulating layer is formed. Dann wird eine dritte Isolationsschicht auf der Ätzstoppschicht ausgebildet. Then, a third insulation layer on the etch stop layer is formed. Trenches werden unter Verwendung einer ersten Ätzsubstanz innerhalb der dritten Isolationsschicht ausgebildet, wobei sich die Trenches bis zur Oberseite der Ätzstoppschicht hin erstrecken. Trenches are formed using a first etching substance within the third insulating layer, wherein the trenches extend down to the top of the etch stop layer. Jeder Trench wird oberhalb eines mit Widerstandsänderungsspeichermaterial gefüllten Trenchs ausgebildet. Each trench is formed above a resistance change-filled trench storage material. Dann werden die Teile der Ätzstoppschicht, die sich oberhalb der mit Widerstandsänderungsmaterial gefüllten Trenches befinden, geöffnet unter Verwendung einer zweiten Ätzsubstanz. Then, the portions of the etch stop layer, which are located above the filled resistance change material trenches are opened by using a second etchant. Schließlich werden die auf diese Art und Weise erhaltenen Trenches mit Bitleitungsmaterial gefüllt. Finally, the trench obtained in this way are filled with bit-line. Gemäß einer Ausführungsform der Erfindung ist das Bitleitungsmaterial Kupfer. According to one embodiment of the invention, the bit-line material is copper.
  • Gemäß einer Ausführungsform der Erfindung werden die Breiten der Trenches zwischen den Bitleitungen sowie die Dicken der Seitenwandspacer, die die Seitenwände der Bitleitungen bedecken, so gewählt, dass der Abstand zwischen zwei benachbarten Seitenwandspacern geringer ist als 1F. According to one embodiment of the invention, the widths of the trenches between the bit lines, and the thicknesses of the sidewall spacers covering the sidewalls of the bit lines are selected so that the distance between two adjacent sidewall spacers is less than 1F.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Breite jedes Trenches zwischen zwei benachbarten Bitleitungen ungefähr 1F. According to one embodiment of the invention, the width of each trench between two adjacent bit lines about 1F.
  • Ein Effekt, der unter Verwendung derartiger Dimensionen erzielt werden kann, ist, dass Strukturen, die kleiner sind als 1F, eine Entspannung der Überlappungsgenauigkeits-Anforderungen zwischen den Trenches innerhalb der zweiten Isolationsschicht und den Trenches zwischen den Bitleitungen bewirken. An effect that can be achieved using such dimensions is that structures that are smaller than 1F, a relaxation of the accuracy requirements overlap between the trenches in the second insulating layer and the trenches between the bit lines cause.
  • Alle vorangehend beschriebenen Ausführungsformen können, insoweit anwendbar, auch auf die folgende Ausführungsform angewandt werden. All of the embodiments described above may, to the extent applicable, be applied to the following embodiment.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, die eine Mehrzahl von Speicherzellen aufweist. According to one embodiment of the invention, a method of fabricating an integrated circuit is provided having a plurality of memory cells. Das Verfahren weist auf: Ausbilden einer Kontaktelementanordnung; The method comprises: forming a contact element assembly; Ausbilden einer ersten Isolationsschicht mit einer Mehrzahl von ersten Trenches auf der Kontaktelementanordnung, wobei sich jeder erste Trench von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht erstreckt und oberhalb eines Kontaktelements angeordnet ist; is forming a first insulation layer having a plurality of first trenches on the contact element array, each first trench extending from the top of the first insulating layer to the bottom of the first insulating layer and located above a contact element; Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, wobei sich das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht unterscheidet; Forming a second insulation layer on the first insulating layer, wherein the material of the first insulation layer differs from the material of the second insulating layer; Ausbilden von zweiten Trenches innerhalb der zweiten Isolationsschicht, wobei jeder zweite Trench oberhalb eines ersten Trenchs angeordnet ist, und wobei die zweiten Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der ersten Isolationsschicht ätzt; Forming second trenches in the second insulating layer, each second trench is arranged above a first trench, and wherein the second trenches are formed using an etching substance which etches the material of the second insulating layer selectively with respect to the material of the first insulation layer; und Auffüllen der ersten Trenches und der zweiten Trenches mit Widerstandsänderungsmaterial. and filling the first trenches and the second trenches with resistance change material.
  • Gemäß einer Ausführungsform der Erfindung sind die zweiten Trenches breiter als die ersten Trenches. According to one embodiment of the invention, the second trenches are wider than the first trench.
  • Gemäß einer Ausführungsform der Erfindung werden, bevor die ersten Trenches und die zweiten Trenches mit Widerstandsänderungsmaterial gefüllt werden, die Seitenwände der zweiten Trenches mit Seitenwandspacern bedeckt. , The side walls of the second trenches are before the first trenches and the second trenches are filled with change in resistance material according to an embodiment of the invention, covered with sidewall spacers. Gemäß einer Ausführungsform der Erfindung werden die Seitenwandspacer ausgebildet unter Verwendung einer Nitridierung der Seitenwände der Trenches (beispielsweise eine Oxidnitridierung, wenn die zweite Isolationsschicht eine Oxidschicht ist). According to one embodiment of the invention, the sidewall spacers are formed using a nitridation of the sidewalls of trenches (for example, a Oxidnitridierung when the second insulating layer is an oxide layer). Alternativ kann eine Spacerschicht abgeschieden werden, gefolgt von einem Spacerschichtätzprozess. Alternatively, a spacer layer may be deposited, followed by a Spacerschichtätzprozess.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speicherzelle bereitgestellt, das aufweist: Ausbilden einer ersten Isolationsschicht mit einem Kontaktelement, das sich durch die erste Isolationsschicht hindurch erstreckt; According to one embodiment of the invention, a method for manufacturing a memory cell is provided, comprising: forming a first insulating layer with a contact element extending through the first insulating layer; Ausbilden einer zweiten Isolationsschicht auf der Isolationsschicht, wobei das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht verschieden ist; Forming a second insulating layer on the insulating layer, wherein the material of the first insulating layer from the material of the second insulation layer is different; Ausbilden eines Trenchs innerhalb der zweiten Isolationsschicht oberhalb des Kontaktelements, wobei der Trench ausgebildet wird unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht gegenüber dem Material der ersten Isolationsschicht selektiv ätzt; Forming a trench in the second insulating layer above the contact element, wherein the trench is formed using an etchant that selectively etches the material of the second insulating layer opposite the material of the first insulating layer; und Auffüllen des Trenchs mit Widerstandsänderungsmaterial. and filling the trench with resistance change material.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speicherzelle bereitgestellt, das aufweist: Ausbilden eines Kontaktelements; According to one embodiment of the invention, a method for manufacturing a memory cell is provided, comprising: forming a contact member; Ausbilden einer ersten Isolationsschicht mit einem ersten Trench auf dem Kontaktelement, wobei sich der erste Trench von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht erstreckt und oberhalb des Kontaktelements angeordnet ist; is forming a first insulating layer having a first trench on the contact member, wherein the first trench extending from the top of the first insulating layer to the bottom of the first insulation layer and disposed above the contact member; Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, wobei das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht verschieden ist; Forming a second insulation layer on the first insulating layer, the material of the first insulating layer from the material of the second insulation layer is different; Ausbilden eines zweiten Trenchs innerhalb der zweiten Isolationsschicht, wobei der zweite Trench oberhalb des ersten Trenchs angeordnet ist, wobei der zweite Trench ausgebildet wird unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der ersten Isolationsschicht ätzt; Forming a second trench in the second insulating layer, wherein the second trench is positioned above the first trench, said second trench is formed using an etching substance which etches the material of the second insulating layer selectively with respect to the material of the first insulation layer; und Auffüllen des ersten Trenchs und des zweiten Trenchs mit Widerstandsänderungsmaterial. and filling the first trench and the second trench with a resistance change material.
  • Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung bereitgestellt, die eine Mehrzahl von Speicherzellen aufweist, wobei jede Speicherzelle aufweist: eine erste Isolationsschicht mit einem Kontaktelement, das sich von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht erstreckt; According to one embodiment of the invention, an integrated circuit is provided having a plurality of memory cells, each memory cell comprising: a first insulating layer having a contact element which extends from the top of the first insulating layer to the bottom of the first insulation layer; eine zweite Isolationsschicht, die auf der ersten Isolationsschicht vorgesehen ist, wobei die zweite Isolationsschicht ein Widerstandsänderungselement aufweist, das sich von der Oberseite der zweiten Isolationsschicht zur Unterseite der zweiten Isolationsschicht erstreckt, und das oberhalb des Kontaktelements angeordnet ist, und wobei das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht verschieden ist. a second insulating layer provided on the first insulating layer, the second insulation layer has a resistance changing element which extends from the top of the second insulation layer to the bottom of the second insulation layer, and that is arranged above the contact element, and wherein the material of the first insulation layer is different from the material of the second insulating layer.
  • Gemäß einer Ausführungsform der Erfindung ist die erste Isolationsschicht eine Nitridschicht, und die zweite Isolationsschicht eine Oxidschicht. According to one embodiment of the invention the first insulation layer is a nitride layer, and the second insulating layer an oxide layer.
  • Gemäß einer Ausführungsform der Erfindung ist die erste Isolationsschicht eine Siliziumnitridschicht, und die zweite Isolationsschicht eine Siliziumoxidschicht. According to one embodiment of the invention the first insulation layer is a silicon nitride layer and the second insulation layer is a silicon oxide layer.
  • Gemäß einer Ausführungsform der Erfindung sind die Seitenwände der Widerstandsänderungsspeicherelemente mit Seitenwandspacern bedeckt. According to one embodiment of the invention the side walls of the resistance change memory elements are covered with sidewall spacers.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand zwischen zwei benachbarten Seitenwandspacern, die zu benachbarten Speicherzellen gehören, weniger als 1F. According to one embodiment of the invention, the distance between two adjacent sidewall spacers belonging to adjacent memory cells is less than 1F.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand zwischen zwei benachbarten Widerstandsänderungsspeicherelementen ungefähr 1F. According to one embodiment of the invention, the distance between two adjacent resistance change memory elements is about 1F.
  • Gemäß einer Ausführungsform der Erfindung ist die Speicherzelle eine Phasenänderungsspeicherzelle, und das Widerstandsänderungsmaterial ein Phasenänderungsmaterial. According to one embodiment of the invention, the memory cell is a phase change memory cell, and the resistance change material is a phase change material.
  • Gemäß einer Ausführungsform der Erfindung weist jede Speicherzelle weiterhin eine Topelektrodenschicht, die auf der zweiten Isolationsschicht vorgesehen ist, und eine Bitleitungsschicht, die auf der Elektrodenschicht vorgesehen ist, auf. According to one embodiment of the invention, each memory cell further comprises a Topelektrodenschicht, which is provided on the second insulating layer, and a bit line, which is provided on the electrode layer.
  • Gemäß einer Ausführungsform der Erfindung werden das Material der Bitleitungsschicht und das Material der Topelektrodenschicht so gewählt, dass das Material der Bitleitungsschicht selektiv gegenüber dem Material der Topelektrodenschicht ätzbar ist. According to one embodiment of the invention the material of the bit line and the material of Topelektrodenschicht be selected so that the material of the bit line with respect to the material of the Topelektrodenschicht is selectively etchable.
  • Gemäß einer Ausführungsform der Erfindung sind die Seitenwände der Bitleitungsschicht mit Seitenwandspacern bedeckt. According to one embodiment of the invention the side walls of the bit line are covered with sidewall spacers.
  • Gemäß einer Ausführungsform der Erfindung ist die Bitleitung mit einer Abdeckschicht bedeckt. According to one embodiment of the invention, the bit line is covered with a covering layer.
  • Gemäß einer Ausführungsform der Erfindung fungieren die Teile der Abdeckschicht, die die Seitenwände der Bitleitung bedecken, als Seitenwandspacer. According to one embodiment of the invention, the parts of the cover layer covering the side walls of the bit line, as a sidewall spacer function.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand zwischen zwei benachbarten Seitenwandspacern, die benachbarten Speicherzellen angehören, weniger als 1F. According to one embodiment of the invention, the distance between two adjacent sidewall spacers, the adjacent memory cells belong to less than 1F.
  • Gemäß einer Ausführungsform der Erfindung beträgt der Abstand zwischen benachbarten Bitleitungen in etwa 1F. According to one embodiment of the invention, the distance between adjacent bit lines is about 1F.
  • Alle vorangehend (im Zusammenhang mit der integrierten Schaltung) beschriebenen Ausführungsformen können, insoweit anwendbar, auch auf die folgende Ausführungsform angewandt werden. All above-described embodiments (in the context of the integrated circuit) can, as far as applicable, also be applied to the following embodiment.
  • Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung bereitgestellt, die eine Mehrzahl von Speicherzellen aufweist, wobei jede Speicherzelle aufweist: ein Kontaktelement; According to one embodiment of the invention, an integrated circuit is provided having a plurality of memory cells, each memory cell comprising: a contact member; eine erste Isolationsschicht, die auf dem Kontaktelement vorgesehen ist, und die einen ersten Trench aufweist, der sich von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht erstreckt, wobei der erste Trench oberhalb des Kontaktelements vorgesehen ist, eine zweite Isolationsschicht, die auf der ersten Isolationsschicht vorgesehen ist, wobei die zweite Isolationsschicht einen zweiten Trench aufweist, der oberhalb des ersten Trenchs angeordnet ist, wobei der zweite Trench breiter ist als der erste Trench, und wobei sich der zweite Trench von der Oberseite der zweiten Isolationsschicht zur Unterseite der zweiten Isolationsschicht erstreckt, wobei das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht verschieden ist, und wobei der erste Trench und der zweite Trench mit Widerstandsänderungsmaterial gefüllt sind. having a first insulating layer which is provided on the contact member, and a first trench extending from the top of the first insulating layer to the underside of the first insulating layer, wherein the first trench is provided above the contact member, a second insulating layer on the the first insulation layer is provided, wherein the second insulating layer having a second trench which is disposed above the first trench, said second trench is wider than the first trench and said second trench from the top of the second insulation layer to the bottom of the second insulation layer extends, wherein the material of the first insulating layer from the material of the second insulation layer is different, and wherein the first trench and the second trench are filled with resistance change material.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speichermodul mit wenigstens einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung bereitgestellt. According to one embodiment of the invention, a memory module with at least one integrated circuit according to an embodiment of the invention is provided. Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar. According to one embodiment of the invention the memory module is stackable.
  • Da Ausführungsformen der Erfindung auf Phasenänderungs-Speichervorrichtungen, die Widerstandsänderungsspeicherzellen (Phasenänderungs-Speicherzellen) enthalten, anwendbar sind, soll im Folgenden ein kurzer Abriss einer Phasenänderungs-Speichervorrichtung gegeben werden. Since embodiments of the invention to phase change memory devices, the resistance change memory cells (phase-change memory cells) contain, are applicable, a brief outline of a phase change memory device is to be given below.
  • 1A 1A zeigt eine Darstellung einer PCRAM-Vorrichtung shows a diagram of a PCRAM device 150 150 mit einem Zellenfeld with a cell array 153 153 , einer Schreibschaltung , A write circuit 162 162 , einer Leseschaltung , A read circuit 161 161 , einem Controller , A controller 163 163 , und Bitleitungen And bit lines 152a 152a , . 152b 152b , die senkrecht zu Wortleitungen To word lines perpendicular 150a 150a , . 150b 150b angeordnet sind. are arranged. PCRAM-Elemente (Phasenänderungselemente) PCRAM elements (phase change elements) 156a 156a - 156d 156d sind zwischen den Bitleitungen are between the bit lines 152a 152a , . 152b 152b und den Wortleitungen and the word lines 150a 150a , . 150b 150b angeordnet und mit den Bitleitungen and connected to the bit lines 152a 152a , . 152b 152b und den Wortleitungen and the word lines 150a 150a , . 150b 150b elektrisch gekoppelt. electrically coupled. Zwischen den PCRAM-Elementen Between the PCRAM elements 156a 156a - 156d 156d und den Wortleitungen and the word lines 150a 150a , . 150b 150b sind Auswahleinrichtungen (hier Dioden) are selectors (here diodes) 154a 154a - 154d 154d angeordnet, so dass PCRAM-Speicherzellen arranged so that PCRAM memory cells 158a 158a - 158d 158d ausgebildet werden. be formed. Der Controller the controller 163 163 steuert die Leseschaltung controls the reading circuit 161 161 sowie die Schreibschaltung and the write circuit 162 162 , die mit dem Controller Associated with the controller 163 163 über Leitungen via lines 159 159 , . 160 160 verbunden ist. connected is. Die Schreibschaltung The write circuit 162 162 beschreibt die Speicherzellen describes the memory cells 158a 158a - 158c 158c über Leitungen via lines 155 155 , die Leseschaltung The reading circuit 161 161 liest deren Speicherzustände über Leitungen reads the memory states via lines 157 157 . , Die Funktionsweise der PCRAM-Speicherzellen The operation of the PCRAM memory cells 158a 158a - 158d 158d wird im Zusammenhang mit den is related to the 4 4 und and 5 5 näher beschrieben. described in detail.
  • Da Ausführungsformen der Erfindung auf magneto-resistive Speichervorrichtungen, die Widerstandsänderungsspeicherzellen (magneto-resistive Speicherzellen) enthalten, anwendbar sind, soll im Folgenden ein kurzer Abriss magneto-resistiver Speichervorrichtungen gegeben werden. Since embodiments of the invention to magneto-resistive memory devices, the resistance change memory cells (magneto-resistive memory cells) contain, are applicable, a brief outline magneto-resistive memory devices will be given below. Magneto-resistive Speicherzellen benutzen Spin-Elektronik, die Halbleitertechnik mit Magnetismus kombiniert. Magneto-resistive memory cells using spin electronics, semiconductor technology combined with magnetism. Anstelle der Ladung eines Elektrons wird der Spin des Elektrons zur Darstellung einer „1" oder einer „0" verwendet. Instead of the charge of an electron spin of the electron is used to represent a "1" or "0". Eine Realisierungsmöglichkeit einer derartigen Spineelektronikvorrichtung ist eine magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM), die elektrisch leitende Leitungen aufweist, die in unterschiedlichen Metallschichten senkrecht zueinander angeordnet sind, wobei die elektrisch leitenden Leitungen einen Magnetstapel einfassen. A possible realization of such Spine electronic device is a magnetic memory device having random access memory (MRAM) having electrically conductive lines which are arranged in different metal layers perpendicular to each other, wherein the electrically conductive lines sandwiching a magnetic stack. Der Ort, an dem sich die Leitungen schneiden, wird als Kreuzungspunkt bezeichnet. The place where the lines intersect is called the crossover point. Ein Strom, der durch eine der Leitungen fließt, erzeugt ein magnetisches Feld um die Leitung und richtet die magnetische Polarität in eine bestimmte Richtung entlang des Drahts oder der Leitung aus. A current flowing through one of the lines generates a magnetic field around the line and orients the magnetic polarity into a certain direction along the wire or cable from. Ein Strom, der durch die andere Leitung fließt, induziert ein magnetisches Feld, und kann auch die magnetische Polarität teilweise ändern. A current flowing through the other line, induces a magnetic field, and the magnetic polarity can change part. Digitale Information, repräsentiert durch „0" oder „1", wird in der Ausrichtung magnetischer Momente des Magnetstapels gespeichert. Digital information, represented by "0" or "1" is stored in the alignment of magnetic moments of the magnetic stack. Der Widerstand des Magnetstapels hängt von der Ausrichtung der magnetischen Momente des Magnetstapels ab. The resistance of the magnetic stack depends on the orientation of the magnetic moments of the magnetic stack. Der gespeicherte Zustand wird aus dem Magnetstapel gelesen, indem der Widerstandszustand des Magnetstapels ausgelesen wird. The stored state is read from the magnetic stack by the resistance state of the magnetic stack is read out. Eine Speicherzelle wird erhalten, indem die Leitungen und die Schnittpunkte in einer matrixartigen Struktur in Zeilen und Spalten angeordnet werden. A memory cell is obtained by the lines and the points of intersection in a matrix-like structure in rows and columns are arranged.
  • 1B 1B zeigt eine perspektivische Darstellung einer MRAM-Vorrichtung shows a perspective view of an MRAM device 100 100 mit Bitleitungen with bit lines 112 112 , die senkrecht zu Wortleitungen To word lines perpendicular 114 114 in benachbarten Metallisierungsschichten angeordnet sind. are disposed in adjacent metal layers. Magnetstapel magnetic stack 116 116 sind zwischen den Bitleitungen are between the bit lines 112 112 und den Wortleitungen and the word lines 114 114 angeordnet und mit den Bitleitungen and connected to the bit lines 112 112 und den Wortleitungen and the word lines 114 114 elektrisch gekoppelt. electrically coupled. Die Magnetstapel The magnetic stack 116 116 beinhalten gewöhnlicherweise mehrere Schichten, beispielsweise eine weichmagnetische Schicht usually include multiple layers, for example a soft magnetic layer 118 118 , eine Tunnelschicht A tunnel layer 120 120 , und eine hartmagnetische Schicht And a hard-magnetic layer 122 122 . , Die weichmagnetische Schicht The soft magnetic layer 118 118 und die hartmagnetische Schicht and the hard magnetic layer 122 122 weisen gewöhnlicherweise eine Mehrzahl von magnetischen Metallschichten auf, beispielsweise acht bis zwölf Schichten aus Materialien wie PtMn, CoFe, Ru oder NiFe. have usually a plurality of magnetic metal layers on, for example, eight to twelve layers of materials such as PtMn, CoFe, Ru or NiFe. Ein logischer Zustand ist in der weichmagnetischen Schicht A logical state is in the soft magnetic layer 118 118 des Magnetstapels the magnetic stack 116 116 speicherbar, indem ein Strom in geeigneter Richtung durch die Bitleitungen stored by applying a current in an appropriate direction through the bit lines 112 112 und die Wortleitungen and the word lines 114 114 geschickt wird, der den Widerstand der Magnetstapel is sent, the resistance of the magnetic stack 116 116 ändert. changes.
  • Um den in der weichmagnetischen Schicht To the soft magnetic layer in the 118 118 des Magnetstapels the magnetic stack 116 116 gespeicherten logischen Zustand auszulesen, kann eine wie in reading out the stored logic state, a can as shown in 2 2 gezeigte Schaltung verwendet werden, die einen Leseverstärker (SA) Circuit shown are used, a sense amplifier (SA) 230 230 verwendet, um den in einer auszulesenden Speicherzelle MCu gespeicherten logischen Zustand festzulegen. used to determine the data stored in a memory cell to be MCu logic state. Eine Refernzspannung UR wird an ein Ende der auszulesenden Speicherzelle MCu angelegt. A Refernzspannung UR is applied to one end of the memory cell MCU. Das andere Ende der auszulesenden Speicherzelle MCu wird mit einem Messwiderstand Rm1 verbunden. The other end of the memory cell MCu is connected to a measuring resistor Rm1. Das andere Ende des Messwiderstands Rm1 wird geerdet. The other end of the measuring resistor Rm1 is grounded. Der Strom, der durch die unbekannte Speicherzelle MCu läuft, ist gleich dem Strom Icell. The current which passes through the unknown MCu memory cell is equal to the current Icell. Eine Refernzschaltung a Refernzschaltung 232 232 stellt einen Refernzstrom Iref bereit, der durch den Messwiderstand Rm2 läuft. provides a Refernzstrom Iref ready, which runs through the measurement resistor R m2. Das andere Ende des Messwiderstands Rm2 ist geerdet. The other end of the measurement resistor R m2 is grounded.
  • Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = "programmable metallization cells") wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf Since embodiments of the present invention to programmable metallization (= PMC's "programmable metallization cells"), such as CBRAM devices ( "conductive bridging random access memory" devices) are applicable to on in the following description with reference 3a 3a und and 3b 3b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt. an important principle explains the underlying CBRAM devices.
  • Eine CBRAM-Zelle weist eine erste Elektrode A CBRAM cell includes a first electrode 301 301 , eine zweite Elektrode , A second electrode 302 302 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) and a solid electrolyte block (also known as ion conductor block) 303 303 , der zwischen der ersten Elektrode Formed between the first electrode 301 301 und der zweiten Elektrode and the second electrode 302 302 angeordnet ist, auf. is arranged on. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). The solid electrolyte block may be shared by several memory cells (not shown here). Die erste Elektrode The first electrode 301 301 kontaktiert eine erste Oberfläche contacting a first surface 304 304 des Festkörperelektrolytblocks the solid electrolyte block 303 303 , die zweite Elektrode The second electrode 302 302 kontaktiert eine zweite Oberfläche contacting a second surface 305 305 des Festkörperelektrolytblocks the solid electrolyte block 303 303 . , Der Festkörperelektrolytblock The solid electrolyte block 303 303 ist gegenüber seiner Umgebung durch eine Isolationsstruktur is against its environment by an isolation structure 306 306 isoliert. isolated. Die erste Oberfläche The first surface 304 304 ist üblicherweise die Oberseite, die zweite Oberfläche is usually the top, the second surface 305 305 die Unterseite des Festkörperelektrolytblocks the underside of the solid electrolyte block 303 303 . , Die erste Elektrode The first electrode 301 301 ist üblicherweise die obere Elektrode, die zweite Elektrode generally is the top electrode, the second electrode 302 302 die untere Elektrode der CBRAM-Zelle. the lower electrode of the CBRAM cell. Eine der ersten und zweiten Elektrode One of the first and second electrodes 301 301 , . 302 302 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. is a reactive electrode, the other one an inert electrode. Beispielsweise ist die erste Elektrode For example, the first electrode 301 301 die reaktive Elektrode, und die zweite Elektrode the reactive electrode and the second electrode 302 302 die inerte Elektrode. the inert electrode. In diesem Fall kann die erste Elektrode In this case, the first electrode 301 301 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock for example, silver (Ag), the solid electrolyte block 303 303 aus Chalkogenid-Material, und die Isolationsstruktur from chalcogenide material, and the isolation structure 306 306 aus SiO 2 oder Si 3 N 4 bestehen. of SiO 2 or Si 3 N 4 are made. Die zweite Elektrode The second electrode 302 302 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. may alternatively or additionally nickel (Ni), platinum (Pt), iridium (Ir), rhenium (Re), tantalum (Ta), titanium (Ti), ruthenium (Ru), molybdenum (Mo), vanadium (V), conductive oxides, silicides and nitrides of the aforementioned materials include, and may further comprise alloys of the aforementioned materials. Die Dicke des Ionenleiterblocks The thickness of the ion conductor 303 303 kann beispielsweise 5 nm bis 500 nm betragen. can be up to 500 nm, for example, 5 nm. Die Dicke der ersten Elektrode The thickness of the first electrode 301 301 kann beispielsweise 10 nm bis 100 nm betragen. can be up to 100 nm, for example, 10 nm. Die Dicke der zweiten Elektrode The thickness of the second electrode 302 302 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen. can be up to 100 nm, for example, 5 nm to 500 nm, 15 nm to 150 nm, or 25 nm. Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt. The embodiments of the invention are not limited to the above-mentioned materials and thicknesses.
  • Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks According to one embodiment of the invention (general chalcogenide material: the material of the ion conductor 303 303 ) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. to understand) a compound having oxygen, sulfur, selenium, germanium, and / or tellurium. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. According to one embodiment of the invention, the chalcogenide material is a compound of a chalcogenide and at least one metal of Group I or Group II of the periodic table, such as arsenic trisulphide-silver. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeS x ), Germaniumselenid (GeSe x ), Wolframoxid (WO x ), Kupfersulfid (CuS x ) oder ähnliches. Alternatively, the chalcogenide material contains germanium-sulfide (GeS x), germanium selenide (GeSe x), tungsten oxide (WO x), copper sulfide (CuS x) or the like. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Furthermore, the chalcogenide material may contain metal ions, the metal ions may be a metal that is selected from a group consisting of silver, copper and zinc or a combination or alloy of these metals. Der Ionenleiterblock The ion conductor block 303 303 kann aus Festkörperelektrolytmaterial bestehen. can be made of solid electrolyte material.
  • Wenn eine Spannung über dem Festkörperelektrolytblock When a voltage across the conductor block 303 303 abfällt, wie in decreases, as shown in 3a 3a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag + -Ionen aus der ersten Elektrode is indicated, a redox reaction is initiated, the Ag + ions from the first electrode 301 301 heraus löst und in den Festkörperelektrolytblock triggers and into the solid electrolyte block 303 303 hinein treibt, wo diese zu Silber reduziert werden. in drives where they are reduced to silver. Auf diese Art und Weise werden silberhaltige Cluster In this manner, containing silver clusters 308 308 in dem Festkörperelektrolytblock in the solid electrolyte block 303 303 ausgebildet. educated. Wenn die Spannung über dem Festkörperelektrolytblock If the voltage across the conductor block 303 303 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks drops long enough, the size and the number of silver-rich clusters increases within the solid electrolyte block 303 303 so stark, dass eine leitende Brücke (leitender Pfad) so strong that a conductive bridge (conductive path) 307 307 zwischen der ersten Elektrode between the first electrode 301 301 und der zweiten Elektrode and the second electrode 302 302 ausgebildet wird. is formed. Wenn die in When the in 3b 3b gezeigte Spannung über dem Festkörperelektrolytblock Voltage across the solid electrolyte block shown 303 303 abfällt (inverse Spannung verglichen zu der in (inverse voltage compared to that in 1a 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag + -Ionen aus dem Festkörperelektrolytblock voltage) shown, is set a redox reaction in gear, the Ag + ions from the solid electrolyte block 303 303 hinaus zur ersten Elektrode addition to the first electrode 301 301 treibt, an der diese zu Silber reduziert werden. drives where they are reduced to silver. Damit wird die Größe und die Anzahl silberreicher Cluster Thus, the size and the number of Ag rich clusters 308 308 innerhalb des Festkörperelektrolytblocks within the solid electrolyte block 303 303 verringert. reduced. Erfolgt dies lange genug, wird die leitende Brücke This is done long enough, the conductive bridge 307 307 gelöscht. deleted.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. In order to determine the current storage state of the CBRAM cell, a measuring current is passed through the CBRAM cell. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke The measuring current experiences a high resistance when no conductive bridge in the CBRAM cell 307 307 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke is formed, and experiences a low resistance when in the CBRAM cell a conductive bridge 307 307 ausgebildet ist. is trained. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt. A high resistance represents, for example, logic "0", whereas a low resistance represents logic "1", or vice versa. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen. Instead of a measuring current, a measuring voltage can be used.
  • Gemäß einer Ausführungsform der Erfindung können die Widerstandsänderungsspeicherzellen Phasenänderungsspeicherzellen sein, die Phasenänderungsmaterial aufweisen. According to one embodiment of the invention, the resistance change memory cells may be phase-change memory cells having the phase change material. Das Phasenänderungsmaterial kann zwischen wenigstens zwei Kristallisierungszuständen geschaltet werden (dh das Phasenänderungsmaterial kann wenigstens zwei Kristallisierungsgrade annehmen), wobei jeder Kristallisierungszustand einen Speicherzustand repräsentiert. The phase change material can be switched between at least two different crystallization states (ie, the phase change material may take at least two degrees of crystallization), wherein each crystallization state representing a memory state. Wenn die Anzahl möglicher Kristallisierungszustände zwei beträgt, wird der Kristallisierungszustand, der einen hohen Kristallisierungsgrad aufweist, auch als „kristalliner Zustand" bezeichnet, wohin gegen der Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist, auch als „amorpher Zustand" bezeichnet wird. If the number of possible crystallization states is two, the crystallization state having a high degree of crystallization, also referred to as "crystalline state", whereas is referred to the crystallization state having a low degree of crystallization, also called "amorphous state". Unterschiedliche Kristallisierungszustände können durch entsprechende unterschiedliche elektrische Eigenschaften voneinander unterschieden werden, insbesondere durch unterschiedliche Widerstände, die hierdurch impliziert werden. Different crystallization states can be distinguished by their differing electrical properties from one another, in particular by their different resistances are implied thereby. Beispielsweise hat ein Kristallisierungszustand, der einen hohen Kristallisierungsgrad (geordnete atomare Struktur) aufweist, im Allgemeinen einen niedrigeren Widerstand als ein Kristallisierungszustand, der einen niedrigen Kristallisierungsgrad aufweist (ungeordnete atomare Struktur). For example, a crystallization state having a high degree of crystallization (ordered atomic structure) generally has a lower resistance than a crystallization state having a low degree of crystallization (disordered atomic structure). Der Einfachheit halber soll im Folgenden angenommen werden, dass das Phasenänderungsmaterial zwei Kristallisierungszustände annehmen kann (einen „amorphen Zustand" und einen „kristallinen Zustand"). For simplicity, it shall be assumed in the following that the phase changing material can adopt two crystallization states (an "amorphous state" and a "crystalline state"). Jedoch sei erwähnt, dass auch zusätzliche Zwischenzustände verwendet werden können. However, it should be mentioned that additional intermediate states can be used.
  • Phasenänderungsspeicherzellen können vom amorphen Zustand in den kristallinen Zustand (und umgekehrt) überwechseln, wenn Temperaturschwankungen innerhalb des Phasenänderungsmaterials autreten. Phase change memory cells (and vice versa) from the amorphous state to the crystalline state change due to temperature changes within the phase change material autreten. Derartige Temperaturänderungen können auf unterschiedliche Art und Weisen hervorgerufen werden. Such temperature changes may be caused in different ways. Beispielsweise kann ein Strom durch das Phasenänderungsmaterial geleitet werden (oder eine Spannung kann an das Phasenänderungsmaterial angelegt werden). For example, a current can be passed through the phase changing material (or a voltage may be applied to the phase change material). Alternativ hierzu kann einem Widerstandsheizelement, das neben dem Phasenänderungsmaterial vorgesehen ist, ein Strom oder eine Spannung zugeführt werden. Alternatively, a current or a voltage may be a resistive heating element is provided adjacent to the phase change material to be supplied. Um den Speicherzustand einer Widerstandsänderungsspeicherzelle festzulegen, kann ein Messstrom durch das Phasenänderungsmaterial geleitet werden (oder eine Messspannung kann an das Phasenänderungsmaterial angelegt werden), womit der Widerstand der Widerstandsänderungsspeicherzelle, der den Speicherzustand der Speicherzelle repräsentiert, gemessen wird. To determine the memory state of a resistivity changing memory cell, a sensing current can be passed through the phase changing material (or a measuring voltage can be applied to the phase change material), whereby the resistance of the resistance change memory cell, which represents the memory state of the memory cell is measured.
  • 4 4 zeigt eine Querschnittsdarstellung einer beispielhaften Phasenänderungsspeicherzelle shows a cross-sectional representation of an exemplary phase-change memory cell 400 400 (Aktiv-In-Via-Typ). (Active-in-via type). Die Phasenänderungsspeicherzelle The phase change memory cell 400 400 weist eine erste Elektrode includes a first electrode 402 402 , Phasenänderungsmaterial , Phase change material 404 404 , eine zweite Elektrode , A second electrode 406 406 sowie isolierendes Material and insulating material 408 408 auf. on. Das Phasenänderungmaterial The phase change material 404 404 wird lateral durch das isolierende Material is laterally through the insulating material 408 408 eingeschlossen. locked in. Eine Auswahlvorrichtung (nicht gezeigt) wie beispielsweise ein Transistor, eine Diode oder eine andere aktive Vorrichtung kann mit der ersten Elektrode A selection device (not shown) such as a transistor, a diode or other active device may with the first electrode 402 402 oder der zweiten Elektrode or the second electrode 406 406 gekoppelt sein, um das Beaufschlagen des Phasenänderungsmaterials be coupled to the applying of the phase change material 404 404 mit Strom oder Spannung unter Verwendung der ersten Elektrode with current or voltage by using the first electrode 402 402 und/oder der zweiten Elektrode and / or the second electrode 406 406 zu steuern. to control. Um das Phasenänderungsmaterial To the phase change material 404 404 in den kristallinen Zustand zu überführen, kann das Phasenänderungsmaterial to convert to the crystalline state, the phase change material may 404 404 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials be supplied with a current pulse and / or a voltage pulse, wherein the pulse parameters are chosen such that the temperature of the phase change material 404 404 über die Phasenänderungsmaterial-Kristallisisierungstemparatur steigt, jedoch unterhalb der Phasenänderungsmaterial-Schmelztemperatur gehalten wird. rises above the phase change material Kristallisisierungstemparatur, but below the phase change material melting temperature. Wenn das Phasenänderungsmaterial If the phase change material 404 404 in den amorphen Zustand überführt werden soll, kann das Phasenänderungsmaterial is to be transferred to the amorphous state, the phase change material may 404 404 mit einem Strompuls und/oder einem Spannungspuls beaufschlagt werden, wobei die Pulsparameter so gewählt werden, dass die Temperatur des Phasenänderungsmaterials be supplied with a current pulse and / or a voltage pulse, wherein the pulse parameters are chosen such that the temperature of the phase change material 404 404 schnell über die Phasenänderungsmaterial-Schmelztemperatur steigt, wobei das Phasenänderungsmaterial rapidly rises above the phase change material melting temperature wherein the phase change material 404 404 anschließend schnell abgekühlt wird. is then rapidly cooled.
  • Das Phasenänderungsmaterial The phase change material 404 404 kann eine Vielzahl von Materialien enthalten. may contain a variety of materials. Gemäß einer Ausführungsform kann das Phasenänderungsmaterial According to one embodiment the phase change material may 404 404 eine Chalcogenidlegierung aufweisen (oder daraus bestehen), die eine oder mehrere Elemente aus der Gruppe VI des Periodensystems beinhaltet. have a chalcogenide alloy (or consist), which includes one or more elements from group VI of the periodic table. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial According to a further embodiment, the phase change material may 404 404 Chalcogenid-Verbundmaterial aufweisen oder daraus bestehen, wie beispielsweise GeSbTe, SbTe, GeTe oder AbInSbTe. have chalcogenide compound material or consist of, such as GeSbTe, SbTe, GeTe or AbInSbTe. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial According to a further embodiment, the phase change material may 404 404 ein chalgogenfreies Material aufweisen oder daraus bestehen, wie beispielsweise GeSb, GaSb, InSb, oder GeGaInSb. comprise a chalcogen free material or consist of, such as GeSb, GaSb, InSb, or GeGaInSb. Gemäß einer weiteren Ausführungsform kann das Phasenänderungsmaterial According to a further embodiment, the phase change material may 404 404 jedes geeignetes Material aufweisen oder daraus bestehen, das eines oder mehrere der Elemente Ge, Sb, Te, Ga, Bi, Pb, Sn, Si, P, O, As, In, Se, und S aufweist. comprise any suitable material or consist comprising one or more of the elements Ge, Sb, Te, Ga, Bi, Pb, Sn, Si, P, O, As, In, Se, and S.
  • Gemäß einer Ausführungsform der Erfindung weist zumindest eine der ersten Elektrode According to one embodiment of the invention, at least one of the first electrode 402 402 und der zweiten Elektrode and the second electrode 406 406 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W oder Mischungen oder Legierungen hieraus auf (oder bestehen hieraus). Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W or mixtures or alloys thereof (or consist thereof). Gemäß einer weiteren Ausführungsform weist zumindest eine der ersten Elektrode According to a further embodiment, at least one of the first electrode 402 402 und der zweiten Elektrode and the second electrode 406 406 Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W und zwei oder mehrere Elemente der Gruppe: B, C, N, O, Al, Si, P, S und/oder Mischungen und Legierungen hieraus auf (oder bestehen hieraus). Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W and two or more elements of the group: B, C, N, O, Al, Si, P, S and / or mixtures and alloys thereof (or consist thereof). Beispiele derartiger Materialien sind TiCN, TiAlN, TiSiN, W-Al 2 O 3 , und Cr-Al 2 O 3 . Examples of such materials are TiCN, TiAlN, TiSiN, W-Al 2 O 3, and Cr-Al 2 O 3.
  • 5 5 zeigt ein Blockdiagramm einer Speichervorrichtung shows a block diagram of a memory device 500 500 , die einen Schreibpulsgenerator That a write pulse generator 502 502 , eine Verteilungsschaltung A distribution circuit 504 504 , Phasenänderungsspeicherzellen , Phase change memory cells 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d (beispielsweise Phasenänderungsspeicherzellen (For example, phase change memory cells 400 400 wie in as in 4 4 gezeigt) und einen Leseverstärker shown) and a sense amplifier 508 508 aufweist. having. Gemäß einer Ausführungsform erzeugt der Schreibpulsgenerator According to one embodiment generates the write pulse generator 502 502 Strompulse oder Spannungspulse, die den Phasenänderungsspeicherzellen Current pulses or voltage pulses, the phase change memory cells to 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d mittels der Verteilungsschaltung by means of the distribution circuit 504 504 zugeführt werden, wodurch die Speicherzustände der Phasenänderungsspeicherzellen are fed, whereby the memory states of the phase change memory cells 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d programmiert werden. be programmed. Gemäß einer Ausführungsform weist die Verteilungsschaltung According to one embodiment, the distribution circuit 504 504 eine Mehrzahl von Transistoren auf, die den Phasenänderungspeicherzellen a plurality of transistors on, the phase change memory cells to 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d bzw. Heizelementen, die neben den Phasenänderungsspeicherzellen or heating elements which in addition to the phase change memory cells 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d vorgesehen sind, Gleichstrompulse oder Gleichspannungspulse zuführen. are provided, performing direct current pulses or direct voltage pulses.
  • Wie bereits angedeutet wurde, kann das Phasenänderungsmaterial der Phasenänderungsspeicherzellen As already indicated, the phase change material of phase change memory cells can 506a 506a , . 506b 506b , . 506c 506c , . 506d 506d von dem amorphen Zustand in den kristallinen Zustand (oder umgekehrt) überführt werden durch Ändern der Temperatur. are transferred by changing the temperature (or vice versa) from the amorphous state to the crystalline state. Allgemeiner kann das Phasenänderungsmaterial von einem ersten Kristallisierungsgrad in einen zweiten Kristallisierungsgrad überführt werden aufgrund einer Temperaturänderung. More generally, the phase change material may be transferred from a first degree of crystallization to a second degree of crystallization due to temperature change.
  • Beispielsweise kann der Bitwert „Null" dem ersten (niedrigen) Kristallisierungsgrad, und der Bitwert „1" dem zweiten (hohen) Kristallisierungsgrad zugewiesen werden. For example, the bit value "zero" to the first (low) degree of crystallization, and the bit value "1" to the second (high) degree of crystallization can be assigned. Da unterschiedliche Kristallisierungsgrade unterschiedliche elektrische Widerstände implizieren, ist der Leseverstärker Since different crystallization imply different electrical resistances, the sense amplifier 508 508 dazu im Stande, den Speicherzustand einer der Phasenänderungspeicherzellen to able the memory state of the phase change memory cells 506a 506a , . 506b 506b , . 506c 506c oder or 506d 506d in Abhängigkeit des Widerstands des Phasenänderungsmaterials zu ermitteln. to determine in dependence of the resistance of the phase change material.
  • Um hohe Speicherdichten zu erzielen, können die Phasenänderungsspeicherzellen To achieve high memory densities, the phase change memory cells 506a 506a , . 506b 506b , . 506c 506c und and 506d 506d zur Speicherung mehrerer Datenbits ausgelegt sein (dh das Phasenänderungsmaterial kann auf unterschiedliche Widerstandswerte programmiert werden). for storing multiple bits of data be designed (ie, the phase change material may be programmed to have different resistance values). Beispielsweise können, wenn eine Phasenänderungsspeicherzelle For example, when a phase change memory cell 506a 506a , . 506b 506b , . 506c 506c und and 506d 506d auf einen von drei möglichen Widerstandsleveln programmiert wird, 1.5 Datenbits pro Speicherzelle gespeichert werden. is programmed to one of three possible resistance levels, 1.5 bits of data are stored per memory cell. Wenn die Phasenänderungsspeicherzelle auf einen von vier möglichen Widerstandsleveln programmiert wird, können zwei Datenbits pro Speicherzelle gespeichert werden, und so weiter. If the phase change memory cell is programmed to one of four possible resistance levels, two bits of data per memory cell can be stored, and so on.
  • Die in In the 5 5 gezeigte Ausführungsform kann auf ähnliche Art und Weise auch auf andere Widerstandsänderungsspeicherelemente angewandt werden wie programmierbare Metallisierungszellen (PMCs), magnetorresistive Speicherzellen (beispielsweise MRAMs), organische Speicherzellen (beispielsweise ORAMs), oder Übergangsmetalloxid-Speicherzellen (TMOs). Embodiment shown may be applied in a similar fashion to other resistivity changing memory elements such as programmable metallization cells (PMCs), magnetorresistive memory cells (for example, MRAMs), organic memory cells (for example ORAMs), or transition metal oxide memory cell (TMOS).
  • Ein weiterer Typ von Widerstandsänderungsspeicherzellen, der zum Einsatz kommen kann, besteht darin, Kohlenstoff als Widerstandsänderungsmaterial einzusetzen. Another type of resistivity changing memory cells that can be used, is to use carbon as a resistance change material. Im Allgemeinem hat amorpher Kohlenstoff, der reich an sp 3 -hybridisiertem Kohlenstoff ist (dh tetraedisch gebundener Kohlenstoff) einen hohen Widerstand, wohin gegen amorpher Kohlenstoff, der reich an sp 2 -hybridisiertem Kohlenstoff ist (das heißt trigonal gebundener Kohlenstoff), einen niedrigen Widerstand. Generally, amorphous carbon that is rich in sp 3 -hybridized carbon (ie, tetrahedrally bonded carbon) has a high resistance, whereas amorphous carbon that is rich -hybridized of sp 2 carbon (i.e. trigonal bonded carbon), a low resistance , Dieser Widerstandsunterschied kann in Widerstandsänderungsspeicherzellen ausgenutzt werden. This resistance difference can be exploited in resistance change memory cells.
  • Gemäß einer Ausführungsform der Erfindung wird eine Kohlenstoffspeicherzelle auf ähnliche Art und Weise ausgebildet, wie oben im Zusammenhang mit den Phasenänderungsspeicherzellen beschrieben wurde. According to one embodiment of the invention, a carbon storage cell is formed in a similar manner as described above in connection with the phase change memory cells. Eine temperaturinduzierte Änderung zwischen einem sp 3 -reichen Zustand und einem sp 2 -reichen Zustand kann dazu genutzt werden, den Widerstand von amorphem Kohlenstoffmaterial zu ändern. A temperature-induced change between a sp 3 -rich state and a sp 2 -rich state can be used to change the resistance of amorphous carbon material. Diese variierenden Widerstände können genutzt werden, um unterschiedliche Speicherzustände zu darzustellen. These varying resistors can be used to represent different memory states. Beispielsweise kann ein sp 3 -reicher Zustand (Hochwiderstandszustand) "Null" repräsentieren, und ein sp 2 -reicher Zustand (Niedrigwiderstandszustand) "Eins" repräsentieren. For example, "zero" represent an sp 3 -rich state (high resistance state), and an sp 2 -rich state (low resistance state) representing "one". Zwischenwiderstandszustände können dazu genutzt werden, mehrere Bits darzustellen, wie oben beschrieben wurde. Between resistance states can be used to represent multiple bits, as described above.
  • Bei diesem Kohlenstoffspeicherzellentyp verursacht die Anwendung einer ersten Temperatur im Allgemeinem einen Übergang, der sp 3 -reichen amorphen Kohlenstoff in sp 2 -reichen amorphen Kohlenstoff überführt. In this carbon type memory cells, the application of a first temperature in general causes a change of the sp 3 -rich amorphous carbon in sp 2 -rich amorphous carbon converted. Dieser Übergang kann durch die Anwendung einer zweiten Temperatur, die typischerweise höher ist als die erste Temperatur, rückgängig gemacht werden. This transition can be reversed by the application of a second temperature which is typically higher than the first temperature. Wie oben erwähnt wurde, können diese Temperaturen beispielsweise durch Beaufschlagen des Kohlenstoffmaterials mit einem Strompuls und/oder einem Spannungspuls erzeugt werden. As mentioned above, these temperatures can be produced for example by subjecting the carbon material to a current pulse and / or a voltage pulse. Alternativ können die Temperaturen unter Einsatz eines Widerstandsheizelements, das neben dem Kohlenstoffmaterial vorgesehen ist, erzeugt werden. Alternatively, the temperatures can be produced using a resistive heating element that is provided adjacent to the carbon material.
  • Eine weitere Möglichkeit, Widerstandsänderungen in amorphem Kohlenstoff zum Speichern von Information zu nutzen, ist das Feldstärken-induzierte Ausbilden eines leitenden Pfades in einem isolierenden amorphen Kohlenstofffilm. Another way to utilize resistance changes in amorphous carbon for storing information, the field strength induced formation of a conductive path in an insulative amorphous carbon film. Beispielsweise kann das Anwenden eines Spannungspulses oder Strompulses das Ausbilden eines leitenden sp 2 -Filaments in isolierendem, sp 3 -reichem amorphem Kohlenstoff bewirken. For example, applying a voltage pulse or the current pulse, the formation of a conductive sp 2 filament in insulating effect sp 3 -rich amorphous carbon. Die Funktionsweise dieses Widerstandskohlenstoffspeichertyps ist in den The operation of this resistance carbon memory is in the 6A 6A und and 6B 6B gezeigt. shown.
  • 6A 6A zeigt eine Kohlenstoffspeicherzelle shows a carbon storage cell 600 600 , die einen Topkontakt , Includes a top contact 602 602 , eine Kohlenstoffspeicherschicht A carbon storage layer 604 604 mit isolierendem amorphem Kohlenstoffmaterial, das reich an sp 3 -hybridiesierten Kohlenstoffatomen ist, und einen Bottomkontakt an insulating amorphous carbon material, which is rich in sp 3 -hybridiesierten carbon atoms, and a bottom contact 606 606 aufweist. having. Wie in As in 6B 6B gezeigt ist, kann mittels eines Stroms (oder einer Spannung), der durch die Kohlenstoffspeicherschicht is shown, by means of a current (or voltage) obtained by the carbon storage layer 604 604 geleitet wird, ein sp 2 -Filament is passed, an sp 2 filament 650 650 in der sp 3- reichen Kohlenstoffspeicherschicht in the sp 3 carbon-rich memory layer 604 604 ausgebildet werden, womit der Widerstand der Speicherzelle geändert wird. whereby the resistance of the memory cell is changed to be formed. Das Anwenden eines Strompulses (oder Spannungspulses) mit hoher Energie (oder mit umgekehrter Polarität) kann das sp 2 -Filament Applying a current pulse (or voltage pulse) of high energy (or reversed polarity), the sp 2 filament can 650 650 zerstören, womit der Widerstand der Kohlenstoffspeicherschicht destroy, whereby the resistance of the carbon storage layer 604 604 erhöht wird. is increased. Wie oben diskutiert wurde, können die Änderungen des Widerstands den Kohlenstoffspeicherschicht As discussed above, the changes in the resistance to the carbon storage layer 604 604 dazu benutzt werden, Information zu speichern, wobei beispielsweise ein Hochwiderstandszustand „Null", und ein Niedrigwiderstandszustand „Eins" repräsentiert. be used to store information, which represents, for example, a high-resistance state "zero", and a low-resistance state "one". Zusätzlich können in einigen Ausführungsformen Zwischengrade der Filamentausbildung oder das Ausbilden mehrerer Filamente in sp 3 -reichen Kohlenstofffilmen genutzt werden, um mehrere variierende Widerstandslevel bereit zu stellen, womit in einer Kohlenstoffspeicherzelle mehrere Informationsbits speicherbar sind. In addition, 3 -rich carbon films can be used in some embodiments, intermediate degrees of filament or forming a plurality of filaments in sp, to provide a plurality of varying resistance levels, which multiple bits of information can be stored in a carbon storage cell. In einigen Ausführungsformen können alternierend sp 3 -reiche Kohlenstoffschichten und sp 2 -reiche Kohlenstoffschichten zum Einsatz kommen, wobei die sp 3 -reichen Schichten das Ausbilden leitender Filamente anregen, so dass die Stromstärken und/oder Spannungsstärken, die zum Schreiben eines Werts in diesen Kohlenstoffspeichertyp zum Einsatz kommen, reduziert werden können. In some embodiments, alternating sp 3 -rich carbon layers and sp can 2 -rich carbon layers are used, wherein the sp 3 -rich layers stimulate the formation of conductive filaments, so that the amperage and / or voltage levels that for writing a value to this type of carbon memory are used can be reduced.
  • Die Widerstandsänderungsspeicherzellen wie beispielsweise die Phasenänderungsspeicherzellen und die Kohlenstoffspeicherzellen, die vorangehend beschrieben wurden, können mit einem Transistor, einer Diode oder einem anderen aktiven Element zum Auswählen der Speicherzelle versehen sein. The change in resistance memory cells such as phase change memory cells and the carbon storage cells that have been previously described, may be provided with a transistor, a diode, or another active element for selecting the memory cell. 7A 7A zeigt eine schematische Darstellung einer derartigen Speicherzelle, die ein Widerstandsänderungsspeicherelement benutzt. shows a schematic representation of such a memory cell, which uses a resistivity changing memory element. Die Speicherzelle The memory cell 700 700 weist einen Auswahltransistor has a selection transistor 702 702 und ein Widerstandsänderungsspeicherelement and a resistance change memory element 704 704 auf. on. Der Auswahltransistor The selection transistor 702 702 weist einen Source-Abschnitt has a source section 706 706 , der mit einer Bitleitung Coupled to a bit line 708 708 verbunden ist, einen Drainabschnitt is connected to a drain portion 710 710 , der mit dem Speicherelement Connected to the storage element 704 704 verbunden ist, und einen Gateabschnitt is connected, and a gate portion 712 712 , der mit einer Wortleitung Provided with a word line 714 714 verbunden ist, auf. is connected to. Das Widerstandsänderungsspeicherelement The resistance change memory element 704 704 ist weiterhin mit einer gemeinsamen Leitung is further connected to a common line 716 716 verbunden, die geerdet oder mit einer anderen Schaltung verbunden sein kann, wie beispielsweise einer Schaltung (nicht gezeigt) zum Bestimmen des Widerstands der Speicherzelle connected, which may be grounded or connected to other circuitry, such as a circuit (not shown) for determining the resistance of the memory cell 700 700 , was bei Lesevorgängen zum Einsatz kommen kann. , Which can be used in read operations. Alternativ kann in einigen Konfigurationen eine Schaltung (nicht gezeigt) zum Ermitteln des Zustands der Speicherzellen Alternatively, in some configurations, a circuit (not shown) for determining the state of the memory cells 700 700 während des Lesevorgangs mit der Bitleitung during the read operation to the bit line 708 708 verbunden sein. be connected.
  • Wenn in die Speicherzelle If the memory cell 700 700 beschrieben werden soll, wird die Wortleitung will be described, the word line is 714 714 zum Auswählen der Speicherzelle for selecting the memory cell 700 700 genutzt, und das Widerstandsänderungsspeicherelement used, and the resistance change memory element 704 704 wird mit einem Strompuls (oder Spannungspuls) unter Verwendung der Bitleitung is supplied with a current pulse (or voltage pulse) using the bit line 708 708 beaufschlagt, womit der Widerstand des Widerstandsänderungsspeicherelements applied, whereby the resistance of the resistance change memory element 704 704 geändert wird. will be changed. Auf ähnliche Art und Weise wird, wenn aus der Speicherzelle In a similar manner, if from the memory cell 700 700 gelesen wird, die Wortleitung is read, the word line 714 714 dazu genutzt, die Zelle used to the cell 700 700 auszuwählen, und die Bitleitung select, and the bit line 708 708 wird dazu genutzt, das Widerstandsänderungsspeicherelement is used to the resistance change memory element 704 704 mit einer Lesespannung oder einem Lesestrom zu beaufschlagen, um den Widerstand des Widerstandsänderungsspeicherelements to apply a read voltage or a read current to the resistance of the resistance change memory element 704 704 zu messen. to eat.
  • Die Speicherzelle The memory cell 700 700 kann als 1T1J-Zelle bezeichnet werden, da sie einen Transistor und einen Speicherübergang (das Widerstandsänderungsspeicherelement can be referred to as 1T1J cell because they (a transistor and a memory junction, the resistance change memory element 704 704 ) nutzt. ) uses. Typischerweise weist eine Speichervorrichtung ein Array auf, das eine Vielzahl derartiger Zellen aufweist. Typically, a memory device to an array comprising a plurality of such cells. Anstelle einer 1T1J-Speicherzelle können andere Konfigurationen zum Einsatz kommen. Instead of a memory cell 1T1J other configurations may be used. Beispielsweise ist in For example, in 7B 7B ein alternativer Aufbau einer 1T1J-Speicherzelle an alternative construction of memory cell 1T1J 750 750 gezeigt, in dem ein Auswahltransistor shown, in which a selection transistor 752 752 und ein Widerstandänderungsspeicherelement and a resistance change memory element 754 754 auf andere Art und Weise angeordnet sind, verglichen zu dem in are arranged on different way compared to the in 7A 7A gezeigten Aufbau. Structure shown. In diesem alternativem Aufbau ist das Widerstandsänderungsspeicherelement In this alternative structure, the resistance change memory element 754 754 mit einer Bitleitung to a bit line 558 558 sowie mit einem Source-Abschnitt as well as a source section 756 756 des Auswahltransistors the selection transistor 752 752 verbunden. connected. Ein Drainabschnitt A drain section 760 760 des Auswahltransistors the selection transistor 752 752 ist mit einer gemeinsamen Leitung is connected to a common line 766 766 verbunden, die geerdet oder mit einer anderen Schaltung (nicht gezeigt) verbunden sein kann, wie oben diskutiert wurde. connected, which may be grounded or connected to other circuitry (not shown), as discussed above. Ein Gateabschnitt A gate section 762 762 des Auswahltransistors the selection transistor 752 752 wird mittels einer Wortleitung by means of a word line 764 764 gesteuert. controlled.
  • 8 8th zeigt ein Verfahren shows a method 800 800 zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung. for fabricating an integrated circuit according to an embodiment of the invention.
  • Bei at 802 802 wird eine erste Isolationsschicht mit einer Mehrzahl von Kontaktelementen ausgebildet, wobei sich jedes Kontaktelement von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht erstreckt. a first insulating layer having a plurality of contact elements is formed, wherein each contact element extends from the top of the first insulating layer to the bottom of the first insulation layer. Bei at 804 804 wird eine zweite Isolationsschicht auf der ersten Isolationsschicht ausgebildet, wobei das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht verschieden ist. a second insulation layer on the first insulating layer is formed, wherein the material of the first insulating layer from the material of the second insulation layer is different. Bei at 806 806 werden innerhalb der zweiten Isolationsschicht Trenches oberhalb der Kontaktelemente ausgebildet, wobei die Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der ersten Isolationsschicht ätzt. are formed within the second insulating layer above the trench contact elements, wherein the trenches are formed using an etching substance which etches the material of the second insulating layer selectively with respect to the material of the first insulation layer. Bei at 808 808 werden die Trenches mit Widerstandsänderungsmaterial gefüllt. the trenches are filled with resistance change material.
  • 9 9 zeigt ein Verfahren shows a method 900 900 zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung. for fabricating an integrated circuit according to an embodiment of the invention.
  • Bei at 902 902 wird eine Kontaktelementanordnung ausgebildet. a contact element assembly is formed. Bei at 904 904 wird eine erste Isolationsschicht mit einer Mehrzahl von ersten Trenches auf der Kontaktelementanordnung ausgebildet, wobei jeder erste Trench von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht reicht und oberhalb eines Kontaktelements angeordnet ist. a first insulating layer having a plurality of first trenches is formed on the contact element assembly, each first trench extends from the top of the first insulating layer to the bottom of the first insulating layer and located above a contact element. Bei at 906 906 wird eine zweite Isolationsschicht auf der ersten Isolationsschicht ausgebildet, wobei das Material der ersten Isolationsschicht vom Material der zweiten Isolationsschicht verschieden ist. a second insulation layer on the first insulating layer is formed, wherein the material of the first insulating layer from the material of the second insulation layer is different. Bei at 908 908 werden zweite Trenches innerhalb der zweiten Isolationsschicht ausgebildet, wobei jeder zweite Trench oberhalb eines ersten Trenchs ausgebildet ist, wobei die zweiten Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der ersten Isolationsschicht ätzt. second trenches are formed within the second insulating layer, each second trench is formed above a first trenches, said second trenches are formed using an etching substance which etches the material of the second insulating layer selectively with respect to the material of the first insulation layer. Bei at 910 910 werden die ersten Trenches und die zweiten Trenches mit Widerstandsänderungsmaterial gefüllt. the first trenches and the second trenches are filled with resistance change material.
  • In der folgenden Beschreibung soll unter Bezugnahme auf The following description is with reference to 11 11 bis to 14 14 ein Verfahren zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung erläutert werden. a method of manufacturing an integrated circuit according to an embodiment of the invention will be explained.
  • 11 11 zeigt ein Herstellungsstadium A, das erhalten wurde, nachdem eine erste Isolationsschicht shows a manufacturing stage A, which was obtained after a first insulation layer 1100 1100 auf einer Kontaktschicht on a contact layer 1102 1102 ausgebildet wurde. was formed. Die erste Isolationsschicht The first insulation layer 1100 1100 weist eine Mehrzahl von Kontaktelementen includes a plurality of contact elements 1104 1104 auf, wobei jedes Kontaktelement , wherein each contact element 1104 1104 von der Oberseite from the top 1106 1106 der ersten Isolationsschicht the first insulation layer 1100 1100 zur Unterseite to the bottom 1108 1108 der ersten Isolationsschicht the first insulation layer 1100 1100 reicht. enough. Die Kontaktschicht The contact layer 1102 1102 weist eine Mehrzahl von Kontakten includes a plurality of contacts 1110 1110 auf, die gegeneinander isoliert sind und mit Auswahlvorrichtungen wie Dioden, Feldeffekttransistoren, Bipolartransistoren, und dergleichen verbunden sind, wobei jeder Kontakt which are insulated from one another and are connected to selection devices such as diodes, field effect transistors, bipolar transistors, and the like, each contact 1110 1110 unterhalb eines Kontaktelements below a contact element 1104 1104 angeordnet ist. is arranged. Die Kontaktschicht The contact layer 1102 1102 kann beispielsweise aus Oxid bestehen, die Kontakte may consist for example of oxide, the contacts 1110 1110 können beispielsweise Wolfram aufweisen oder daraus bestehen, die erste Isolationsschicht can for example comprise or consist of tungsten, the first insulation layer 1100 1100 kann beispielsweise Siliziumnitrid aufweisen oder daraus bestehen, und die Kontaktelemente can for example comprise or consist of silicon nitride, and the contact elements 1104 1104 können beispielsweise TiN, TiSiN, TiAlN, TaAlN, TaSiN, WN, SiC, oder dergleichen aufweisen oder daraus bestehen. for example, TiN, TiSiN, TiAlN, TaAlN, TaSiN, WN, SiC, or the like or consist thereof. Die Kontaktelemente The contact elements 1104 1104 können innerhalb der ersten Isolationsschicht can within the first insulating layer 1100 1100 wie folgt ausgebildet werden: Unter Verwendung eines Doppelstrukturierungslithographieprozesses, einer Kombination aus Lithographieprozess und Spacerprozess, eines Porenprozesses, oder dergleichen werden kleine Trenches innerhalb der ersten Isolationsschicht Using a double patterning lithography process, a combination of lithography process and Spacerprozess, a pore-like process are small trenches within the first insulating layer, or: as follows are formed 1100 1100 ausgebildet. educated. Dann wird das Kontaktmaterial (das als Heizmaterial angesehen werden kann) in die Trenches gefüllt. Then, the contact material (which may be considered as fuel) filled in the trenches. Anschließend wird ein CMP-Prozess (chemisch-mechanischer Polierprozess) ausgeführt, bis die Oberseite Then, a CMP process (chemical mechanical polishing process) is carried out until the top surface 1106 1106 der ersten Isolationsschicht the first insulation layer 1100 1100 frei liegt. is exposed.
  • 12 12 zeigt ein Herstellungsstadium B, das erhalten wird, nachdem eine zweite Isolationsschicht shows a manufacturing stage B, which is obtained after a second insulation layer 1200 1200 auf der ersten Isolationsschicht on the first insulation layer 1100 1100 ausgebildet wurde, wobei das Material der ersten Isolationsschicht has been formed, the material of the first insulation layer 1100 1100 von dem Material der zweiten Isolationsschicht of the material of the second insulating layer 1200 1200 verschieden ist. is different. Beispielsweise kann die erste Isolationsschicht For example, the first insulation layer 1100 1100 eine Nitridschicht, und die zweite Isolationsschicht a nitride layer, and the second insulating layer 1200 1200 eine Oxidschicht sein; be an oxide layer; die erste Isolationsschicht the first insulation layer 1100 1100 kann beispielsweise eine Siliziumnitridschicht, und die zweite Isolationsschicht For example, a silicon nitride layer, and the second insulating layer 1200 1200 beispielsweise eine Siliziumoxidschicht sein. for example, be a silicon oxide layer. Weiterhin wurden Trenches Furthermore, trenches were 1202 1202 (Linienmuster, unterbrochenes Linienmuster, oder Inselmuster) innerhalb der zweiten Isolationsschicht (Line pattern, which is interrupted line pattern or isolated pattern) within the second insulating layer 1200 1200 ausgebildet, beispielsweise unter Verwendung eines Lithographieprozesses. formed, for example, using a lithography process. Die Trenches the trenches 1202 1202 wurden ausgebildet unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht were formed by using an etchant which the material of the second insulating layer 1200 1200 selektiv gegenüber dem Material der ersten Isolationsschicht selective to the material of the first insulation layer 1100 1100 ätzt. etched. Aufgrund des selektiven Ätzprozesses kann ein genauer Ätzstopp auf der Oberseite Due to the selective etching process can etch an accurate on top 1106 1106 der ersten Isolationsschicht the first insulation layer 1100 1100 erzielt werden. be achieved. Der akkurate Ätzstopp stellt sicher, dass reproduzierbare elektrische Eigenschaften beim Übergang zwischen den Kontaktelementen The accurate etch stop ensures reproducible electrical properties at the transition between the contact elements 1104 1104 und dem Widerstandsänderungsmaterial and the resistance change material 1300 1300 , das in die Trenches That in the trenches 1202 1202 zu füllen ist, wie in is to be filled, as in 13 13 gezeigt, sichergestellt sind. are shown secured. Weiterhin wurden Seitenwandspacer Furthermore, sidewall spacer were 1204 1204 innerhalb der Trenches within the trenches 1202 1202 ausgebildet, die die Seitenwände der Trenches formed, the side walls of the trenches 1202 1202 bedecken, um das Widerstandsänderungsmaterial cover to the resistance change material 1300 1300 (hier: Phasenänderungsmaterial) abzudecken bzw. einzuschließen. (In this phase change material) cover or enclose. Das Material der Seitenwandspacer The material of the sidewall 1204 1204 kann das gleiche Material wie das der ersten Isolationsschicht may be the same material as the first insulating layer 1100 1100 , beispielsweise Siliziumnitrid, sein. Such as silicon nitride, be. Das Ausbilden der Seitenwandspacer The forming of the sidewall 1204 1204 kann beispielsweise ein getimetes Zurückätzen einer abgeschiedenen Spacerschicht beinhalten, um eine gute Kontrolle der Oberflächentopographie sicherzustellen. may include, for example, a getimetes etching back a deposited spacer, to ensure a good control of the surface topography. Auch kann ein Oxidnitridierungsprozess ausgeführt werden, um die Seitenwandspacer A Oxidnitridierungsprozess can be performed to determine the sidewall 1204 1204 herzustellen. manufacture. Wenn ein Oxidnitridierungsprozess ausgeführt wird, um die Seitenwandspacer When a Oxidnitridierungsprozess is executed to the sidewall 1204 1204 herzustellen, ist kein zusätzliches Rückätzen notwendig, um die Bodenkontakte zu öffnen, dh um die Oberseiten der Kontaktelemente to manufacture, no additional etching back necessary to open the bottom contacts, ie, to the upper sides of the contact elements 1104 1104 freizulegen. expose. Die Dicke d1 der Seitenwandspacer The thickness d1 of the sidewall 1204 1204 kann beispielsweise zwischen 1 nm bis 20 nm, 3 nm bis 15 nm oder 5 nm bis 10 nm betragen. may for example be between 1 nm to 20 nm, be 3 nm to 15 nm or 5 nm to 10 nm.
  • 13 13 zeigt ein Herstellungsstadium C, das erhalten wurde, nachdem die Trenches shows a manufacturing stage C, which was obtained after the trenches 1202 1202 mit Widerstandsänderungsmaterial with resistance change material 1300 1300 gefüllt wurden, beispielsweise GST (GeSbTe) wie GST:N, GST:SiO2, GeSb:SiN, GeSb:SiO2, GeSb, usw., und nachdem ein Planarisierungsprozess unter Verwendung eines CMP-Prozesses ausgeführt wurde. were filled, for example, GST (GeSbTe) as GST: N, GST: SiO2, GeSb: SiN, GeSb: SiO2, GeSb, etc., and after a planarization process has been performed using a CMP process. Weiterhin wurden eine Topelektrodenschicht Furthermore, a Topelektrodenschicht were 1302 1302 und eine Bitleitungsschicht and a bit line 1304 1304 abgeschieden. deposited. Das Material der Bitleitungsschicht The material of the bit line 1304 1304 kann beispielsweise W, TiN, AlCu, und dergleichen, aufweisen bzw. daraus bestehen. example, W, TiN, AlCu, and the like, comprise or consist thereof.
  • 14 14 zeigt ein Herstellungsstadium D, das erhalten wurde, nachdem die Bitleitung shows a manufacturing stage D, which was obtained after the bit line 1304 1304 in Bitleitungen in bit lines 1400 1400 strukturiert wurde, indem Trenches was structured by trenches 1402 1402 innerhalb der Bitleitungsschicht within the bit line 1304 1304 ausgebildet wurden, beispielsweise unter Verwendung eines reaktiven Ionen-Ätzprozesses. were formed, for example, using a reactive ion etching process. Das Ausbilden der Trenches The formation of the trenches 1402 1402 innerhalb der Bitleitungsschicht within the bit line 1304 1304 kann beispielsweise ausgeführt werden unter Verwendung der Topelektrodenschicht can for example be carried out using the Topelektrodenschicht 1302 1302 als Ätzstoppschicht. as an etch stop. Die Topelektrodenschicht the Topelektrodenschicht 1302 1302 kann strukturiert werden unter Verwendung der strukturierten Bitleitungsschicht can be patterned using the patterned bit line 1304 1304 (dh der Bitleitungen (Ie the bit lines 1400 1400 ) als Topelektrodenschicht-Strukturierungsmaske. ) As Topelektrodenschicht-patterning mask. Weiterhin wurde eine Abdeckschicht Further, a covering layer 1404 1404 auf den Bitleitungen on the bit lines 1400 1400 abgeschieden. deposited. Das Material der Abdeckschicht The material of the cover layer 1404 1404 kann das gleiche Material wie das der ersten Isolationsschicht may be the same material as the first insulating layer 1100 1100 und der Seitenwandspacer and the sidewall 1204 1204 aufweisen. respectively. Das Strukturieren der Topelektrodenschicht The patterning of the Topelektrodenschicht 1302 1302 kann beispielsweise ausgeführt werden, nachdem die Abdeckschicht for example, can be performed after the cover 1404 1404 abgeschieden wurde, wobei Teile der Abdeckschicht was deposited with portions of the cover layer 1404 1404 , die die Seitenwände der Bitleitungen That the sidewalls of the bit lines 1400 1400 bedecken (Bitleitungsseitenwandspacer cover (Bitleitungsseitenwandspacer 1408 1408 ), als Teil der Topelektrodenschicht-Strukturierungsmaske während des Strukturierens der Topelektrodenschicht ), As part of the Topelektrodenschicht-patterning mask during the patterning of the Topelektrodenschicht 1302 1302 dienen. serve. Daher kann in Abhängigkeit der Dicke der Bitleitungsseitenwandspacer Therefore, depending on the thickness of the Bitleitungsseitenwandspacer 1408 1408 ein Abstand d zwischen zwei benachbarten Topelektroden a distance d between two adjacent top electrodes 1406 1406 um d1 reduziert werden, wobei d1 die Dicke der Bitleitungsseitenwandspacer be reduced by d1, where d1 is the thickness of the Bitleitungsseitenwandspacer 1408 1408 ist. is. Damit können die Breite der Trenches This allows the width of the trenches 1402 1402 zwischen den Bitleitungen between the bit lines 1400 1400 sowie die Dicken d1 der Seitenwandspacer, die die Seitenwände der Bitleitungen as well as the thickness d1 of the sidewall, the sidewalls of the bit lines 1400 1400 bedecken, so gewählt werden, dass der Abstand d zwischen zwei benachbarten Seitenwandspacern (dh zwischen zwei benachbarten Topelektroden cover, are chosen so that the distance d (between two adjacent sidewall spacers that between two adjacent top electrodes 1406 1406 ) geringer als 1F ist, obwohl die kleinste Featuregröße der Strukturiermasken (Lithographiemasken) nicht kleiner als 1F sein muss. is) less than 1F, although the smallest feature size of the Strukturiermasken (lithography masks) must be not less than 1F. Die Breite d' jedes Trenches zwischen zwei benachbarten Bitleitungen kann beispielsweise 1F gewählt werden. The width d 'of each trench between two adjacent bit lines can be selected for example 1F. Dieselben Abmessungen können auch gewählt werden, was die Trenches The same dimensions can also be chosen, what the Trenches 1202 1202 und die Seitenwandspacer and the sidewall 1204 1204 anbelangt, dh der in concerned, ie in 12 12 gezeigte Abstand d kann geringer als 1F sein, wohingegen der Abstand d', der in Distance d shown may be less than 1F, whereas the distance d ', which in 12 12 gezeigt ist, 1F sein kann. shown, 1F can be. Die Trenches the trenches 1402 1402 können dann mit Isolationsmaterial, beispielsweise Oxid oder einem Niedrig-k-Dielektrikum („low k") gefüllt werden. Ein Effekt des Reduzierens des Abstands d unterhalb von 1F ist, dass es weniger wahrscheinlich ist, dass das Widerstandsänderungsmaterial can with insulating material, for example oxide or a low-k dielectric ( "low k") are then filled. One effect of reducing the distance d below 1F, that it is less likely that the change in resistance material 1300 1300 unbeabsichtigt der Ätzchemie ausgesetzt wird, die zum Strukturieren der Topelektrodenschicht is inadvertently exposed to the etch chemistry that for patterning the Topelektrodenschicht 1302 1302 verwendet wird, wenn eine Fehlausrichtung der Bitleitungstrenches is used when a misalignment of the Bitleitungstrenches 1402 1402 relativ zu den Widerstandsänderungsmaterialtrenches relative to the resistance change material Trenches 1202 1202 auftritt. occurs. Dies vermeidet negative Auswirkungen (beispielsweise Ätzschäden) auf das Widerstandsänderungsmaterial This avoids adverse effects (such as etching damage) to the resistance change material 1300 1300 wie beispielsweise Änderungen dessen elektrischer oder geometrischer Eigenschaften, womit die Reproduzierbarkeit der integrierten Schaltung erhöht wird. such as changes in the electric or geometric properties, whereby the reproducibility of the integrated circuit is increased.
  • 14 14 zeigt den Fall, bei dem Bitleitungsmaterial/Topelektrodenmaterial strukturiert worden ist. shows the case has been patterned in the bit-line / Topelektrodenmaterial. Für bestimmte Bitleitungsmaterialien wie beispielsweise Kupfer gibt es alternative Vorgehensweisen, um die Bitleitungen/Topelektroden auszubilden: For certain Bitleitungsmaterialien such as copper, there are alternative ways to form the bit lines / top electrodes:
    Ausgehend von Starting from 12 12 werden die Trenches are the trenches 1202 1202 mit Widerstandsänderungsmaterial with resistance change material 1300 1300 gefüllt. filled. Dann wird eine Ätzbarrierenschicht Then, an etch barrier is 1500 1500 auf der so erhaltenen Struktur abgeschieden, wobei eine Isolationsschicht (beispielsweise Oxidschicht) deposited on the structure thus obtained, wherein an insulating layer (e.g. oxide layer) 1502 1502 auf der Ätzbarrierenschicht on the etching barrier 1500 1500 abgeschieden wird, womit das in is deposited, so that in 15 15 gezeigte Herstellungsstadium E erreicht ist. Production stage shown E is reached. Die Ätzbarrierenschicht the etching barrier 1500 1500 kann beispielsweise SiN, nblok, SiC, SiCNH, oder dergleichen aufweisen oder daraus bestehen, und kann Dicken zwischen 1 nm und 50 nm, wünschenswerterweise zwischen 5 nm und 20 nm, aufweisen. may, for example SiN, nblok, SiC, SiCNH, or the like, or consist of, and may thicknesses between 1 nm and 50 nm, desirably between 5 nm and 20 nm. Dann werden Trenches oberhalb der Trenches Then trenches are above the trenches 1202 1202 in der Isolationsschicht in the insulating layer 1502 1502 ausgebildet, wobei der Trenchausbildungsprozess akkurat auf der Ätzbarrierenschicht formed, the trench formation process accurately on the etch barrier layer 1500 1500 stoppt (die Strukturiersubstanz ätzt selektiv Material der Isolationsschicht stops (the Strukturiersubstanz selectively etches material of the insulating layer 1502 1502 gegenüber dem Material der Ätzbarrierenschicht compared to the material of the etch barrier layer 1500 1500 ). ). Dann wird die Ätzbarrierenschicht Then the etch barrier layer 1500 1500 geöffnet unter Verwendung einer anderen Ätzsubstanz, womit die Oberseite des Widerstandsänderungsmaterials opened using a different etchant, whereby the upper surface of the resistance change material, 1300 1300 freigelegt wird. is exposed. Die Trenches werden dann mit leitendem Material The trenches are then filled with conductive material 1600 1600 gefüllt (beispielsweise TaN oder Kupfer), womit das in filled (for example, TaN or copper), with which the in 16 16 gezeigte Herstellungsstadium F erreicht wird. F manufacturing stage shown is achieved.
  • In der folgenden Beschreibung soll unter Bezugnahme auf The following description is with reference to 17 17 bis to 19 19 ein Verfahren zum Herstellen einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung erläutert werden. a method of manufacturing an integrated circuit according to an embodiment of the invention will be explained.
  • 17 17 zeigt ein Herstellungsstadium G, das erhalten wurde, nachdem eine erste Isolationsschicht shows a manufacturing stage G, which has been obtained after a first insulation layer 1700 1700 auf einer Kontaktschicht on a contact layer 1702 1702 ausgebildet wurde. was formed. Die Kontaktschicht The contact layer 1702 1702 weist eine Mehrzahl von Kontakten includes a plurality of contacts 1706 1706 auf, die gegeneinander mittels einem Isoliermaterial on, against each other by means of an insulating material 1708 1708 isoliert sind, beispielsweise Oxid. are isolated, for example, oxide. Der obere Abschnitt jedes Kontakts The upper portion of each contact 1706 1706 beinhaltet ein Kontaktelement includes a contact member 1710 1710 ("Heizelement"), das auch einfach ein Teil des Kontakts ( "Heater"), which is also simply a part of the contact 1706 1706 sein kann. can be. Die erste Isolationsschicht The first insulation layer 1700 1700 weist eine Mehrzahl von ersten Trenches includes a plurality of first trenches 1704 1704 auf, wobei sich jeder erste Trench , wherein each first trench 1704 1704 von der Oberseite der ersten Isolationsschicht from the top of the first insulation layer 1700 1700 zur Unterseite der ersten Isolationsschicht the underside of the first insulating layer 1700 1700 erstreckt, und oberhalb eines Kontaktelements extends, and above a contact element 1710 1710 angeordnet ist. is arranged.
  • 18 18 zeigt ein Herstellungsstadium H, das erhalten wurde, nachdem eine zweite Isolationsschicht shows a manufacturing stage H, obtained after a second insulation layer 1800 1800 auf der ersten Isolationsschicht on the first insulation layer 1700 1700 abgeschieden wurde, wobei das Material der ersten Isolationsschicht was deposited, the material of the first insulation layer 1700 1700 verschieden ist von dem Material der zweiten Isolationsschicht is different from the material of the second insulating layer 1800 1800 . , Weiterhin wurden Trenches Furthermore, trenches were 1802 1802 innerhalb der zweiten Isolationsschicht within the second insulating layer 1800 1800 ausgebildet, wobei jeder zweite Trench formed, each second trench 1802 1802 oberhalb eines ersten Trenchs above a first trench 1704 1704 angeordnet ist, wobei die zweiten Trenches is arranged, wherein the second trenches 1802 1802 ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht are formed using an etching substance, the material of the second insulating layer 1800 1800 selektiv gegenüber dem Material der ersten Isolationsschicht selective to the material of the first insulation layer 1700 1700 ätzt (akkurater Ätzstopp auf der zweiten Isolationsschicht etching (more accurately etch stop on the second insulating layer 1800 1800 ). ). Das Ausbilden der zweiten Trenches The formation of the second trenches 1800 1800 entfernt auch Material der zweiten Isolationsschicht also removes material of the second insulating layer 1800 1800 , das in die ersten Trenches That in the first trenches 1704 1704 gefüllt wurde. has been filled. Auch wurden Seitenwandspacer Also sidewall were 1804 1804 ausgebildet, die die Seitenwände der zweiten Trenches formed that the side walls of the second trenches 1800 1800 bedecken. cover. Die Seitenwandspacer the sidewall 1804 1804 können beispielsweise ausgebildet werden unter Verwendung einer dünnen Spacerschicht, gefolgt von einem Spacerätzprozess, oder unter Verwendung eines Oxidnitridierungsprozesses (die Porengestalt der ersten Isolationsschicht can be formed, for example, using a thin spacer layer, followed by a Spacerätzprozess, or using a Oxidnitridierungsprozesses (the pore shape of the first insulating layer 1700 1700 wird nicht gestört). is not disturbed). Im zweiten Fall kann auch die Oberseite der zweiten Isolationsschicht In the second case, the top of the second insulating layer can 1800 1800 mit Seitenwandspacermaterial bedeckt werden. are covered with Seitenwandspacermaterial.
  • 19 19 zeigt ein Herstellungsstadium I, das erhalten wurde, nachdem die ersten Trenches shows a manufacturing stage I, which was obtained after the first trenches 1704 1704 und die zweiten Trenches and the second trenches 1802 1802 mit Widerstandsänderungsmaterial gefüllt wurden. were filled with resistance change material. Weiterhin wurden die im Zusammenhang mit Furthermore, were with the related 13 13 und and 14 14 beschriebenen Schritte ausgeführt. Steps performed.
  • Auf diese Art und Weise stellen Ausführungsformen der Erfindung Strukturierprozesse von Widerstandsänderungsmaterial und von Topelektrodenmaterial bereit, die Ätzschäden vermeiden (hohe Reproduzierbarkeit der elektrischen Eigenschaften des Widerstandsänderungsmaterials). In this manner, embodiments of the invention Strukturierprozesse of resistance change material and Topelektrodenmaterial ready to avoid etching damage (high reproducibility of the electrical characteristics of the resistance change material). Weiterhin ermöglichen es Ausführungsformen der Erfindung, gleichzeitig das Widerstandsänderungsmaterial einzukapseln (beispielsweise durch SiN-Material), womit auch die elektrischen Eigenschaften des Speicherelements verbessert werden (beispielsweise tritt keine oder eine geringere Verschlechterung der elektrischen Eigenschaften während des Back-End-Of-Line-Prozesses (BEOL) auf). Further, it allow embodiments of the invention, simultaneously encapsulate the resistance change material (for example, SiN) material, thus the electrical properties of the memory element can be improved (occurs, for example no or less deterioration of the electrical properties during the Back-End-Of-Line Process (BEOL) on). Weiterhin ermöglichen Ausführungsformen der Erfindung einen selbstjustierten Strukturierprozess der Topelektrodenschicht. Further embodiments of the invention allow a self-aligned patterning process of Topelektrodenschicht. Weiterhin ermöglichen Ausführungsformen der Erfindung ein Füllen von GST (GeSbTe) Material mit niedrigem Aspektverhältnis in Leitungen („Line Fill"). Further embodiments of the invention enable filling of GST (GeSbTe) material having a low aspect ratio in lines ( "Line Fill").
  • Im Gegensatz hierzu zeigt In contrast, shows 10 10 eine Phasenänderungsspeicherzelle a phase change memory cell 1000 1000 , bei der Probleme auftreten können, da lediglich ein Isolationsmaterial Can occur when problems because only an insulating material 1002 1002 das Widerstandsänderungsmaterial the resistance change material 1004 1004 und das Kontaktelement and the contact element 1006 1006 umgibt, was Probleme aufgrund von Überätzen verursacht, wenn der Trench zur Aufnahme des Widerstandsänderungsmaterials surrounds, causing problems due to over-etching when the trench for receiving the resistance-change material 1004 1004 ausgebildet wird (keine Reproduzierbarkeit der Geometrie und der elektrischen Eigenschaften beim Übergang zwischen dem Kontaktelement is formed (no reproducibility of the geometry and electrical properties at the transition between the contact element 1006 1006 und dem Widerstandsänderungsmaterial and the resistance change material 1004 1004 ). ).
  • Wie in As in 20A 20A und and 20B 20B gezeigt ist, können Ausführungsformen der erfindungsgemäßen integrierten Schaltungen in Modulen zum Einsatz kommen. is shown, embodiments of the integrated circuits according to the invention can be used in modules. In In 20A 20A ist ein Speichermodul is a memory module 2000 2000 gezeigt, das ein oder meherere integrierte Schaltungen shown, the one or meherere integrated circuits 2004 2004 aufweist, die auf einem Substrat having, on a substrate 2002 2002 angeordnet sind. are arranged. Jede integrierte Schaltung Each integrated circuit 2004 2004 kann mehrere Speicherzellen beinhalten. may include a plurality of memory cells. Das Speichermodul The memory module 2000 2000 kann auch ein oder mehrere elektronische Vorrichtungen may also include one or more electronic devices 2006 2006 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, die mit Speichervorrichtung(en) eines Moduls kombiniert werden können, beispielsweise den integrierten Schaltungen have, include the storage, processing circuits, control circuits, address circuits, bus circuits, or other circuits or electronic devices, with the storage device (s) can be combined of a module, such as the integrated circuits 2004 2004 . , Weiterhin kann das Speichermodul Further, the memory module 2000 2000 eine Mehrzahl elektrischer Verbindungen a plurality of electrical connections 2008 2008 aufweisen, die eingesetzt werden können, um das Speichermodul include that can be used to the memory module 2000 2000 mit anderen elektronischen Komponenten, beispielsweise anderen Modulen, zu verbinden. To connect to other electronic components, for example other modules.
  • Wie in As in 20B 20B gezeigt ist, können diese Module stapelbar ausgestaltet sein, um einen Stapel As shown, these modules can be designed stackable to form a stack 2050 2050 auszubilden. train. Beispielsweise kann ein stapelbares Speichermodul For example, a stackable memory module 2052 2052 ein oder mehrere integrierte Schaltungen one or more integrated circuits 2056 2056 enthalten, die auf einem stapelbaren Substrat contain, on a substrate stackable 2054 2054 angeordnet sind. are arranged. Jede integrierte Schaltung Each integrated circuit 2056 2056 kann mehrere Speicherzellen enthalten. may include a plurality of memory cells. Das stapelbare Speichermodul The stackable memory module 2052 2052 kann auch ein oder mehrere elektronische Vorrichtungen may also include one or more electronic devices 2058 2058 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, und die mit Speichervorrichtungen eines Moduls kombiniert werden können, beispielsweise mit den integrierten Schaltungen have, include the storage, processing circuits, control circuits, address circuits, bus circuits, or other circuits or electronic devices, and which can be combined with storage devices of a module, for example with the integrated circuits 2056 2056 . , Elektrische Verbindungen electrical connections 2060 2060 werden dazu benutzt, um das stapelbare Speichermodul be used to the stackable memory module 2052 2052 mit anderen Modulen innerhalb des Stapels with other modules in the stack 2050 2050 zu verbinden. connect to. Andere Module des Stapels Other modules of the stack 2050 2050 können zusätzliche stapelbare Speichermodule sein, die dem oben beschriebenen stapelbaren Speichermodul may be additional stackable memory modules to the stackable memory module described above 2052 2052 ähneln, oder andere Typen stapelbarer Module sein, beispielsweise stapelbare Verarbeitungsmodule, Kommunikationsmodule, oder Module, die elektronische Komponenten enthalten. be similar to, or other types of stackable modules, for example stackable processing modules, communications modules, or modules containing electronic components.
  • Im Rahmen der Erfindung beinhalten die Begriffe „Koppeln" und „Verbinden" sowohl direktes als auch indirektes Verbinden und Koppeln. In the present invention, the terms "coupling" and both direct and indirect connection and coupling "Connect" include.

Claims (25)

  1. Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Speicherzellen, wobei das Verfahren aufweist: – Ausbilden einer ersten Isolationsschicht mit einer Mehrzahl von Kontaktelementen, wobei sich jedes Kontaktelement von der Oberseite der ersten Isolationsschicht zu der Unterseite der ersten Isolationsschicht erstreckt, – Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, wobei sich das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht unterscheidet, – Ausbilden von Trenches innerhalb der zweiten Isolationsschicht oberhalb der Kontaktelemente, wobei die Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der ersten Isolationsschicht ätzt, und – Füllen der Trenches mit Widerstandsänderungsmaterial. A method of fabricating an integrated circuit having a plurality of memory cells, the method comprising: - forming a first insulation layer having a plurality of contact elements wherein each contact element extends from the top of the first insulating layer to the underside of the first insulating layer, - forming a second insulating layer on the first insulating layer, wherein the material of the first insulating layer from the material of the second insulation layer is different, - forming trenches in the second insulating layer above the contact elements, the trenches are formed using an etchant that selectively the material of the second insulating layer compared with the material of the first insulation layer etched, and - filling the trenches with resistance change material.
  2. Verfahren nach Anspruch 1, wobei die erste Isolationsschicht eine Nitridschicht, und die zweite Isolationsschicht eine Oxidschicht ist. The method of claim 1, wherein the first insulation layer, a nitride layer, and the second insulating layer is an oxide layer.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei innerhalb der Trenches Seitenwandspacer ausgebildet werden, bevor die Trenches mit Widerstandsänderungsmaterial gefüllt werden. A method according to any one of claims 1 or 2, wherein formed within the trench sidewall before the trenches are filled with resistance change material.
  4. Verfahren nach Anspruch 3, wobei die Seitenwandspacer Nitrid aufweisen oder hieraus bestehen. The method of claim 3, wherein the sidewall nitride comprise or consist.
  5. Verfahren nach Anspruch 4, wobei die Seitenwandspacer ausgebildet werden unter Verwendung einer Nitridierung der Seitenwände der Trenches. The method of claim 4, wherein the sidewall spacers are formed using a nitridation of the sidewalls of the trenches.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Speicherzellen Phasenänderungsspeicherzellen sind, und wobei das Widerstandsänderungsmaterial Phasenänderungsmaterial ist. Method according to one of claims 1 to 5, wherein said memory cells are phase change memory cells, and wherein the resistance change material is phase change material.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei auf der zweiten Isolationsschicht eine Topelektrodenschicht ausgebildet wird, und wobei auf der Elektrodenschicht eine Bitleitungsschicht ausgebildet wird. Method according to one of claims 1 to 6, wherein a Topelektrodenschicht is formed on the second insulating layer, and wherein a bit line is formed on the electrode layer.
  8. Verfahren nach Anspruch 7, wobei die Bitleitungsschicht in Bitleitungen strukturiert wird, indem innerhalb der Bitleitungsschicht Trenches ausgebildet werden. The method of claim 7, wherein the bit line is patterned into bit lines by forming within the bit line trenches.
  9. Verfahren nach Anspruch 8, wobei das Ausbilden der Trenches innerhalb der Bitleitungsschicht ausgeführt wird unter Verwendung der Topelektrodenschicht als Ätzstoppschicht. The method of claim 8, wherein the forming of the trenches is performed within the bit line using the Topelektrodenschicht as an etch stop.
  10. Verfahren nach einem der Ansprüche 8 bis 9, wobei die Topelektrodenschicht strukturiert wird unter Verwendung der strukturierten Bitleitungsschicht als Topelektrodenschicht-Strukturierungsmaske. Method according to one of claims 8 to 9, wherein the Topelektrodenschicht is patterned using the patterned bit line as Topelektrodenschicht-patterning mask.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei eine Einkapselungsschicht auf den Bitleitungen abgeschieden wird. Method according to one of claims 8 to 10, wherein an encapsulant is deposited on the bit lines.
  12. Verfahren nach Anspruch 11, wobei das Strukturieren der Topelektrodenschicht ausgeführt wird, nachdem die Einkapselungsschicht ausgebildet wurde, wobei die Teile der Einkapselungsschicht, die die Seitenwände der Bitleitungen bedecken, als Teil der Topelektrodenschicht-Strukturiermaske beim Strukturieren der Topelektrodenschicht verwendet werden. The method of claim 11, wherein the patterning of the Topelektrodenschicht is performed after the encapsulating layer has been formed, the portions of the encapsulation layer, which cover the sidewalls of the bit lines can be used as part of the Topelektrodenschicht-Strukturiermaske in patterning the Topelektrodenschicht.
  13. Verfahren nach einem der Ansprüche 1 bis 7, – wobei auf der zweiten Isolationsschicht eine Ätzstoppschicht ausgebildet wird, – wobei eine dritte Isolationsschicht auf der Ätzstoppschicht ausgebildet wird, – wobei Trenches innerhalb der dritten Isolationsschicht ausgebildet werden, die sich zur Oberseite der Ätzstoppschicht hin erstrecken, unter Verwendung einer ersten Ätzsubstanz, wobei jeder Trench oberhalb eines Trenchs, der mit Widerstandsänderungsmaterial gefüllt ist, ausgebildet wird, – Öffnen der Teile der Ätzstoppschicht, die oberhalb der mit Widerstandsänderungsmaterial gefüllten Trenches angeordnet sind unter Verwendung einer zweiter Ätzsubstanz, und – Auffüllen der so erhaltenen Trenches mit Bitleitungsmaterial. A method according to any one of claims 1 to 7, - wherein an etch stop layer on the second insulating layer is formed, - wherein a third insulating layer on the etch stop layer is formed, - wherein trenches are formed within the third insulating layer, extending to the top of the etch stop layer out , using a first etchant, wherein each trench above a trench, which is filled with change in resistance material, is formed - opening the portions of the etch stop layer disposed above the filled resistance change material trenches using a second etching substance, and - filling up the thus obtained trenches with bit-line.
  14. Verfahren nach Anspruch 13, wobei das Bitleitungsmaterial Kupfer ist. The method of claim 13, wherein the bit-line material is copper.
  15. Verfahren zum Herstellen einer integrierten Schaltung, die eine Mehrzahl von Speicherzellen aufweist, wobei das Verfahren aufweist: – Ausbilden einer Kontaktelementanordnung, – Ausbilden einer ersten Isolationsschicht, die eine Mehrzahl von ersten Trenches aufweist, auf der Kontaktelementanordnung, wobei sich jeder erste Trench von der Oberseite der ersten Isolationsschicht zur Unterseite der ersten Isolationsschicht hin erstreckt, und oberhalb eines Kontaktelements angeordnet ist, – Ausbilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, wobei das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht verschieden ist, – Ausbilden von zweiten Trenches innerhalb der zweiten Isolationsschicht, wobei jeder zweite Trench oberhalb eines ersten Trenchs angeordnet ist, wobei die zweiten Trenches ausgebildet werden unter Verwendung einer Ätzsubstanz, die das Material der zweiten Isolationsschicht selektiv gegenüber dem Material der er A method of fabricating an integrated circuit having a plurality of memory cells, the method comprising: - forming a contact element assembly, - forming a first insulation layer comprising a plurality of first trenches on the contact element array, each first trench from the upper surface the first insulating layer to the bottom of the first insulation layer extends towards, and is disposed above a contact element, - forming a second insulation layer on the first insulating layer, the material of the first insulation layer of the material of the second insulating layer is different, - forming second trenches within the second insulating layer, each second trench is arranged above a first trenches, said second trenches are formed using an etching substance, the material of the second insulating layer selectively with respect to the material of which it sten Isolationsschicht ätzt, und – Auffüllen der ersten Trenches und der zweiten Trenches mit Widerstandsänderungsmaterial. sten insulation layer etched, and - filling the first trenches and the second trenches with resistance change material.
  16. Verfahren nach Anspruch 15, wobei die zweiten Trenches breiter als die ersten Trenches sind. The method of claim 15, wherein the second trenches are wider than the first trench.
  17. Verfahren nach einem der Ansprüche 15 bis 16, wobei vor dem Auffüllen der ersten Trenches und der zweiten Trenches mit Widerstandsänderungsmaterial die Seitenwände der zweiten Trenches mit Seitenwandspacern bedeckt sind. Method according to one of claims 15 to 16, wherein prior to filling the first trenches and the second trenches with resistance change material, the side walls of the second trenches are covered with sidewall spacers.
  18. Verfahren nach Anspruch 17, wobei die Seitenwandspacer ausgebildet werden unter Verwendung einer Nitridierung der Seitenwände der zweiten Trenches. The method of claim 17, wherein the sidewall spacers are formed using a nitridation of the sidewalls of the second trenches.
  19. Verfahren zum Herstellen einer integrierten Schaltung mit einer Mehrzahl von Speicherzellen, wobei das Verfahren aufweist: – Ausbilden einer ersten Isolationsschicht, die eine Mehrzahl von Widerstandsänderungsspeicherelementen aufweist, wobei sich jedes Widerstandsänderungsspeicherelement von der Oberseite der ersten Isolationsschicht ausgehend in die erste Isolationsschicht hinein erstreckt, – Ausbilden einer Topelektrodenschicht auf der ersten Isolationsschicht, – Ausbilden eines Bitleitungsmusters auf der Topelektrodenschicht, – Strukturieren der Topelektrodenschicht unter Verwendung des Bitleitungsmusters als Topelektrodenschicht-Strukturierungsmaske, wobei das Strukturieren der Topelektrodenschicht ausgeführt wird, nachdem eine Abdeckschicht auf wenigstens einem Teil der Bitleitungen abgeschieden wurde, wobei die Teile der Abdeckschicht, die die Seitenwände der Bitleitungen bedecken, als Teil der Topelektrodenschicht-Strukturierungsmaske beim Strukturieren der Topelekt A method of fabricating an integrated circuit having a plurality of memory cells, the method comprising: - forming a first insulating layer having a plurality of resistance change memory elements, wherein each resistivity changing memory element, starting extends from the top of the first insulation layer in the first insulating layer, - forming a Topelektrodenschicht on the first insulating layer, - forming a Bitleitungsmusters on the Topelektrodenschicht, - patterning the Topelektrodenschicht using the Bitleitungsmusters as Topelektrodenschicht-patterning mask, wherein patterning the Topelektrodenschicht is performed after a covering layer on at least part of the bit lines has been deposited, the parts of the covering layer covering the sidewalls of the bit lines, as part of the Topelektrodenschicht-patterning mask during the patterning of the Topelekt rodenschicht verwendet werden. clear layer can be used.
  20. Integrierte Schaltung mit einer Mehrzahl von Speicherzellen, wobei jede Speicherzelle aufweist: – eine erste Isolationsschicht mit einem Kontaktelement, das sich von der Oberseite der ersten Isolationsschicht zu der Unterseite der ersten Isolationsschicht hin erstreckt, – eine zweite Isolationsschicht, die auf der ersten Isolationsschicht vorgesehen ist, wobei die zweite Isolationsschicht ein Widerstandsänderungselement aufweist, das sich von der Oberseite der zweiten Isolationsschicht zu der Unterseite der zweiten Isolationsschicht erstreckt, und das oberhalb des Kontaktelements angeordnet ist, – wobei das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht verschieden ist. Integrated circuit comprising a plurality of memory cells, each memory cell comprising: - a first insulating layer having a contact element which extends from the top of the first insulating layer to the underside of the first insulating layer through, - a second insulation layer which is provided on the first insulating layer wherein the second insulating layer has a resistance changing element which extends from the top of the second insulation layer to the bottom of the second insulation layer, and that is arranged above the contact element, - wherein the material of the first insulating layer from the material of the second insulation layer is different.
  21. Integrierte Schaltung nach Anspruch 20, wobei die erste Isolationsschicht eine Nitridschicht, und die zweite Isolationsschicht eine Oxidschicht ist. The integrated circuit of claim 20, wherein the first insulation layer, a nitride layer, and the second insulating layer is an oxide layer.
  22. Integrierte Schaltung mit einer Mehrzahl von Speicherzellen, wobei jede Speicherzelle aufweist: – ein Kontaktelement, – eine erste Isolationsschicht, die auf dem Kontaktelement vorgesehen ist, und die einen ersten Trench aufweist, der sich von der Oberseite der ersten Isolationsschicht zu der Unterseite der ersten Isolationsschicht erstreckt, wobei der erste Trench oberhalb des Kontaktelements angeordnet ist, – eine zweite Isolationsschicht, die auf der ersten Isolationsschicht vorgesehen ist, wobei die zweite Isolationsschicht einen zweiten Trench aufweist, der oberhalb des ersten Trenchs angeordnet ist, wobei der zweite Trench breiter als der erste Trench ist, und wobei sich der zweite Trench von der Oberseite der zweiten Isolationsschicht zu der Unterseite der zweiten Isolationsschicht erstreckt, – wobei sich das Material der ersten Isolationsschicht von dem Material der zweiten Isolationsschicht unterscheidet, und – wobei der erste Trench und der zweite Trench mit Widerst having a first insulating layer which is provided on the contact member, and a first trench extending from the top of the first insulating layer to the underside of the first insulating layer - a contact element,: - integrated circuit having a plurality of memory cells, each memory cell comprises extends, wherein the first trench is arranged above the contact element, - a second insulation layer which is provided on the first insulating layer, said second insulating layer having a second trench which is disposed above the first trench, said second trench wider than the first is trench and said second trench from the top of the second insulation layer extends to the underside of the second insulating layer, - wherein the material of the first insulation layer differs from the material of the second insulating layer, and - wherein the first trench and the second trench with Resistor andsänderungsmaterial gefüllt sind. andsänderungsmaterial are filled.
  23. Integrierte Schaltung nach Anspruch 22, wobei die erste Isolationsschicht eine Nitridschicht, und die zweite Isolationsschicht eine Oxidschicht ist. The integrated circuit of claim 22, wherein the first insulation layer, a nitride layer, and the second insulating layer is an oxide layer.
  24. Integrierte Schaltung nach Anspruch 23, wobei die erste Isolationsschicht eine Siliziumnitridschicht, und wobei die zweite Isolationsschicht eine Siliziumoxidschicht ist. The integrated circuit of claim 23, wherein the first insulation layer a silicon nitride layer, and wherein the second insulation layer is a silicon oxide layer.
  25. Integrierte Schaltung nach einem der Ansprüche 22 bis 24, wobei die Breite des zweiten Trenchs in etwa 1F beträgt. Integrated circuit according to one of claims 22 to 24, wherein the width of the second trench is about 1F.
DE200710058456 2007-12-05 2007-12-05 Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer Ceased DE102007058456A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710058456 DE102007058456A1 (en) 2007-12-05 2007-12-05 Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710058456 DE102007058456A1 (en) 2007-12-05 2007-12-05 Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer

Publications (1)

Publication Number Publication Date
DE102007058456A1 true DE102007058456A1 (en) 2009-06-10

Family

ID=40621055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710058456 Ceased DE102007058456A1 (en) 2007-12-05 2007-12-05 Method for manufacturing integrated circuit, involves forming insulation layer with multiple contact elements, where another insulation layer is formed on former insulation layer

Country Status (1)

Country Link
DE (1) DE102007058456A1 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231530A1 (en) * 2002-02-20 2003-12-18 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
DE10351017A1 (en) * 2002-11-01 2004-05-19 Samsung Electronics Co., Ltd., Suwon Phase changeable memory cell includes top electrode whose tip extends towards vertical portion of bottom electrode, and phase changeable memory layer pattern between top and bottom electrodes
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
DE102004056973A1 (en) * 2004-11-25 2006-06-01 Infineon Technologies Ag Method for producing and integrating solid body electrolyte memory cells comprises depositing a lower electrode material on a silicon substrate, structuring the lower electrode material and further processing
US20060138467A1 (en) * 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
US20070158634A1 (en) * 2002-09-13 2007-07-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing shrinking of memory cell
US20070230237A1 (en) * 2006-03-02 2007-10-04 Schwerin Ulrike G Phase change memory fabricated using self-aligned processing
US20070230238A1 (en) * 2006-03-02 2007-10-04 Schwerin Ulrike G Phase change memory fabricated using self-aligned processing
US20070243659A1 (en) * 2006-04-12 2007-10-18 Samsung Electronics Co., Ltd. Phase-changeable memory device and method of manufacturing the same
DE102006023609A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides
DE60222373T2 (en) * 2002-02-20 2008-06-12 Ovonyx Inc., Rochester Hills Sublithographic contact structure, phase change memory cell with optimized heating structure as well as their method of preparation

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US20030231530A1 (en) * 2002-02-20 2003-12-18 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
DE60222373T2 (en) * 2002-02-20 2008-06-12 Ovonyx Inc., Rochester Hills Sublithographic contact structure, phase change memory cell with optimized heating structure as well as their method of preparation
US20070158634A1 (en) * 2002-09-13 2007-07-12 Renesas Technology Corp. Non-volatile semiconductor memory device allowing shrinking of memory cell
DE10351017A1 (en) * 2002-11-01 2004-05-19 Samsung Electronics Co., Ltd., Suwon Phase changeable memory cell includes top electrode whose tip extends towards vertical portion of bottom electrode, and phase changeable memory layer pattern between top and bottom electrodes
DE102004056973A1 (en) * 2004-11-25 2006-06-01 Infineon Technologies Ag Method for producing and integrating solid body electrolyte memory cells comprises depositing a lower electrode material on a silicon substrate, structuring the lower electrode material and further processing
US20060138467A1 (en) * 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
US20070230237A1 (en) * 2006-03-02 2007-10-04 Schwerin Ulrike G Phase change memory fabricated using self-aligned processing
US20070230238A1 (en) * 2006-03-02 2007-10-04 Schwerin Ulrike G Phase change memory fabricated using self-aligned processing
US20070243659A1 (en) * 2006-04-12 2007-10-18 Samsung Electronics Co., Ltd. Phase-changeable memory device and method of manufacturing the same
DE102006023609A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides

Similar Documents

Publication Publication Date Title
US8143612B2 (en) Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7473574B2 (en) Memory element with improved contacts
DE69931494T2 (en) Universal storage element and programming process
CN100583484C (en) Manufacturing method for pipe-shaped electrode phase change memory
KR101127720B1 (en) Nonvolatile semiconductor memory device
JP4332881B2 (en) The solid electrolyte switching device and fpga using the same, a memory device, and manufacturing method of the solid electrolyte switching device
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
CN101924062B (en) Memory device and method for manufacturing an integrated circuit device
US7910911B2 (en) Phase change memory with tapered heater
US7456421B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7923713B2 (en) High density chalcogenide memory cells
US7514334B2 (en) Thin film plate phase change RAM circuit and manufacturing method
US7514288B2 (en) Manufacturing methods for thin film fuse phase change ram
US7351992B2 (en) Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7321130B2 (en) Thin film fuse phase change RAM and manufacturing method
US20050158950A1 (en) Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US20080304312A1 (en) Resistance memory with tungsten compound and manufacturing
US7423300B2 (en) Single-mask phase change memory element
US7608503B2 (en) Side wall active pin memory and manufacturing method
US20110044098A1 (en) Nonvolatile Memory Cells Having Phase Changeable Patterns Therein for Data Storage
US7534647B2 (en) Damascene phase change RAM and manufacturing method
CN100463209C (en) Phase change memory element with vacuum jacket
CN1967897B (en) A pipe shaped phase change memory forming method
US7407829B2 (en) Electrically programmable memory element with improved contacts
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
8131 Rejection
R003 Refusal decision now final

Effective date: 20110322