DE102007041926B4 - Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation - Google Patents

Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation Download PDF

Info

Publication number
DE102007041926B4
DE102007041926B4 DE102007041926A DE102007041926A DE102007041926B4 DE 102007041926 B4 DE102007041926 B4 DE 102007041926B4 DE 102007041926 A DE102007041926 A DE 102007041926A DE 102007041926 A DE102007041926 A DE 102007041926A DE 102007041926 B4 DE102007041926 B4 DE 102007041926B4
Authority
DE
Germany
Prior art keywords
electrically insulating
substrate
insulating mass
electrical
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007041926A
Other languages
German (de)
Other versions
DE102007041926A1 (en
Inventor
Axel Kaltenbacher
Dr. Kaspar Michael
Dr. Schimetta Gernot
Dr. Schwarzbauer Herbert
Karl Weidner
Robert Weinke
Jörg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102007041926A priority Critical patent/DE102007041926B4/en
Publication of DE102007041926A1 publication Critical patent/DE102007041926A1/en
Application granted granted Critical
Publication of DE102007041926B4 publication Critical patent/DE102007041926B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur elektrischen Isolierung mindestens eines ungehäusten elektronischen Bauelements (1) mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unterseite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung, mit den Schritten – Befestigen und/oder elektrisches Kontaktieren der Anschlussfläche (7) auf der Unterseite (5) mit jeweils einer, der Anschlussfläche (7) gegenüberliegenden, Anschlussfläche (9) auf einem vorstrukturierten Substrat (11), – Erzeugen einer strukturierten Verkapselung des elektronischen Bauelements (1) mittels Ausbildens einer elektrisch isolierenden Masse (13) zwischen der das elektronische Bauelement (1) tragenden Seite des Substrats (11) und einem Formwerkzeug (15), wobei durch das Formwerkzeug (15) in der elektrisch isolierenden Masse (13), auf deren Oberseite, Gräben erzeugt werden, und – Erzeugen von in den Gräben eingeebneten Leiterbahnen (27). Ein planares elektrisches Kontaktieren gemäß der WO 03/30247 A2 wird dadurch erheblich vereinfacht, dass keine dünne Folie auflaminiert und danach darin keine Öffnungen erzeugt werden müssen. Die vorliegende Erfindung eignet sich für Hochleistungsbauelemente, insbesondere für den Hochspannungsbereich größer 1000 V.The invention relates to a method for the electrical insulation of at least one unhoused electronic component (1) with at least one connection surface (7) for fastening and / or for electrical contacting, each arranged on an upper side (3) and / or an underside (5) the steps - fastening and / or electrical contacting of the connection area (7) on the underside (5) with in each case one connection area (9) opposite the connection area (7) on a pre-structured substrate (11), - generating a structured encapsulation of the electronic Component (1) by forming an electrically insulating mass (13) between the side of the substrate (11) carrying the electronic component (1) and a molding tool (15), the molding tool (15) in the electrically insulating mass (13) , on the upper side of which trenches are produced, and - generation of conductor tracks (27) leveled in the trenches. A planar electrical contact according to WO 03/30247 A2 is considerably simplified in that no thin film is laminated on and no openings have to be created in it afterwards. The present invention is suitable for high-performance components, in particular for the high-voltage range greater than 1000 V.

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß Hauptanspruch.The present invention relates to a method according to the main claim.

Bei der elektrischen Isolierung von einem oder mehreren ungehäusten Chips und/oder passiven Bauelementen, insbesondere in der Leistungselektronik, werden herkömmlicher Weise DCB-Keramiken („direct copper bonding”) als Substrat verwendet. Bei der Erzeugung einer DCB-Keramik werden auf Ober- und Unterseite einer Keramik Kupferbleche aufgelegt und bei ca. 1040°C mit dieser formschlüssig verbunden. Anschließend wird zumindest eine der beiden Kupferseiten nasschemisch strukturiert. Ein bekannter Hersteller derartiger Keramiken heißt „Curamik”.In the electrical insulation of one or more unhoused chips and / or passive components, in particular in power electronics, DCB ceramics ("direct copper bonding") are conventionally used as the substrate. During the production of a DCB ceramic, copper sheets are placed on the top and bottom of a ceramic and are connected to it form-fittingly at approx. 1040 ° C. Subsequently, at least one of the two copper sides is structured wet-chemically. A well-known manufacturer of such ceramics is called "Curamik".

Die Bauelemente sind mit ihrer Rückseite flächig auf der DCB-Keramik-Substratplatte aufgelötet. Das Kontaktieren kann mittels Dickdrahtbonden und Silikonverguss oder alternativ mittels eines sogenannten planaren Kontaktierens gemäß der WO 03/030247 A2 ausgeführt werden. Im Unterschied zum Dickdrahtbonden erfolgt ein planares Kontaktieren durch Auflaminieren einer Isolationsfolie auf das elektronische Bauelement, Öffnen von Kontaktfenstern insbesondere mittels Laserablation und Erzeugen der planaren Verbindung mittels einer, insbesondere galvanisch abgeschiedenen Metallisierung. Bei einem Aufbau gemäß dem planaren Kontaktieren werden einerseits Substrate isoliert und andererseits auf der Isolierung eine weitere Leiterbahnebene aufgebaut. Auf herkömmliche Weise werden Folien auflaminiert und darauf durch sequentielle Prozesse wie Sputtern, Fototechnik und Galvanik Leiterbahnen aufgebaut.The components are soldered with their back surface on the DCB ceramic substrate plate. The contacting can be done by means of thick wire bonding and silicone casting or alternatively by means of a so-called planar contacting according to the WO 03/030247 A2 be executed. In contrast to the thick wire bonding, a planar contacting takes place by laminating an insulation film onto the electronic component, opening contact windows, in particular by means of laser ablation, and producing the planar connection by means of a, in particular galvanically deposited, metallization. In a structure according to the planar contacting substrates are isolated on the one hand and on the other hand, a further interconnect level is built on the insulation. In a conventional manner, films are laminated on and constructed by sequential processes such as sputtering, photographic technology and electroplating tracks.

Die WO 03/030247 A2 offenbart ein Verfahren zum Kontaktieren elektrischer Kontaktflächen eines Substrats und eine Vorrichtung aus einem Substrat mittels elektrischer Kontaktflächen. Bei dem Verfahren zum Kontaktieren elektrischer Kontaktflächen auf einer Oberfläche eines Substrats wird eine Folie aus Polyimid- oder Epoxidbasis unter Vakuum auf die Oberfläche auflaminiert, so dass die Folie die Oberfläche mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet, jede zu kontaktierende Kontaktfläche auf der Oberfläche wird durch Öffnen jeweiliger Fenster in der Folie freigelegt, und jede freigelegte Kontaktfläche wird mit einer Schicht aus Metall flächig kontaktiert. Das Verfahren dient insbesondere zur großflächigen Kontaktierung von Leistungshalbleiterchips, die eine hohe Stromdichte erfordern.The WO 03/030247 A2 discloses a method for contacting electrical contact surfaces of a substrate and a device from a substrate by means of electrical contact surfaces. In the method of contacting electrical contact surfaces on a surface of a substrate, a film of polyimide or epoxy is vacuum-laminated to the surface so that the film covers and adheres the surface to the contact surfaces, adhering to each contact surface to be contacted The surface is exposed by opening respective windows in the foil, and each exposed contact surface is contacted flat with a layer of metal. The method is used in particular for the large-area contacting of power semiconductor chips, which require a high current density.

Die US 2006/0192290 A1 offenbart ein Verbindungsverfahren für Leistungshalbleiter mit einer Schicht elektrisch isolierenden Materials, das der Kontur der Oberfläche gebildet aus Bauelement und Substrat folgt.The US 2006/0192290 A1 discloses a bonding method for power semiconductors having a layer of electrically insulating material following the contour of the surface formed of the device and the substrate.

Die US 2003/0132530 A1 offenbart eine Halbleitervorrichtung, bei der Wärme von beiden Seiten eines Halbleiterchips freigesetzt wird, wobei dieser in einem Pressharz zwischen zwei elektrisch leitenden Elementen eingeschlossen ist.The US 2003/0132530 A1 discloses a semiconductor device in which heat is released from both sides of a semiconductor chip, which is enclosed in a molding resin between two electrically conductive elements.

Es ist Aufgabe der vorliegenden Erfindung eine kostengünstige elektrische Isolierung beziehungsweise eine einfache elektrische Kontaktierung mindestens eines ungehäusten elektronischen Bauelements oder passiven elektronischen Bauelements, insbesondere eines Leistungsbauelements oder Halbleiterleistungsbauelements, insbesondere für den Hochspannungsbereich größer als 1000 Volt, mit jeweils mindestens einer Anschlussfläche zur Befestigung und/oder zur elektrischen Kontaktierung auf einer Oberseite und/oder Unterseite bereit zu stellen. Des Weiteren soll eine hohe Zuverlässigkeit bei elektrischer und thermischer Zykelbeanspruchung geschaffen sein. Ebenso sollen thermisch und mechanisch hochstabile Kunststoffe verwendbar sein, die sich nicht in Folien- oder Lackform verarbeiten lassen, wie es PEEK (Polyetheretherketon), LCP (Liquid Crystal Polymer) oder Moldmassen und dergleichen sind.It is an object of the present invention, a low-cost electrical insulation or a simple electrical contacting at least one unhoused electronic component or passive electronic component, in particular a power device or semiconductor power device, especially for the high voltage range greater than 1000 volts, each with at least one connection surface for attachment and / or to provide for electrical contact on a top and / or bottom. Furthermore, a high reliability in electrical and thermal Zykelbeanspruchung should be created. Likewise, thermally and mechanically highly stable plastics should be usable which can not be processed in film or paint form, such as PEEK (polyether ether ketone), LCP (liquid crystal polymer) or molding compositions and the like.

Elektrische Zykelbeanspruchung bedeutet das abwechselnde Aussetzen unter eine niedrige elektrische Leistung und eine hohe elektrische Leistung mit einer bestimmten Anzahl von Lastwechseln. Thermische Zykelbeanspruchung bedeutet das abwechselnde Aussetzen unter eine niedrige Temperatur, beispielsweise –40°C, und eine hohe Temperatur, beispielsweise +125°C, mit einer bestimmten Anzahl von Temperaturwechseln, beispielsweise 100 bis 1000 Zykeln.Electrocycle stress means alternating exposure to low electrical power and high electrical power with a certain number of load changes. Thermal cycle stress means alternating exposure to a low temperature, for example -40 ° C, and a high temperature, for example + 125 ° C, with a certain number of temperature changes, for example 100 to 1000 cycles.

Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch gelöst.The object is achieved by a method according to the main claim.

Mittels der vorgeschlagenen Lösung kann ein kostengünstiges Aufbringen sowie Verdrahten ungehäuster elektronischer Bauelemente auf Substraten, insbesondere auf DCB-Keramiken ausgeführt werden, wobei als Isolationsmaterial ein leicht zu erzeugender spritzgegossener Kunststoff als Isolationsmaterial verwendet werden kann.By means of the proposed solution, cost-effective application and wiring of unhoused electronic components to substrates, in particular to DCB ceramics, can be carried out, it being possible to use an easily produced injection-molded plastic as insulation material as insulation material.

Gemäß der vorliegenden Erfindung wird ein kostengünstiger Moldprozess zur Isolierung und Strukturierung von elektronischen Modulen bereitgestellt. Des Weiteren sind große Isolationsdicken an besonderen Schwachstellen, wie Kanten, Ecken von elektronischen Bauelementen und Gräben bereitstellbar. Es ist zudem besonders vorteilhaft möglich, während des Moldprozesses zusätzliche Leiterbahnebenen, beispielsweise Leadframe-Strukturen, in die elektrisch isolierende Masse zu integrieren. Während des Moldprozesses können insbesondere aktive und/oder passive Bauelemente integriert werden. Des Weiteren können während des Moldprozesses Lastanschlusskontakte zur Kontaktierung nach außen in die elektrisch isolierende Masse integriert werden. Es werden besonders vorteilhafte Strukturierprozesse zur Strukturierung der elektrisch isolierenden Masse, beispielsweise mittels Laserablation vermieden. Eine Strukturierung der elektrisch isolierenden Masse erfolgt besonders vorteilhaft mittels des Formwerkzeugs.In accordance with the present invention, a low cost molding process for insulating and patterning electronic modules is provided. Furthermore, large insulation thicknesses can be provided for particular weak points, such as edges, corners of electronic components and trenches. It is also particularly advantageous possible, during the molding process additional interconnect levels, such as leadframe structures, to integrate into the electrically insulating mass. During the molding process in particular active and / or passive components can be integrated. Furthermore, during the molding process, load connection contacts for contacting to the outside can be integrated into the electrically insulating mass. Particularly advantageous patterning processes for structuring the electrically insulating compound, for example by means of laser ablation, are avoided. A structuring of the electrically insulating mass takes place particularly advantageously by means of the molding tool.

Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.Further advantageous embodiments can be found in the subclaims.

Gemäß einer vorteilhaften Ausgestaltung erfolgt ein Erzeugen der strukturierten Verkapselung mittels Mulden mit einem Moldwerkzeug als Formwerkzeug oder mittels Spritzgießen mit einem Spritzgusswerkzeug als Formwerkzeug. Damit können kostengünstige Mold- und Vergussprozesse genutzt werden.According to an advantageous embodiment, the structured encapsulation is produced by means of depressions with a molding tool as a molding tool or by means of injection molding with an injection molding tool as molding tool. This low-cost molding and casting processes can be used.

Gemäß einer weiteren vorteilhaften Ausgestaltung können hochbeständige isolierende Kunststoffe, insbesondere PEEK (Polyetheretherketon), LCP (Fluessigkristall-Polymer), Moldmassen und dergleichen als elektrisch isolierende Masse verwendet werden. Besonders vorteilhaft kann thermomechanisch vorteilhaft angepasstes Moldmaterial verwendet werden, wobei dessen Wärmeausdehnungskoeffizient (CTE: coefficient of thermal expansion), an den des elektrisch leidenden Materials angepasst ist.According to a further advantageous embodiment, highly resistant insulating plastics, in particular PEEK (polyether ether ketone), LCP (liquid crystal polymer), molding compounds and the like can be used as an electrically insulating mass. Particularly advantageous thermomechanically advantageous adapted molding material can be used, wherein the coefficient of thermal expansion (CTE), is adapted to that of the electrically-suffering material.

Gemäß einer weiteren vorteilhaften Ausgestaltung können mittels des Formwerkzeugs in der elektrisch isolierten Masse Aussparungen zur Bereitstellung von Zugängen zu Anschlussflächen des elektronischen Bauelements, zu auf dem Substrat und/oder in und/oder auf der elektrisch isolierenden Masse ausgebildeten elektrischen Leitern und/oder zur Vereinzelung von Modulen erzeugt werden. Bei auf der elektrisch isolierenden Masse ausgebildeten elektrischen Leitern können mittels des Formwerkzeugs Gräben als Aussparungen auf der Oberseite der elektrisch isolierenden Moldmaterialmasse zur Aufnahme von oben liegenden elektrischen Leitern erzeugt sein. Derartige Gräben sind besonders vorteilhaft. Die auf der elektrisch isolierenden Masse erzeugten Leiter werden erst nach dem Erzeugen der, die erzeugten Zugänge aufweisenden strukturierten, Verkapselung ausgebildet. Die in der elektrisch isolierenden Masse erzeugten Leiter werden während des Erzeugens der strukturierten Verkapselung ausgebildet. Auf dem Substrat erzeugte Leiter werden vor dem Erzeugen der strukturierten Verkapselung ausgebildet. Das heißt, durch den Moldprozess in einer strukturierten Form werden sowohl Durchkontaktierungen von elektronischen Bauelementen und auf dem Substrat liegenden Leiterbahnen, als auch zu im Moldmaterial beziehungsweise der elektrisch isolierenden Masse, eingebetteten Leiterbahnen bereitgestellt. Des Weiteren können auf der Oberseite des Moldmaterials bzw. der elektrisch isolierenden Masse, Gräben zur Aufnahme von oben liegenden Leiterbahnen bereitgestellt werden.According to a further advantageous embodiment, by means of the molding tool in the electrically insulated mass recesses for providing access to pads of the electronic component, to on the substrate and / or in and / or on the electrically insulating material formed electrical conductors and / or for separation of Modules are generated. In electrical conductors formed on the electrically insulating mass, trenches may be produced as recesses on the upper side of the electrically insulating molding material mass for receiving overhead electrical conductors by means of the molding tool. Such trenches are particularly advantageous. The conductors which are produced on the electrically insulating mass are formed only after the generation of the structured encapsulation having the generated accesses. The conductors produced in the electrically insulating material are formed during the formation of the structured encapsulation. Conductors produced on the substrate are formed prior to creating the patterned encapsulant. That is, through the molding process in a structured form, both vias of electronic components and interconnects lying on the substrate as well as interconnects embedded in the molding material or the electrically insulating mass are provided. Furthermore, trenches for receiving top conductor tracks can be provided on the upper side of the molding material or the electrically insulating mass.

Gemäß einer weiteren vorteilhaften Ausgestaltung soll das Formwerkzeug genau ausgebildet sein und/oder das elektronische Bauelement auf dem Substrat in Bezug zu dem Formwerkzeug genau positioniert werden. Auf diese Weise können genaue Zugänge zu den Anschlussflächen des Bauelements erzeugt werden und ebenso Reste von elektrisch isolierender Masse auf den Anschlussflächen vermieden werden.According to a further advantageous embodiment, the mold should be designed accurately and / or the electronic component on the substrate with respect to the mold accurately positioned. In this way, accurate accesses to the pads of the device can be generated and also residues of electrically insulating material can be avoided on the pads.

Gemäß einer weiteren vorteilhaften Ausgestaltung werden vorhandene Reste der elektrisch isolierenden Masse auf den Anschlussflächen und/oder elektrischen Leitern in den Zugängen mittels Ablation, insbesondere Laserablation, entfernt.According to a further advantageous embodiment, existing remnants of the electrically insulating compound on the connection surfaces and / or electrical conductors in the access points are removed by means of ablation, in particular laser ablation.

Gemäß einer weiteren vorteilhaften Ausgestaltung weist die elektrisch isolierende Masse einen an das Substrat angepasstem thermischen Ausdehnungskoeffizienten und/oder ein hoch temperaturfestes Material auf. Es ist also besonders vorteilhaft wenn die thermischen Ausdehnungskoeffizienten von Substrat und elektrisch isolierender Masse gleich sind. Mittels der Anpassung von Ausdehnungskoeffizienten von Substrat und Isolator kann eine hohe thermomechanische und elektrische Zuverlässigkeit geschaffen werden.According to a further advantageous embodiment, the electrically insulating mass has a coefficient of thermal expansion adapted to the substrate and / or a high-temperature-resistant material. It is therefore particularly advantageous if the coefficients of thermal expansion of the substrate and the electrically insulating mass are the same. By adapting coefficients of expansion of substrate and insulator, high thermo-mechanical and electrical reliability can be provided.

Gemäß einer weiteren Vorteilhaften Ausgestaltung wird in die elektrisch isolierenden Masse und/oder auf dem Substrat eine Einrichtung zur Kühlung, insbesondere ein Kühlkanal, eine Wärmesenke und/oder ein Heatpipe, eingegossen und/oder auf dem Substrat positioniert. Auf diese Weise sind besonders wirksame Kühlungsmöglichkeiten beispielsweise mittels Kühlkanäle, Wärmesenken und/oder Heatpipes bereitstellbar.In accordance with a further advantageous embodiment, a device for cooling, in particular a cooling channel, a heat sink and / or a heat pipe, is cast into the electrically insulating compound and / or on the substrate and / or positioned on the substrate. In this way, particularly effective cooling options, for example by means of cooling channels, heat sinks and / or heat pipes can be provided.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird ein planares elektrisches Kontaktieren von Anschlussflächen auf der Oberseite ausgeführt, wobei die Zugänge aufweisende elektrisch isolierende Masse einer Öffnung aufweisende Folie gemäß der WO 03/030247 A2 entspricht. Es erfolgt abschließend ein flächiges Kontaktieren jeder/jedes Zugänge aufweisenden Anschlussfläche und/oder elektrischen Leiters mit jeweils einer elektrisch leitendes Material aufweisenden Schicht. Das planare elektrische Kontaktieren kann beispielsweise folgende Schritte aufweisen: vollflächiges Sputtern einer Basismetallisierung; Aufbringen, Belichten und Entwickeln einer lichtempfindlichen Schicht; Galvanisieren der Zugänge; Entfernung der lichtempfindlichen Schicht sowie Rückätzen der Basismetallisierung. Auf diese Weise wird eine hohe Stromtragfähigkeit durch dicke Verbindungen aus elektrisch hochleitfähigem Material beim planaren Kontaktieren bereitgestellt. Ebenso wird ein niederinduktives Kontaktieren der elektronischen Bauelemente geschaffen.According to a further advantageous embodiment, a planar electrical contacting of pads on the top is performed, wherein the accesses having electrically insulating material of an opening having film according to the WO 03/030247 A2 equivalent. Finally, there is a surface contact of each / each access point having pad and / or electrical conductor, each with an electrically conductive material layer having. The planar electrical contacting may include, for example, the following steps: full surface sputtering of a base metallization; Applying, exposing and developing a photosensitive layer; Galvanizing the accesses; Removal of the photosensitive layer and etch back of the base metallization. In this way, a high current carrying capacity is provided by thick compounds of electrically highly conductive material in the planar contacting. Likewise, a low-inductance contacting of the electronic components is created.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen der elektrisch leitendes Material aufweisenden Schicht mittels flächigem, insbesondere ganzflächigem, Sputtern und Erzeugen einer flächigen galvanischen Verstärkung oder alternativ mittels Abscheide-Verfahren wie beispielsweise Plasmaspritzen oder Coldspray-Verfahren. Die Kontaktierung der Bauelemente und Leiterbahnen erfolgt insbesondere über einen ganzflächigen Sputterschritt und eine ganzflächige galvanische Verstärkung oder alternativ mittels Abscheide-Verfahren wie Plasmaspritzen oder Coldspray-Verfahren.According to a further advantageous embodiment, the electrically conductive material-containing layer is produced by means of surface, in particular all-surface, sputtering and generating a planar galvanic reinforcement or alternatively by means of deposition methods such as plasma spraying or cold spray method. The contacting of the components and interconnects is carried out in particular via a full-surface sputtering step and a full-area galvanic reinforcement or alternatively by means of deposition methods such as plasma spraying or cold spray method.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Strukturieren der flächigen elektrisch leitendes Material aufweisenden Schicht mittels von der dem Substrat abgewandten Seite erfolgendes Abtragen der Oberfläche bis zur Ebene der elektrisch isolierenden Masse. Eine Strukturierung der ganzflächig erzeugten Metallisierung beziehungsweise elektrisch leitendes Material aufweisenden Schicht mittels Fototechnikprozesse kann vermieden werden, da durch ein Nachholen des Abschleifens oder Abtragens der Oberfläche bis auf die Moldebene beziehungsweise auf die Ebene der elektrisch isolierenden Masse, eine automatische Trennung der Leiterbahnen erfolgt, das heißt, auf diese Weise werden fototechnische Prozesse zur Strukturierung der elektrisch leitendes Material aufweisenden Schicht vermieden.According to a further advantageous embodiment, structuring of the layer comprising electrically conductive material takes place by means of removal of the surface proceeding from the side facing away from the substrate up to the plane of the electrically insulating mass. A structuring of the entire surface generated metallization or electrically conductive material having layer by means of photo-technology processes can be avoided, since by catching up the Abschleifens or ablation of the surface to the molar plane or to the plane of the electrically insulating material, an automatic separation of the tracks takes place, that is , Phototechnical processes for structuring the electrically conductive material layer are avoided in this way.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein elektrisches Kontaktieren der Anschlussflächen auf der Oberseite mittels Dickdrahtbonden unter Verwendung von Silikonverguss.According to a further advantageous embodiment, an electrical contacting of the pads on the top is done by means of thick wire bonding using Silikonverguss.

Gemäß einer weiteren vorteilhaften Ausgestaltung weist eine erfindungsgemäß hergestellte Vorrichtung in der elektrisch isolierenden Masse erzeugte Aussparungen zur Bereitstellung von Zugängen zu Anschlussflächen des elektronischen Bauelements, zu auf dem Substrat (11) und/oder in und/oder auf der elektrisch isolierenden Masse (13) ausgebildeten elektrischen Leitern (23, 21, 27) und/oder zur Vereinzelung zu Modulen auf.According to a further advantageous embodiment, a device produced according to the invention has recesses produced in the electrically insulating mass for providing access to connection surfaces of the electronic component, to the substrate (FIG. 11 ) and / or in and / or on the electrically insulating mass ( 13 ) trained electrical conductors ( 23 . 21 . 27 ) and / or for separation into modules.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die erfindungsgemäß hergestellte Vorrichtung elektrisch planar kontaktiert.According to a further advantageous embodiment, the device produced according to the invention is contacted in an electrically planar manner.

Gemäß einer weiteren vorteilhaften Ausgestaltung weist mindestens ein elektrischer Leiter ein thermomechanisches Profil derart auf, dass auftretende mechanische Spannungen und Verformungen vorteilhaft beeinflusst werden. Dabei kann der thermische Ausdehnungskoeffizient eines Leiters an den einer elektrisch isolierenden Masse angepasst sein. Leiterbahnen weisen bereits ein thermomechanisch günstiges Profil auf, welches insbesondere auftretende Spannungen und Verformungen vorteilhaft beeinflusst.According to a further advantageous embodiment, at least one electrical conductor has a thermo-mechanical profile such that occurring mechanical stresses and deformations are advantageously influenced. In this case, the thermal expansion coefficient of a conductor can be adapted to that of an electrically insulating material. Conductor tracks already have a thermomechanically favorable profile, which in particular advantageously influences occurring stresses and deformations.

Die vorliegende Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Figuren näher beschrieben. Es zeigen:The present invention will be described in more detail by means of exemplary embodiments in conjunction with the figures. Show it:

1 ein Ausführungsbeispiel einer erfindungsgemäß hergestellten Vorrichtung; 1 an embodiment of a device according to the invention;

2 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens 2 an embodiment of a method according to the invention

3a, 3b Ausführungsbeispiele erfindungsgemäß hergestellter Vorrichtungen nach bestimmten Verfahrensschritten. 3a . 3b Embodiments of the invention produced devices according to certain process steps.

1 zeigt ein Ausführungsbeispiel einer erfindungsgemäß hergestellten Vorrichtung. 1 zeigt als ungehäuste elektronische Bauelemente 1, zwei Insulated Gate Bipolar Transistoren (IGBTs) mit mindestens jeweils einer auf einer Oberseite 3 und/oder einer Unterseite 5 angeordneten Anschlussfläche 7 zur Befestigung und/oder zur elektrischen Kontaktierung. Die Anschlussfläche 7 auf der Unterseite 5 ist mit jeweils einer, der Anschlussfläche 7 gegenüberliegenden Anschlussfläche 9 auf einen mit elektrischen Leitern vorstrukturierten DCB-Keramik-Substrat 11a befestigt und elektrisch kontaktiert. Als Substrat 11 können grundsätzlich beliebige Substrate 11 verwendet werden. Diese weisen besonders vorteilhaft vorstrukturierte Leiterbahnen auf. 1 shows an embodiment of a device according to the invention. 1 shows as unhoused electronic components 1 , two Insulated Gate Bipolar Transistors (IGBTs) with at least one on each side 3 and / or a bottom 5 arranged connection surface 7 for attachment and / or for electrical contact. The connection surface 7 on the bottom 5 is with one, the connection surface 7 opposite connection surface 9 on a pre-structured with electrical conductors DCB ceramic substrate 11a attached and contacted electrically. As a substrate 11 can basically any substrates 11 be used. These have particularly advantageous pre-structured conductor tracks.

Bezugszeichen 13 bezeichnet die elektrisch isolierende Masse 13, die zwischen der die elektronischen Bauelemente 1 tragenden Seite des Substrats 11 und einem Formwerkzeug 15 erzeugt wurde und nach einem Formpressen die strukturierte Verkapselung ausbildet. In der elektrisch isolierenden Masse 13 sind Aussparungen 17 zur Bereitstellung von Zugängen 17a zu Anschlussflächen 7 des elektrischen Bauelements 1 und/oder zur Vereinzelung zu Modulen erzeugt. Das Formwerkzeug 15 ist an dessen linken und rechten Ende mit Vorsprüngen derart geschaffen, dass an diesen Stellen die elektrisch isolierende Masse 13 entfernt ist. Auf diese Weise sind Begrenzungen für ein, die beiden IGBTs aufweisendes, Modul erzeugt. Die Anschlussfläche 7 auf der Oberseite 3 der IGBTs sind planar elektrisch kontaktierbar, wobei die Zugänge 17a aufweisende elektrisch isolierende Masse 13 einer Öffnung aufweisenden Folie gemäß der WO 03/030247 A2 entspricht und abschließend ein flächiges Kontaktieren jeder Zugänge 17a aufweisenden Anschlussfläche 7 mit einer Schicht aus elektrisch leitenden Material ausgeführt werden kann. Das Formwerkzeug 15 gemäß 1 kann beispielsweise ein Moldwerkzeug sein.reference numeral 13 denotes the electrically insulating mass 13 that between the the electronic components 1 supporting side of the substrate 11 and a mold 15 was generated and forms the structured encapsulation after a compression molding. In the electrically insulating mass 13 are recesses 17 to provide access 17a to connection surfaces 7 of the electrical component 1 and / or singulated into modules. The mold 15 is created at the left and right ends with projections such that at these points the electrically insulating mass 13 is removed. In this way, limits are created for a module having both IGBTs. The connection surface 7 on the top 3 The IGBTs are electrically contactable planar, with the accesses 17a having electrically insulating mass 13 an opening film according to the WO 03/030247 A2 corresponds and finally a surface contact each Additions 17a having pad 7 can be performed with a layer of electrically conductive material. The mold 15 according to 1 For example, it may be a molding tool.

2 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer Vorrichtung gemäß dem ersten Ausführungsbeispiel. Mit einem Schritt S1 erfolgt ein Befestigen und elektrisches Kontaktieren der Anschlussfläche 7 auf der Unterseite 5 mit jeweils einer, der Anschlussfläche 7 gegenüberliegenden Anschlussfläche 9 auf einem auf elektrischen Leitern vorstrukturierten DCB-Keramik-Substrat 11a. 2 shows an embodiment of a method according to the invention for producing a device according to the first embodiment. With a step S1, a fastening and electrical contacting of the connection surface takes place 7 on the bottom 5 with one, the connection surface 7 opposite connection surface 9 on a pre-structured on electrical conductors DCB ceramic substrate 11a ,

Mit einem sich daran anschließenden Schritt S2 erfolgt ein Erzeugen einer strukturierten Verkapselung mittels einer elektrisch isolierenden Masse 13, die zwischen der das Bauelement 1 tragenden Seite des DCB-Substrats 11 und einem Formwerkzeug 15 mittels Spritzgießen geschaffen worden ist. Mittels des Schrittes S2 erfolgt gleichzeitig ein Erzeugen von Aussparungen 17 zu Bereitstellung von Zugängen 17a zu Anschlussflächen 7 des elektronischen Bauelements 1 und/oder zur Vereinzelung von Bauelementen 1 oder Gruppen von Bauelementen 1 zu Modulen. Derartige Aussparungen 17 werden mittels des Formwerkzeugs 15 in der elektrisch isolierenden Masse 13 erzeugt. Das Erzeugen der Aussparungen 17 sowie das Erzeugen der strukturierten Verkapselung erfolgt in einem Schritt S2. Bei dem Schritt S2 ist es besonders vorteilhaft, falls genaue Zugänge 17a zu den Anschlussflächen 7 des Bauelements 1 geschaffen und Reste von elektrisch isolierender Masse 13 auf den Anschlussflächen 7 vermieden werden können. Dazu ist es besonders vorteilhaft wenn das Formwerkzeug 15 genau erzeugt und/oder die elektronischen Bauelemente 1 auf dem Substrat 11 mit Bezug zu dem Formwerkzeug 15 genau positioniert sind.With a subsequent step S2, a structured encapsulation is produced by means of an electrically insulating mass 13 between the component 1 supporting side of the DCB substrate 11 and a mold 15 has been created by injection molding. At the same time, recesses are generated by means of step S2 17 to provide access 17a to connection surfaces 7 of the electronic component 1 and / or for separating components 1 or groups of components 1 to modules. Such recesses 17 be by means of the mold 15 in the electrically insulating mass 13 generated. The creation of the recesses 17 as well as the generation of the structured encapsulation takes place in a step S2. In step S2, it is particularly advantageous if accurate accesses 17a to the connection surfaces 7 of the component 1 created and remains of electrically insulating mass 13 on the connection surfaces 7 can be avoided. For this it is particularly advantageous if the mold 15 exactly generated and / or the electronic components 1 on the substrate 11 with respect to the mold 15 are accurately positioned.

Mit einem Schritt S3 erfolgt das elektrische Kontaktieren von Anschlussflächen 7 auf der Oberseite 3. Besonders vorteilhaft ist ein planares elektrisches Kontaktieren gemäß der WO 03/030247 A2 . Gemäß diesem Dokument erfolgen folgende Schritte, und zwar ein Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf die Oberflächen eines Substrats und eines darauf angeordneten Bauelements unter Vakuum, so dass die Folie die Oberflächen mit der oder den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet, sowie das Freilegen jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie. Gemäß der vorliegenden Anmeldung wird eine derartige Folie durch die aus einer elektrisch isolierenden Masse 13 bestehende strukturierte Verkapselung ersetzt. Gemäß der vorliegenden Anmeldung entfallen damit die ersten beiden Schritte gemäß der WO 03/030247 A2 des Auflaminierens und des Freilegens jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie, da durch den Spritzgussprozess bereits Aussparungen 17 zur Bereitstellung von Zugängen 17a zu Anschlussflächen 7 des elektronischen Bauelements erzeugt sind. Entsprechend der WO 03030247 erfolgt ebenso gemäß dieser Anmeldung ein flächiges Kontaktieren jeder freigelegten Kontaktfläche, und zwar der Zugänge 17a zu den Anschlussflächen 7 gemäß der vorliegenden Anmeldung, mit einer Schicht aus elektrisch leitenden Material, die beispielsweise mittels Galvanisieren erzeugt werden kann.With a step S3, the electrical contacting of pads occurs 7 on the top 3 , Particularly advantageous is a planar electrical contacting according to the WO 03/030247 A2 , According to this document, the following steps are carried out, namely laminating a film of electrically insulating plastic material on the surfaces of a substrate and a component arranged thereon under vacuum so that the film covers the surfaces tightly with the contact surface (s) and adheres to this surface, and exposing each contact surface to be contacted on the surface by opening respective windows in the film. According to the present application, such a film is formed by an electrically insulating material 13 replaced existing structured encapsulation. According to the present application, the first two steps according to the WO 03/030247 A2 laminating and exposing each contact surface to be contacted on the surface by opening respective windows in the film, since recesses already exist through the injection molding process 17 to provide access 17a to connection surfaces 7 of the electronic component are generated. According to the WO 03030247 Also, according to this application, a surface contacting each exposed contact surface, namely the accesses 17a to the connection surfaces 7 according to the present application, with a layer of electrically conductive material which can be produced for example by means of electroplating.

Grundlage der vorliegenden Erfindung ist die strukturierte Verkapselung von insbesondere auf DCB-Substraten 11a aufgelötete Hochleistungshalbleiter-Chips als Alternative zu der bei der WO 03/030247 A2 verwendeten Laminiertechnik mit Folien.The basis of the present invention is the structured encapsulation of, in particular, DCB substrates 11a soldered high-performance semiconductor chips as an alternative to that in the WO 03/030247 A2 used laminating technique with foils.

Dazu wird auf eine mit Chips beziehungsweise mit elektronischen Bauelementen 1 bestückte DCB 11a in einem Spritzgussprozess eine dicke Schicht an elektrisch und thermisch hochbeständigen isolierenden Kunststoff 13 aufgebracht. In diesen Prozessschritt werden insbesondere Stellen ausgespart, welche später durch eine Kontaktierung verbunden werden oder zur Vereinzelung von Modulen dienen sollen. Für diesen Vergussprozess ist es notwendig die Bauteile 1 insbesondere sehr genau an ihren vorgesehenen Positionen aufzulöten, um die im Mold-/Vergusswerkzeug vorgesehenen Aussparungen im Einklang mit dem zu kontaktierenden Flächen zu bringen.This is done on a with chips or electronic components 1 equipped DCB 11a in an injection molding process, a thick layer of electrically and thermally highly resistant insulating plastic 13 applied. In this process step, in particular places are recessed, which are later connected by a contact or should serve to singulate modules. For this casting process, it is necessary the components 1 in particular to be soldered very precisely at their intended positions in order to bring the recesses provided in the mold / casting tool in line with the surfaces to be contacted.

Der isolierende Kunststoff 13 besteht beispielsweise aus einem Material mit an das Substrat 11 angepassten thermischen Ausdehnungskoeffizienten und/oder aus einem hoch temperaturfesten Material.The insulating plastic 13 consists for example of a material with the substrate 11 adapted coefficient of thermal expansion and / or of a high temperature resistant material.

Etwaiges dünnstes Restmaterial, welches sich zwischen den Aussparungen und den Kontaktieröffnungen befinden kann, wird mittels Ablation, beispielsweise mittels Laserablation, oder durch Ätzprozesse, beispielsweise mittels Plasmaätzen, entfernt. Je genauer die für diesen Prozess notwendigen Werkzeuge 15 hergestellt wurden, um so genauer die Chipposition ist, desto weniger Material 13 muss nach dem Verguss entfernt werden.Any thinnest residual material that may be present between the recesses and the contacting openings is removed by means of ablation, for example by means of laser ablation, or by etching processes, for example by means of plasma etching. The more accurate the tools needed for this process 15 the more accurate the chip position, the less material is produced 13 must be removed after potting.

Bei Bedarf können Funktionsbauteile wie beispielsweise Kühlröhren oder Stabilisatoren in das elektrisch isolierende Material 13 mit eingegossen werden.If required, functional components such as cooling tubes or stabilizers may be incorporated in the electrically insulating material 13 be poured with.

Die weitere elektrische Kontaktierung der elektronischen Bauteile 1 zum Aufbau von elektronischen Modulen erfolgt analog dem bereits bekannten Verfahren gemäß der WO 03/030247 A2 oder durch andere herkömmliche Kontaktierungsverfahren.The further electrical contacting of the electronic components 1 for the construction of electronic modules is analogous to the already known method according to the WO 03/030247 A2 or by other conventional contacting methods.

Durch das kostengünstige strukturierte Aufbringen von Spritzgegossenem Kunststoff 13 als Isolationsmaterial, insbesondere für die Leistungselektronik, mit anschließender elektrischer Kontaktierung, beispielsweise Verdrahtung, ergeben sich zahlreiche Vorteile.Due to the cost-effective structured application of injection-molded plastic 13 as insulation material, in particular for the power electronics, with subsequent electrical contacting, for example, wiring, there are numerous advantages.

3a und 3b zeigen Ausführungsbeispiele erfindungsgemäße Vorrichtungen beziehungsweise Module nach dem vorstehend beschriebenen Schritt S2 beziehungsweise Schritt S3. 3a and 3b show embodiments of the invention devices or modules after the above-described step S2 or S3 step.

Mit dem Schritt S2 erfolgt ein Erzeugen einer strukturierten Verkapselung mittels einer elektrisch isolierenden Masse 13, die zwischen der das Bauelement 1 tragenden Seite des DCB-Substrats 11 und einem Formwerkzeug 15 mittels Spritzgießen geschaffen worden ist. Mittels des Schrittes S2 erfolgt gleichzeitig ein Erzeugen von Aussparungen 17 zu Bereitstellung von Zugängen 17a zu Anschlussflächen 7 des elektronischen Bauelements 1, zu auf dem Substrat 11 und in der elektrisch isolierenden Masse 13 ausgebildeten elektrischen Leitern (21, 23) und zur Vereinzelung des Bauelements 1 zu einem Modul. Eine Aussparung 17 zu einer Anschlussfläche 7 des elektronischen Bauelements 1 kann ebenso als Mulde für ein Laseröffnen bereit gestellt sein. Aussparungen 17 werden mittels des Formwerkzeugs 15 in der elektrisch isolierenden Masse 13 erzeugt. Das Erzeugen der Aussparungen 17 sowie das Erzeugen der strukturierten Verkapselung erfolgt in dem Schritt S2. Bei dem Schritt S2 ist es besonders vorteilhaft, falls genaue Zugänge 17a zu den Anschlussflächen 7 des Bauelements 1, zu auf dem Substrat 11 und in der elektrisch isolierenden Masse 13 ausgebildeten elektrischen Leitern (21, 23) geschaffen und Reste von elektrisch isolierender Masse 13 auf den Anschlussflächen 7 und den elektrischen Leitern (21, 23) vermieden werden können. Dazu ist es besonders vorteilhaft wenn das Formwerkzeug 15 genau erzeugt und/oder die elektronischen Bauelemente 1 auf dem Substrat 11 mit Bezug zu dem Formwerkzeug 15 genau positioniert sind. Toleranzen können bevorzugt unter einem Prozent liegen.With step S2, a structured encapsulation is produced by means of an electrically insulating mass 13 between the component 1 supporting side of the DCB substrate 11 and a mold 15 has been created by injection molding. At the same time, recesses are generated by means of step S2 17 to provide access 17a to connection surfaces 7 of the electronic component 1 , to on the substrate 11 and in the electrically insulating mass 13 trained electrical conductors ( 21 . 23 ) and for separating the device 1 to a module. A recess 17 to a connection surface 7 of the electronic component 1 may also be provided as a trough for laser opening. recesses 17 be by means of the mold 15 in the electrically insulating mass 13 generated. The creation of the recesses 17 as well as the generation of the structured encapsulation takes place in the step S2. In step S2, it is particularly advantageous if accurate accesses 17a to the connection surfaces 7 of the component 1 , to on the substrate 11 and in the electrically insulating mass 13 trained electrical conductors ( 21 . 23 ) created and remains of electrically insulating mass 13 on the connection surfaces 7 and the electrical conductors ( 21 . 23 ) can be avoided. For this it is particularly advantageous if the mold 15 exactly generated and / or the electronic components 1 on the substrate 11 with respect to the mold 15 are accurately positioned. Tolerances may preferably be less than one percent.

Mit dem Schritt S3 erfolgt das elektrische Kontaktieren von Anschlussflächen 7 auf der Oberseite 3 und das Erzeugen von auf einem Mold beziehungsweise der elektrisch isolierenden Masse 13 abgeschiedenen Leiterbahnen 27, die eingeebnet sind. Die erzeugte Aussparung 17 bereitet den Zugang 17a zum elektronischen Bauelement 1 vor, wobei der Zugang 17a mittels Laseröffnen vollendet wurde. Bezugszeichen 25 bezeichnet die Laseröffnung 25. Besonders vorteilhaft ist ein planares elektrisches Kontaktieren gemäß der WO 03/030247 A2 . Gemäß diesem Dokument erfolgen folgende Schritte, und zwar ein Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf die Oberflächen eines Substrats und eines darauf angeordneten Bauelements unter Vakuum, so dass die Folie die Oberflächen mit der oder den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet, sowie das Freilegen jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie. Gemäß der vorliegenden Anmeldung wird eine derartige Folie durch die aus einer elektrisch isolierenden Masse 13 bestehende strukturierte Verkapselung ersetzt. Gemäß der vorliegenden Anmeldung entfallen damit die ersten beiden Schritte gemäß der WO 03/030247 A2 des Auflaminierens und des Freilegens jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie, da durch den Spritzgussprozess bereits Aussparungen 17 zur Bereitstellung von Zugängen 17a zu Anschlussflächen 7 des elektronischen Bauelements 1 erzeugt sind. Entsprechend der WO 03/030247 A2 erfolgt ebenso gemäß dieser Anmeldung ein flächiges Kontaktieren jeder freigelegten Kontaktfläche, und zwar der Zugänge 17a zu den Anschlussflächen 7 gemäß der vorliegenden Anmeldung, mit einer, insbesondere ganzflächigen, Schicht aus elektrisch leitenden Material, die beispielsweise mittels Galvanisieren erzeugt werden kann.The step S3, the electrical contacting of pads occurs 7 on the top 3 and generating on a mold or the electrically insulating material 13 deposited conductor tracks 27 that are leveled. The generated recess 17 prepares the access 17a to the electronic component 1 before, taking the access 17a was completed by laser opening. reference numeral 25 denotes the laser aperture 25 , Particularly advantageous is a planar electrical contacting according to the WO 03/030247 A2 , According to this document, the following steps are carried out, namely laminating a film of electrically insulating plastic material on the surfaces of a substrate and a component arranged thereon under vacuum so that the film covers the surfaces tightly with the contact surface (s) and adheres to this surface, and exposing each contact surface to be contacted on the surface by opening respective windows in the film. According to the present application, such a film is formed by an electrically insulating material 13 replaced existing structured encapsulation. According to the present application, the first two steps according to the WO 03/030247 A2 laminating and exposing each contact surface to be contacted on the surface by opening respective windows in the film, since recesses already exist through the injection molding process 17 to provide access 17a to connection surfaces 7 of the electronic component 1 are generated. According to the WO 03/030247 A2 Also, according to this application, a surface contacting each exposed contact surface, namely the accesses 17a to the connection surfaces 7 according to the present application, with a, in particular full-surface, layer of electrically conductive material which can be produced for example by means of electroplating.

Bei auf der elektrisch isolierenden Masse 13 abgeschiedenen elektrischen Leitern 27 können mittels des Formwerkzeugs Gräben auf der Oberseite des elektrisch isolierenden Moldmaterials 13 zur Aufnahme von oben liegenden elektrischen Leitern 27 erzeugt sein. Derartige Gräben sind besonders vorteilhaft, da die elektrischen Leiter einfach erzeugt werden können. Die auf der elektrisch isolierenden Masse 13 erzeugten Leiter 27 werden erst nach dem Erzeugen der, die erzeugten Zugänge 17a aufweisenden, strukturierten, Verkapselung ausgebildet. Die in der elektrisch isolierenden Masse 13 eingegossenen Leiter 21 werden während des Erzeugens der strukturierten Verkapselung ausgebildet. Auf dem Substrat 11 erzeugte Leiter 23 werden vor dem Erzeugen der strukturierten Verkapselung ausgebildet.When on the electrically insulating ground 13 separated electrical conductors 27 can by means of the mold trenches on top of the electrically insulating mold material 13 for receiving overhead electrical conductors 27 be generated. Such trenches are particularly advantageous because the electrical conductors can be easily generated. The on the electrically insulating mass 13 generated ladder 27 are only after generating the, the receipts generated 17a having formed, structured, encapsulation. The in the electrically insulating mass 13 cast-in ladder 21 are formed during the formation of the structured encapsulation. On the substrate 11 generated ladder 23 are formed prior to generating the patterned encapsulant.

Claims (11)

Verfahren zur elektrischen Isolierung mindestens eines ungehäusten elektronischen Bauelements (1) mit mindestens einer jeweils auf einer Oberseite (3) und/oder einer Unterseite (5) angeordneten Anschlussfläche (7) zur Befestigung und/oder zur elektrischen Kontaktierung, mit den Schritten – Befestigen und/oder elektrisches Kontaktieren der Anschlussfläche (7) auf der Unterseite (5) mit jeweils einer, der Anschlussfläche (7) gegenüberliegenden, Anschlussfläche (9) auf einem vorstrukturierten Substrat (11), – Erzeugen einer strukturierten Verkapselung des elektronischen Bauelements (1) mittels Ausbildens einer elektrisch isolierenden Masse (13) zwischen der das elektronische Bauelement (1) tragenden Seite des Substrats (11) und einem Formwerkzeug (15), wobei durch das Formwerkzeug (15) in der elektrisch isolierenden Masse (13), auf deren Oberseite, Gräben erzeugt werden, und – Erzeugen von in den Gräben eingeebneten Leiterbahnen (27).Method for electrically insulating at least one unhoused electronic component ( 1 ) with at least one each on top ( 3 ) and / or an underside ( 5 ) arranged connecting surface ( 7 ) for fastening and / or for electrical contacting, with the steps - fixing and / or electrically contacting the connection surface ( 7 ) on the bottom ( 5 ) with one, the connection surface ( 7 ) opposite, pad ( 9 ) on a pre-structured substrate ( 11 ) Generating a structured encapsulation of the electronic component ( 1 ) by forming an electrically insulating mass ( 13 ) between which the electronic component ( 1 ) supporting side of the substrate ( 11 ) and a mold ( 15 ), whereby by the molding tool ( 15 ) in the electrically insulating mass ( 13 ), on the upper side, trenches are produced, and - producing tracks that have been leveled in the trenches ( 27 ). Verfahren nach Anspruch 1, gekennzeichnet durch Erzeugen der strukturierten Verkapselung mittels Spritzgießen mit einem Spritzgusswerkzeug als Formwerkzeug (15).A method according to claim 1, characterized by producing the structured encapsulation by means of injection molding with an injection molding tool as a molding tool ( 15 ). Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch Verwenden eines hochbeständigen isolierenden Kunststoffs, PEEK (Polyetheretherketon), LCP (Liquid Crystal Polymer), Moldmassen, als elektrisch isolierende Masse (13).A method according to claim 1 or 2, characterized by using a highly resistant insulating plastic, PEEK (polyetheretherketone), LCP (liquid crystal polymer), molding compounds, as an electrically insulating mass ( 13 ). Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, gekennzeichnet durch Erzeugen des Formwerkzeugs (15) und/oder Positionieren des elektronischen Bauelements (1) auf dem Substrat (11) in Bezug zu dem Formwerkzeug (15) derart, dass mittels des Formwerkzeuges (15) Zugänge (17a) zu den Anschlussflächen (7) des Bauelements (1), zu auf dem Substrat (11) und/oder in der elektrisch isolierenden Masse (13) ausgebildeten elektrischen Leitern (23, 21, 27) erzeugt und Reste der elektrisch isolierenden Masse (13) auf den Anschlussflächen (7) und/oder den elektrischen Leitern (23, 21, 27) vermieden werden.Method according to one of the preceding claims 1 to 3, characterized by producing the molding tool ( 15 ) and / or positioning of the electronic component ( 1 ) on the substrate ( 11 ) with respect to the mold ( 15 ) such that by means of the molding tool ( 15 ) Additions ( 17a ) to the pads ( 7 ) of the component ( 1 ), on to the substrate ( 11 ) and / or in the electrically insulating mass ( 13 ) trained electrical conductors ( 23 . 21 . 27 ) and remains of the electrically insulating mass ( 13 ) on the connection surfaces ( 7 ) and / or the electrical conductors ( 23 . 21 . 27 ) be avoided. Verfahren nach Anspruch 4, gekennzeichnet durch Entfernen von vorhandenen Resten der elektrisch isolierenden Masse (13) auf den Anschlussflächen (7) und/oder elektrischen Leitern (23, 21, 27) in den Zugängen (17a) mittels Ablation, Laserablation oder Ätzverfahren oder Plasmaätzen.Method according to claim 4, characterized by removal of existing residues of the electrically insulating mass ( 13 ) on the connection surfaces ( 7 ) and / or electrical conductors ( 23 . 21 . 27 ) in the receipts ( 17a ) by ablation, laser ablation or etching or plasma etching. Verfahren nach einem der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektrisch isolierende Masse (13) ein hoch temperaturfestes Material aufweist.Method according to one of the preceding claims 1 to 5, characterized in that the electrically insulating mass ( 13 ) has a high temperature resistant material. Verfahren nach einem der vorangehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in die elektrisch isolierenden Masse (13) und/oder auf dem Substrat (11) eine Einrichtung zur Kühlung, ein Kühlkanal, eine Wärmesenke (19) und/oder eine Heatpipe eingegossen wird.Method according to one of the preceding claims 1 to 6, characterized in that in the electrically insulating mass ( 13 ) and / or on the substrate ( 11 ) a device for cooling, a cooling channel, a heat sink ( 19 ) and / or a heat pipe is poured. Verfahren nach einem der vorangehenden Ansprüche 1 bis 7, gekennzeichnet durch planares elektrisches Kontaktieren von Anschlussflächen (7) auf der Oberseite (3), wobei die Zugänge (17a) aufweisende elektrisch isolierende Masse (13) eine Öffnungen aufweisende Folie ist und abschließend ein flächiges Kontaktieren jeder Zugänge (17a) aufweisenden Anschlussfläche (7) und/oder jedes elektrischen Leiters (23, 21, 27) mit jeweils einer elektrisch leitendes Material aufweisenden Schicht ausgeführt wird.Method according to one of the preceding claims 1 to 7, characterized by planar electrical contacting of pads ( 7 ) on the top ( 3 ), whereby the receipts ( 17a ) having electrically insulating mass ( 13 ) is an apertured film and finally a surface contacting each access ( 17a ) ( 7 ) and / or each electrical conductor ( 23 . 21 . 27 ) is carried out with each having an electrically conductive material layer. Verfahren nach Anspruch 8, gekennzeichnet durch Erzeugen der elektrisch leitendes Material aufweisenden Schicht mittels flächigem Sputtern und Erzeugen einer flächigen galvanischen Verstärkung oder alternativ mittels Abscheide-Verfahren, Plasmaspritzen oder Coldspray-VerfahrenA method according to claim 8, characterized by producing the electrically conductive material-containing layer by surface sputtering and generating a planar galvanic reinforcement or alternatively by means of deposition methods, plasma spraying or cold spray method Verfahren nach Anspruch 9, gekennzeichnet durch Strukturieren der flächigen elektrisch leitendes Material aufweisenden Schicht mittels von der dem Substrat (11) abgewandten Seite erfolgendes Abtragen der Oberfläche bis zur Ebene der elektrisch isolierenden Masse (13).A method according to claim 9, characterized by structuring the planar electrically conductive material layer by means of the substrate ( 11 ) on the opposite side ablation of the surface to the plane of the electrically insulating mass ( 13 ). Verfahren nach einem der vorangehenden Ansprüche 1 bis 10, gekennzeichnet durch elektrisches Kontaktieren von Anschlussflächen (7) auf der Oberseite (3) mittels Dickdrahtbonden und Silikonverguss.Method according to one of the preceding claims 1 to 10, characterized by electrically contacting pads ( 7 ) on the top ( 3 ) by means of thick wire bonding and Silikonverguss.
DE102007041926A 2007-09-04 2007-09-04 Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation Expired - Fee Related DE102007041926B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007041926A DE102007041926B4 (en) 2007-09-04 2007-09-04 Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007041926A DE102007041926B4 (en) 2007-09-04 2007-09-04 Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation

Publications (2)

Publication Number Publication Date
DE102007041926A1 DE102007041926A1 (en) 2009-03-05
DE102007041926B4 true DE102007041926B4 (en) 2012-03-29

Family

ID=40299166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007041926A Expired - Fee Related DE102007041926B4 (en) 2007-09-04 2007-09-04 Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation

Country Status (1)

Country Link
DE (1) DE102007041926B4 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406646B2 (en) 2011-10-27 2016-08-02 Infineon Technologies Ag Electronic device and method for fabricating an electronic device
EP2804209A1 (en) * 2013-05-17 2014-11-19 ABB Technology AG Moulded electronics module
JP6199094B2 (en) * 2013-06-28 2017-09-20 富士機械製造株式会社 Circuit device manufacturing method and mold for molding
EP2830087A1 (en) * 2013-07-26 2015-01-28 Hamilton Sundstrand Corporation Method for interconnection of electrical components on a substrate
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
DE102013219992A1 (en) 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Circuit device and method for its production
DE102015112451B4 (en) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Power semiconductor module
DE102016211479A1 (en) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft power module
DE102017117150A1 (en) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Process for the production of optoelectronic semiconductor components and optoelectronic semiconductor component
EP3584833B1 (en) * 2018-06-19 2021-09-01 Mitsubishi Electric R&D Centre Europe B.V. Power module with improved alignment
DE102018133456A1 (en) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Method for encapsulating at least one carrier substrate, electronic module and tool for encapsulating a carrier substrate
DE102019100896A1 (en) * 2019-01-15 2020-07-16 Infineon Technologies Ag Semiconductor devices with adhesion-promoting structures and processes for their production
DE102020109557B3 (en) 2020-04-06 2021-07-29 Infineon Technologies Ag METHOD OF MANUFACTURING A SEMI-CONDUCTOR ENCLOSURE, SEMICONDUCTOR ENCLOSURE AND EMBEDDED PCB MODULE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (en) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US20060192290A1 (en) * 2003-02-28 2006-08-31 Norbert Seliger Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
WO2003030247A2 (en) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
US20060192290A1 (en) * 2003-02-28 2006-08-31 Norbert Seliger Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours

Also Published As

Publication number Publication date
DE102007041926A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
DE102007041926B4 (en) Method for electrical insulation or electrical contacting of unhoused electronic components with structured encapsulation
DE102009059236B4 (en) Method for producing a semiconductor component
DE102015107445B4 (en) Electronic device package with metal blocks and method for manufacturing the same
DE102009044641B4 (en) Device with a semiconductor chip and metal foil and a method for producing the device
DE102008057707B4 (en) A method of manufacturing a device including placing a semiconductor chip on a substrate
DE102009015722B4 (en) Semiconductor module
DE102009012524A1 (en) Semiconductor module
DE102008039389B4 (en) Device and method of manufacture
DE102011001556B4 (en) Manufacturing method for an encapsulated semiconductor chip with external contact pads
DE102014102006B4 (en) Semiconductor module
DE102015121044B4 (en) Terminal block with two types of vias and electronic device comprising a terminal block
DE102016106137B4 (en) Electronic device housing comprising a dielectric layer and an encapsulating material
DE102014118080B4 (en) Electronic module with a heat spreader and method of making it
DE102009007708B4 (en) Semiconductor component and method for its production
DE102013216709B4 (en) SEMICONDUCTOR ARRANGEMENT, METHOD FOR MANUFACTURING A NUMBER OF CHIP ASSEMBLIES AND METHOD FOR MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE102015210587B4 (en) SEMICONDUCTOR MODULE, SEMICONDUCTOR MODULE ARRANGEMENT AND METHOD OF OPERATING A SEMICONDUCTOR MODULE
EP2019429A1 (en) Module with an electronic component electrically connected between two substrates, in particular DCB ceramic substrates, and production method thereof
DE102016104844B4 (en) Process for producing a chip assembly
EP3271943B1 (en) Power module and method for producing a power module
DE102014114520B4 (en) An electronic module with several encapsulation layers and a method for its production
DE102014117594A1 (en) Semiconductor package and method for its production
DE102014112411A1 (en) Encapsulated semiconductor device
DE102014115815B4 (en) METHOD FOR MANUFACTURING A CIRCUIT CARRIER, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, METHOD FOR OPERATING A SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR MODULE
DE102016107031B4 (en) Laminated package of chip on carrier and in cavity, arrangement comprising these and method of manufacture
EP2195832A1 (en) Method for the production and contacting of electronic components by means of a substrate plate, particularly a dcb ceramic substrate plate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120630

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee