DE102006046206A1 - A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device - Google Patents

A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device Download PDF

Info

Publication number
DE102006046206A1
DE102006046206A1 DE102006046206A DE102006046206A DE102006046206A1 DE 102006046206 A1 DE102006046206 A1 DE 102006046206A1 DE 102006046206 A DE102006046206 A DE 102006046206A DE 102006046206 A DE102006046206 A DE 102006046206A DE 102006046206 A1 DE102006046206 A1 DE 102006046206A1
Authority
DE
Germany
Prior art keywords
wafer
mms
drive circuit
electrode
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006046206A
Other languages
German (de)
Other versions
DE102006046206B4 (en
Inventor
Gerald Dr. Eckstein
Oliver Freudenberg
Alexander Frey
Ingo KÜHNE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102006046206A priority Critical patent/DE102006046206B4/en
Priority to US12/159,015 priority patent/US8151444B2/en
Priority to PCT/EP2007/060245 priority patent/WO2008037759A1/en
Publication of DE102006046206A1 publication Critical patent/DE102006046206A1/en
Application granted granted Critical
Publication of DE102006046206B4 publication Critical patent/DE102006046206B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00Electrostatic relays; Electro-adhesion relays
    • H01H59/0009Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H63/00Details of electrically-operated selector switches
    • H01H63/33Constructional details of co-ordinate-type selector switches not having relays at cross-points
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302Relay switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304Coordinate switches, crossbar, 4/2 with relays, coupling field
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13305Transistors, semiconductors in general
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322Integrated circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49105Switch making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

Es wird eine Verbindungseinrichtung zur wahlfreien Verbindung einer ersten Anzahl an ersten Sende-/Empfangseinheiten (SE1-1, SE2-1, SE3-1, SE4-1) mit einer zweiten Anzahl an zweiten Sende-/Empfangseinheiten (SE1-2, SE2-2, SE3-2, SE4-2) beschrieben. Die Verbindungseinrichtung umfasst eine Schaltermatrix (SM) mit einer dritten Anzahl an steuerbaren mh Ansteuerung eines Schaltelements (MMS) eine elektrische Verbindung zwischen einer der ersten Sende-/Empfangseinheiten (SE1-1, SE2-1, SE3-1, SE4-1) und einer der zweiten Sende-/Empfangseinheiten (SE1-2, SE2-2, SE3-2, SE4-2) herstellbar ist, und eine Ansteuerschaltung (AS) zur selektiven Ansteuerung jedes der mikromechanischen Schaltelemente (MMS).A connection device for random connection of a first number of first transceiver units (SE1-1, SE2-1, SE3-1, SE4-1) to a second number of second transceiver units (SE1-2, SE2-) is provided. 2, SE3-2, SE4-2). The connection device comprises a switch matrix (SM) with a third number of controllable mh control of a switching element (MMS), an electrical connection between one of the first transceiver units (SE1-1, SE2-1, SE3-1, SE4-1) and one of the second transmitting / receiving units (SE1-2, SE2-2, SE3-2, SE4-2) can be produced, and a drive circuit (AS) for selectively controlling each of the micromechanical switching elements (MMS).

Description

Die Erfindung betrifft eine Verbindungseinrichtung zur wahlfreien Verbindung einer ersten Anzahl an ersten Sende-/Empfangseinheiten mit einer zweiten Anzahl an zweiten Sende-/Empfangseinheiten. Die Erfindung betrifft ferner eine Kommunikationseinrichtung mit zumindest einer ersten und mit zumindest einer zweiten Sende-/Empfangseinheit sowie mit einer Verbindungseinrichtung zur selektiven Herstellung einer elektrischen Verbindung zwischen dem zumindest einen ersten und der zumindest einen zweiten Sende-/Empfangseinheit. Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer Verbindungseinrichtung.The The invention relates to a connection device for random connection a first number of first transceiver units having a second one Number of second transceiver units. The invention further relates to a communication device with at least a first and at least one second transceiver unit and with a connection device for selective production an electrical connection between the at least one first and the at least one second transceiver unit. The invention relates Furthermore, a method for producing a connecting device.

Kommunikationseinrichtungen zur Übertragung von Informationen umfassen zumindest eine erste Sende-/Empfangseinheit sowie zumindest eine zweite Sende-/Empfangseinheit. Im einfachsten Fall ist jeweils eine der ersten Sendeempfangseinheiten mit einer der zweiten Sende-/Empfangseinheiten zu einem Kanal verbunden. Bei Kommunikationseinrichtungen mit mehreren Übertragungskanälen ist hinsichtlich der Optimierung von Kosten und der notwendigen Übertragungsleitungen ein Multiplexverfahren vorteilhaft. Bei diesem können mehrere erste Sende-/Empfangseinheiten wahlweise an eine zweite Sende-/Empfangseinheit geschaltet werden, wodurch sich die Anzahl der Systemkomponenten reduziert. In anderen Situationen ist es notwendig, Informationen zwischen einer Mehrzahl an ersten Sende-/Empfangseinheiten und einer Mehrzahl an zweiten Sende-/Empfangseinheiten parallel zu übertragen, wobei die Zuordnung von ersten Sende-/Empfangseinheiten und zweiten Sende-/Empfangseinheiten wahlfrei sein muss. Dies gilt beispielsweise bei einer Telefonvermittlung. Eine derartige Anforderung lässt sich mit einem Raummultiplexverfahren erfüllen.communication facilities for transmission of information comprises at least a first transceiver unit and at least one second transceiver unit. In the simplest Case is in each case one of the first transceiver units with a the second transceiver units connected to a channel. at Communication devices with multiple transmission channels is regarding the optimization of costs and the necessary transmission lines a multiplexing advantageous. In this case, several first transmitting / receiving units optionally switched to a second transceiver unit, which reduces the number of system components. In other Situations it is necessary to share information between a plurality at first transmitting / receiving units and a plurality at second Transmitter / receiver units to transmit in parallel wherein the assignment of first transmitting / receiving units and second Transmitter / receiver units must be optional. This applies, for example, in a telephone exchange. Such a requirement leaves comply with a space division multiplexing.

1 zeigt in einer schematischen Darstellung eine sog. Kreuzschienenverteilung in einer Kommunikationseinrichtung. In 1 sind erste Sende-/Empfangseinheiten mit den Bezugszeichen SE1-1, SE2-1, SE3-1 und SE4-1 gekennzeichnet. Die ersten Sende-/Empfangseinheiten SE1-1, ..., SE4-1 sind mit Eingangsleitungen LE1, LE2, LE3, LE4 gekoppelt. Zweite Sende-/Empfangseinheiten sind mit den Bezugszeichen SE1-2, SE2-2, SE3-2 und SE4-2 gekennzeichnet. Die zweiten Sende-/Empfangseinheiten SE1-2, ..., SE4-2 sind jeweils mit einer Ausgangsleitung LA1, LA2, LA3, LA4 gekoppelt. In diesem Ausführungsbeispiel ist die Anzahl der ersten Sende-/Empfangseinheiten SE1-1, ..., SE4-1 entsprechend der Anzahl der zweiten Sende-/Empfangseinheiten SE1-2, ..., SE4-2 gewählt. Dies ist lediglich exemplarisch. Die Anzahl der ersten und zweiten Empfangseinheiten kann prinzipiell beliebig gewählt sein. 1 shows a schematic representation of a so-called. Cross bar distribution in a communication device. In 1 First transceiver units are identified by the reference symbols SE1-1, SE2-1, SE3-1 and SE4-1. The first transceivers SE1-1, ..., SE4-1 are coupled to input lines LE1, LE2, LE3, LE4. Second transmitting / receiving units are identified by the reference symbols SE1-2, SE2-2, SE3-2 and SE4-2. The second transceiver units SE1-2, ..., SE4-2 are each coupled to an output line LA1, LA2, LA3, LA4. In this embodiment, the number of first transmitting / receiving units SE1-1, ..., SE4-1 is selected according to the number of second transmitting / receiving units SE1-2, ..., SE4-2. This is just an example. The number of first and second receiving units can in principle be chosen arbitrarily.

Zur wahlfreien Verbindung der ersten Sende-/Empfangseinheiten SE1-1, ..., SE4-1 und der zweiten Sende-/Empfangseinheiten SE1-2, ..., SE4-2 ist eine Schaltermatrix SM vorgesehen. Die Schaltermatrix SM umfasst an den Knotenpunkten K11, K12, K13, K14, ..., K41, K42, K43, K44 (allgemein Kij, wobei i die Anzahl der Eingangsleitungen und j die Anzahl der Ausgangsleitungen ist) jeweils ein Schaltelement (nicht dargestellt). Durch ein an einem Knotenpunkt Kij angeordnetes Schaltelement wird dabei eine elektrische Verbindung der sich in dem Knotenpunkt kreuzenden Eingangsleitung und Ausgangsleitung vorgenommen.to optional connection of the first transceiver units SE1-1, ..., SE4-1 and the second transceiver units SE1-2, ..., SE4-2, a switch matrix SM is provided. The switch matrix SM comprises at the nodes K11, K12, K13, K14, ..., K41, K42, K43, K44 (in general Kij, where i is the number of input lines and j is the number of output lines) each a switching element (not shown). By a arranged at a node Kij Switching element is doing an electrical connection in the made the node crossing input line and output line.

Durch entsprechende Ansteuerung jeweiliger Schaltelemente durch eine in der 1 nicht dargestellte Ansteuerschaltung lässt sich jeweils parallel eine bestimmte der ersten Sende-/Empfangseinheiten SE1-1, ..., SE4-1 mit einer bestimmten der zweiten Sende-/Empfangseinheiten SE1-2, ..., SE4-2 elektrisch verbinden. Dies ist in 1 durch die mit den Bezugszeichen P1, ..., P4 gekennzeichneten Kommunikationspfade exemplarisch dargestellt. Mit dem Kommunikationspfad P1 ist die erste Sende-/Empfangseinheit SE1-1 mit der zweiten Sende-/Empfangseinheit SE2-2 verbunden. Dabei stellt die erste Sende- /Empfangseinheit SE1-1 einen Sender und die zweite Sende-/Empfangseinheit SE2-2 einen Empfänger dar, was durch die Pfeilrichtung ausgedrückt ist. Die elektrische Verbindung erfolgt dadurch, dass das an dem Knotenpunkt K12 angeordnete Schaltelement leitend geschalten ist, während die weiteren in dem Kommunikationspfad T1 angeordneten Schaltelemente in den Knotenpunkten K11, K22, K32 und K42 sperrend gehalten sind.By appropriate control of respective switching elements by a in the 1 Not shown drive circuit can each be parallel to a certain one of the first transceiver units SE1-1, ..., SE4-1 electrically connect to a certain one of the second transceiver units SE1-2, ..., SE4-2. This is in 1 represented by the designated by the reference numerals P1, ..., P4 communication paths by way of example. With the communication path P1, the first transmitting / receiving unit SE1-1 is connected to the second transmitting / receiving unit SE2-2. In this case, the first transmitting / receiving unit SE1-1 is a transmitter and the second transmitting / receiving unit SE2-2 is a receiver, which is expressed by the arrow direction. The electrical connection takes place in that the switching element arranged at the node K12 is turned on, while the other switching elements arranged in the communication path T1 are held in a blocking manner in the nodes K11, K22, K32 and K42.

In entsprechender Weise ist ein Kommunikationspfad P2 zwischen der ersten Sende-/Empfangseinheit SE2-1 und der zweiten Sende-/Empfangseinheit SE1-2, zwischen der ersten Sende-/Empfangseinheit SE3-1 und der zweiten Sende-/Empfangseinheit SE3-2 sowie der ersten Sende-/Empfangseinheit SE4-1 und der zweiten Sende-/Empfangseinheit SE4-2 gebildet. In dem dargestellten Ausführungsbeispiel stellen die ersten Sende-/Empfangseinheiten SE2-1 und SE4-1 Empfänger dar, während SE3-1 einen Sender bildet. Korrespondierend dazu stellen die zweiten Sende-/Empfangseinheiten SE1-2 und SE4-2 Sender und SE3-2 einen Empfänger dar.In Similarly, a communication path P2 between the first transmitting / receiving unit SE2-1 and the second transmitting / receiving unit SE1-2, between the first transmitting / receiving unit SE3-1 and the second transmitting / receiving unit SE3-2 and the first transmitting / receiving unit SE4-1 and the second transmitting / receiving unit SE4-2. In the illustrated embodiment set the first transceiver units SE2-1 and SE4-1 recipients while SE3-1 forms a transmitter. Correspondingly, the second Transceiver units SE1-2 and SE4-2 transmitters and SE3-2 one receiver represents.

Eine generelle Anforderung an eine, wie in 1 beschriebene, Schaltermatrix besteht darin, dass das Multiplexverfahren die eigentliche Signalübertragung nicht beeinflusst. Die für das Multiplexen notwendigen Schaltelemente weisen parasitäre Elemente, einen Widerstand und eine Kapazität, auf. Dabei stellt insbesondere die Kapazität für hohe Frequenzen im Bereich von mehr als 100 MHz einen unerwünschten Leckpfad dar, der zu Signalverlusten führt. Damit ergibt sich insbesondere bei der Übertragung von Hochfrequenzsignalen ein Signalintegritätsproblem.A general requirement for one, as in 1 described switch matrix is that the multiplexing process does not affect the actual signal transmission. The switching elements necessary for the multiplexing have parasitic elements, a resistance and a capacitance. In particular, the capacity for high frequencies in the range of more than 100 MHz represents an undesirable leakage path, which leads to signal losses. This results especially in the transfer radio frequency signals is a signal integrity problem.

Um die unerwünschten Signalverluste zu vermeiden, werden bislang Schaltelemente mit geringen parasitären Kapazitäten eingesetzt oder die Wirkung der parasitären Kapazitäten wird aktiv durch entsprechende Schaltungsanordnungen kompensiert. Schalter mit geringen parasitären Kapazitäten sind beispielsweise PIN-Dioden, die aber den Nachteil sehr hoher Gestehungskosten aufweisen. Das Vorsehen von Bauelementen zur Re duktion der parasitären Kapazitäten ist zwar kostengünstiger, weist jedoch den Nachteil auf, dass der Flächenbedarf für die Schaltermatrix ansteigt. Dabei nimmt der Platzbedarf, insbesondere wenn Schaltermatrixen zur wahlfreien Verbindung eine große Anzahl an ersten und zweiten Sende-/Empfangseinheiten aufweisen, eine nicht mehr tolerierbare Größe ein.Around the unwanted ones Signal losses to avoid, so far switching elements with low parasitic capacities used or the effect of parasitic capacitances becomes active through appropriate Circuit arrangements compensated. Switches with low parasitic capacitances are For example, PIN diodes, but the disadvantage of very high production costs exhibit. The provision of components for reducing the parasitic capacitance is while cheaper, However, has the disadvantage that the space requirement for the switch matrix increases. This takes up the space required, especially when switch matrixes for random connection, a large number of first and second Transmit / receive units have a no longer tolerable Size one.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Verbindungseinrichtung zur wahlfreien Verbindung von Sende-/Empfangseinheiten sowie eine Kommunikationseinrichtung anzugeben, bei denen eine Signalübertragung, insbesondere von Hochfrequenzsignalen, zu keinen oder nur geringen Signalverlusten führt. Gleichzeitig sollen diese mit geringem Platzbedarf zu realisieren sein.It is therefore an object of the present invention, a connection device for the optional connection of transmitting / receiving units and a Specify communication device in which a signal transmission, in particular of high-frequency signals, with no or only small signal losses leads. At the same time they should be realized with a small footprint be.

Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zum Herstellen einer Verbindungseinrichtung der oben genannten Art anzugeben, welches auf einfache und kostengünstige Weise realisierbar ist.A Another object of the invention is a method for manufacturing to specify a connecting device of the above type, which on simple and inexpensive Way is feasible.

Diese Aufgaben werden mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen ergeben sich jeweils aus den abhängigen Patentansprüchen.These Tasks are solved with the features of the independent claims. advantageous embodiments each result from the dependent Claims.

Eine erfindungsgemäße Verbindungseinrichtung zur wahlfreien Verbindung einer ersten Anzahl an Sende-/Empfangseinheiten mit einer zweiten Anzahl an Sende-/Empfangseinheiten umfasst eine Schaltermatrix, die eine dritte Anzahl an steuerbaren mikromechanischen Schaltelementen umfasst, wobei durch Ansteuerung eines Schaltelements eine elektrische Verbindung zwischen einer der ersten Sende-/Empfangseinheiten und einer der zweiten Sende-/Empfangseinheiten herstellbar ist, und eine Ansteuerschaltung zur selektiven Ansteuerung jedes der mikromechanischen Schaltelemente.A Connecting device according to the invention for random connection of a first number of transceiver units with a second number of transceiver units comprises a switch matrix, a third number of controllable micromechanical switching elements includes, by driving a switching element, an electrical Connection between one of the first transceiver units and one of the second transceiver units can be produced, and a drive circuit for selectively driving each of the micromechanical Switching elements.

Der Reduktion von Signalverlusten bei hochfrequenten Signalen bei gleichzeitig minimalem Raumbedarf für eine erfindungsgemäße Verbindungseinrichtung ergibt sich durch die Verwendung von mikromechanischen Schaltelementen. Diese sind unter dem Namen MEMS (Micro-Electro-Mechanical System) bekannt und stellen eine Kombination von mechanischen Elementen und elektronischen Elementen auf einem Substrat bzw. Halbleiterchip dar. Mikromechanische Schaltelemente sind Bauelemente mit einer geringen parasitären Kapazität und damit insbesondere für die Übertragung von Hochfrequenzsignalen geeignet. Die Möglichkeiten der Mikrosystemtechnik erlauben dabei eine miniaturisierte und kostengünstige Realisierung einer Schaltermatrix.Of the Reduction of signal losses at high-frequency signals at the same time minimal space requirement for a connection device according to the invention results from the use of micromechanical switching elements. These are called MEMS (Micro-Electro-Mechanical System) known and make a combination of mechanical elements and electronic elements on a substrate or semiconductor chip. Micromechanical switching elements are components with a low level parasitic capacity and thus especially for the transfer suitable for high-frequency signals. The possibilities of microsystem technology allow a miniaturized and cost-effective implementation of a switch matrix.

Im Rahmen der vorliegenden Erfindung ist der Begriff des Schaltelements derart zu verstehen, dass sowohl Schalter als auch Relais umfasst sind. Die Schaltelemente sind jeweils an einem Kreuzungspunkt der Eingangsleitungen und der Ausgangsleitungen angeordnet und verbinden, bei entsprechender Ansteuerung, die jeweilige Eingangs- mit der Ausgangsleitung.in the The term of the present invention is the term of the switching element to understand that includes both switches and relays are. The switching elements are each at a crossing point of Arranged and connect input lines and output lines, with appropriate control, the respective input with the Output line.

Die dritte Anzahl der steuerbaren mikromechanischen Schaltelemente bemisst sich nach der ersten Anzahl der ersten Sende-/Empfangseinheiten, die mit Eingangsleitungen verbunden sind und der zweiten Anzahl an zweiten Sende-/Empfangseinheiten, die mit Ausgangsleitungen verbunden sind. Allgemein ergibt sich die dritte Anzahl an Schaltelementen aus der Multiplikation der ersten Anzahl an ersten Sende-/Empfangseinheiten mit der zweiten Anzahl an zweiten Sende-/Empfangseinheiten. Eine erfindungsgemäße Verbindungseinrichtung umfasst damit mindestens ein Schaltelement, wenn lediglich eine erste Sende-/Empfangseinheit und eine zweite Sende-/Empfangseinheit vorgesehen sind.The measured third number of controllable micromechanical switching elements according to the first number of the first transceiver units, the connected to input lines and the second number to second Transceiver units connected to output lines. In general, the third number of switching elements results from the Multiplication of the first number of first transceiver units with the second number of second transceiver units. A Connecting device according to the invention thus comprises at least one switching element, if only one first transmitting / receiving unit and a second transmitting / receiving unit are provided.

Die Ansteuerschaltung kann beispielsweise durch ein ASIC (Application Specific Integrated Circuit) gebildet sein, welches der elektrischen Ansteuerung der einzelnen Schaltelemente der Schaltermatrix dient.The Drive circuit, for example, by an ASIC (Application Specific Integrated Circuit), which is the electrical Control of the individual switching elements of the switch matrix is used.

Gemäß einer vorteilhaften Ausführungsform sind die Schaltermatrix und die Ansteuerschaltung als integrierte Bauelemente in einem gemeinsamen Substrat ausgebildet. Durch die direkte Integration der Schaltelemente mit den Bauelementen der Ansteuerschaltung ergibt sich ein integriertes System, das kostengünstig herstellbar ist und hinsichtlich seines Flächenbedarfs optimiert für das Multiplexen von Hochfrequenzsignalen ist. Die Schaltelemente der Schaltermatrix sind zweckmäßigerweise in einem CMOS-kompatiblen Prozess ausgebildet bzw. herstellbar. Die Verbindungseinrichtung ist mit einer Frequenz von mehr als 100 MHz, weiter bevorzugt mit einer Frequenz von mehr als 300 MHz betreibbar.According to one advantageous embodiment the switch matrix and the drive circuit as integrated components in formed a common substrate. By the direct integration of the Switching elements with the components of the drive circuit results an integrated system that is inexpensive to produce and in terms his space requirement optimized for is the multiplexing of high frequency signals. The switching elements the switch matrix are expediently formed or produced in a CMOS-compatible process. The connection device is at a frequency of more than 100 MHz, more preferably operable at a frequency of more than 300 MHz.

Zur Ansteuerung der mikromechanischen Schalelemente umfasst die Ansteuerschaltung gemäß einer weiteren Ausführungsform eine Pegelanpassungsschaltung, welche die zur Ansteuerung der mikromechanischen Schaltelemente notwendige Spannung erzeugt. Zweckmäßigerweise umfasst die Ansteuerschaltung ein Positionsregister, in das ein Schaltungsmuster zur Ansteuerung sämtlicher Schaltelemente einschreibbar ist. Die Bitbreite des Positionsregisters bemisst sich dabei nach der Größe der Schaltermatrix, um eine gleichzeitige Ansteuerung sämtlicher Knotenpunkte zu ermöglichen.In order to control the micromechanical switching elements, the drive circuit according to a further embodiment comprises a level matching circuit which requires the necessary for driving the micromechanical switching elements Voltage generated. Advantageously, the drive circuit comprises a position register, in which a circuit pattern for driving all the switching elements can be written. The bit width of the position register is dimensioned according to the size of the switch matrix in order to allow a simultaneous control of all nodes.

Hierbei ist es zweckmäßig, wenn die Ansteuerschaltung einen Speicher umfasst, in dem eine Anzahl an vorbestimmten Schaltungsmustern zur Ansteuerung der Schaltelemente der Schaltermatrix hinterlegt ist, wobei die in dem Speicher hinterlegten Schaltungsmuster dem Positionsregister zuführbar sind. Das Vorsehen des Speichers mit den darin vorgehaltenen Schaltungsmustern weist den Vorteil auf, dass eine sehr schnelle Ansteuerung der Schaltermatrix möglich ist. Unabhängig davon ist es natürlich auch vorstellbar, dass das Positionsregister über eine Datenleitung mit einem Schaltungsmuster fallweise beschrieben wird.in this connection it is useful if the drive circuit comprises a memory in which a number on predetermined circuit patterns for driving the switching elements the switch matrix is deposited, wherein the stored in the memory circuit pattern the position register can be fed. The provision of the memory with the circuit patterns held therein has the advantage that a very fast control of the switch matrix possible is. Independently Of course it is conceivable that the position register via a data line with a Circuit pattern is described case by case.

Prinzipiell kann der technische Aufbau der mikromechanischen Schaltelemente beliebiger Natur sein. Bevorzugt werden mikromechanische Schaltelemente eingesetzt, die mittels eines elektrischen Feldeffekts ansteuerbar sind. Alternativ können die mikromechanischen Schaltelemente mittels eines piezoelektrischen Effekts ansteuerbar sein.in principle can the technical structure of the micromechanical switching elements to be of any nature. Preference is given to micromechanical switching elements used, which can be controlled by means of an electric field effect are. Alternatively, the micromechanical Switching elements controlled by a piezoelectric effect be.

Eine erfindungsgemäße Kommunikationseinrichtung umfasst zumindest eine erste Sende-/Empfangseinheit und zumindest eine zweite Sende-/Empfangseinheit sowie eine Verbindungseinrichtung zur selektiven Herstellung einer elektrischen Verbindung zwischen der zumindest einen ersten und der zumindest einen zweiten Sende-/Empfangseinheit, wobei die Verbindungseinrichtung, wie oben beschrieben, ausgebildet ist. Damit gehen die gleichen Vorteile einher, wie sie vorstehend beschrieben wurden.A Communication device according to the invention comprises at least a first transmitting / receiving unit and at least a second transmitting / receiving unit and a connection device for selective production of an electrical connection between the at least one first and the at least one second transceiver unit, wherein the connection means is formed as described above is. This is accompanied by the same advantages as above have been described.

Ein einfindungsgemäßes Verfahren zur Herstellung einer Verbindungseinrichtung für die wahlfreie Verbindung einer ersten Anzahl an ersten Sende-/Empfangseinheiten mit einer zweiten Anzahl an zweiten Sende-/Empfangseinheiten, wobei die Verbindungseinrichtung eine Schaltermatrix, die eine dritte Anzahl an steuerbaren mikromechanischen Schaltelementen umfasst, und eine Ansteuerschaltung zur selektiven Ansteuerung jedes der mikromechanischen Schaltelemente aufweist, umfasst die folgenden Schritte: Bereitstellen eines ersten Wafers, in welchem die Ansteuerschaltung ausgebildet ist, und Ausbilden einer ersten elektrisch leitfähigen Schicht auf einer Oberseite des ersten Wafers, wobei die erste leitfähige Schicht für jedes Schaltelement zumindest eine erste Elektrode für elektrostatische Aktuation, eine erste Elektrode für einen Lastkreis und eine erste Elektrode für die Verbindung zu einer Ansteuerschaltung umfasst; Bereitstellen eines zweiten Wafers und Ausbildung einer zweiten elektrisch leitfähigen Schicht auf einer Vorderseite des zweiten Wafers, wobei die zweite leitfähige Schicht für jedes Schaltelement zumindest eine zweite Elektrode für elektrostatische Aktuation und eine zweite Elektrode für den Lastkreis umfasst; Verbinden des ersten und des zweiten Wafers derart miteinander, dass eine elektrische Verbindung zwischen der ersten Elektrode für die Verbindung zu der Ansteuerschaltung und der zweiten Elektrode für die elektrostatische Aktuation hergestellt wird.One method according to the invention for producing a connection device for the optional connection a first number of first transceiver units having a second number of second transceiver units, wherein the connection means a switch matrix comprising a third number of controllable micromechanical switching elements and a drive circuit for selectively driving each the micromechanical switching elements comprises the following Steps: Providing a first wafer in which the drive circuit is formed, and forming a first electrically conductive layer an upper surface of the first wafer, wherein the first conductive layer for each Switching element at least a first electrode for electrostatic actuation, a first electrode for a load circuit and a first electrode for connection to a drive circuit includes; Providing a second wafer and training a second electrically conductive Layer on a front side of the second wafer, wherein the second conductive Layer for each switching element at least one second electrode for electrostatic Aktuation and a second electrode for the load circuit comprises; Connect of the first and second wafers with each other such that an electric Connection between the first electrode for the connection to the drive circuit and the second electrode for the electrostatic actuation is produced.

Dabei sind die erste Elektrode für elektrostatische Aktuation und die erste Elektrode für die Verbindung zu der Ansteuerschaltung mit der Ansteuerschaltung verbunden. Eine elektrische Verbindung der ersten Elektrode für den Lastkreis mit der Ansteuerschaltung ist nicht notwendig.there are the first electrode for electrostatic actuation and the first electrode for the connection connected to the drive circuit to the drive circuit. A electrical connection of the first electrode for the load circuit with the drive circuit is not necessary.

Das Verfahren zur Herstellung einer erfindungsgemäßen Verbindungseinrichtung kann unter Verwendung bekannter Technologien durchgeführt werden. Die Integration der Funktionalität der Schaltermatrix in einen Wafer, welcher die Ansteuerschaltung beinhaltet, erfolgt durch weitere Bearbeitung dieses Wafers und das Bereitstellen und Bearbeiten eines zweiten Wafers, der in einem späteren Verarbeitungsschritt mit dem ersten Wafer verbunden wird. Die Verbindung erfolgt beispielsweise durch bekannte Bond-Mechanismen. Die Verwendung von Herstellungsprozessen, die aus der Halbleiterherstellung bekannt sind, ermöglicht auf einfache Weise die Bildung von beliebig großen Schaltermatrizen. Die Ansteuerung der Schaltelemente der Schaltermatrix durch die Ansteuerschaltung in dem ersten Wafer ist über in dem ersten Wafer ausgebildete Metallschichten auf einfache Weise möglich. Hierdurch lässt sich auf kostengünstige Weise eine Verbindungseinrichtung fertigen, welche im Vergleich zu herkömmlichen Verbindungseinrichtungen einen wesentlich geringeren Platzbedarf aufweist.The Process for the preparation of a connecting device according to the invention can be performed using known technologies. The integration of functionality the switch matrix into a wafer, which the drive circuit is carried out by further processing of this wafer and the provision and processing of a second wafer, which in one later Processing step is connected to the first wafer. The connection takes place for example by known bonding mechanisms. The usage of manufacturing processes known from semiconductor manufacturing are possible in a simple way the formation of arbitrarily large switch matrices. The control the switching elements of the switch matrix by the drive circuit in the first wafer is over formed in the first wafer metal layers in a simple manner possible. This leaves focus on cost Way produce a connecting device, which in comparison to conventional connecting devices has a much smaller footprint.

Gemäß einer zweckmäßigen Ausgestaltung wird der erste Wafer auf der Oberseite vor dem Ausbilden der ersten elektrischen leitfähigen Schicht, insbesondere durch ein chemisch-mechanisches Verfahren (Chemical Mechanical Polishing), planarisiert.According to one expedient embodiment the first wafer on the top before forming the first electrical conductive Layer, in particular by a chemical-mechanical method (Chemical Mechanical Polishing), planarized.

Gemäß einer weiteren zweckmäßigen Ausgestaltung wird vor dem Ausbilden der ersten elektrisch leitfähigen Schicht auf der Oberseite des ersten Wafers zumindest eine Grube erzeugt, deren Größe sich nach der Grundfläche des Schaltelements bemisst, wobei innerhalb der zumindest einen Grube zumindest eine Öffnung ausgebildet wird, welche eine in dem ersten Wafer vorgesehene Metallschicht freilegen.According to one further expedient embodiment is before forming the first electrically conductive layer generates at least one pit on top of the first wafer, their size is after the base area of the switching element, wherein within the at least one Pit at least one opening is formed, which expose a metal layer provided in the first wafer.

In einem weiteren Verfahrensschritt wird die erste Elektrode für die Verbindung zu der Ansteuerschaltung zumindest teilweise galvanisch verstärkt. Über die galvanische Verstärkung wird in einem späteren Verfahrensschritt die elektrische Verbindung zu der elektrisch leitfähigen Schicht auf dem zweiten Wafer hergestellt.In a further method step, the first electrode for the connection to the drive circuit at least partially galvanically amplified. Via the galvanic reinforcement, the electrical connection to the electrically conductive layer on the second wafer is produced in a later method step.

Zweckmäßigerweise wird der zweite Wafer durch ein SOI-Substrat gebildet. SOI steht für Silicon an Insulator ("Silizium auf einem Isolator"). Die SOI-Technik ist eine bekannte Bauart für Schaltkreise aus Silizium-Transistoren. Diese befinden sich auf einem isolierenden Material, wodurch sich kürzere Schaltzeiten und geringere Leistungsaufnahmen ergeben. Im Gegensatz zu gewöhnlichen Schaltern, die direkt auf dem Silizium-Wafer gefertigt werden, haben die Transistoren auf einer Isolatorschicht eine geringere Kapazität, so dass die bis zum Schalten benötigten Ladungen verringert werden. Auf die so verringerten Schaltzeiten werden höhere Taktraten ermöglicht. Gleichzeitig wird die Leistungsaufnahme verringert, wodurch sich auch kleinere Verlustwärmen ergeben. Zur Herstellung wird z.B. ein Silizium-Wafer thermisch oxidiert, dann wird ein zweiter Wafer mit seiner einkristallinen Oberfläche auf dessen Oxidschicht gelegt.Conveniently, For example, the second wafer is formed by an SOI substrate. SOI stands for silicone Insulator ("Silicon on an insulator "). The SOI technique is a known type of silicon transistor circuit. These are located on an insulating material, resulting in shorter switching times and lower power consumption. Unlike ordinary Switches that are made directly on the silicon wafer have the transistors on an insulator layer have a lower capacitance, so that which needed to switch Charges are reduced. On the so reduced switching times become higher Clock rates enabled. At the same time, the power consumption is reduced, resulting in also smaller heat loss result. For the production, e.g. a silicon wafer thermally oxidized, then becomes a second wafer with its monocrystalline surface placed on the oxide layer.

In einem weiteren Verfahrensschritt wird auf den zweiten Wafer eine Isolationsschicht aufgebracht. Diese wird in einem nachfolgenden Verarbeitungsschritt strukturiert, so dass die nachfolgend aufgebrachte zweite elektrisch leitfähige Schicht, insbesondere eine Metallschicht, unterhalb der Oberfläche der Isolationsschicht angeordnet ist. Das Ausbilden der zweiten Elektroden erfolgt zweckmäßigerweise durch Strukturierung der zweiten leitfähigen Schicht.In a further process step is on the second wafer a Insulation layer applied. This will be in a subsequent Processing step structured so that the subsequently applied second electrically conductive Layer, in particular a metal layer, below the surface of the Insulation layer is arranged. The formation of the second electrodes is suitably carried out by Structuring of the second conductive Layer.

In einem weiteren Verfahrensschritt wird ein Ausleger in dem zweiten Wafer hergestellt, indem von der Vorderseite des zweiten Wafers her ein Graben bis zu einer vergrabenen Isolationsschicht eingebracht wird. Schließlich wird von der Rückseite her der zweite Wafer einem Schleif- und Ätzprozess unterzogen, so dass der Ausleger bei Krafteinwirkung auslenkbar ist.In Another method step is a boom in the second Wafer made by placing from the front of the second wafer ago a digging introduced to a buried insulation layer becomes. After all is from the back The second wafer is subjected to a grinding and etching process, so that the boom is deflected when force.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels in der Zeichnung näher erläutert. Es zeigen:The Invention will now be described with reference to an embodiment in the drawing explained in more detail. It demonstrate:

1 eine schematische Darstellung einer Kreuzschienenverteilung zur Durchführung eines Raummultiplexverfahrens, 1 a schematic representation of a crossbar distribution for performing a space division multiplex method,

2 eine schematische Darstellung einer erfindungsgemäßen Verbindungseinrichtung, 2 a schematic representation of a connecting device according to the invention,

3a bis d aufeinander folgende Herstellungsschritte bei der Bearbeitung eines ersten Wafers, in welchem eine Ansteuerschaltung der Verbindungseinrichtung ausgebildet ist, 3a to d consecutive manufacturing steps in the processing of a first wafer, in which a drive circuit of the connection device is formed,

4a bis d aufeinander folgende Schritte bei der Bearbeitung eines zweiten Wafers zur Ausbildung von Teilkomponenten eines mikromechanischen Schalters, und 4a to d successive steps in the processing of a second wafer to form subcomponents of a micromechanical switch, and

5a und b aufeinander folgende Bearbeitungsschritte nach dem Verbinden des ersten und des zweiten Wafers. 5a and b subsequent processing steps after connecting the first and second wafers.

Eine erfindungsgemäße Verbindungseinrichtung 1 zur Durchführung eines Raummultiplexverfahrens, zum Beispiel bei einer Kreuzschienenverteilung, ist in 2 in schematischer Weise dargestellt. Die Verbindungseinrichtung 1 umfasst eine Schaltermatrix SM sowie eine Ansteuerschaltung AS. Die Schaltermatrix SM umfasst beispielhaft 8×8 mikromechanische Schaltelemente MMS. Diese sind an Knotenpunkten von acht Eingangsleitungen LE1, ..., LE8 und acht Ausgangsleitungen LA1, ..., LA8 angeordnet. Der Übersichtlichkeit halber sind in der Schaltermatrix SM der 2 lediglich einige wenige der mik romechanischen Schaltelemente MMS exemplarisch dargestellt. Jedes der Schaltelemente MMS ist selektiv durch die Ansteuerschaltung AS ansteuerbar.A connection device according to the invention 1 for performing a space division method, for example, in a crossbar distribution, is in 2 shown in a schematic way. The connection device 1 comprises a switch matrix SM and a drive circuit AS. The switch matrix SM comprises, by way of example, 8 × 8 micromechanical switching elements MMS. These are arranged at nodes of eight input lines LE1, ..., LE8 and eight output lines LA1, ..., LA8. For the sake of clarity, in the switch matrix SM the 2 only a few of the micro-mechanical switching elements MMS exemplified. Each of the switching elements MMS can be selectively controlled by the drive circuit AS.

Ein mikromechanisches Schaltelement MMS weist drei Elektroden auf, von denen eine Elektrode mit der Ansteuerschaltung AS, eine zweite Elektrode mit einer der Eingangsleitungen LEi, i = 1 bis 8, und die dritte Elektrode mit einer Ausgangsleitung LAi, i = 1 bis 8, verbunden sind. Beim Ansteuern der mit der Ansteuerschaltung AS verbundenen Elektrode eines Schaltelements MMS wird ein Kurzschluss zwischen der zweiten und dritten Elektrode hergestellt, so dass eine elektrische Verbindung zwischen der betreffenden Eingangsleitung LEi und der betreffenden Ausgangsleitung LAi hergestellt ist.One micromechanical switching element MMS has three electrodes, from which an electrode with the drive circuit AS, a second electrode with one of the input lines LEi, i = 1 to 8, and the third electrode are connected to an output line LAi, i = 1 to 8. At the Driving the electrode connected to the drive circuit AS a switching element MMS becomes a short circuit between the second and third electrode made so that an electrical connection between the relevant input line LEi and the relevant Output line LAi is made.

Die Ansteuerung der Schaltermatrix SM erfolgt dabei derart, dass jeweils nur ein Schaltelement MMS einer Ausgangsleitung LAi und einer Eingangsleitung LEi angesteuert ist.The Control of the switch matrix SM takes place in such a way that in each case only one switching element MMS of an output line LAi and an input line LEi is driven.

Zur Ansteuerung eines Schaltelements weist die Ansteuerschaltung AS eine Anzahl an Multiplexern MUX1, .., MUX8 auf. Im Ausführungsbeispiel muss in acht Schalterspalten jeweils ein Schaltelement MMS ausgewählt werden. Zur Adressierung der acht Schalterspalten sind 3 Bit notwendig, so dass die Ansteuerung über 3:8-Multiplexer erfolgt. Für die wahlfreie Adressierung der 8×8-Schaltermatrix SM werden somit insgesamt 24 Bits (8 Spalten × 3 Bits) benötigt. Ein solches "Schaltungsmuster" wird in einem mit den Multiplexern MUX1, ..., MUX8 gekoppelten Positionsregister PR vorgehalten.to Control of a switching element has the drive circuit AS a number of multiplexers MUX1, .., MUX8. In the embodiment must in each case one switching element MMS can be selected in eight switch gaps. For addressing the eight switch columns 3 bits are necessary, so that the drive over 3: 8 multiplexer takes place. For the random addressing of the 8x8 switch matrix SM thus a total of 24 bits (8 columns x 3 bits) is needed. One such "circuit pattern" is in one with the multiplexers MUX1, ..., MUX8 coupled position register PR maintained.

Das Positionsregister PR kann über eine Datenleitung Data beschrieben werden. Die Datenleitung Data kann als Bus oder einzelne Leitung ausgebildet sein. Im Ausführungsbeispiel beinhaltet die Ansteuerschaltung AS einen internen Speicher SP, in dem eine Anzahl von vordefinierten Schaltungsmustern abgelegt ist. Der Speicher SP ist deshalb mit der Datenleitung Data verbunden und weiterhin über eine Leitung mit dem Positionsregister PR. Über eine Auswahlleitung Switch, die mit dem Ausgang des Speichers SP gekoppelt ist, kann ausgewählt werden, welches der in dem Speicher SP eingespeicherten Schaltungsmuster in das Positionsregister PR geschrieben werden soll. Die Auswahlleitung Switch ist im Ausführungsbeispiel zu diesem Zweck 4 Bit breit.The position register PR can via a Da data line. The data line Data may be formed as a bus or a single line. In the exemplary embodiment, the drive circuit AS includes an internal memory SP in which a number of predefined circuit patterns are stored. The memory SP is therefore connected to the data line Data and also via a line with the position register PR. Via a selection line switch which is coupled to the output of the memory SP, it is possible to select which of the circuit patterns stored in the memory SP should be written into the position register PR. The selection line switch is 4 bits wide in the exemplary embodiment for this purpose.

Die Ansteuerschaltung AS wird mit zwei Spannungspegeln VDD und VSS betrieben, welche an einer Versorgungspotential- und einer Bezugspotentialleitung anliegen. Die Bauelemente der Ansteuerschaltung AS arbeiten mit CMOS-Spannungspegeln, in der Regel 5V. Die zur Ansteuerung der mikromechanischen Schaltelemente (sog. MEMS-Schalter oder Relais) benötigten, im Vergleich dazu höheren, Spannungen, z.B. 60V, werden am Ausgang der Ansteuerschaltung AS mit einer Pegelanpassungsschaltung LS generiert. Die Pegelanpassungsschaltung LS wird auch als "Level Shifter" bezeichnet und verfügt zu diesem Zweck über eine Spannungsleitung HV, an der ein entsprechendes Spannungssignal anliegt. Darüber hinaus umfasst die Ansteuerschaltung AS in bekannter Weise einen Taktgenerator CG, welcher mit einer Taktleitung Clock verbunden ist.The Drive circuit AS is operated with two voltage levels VDD and VSS, which at a Versorgungspotential- and a reference potential line issue. The components of the drive circuit AS work with CMOS voltage levels, usually 5V. The for controlling the micromechanical Switching elements (so-called MEMS switches or relays) needed, higher, tensions, e.g. 60V, at the output of the drive circuit AS with a level adjustment circuit LS generated. The level adjusting circuit LS is also called "level shifter" and has this Purpose over a voltage line HV at which a corresponding voltage signal is applied. About that In addition, the drive circuit AS comprises a known manner Clock generator CG, which is connected to a clock clock line is.

In den nachfolgenden 3 bis 5 wird die Herstellung einer erfindungsgemäßen Verbindungseinrichtung beschrieben, wobei zu illustrativen Zwecken lediglich ein einziges Schaltelement dargestellt ist. Das erfindungsgemäße Verfahren ist jedoch unabhängig davon für eine ganze Schaltermatrix anwendbar.In the following 3 to 5 the production of a connecting device according to the invention will be described, wherein for illustrative purposes only a single switching element is shown. However, the method according to the invention is independently applicable to an entire switch matrix.

Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, dass die Schaltelemente der Schaltermatrix zusammen mit den Bauelementen der Ansteuerschaltung in ein gemeinsames Substrat integriert werden.The inventive method is characterized in that the switching elements of the switch matrix together with the components of the drive circuit in a common Substrate are integrated.

Ausgangsmaterial (vgl. 3a) ist ein planarisierter erster Wafer 10. Die Planarisierung erfolgt auf einer Oberseite 11 des ersten Wafers 10. Die Planarisierung erfolgt zum Beispiel mittels chemisch-mechanischem Polieren (Chemical Mechanical Polishing CMP). Im Bereich einer Rückseite 12 des ersten Wafers 10 sind CMOS-Strukturen ausgebildet, welche sich bei spielhaft über die gesamte Fläche des ersten Wafers 10 erstrecken. Die CMOS-Strukturen sind mit dem Bezugszeichen 13 gekennzeichnet. In bekannter Weise ist innerhalb des Substrats des ersten Wafers 10 eine Anzahl an Metallschichten ausgebildet, die zumindest teilweise über Durchkontaktierungen miteinander verbunden sind. Lediglich beispielhaft und schematisch sind im vorliegenden Ausführungsbeispiel zwei Metallschichten 14, 16 dargestellt, die über Durchkontaktierungen 15, 17 miteinander verbunden sein können.Starting material (cf. 3a ) is a planarized first wafer 10 , The planarization takes place on a top 11 of the first wafer 10 , The planarization is carried out, for example, by means of chemical mechanical polishing (CMP). In the area of a back 12 of the first wafer 10 CMOS structures are formed, which playfully over the entire surface of the first wafer 10 extend. The CMOS structures are identified by the reference numeral 13 characterized. Known manner is within the substrate of the first wafer 10 formed a number of metal layers, which are at least partially interconnected via vias. By way of example and schematically, in the present embodiment, two metal layers 14 . 16 represented by vias 15 . 17 can be connected to each other.

Zur Herstellung einer erfindungsgemäßen Verbindungseinrichtung werden in einem ersten Schritt von der Oberseite 11 des ersten Wafers 10 her zwei Gruben 18, 19 erzeugt, die einerseits die Grundfläche für ein Schaltelement definieren und andererseits der Kontaktierung von später zu erzeugenden Elektroden dienen. Unterhalb der Gruben 18, 19 sind Abschnitte der Metallschichten 14, 16 angeordnet. Über die Metallschichten 14, 16 und durch Kontaktierungen 15, 17 erfolgt ein elektrischer Kontakt der Ansteuerschaltung mit dem zu erzeugenden Schaltelement. Zu diesem Zweck werden innerhalb der Gruben 18, 19 Öffnungen 20, 21, 22 zu der Metallschicht 16 erzeugt, wie dies in 3b dargestellt ist.To produce a connecting device according to the invention are in a first step from the top 11 of the first wafer 10 Two pits here 18 . 19 generated on the one hand define the base for a switching element and on the other hand, the contacting of electrodes to be generated later. Below the pits 18 . 19 are sections of the metal layers 14 . 16 arranged. Over the metal layers 14 . 16 and through contacts 15 . 17 An electrical contact of the drive circuit with the switching element to be generated takes place. For this purpose be inside the pits 18 . 19 openings 20 . 21 . 22 to the metal layer 16 generated as in 3b is shown.

Es schließt sich der Schritt des Erzeugens einer elektrisch leitfähigen Schicht 24 an (vgl. 3c), wobei durch Strukturierung der elektrisch leitfähigen Schicht 24 eine erste Elektrode 25 für elektrostatische Aktuation, eine erste Elektrode 26 zum Anschluss an einen Lastkreis und eine erste Elektrode 27 für die Verbindung zu der Ansteuerschaltung ausgebildet werden. Wie aus 3c ohne weiteres ersichtlich ist, liegt die erste Elektrode 27 für die Verbindung zur Ansteuerschaltung in der ersten Grube 18, während die Elektroden 24, 25 in der benachbarten Grube 19 angeordnet sind. Entgegen der zeichnerischen Darstellung ist ein elektrischer Kontakt zwischen der ersten Elektrode für den Lastkreis 26 und der Ansteuerschaltung innerhalb der CMOS-Struktur 13 nicht notwendig bzw. sinnvoll.This completes the step of producing an electrically conductive layer 24 on (cf. 3c ), wherein structuring the electrically conductive layer 24 a first electrode 25 for electrostatic actuation, a first electrode 26 for connection to a load circuit and a first electrode 27 be formed for the connection to the drive circuit. How out 3c is readily apparent, lies the first electrode 27 for the connection to the drive circuit in the first pit 18 while the electrodes 24 . 25 in the neighboring pit 19 are arranged. Contrary to the drawing is an electrical contact between the first electrode for the load circuit 26 and the drive circuit within the CMOS structure 13 not necessary or useful.

Zum Zweck einer nachfolgenden elektrischen Kontaktierung wird in einem weiteren Verfahrensschritt, der in 3d dargestellt ist, ein Bereich der ersten Elektrode 27 für die Verbindung zu der Ansteuerschaltung galvanisch verstärkt, was mit dem Bezugszeichen 28 dargestellt ist.For the purpose of a subsequent electrical contacting is in a further process step, the in 3d is shown, a portion of the first electrode 27 galvanically amplified for the connection to the drive circuit, which is denoted by the reference numeral 28 is shown.

In 4 ist die Bearbeitung eines zweiten Wafers, der als SOI-Substrat ausgebildet ist, dargestellt. Auf das SOI-Substrat (Silicon an Insulator) 50, das eine erste Halbleiterschicht 51 aus Si, eine darauf aufgebrachte Isolationsschicht aus 52 aus SiO2 und eine auf diese aufgebrachte weitere Halbleiterschicht 53 aus Si umfasst, ist eine Isolationsschicht 55 aufgebracht. Die Isolationsschicht 55 kann z.B. ebenfalls aus SiO2 gebildet sein. Die Isolationsschicht 55 wird in der in 4a gezeigten Weise strukturiert, so dass Gräben 56, 57 ausgebildet werden. In die Gräben 56, 57 wird, wie 4b zeigt, eine elektrisch leitfähige Schicht 58 eingebracht, wobei durch eine Strukturierung der Metallschicht 58 eine zweite Elektrode 59 für elektrostatische Aktuation und eine zweite Elektrode 60 für den Lastkreis geschaffen ist. Wie in 4c dargestellt ist, wird auf der zweiten Elektrode 60 für den Lastkreis eine Schalterkontaktfläche 61 durch galvanische Verstärkung strukturiert. In einem weiteren Verfahrensschritt, der in 4d dargestellt ist, wird ein Graben 62 von einer Vorderseite 54 des SOI-Substrats 50 her eingebracht, bis die Isolationsschicht 52 freigelegt ist. Hierdurch wird, wie aus der 5b besser hervorgeht, ein Ausleger 63 ermöglicht.In 4 is the processing of a second wafer, which is formed as an SOI substrate represented. On the SOI substrate (silicon to insulator) 50 that is a first semiconductor layer 51 made of Si, an insulating layer applied thereon 52 of SiO 2 and a further semiconductor layer applied thereto 53 Si is an insulation layer 55 applied. The insulation layer 55 For example, it may also be formed from SiO 2 . The insulation layer 55 will be in the in 4a structured way, so that trenches 56 . 57 be formed. In the trenches 56 . 57 will, how 4b shows an electrically conductive layer 58 introduced, wherein by structuring the metal layer 58 a second electrode 59 for electrostatic actuation and a second electrode 60 created for the load circuit. As in 4c is shown on the second electrode 60 for the load circuit, a switch contact surface 61 structured by galvanic reinforcement. In a further process step, which in 4d is shown, a ditch 62 from a front side 54 of the SOI substrate 50 introduced until the insulation layer 52 is exposed. This will, as from the 5b better, a boom 63 allows.

5a zeigt einen Verfahrensschritt, nach dem die entsprechend den vorher beschriebenen Schritten bearbeiteten Wafer 10 und 50 miteinander verbunden sind. Dabei sind die Oberseite 11 des ersten Wafers 10 und die Vorderseite 54 des zweiten Wafers 50 einander zugewandt. Die Verbindung des ersten Wafers 10 mit dem zweiten Wafer 50 erfolgt bevorzugt unter Verwendung eines Bond-Verfahrens. Dabei wird eine elektrische Verbindung der zweiten Elektrode 59 für elektrostatische Ak tuation mit der galvanischen Verstärkung 58 des ersten Wafers 10 hergestellt. Die zweite Elektrode 59 für elektrostatische Aktuation ist damit an die Ansteuerschaltung angeschlossen. 5a shows a process step after which the wafers processed according to the previously described steps 10 and 50 connected to each other. Here are the top 11 of the first wafer 10 and the front 54 of the second wafer 50 facing each other. The connection of the first wafer 10 with the second wafer 50 is preferably carried out using a bonding method. In this case, an electrical connection of the second electrode 59 for electrostatic situation with the galvanic reinforcement 58 of the first wafer 10 produced. The second electrode 59 for electrostatic actuation is thus connected to the drive circuit.

5b zeigt eine fertig gestellte erfindungsgemäße Verbindungseinrichtung, nachdem der zweite Wafer 50 zurück geschliffen wurde. Dabei wurden die Halbleiterschicht 51 und die Isolationsschicht 52 entfernt, so dass nunmehr ein verformbarer Ausleger 63 geschaffen ist. Durch Anlegen entsprechender Potentiale an die erste Elektrode für die Verbindung zur Ansteuerschaltung 27 und die erste Elektrode 25 für elektrostatische Aktuation wird zwischen der Elektrode 25 und dem Abschnitt der zweiten Elektrode 59, der der ersten Elektrode 25 gegenüberliegt, ein elektrisches Feld erzeugt, welches zu einer Kraft und damit Auslenkung des Auslegers 63 führt. Dabei gelangt die Schalterkontaktfläche 61 in Anlage zu der ersten Elektrode 26 für den Lastkreis. Aus der Zeichnung nicht ersichtlich, für einen Fachmann jedoch ohne weiteres verständlich, befindet sich vor oder hinter der ersten Elektrode 26 eine weitere Lastkreiselektrode, wobei durch die Schalterkontaktfläche 61 ein elektrischer Kurzschluss zwischen der ersten Elektrode 26 und der nicht erkennbaren weiteren Lastkreiselektrode hervorgerufen wird. Ist die erste Elektrode 26 beispielsweise an eine Eingangsleitung angeschlossen und die weitere Lastkreiselektrode an eine Ausgangsleitung, so erfolgt eine elektrische Verbindung zwischen der an die Eingangsleitung angeschlossenen Sende-/Empfangseinrichtung und der an die Ausgangsleitung angeschlossenen Sende-/Empfangseinrichtung. 5b shows a completed connecting device according to the invention after the second wafer 50 was ground back. Thereby, the semiconductor layer became 51 and the insulation layer 52 removed, so that now a deformable boom 63 is created. By applying appropriate potentials to the first electrode for connection to the drive circuit 27 and the first electrode 25 for electrostatic actuation will be between the electrode 25 and the portion of the second electrode 59 , the first electrode 25 opposite, generates an electric field, which leads to a force and thus deflection of the boom 63 leads. In this case, the switch contact surface passes 61 in contact with the first electrode 26 for the load circuit. Not apparent from the drawing, but readily understood by one skilled in the art, is located in front of or behind the first electrode 26 another load circuit electrode, wherein through the switch contact surface 61 an electrical short between the first electrode 26 and the unrecognizable further load circuit electrode is caused. Is the first electrode 26 For example, connected to an input line and the other load circuit electrode to an output line, so there is an electrical connection between the connected to the input line transmitting / receiving device and connected to the output line transmitting / receiving device.

Claims (20)

Verbindungseinrichtung zur wahlfreien Verbindung einer ersten Anzahl an ersten Sende-/Empfangseinheiten (SE1-1, SE2-1, SE3-1, SE4-1) mit einer zweiten Anzahl an zweiten Sende-/Empfangseinheiten (SE1-2, SE2-2, SE3-2, SE4-2), mit – einer Schaltermatrix (SM), die eine dritte Anzahl an steuerbaren mikromechanischen Schaltelementen (MMS) umfasst, wobei durch Ansteuerung eines Schaltelements (MMS) eine elektrische Verbindung zwischen einer der ersten Sende-/Empfangseinheiten (SE1-1, SE2-1, SE3-1, SE4-1) und einer der zweiten Sende-/Empfangseinheiten (SE1-2, SE2-2, SE3-2, SE4-2) herstellbar ist, und – einer Ansteuerschaltung (AS) zur selektiven Ansteuerung jedes der mikromechanischen Schaltelemente (MMS).Connection device for random connection a first number of first transceiver units (SE1-1, SE2-1, SE3-1, SE4-1) with a second number of second transceiver units (SE1-2, SE2-2, SE3-2, SE4-2), with - one Switch matrix (SM) containing a third number of controllable micromechanical Switching elements (MMS) comprises, wherein by driving a switching element (MMS) an electrical connection between one of the first transceiver units (SE1-1, SE2-1, SE3-1, SE4-1) and one of the second transceiver units (SE1-2, SE2-2, SE3-2, SE4-2) can be produced, and - one Control circuit (AS) for selectively controlling each of the micromechanical Switching elements (MMS). Verbindungseinrichtung nach Anspruch 1, bei der die Schaltermatrix (SM) und die Ansteuerschaltung (AS) als integrierte Bauelemente in einem gemeinsamen Substrat ausgebildet sind.Connecting device according to claim 1, wherein the Switch matrix (SM) and the drive circuit (AS) as an integrated Components are formed in a common substrate. Verbindungseinrichtung nach Anspruch 1 oder 2, bei der die Schaltelemente (MMS) der Schaltermatrix (SM) in einem CMOS-kompatiblen Prozess ausgebildet bzw. herstellbar sind.Connecting device according to claim 1 or 2, at the switching elements (MMS) of the switch matrix (SM) in a CMOS-compatible process are formed or produced. Verbindungseinrichtung nach einem der vorherigen Ansprüche, bei der diese mit einer Frequenz von mehr als 100 MHz, weiter bevorzugt mit einer Frequenz von mehr als 300 MHz betreibbar ist.Connecting device according to one of the previous Claims, in these with a frequency of more than 100 MHz, more preferred with a frequency of more than 300 MHz is operable. Verbindungseinrichtung nach einem der vorherigen Ansprüche, bei der die Ansteuerschaltung (AS) eine Pegelanpassungsschaltung (LS) zur Ansteuerung der mikromechanischen Schaltelemente (MMS) umfasst.Connecting device according to one of the previous Claims, in which the drive circuit (AS) has a level matching circuit (LS) for controlling the micromechanical switching elements (MMS) includes. Verbindungseinrichtung nach einem der vorherigen Ansprüche, bei der die Ansteuerschaltung (AS) ein Positionsregister (PR) umfasst, in das ein Schaltungsmuster zur Ansteuerung sämtlicher Schaltelemente (MMS) einschreibbar ist.Connecting device according to one of the previous Claims, in which the drive circuit (AS) comprises a position register (PR), into a circuit pattern for controlling all switching elements (MMS) is writable. Verbindungseinrichtung nach Anspruch 6, bei der die Ansteuerschaltung (AS) einen Speicher (SP) umfasst, in dem eine Anzahl an vorbestimmten Schaltungsmustern zur Ansteuerung der Schaltelemente (MMS) der Schaltermatrix (SM) hinterlegt ist, wobei die in dem Speicher (SP) hinterlegten Schaltungsmuster dem Positionsregister (PR) zuführbar ist.Connecting device according to claim 6, wherein the Drive circuit (AS) comprises a memory (SP), in which a Number of predetermined circuit patterns for driving the switching elements (MMS) of the switch matrix (SM) is stored, wherein the memory in the memory (SP) deposited circuit pattern the position register (PR) can be fed. Verbindungseinrichtung nach einem der vorherigen Ansprüche, bei der die mikromechanischen Schaltelemente (MMS) mittels eines elektrischen Feldeffekts ansteuerbar sind.Connecting device according to one of the previous Claims, in which the micromechanical switching elements (MMS) by means of a electric field effect can be controlled. Verbindungseinrichtung nach einem der vorherigen Ansprüche, bei der die mikromechanischen Schaltelemente (MMS) mittels eines piezoelektrischen Effekts ansteuerbar sind.Connecting device according to one of the previous Claims, in which the micromechanical switching elements (MMS) by means of a piezoelectric effect can be controlled. Kommunikationseinrichtung mit zumindest einer ersten Sende-/Empfangseinheit (SE1-1, SE2-1, SE3-1, SE4-1) und mit zumindest einer zweiten Sende-/Empfangseinheit (SE1-2, SE2-2, SE3-2, SE4-2) sowie mit einer Verbindungseinrichtung (1) zur selektiven Herstellung einer elektrischen Verbindung zwischen der zumindest einen ersten und der zumindest einen zweiten Sende-/Empfangseinheit, bei der die Verbindungseinrichtung (1) nach einem der vorherigen Ansprüche ausgebildet ist.Communication device with at least one first transmitting / receiving unit (SE1-1, SE2-1, SE3-1, SE4-1) and with at least one second transmitting / receiving unit (SE1-2, SE2-2, SE3-2, SE4- 2) and with a connection device ( 1 ) for selectively establishing an electrical connection between the at least one first and the at least one second transmitting / receiving unit, in which the connecting device ( 1 ) is designed according to one of the preceding claims. Verfahren zur Herstellung einer Verbindungseinrichtung (1) für die wahlfreie Verbindung einer ersten Anzahl an ersten Sende-/Empfangseinheiten (SE1-1, SE2-1, SE3-1, SE4-1) mit einer zweiten Anzahl an zweiten Sende-/Empfangseinheiten (SE1-2, SE2-2, SE3-2, SE4-2), wobei die Verbindungseinrichtung (1) eine Schaltermatrix (SM), die eine dritte Anzahl an steuerbaren mikromechanischen Schaltelementen (MMS) umfasst, und eine Ansteuerschaltung (AS) zur selektiven Ansteuerung jedes der mikromechanischen Schaltelemente (MMS) aufweist, mit den Schritten: – Bereitstellen eines ersten Wafers (10), in welchem die Ansteuerschaltung (AS) ausgebildet ist, und Ausbilden einer ersten elektrisch leitfähigen Schicht (24) auf ei ner Oberseite (11) des ersten Wafers, wobei die erste leitfähige Schicht für jedes Schaltelement (MMS) zumindest eine erste Elektrode (25) für elektrostatische Aktuation, eine erste Elektrode (26) für einen Lastkreis und eine erste Elektrode (27) für die Verbindung zu der Ansteuerschaltung (AS) umfasst; – Bereitstellen eines zweiten Wafers (50) und Ausbilden einer zweiten elektrisch leitfähigen Schicht (58) auf einer Vorderseite (54) des zweiten Wafers, wobei die zweite leitfähige Schicht (58) für jedes Schaltelement (MMS) zumindest eine zweite Elektrode (59) für elektrostatische Aktuation und eine zweite Elektrode (60) für den Lastkreis umfasst; – Verbinden des ersten und des zweiten Wafers (10, 50) derart miteinander, dass eine elektrische Verbindung zwischen der ersten Elektrode (27) für die Verbindung zu der Ansteuerschaltung (AS) und der zweiten Elektrode (59) für elektrostatische Aktuation hergestellt wird.Method for producing a connection device ( 1 ) for the optional connection of a first number of first transceiver units (SE1-1, SE2-1, SE3-1, SE4-1) to a second number of second transceiver units (SE1-2, SE2-2, SE3-2, SE4-2), the connecting device ( 1 ) a switch matrix (SM) comprising a third number of controllable micromechanical switching elements (MMS), and a drive circuit (AS) for selectively controlling each of the micromechanical switching elements (MMS), comprising the steps of: - providing a first wafer ( 10 ) in which the drive circuit (AS) is formed, and forming a first electrically conductive layer (FIG. 24 ) on a top side ( 11 ) of the first wafer, wherein the first conductive layer for each switching element (MMS) at least one first electrode ( 25 ) for electrostatic actuation, a first electrode ( 26 ) for a load circuit and a first electrode ( 27 ) for connection to the drive circuit (AS); Providing a second wafer ( 50 ) and forming a second electrically conductive layer ( 58 ) on a front side ( 54 ) of the second wafer, wherein the second conductive layer ( 58 ) for each switching element (MMS) at least one second electrode ( 59 ) for electrostatic actuation and a second electrode ( 60 ) for the load circuit; Connecting the first and second wafers ( 10 . 50 ) in such a way that an electrical connection between the first electrode ( 27 ) for the connection to the drive circuit (AS) and the second electrode ( 59 ) for electrostatic actuation. Verfahren nach Anspruch 11, bei dem der erste Wafer (10) auf der Oberseite (11) vor dem Ausbilden der ersten elektrisch leitfähigen Schicht (24), insbesondere durch ein chemisch-mechanisches Verfahren, planarisiert wird.The method of claim 11, wherein the first wafer ( 10 ) on the top ( 11 ) before forming the first electrically conductive layer ( 24 ), in particular by a chemical-mechanical process, is planarized. Verfahren nach Anspruch 11 oder 12, bei dem vor dem Ausbilden der ersten elektrisch leitfähigen Schicht (24) auf der Oberseite (11) des ersten Wafers (10) zumindest eine Grube (18, 19) erzeugt wird, deren Größe sich nach der Grundfläche des Schaltelements (MMS) bemisst, wobei innerhalb der zumindest einen Grube (18, 19) zumindest eine Öffnung (20, 21, 22) ausgebildet wird, welche eine in dem ersten Wafer (11) vorgesehene Metallschicht (16) freilegen.Method according to claim 11 or 12, wherein prior to the formation of the first electrically conductive layer ( 24 ) on the top ( 11 ) of the first wafer ( 10 ) at least one pit ( 18 . 19 ) whose size is measured according to the base area of the switching element (MMS), wherein within the at least one pit ( 18 . 19 ) at least one opening ( 20 . 21 . 22 ), which one in the first wafer ( 11 ) provided metal layer ( 16 ) uncover. Verfahren nach einem der Ansprüche 11 bis 13, bei dem die erste Elektrode (27) für die Verbindung zu der Ansteuerschaltung (AS) zumindest teilweise galvanisch verstärkt wird.Method according to one of Claims 11 to 13, in which the first electrode ( 27 ) is at least partially galvanically amplified for the connection to the drive circuit (AS). Verfahren nach einem der Ansprüche 11 bis 14, bei dem der zweite Wafer (50) durch ein SOI-Substrat (SOI = Silicon an Insulator) gebildet wird.Method according to one of Claims 11 to 14, in which the second wafer ( 50 ) is formed by an SOI substrate (SOI = silicon to insulator). Verfahren nach einem der Ansprüche 11 bis 15, bei dem auf den zweiten Wafer (50) eine Isolationsschicht (55) aufgebracht wird.Method according to one of claims 11 to 15, in which on the second wafer ( 50 ) an insulation layer ( 55 ) is applied. Verfahren nach Anspruch 16, bei dem die Isolationsschicht (55) strukturiert wird, so dass die nachfolgend aufgebrachte zweite elektrisch leitfähige Schicht (58), insbesondere eine Metallschicht, unterhalb der Oberfläche der Isolationsschicht (55) angeordnet ist.Method according to Claim 16, in which the insulating layer ( 55 ) is structured so that the subsequently applied second electrically conductive layer ( 58 ), in particular a metal layer, below the surface of the insulating layer ( 55 ) is arranged. Verfahren nach einem der Ansprüche 11 bis 17, bei dem das Ausbilden der zweiten Elektroden (59, 60) durch Strukturierung der zweiten leitfähigen Schicht (58) erfolgt.Method according to one of claims 11 to 17, wherein the forming of the second electrodes ( 59 . 60 ) by structuring the second conductive layer ( 58 ) he follows. Verfahren nach einem der Ansprüche 11 bis 18, bei dem ein Ausleger (63) in dem zweiten Wafer (50) hergestellt wird, indem von der Vorderseite (54) des zweiten Wafers (50) her ein Graben (62) bis zu einer vergrabenen Isolationsschicht (52) eingebracht wird.Method according to one of claims 11 to 18, wherein a boom ( 63 ) in the second wafer ( 50 ) is made by the front ( 54 ) of the second wafer ( 50 ) digging ( 62 ) to a buried isolation layer ( 52 ) is introduced. Verfahren nach Anspruch 19, bei dem der zweite Wafer (50) von der Rückseite her einem Schleif- und Ätzprozess unterzogen wird, so dass der Ausleger (63) bei Krafteinwirkung auslenkbar ist.The method of claim 19, wherein the second wafer ( 50 ) is subjected from the back to a grinding and etching process, so that the boom ( 63 ) is deflected when force.
DE102006046206A 2006-09-29 2006-09-29 A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device Expired - Fee Related DE102006046206B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006046206A DE102006046206B4 (en) 2006-09-29 2006-09-29 A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device
US12/159,015 US8151444B2 (en) 2006-09-29 2007-09-27 Method for manufacturing connecting device for randomly connecting a number of transmitters and receivers
PCT/EP2007/060245 WO2008037759A1 (en) 2006-09-29 2007-09-27 Connecting device for randomly connecting a number of transmitters and receivers, communication device and method for producing a connecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006046206A DE102006046206B4 (en) 2006-09-29 2006-09-29 A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device

Publications (2)

Publication Number Publication Date
DE102006046206A1 true DE102006046206A1 (en) 2008-04-10
DE102006046206B4 DE102006046206B4 (en) 2009-06-25

Family

ID=38860059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006046206A Expired - Fee Related DE102006046206B4 (en) 2006-09-29 2006-09-29 A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device

Country Status (3)

Country Link
US (1) US8151444B2 (en)
DE (1) DE102006046206B4 (en)
WO (1) WO2008037759A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003906B2 (en) * 2008-10-31 2011-08-23 Meta Systems Crossbar device constructed with MEMS switches
US9385054B2 (en) * 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US20040228468A1 (en) * 2003-05-07 2004-11-18 Qwest Communications International Inc. Automated cross-box and methods for using an automated cross-box
WO2005023699A1 (en) * 2003-09-09 2005-03-17 Joachim Oberhammer Film actuator based mems device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826280B1 (en) * 1999-12-14 2004-11-30 Adc Telecommunications, Inc. Systems and methods for managing digital subscriber line (DSL) telecommunications connections
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6683392B2 (en) * 2001-08-20 2004-01-27 The Boeing Company Switch matrix
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
CN100551090C (en) * 2005-03-10 2009-10-14 华为技术有限公司 The circuit-switched method and the device of intelligence distributing frame

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US20040228468A1 (en) * 2003-05-07 2004-11-18 Qwest Communications International Inc. Automated cross-box and methods for using an automated cross-box
WO2005023699A1 (en) * 2003-09-09 2005-03-17 Joachim Oberhammer Film actuator based mems device and method

Also Published As

Publication number Publication date
DE102006046206B4 (en) 2009-06-25
US20080291938A1 (en) 2008-11-27
US8151444B2 (en) 2012-04-10
WO2008037759A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
DE60302831T2 (en) Semiconductor switch with insulated MOS transistors
DE102004014472B4 (en) Application specific semiconductor integrated circuit
DE19639247B4 (en) Semiconductor device with a wiring substrate
DE10250830B4 (en) Method for producing a circuit array
DE102014207415B4 (en) Process for the manufacture of standard densely packed cells for integrated circuit products
DE10212144B4 (en) Transistor arrangement having a structure for electrically contacting electrodes of a trench transistor cell
DE10250832B4 (en) MOS transistor on SOI substrate with source via and method for making such a transistor
DE102004057486B4 (en) Power device with bidirectional level shift circuit
EP1497862B1 (en) Semiconductor component comprising an integrated latticed capacitance structure
DE112016000525T5 (en) Radio frequency circuit with distributed switches
DE10164606B4 (en) A flip-chip semiconductor device with signal pads arranged outside power supply pads
DE102012105871A1 (en) Adjustable meander line resistance
DE2514012C2 (en) MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUIT ARRANGEMENT, IN PARTICULAR FOR COUPLING COMPONENTS OF SWITCHING SYSTEMS
DE10153666B4 (en) High density contact assembly and method of arranging contacts
DE102006046206B4 (en) A connection device for randomly connecting a number of transmitters and receivers, communication device and method for establishing a connection device
DE102016202110A1 (en) Semiconductor structure with backgate regions and methods for their fabrication
DE10158798A1 (en) Capacitor and method of making a capacitor
DE1616438C3 (en) Integrated circuit, use of this circuit and method of making it
DE2736290A1 (en) WIRING PAD FOR A MATRIX CIRCUIT
DE10009346B4 (en) Integrated read / write circuit for evaluating at least one bitline in a DRAM memory
DE60204239T2 (en) ELECTRODES, METHOD AND DEVICE FOR A MEMORY STRUCTURE
DE10256119A1 (en) Electronic device
DE102010040512A1 (en) Chip with a high frequency switch assembly and circuitry, method for making a high frequency circuit arrangement
DE102004041961B3 (en) Integrated semiconductor circuit with integrated capacitance between Kontaktanscluss and substrate and method for their preparation
DE10318604A1 (en) Field effect transistor has first, second constriction regions connected in parallel with respect to source, drain electrodes, gate electrode arranged above first, second constriction channel regions

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401