DE102005025116B4 - A method of producing a structure - Google Patents

A method of producing a structure

Info

Publication number
DE102005025116B4
DE102005025116B4 DE200510025116 DE102005025116A DE102005025116B4 DE 102005025116 B4 DE102005025116 B4 DE 102005025116B4 DE 200510025116 DE200510025116 DE 200510025116 DE 102005025116 A DE102005025116 A DE 102005025116A DE 102005025116 B4 DE102005025116 B4 DE 102005025116B4
Authority
DE
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510025116
Other languages
German (de)
Other versions
DE102005025116A1 (en )
Inventor
Jarujit Kanatharana
Stefan Tegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/1085Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto
    • H01L27/10852Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto the capacitor extending over the access transistor
    • H01L27/10855Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making the capacitor or connections thereto the capacitor extending over the access transistor with at least one step of making a connection between transistor and capacitor, e.g. plug
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/108Dynamic random access memory structures
    • H01L27/10844Multistep manufacturing methods
    • H01L27/10847Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells
    • H01L27/10882Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making a data line
    • H01L27/10888Multistep manufacturing methods for structures comprising one transistor one-capacitor memory cells with at least one step of making a data line with at least one step of making a bit line contact

Abstract

Verfahren zum Herstellen einer Struktur (125), bei dem mit Hilfe eines Ätzgases ein Oxid (60, 160, 200) geätzt wird, bei dem als Ätzgas ein Gasgemisch verwendet wird, das mindestens ein CH x F y -haltiges Gas, wobei x größer oder gleich 0 und y größer oder gleich 1 gewählt wird, weiterhin einen Anteil einer oder mehrerer der Komponenten ausgewählt aus C 3 F 8 , C 4 F 6 oder C 4 F 8 , und einen Anteil an Sauerstoff enthält, wobei als Oxid ein unmittelbar an ein Nitrid (140) angrenzendes Oxid (160) geätzt wird und während des Ätzens ein Loch (350) geätzt wird, wobei die Seitenflanken des Loches durch das Nitrid (140) ganz oder teilweise begrenzt werden. A method for manufacturing a structure (125), wherein an oxide with the aid of an etching gas (60, 160, 200) is etched, in which a gas mixture is used as an etching gas containing at least one CH x F y -containing gas, wherein x is greater is or equal to 0 and y is greater than or equal to 1 is selected, further includes a proportion of one or more components selected from C 3 F 8, C 4 F 6 or C 4 F 8, and contains a proportion of oxygen, wherein an oxide, a directly on a nitride (140) adjacent oxide (160) is etched, and a hole during etching (350) is etched, with the side edges of the hole through the nitride (140) are completely or partially limited.

Description

  • [0001]
    Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Struktur, bei dem mit Hilfe eines Ätzgases ein Oxid geätzt wird. The invention relates to a method of producing a structure in which with the aid of an etching gas, an oxide is etched.
  • [0002]
    Derartige Verfahren sind beispielsweise im Bereich der Halbleitertechnik üblich, um Mikroprozessoren, Speicherelemente oder dergleichen herzustellen. Such methods are common to produce microprocessors, memory elements, or the like, for example, in the field of semiconductor technology. Als Ätzgase werden beispielsweise Gase auf der Basis von Fluor verwendet. As etching gases, for example gases on the basis of fluorine are used.
  • [0003]
    Aus der From the US 2003/0042465 US 2003/0042465 und aus der and from the US-Patentschrift 6,387,287 US Patent 6,387,287 ist jeweils eine Ätzgasmischung zum Ätzen einer dotierten Oxidschicht, die über einer Siliziumnitridschicht angeordnet ist, bekannt. are each an etchant gas for etching a doped oxide layer disposed over a silicon nitride layer is known. In der In the US-Patentschrift 6,074,959 US Patent 6,074,959 wird ein Plasmaätzverfahren zum Ätzen einer Oxidschicht beschrieben. a plasma is described for etching an oxide layer. In der In the US-Patentschrift 5,037,777 US Patent 5,037,777 wird ein Verfahren zum selektiven Planarisieren einer dielektrischen Schicht, die über einer darunter liegenden dielektrischen Schicht angeordnet ist, beschrieben. is a method for selectively planarizing a dielectric layer disposed over an underlying dielectric layer is described. Weitere Strukturierungsverfahren sind aus der Other patterning methods are from the DE 103 11 691 DE 103 11 691 , der , of the US-Patentschrift 6,544,883 US Patent 6,544,883 sowie der and the US-Patentschrift 5,286,344 US Patent 5,286,344 bekannt. known.
  • [0004]
    Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der beschriebenen Art dahingehend zu verbessern, dass während des Oxidätzens eine besonders große Ätzselektivität gegenüber Nitriden, insbesondere gegenüber Siliziumnitriden, erreicht wird. The invention has for its object to improve a method of the type described in that during the oxide etching, a particularly large etch selectivity to nitride, in particular to silicon nitrides, is accomplished.
  • [0005]
    Diese Aufgabe wird erfindungsgemäß durch das Verfahren nach Anspruch 1 gelöst. This object is inventively achieved by the method of claim. 1
  • [0006]
    Ein wesentlicher Vorteil der Erfindung besteht darin, dass aufgrund der Verwendung eines zumindest Kohlenstoff und Fluor enthaltenden Gases beim Ätzen des Oxids beispielsweise Polymere oder Polymerketten gebildet werden, die den Ätzangriff auf Nitride zumindest reduzieren, wodurch eine große Ätzselektivität erreicht wird. A significant advantage of the invention is that due to the use of at least carbon and fluorine containing gas in etching of the oxide, for example, polymers or polymer chains are formed, which reduce the etching attack on nitrides at least, whereby a large etch selectivity is achieved.
  • [0007]
    Als vorteilhaft wird es angesehen, dass der Wert für x gleich 1 oder größer als 1 gewählt wird, weil in diesem Falle aufgrund des Vorhandenseins von Wasserstoff CH-Polymerketten gebildet werden, wodurch die Ätzselektivität besonders groß wird. Be advantageous, it is considered that the value of x equal to 1 or greater than 1 is selected, because in this case CH-polymer chains are formed due to the presence of hydrogen, so that the etch selectivity is particularly large.
  • [0008]
    Bevorzugt wird ein Ätzgas verwendet, bei dem die Atome in einer linearen Kettenstruktur angeordnet sind. an etchant gas is preferably used, in which the atoms are arranged in a linear chain structure. Unter einer linearen Kettenstruktur ist insbesondere eine längserstreckte bzw. ringformfreie Struktur zu verstehen. Under a linear chain structure is meant in particular a longitudinally extended shape or ring-free structure.
  • [0009]
    Eine große Ätzselektivität gegenüber einem Nitrid ist insbesondere dann von Vorteil, wenn das zu ätzende Oxid während des Ätzvorgangs unmittelbar an ein Nitrid angrenzt. A large etch selectivity with respect to a nitride is particularly advantageous if the oxide to be etched is immediately adjacent to a nitride during the etching process. Demzufolge wird von dem beschriebenen Verfahren dann Gebrauch gemacht, wenn während des Ätzens das Ätzgas auch mit einem Nitrid in Kontakt tritt, welches unmittelbar an das zu ätzende Oxid angrenzt. Accordingly, it is then made use of the described process, when the etching gas occurs during etching with a nitride in contact, which is directly adjacent to the oxide to be etched.
  • [0010]
    Während des Ätzvorganges wird ein Loch geätzt, wobei die Seitenflanken des Loches ganz oder teilweise durch das Nitrid begrenzt werden. During the etching process, a hole is etched, the side edges of the hole bounded wholly or partly by the nitride.
  • [0011]
    Als Ätzgas wird vorzugsweise ein Gasgemisch verwendet das mindestens ein Gas aus der Gruppe CH 3 F, CH 2 F 2 , CHF 3 enthält, und das weiterhin einen Anteil einer oder mehrerer der Komponenten ausgewählt aus C 3 F 8 , C 4 F 6 oder C 4 F 8 sowie einen Anteil an Sauerstoff enthält. As an etching gas is preferably used at least one gas from the group CH 3 F, CH 2 F 2, contains CHF 3, a mixed gas, and further comprising a portion of one or more components selected from C 3 F 8, C 4 F 6 or C 4 F 8, and contains a proportion of oxygen.
  • [0012]
    Vorzugsweise wird als Loch ein Kontaktloch geätzt. Preferably a contact hole is etched as a hole. In dem Kontaktloch kann beispielsweise ein Anschlusskontakt bzw. eine Anschlusselektrode für einen Transistor gebildet werden. In the contact hole such as a connector contact or a terminal electrode for a transistor can be formed.
  • [0013]
    Besonders bevorzugt werden zumindest zwei Kontaktlöcher geätzt, wobei in einem der zwei Kontaktlöcher ein Source-Anschlusskontakt des Transistors und in dem anderen Kontaktloch ein Drain-Anschlusskontakt des Transistors gebildet wird. two contact holes wherein a source terminal of the transistor and contact in the other contact hole a drain contact of the transistor is formed in one of the two contact holes are particularly preferably at least etched.
  • [0014]
    Das Nitrid ist bevorzugt derart angeordnet, dass es den Gate-Anschluss – also das Kontaktmaterial des Gate-Kontakts – des Transistors mittelbar oder unmittelbar vor dem Ätzgas schützt. The nitride is preferably arranged in such a way that it's gate terminal - protects the transistor directly or indirectly prior to the etching gas - in other words, the contact material of the gate contact.
  • [0015]
    Zusätzlich kann zwischen dem Nitrid und dem Gate-Anschluss des Transistors ein Oxid angeordnet werden, das eine Art Trennfunktion innehat und als Trennoxid bezeichnet werden könnte. In addition, an oxide can be disposed between the nitride and the gate terminal of the transistor, which holds a kind of separation function and could be referred to as Trennoxid.
  • [0016]
    Vorzugsweise wird die Dicke des Nitrids im Seitenwandbereich des Gate-Anschlusses, insbesondere im oberen Schulterbereich des Gate-Anschlusses, so dick gewählt, dass in das Nitrid beim Ätzen des Oxids keine Löcher geätzt werden können. Preferably, the thickness of the nitride in the sidewall region of the gate is, in particular, selected so thick in the upper shoulder area of ​​the gate terminal, that in the nitride during etching of the oxide no holes can be etched. Kurzschlüsse zwischen dem Gate-Anschluss und dem Source- und/oder Drain-Anschluss werden somit vermieden. Short circuits between the gate and the source and / or drain are thus avoided.
  • [0017]
    Bevorzugt werden die Kontaktlöcher für den Source-Anschluss und den Drain-Anschluss des Transistors relativ zum Gate-Anschluss selbstjustierend hergestellt, um eine optimale Justage der Anschlüsse, insbesondere bei kleinen Strukturen, zu erreichen. the contact holes for the source terminal and the drain terminal of the transistor are preferably produced relative to the gate terminal of self-adjusting to achieve an optimal adjustment of the connections, particularly in small structures.
  • [0018]
    Der Transistor kann beispielsweise in einem erhabenen Bereich eines Siliziumsubstrates hergestellt werden. The transistor may be fabricated, for example, in a raised portion of a silicon substrate.
  • [0019]
    Das beschriebene Verfahren wird vorzugsweise zur Herstellung von DRAM-Speicherelementen verwendet, bei denen ein Transistor einen Bestandteil bildet. The described method is preferably used for the production of DRAM memory elements in which a transistor is a component. Auch kann das beschriebene Verfahren zur Herstellung von Mikroprozessoren eingesetzt werden. The process described for the production of microprocessors can be used.
  • [0020]
    Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels erläutert. The invention is explained below with reference to an exemplary embodiment. Dabei zeigen die These show 1 1 bis to 14 14 beispielhaft Verfahrensschritte zur Herstellung eines DRAM-Speicherelementes mit Feldeffekttransistoren sowie mit selbstjustierenden Anschlusskontakten. exemplary method steps for manufacturing a DRAM memory element with field-effect transistors and having self-connection contacts.
  • [0021]
    In der In the 1 1 erkennt man in der Draufsicht ein Siliziumsubstrat can be seen in the plan view of a silicon substrate 10 10 , das in Oberflächenabschnitten Which in surface portions 20 20 derart geätzt wurde, dass erhabene Bereiche was etched such that raised portions 30 30 ungeätzt stehen bleiben. remain unetched. Die resultierende Struktur wird anschließend ganzflächig mit einem Oxid The resulting structure is then over the entire surface with an oxide 40 40 beschichtet und einem CMP (CMP: chemical mechanical polishing) Schritt unterzogen. coated and a CMP (CMP: chemical mechanical polishing) step subjected. Nachfolgend wird das Oxid Subsequently, the oxide 40 40 nasschemisch geätzt, so dass die Oberflächen wet chemically etched, so that the surfaces 50 50 der erhabenen Bereiche the raised regions 30 30 vom Oxid the oxide 40 40 befreit werden. be freed.
  • [0022]
    Die resultierende Struktur ist im Querschnitt (Schnitt AA gemäß der The resulting structure is in cross section (section AA according to the 1 1 ) in der ) in the 2 2 dargestellt. shown. Man erkennt die erhabenen Bereiche You can see the raised areas 30 30 sowie die vom Oxid and the oxide 40 40 befreiten Oberflächen freed surfaces 50 50 der erhabenen Bereiche the raised regions 30 30 . , Zwischen den erhabenen Bereichen Between the raised areas 30 30 befindet sich das Oxid is the oxide 40 40 , das die erhabenen Bereiche That the raised areas 30 30 voneinander trennt. from each other.
  • [0023]
    Die Oberflächen the surfaces 50 50 der erhabenen Bereiche the raised regions 30 30 werden in einem nachfolgenden Bearbeitungsschritt unter Bildung eines Gateoxids In a subsequent processing step to form a gate oxide 60 60 , das einen wesentlichen Bestandteil für die im weiteren herzustellenden Feldeffekttransistoren des DRAM-Speicherelementes bildet, oxidiert. Which forms an integral part of the products to the further field-effect transistors of the DRAM memory element, oxidized. Auf die resultierende Struktur werden dann eine hochdotierte Polysiliziumschicht then on the resulting structure, a highly doped polysilicon layer 70 70 , eine Wolframsilizidschicht , A tungsten silicide 80 80 , eine Nitridschicht , A nitride 90 90 sowie eine Photolackschicht and a photoresist layer 100 100 aufgebracht. applied. Wie weiter unten deutlich werden wird, werden die hochdotierte Polysiliziumschicht As will be clear below, the highly doped polysilicon layer 70 70 und die Wolframsilizidschicht and the tungsten silicide 80 80 als Gate-Kontaktmaterial für die Gate-Anschlüsse der bereits erwähnten Feldeffekttransistoren dienen. serve as a gate contact material for the gate terminals of the above-mentioned field effect transistors.
  • [0024]
    Das resultierende Schichtpaket ist im Querschnitt in der The resulting layer packet is shown in cross section in the 3 3 dargestellt. shown. Die Photolackschicht The photoresist layer 100 100 wird nachfolgend strukturiert, wie dies in der is subsequently patterned as shown in 4 4 in der Draufsicht dargestellt ist. is shown in the plan view. Bei dieser Strukturierung bleiben balkenförmige Photolackstreifen In this structuring bar-shaped photoresist strip remain 110 110 stehen, die das Schichtpaket abdecken; are covering the layer packet; die übrigen Bereiche werden von der Photolackschicht the other areas are of the photoresist layer 100 100 befreit. freed. Diese freien Bereiche werden einem Ätzschritt unterzogen, bei dem die Nitridschicht These free spaces are subjected to an etching step in which the nitride layer 90 90 , die Wolframsilizidschicht , The tungsten silicide 80 80 und die hochdotierte Polysiliziumschicht and the highly doped polysilicon layer 70 70 bis zum Gateoxid up to the gate oxide 60 60 weggeätzt werden (vgl. are etched away (see. 5 5 ). ). Durch diesen Ätzschritt werden die Gate-Anschlüsse By this etching step, the gate terminals are 120 120 der Feldeffekttransistoren the field effect transistors 125 125 definiert. Are defined. Die hochdotierten Source- und Drainbereiche der Feldeffekttransistoren The highly doped source and drain regions of the field effect transistors 125 125 , die im erhabenen Bereich That the raised portion 30 30 des Siliziumsubstrates the silicon substrate 10 10 monolithisch integriert sind, sind in der monolithically integrated in the 5 5 aus Gründen der Übersichtlichkeit nicht explizit eingezeichnet. not explicitly shown for clarity.
  • [0025]
    Anschließend wird die resultierende Struktur einem Oxid-Beschichtungsprozess unterworfen, bei dem die Seitenwandbereiche Subsequently, the resultant structure is subjected to an oxide coating process in which the side wall portions 130 130 der strukturierten Wolframsilizid- und Polysiliziumschicht the patterned tungsten silicide and polysilicon layer 70 70 bzw. or. 80 80 und damit die Seitenwandbereiche and thus the side wall portions 130 130 der Gate-Anschlüsse the gate terminals 120 120 beschichtet werden. be coated. Die auf den Seitenwandbereichen On the side wall portions 130 130 aufgebrachte Oxidschicht ist in der applied oxide layer is in the 5 5 mit dem Bezugszeichen by the reference numeral 135 135 gekennzeichnet. characterized. Auf die derart behandelte Struktur wird nachfolgend ein Siliziumnitrid-Spacer (Spacer: dicke Schicht) hauptsächlich an den Seitenwandbereichen a silicon nitride spacer is subsequent to the thus-treated structure (spacer: thick layer) mainly at the side wall portions 130 130 und ein Siliziumnitrid-Liner (Liner: dünne Schicht) über der gesamten Struktur abgeschieden. and a silicon nitride liner (liner: thin layer) deposited over the entire structure. Der Siliziumnitrid-Spacer und der Siliziumnitrid-Liner sind gemeinsam mit dem Bezugszeichen The silicon nitride spacers and the silicon nitride liners are together with the reference number 140 140 gekennzeichnet. characterized.
  • [0026]
    Die resultierende Struktur zeigt die The resulting structure shows the 5 5 im Querschnitt. in cross section. Es ist ersichtlich, dass trotz des Abscheidens des Siliziumnitrid-Spacers und des Siliziumnitrid-Liners It can be seen that despite the deposition of the silicon nitride spacer, and the silicon nitride liner 140 140 Trennbereiche separating regions 150 150 zwischen den Gate-Anschlüssen between the gate terminals 120 120 der Feldeffekttransistoren the field effect transistors 125 125 erhalten bleiben. remain.
  • [0027]
    Die The 6 6 zeigt die Struktur gemäß shows the structure of 5 5 in der Draufsicht vor dem Aufbringen des Siliziumnitrid-Spacers und des Siliziumnitrid-Liners in the top view prior to the application of the silicon nitride spacer, and the silicon nitride liner 140 140 , so dass die freigelegten Bereiche des Gateoxids So that the exposed portions of the gate oxide 60 60 , die freigelegten Bereiche des Oxids , The exposed portions of the oxide 40 40 sowie die ungeätzte Nitridschicht and the unetched nitride 90 90 von oben noch sichtbar sind. are still visible from above.
  • [0028]
    In der In the 7 7 ist die resultierende Struktur dargestellt, nachdem in den Trennbereichen the resulting structure is shown after the separation regions 150 150 zwischen den Transistoren between the transistors 125 125 ein Bor-Phosphor-Silikatglas a boron phosphorus silicate glass 160 160 – also ein Oxid – eingefüllt wurde. - that is an oxide - was introduced. Wie sich in der As in the 7 7 erkennen lässt, ist das Bor-Phosphor-Silikatglas can be seen, the boron-phosphorus silicate glass 160 160 vom Gateoxid the gate oxide 60 60 durch den Siliziumnitrid-Liner through the silicon nitride liner 140 140 getrennt, so dass Bor und/oder Phosphor aus dem Bor-Phosphor-Silikatglas separated so that boron and / or phosphorus from the boron-phosphorus silicate glass 160 160 weder in das Gateoxid neither in the gate oxide 60 60 noch in das Siliziumsubstrat still in the silicon substrate 10 10 ausdiffundieren können. can diffuse.
  • [0029]
    Nach dem Füllen der Trennbereiche After filling the separation areas 150 150 mit dem Bor-Phosphor-Silikatglas with the boron-phosphorus silicate glass 160 160 wird die Struktur einem CMP-Schritt unterworfen und anschließend wird die resultierende Struktur mit einem Oxid the structure is subjected to a CMP step and then the resulting structure with an oxide 200 200 , beispielsweise einem LPCVD-Oxid oder einem LPTEOS-Oxid, ganzflächig bedeckt. Such as an LPCVD oxide or an LPTEOS oxide, over the whole area covered. Auf diesem Oxid On this oxide 200 200 wird eine amorphe Siliziumschicht an amorphous silicon layer 210 210 abgeschieden, die mit einer Photolackmaske deposited with a photoresist mask 220 220 beschichtet wird. is coated. Die The 7 7 zeigt die Photolackmaske shows the photoresist mask 220 220 nach einem Strukturierungsschritt, bei dem in der Photolackmaske after a patterning step in which the photoresist mask 220 220 kreisrunde Bereiche circular areas 230 230 freigelegt wurden. were exposed.
  • [0030]
    Die Photolackmaske The photoresist mask 220 220 ist in der is in the 8 8th in der Draufsicht dargestellt; shown in the plan view; man erkennt insbesondere die kreisrunden Bereiche in particular, to recognize the circular areas 230 230 . ,
  • [0031]
    In der In the 9 9 ist die resultierende Struktur im Querschnitt dargestellt, nachdem in den kreisrunden Bereichen The resulting structure is shown in cross section, having in the circular areas 230 230 die amorphe Siliziumschicht the amorphous silicon layer 210 210 geöffnet wurde und eine weitere Photolackmaske was opened and another photoresist mask 250 250 aufgetragen wurde. was applied. In der In the 9 9 ist die weitere Photolackmaske is the further photoresist mask 250 250 gezeigt, nachdem ovale Öffnungslöcher shown after oval opening holes 260 260 in die weitere Photolackmaske in the further photoresist mask 250 250 eingebracht worden sind. have been introduced. Die ovalen Öffnungslöcher The oval opening holes 260 260 sind in der are 10 10 nochmals in der Draufsicht dargestellt. shown again in the plan view.
  • [0032]
    In einem nachfolgenden Ätzschritt wird die amorphe Siliziumschicht In a subsequent etching step, the amorphous silicon layer 210 210 im Bereich der ovalen Öffnungslöcher in the oval opening holes 260 260 geätzt, wodurch eine amorphe Silizium-Ätzmaske etched, thereby depositing an amorphous silicon etching mask 270 270 gebildet wird ( is formed ( 11 11 ). ). In der In the 11 11 ist das Schichtpaket nach einem Entfernen der weiteren Photolackschicht is the package of layers after removing the further layer of photoresist 250 250 im Querschnitt dargestellt; shown in cross section; die the 12 12 zeigt die Silizium-Ätzmaske shows the silicon etching mask, 270 270 in der Draufsicht. in plan view.
  • [0033]
    Die Silizium-Ätzmaske The silicon etch mask 270 270 ist somit in zwei Bearbeitungsschritten hergestellt worden, alternativ kann die Ätzmaske has thus been made in two machining steps, alternatively, the etching mask 270 270 auch in einem einzigen Herstellungsschritt gebildet werden. also be formed in a single manufacturing step.
  • [0034]
    Das Schichtpaket wird nun einem Ätzschritt unterworfen, bei dem die Silizium-Ätzmaske The film package is now subjected to an etching step in which the silicon etching mask, 270 270 als Maske wirkt. acts as a mask. Im Rahmen dieses Ätzschrittes werden das Oxid Under this etching step, the oxide are 200 200 , das Bor-Phosphor-Silikatglas Boron-phosphorus-silicate glass 160 160 sowie das Gateoxid and the gate oxide 60 60 unter Bildung von Kontaktlöchern to form contact holes 350 350 (vgl. (see. 13 13 ) weggeätzt. ) Etched away. Um bei diesem Verfahrensschritt sicherzustellen, dass der Siliziumnitrid-Spacer und der Siliziumnitrid-Liner In order to ensure in this process step, the silicon nitride spacer and the silicon nitride liner 140 140 , die die Gateanschlüsse , The gates of the 120 120 abdecken und vor einem Ätzangriff schützen, nicht weggeätzt werden, wird bei dem Ätzen vorzugsweise ein Ätzgas und Ätzprozess mit folgenden Parametern verwendet: cover and protect against an etching attack, are not etched away, in which an etching gas and etching is preferably etching process with the following parameters used:
    Druck: Pressure: 45 +/– 15 mT 45 +/- 15 mT
    Temperatur: Temperature: Top/Wall/Bottom = 60/60/60 deg C Top / Wall / Bottom = 60/60/60 ° C
    jeweils +/–30°C each +/- 30 ° C
    Top Power: Top Power: 2000 +/– 500 W 2000 +/- 500 W
    Bottom Power: Bottom Power: 2500 +/– 500 W 2500 +/- 500 W
    Gasfluss: Gas flow: C 4 F 6 /C 3 F 8 /CH 3 F: 15 +/– 10 sccm C 4 F 6 / C 3 F 8 / CH 3 F: 15 +/- 10 sccm
    O 2 : 25 +/– 15 sccm O 2: 25 sccm +/- 15
    C 5 F 8 : 20 +/– 10 sccm C 5 F 8: 20 +/- 10 sccm
  • [0035]
    Wichtig bei diesem Oxid-Ätzschritt ist, dass im oberen „Schulterbereich” It is important in this oxide etching step, that in the upper "shoulder region" 310 310 der Gate-Anschlüsse the gate terminals 120 120 stets Siliziumnitrid always silicon nitride 140 140 mit einer ausreichenden Dicke verbleibt, damit eine elektrische Isolation zwischen den Gate-Anschlüssen remains with a sufficient thickness so that electrical insulation between the gate terminals 120 120 und den im Folgenden herzustellenden Source- und Drain-Anschlüssen der Transistoren and the produced below the source and drain terminals of the transistors 125 125 verbleibt. remains.
  • [0036]
    In der In the 13 13 ist die Struktur dargestellt, nachdem die während des Oxid-Ätzschrittes hergestellten Kontaktlöcher the structure is shown after the contact holes made during the oxide etching step 350 350 mit einem leitfähigen Material, beispielsweise einem hochdotierten Polysiliziummaterial gefüllt worden sind. example, have been filled with a conductive material, a highly doped polysilicon material. Das Füllmaterial trägt in der The filler material bears in the 13 13 das Bezugszeichen the numeral 400 400 und bildet das Material für die Source- und Drainanschlusskontakte and forming the material for the source and drain terminals 410 410 der im Übrigen nur schematisch angedeuteten Transistoren only schematically indicated in the remaining transistors 125 125 im erhabenen Siliziumbereich in the raised silicon region 30 30 . ,
  • [0037]
    Die in der Draufsicht gesehen kreisrunden Kontaktlöcher Seen in plan view, circular vias 350 350 (vgl. (see. 14 14 ) werden vorzugsweise zum Anschluss der Transistoren ) Are preferably used for connecting the transistors 125 125 an Kondensatoren verwendet, in denen die vom DRAM-Speicherbaustein zu speichernden Informationen in Form gespeicherter Ladungen abgelegt werden; used in capacitors in which data to be stored by the DRAM memory block information is stored in the form of stored charges; die in der Draufsicht ovalen Kontaktlöcher the oval in plan view, contact holes 350 350 werden vorzugsweise zum Anschluss der Transistoren an eine Bitleitung des DRAM-Speicherbausteins herangezogen. are preferably used for connecting the transistors to a bit line of the DRAM memory device.
  • [0038]
    Zusammenfassend ist festzustellen, dass durch die beschriebenen Ätzparameter beim Ätzen des Bor-Phosphor-Silikatglases In summary, it should be noted that by the described etching parameters during the etching of the boron-phosphorus silicate glass 160 160 , des Gateoxids , The gate oxide 160 160 und des Oxids and the oxide 200 200 sichergestellt wird, dass die die Gate-Anschlüsse ensures that the gate terminals 120 120 schützende Nitridschicht protective nitride layer 140 140 zumindest soweit erhalten bleibt, dass keine Kurzschlüsse zwischen den Gate-Anschlüssen remains at least as far obtained there is no short-circuits between the gate terminals 120 120 und den Source- und Drainanschlusskontakten and the source and drain contacts 410 410 auftreten können. may occur.
  • Bezugszeichenliste LIST OF REFERENCE NUMBERS
  • 10 10
    Siliziumsubstrat silicon substrate
    20 20
    Oberflächenabschnitte surface sections
    30 30
    erhabene Bereiche raised areas
    40 40
    Oxid oxide
    50 50
    Oberfläche der erhabenen Bereiche Surface of the raised areas
    60 60
    Gateoxid gate oxide
    70 70
    hochdotierte Polysiliziumschicht highly doped polysilicon layer
    80 80
    Wolframsilizidschicht tungsten silicide
    90 90
    Nitridschicht nitride
    100 100
    Photolackschicht Photoresist layer
    110 110
    balkenförmige Photolackstreifen bar-shaped photoresist strip
    120 120
    Gate-Anschluss Gate terminal
    125 125
    Feldeffekttransistoren FETs
    130 130
    Seitenwandbereiche Sidewall portions
    135 135
    Oxidschicht oxide
    140 140
    Siliziumnitrid-Spacer und -Liner Silicon nitride spacers and -Liner
    150 150
    Trennbereich separating region
    160 160
    Bor-Phosphor-Silikatglas Boron phosphorus silicate glass
    200 200
    Oxid oxide
    210 210
    amorphe Siliziummaske amorphous silicon mask
    220 220
    Photolackmaske Photoresist mask
    230 230
    kreisrunde Bereiche circular areas
    250 250
    weitere Photolackmaske Another photoresist mask
    260 260
    ovale Öffnungslöcher oval opening holes
    270 270
    Ätzmaske etching mask
    300 300
    Gateanschlusselektroden Gate electrodes
    310 310
    Schulterbereich shoulders
    350 350
    Kontaktlöcher vias
    400 400
    Füllmaterial filling material
    410 410
    Source- oder Drainanschlusskontakte Source or drain terminals

Claims (11)

  1. Verfahren zum Herstellen einer Struktur ( A method for manufacturing a structure ( 125 125 ), bei dem mit Hilfe eines Ätzgases ein Oxid ( (), Wherein with the aid of an etching gas, an oxide 60 60 , . 160 160 , . 200 200 ) geätzt wird, bei dem als Ätzgas ein Gasgemisch verwendet wird, das mindestens ein CH x F y -haltiges Gas, wobei x größer oder gleich 0 und y größer oder gleich 1 gewählt wird, weiterhin einen Anteil einer oder mehrerer der Komponenten ausgewählt aus C 3 F 8 , C 4 F 6 oder C 4 F 8 , und einen Anteil an Sauerstoff enthält, wobei als Oxid ein unmittelbar an ein Nitrid ( ) In which a gas mixture is used as an etching gas containing at least one CH x F y -containing gas is etched, where x is greater than or equal to 0 and y is greater than or equal to 1 is selected, further includes a proportion of one or more components selected from C 3 F 8, C 4 F 6 or C 4 F 8, and contains a proportion of oxygen, wherein a directly (as oxide on a nitride 140 140 ) angrenzendes Oxid ( ) Adjoining oxide ( 160 160 ) geätzt wird und während des Ätzens ein Loch ( ) Is etched and (a hole during etching 350 350 ) geätzt wird, wobei die Seitenflanken des Loches durch das Nitrid ( ) Is etched, with the side edges of the hole (through the nitride 140 140 ) ganz oder teilweise begrenzt werden. ) Are completely or partially limited.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Loch ein Kontaktloch A method according to claim 1, characterized in that as a hole, a contact hole 350 350 ) geätzt wird und in dem Kontaktloch ein Anschlusskontakt ( ) Is etched, and (in the contact hole, a terminal contact 410 410 ) für einen Transistor ( ) (For a transistor 125 125 ) gebildet wird. ) Is formed.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zumindest zwei Kontaktlöcher ( A method according to claim 2, characterized in that at least two contact holes ( 350 350 ) geätzt werden, wobei in einem der zwei Kontaktlöcher ein Source-Anschlusskontakt ( are etched), a source terminal contact (in one of the two contact holes 410 410 ) des Transistors ( () Of the transistor 125 125 ) und in dem anderen Kontaktloch ( ) And (in the other contact hole 350 350 ) ein Drain-Anschlusskontakt ( ), A drain terminal ( 410 410 ) des Transistors gebildet wird. ) Is formed of the transistor.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Nitrid ( The method of claim 2 or 3, characterized in that the nitride ( 140 140 ) derart angeordnet wird, dass es den Gate-Anschluss ( is disposed) so that it (the gate terminal 120 120 ) des Transistors ( () Of the transistor 125 125 ) mittelbar oder unmittelbar schützt. ) Protects directly or indirectly.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass zwischen dem Nitrid ( A method according to claim 4, characterized in that (between the nitride 140 140 ) und dem Gate-Anschluss ( ) And the gate terminal ( 120 120 ) des Transistors ein Oxid ( ) Of the transistor is an oxide ( 135 135 ) angeordnet wird. ) Is placed.
  6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die Dicke des Nitrids ( Method according to one of claims 2 to 5, characterized in that the thickness of the nitride ( 140 140 ) im Seitenwandbereich ( ) (In the sidewall region 130 130 ) des Gate-Anschlusses ( () Of the gate terminal 120 120 ), insbesondere im oberen Schulterbereich ( ), In particular (in the upper shoulder area 310 310 ) des Gate-Anschlusses, so dick gewählt wird, dass in dieses beim Ätzen des Oxids ( ) Of the gate terminal, is selected so thick that in this (when etching the oxide 160 160 ) keine Löcher geätzt werden. ) No holes are etched.
  7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die Kontaktlöcher ( A method according to any one of claims 2 to 6, characterized in that the contact holes ( 350 350 ) für den Source-Anschlusskontakt und den Drain-Anschlusskontakt des Transistors ( ) (For the source-connecting terminal and the drain contact of the transistor 125 125 ) relativ zum Gate-Anschluss selbstjustierend hergestellt werden. ) Are produced relative to the gate terminal of a self-aligning.
  8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass der Transistor ( Method according to one of claims 2 to 7, characterized in that the transistor ( 125 125 ) in einem erhabenen Bereich ( ) (In a raised portion 30 30 ) eines Siliziumsubstrates ( () Of a silicon substrate 10 10 ) hergestellt wird. ) will be produced.
  9. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass als Struktur ein DRAM-Speicherelement hergestellt wird und der Transistor ( Method according to one of claims 2 to 8, characterized in that a DRAM memory element is produced as a structure and the transistor ( 125 125 ) einen Bestandteil dieses DRAM-Speicherelements bildet. ) Forms an integral part of the DRAM memory element.
  10. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass als Struktur ein Mikroprozessor hergestellt wird und der Transistor ( A method according to any one of claims 2 to 8, characterized in that a microprocessor is produced as a structure and (transistor 125 125 ) einen Bestandteil dieses Mikroprozessors bildet. ) Forms an integral part of this microprocessor.
  11. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Ätzgas ein Gas verwendet wird, bei dem die Atome in einer linearen Kettenstruktur angeordnet sind. Method according to one of the preceding claims, characterized in that a gas is used as etching gas, in which the atoms are arranged in a linear chain structure.
DE200510025116 2005-05-27 2005-05-27 A method of producing a structure Expired - Fee Related DE102005025116B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510025116 DE102005025116B4 (en) 2005-05-27 2005-05-27 A method of producing a structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510025116 DE102005025116B4 (en) 2005-05-27 2005-05-27 A method of producing a structure

Publications (2)

Publication Number Publication Date
DE102005025116A1 true DE102005025116A1 (en) 2006-11-30
DE102005025116B4 true DE102005025116B4 (en) 2013-04-25

Family

ID=37387790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510025116 Expired - Fee Related DE102005025116B4 (en) 2005-05-27 2005-05-27 A method of producing a structure

Country Status (1)

Country Link
DE (1) DE102005025116B4 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) * 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US20030042465A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Etchant gas composition
US6544883B2 (en) * 2000-11-14 2003-04-08 Nec Electronics Corporation Method of manufacturing semiconductor device
DE10311691A1 (en) * 2003-03-17 2004-10-07 Infineon Technologies Ag Method for preparation of a semiconductor structure by provision of Si nitride layer and Si dioxide layers useful for etching of Si dioxide layers with higher selectivity than Si nitride layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) * 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6544883B2 (en) * 2000-11-14 2003-04-08 Nec Electronics Corporation Method of manufacturing semiconductor device
US20030042465A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Etchant gas composition
DE10311691A1 (en) * 2003-03-17 2004-10-07 Infineon Technologies Ag Method for preparation of a semiconductor structure by provision of Si nitride layer and Si dioxide layers useful for etching of Si dioxide layers with higher selectivity than Si nitride layers

Also Published As

Publication number Publication date Type
DE102005025116A1 (en) 2006-11-30 application

Similar Documents

Publication Publication Date Title
DE102007046849A1 (en) A process for the preparation of gate electrode structures with large ε after the transistor fabrication
DE112006000241B4 (en) A method for producing a semiconductor device as well as FinFETs
DE10128718A1 (en) Grave capacitor of a DRAM memory cell with metallic and non-metallic conduit Collarbereich bridge to the selection transistor
DE19640244A1 (en) Capacitor with an electrode core and a thin noble metal layer as the first electrode
EP1113493A1 (en) Process of fabrication of a ferroelectric semiconductor memory
DE19535629C1 (en) Integrated CMOS switch prodn. eliminating lateral dopant diffusion between gate electrodes
DE10014315A1 (en) Semiconductor memory, especially with a ferroelectric capacitor, has a barrier metal covered at its side by an oxygen penetration preventing film and at its top by a lower capacitor electrode
DE102008030852A1 (en) Contact trenches for better stress transfer transistors in a small distance
DE102005026301B3 (en) A method for producing a metal-semiconductor contact in semiconductor devices
DE102006046374A1 (en) Lacquer contamination reducing method, involves forming lacquer mask, which unseals area of deformation induced layer, over layer to cover one transistor, and removing unsealed area of layer from area over another transistor
DE10200428A1 (en) Production of contact structures in a metallizing on a semiconductor wafer comprises preparing a wafer having an active region, applying a first insulating layer on the wafer
DE19952177A1 (en) A method of forming a dual Kobaltsilicidschicht having different thicknesses during manufacture of an integrated circuit and corresponding IC structure
DE10131626A1 (en) Production of a semiconductor memory used as an FeRAM memory comprises forming a semiconductor substrate, a passivating region and/or a surface region, forming capacitor arrangements, and providing contact regions or plug regions
DE10237345A1 (en) Process flow for victims method collar with a vertical nitride
DE112004000578B4 (en) A process for the production of a gate in a FinFET device and thinning of a fin in a channel region of the FinFET device
DE102012214072B3 (en) Semiconductor device e.g. N-type-semiconductor device, has semiconductor substrate selectively comprising silicon/germanium channel region that is formed under gate electrode structure in transistor region
DE102004044667A1 (en) A semiconductor device and manufacturing method thereof
DE10202140A1 (en) A method for manufacturing a cavity in a monocrystalline silicon substrate and semiconductor device having a cavity in a monocrystalline silicon substrate with an epitaxial cap layer
DE102007052051A1 (en) Stress transfer by sequentially providing a highly stressed etch stop and an interlayer dielectric in a contact layer stack of a semiconductor device
EP0867926A1 (en) Capacitor electrode made of platinum metal
DE102005063092B3 (en) A semiconductor device with a contact structure with improved etch selectivity
DE3231987C2 (en) A method of manufacturing a semiconductor device in a Cobaltsilicidschicht
DE102014019257A1 (en) Metal gate structure and manufacturing process to this effect
DE19842684C1 (en) Integrated circuit high-permittivity capacitor arranged on support structure in semiconductor arrangement e.g. for DRAM circuit or ADC
DE10141301A1 (en) Semiconductor device e.g., dynamic random access memory device, includes silicon oxide spacers on sides of conductor structures, and silicon nitride spacers on partially exposed upper side portions of conductor structures

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130726

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee