DE102005014743A1 - MOS-Feldplattentrench-Transistoreinrichtung - Google Patents

MOS-Feldplattentrench-Transistoreinrichtung

Info

Publication number
DE102005014743A1
DE102005014743A1 DE102005014743A DE102005014743A DE102005014743A1 DE 102005014743 A1 DE102005014743 A1 DE 102005014743A1 DE 102005014743 A DE102005014743 A DE 102005014743A DE 102005014743 A DE102005014743 A DE 102005014743A DE 102005014743 A1 DE102005014743 A1 DE 102005014743A1
Authority
DE
Germany
Prior art keywords
region
transistor device
characterized
device according
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005014743A
Other languages
English (en)
Other versions
DE102005014743B4 (de
Inventor
Franz Dr. Hirler
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005014743A priority Critical patent/DE102005014743B4/de
Publication of DE102005014743A1 publication Critical patent/DE102005014743A1/de
Application granted granted Critical
Publication of DE102005014743B4 publication Critical patent/DE102005014743B4/de
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Zur Erzielung eines möglichst geringen Einschaltwiderstandes wird bei einer MOS-Feldplattentrench-Transistoreinrichtung (10) mit einem Bodykontaktloch (24) vorgeschlagen, den Avalanchedurchbruchbereich (A) vorzugsweise in einem Endbereich (30u) einer vorgesehenen Grabenstruktur (30) auszubilden, indem ein Mesabereich (M) mit dem Body-Kontaktbereich (24) im Halbleiterbereich (20) als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung eine Breite DMesa aufweist, deren Wert dem Wert der Breite DTrench der Grabenstruktur (30) in dieser Richtung entspricht oder diesen überschreitet und nicht über das 1,5-fache dieses Werts hinausgeht, so dass gilt: DTrench ≦ DMesa ≦ 1,5 · DTrench. Alternativ wird die Breite DMesa so gewählt, dass das Body-Kontaktloch gerade noch Platz findet, der Durchbruchbereich jedoch jedenfalls in den Endbereich (30u) verlegt ist.

Description

  • Die Erfindung betrifft eine MOS-Feldplattentrench-Transistoreinrichtung (im Folgenden auch kurz "MOS-Transistoreinrichtung" genannt). Unter einem Feldplattentrench wird bekanntlich ein Trench(Graben) mit einem dünnen Gateoxid und einer Gateelektrode im oberen Bereich des Trenches und einem dicken Feldoxid und einer Feldplatte im unteren Bereich des Trenches verstanden.
  • Bei modernen MOS-Transistoren, insbesondere im Leistungshalbleiterbereich, ist der flächenspezifische Einschaltwiderstand Ron·A wesentliches Kriterium bei der Beurteilung der Funktion des jeweiligen MOS-Transistors.
  • Die Weiterentwicklung moderner Transistortechnologien hat oft eine Verringerung des flächenspezifischen Einschaltwiderstandes Ron·A zum Ziel, so dass sich einerseits die statische Verlustleistung minimieren lässt und andererseits größere Stromdichten erreicht werden können, wodurch sich die Möglichkeit einer Verkleinerung der Chips bei kostengünstiger Produktion ergeben kann.
  • Bekannte Maßnahmen zur Verringerung des spezifischen Einschaltwiderstandes von MOS-Transistoren verwenden anstelle einer planaren Zelkstruktur Trenchzellen, bei welchen der MOS-Transistor im Bereich einer Grabenstruktur, welche die Gateelektrode und den Gateanschluss aufnimmt, ausgebildet wird. Durch diese Maßnahme wird insbesondere der Kanalwiderstand durch die Vergrößerung der Kanalweite erniedrigt. Darüber hinaus kann der Widerstand der Driftstrecke durch Verwendung tiefer Grabenstrukturen weiter reduziert werden. Be stimmte Dotierungsmaßnahmen senken den Driftstreckenwiderstand weiter.
  • Der Erfindung liegt die Aufgabe zugrunde, eine MOS-Feldplattentrench-Transistoreinrichtung zu schaffen, bei welcher besonders geringe Einschaltwiderstände bei gleichzeitiger Funktionszuverlässigkeit bereit gestellt werden können.
  • Die der Erfindung zugrunde liegende Aufgabe wird bei einer MOS-Transistoreinrichtung erfindungsgemäß durch die Merkmale des Patentanspruchs 1 bzw. 3 gelöst. Bevorzugte Weiterbildungen der erfindungsgemäßen MOS-Transistoreinrichtungen sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Die erfindungsgemäße Lösung der Aufgabe geht von einer MOS-Feldplattentrench-Transistoreinrichtung mit einer sich in einer ersten Richtung in einem Halbleiterbereich erstreckenden Grabenstruktur aus. Es sind ein Sourcebereich und ein Drainbereich im Halbleiterbereich mit einem ersten Leitfähigkeitstyp und zwischen diesen ein Bodybereich mit einem zweiten Leitfähigkeitstyp ausgebildet. Im Inneren der Grabenstruktur ist, durch einen Isolationsbereich isoliert, eine Gateelektrodeneinrichtung ausgebildet. Ferner ist erfindungsgemäß ein Mesabereich im Halbleiterbereich als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung vorgesehen, der eine Breite DMesa aufweist, deren Wert dem Wert der Breite DTrench der Grabenstruktur in dieser Richtung entspricht oder diesen überschreitet und nicht über das 1,5-fache dieses Werts hinausgeht, so dass gilt: DTrench ≤ DMesa ≤ 1,5·DTrench.
  • Die Breite DMesa ist dabei gegeben durch den Mittelwert aus der Breite des Mesabereiches in der Höhe des pn-Überganges zwischen dem Bodybereich und dem Drainbereich und aus der Breite des Mesabereiches in 80 % der Tiefe der Grabenstruktur. Im Mesabereich befindet sich ein mit einem geeigneten Kontaktmaterial, wie Metall oder polykristallines Silizium (Polysilizium), gefülltes Kontaktloch zum Bodybereich. Das Kontaktloch kann dabei global entlang der Grabenstruktur ausgebildet sein.
  • Vorzugsweise ist dadurch der Avalanchedurchbruchbereich der MOS-Transistoreinrichtung in einem Endbereich oder einem unteren Bereich der Grabenstruktur, insbesondere im Bereich des Bodens davon ausgebildet, so dass dadurch ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Es ist somit ein erster Grundgedanke der erfindungsgemäßen Lösung, den Avalanchedurchbruchbereich der erfindungsgemäßen MOS-Transistoreinrichtung vorzugsweise in einem Endbereich der Grabenstruktur auszubilden. Dies kann dadurch erreicht werden, dass ein mit einem Kontaktloch zum Bodybereich versehener Mesabereich im Halbleiterbereich als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung vorgesehen ist, der eine Breite DMesa aufweist, deren Wert dem Wert der Breite DTrench der Grabenstruktur in dieser Richtung entspricht oder diesen überschreitet und nicht über das 1,5-fache dieses Werts hinausgeht, so dass gilt: DTrench ≤ DMesa ≤ 1,5·DTrench
  • Ein zweiter Grundgedanke der Erfindung sieht vor, bei einer MOS-Feldplattentrench-Transistoreinrichtung mit einem im Me sabereich gelegenen Kontaktloch zum Bodybereich die Breite DMesa des Mesabereichs und die Breite DTrench der Grabenstruktur so einzusetzen, dass einerseits die Breite DMesa so stark reduziert ist, dass ein Avalanchedurchbruch im Bodenbereich der Grabenstruktur erfolgt, und dass andererseits die Breite DMesa nur soweit reduziert ist, dass das Bodybereich-Kontaktloch noch untergebracht werden kann.
  • Bei einer vertikalen MOS-Transistoreinrichtung mit einer entsprechend vertikal ausgerichteten Grabenstruktur ist dabei als Boden- oder Endbereich insbesondere ein unterer Bereich der Grabenstruktur vorgesehen.
  • Als Folge der Verlagerung des Avalanchedurchbruchbereichs in den Endbereich oder unteren Bereich der Grabenstruktur wird die so genannte Avalanchefestigkeit bzw. die Durchbruchspannung der erfindungsgemäßen MOS-Transistoreinrichtung erhöht. Die Erhöhung der Durchbruchspannung durch Verlagerung des Avalanchedurchbruchbereiches in den unteren Bereich oder Endbereich der Grabenstruktur kann dazu benutzt werden, die entsprechende Umgebungsdotierung, insbesondere des Epitaxigebiets, in der Konzentration anzuheben. Dabei geht ein Teil der Erhöhung der Durchbruchspannung wieder verloren. Dies kann aber in Kauf genommen werden, da die für den Betrieb verwendete Durchbruchspannung unterhalb der erhöhten Durchbruchspannung liegt. Eine dabei dann durchführbare Höherdotierung, insbesondere des Epitaxigebiets, senkt den Einschaltwiderstand der erfindungsgemäßen MOS-Transistoreinrichtung in der beabsichtigten Art und Weise ab.
  • Bei einer bevorzugten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist oder bleibt eine globale Bodykontakteinrichtung für mehrere Body-Kontaktlöcher vorgesehen.
  • Die grundsätzliche Idee, den Avalanchedurchbruchbereich der erfindungsgemäßen MOS-Transistoreinrichtung in einem Endbereich oder unteren Bereich, insbesondere Bodenbereich der Grabenstruktur auszubilden, kann dabei auf verschiedene Art und Weise realisiert werden.
  • Es ist gemäß einer bevorzugten Ausführungsform vorgesehen, den Avalanchedurchbruchbereich durch einen Bereich maximaler elektrischer Feldstärke auszubilden oder durch diesen zu definieren.
  • Dies wird zum Beispiel durch die entsprechende Anordnung der Source- und/oder Drainanschlüsse und/oder die Nachbarschaft zu anderen Bauteilen gewährleistbar, weil sich die jeweilige MOS-Transistoreinrichtung in der Regel nicht alleine im jeweiligen Halbleiterbereich befindet, sondern in direkter Nachbarschaft zu anderen Halbleitereinrichtungen, zum Beispiel anderen Transistoren.
  • Dabei kann der Bereich maximaler elektrischer Feldstärke insbesondere gemäß einer bevorzugten Ausführungsform der Erfindung zwischen dem Sourcebereich und dem Drainbereich in unmittelbarer Nachbarschaft zum Isolationsbereich und in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur von der Gateelektrode abgewandt ausgebildet sein. Insbesondere liegt dabei der Bereich maximaler elektrischer Feldstärke direkt an der Außenseite der Trenchwand im unteren Bereich der Grabenstruktur, also zum Beispiel in der Nähe des Trenchbodens.
  • Bei einer anderen Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass der Bereich maximaler Feldstärke zwischen dem Source- und dem Drainbereich in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur und von der Gateelektrodeneinrichtung abgewandt ausgebildet ist. Dies geschieht vorzugsweise im Bereich einer Raumladungszone, welche sich insbesondere zwischen einem vorgesehenen Bodybereich oder einem vorgesehenen Bodyverstärkungsbereich und dem Drainbereich, insbesondere bei anliegender Durchbruchsspannung, erstreckt.
  • Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist vorgesehen, dass der Mesabereich als Zwischenbereich in einer im Wesentlich zur ersten Richtung senkrecht verlaufenden Richtung, insbesondere zu einer benachbarten Halbleitereinrichtung hin, eine Breite DMesa aufweist, deren Wert zusätzlich zu den beiden obigen Grundgedanken dem 2,5-fachen des Werts der maximalen Dicke DFOX des Isolationsbereiches entspricht oder deren Wert das 2,5-fache dieses Werts überschreitet und nicht über das 7,5-fache dieses Werts hinausgeht, so dass 2,5·DFOX < DTrench ≤ DMesa ≤ 7,5·DFOX gilt. Durch diese Maßnahme der Einengung der Mesabreite und damit der dichteren Nachbarschaft benachbarter Bauelemente wird also nicht nur eine höhere Integrationsdichte der Halbleiterbauelemente erreicht, sondern auch die erfindungsgemäße Verringerung der Einschaltwiderstände von erfindungsgemäßen MOS-Transistoreinrichtungen.
  • Es ist zu berücksichtigen, dass die Mesabreite DMesa nur soweit eingeschränkt werden darf, wie die Wechselwirkung benachbarter Halbleitereinrichtungen oder Halbleiterbauelemente dies zulässt. Die elektrischen Felder benachbarter und durch den jeweils vorgesehenen Mesabereich getrennten Halbleiterbauelemente dürfen sich nicht derart beeinflussen, dass sich eine negative Tendenz im Hinblick auf die Durchbruchspannung ergibt.
  • Der Bodybereich kann in vorteilhafter Weise zum Drainbereich hin mit einem Bodyverstärkungsbereich vom zweiten Leitfähigkeitstyp ausgebildet sein.
  • Besonders bevorzugt wird, dass der Bereich lokaler maximaler Dotierstoffkonzentration vom ersten Leitfähigkeitstyp im Bereich einer Position vorgesehen ist, welche im Übergang vom Bodybereich oder Bodyverstärkungsbereich zu einem Dotierausläufer des Drainbereichs liegt.
  • Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass die Grabenstruktur sich in etwa bis zum ersten Halbleiterunterbereich des Halbleiterbereichs oder bis in diesen Unterbereich reichend ausgebildet ist.
  • Besonders vorteilhaft ist es, wenn zwischen Boden der Grabenstruktur und dem ersten Halbleiterunterbereich eine Feldpufferzone unterhalb des Bodenbereichs der Grabenstruktur vorgesehen wird. Dadurch wird die Durchbruchspannung erhöht, und die Avalanchefestigkeit wird verbessert.
  • Bei einer anderen vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass in der gegebenenfalls vorgesehenen Grabenstruktur eine Mehrzahl von Elektroden oder Elektrodeneinrichtungen ausgebildet ist. Diese können insbesondere eine Mehrzahl Gatebereiche und alternativ oder zusätzlich eine Mehrzahl Sourcebereiche ausbilden.
  • Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass der Drainbereich oder der Anschlussbereich dafür unter weitestgehender Vermeidung von Rückseitenkontaktierungen des Halbleiterbereichs auf derselben Seite des Halbleiterbereichs ausgebildet wird wie der Sourcebereich oder der Anschlussbereich dafür, wobei der erste Halbleiterunterbereich, insbesondere in hoch n-dotierter Form, als Anschlussgebiet dient und lateral versetzt sich zum Oberflächenbereich des Halbleiterbereichs oder des zweiten Halbleiterunterbereichs davon erstreckend ausgebildet ist.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden an Hand der nachstehenden Bemerkungen weiter erläutert:
    Die vorliegende Erfindung betrifft unter anderem auch einen so genannten Mixed-Concept-DMOS.
  • Problemstellung
  • Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron·A. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Chips für den gleichen Gesamtstrom verwendet werden können. Weiterhin sind auch gute Avalancheeigenschaften sicherzustellen, dazu ist jedoch meist ein gewisser Platzbedarf für einen guten Bodyanschluss nötig. Es muss also ein optimaler Kompromiss zwischen niedrigem Ron·A und guten Avalancheeigenschaften gefunden werden, der in dieser Idee vorgeschlagen wird.
  • Bisheriges Vorgehen
  • Eine bekannte Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, von der planaren Zellenstruktur abzugehen und Trenchzellen zu verwenden. Dadurch wird insbesondere der Kanalwiderstand durch eine deutliche Vergrößerung der Kanalweite pro Fläche erniedrigt. Der Widerstand der Driftstrecke, also der Epiwiderstand, kann durch Verwendung von tiefen Trenches wie bei Temple, U.S. Patent 4,941,026, reduziert werden. Dort wird ein Feldplattentrenchkonzept vorgeschlagen, in deren Zellen vier mögliche Durchbruchsorte anzutreffen sind. Diese sind in Zellmitte unter dem Bodykontakt, an der Feldplattenstufe, am seitlichen Trenchbodenbereich und am Trenchboden selbst. In der Patentanmeldung DE 102 07 309.0 zum Dense Feldplattentrench wird zur Fixierung des Durchbruchsortes vorgeschlagen, die Mesaweite zwischen den Trenches so stark zu verringern, dass sie weniger als die Trenchweite bzw. weniger als das 2,5-fache der maximalen Oxiddicke im Trench beträgt. Dies hat zur Folge, dass der Durchbruchsort am seitlichen Trenchbodenbereich fixiert wird, allerdings hat es auch zur Folge, dass die Mesaweite so gering geworden ist, dass kein Bodykontaktgraben zwischen die Trenches mehr eingebracht werden kann. Dies hat wiederum zur Folge, dass für eine gute Avalachefestigkeit Bodykontaktstreifen quer zu den Trenches eingeführt werden müssen, die in Richtung der Trenches einiges an Platz kosten und gleichzeitig die FOM – also das Produkt Ron·A•QGate/A – deutlich verschlechtert.
  • Es wird unter anderem z. B. vorgeschlagen, die Mesabreite bei Feldplattentrenchtransistoren – die Driftzone wird im Wesentlichen lateral durch die Feldplatten ausgeräumt, es liegen zwei Oxiddicken im Trench vor und der Trench reicht durch den größten Teil der Driftzone – gerade soweit zu verringern, dass der Avalanchedurchbruch bzw. das Maximum des elektrischen Feldes im Silizium im unteren Trenchbereich erfolgt, insbesondere dass dabei die Mesabreite im Bereich der 1,0-fachen bis zum 1,5-fachen der Trenchbreite liegt und dabei die Geometrie der Mesa gerade noch so beschaffen ist, dass eine globale – der Bodykontakt ist im Wesentlichen über die gesamte Länge des Mesastreifens ausgeführt und nicht z. B. alternierend zu Sourcekontakten – planare Bodykontaktstruktur oder Bodykontaktgrabenstruktur in die Mesa zwischen die Trenches eingebracht werden kann.
  • Der große Vorteil dieser Idee gegenüber dem Stand der Technik ist, dass sowohl der Vorteil der deutlich gesteigerten Durchbruchsspannung im Dense Trench Regime bei relativ geringem Platzbedarf als auch der Vorteil für sehr gute Avalanchefestigkeit des klassischen Konzeptes mit globalem Bodykontaktgraben vereint werden und damit bezüglich der FOM optimiert sind.
  • Ein Aspekt liegt insbesondere unter anderem (a) in der Verlagerung des Durchbruchortes von der Zellmitte – auch bei Bodyverstärkungsimplantation – oder von der Oxidkante in den Bereich des Trenchbodens durch Verkleinerung der Mesaweite auf das 1,0-fache bis 1,5-fache der Trenchweite und (b) in der Beibehaltung des globalen planaren Bodykontaktes bzw. Bodykontaktgrabens für optimale Avalanchefestigkeit bei optimal niedrigem RonA.
  • Im Folgenden werden diese und andere Aspekte nochmals mit anderen Worten dargestellt.
  • Bei der Entwicklung neuer Generationen von MOS- oder DMOS-Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron·A. Damit kann ei nerseits die statische Verlustleistung minimiert werden. Andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Chips für den gleichen Gesamtstrom verwendet werden können.
  • Eine Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, von der planaren Zellenstruktur abzugehen und Trenchzellen zu verwenden. Dadurch wird insbesondere der Kanalwiderstand durch eine Vergrößerung der Kanalweite pro Fläche erniedrigt. Der Widerstand der Driftstrecke (Epiwiderstand) kann durch Verwendung von tiefen Trenches reduziert werden. Zur weiteren Reduktion des Driftstreckenwiderstandes wird eine im gesamten Epigebiet anwachsende Dotierung vorgeschlagen.
  • Es wird auch vorgeschlagen, die Mesabreite bei Feldplattentrenchtransistoren soweit zu verringern, dass der Avalanchedurchbruch im Silizium im unteren Trenchbereich erfolgt, wobei insbesondere die Mesabreite der Trenchbreite entspricht oder diese leicht übersteigt, höchstens jedoch bis zum 1,5-fachen des Werts der Trenchbreite und/oder die Mesabreite das 2,5-fache der maximalen Oxiddicke im Trench annimmt oder diesen Wert übertrifft, jedoch höchstens bis zum 7,5-fachen des Werts der maximalen Oxiddicke im Trench.
  • Transistoren, die nach dem Stand der Technik konstruiert sind, neigen dagegen dazu, an der Oxidkante durchzubrechen. Spezielle Maßnahmen erzwingen einen Durchbruch in der Zellmitte.
  • Ein Durchbruch im Trenchbodenbereich führt zwar zu einem Einbau von Ladungsträgern in das Oxid und zu einem Driften der Durchbruchsspannung. Die Drift sättigt jedoch und stellt da her kein Zuverlässigkeitsproblem dar. Wesentlich ist, dass dadurch keine Drift der Einsatzspannung hervorgerufen wird.
  • Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • 1 zeigt in schematischer und geschnittener Seitenansicht eine Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung.
  • 2A–C zeigen qualitativ die Feldstärkeverteilung bei einer Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung, bei einer MOS-Transistoreinrichtung aus dem Stand der Technik bzw. einen Graph, welcher den Verlauf des Betrags der elektrischen Feldstärke im Mesabereich in Abhängigkeit von der Tiefe im Halbleitermaterial repräsentiert.
  • 3A, 3B zeigen qualitativ die Feldstärkeverteilung bei einer anderen Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung.
  • 1 zeigt in seitlicher Querschnittsansicht eine Halbleiterschaltungsanordnung unter Verwendung zweier erfindungsgemäß ausgebildeter MOS-Feldplattentrench-Transistoreinrichtungen 10 (im Folgenden auch kurz "MOS-Transistoreinrichtungen" genannt).
  • Die erfindungsgemäß ausgebildeten MOS-Transistoreinrichtungen 10 sind in einem Halbleiterbereich 20 oder Halbleitermaterialbereich 20 mit einem Oberflächenbereich 20a durch einen Mesabereich M der Breite oder Weite DMesa getrennt benachbart zueinander ausgebildet, und zwar in einem im Wesentlichen zunächst höchstens gering dotierten ersten Halbleiterteilbereich 22 davon. Jede erfindungsgemäß ausgebildete MOS-Transistoreinrichtung 10 weist einen Trench 30 oder eine Grabenstruktur 30 der Breite oder Weite DTrench auf.
  • Die Wandbereiche der Grabenstrukturen 30 sind in einem oberen Bereich 30o mit einem Isolationsbereich GOX, z. B. mit einem Gateoxid, und in einem unteren Bereich 30u mit einem Isolationsbereich FOX z. B. einem Feldoxid, ausgekleidet. Das Feldoxid FOX hat im unteren Bereich 30u der Grabenstruktur 30 eine maximale Stärke DFOX. Im oberen Bereich 30o der Grabenstruktur 30 ist das Gateoxid GOX mit einer Stärke DGOX sehr viel schmaler oder dünner ausgebildet als das Feldoxid FOX mit der Stärke DFOX, so dass DFOX >> DGOX gilt.
  • Benachbart zum oberen Bereich 30o der Grabenstruktur 30 sind ein Sourcebereich S, hier mit einer n-Dotierung, ausgebildet. Darunter befinden sich entgegensetzt p-dotiert ein Bodybereich B sowie ein entsprechender stärker als der Bodybereich B p-dotierter Bodyverstärkungsbereich BV. Der Bodyverstärkungsbereich BV ist vorzugsweise lokal in Bereichen des Kontaktloches 24 ausgebildet. Der Bodyverstärkungsbereich BV kann gegebenenfalls weggelassen werden. Unterhalb des ersten Halbleiterteilbereichs 22 und im Wesentlichen angrenzend an den Boden der Grabenstrukturen 30 ist ein weiterer zweiter Halbleiterteilbereich 21 mit n+-Dotierung, insbesondere ein Halbleitersubstrat, vorgesehen, in welchem oder durch welchen der jeweilige Drainbereich D einer jeweiligen MOS-Transistoreinrichtung 10 gebildet wird. Die Grabenstruktur 30 kann auch bis in Bereich 21 hinein reichen. Vorzugsweise befindet sich jedoch zwischen dem Bereich 21 und dem Bereich 22 noch eine n-dotierte Feldpufferzone 23, die im Wesentlichen gleich wie der der Bereich 22 dotiert ist. Die Grabenstruktur 30 kann bis zu der Zone 23 oder in diese hinein reichen.
  • Die jeweilige Grabenstruktur 30 weist in ihrem Inneren noch jeweils eine Gateelektrode G auf, so dass die Anordnung von Source S, Drain D und Gate G unter Hinzuziehung der Isolationsbereiches GOX und FOX eine vertikale Trench-MOS-Transistoreinrichtung 10 bildet.
  • Zwischen zwei benachbarten Grabenstrukturen 30 ist ein Bodykontaktloch 24 vorgesehen, in das ein (nicht dargestelltes) Body-Kontaktmetall oder ein Polysilizium-Plug (Stöpsel) eingebracht ist. Eine gute Kontaktgabe wird durch eine Bodykontaktzone BK gewährleistet, die p+-dotiert und damit höher dotiert als der Bodybereich B ist.
  • Im vertikalen Zwischenbereich zwischen dem Drainbereich D auf der einen Seite und Source S, Bodybereich B und Bodyverstärkungsbereich BV andererseits, ist im Mesabereich M der jeweiligen erfindungsgemäßen MOS-Transistoreinrichtung 10 ein Bereich X ausgebildet, durch welchen der Einschaltwiderstand der erfindungsgemäßen MOS-Transistoreinrichtungen 10 abgesenkt wird. Die Breite DMesa des Mesabereiches M soll definiert werden durch DMesa = (DMesa1 + DMesa2)/2, wobei DMesa1 die Breite des Mesabereiches M auf der Höhe des pn-Überganges zwischen dem Bereich BV und dem Bereich 22 und DMesa2 die Breite des Mesabereiches M in 80 % Tiefe der Grabenstruktur 30 bedeuten.
  • Grundsätzlich ist zunächst die n-Dotierung im Bereich der Mesa M vergleichsweise gering und liegt dort zwischen etwa 1015 cm–3 bis etwa 1017 cm–3. Der Drainbereich D im zweiten Halbleiterteilbereich 21 ist dagegen vergleichsweise hoch n-dotiert, und zwar zwischen etwa 1019 cm–3 und etwa 1020 cm–3. Der Sourcebereich S ist ebenfalls hoch n-dotiert.
  • Der mit der Feldpufferzone 23 zu erzielende Vorteil ist aus dem in 1 links dargestellten Verlauf des elektrischen Feldes längs einer Schnittlinie AA' zu ersehen: Die Feldpufferzone lässt den Feldverlauf weniger steil (vgl. die Strichlinie ohne Zone 23) abklingen, wodurch das Integral über der Feldstärke und damit die Durchbruchspannung anwächst. Dieses Anwachsen ist durch die schraffierte Fläche veranschaulicht.
  • Die Gateelektrode kann aus mehreren Elektroden G', E' (strichliert dargestellt) bestehen, die auf unterschiedlichem Potential (Gate, Source) liegen können.
  • Weiterhin kann zwischen Bodybereich und Drainbereich mindestens ein lokales Dotierstoffmaximum des ersten Leitfähigkeitstyps (n-Leitung) bestehen.
  • In den 2A-C werden die Verteilungen des elektrischen Feldes in den Mesabereichen M beim Stand der Technik (2A) mit normaler Mesabreite Δ und bei der erfindungsgemäß ausgebildeten MOS-Transistoreinrichtung 10 mit einer Mesabreite DMesa im Bereich DTrench ≤ DMesa ≤ 1,5 ≤ DTrench, und 2,5·DFOX ≤ DMesa ≤ 7,5· DFOX miteinander verglichen, wobei DTrench die Trenchbreite oder Trenchweite der Grabenstrukturen 30 und DFOX die maximale Breite des Feldoxids FOX in der Grabenstruktur 30 bedeuten.
  • Die 2A und 2B zeigen eine MOS-Transistoreinrichtung aus dem Stand der Technik bzw. eine erfindungsgemäße MOS-Transistoreinrichtung 10 mit einer üblich dimensionierten Mesabreite Δ bzw. mit einer Mesabreite DMesa im Bereich DTrench ≤ DMesa ≤ 1,5·DTrench und 2,5·DFOX ≤ DMesa ≤ 7,5·DFOX Dabei bezeichnen die Linien jeweils Schnitte von Flächen mit konstantem Betrag der elektrischen Feldstärke.
  • Beim Stand der Technik gemäß 2A ergibt sich ein Feldstärkehauptmaximum etwa in der Zellmitte, also zwischen zwei benachbarten MOS-Transistoreinrichtungen, und zwar im Bereich des Kontaktloches, so dass dort mit dem Avalanchedurchbruch zu rechnen ist. Im vertikalen Verlauf der restlichen Mesa, also entlang der Driftstrecke, hat die elek-trische Feldstärke betragsmäßig einen etwa konstanten Verlauf. Oberhalb des Feldstärkemaximums und unterhalb des Trenchbodens 30b fällt die Feldstärke sehr rasch auf null ab.
  • Im Gegensatz dazu ist aufgrund der starken Verringerung der Mesabreite DMesa bei der erfindungsgemäßen MOS-Transistoreinrichtung 10 gemäß 2B das Feldstärkebetragsmaximum im Bereich der Zellmitte stark reduziert, wogegen im Bereich des Trenchbodens 30b der Grabenstruktur 30 ein stark ausgeprägtes Feldstärkebetragsmaximum vorliegt, und zwar in direkter Nachbarschaft und angrenzend an den Isolationsbereich FOX, so dass dort mit dem Avalanchedurchbruch zu rechnen ist.
  • 2C zeigt den Verlauf des Betrages der elektrischen Feldstärke entlang der Zellmitte im Mesabereich M für den Stand der Technik gepunktet bzw. für die erfindungsgemäße MOS-Transistoreinrichtung der 2B als durchgezogene Linie. Im Vergleich ergibt sich sehr deutlich, dass beim Stand der Technik die maximale Feldstärke im Bereich des Kontaktloches vorliegt, so dass dort mit dem Avalanchedurchbruch zu rechnen ist, wogegen beim erfindungsgemäßen Feldstärkeverlauf das Maximum im Bereich des Trenchbodens 30b ausgebildet ist, was dort zu einem Avalanchedurchbruch führen kann.
  • Die Grafiken der 3A und 3B zeigen die typischen Feldverteilungen des elektrischen Feldes im Dense-Trench-Regime für eine Ausführungsform der erfindungsgemäßen vertikalen Trench-MOS-Transistoreinrichtung 10 bei einer Mesaweite DMesa, die die Bedingung DTrench·DMesa ≤ 1,5·DTrench und vorzugsweise zusätzlich die Bedingung 2,5·DFOX· DMesa ≤ 7,5·DFOX in Bezug auf die Trenchweite DTrench bzw. in Bezug auf die maximale Stärke DFOX des Isolationsbereichs FOX erfüllt. Das Feldstärkemaximum E und damit der Durchbruchsort A liegen im Trenchbodenbereich 30b, 30u der Grabenstruktur 30.
  • Die Darstellung der 3A ist eine geschnittene Seitenansicht. 3B ist ein Profil des Betrags der elektrischen Feldstärke entlang der Linie F aus 3A.
  • 10
    MOS-Transistoreinrichtung, MOS-Transistor
    20
    Halbleiterbereich, Halbleitersubstrat
    20a
    Oberflächenbereich
    21
    erster Halbleiterunterbereich
    22
    zweiter Halbleiterunterbereich
    22a
    Oberflächenbereich
    23
    Feldpufferzone
    24
    Kontaktloch
    30
    Grabenstruktur, Graben, Trench
    30b
    Boden, Bodenbereich
    30o
    oberer Grabenabschnitt, oberer Grabenbereich
    30u
    unterer Grabenabschnitt, unterer Grabenbe
    reich, Endbereich
    A
    Avalanchedurchbruchbereich
    B
    Bodybereich
    BK
    Bodykontaktzone
    BV
    Bodyverstärkungsbereich
    D
    Drainbereich
    DGOX
    Maximalstärke des Isolationsbereichs
    DMesa
    Mesabreite
    DTrench
    Breite der Grabenstruktur
    E
    Bereich maximaler elektrischer Feldstärke
    F
    Schnittlinie
    G
    Gatebereich, Gate
    G', E'
    Elektroden im Trench
    GOX
    Isolationsbereich, Gateisolation
    FOX
    Feldoxid
    M
    Mesabereich, Mesa
    S
    Sourcebereich, Source
    X
    Tiefe in der Mesa, Position

Claims (19)

  1. MOS-Feldplattentrench-Transistoreinrichtung mit einer sich in einer ersten Richtung in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30), – bei welcher ein Sourcebereich (S) und ein Drainbereich (D) im Halbleiterbereich (20) mit einem ersten Leitfähigkeitstyp und zwischen dem Sourcebereich (S) und dem Drainbereich (D) ein Bodybereich mit einem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp ausgebildet sind, – bei welcher dazwischen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX; FOX) isoliert eine Gateelektrodeneinrichtung (G) ausgebildet ist, – bei welcher ein Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung eine Breite DMesa aufweist, deren Wert dem Wert der Breite DTrench der Grabenstruktur (30) in dieser Richtung entspricht oder diesen überschreitet und nicht über das 1,5-fache dieses Werts hinausgeht, so dass gilt: DTrench ≤ DMesa ≤ 1,5·DTrench,wobei DMesa der Mittelwert aus der Breite (DMesa1) des Mesabereiches in der Höhe des pn-Überganges zwischen dem Bodybereich (B) und dem Drainbereich (D) und der Breite (DMesa2) des Mesabereiches (M) in 80 % der Tiefe der Grabenstruktur (30) ist, und – bei welcher der Mesabereich (M) mit einem Kontaktloch (24) zu dem Bodybereich (B) versehen ist.
  2. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Avalanchedurchbruchbereich (A) der MOS-Transistoreinrichtung (10) in einem unteren Bereich (30u) der Grabenstruktur (30) ausgebildet ist.
  3. MOS-Feldplattentrench-Transistoreinrichtung mit einer sich in einer ersten Richtung in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30), – bei welcher ein Sourcebereich (S) und ein Drainbereich (D) im Halbleiterbereich (20) mit einem ersten Leitfähigkeitstyp und zwischen dem Sourcebereich (S) und dem Drainbereich (D) ein Bodybereich mit einem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp ausgebildet sind, – bei welcher dazwischen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX; FOX) isoliert eine Gateelektrodeneinrichtung (G) ausgebildet ist, – bei welcher ein Mesabereich (M) mit einer Breite DMesa im Halbleiterbereich (20) als Zwischenbereich in einer zur ersten Richtung senkrecht verlaufenden Richtung und zu einer benachbarten MOS-Transistoreinrichtung eine Breite DMesa aufweist, und – bei welcher der Mesabereich (M) mit einem Kontaktloch (24) zu dem Bodybereich versehen ist, dadurch gekennzeichnet, dass – die Breite DMesa so gewählt ist, dass sie einerseits so stark reduziert ist, dass ein Avanlanchedurchbruch im Bodenbereich der Grabenstruktur (30) auftritt, und dass sie andererseits nur soweit verringert ist, dass das Kontaktloch (24) noch Platz findet.
  4. MOS-Feldplattentrench-Transistoreinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Breite DMesa und die Breite DTrench in folgender Beziehung zur maximalen Dicke DFOX des Isolationsbereichs (GOX, FOX) steht: 2,5·DFOX < DTrench ≤ DMesa ≤ 7,5·DFOX.
  5. MOS-Feldplattentrench-Transistoreinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Kontaktloch (24) global entlang der Grabenstruktur (30) ausgebildet ist.
  6. MOS Feldplattentrench-Transistoreinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Bodyverstärkungsbereich (BV) lokal in Bereichen des Kontaktloches (24) ausgebildet ist.
  7. MOS-Feldplattentrench-Transistoreinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Bodybereich (B) zum Drainbereich (D) hin mit einem Bodyverstärkungsbereich (BV) vom zweiten Leitfähigkeitstyp verstärkt ausgebildet ist.
  8. MOS-Feldplattentrench-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Avalanchedurchbruchbereich (A) der MOS-Transistoreinrichtung (10) durch einen Bereich (E) maximaler elektrischer Feldstärke ausgebildet ist.
  9. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der Bereich (E) maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Isolationsbereich (FOX, GOX) und zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) von der Gatelektrodeneinrichtung (G) abgewandt ausgebildet ist.
  10. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der Bereich (E) maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) und von der Gateelektrodeneinrichtung (G) abgewandt ausgebildet ist im Bereich einer Raumladungszone (R), die bei anliegender Durchbruchsspannung zwischen einem vorgesehenen Bodybereich (B) oder Bodyverstärkungsbereich (BV) und dem Drainbereich (D) ausgebildet ist in einer dem Drainbereich (D) zugewandten Hälfte davon.
  11. MOS-Feldplattentrench-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Grabenstruktur (30) in etwa bis zu einem ersten Halbleiterunterbereich (21) des Halbleiterbereichs (20) oder in den Halbleiterunterbereich (21) reichend ausgebildet ist.
  12. MOS-Feldplattentrench-Transistoreinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Halbleiterbereich (20) eine Feldpufferzone (23) aufweist.
  13. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Feldpufferzone (23) zwischen einem ersten Halbleiterunterbereich (21) und einem zweiten Halbleiterunterbereich (22) ausgebildet ist.
  14. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Grabenstruktur (30) in etwa bis zur Feldpufferzone (23) oder in die Feldpufferzone (23) reichend ausgebildet ist.
  15. MOS-Feldplattentrench-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Gateelektrodeneinrichtung (G) aus mehreren Elektroden (G', E') besteht.
  16. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die mehreren Elektroden (G', E') auf mehreren unterschiedlichen Potentialen liegen.
  17. MOS-Feldplattentrench-Transistoreinrichtung nach Anspruch 16, dadurch gekennzeichnet, dass die unterschiedlichen Potentiale Gatepotential und Sourcepotential sind.
  18. MOS-Feldplattentrench-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Gebiet zwischen Bodybereich und Drainbereich zumindest ein lokales Dotierstoffmaximum vom ersten Leitfähigkeitstyp ausgebildet ist.
  19. MOS-Feldplattentrench-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Drainbereich (D) oder der Anschlussbereich dafür unter weitestgehender Vermeidung einer Rückseitenkontaktierung des Halbleiterbereichs (20) auf derselben Seite des Halbleiterbereichs (20) ausgebildet ist wie der Sourcebereich (S) oder der Anschlussbereich dafür.
DE102005014743A 2005-03-31 2005-03-31 MOS-Feldplattentrench-Transistoreinrichtung Active DE102005014743B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005014743A DE102005014743B4 (de) 2005-03-31 2005-03-31 MOS-Feldplattentrench-Transistoreinrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005014743A DE102005014743B4 (de) 2005-03-31 2005-03-31 MOS-Feldplattentrench-Transistoreinrichtung
US11/395,103 US7372103B2 (en) 2005-03-31 2006-03-31 MOS field plate trench transistor device

Publications (2)

Publication Number Publication Date
DE102005014743A1 true DE102005014743A1 (de) 2006-10-05
DE102005014743B4 DE102005014743B4 (de) 2013-12-05

Family

ID=36998848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014743A Active DE102005014743B4 (de) 2005-03-31 2005-03-31 MOS-Feldplattentrench-Transistoreinrichtung

Country Status (2)

Country Link
US (1) US7372103B2 (de)
DE (1) DE102005014743B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037858A1 (de) * 2007-08-10 2009-02-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US20100264486A1 (en) 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
DE102009060072B4 (de) * 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
US8558305B2 (en) 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
US8692318B2 (en) * 2011-05-10 2014-04-08 Nanya Technology Corp. Trench MOS structure and method for making the same
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
US9954132B2 (en) 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
CN104779166B (zh) * 2015-04-04 2017-11-17 复旦大学 一种沟槽式分栅功率器件及其制造方法
US9818828B2 (en) 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
DE10223699B4 (de) * 2002-05-28 2007-11-22 Infineon Technologies Ag MOS-Transistoreinrichtung vom Trenchtyp

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037858A1 (de) * 2007-08-10 2009-02-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US9202881B2 (en) 2007-08-10 2015-12-01 Infineon Technologies Ag Semiconductor component with dynamic behavior
US9257512B2 (en) 2007-08-10 2016-02-09 Infineon Technologies Ag Semiconductor component with dynamic behavior
US9559167B2 (en) 2007-08-10 2017-01-31 Infineon Technologies Ag Semiconductor component with dynamic behavior

Also Published As

Publication number Publication date
US7372103B2 (en) 2008-05-13
US20060258105A1 (en) 2006-11-16
DE102005014743B4 (de) 2013-12-05

Similar Documents

Publication Publication Date Title
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE10339455B3 (de) Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE112008003787B4 (de) Halbleitervorrichtung
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10120030B4 (de) Lateralhalbleiterbauelement
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE112006000832B4 (de) Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1908119B1 (de) Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10339488B3 (de) Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10324754B4 (de) Halbleiterbauelement
DE10220810B4 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140306