New! View global litigation for patent families

DE102005000809A1 - Integrated semiconductor memory, for control circuits, has volatile memory cells refreshed with production and operating parameter data from non-volatile memory cells - Google Patents

Integrated semiconductor memory, for control circuits, has volatile memory cells refreshed with production and operating parameter data from non-volatile memory cells

Info

Publication number
DE102005000809A1
DE102005000809A1 DE200510000809 DE102005000809A DE102005000809A1 DE 102005000809 A1 DE102005000809 A1 DE 102005000809A1 DE 200510000809 DE200510000809 DE 200510000809 DE 102005000809 A DE102005000809 A DE 102005000809A DE 102005000809 A1 DE102005000809 A1 DE 102005000809A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
memory
volatile
cells
field
non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200510000809
Other languages
German (de)
Other versions
DE102005000809B4 (en )
Inventor
Martin Dr. Perner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write (R-W) circuits
    • G11C11/4097Bit-line organisation, e.g. bit-line layout, folded bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18Bit line organisation; Bit line lay-out
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208Error catch memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information

Abstract

Integrated semiconductor memory, with a non-volatile data storage, has an initial memory cell field (SF1) with volatile and non-volatile memory cells. A second memory cell field (SF2a) is composed entirely of volatile memory cells. The non-volatile cells of the first field are used to plot operating parameters while the memory is in use, where one parameter refreshes the volatile memory cells in the second field from storage in the non-volatile cells in the first field. The integrated semiconductor memory, with a non-volatile data storage, has an initial memory cell field (SF1) with volatile memory cells (SZT,SZC) and non-volatile cells (WZ). A second memory cell field (SF2a) is composed entirely of volatile memory cells. The non-volatile cells of the first field are used to plot operating parameters while the memory is in use, where one parameter refreshes the volatile memory cells in the second field from storage in the non-volatile cells in the first field. The integrated memory can store data in the volatile memory cells and hold production and parameter data in the non-volatile cells within the same control circuit. To input and read data at the two types of cells, the scanning amplifiers (SA) are each linked to external data connections (DQ) by a data bus (LDQ).

Description

  • [0001]
    Die vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem Daten auf nichtflüchtige Weise speicherbar sind. The present invention relates to an integrated semiconductor memory in which data can be stored in a nonvolatile manner.
  • [0002]
    Bei integrierten Halbleiterspeichern, wie beispielsweise DRAM (dynamic random access memory)-Halbleiterspeichern, ist die Ausfallrate in den ersten Betriebsstunden relativ hoch. In integrated semiconductor memories, such as DRAM (dynamic random access memory) -Halbleiterspeichern, the failure rate in the first hours of operation is relatively high. Um fehlerhafte Bauteile nach der Herstellung aussortieren zu können, werden die integrierten Halbleiterspeicher nach Abschluss des Herstellungsprozesses für wenige Betriebsstunden gestresst. In order to sort out defective components after manufacture, the integrated semiconductor memory are stressed out after completion of the manufacturing process for a few hours. Innerhalb dieser kurzen Betriebszeit lässt sich bereits ein Großteil von fehlerhaften Bausteinen aussortieren. Within this short period of operation can sort out the majority of defective devices already. Es zeigt sich weiter, dass im statistischen Mittel erst nach langer Betriebszeit, wie beispielsweise mehreren Jahren, die Ausfallrate wieder ansteigt. It is further found that the failure rate increases in the statistical mean after a long operating time, such as several years. Um solche Langzeitausfälle analysieren zu können, wäre es wünschenswert; In order to analyze such long-term failures, it would be desirable; wenn während des Betriebes eines Halbleiterspeichers Betriebsparameter, wie beispielsweise die Betriebsdauer oder die Anzahl bestimmter Ereignisse, wie beispielsweise Speicherzugriffe auf einen bestimmten Speicherbereich dauerhaft und permanent erfasst werden könnten. if during operation of a semiconductor memory operating parameters, such as the operating time or the number of specific events, such as memory accesses to a particular memory area may be recorded permanently and permanently.
  • [0003]
    Bei einem Halbleiterspeicher mit flüchtigen Speicherzellen, wie beispielsweise DRAM (dynamic random access memory)-Speicherzellen, muss der Speicherinhalt spätestens nach Ablauf einer Datenerhaltungszeit von neuem aufgefrischt werden. In a semiconductor memory device having nonvolatile memory cells such as DRAM (dynamic random access memory) memory cells, the memory contents must be refreshed again at the latest after the expiry of a data retention time. Im Gegensatz zu nichtflüchtigen Halbleiterspeichern, wie beispielsweise Flash, FeRAM (ferroelectric random access memory) oder MRAM (magnetic random access memory)-Halbleiterspeichern besteht somit bei DRAM-Halbleiterspeichern das Problem, dass produktions- und testrelevante Langzeitinformationen wie Testergebnisse, Sort-Kriterien, produktionsrelevante Daten, aber auch darüber hinaus Betriebsparameter, die während des Betriebs des integrierten Halbleiterspeichers auftreten, nicht irreversibel und dauerhaft gespeichert werden können. In contrast to non-volatile semiconductor memories such as flash, FeRAM (ferroelectric random access memory) or MRAM (magnetic random access memory) -Halbleiterspeichern is thus in DRAM semiconductor memories the problem is that production and test relevant long-term information such as test results, sort criteria, production-related data, but also beyond the operating parameters which occur during operation of the integrated semiconductor memory, can not be saved irreversible and permanent.
  • [0004]
    Um permanent Daten in einem DRAM-Halbleiterspeicher zu speichern, werden daher elektrische Fuses (E-Fuses) oder Laser-Fuses eingesetzt. In order to permanently store data in a DRAM semiconductor memory, therefore, electrical fuses (e-fuses) or laser fuses are used. Laser-Fuses können nur während der Herstellung des integrierten Halbleiterspeichers programmiert werden. Laser fuses can be programmed only during the manufacturing of integrated semiconductor memory. Über E-Fuses lassen sich auch im gehäusten Zustand eines DRAM-Speichers Daten permanent speichern, indem die E-Fuses durch Anlegen einer Programmierspannung programmiert werden. Via e-fuses can also be housed in the state of a DRAM memory data stored permanently, by the e-fuses are programmed by applying a programming voltage. Ein kleines Feld von E-Fuses ist im Allgemeinen noch leicht auswertbar. A small box of e-fuses is still easy to evaluate in general. Wenn jedoch größere Mengen an Daten permanent gespeichert werden sollen, muss eine Fuse-Array-Struktur vorgesehen werden. However, if larger amounts of data to be stored permanently, a fuse array structure must be provided. Innerhalb der Fuse-Array-Struktur sind die E-Fuses, wie die flüchtigen DRAM-Zellen im Speicherzellenfeld, im Allgemeinen matrixförmig entlang von Spalten- und Zeilenleitungen angeordnet. Within the fuse array structure, the e-fuses, such as the volatile DRAM cells in the memory cell array, generally arranged in matrix form along row and column lines. Zum Auslesen des Programmierzustands der einzelnen E-Fuses wird eine Zeilen-/Spalten-Dekoder-Architektur benötigt. To read the programming state of each E-fuses a row / column decoder architecture is needed. Aufgrund des großen Platzbedarfs für derartige Schaltungen werden große E-Fuse-Speicherbereiche im Allgemeinen nicht in Halbleiterspeicher mit flüchtigen Speicherzellen integriert. Due to the large footprint of such circuits large e-fuse memory areas are generally not integrated in semiconductor memory having volatile memory cells.
  • [0005]
    Des Weiteren weisen E-Fuses den Nachteil auf, dass sie nur einmal programmiert werden können. Furthermore, have e-fuses the disadvantage that they can only be programmed once. Somit können Änderungen von Daten, wie sie beispielsweise bei den Betriebsparametern im Laufe der Betriebszeit auftreten, nicht in den gleichen E-Fuses verändert abgespeichert werden. Thus, changes of data as they occur for example in the operating parameters during the operating time, not save changes to the same e-fuses.
  • [0006]
    Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem es ermöglicht ist, Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig zu speichern. The object of the present invention is to provide an integrated semiconductor memory in which it is possible to save manufacturing and operating data for a longer period of time reliably. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem sich bei einem integrierten Halbleiterspeicher Herstellungs- und Betriebsdaten über einen längeren Zeitraum zuverlässig speichern lassen. Another object of the present invention is to provide a method which can be stored reliably in an integrated semiconductor memory manufacturing and operating data for a longer period of time.
  • [0007]
    Die Aufgabe betreffend den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem ersten Speicherzellenfeld mit flüchtigen Speicherzellen und mit nichtflüchtigen Speicherzellen, mit einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen und mit einer Steuerschaltung zur Steuerung eines Zugriffs auf eine der Speicherzellen des ersten und zweiten Speicherzellenfeldes. The object concerning the integrated semiconductor memory device is achieved by an integrated semiconductor memory having a first memory cell array having nonvolatile memory cells and non-volatile memory cells, with a second memory cell array having nonvolatile memory cells and a control circuit for controlling access to one of the memory cells of the first and second memory cell array. Erfindungsgemäß ist die Steuerschaltung derart ausgebildet, dass sie bei einem Zugriff auf eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes einen Schreibzugriff auf mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt zur Speicherung eines des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in der mindestens einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes. According to the invention the control circuit is designed such that it in an access to one of the nonvolatile memory cells of the second memory cell array a write access to at least one of the non-volatile memory cells of the first memory cell array is carried out to store a the detected in the current operation of the integrated semiconductor memory date in the at least one of the non-volatile memory cells of the first memory cell array.
  • [0008]
    Durch Verwendung eines Speicherzellenfeldes mit flüchtigen als auch mit nichtflüchtigen Speicherzellen lassen sich die gleichen Ansteuerschaltungen, wie Zeilendekoder, Spaltendekoder und Leseverstärker verwenden, die auch zum Einschreiben von Informationen in die flüchtigen Speicherzellen und zum Auslesen von Informationen aus den flüchtigen Speicherzellen dienen. By using a memory cell array with volatile and non-volatile memory cells, the same driver circuits, such as row decoders, column decoders and sense amplifiers can be used that are also used for writing information in the volatile memory cells and for reading information from the volatile memory cells. Dadurch ist der Platzbedarf deutlich reduziert, da zusätzlicher Speicherplatz nur für die nichtflüchtigen Spei cherzellen vorzusehen ist. The space required is significantly reduced, should be provided as additional space cherzellen only for the non-volatile Spei. Bei dem im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datum kann es sich beispielsweise um einen Betriebsparameter handeln, der im Rahmen eines Testbetriebs des integrierten Halbleiterspeichers aufgetreten ist. The determined in the current operation of the integrated semiconductor memory date may, for example, be an operating parameter that has occurred in the context of a test operation of the integrated semiconductor memory. Dies kann beispielsweise eine Losnummer oder der Name eines Testprogramms sein. This may be, for example, a lot number or the name of a test program. Es kann sich dabei aber auch um einen Betriebsparameter handeln, der einen Betriebszustand des Halbleiterspeichers angibt. However, this may be also be an operating parameter indicative of an operating state of the semiconductor memory. Dazu gehört beispielsweise die Anzahl an Zugriffen auf einen bestimmten Speicherbereich oder die im Betrieb des integrierten Halbleiterspeichers aufgetretene Betriebstemperatur. These include for example the number of accesses to a particular memory region or that have occurred during operation of the integrated semiconductor memory device operating temperature.
  • [0009]
    Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die flüchtigen Speicherzellen des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss. According to a development of the integrated semiconductor memory, the nonvolatile memory cells of the first and second memory cell arrays are each formed such that needs to be refreshed in one of the volatile memory cell to maintain the stored memory state of the memory state at the latest after the expiry of a data retention time after a storage of a memory state. Die Steuerschaltung ist derart ausgebildet, dass sie zur Erhaltung des abgespeicherten Speicherzustandes in einer der Speicherzellen des zweiten Speicherzellenfeldes den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert. The control circuit is designed such that it refreshing to preserve the stored memory state in one of the memory cells of the second memory cell array to the data stored in the one of the memory cell storage state and thereby the date calculated in the current operation of the integrated semiconductor memory in the one of the non-volatile memory cells of the first memory cell array stores ,
  • [0010]
    Bei einer andere Ausführungsform des integrierten Halbleiterspeichers sind im ersten und zweiten Speicherzellenfeld Leseverstärker vorgesehen, die jeweils an ein Bitleitungspaar mit einer ersten und einer zweiten Bitleitung angeschlossen sind. In one another embodiment of the integrated semiconductor memory, sense amplifiers are provided in the first and second memory cell array, which are each connected to a bit line pair comprising a first and a second bit line. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes sind jeweils an ein Bitleitungspaar angeschlossen. The volatile memory cells and the non-volatile memory cells of the first memory cell array are each connected to a bit line pair. Die flüchtigen Speicherzellen und die nichtflüchtigen Speicherzellen sind jeweils derart ausgebildet, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen. The volatile memory cells and the non-volatile memory cells are each configured such that during read-out they produce a potential difference between the first and the second bit line of the bit line pair (BLP) to which they are respectively connected. Die Leseverstärker sind jeweils derart ausgebildet, dass sie beim Auslesen einer der flüchtigen Speicherzellen und einer der nichtflüchtigen Speicherzellen jeweils die Potentialdifferenz zwischen der ersten und zweiten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum mit einem ersten oder zweiten Pegel erzeugen. The sense amplifiers are each formed such that they in each case the potential difference between the first and second bit line of the bit line pair to which they are respectively connected evaluate when reading out one of the nonvolatile memory cells and one of the non-volatile memory cells and a function of the evaluated potential difference a date with generate a first or second level.
  • [0011]
    Gemäß einer Weiterbildung des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen für einen Lese- und Schreibzugriff über Adressen auswählbar. According to a development of the integrated semiconductor memory, the nonvolatile memory cells for read and write access via addresses are selectable. Die Steuerschaltung ist derart ausgebildet, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert. The control circuit is configured such that it determines an address position of the nonvolatile memory cell described last for a first-time activation of the integrated semiconductor memory and stores the date determined in the current operation of the integrated semiconductor memory of the on the last-described address position following the next higher address location.
  • [0012]
    Bei einer Ausführungsform des integrierten Halbleiterspeichers sind die nichtflüchtigen Speicherzellen jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet. In one embodiment of the integrated semiconductor memory, the nonvolatile memory cells are each formed as one-time programmable devices irreversibly. Die nichtflüchtigen Speicherzellen können auch jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sein. The non-volatile memory cells can also each be formed as an electrically programmable fuse or antifuse. Gemäß einer anderen Ausführungsform des integrierten Halbleiterspeichers umfassen die nichtflüchtigen Speicherzellen mindestens einen steuerbaren Widerstand. According to another embodiment of the integrated semiconductor memory, the nonvolatile memory cells include at least one controllable resistor. Die flüchtigen Speicherzellen sind vorzugsweise jeweils als Speicherzellen mit wahlfreiem Zugriff ausgebildet. The volatile memory cells are preferably each formed as memory cells with random access.
  • [0013]
    Ein Verfahren zum Aufzeichnen von Herstellungs- und Betriebsdaten eines integrierten Halbleiterspeichers sieht die Verwendung eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld mit nichtflüchtigen Speicherzellen und flüchtigen Speicherzellen und einem zweiten Speicherzellenfeld mit flüchtigen Speicherzellen vor, bei dem die nichtflüchtigen Speicherzellen erste nichtflüchtige Speicherzellen und zweite nichtflüchtige Speicherzellen umfassen, wobei in den ersten nichtflüchtigen Speicherzellen eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen abgespeichert ist. A method for recording of manufacturing and operating data of an integrated semiconductor memory device provides the use of an integrated semiconductor memory having a first memory cell array having nonvolatile memory cells and volatile memory cells and a second memory cell array having nonvolatile memory cells before, wherein the non-volatile memory cells include first non-volatile memory cells and second non-volatile memory cells wherein in the first nonvolatile memory cell information is stored on the configuration of the second non-volatile memory cells. Nach dem Hochfahren des integrierten Halbleiterspeichers werden die Speicherzustände der ersten nichtflüchtigen Speicherzellen ausgewertet, um eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen zu erhalten. After start-up of the integrated semiconductor memory, the memory states of the first non-volatile memory cells are evaluated to obtain information on the configuration of the second non-volatile memory cells. Anschließend wird eine Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle im ersten Speicherzellenfeld ermittelt. Subsequently, an address position of a second non-volatile memory cell in the first memory cell array described last is determined. Danach wird eine auf die Adressposition der zuletzt beschriebene zweiten nichtflüchtigen Speicherzelle folgenden nächst höhere Adresspostion ermittelt. Thereafter, a to the address position of the second non-volatile memory cell last described following next higher Adresspostion is determined. Das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum wird in einer zweiten nichtflüchtigen Speicherzelle des ersten Speicherzellenfeldes, die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen gespeichert, wenn eine der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes aufgefrischt wird. The date determined in the current operation of the integrated semiconductor memory, is stored in a second non-volatile memory cell of the first memory cell array which is addressable by the selected next higher Adresspositon in a configuration as a function of the evaluated memory state of the first nonvolatile memory cells when one of the nonvolatile memory cells of the second memory cell array is refreshed.
  • [0014]
    Gemäß einer Weiterbildung des Verfahrens zum Aufzeichnen von Betriebsdaten eines integrierten Halbleiterspeichers wird das gespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum durch Setzen eines Bits in einem Register des integrierten Halbleiterspeichers aus der einen der zweiten nichtflüchtigen Speicherzellen ausgelesen. According to a development of the method for recording the operating data of an integrated semiconductor memory, the stored data calculated in the current operation of the integrated semiconductor memory, is read by setting a bit in a register of the integrated semiconductor memory of the one of the second non-volatile memory cells.
  • [0015]
    Eine andere Ausführungsform des Verfahrens zum Betreiben eines integrierten Halbleiterspeichers sieht vor, den integrierten Halbleiterspeicher in einem Testbetriebszustand zu betreiben. Another embodiment of the method for operating an integrated semiconductor memory provides to operate the integrated semiconductor memory device in a test operation state. Im Testbetriebszustand wird eine jede der ersten und zweiten nichtflüchtigen Speicherzellen durch Anlegen eines Steuersignals an den integrierten Halbleiterspeicher ausgelesen. In the test mode each of the first and second nonvolatile memory cell is read by applying a control signal to the semiconductor integrated memory.
  • [0016]
    Weitere Ausbildungsformen betreffend den integrierten Halbleiterspeicher zur Aufzeichnung von Betriebsdaten sowie das Verfahren zur Aufzeichnung von Betriebsdaten sind den Unteransprüchen zu entnehmen. on further embodiments the integrated semiconductor memory for the recording of operating data and the method of recording of operating data are given in the subclaims.
  • [0017]
    Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert. The invention is based on figures, the embodiments of the present invention show in the following explained in more detail. Es zeigen: Show it:
  • [0018]
    1 1 einen integrierten Halbleiterspeicher zur Speicherung von Betriebsdaten gemäß der Erfindung, a built-in semiconductor memory for storing operating data in accordance with the invention,
  • [0019]
    2 2 einen Halbleiterspeicherchip mit Speicherbänken zur Speicherung von Betriebsdaten gemäß der Erfindung, a semiconductor memory chip with memory banks for storing operating data in accordance with the invention,
  • [0020]
    3 3 eine Speicherbank eines integrierten Halbleiterspeichers zur Speicherung von Betriebsdaten gemäß der Erfindung, a memory bank of an integrated semiconductor memory device for storing operating data in accordance with the invention,
  • [0021]
    4 4 einen Ausschnitt eines Speicherzellenfeldes einer Speicherbank mit flüchtigen und nichtflüchtigen Speicherzellen gemäß der Erfindung, a section of a memory cell array of a memory bank with volatile and non-volatile memory cells according to the invention,
  • [0022]
    5A 5A eine Adressorganisation einer Speicherbank gemäß der Erfindung, an address of a memory bank organization according to the invention,
  • [0023]
    5B 5B eine Adressorganisation eines Speicherbereichs mit nichtflüchtigen Speicherzellen gemäß der Erfindung, an address organization of a memory area with non-volatile memory cells according to the invention,
  • [0024]
    5C 5C erste nichtflüchtige Speicherzellen gemäß der Erfindung zur Speicherung von Konfigurationsdaten, first non-volatile memory cells according to the invention for storage of configuration data,
  • [0025]
    6 6 eine binäre Adresssuche in einem Speicherzellenfeld mit nichtflüchtigen Speicherzellen zum Auffinden einer Startadresse zur Speicherung von Betriebsdaten gemäß der Erfindung, a binary search address in a memory cell array having nonvolatile memory cells for finding a starting address for the storage of operating data in accordance with the invention,
  • [0026]
    7 7 ein Ablaufdiagramm zur Speicherung von Betriebsdaten in nichtflüchtigen Speicherzellen gemäß der Erfindung. a flow chart for the storage of operating data in non-volatile memory cells according to the invention.
  • [0027]
    1 1 zeigt einen integrierten Halbleiterspeicher shows an integrated semiconductor memory 100 100 mit einem Speicherzellenfeld with a memory cell array 10 10 . , Innerhalb des Speicherzellenfeldes Within the memory cell array 10 10 sind flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und flüchtige Speicherzellen in einem zweiten Speicherzellenfeld SF2 angeordnet. volatile and non-volatile memory cells are arranged SF1 and volatile memory cells in a second memory cell array SF2 in a first memory cell array. Als Beispiel für eine nichtflüchtige Speicherzelle ist im zweiten Speicherzellenfeld SF2 eine DRAM-Speicherzelle SZ dargestellt, die zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet ist. As an example of a nonvolatile memory cell in the second memory cell array SF2 a DRAM memory cell SZ is shown, which is arranged between a word line WL and a bit line BL. Die DRAM-Speicherzelle umfasst einen Auswahltransistor AT und einen Speicherkondensator SC. The DRAM memory cell comprises a selection transistor and a storage capacitor SC AT. Bei einem Schreib- oder Lesezugriff wird die Speicherzelle aktiviert, indem durch ein entsprechendes Signal auf der Wortleitung WL der Auswahltransistor AT leitend gesteuert wird, so dass der Speicherkondensator SC niederohmig mit der Bitleitung BL verbunden ist. For a write or read access, the memory cell is activated by the selection transistor AT is conductively controlled by an appropriate signal on the word line WL, so that the storage capacitor SC is connected with low impedance to the bit line BL.
  • [0028]
    Zur Steuerung von Lese-, Schreib- und Vorladevorgängen innerhalb des Speicherzellenfeldes For control of literacy and Vorladevorgängen within the memory cell array 10 10 ist eine Steuerschaltung a control circuit 20 20 vorgesehen. intended. Zur Steuerung von Lese- und Schreibzugriffen werden an einen Steueranschluss S20 Steuersignale angelegt. For controlling read and write accesses S20 control signals are applied to a control terminal. Zur Auswahl einer der Speicherzellen des ersten oder zweiten Speicherzellenfeldes wird an einen Adressanschluss A30 ein Adresssignal ADS angelegt. To select one of the memory cells of the first or second memory cell array an address signal ADS is supplied to an address terminal A30. Die angelegte Adresse weist einen x- und einen y-Adressteil auf. The applied address has an x ​​and y-address section. Der Adressteil X wird einem Zeilendekoder The address part X is a row decoder 70 70 und der Adressteil Y wird einem Spaltendekoder and the address portion is a column decoder Y 80 80 zugeführt. fed. Anhand der x- und y-Adresse des Adresssignals ADS lässt sich eine Speicherzelle SZ für einen Lese- oder Schreibzugriff auswählen. Based on the x and y address of the address signal ADS can be set when a memory cell SZ for a read or write access. Zum Einschreiben einer Information wird an einen Datenanschluss DQ einen Datum D angelegt. For writing an information DQ is a date D applied to a data terminal. Beim Auslesen wird an dem Datenanschluss DQ ein Datum D erzeugt. When reading a data item D is generated at the data terminal DQ.
  • [0029]
    2 2 zeigt einen Halbleiterchip HC, der Speicherbänke B1, B2, B3 und B4 umfasst. shows a semiconductor chip HC, the memory banks B1, B2, B3 and B4 includes. Innerhalb der Speicherbänke sind, wie in are within the memory banks, as in 1 1 dargestellt, flüchtige und nichtflüchtige Speicherzellen in einem ersten Speicherzellenfeld SF1 und ausschließlich flüchtige Speicherzellen, wie beispielsweise DRAM-Speicherzellen, in einem zweiten Speicherzellenfeld SF2 angeordnet. shown, volatile and non-volatile memory cells and SF1 only volatile memory cells such as DRAM memory cells arranged in a first memory cell array in a second memory cell array SF2. Die in In the 1 1 dargestellten übrigen Schaltungskomponenten, wie beispielsweise die Steuerschaltung remaining circuit components shown, such as the control circuit 20 20 oder das Adressregister or the address register 30 30 sind zwischen den Speicherbänken, im so genannten Spine-Bereich SP, des Halbleiterchips angeordnet. are between the memory banks, arranged in the so-called spine area SP, the semiconductor chip.
  • [0030]
    3 3 zeigt in vergrößerter Darstellung einen Ausschnitt einer Speicherbank. shows an enlarged view of a section of a memory bank. Am Rand der Speicherbank befindet sich das erste Speicherzellenfeld SF1, das die flüchtigen und nichtflüchtigen Speicherzellen enthält. At the edge of the memory bank is the first memory cell array SF1, which contains the volatile and non-volatile memory cells. Daran anschließend sind zweite Speicherzellenfelder SF2a, SF2b, SF2c und SF2d angeordnet. Following this second memory cell arrays SF2a, SF2b, SF2c and SF2d are arranged. Die Speicherzellenfelder sind jeweils durch Leseverstärkerstreifen SAS getrennt, in denen sich Leserverstärker zur Verstärkung des Speicherinhalts einer ausgewählten Speicherzelle bzw. zum Verstärken des an dem Datenanschluss DQ anliegenden Datums zum Einschreiben in eine ausgewählte Speicherzelle befinden. The memory cell arrays are separated by sense amplifier strip SAS in which sense amplifier for amplifying the storage contents of a selected memory cell and for amplifying the voltage applied to the data terminal DQ date for writing are in a selected memory cell.
  • [0031]
    4 4 zeigt einen Ausschnitt A der Speicherbank B aus shows a detail A of the memory bank B from 3 3 . , Die Bitleitungen BL sind innerhalb des ersten Speicherzellenfeldes SF1 und des zweiten Speicherzellenfeldes SF2a als Bitleitungstwist ausgebildet. The bit lines BL are formed inside the first memory cell array SF1 and the second memory cell array SF2a as Bitleitungstwist. An Kreuzungspunkten von Wortleitungen WL und Bitleitungen BL sind True-Speicherzellen SZT oder Komplement-Speicherzellen SZC angeordnet. At crossing points of word lines WL and bit lines BL True memory cells SZT or complement memory cells SZC are arranged. Die Bitleitungen sind jeweils paarweise mit einem Leseverstärker SA verbunden. The bit lines are each connected in pairs to a sense amplifier SA. Ein Bitleitungspaar umfasst eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC. A bit line comprises a true bit line BLT and a complement bit line BLC. Innerhalb des ersten Speicherzellenfeldes SF1 sind zwischen der True-Bitleitung BLT und der Komplement-Bitleitung BLC nichtflüchtige Speicherzellen WZ angeordnet. Within the first memory cell array SF1 are arranged in non-volatile memory cells WZ between the true bit line BLT and the complement bit line BLC. In dem zweiten Speicherzellenfeld SF2a sind ausschließlich flüchtige Speicherzellen vorhanden. volatile memory cells are only present in the second memory cell array SF2a. Diese sind ebenfalls entlang von Wortleitung WL und Bitleitungen BLC und BLT angeordnet. These are also arranged along word line WL and bit lines BLC and BLT. Eine True-Bitleitung BLT und eine Komplement-Bitleitung BLC sind auch hier als Bitleitungspaar angeordnet und jeweils mit einem Leseverstärker SA verbunden. A true bit line BLT, and a complement bit line BLC are also arranged here as a pair of bit lines and each connected to a sense amplifier SA. Entlang der True-Bitleitung BLT sind True-Speicherzellen SZT und entlang der Komplement-Bitleitung BLC sind Komplement-Speicherzellen SZC angeordnet. Along the true bit line BLT are true memory cells SCT and along the complement bit line BLC complement memory cells SZC are arranged.
  • [0032]
    Zum Einschreiben oder Auslesen einer Information aus den flüchtigen Speicherzellen oder den nichtflüchtigen Speicherzellen sind die Leseverstärker jeweils über einen Datenbus LDQ mit dem externen Datenanschluss DQ verbunden. For writing or reading of information from the volatile memory cells or the non-volatile memory cells, the sense amplifiers are connected via a data bus LDQ with the external data terminal DQ. Die Leseverstärker, die mit den Bitleitungen des ersten Speicherzellenfeldes SF1 verbunden sind, speichern wahlweise eine Information in den flüchtigen Speicherzellen SZ oder den nichtflüchtigen Speicherzellen WZ ab. The sense amplifier connected to the bit lines of the first memory cell array SF1, optionally from a store information in the nonvolatile memory cells SZ or the non-volatile memory cells WZ. Den nichtflüchtigen Speicherzellen WZ sind ebenso Zeilen- und Spaltenadressen zugeordnet wie den flüchtigen Speicherzellen. The non-volatile memory cells WZ as row and column addresses are assigned as the nonvolatile memory cells. Vorteilhafterweise lassen sich die nichtflüchtigen Speicherzellen ebenso wie die flüchtigen Speicherzellen durch die Zeilen- und Spaltendekoder Advantageously, the non-volatile memory cells can be as well as the nonvolatile memory cells by the row and column decoder 70 70 und and 80 80 auswählen. choose. Die nichtflüchtigen Speicherzellen enthalten beispielsweise einen programmierbaren Widerstand. The non-volatile memory cells include, for example, a programmable resistor. In Abhängigkeit von dem programmierten Widerstandswert tritt auf den Bitleitungen eines Bitleitungspaares eine Potentialverschiebung auf, die von dem angeschlossenen Leseverstärker bewertet wird. Depending on the programmed resistance of a potential shift occurs on the bit lines of a bit that is evaluated by the connected sense amplifier. Die nichtflüchtigen Speicherzellen können ebenso auch als MRAM, FeRAM oder SRAM-Speicherzellen ausgebildet sein. The non-volatile memory cells can also be designed as MRAM, FeRAM or SRAM memory cells. Zur Auswahl einer der flüchtigen und nichtflüchtigen Speicherzellen sowie zum Auslesen und Einschreiben einer Information aus den bzw. in die flüchtigen und nichtflüchtigen Speicherzellen lassen sich dadurch die gleichen Ansteuerschaltungen verwenden. For selecting one of volatile and non-volatile memory cells and for reading and writing of information from or into the volatile and non-volatile memory cells can be characterized using the same driver circuits. Somit braucht für die nichtflüchtigen Speicherzellen kein eigenes Speicherzellenfeld mit einer eigenen Ansteuerlogik vorgesehen zu werden. Thus, no separate memory cell array with its own control logic needs to be provided for the non-volatile memory cells.
  • [0033]
    5A 5A zeigt einen logischen Adressraum einer Speicherbank mit x- und y-Adressen X0, ..., X31 und Y0, ..., Y255. shows a logical address space of a memory bank having x- and y-addresses X0, ..., X31 and Y0, ..., Y255. Der niederwertige x-Adressbereich umfasst die Adressen X0, ..., X15. The lower-x address range includes the addresses X0, ..., X15. Der höherwertige x-Adressbereich umfasst die Adressen X16, ..., X31. The higher x-address range includes the addresses X16, ..., X31. Über die Adressen lassen sich Wortleitungen auswählen, die an die flüchtigen Speicherzellen im ersten o der zweiten Speicherzellenfeldes angeschlossen sind. Of the addresses to the word lines can be selected which are connected to the volatile memory cells in the first o the second memory cell array. Über die Adressen X w 0, ..., X w 3 lassen sich nichtflüchtige Speicherzellen innerhalb des ersten Speicherzellenfeldes auswählen. Non-volatile memory cells of the addresses X w 0, ..., X w 3, can be selected within the first memory cell array.
  • [0034]
    Die Aufteilung des Adressraums in Adressbereiche, die mit flüchtigen Speicherzellen verknüpft sind und in Adressbereiche, die mit nichtflüchtigen Speicherzellen verknüpft sind, kann über Bereichsdefinition oder Bitinjizierung erfolgen. The division of the address space in address spaces that are associated with nonvolatile memory cells and address ranges that are associated with non-volatile memory cells can be effected via the region definition or Bitinjizierung. Bei der Bereichsdefinition lassen sich nichtflüchtigen Speicherzellen mit Adresswerten oberhalb einem bestimmten Wert adressieren. In the region definition, non-volatile memory cells with address values ​​above a certain value can be addressed. Adresswerte unterhalb dieses Wertes sprechen flüchtige Speicherzellen an. Address values ​​below this value speak to volatile memory cells. Bei der Bitinjizierung wird zum Zugriff auf die nichtflüchtigen Speicherzellen ein Adressbit an einer bestimmten Position einer Bitadresse auf beispielsweise den logischen Wert „1" gesetzt. Die niederwertigen Adressbits wählen dann eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld aus. In the Bitinjizierung to access the non-volatile memory cells one address bit is set at a certain position a bit address, for example, the logic value "1". The low order address bits select a non-volatile memory cell in the first memory cell array from.
  • [0035]
    5B 5B zeigt den Adressraum der nichtflüchtigen Speicherzellen. shows the address space of the nonvolatile memory cells. Erste nichtflüchtige Speicherzellen WZa befinden sich in einem Adressbereich KB, der über die Adressen X w 0 und die Adressen Y0, ..., Y15 adressierbar ist. First non-volatile memory cells WCA are in an address range KB which of the addresses X w 0 and the addresses Y0, ..., Y15 is addressable. In den ersten nichtflüchtigen Speicherzellen lassen sich Konfigurationsdaten zur Konfigurierung von zweiten nichtflüchtigen Speicherzellen WZb, in denen die eigentlichen Betriebsdaten abgespeichert werden, speichern. In the first non-volatile memory cells configuration data can for configuration of second nonvolatile memory cells wzb, in which the actual operational data are stored, store. Die zweiten nichtflüchtigen Speicherzellen WZb befinden sich an den Adresspositionen X w 0 und Y16, ..., Y255; The second non-volatile memory cells wzb located at the address positions X 0 and w Y16, ..., Y255; X w 1 und Y0, ..., Y255; X w 1 and Y0, ..., Y255; X w 2 und Y0, ..., Y255; X w 2 and Y0, ..., Y255; X w 2 und Y0, ..., Y255; X w 2 and Y0, ..., Y255; X w 3 und Y0, ..., Y255. X w 3 and Y 0, ..., Y255. In den zweiten nichtflüchtigen Speicherzellen WZb werden vorzugsweise Betriebsdaten des integrierten Halbleiterspeichers abgespeichert. In the second non-volatile memory cells wzb operating data of the integrated semiconductor memory, preferably to be stored.
  • [0036]
    5C 5C zeigt eine mögliche Belegung der ersten nichtflüchtigen Speicherzellen WZa mit Konfigurationsinformationen. shows a possible assignment of the first non-volatile memory cells WZA with configuration information. Dargestellt sind die über die Adressen X w 0, Y0, ..., Y15 auswählbaren ersten nichtflüchtigen Speicherzellen WZa0, ..., WZa15. Shown are the about the X addresses w 0, Y0, ..., Y15 selectable first non-volatile memory cells WZa0, ..., WZa15. Die Speicherzelle WZa0 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Betriebsdaten in den zweiten nichtflüchtigen Speicherzellen in einem Präfix-Modus gespeichert werden. The memory cell WZa0 the first non-volatile memory cells includes information as to whether the operation data are stored in the second nonvolatile memory cells in a prefix mode. Bei einer Speicherung eines Betriebsparameters im Präfix-Modus werden mehrere der zweiten nichtflüchtigen Speicherzellen bei der Speicherung eines Betriebsparameters beschrieben. When storing an operating parameter in the prefix mode more of the second non-volatile memory cells are written in the storage of an operating parameter. Einige der zweiten nichtflüchtigen Speicherzellen, die zur Speicherung eines bestimmten Betriebsparameters vorgesehen sind, werden dazu verwendet eine Kennung des Betriebsparameters zu speichern. Some of the second non-volatile memory cells which are provided for the storage of a particular operating parameter, are used, an identifier of the operating parameter to be stored. Eine Speicherung von Betriebsdaten im Präfix-Modus ist insbesondere dann sinnvoll, wenn innerhalb des Speicherbereiches der zweiten nichtflüchtigen Speicherzellen der Storage of operating data in the prefix mode is particularly useful when the inside of the storage area of ​​the second non-volatile memory cells 5B 5B verschiedene Betriebsparameter abgespeichert werden. various operating parameters are stored. Eine weitere vorteilhafte Anwendung des Präfix-Modus ist gegeben, wenn innerhalb des nichtflüchtigen Speicherbereiches das Auftreten eines Fehlers protokolliert wird. A further advantageous application of the prefix mode is given, when the occurrence of an error is logged in the non-volatile memory area. Neben dem Auftreten des eigentlichen Fehlerereignisses lässt sich beispielsweise die Fehleradresse einer Speicherzelle, die beim Auftreten des Fehlers herrschende Temperatur sowie Referenzströme oder Referenzspannungen speichern. In addition to the actual occurrence of the failure event, for example, the error address of a memory cell that prevailing during the occurrence of the error and temperature reference currents or voltages, reference can be stored.
  • [0037]
    Die Speicherzelle WZa1 der ersten nichtflüchtigen Speicherzellen des Konfigurationsbereiches enthält eine Information, ob der Speicherbereich der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters genutzt werden soll. The memory cell WZa1 the first non-volatile memory cells of the configuration portion includes information about whether the memory area of ​​the second non-volatile memory cells to be used for storage of an operating parameter. Ein möglicher Betriebsparameter ist beispielsweise die Betriebsdauer des integrierten Halbleiterspeichers. A possible operating parameters such as the operating time of the integrated semiconductor memory. Zur Protokollierung der Betriebsdauer ist auf dem integrierten Halbleiterspeicher eine Zählerschaltung For recording the operating time on the integrated semiconductor memory, a counter circuit 60 60 vorgesehen. intended. Die Zählerschaltung The counter circuit 60 60 enthält ein Register, dessen aktueller Zählerstand beispielsweise alle sechs Minuten erhöht wird. contains a register whose current count is increased, for example, every six minutes. Der Zählerstand wird in regelmäßigen zeitlichen Abständen von der Steuerschaltung The count is in regular time intervals from the control circuit 20 20 in den nichtflüchtigen zweiten Speicherzellen des ersten Speicherzellenfeldes SF1 abgespeichert. stored in the non-volatile second memory cells of said first memory cell array SF1.
  • [0038]
    Die Speicherzelle WZa2 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches enthält eine Information, ob der abzuspeichernde Betriebsparameter im Rahmen einer Hintergrundspeicherung während des Betriebs des integrierten Halbleiterspeichers, beispielsweise bei einem Auffrischvorgang von Speicherzellen, die in dem zweiten Speicherzellenfeld SF2 liegen, erfolgen soll. The memory cell WZa2 the first non-volatile memory cells within the configuration area contains information as to whether the to be stored operating parameters in the context of a background storage is to take place during operation of the integrated semiconductor memory, such as a refresh operation of memory cells that lie in the second memory cell array SF2. Da, wie in Since, as in 4 4 gezeigt, nichtflüchtige Speicherzellen lediglich im ersten Speicherzellenfeld SF1 angeordnet sind, kann das Abspeichern von Betriebsparametern in den nichtflüchtigen Speicherzellen parallel zu dem Auffrischungsvorgang der flüchtigen Speicherzellen des zweiten Speicherzellenfeldes SF2a stattfinden. shown, non-volatile memory cells are arranged only in the first memory cell array SF1, the storage of operating parameters into the nonvolatile memory cell may take place in parallel with the refresh operation of the nonvolatile memory cells of the second memory cell array SF2a.
  • [0039]
    Wenn die Speicherzelle WZa3 der ersten nichtflüchtigen Speicherzellen programmiert ist, lassen sich die zweiten nichtflüchtigen Speicherzellen WZb des ersten Speicherzellenfeldes extern beschreiben, bzw. es lässt sich von extern ein Betriebsparameter zur Speicherung in den nichtflüchtigen Speicherzellen auswählen. When the memory cell WZa3 the first non-volatile memory cells is programmed, the second non-volatile memory cells wzb of the first memory cell array can be described externally, or it can be selected externally, an operating parameter for storage in the non-volatile memory cells. Das Beschreiben der nichtflüchtigen Speicherzellen erfolgt dabei in einem so genannten Appending-Modus. The writing of the nonvolatile memory cells takes place in a so-called Appending mode. Dies bedeutet, dass bereits beschriebene nichtflüchtige zweite Speicherzellen nicht überschrieben werden können. This means that non-volatile second memory cells already described can not be overwritten. Stattdessen wird die zuletzt beschriebene nichtflüchtige zweite Speicherzelle ermittelt und die im Adressraum nächst höher liegende nichtflüchtige zweite Speicherzelle für den Speichervorgang ausgewählt. Instead, the second non-volatile memory cell described last is determined and selected, the next higher located in the address space second non-volatile memory cell for the storage operation.
  • [0040]
    Die Speicherzelle WZa4 der ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches gibt an, ob lediglich ein Lesezugriff auf die nichtflüchtigen zweiten Speicherzellen gestattet ist. The memory cell WZa4 the first non-volatile memory cells within the configuration area indicates whether only a read access to the non-volatile second memory cell is permitted. Wenn der Lesezugriff erlaubt ist, lassen sich in einer Applikation Betriebsdaten aus den nichtflüchtigen zweiten Speicherzellen WZb auslesen. When the read access is allowed, can be used in an application operating data from the non-volatile second memory cell wzb read. Als Betriebsparameter lässt sich beispielsweise von einem Temperatursensor The operating parameters can be, for example, by a temperature sensor 50 50 in in 1 1 eine Betriebstemperatur ermitteln, die in einem Register determine an operating temperature in a register 40 40 zwischengespeichert wird. is cached. Die Betriebstemperatur wird aus dem Register The operating temperature is from the register 40 40 bei einem Auffrischungsvorgang von flüchtigen Speicherzellen des zweiten Speicherzellenfeldes ausgelesen und in den zweiten nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abgespeichert. read from volatile memory cells of the second memory cell array during a refresh operation and stored in the second non-volatile memory cells of the first memory cell array.
  • [0041]
    Wenn der Lesezugriff auf die nichtflüchtigen Speicherzellen gestattet ist, lässt sich die Betriebstemperatur von einem Speichercontroller auswerten. When the read access to the non-volatile memory cell is permitted, can be evaluated by a memory controller operating temperature. Der Speichercontroller kann dann beispielsweise bei einer hohen Betriebstemperatur die Betriebsfrequenz des Halbleiterspeichers reduzieren. The memory controller can then, for example, reduce the operating frequency of the semiconductor memory at a high operating temperature.
  • [0042]
    Der Speicherzustand in den ersten nichtflüchtigen Speicherzellen WZa5 und WZa6 innerhalb des Konfigurationsbereiches gibt an, ob die Speicherung eines Betriebsparameters innerhalb der nichtflüchtigen zweiten Speicherzellen bit-, byte- oder wortweise erfolgen soll. The memory state in the first non-volatile memory cells and WZa5 WZa6 configuration within the range indicates whether the storage of an operating parameter within the non-volatile second memory cell bit byte, or is to be word. Bei einer byte- oder wortweisen Speicherung eines Betriebsparameters ist die Information in mehreren Bits kodiert. In a byte or word-wise storage of an operating parameter, the information is encoded in more bits. Bei der bitweisen Speicherung hingegen ist die Information des abzuspeichernden Betriebsparameters in einem einzelnen Bit kodiert. In the bit-wise storage of information to be stored, however, the operating parameter is encoded in a single bit. Wenn beispielsweise die Betriebsdauer bitweise gespeichert werden soll, so wird in bestimmten Zeitabständen, beispielsweise alle sechs Minuten, sobald ein Auffrischungsvorgang für Speicherzellen innerhalb des zweiten Speicherzellenfeldes stattfindet, eine der zweiten nichtflüchtigen Speicherzellen WZb beschrieben. For example, if the operating time is to be bit-wise stored so, one of the second non-volatile memory cells wzb is at certain time intervals, for example every six minutes, when a refresh operation for the memory cells within the second memory cell array takes place described.
  • [0043]
    Zu Beginn der Betriebsdauer wird beispielsweise die nichtflüchtige zweite Speicherzelle, die der Adresse X w 0, Y16 zugeordnet ist mit einem "1"-Pegel beschrieben. At the beginning of the operating period, the second non-volatile memory cell that is associated with the address X w 0, Y16 with a "1" level is described, for example. Alle sechs Minuten später wird eine auf die zuletzt beschriebene nichtflüchtige Speicherzelle im Adressraum folgende Speicherzelle, also bei der zweiten Speicherung die Speicherzelle, die zu der Adresse X w 0, Y17 zugehörig ist, mit dem logischen „1"-Pegel beschrieben. Wenn bei dieser Art der Speicherung die Betriebsdauer über einen Zeitraum von zehn Jahren protokolliert werden soll, werden dazu 876.000 nichtflüchtige Speicherzellen benötigt. Im Vergleich zu typischen 512 Mb DRAM-Speicherzellen sind dazu lediglich 0,163 % an zusätzlichem Speicherplatz notwendig. Every six minutes later, a non-volatile on the last-mentioned memory cell is in the address space following memory cell, ie in the second storage, the memory cell w, Y17 is associated with the address X0, described the logic "1" level. If in this way of storing the operating time should be logged over a period of ten years, to be required 876,000 non-volatile memory cells. compared to typical 512 Mb DRAM memory cells only 0.163% of additional storage space are required for this.
  • [0044]
    Die Speicherzellen WZa6, ..., WZa14 der ersten nichtflüchtigen Speicherzellen enthalten eine Information über die Anzahl der logischen Speicherbereiche, in die die zweiten nichtflüchtigen Speicherzellen unterteilt sind. The memory cells WZa6, ..., WZa14 the first non-volatile memory cells contain information about the number of logical storage areas, in which the second non-volatile memory cells are divided. Des Weiteren enthalten die ersten nichtflüchtigen Speicherzellen WZa6,..., WZa14 eine Information über den innerhalb eines Speicherbereiches zu speichernden Betriebsparameter. Further include the first non-volatile memory cells WZa6, ..., WZa14 information about to be stored within a memory area operating parameters. Dadurch ist es beispielsweise möglich, den logischen Adressraum von nichtflüchtigen Speicherzellen der Thereby, it is possible, for example, the logical address space of the non-volatile memory cells of the 5B 5B in zwei verschiedene Bereiche zu unterteilen, wobei in einem ersten nichtflüchtigen Speicherbereich die Anzahl von Aktivierungen von Leseverstärkern in einem bestimmten Leserverstärkerstreifen über einen Betriebszeitraum protokolliert wird und in einem zweiten nichtflüchtigen Speicherbereich die Betriebstemperatur über einen längeren Zeitraum aufgezeichnet wird. be divided into two different areas, wherein the number of activations of sense amplifiers is logged in a certain sense amplifier strips over an operating period in a first nonvolatile storage area and the operating temperature is recorded over a longer period in a second nonvolatile storage area.
  • [0045]
    Die Speicherzelle WZa15 der ersten nichtflüchtigen Speicherzellen enthält eine Information, ob die Speicherkapazität der zweiten nichtflüchtigen Speicherzellen bereits vollständig erschöpft ist, da alle zweiten nichtflüchtigen Speicherzellen schon mit Informationsdaten beschrieben sind. The memory cell WZa15 the first non-volatile memory cells includes an information, whether the storage capacity of the second nonvolatile memory cell is completely exhausted already, since all the second non-volatile memory cells have already been described with information data. Wenn die nichtflüchtige Speicherzelle WZa15 beispielsweise mit einem logischen "1"-Pegel programmiert ist, ist der zur Verfügung stehende Speicherraum erschöpft und das Protokollieren eines Betriebsparameters in den zweiten nichtflüchtigen Speicherzellen wird unterbrochen. When the nonvolatile memory cell is programmed WZa15 for example, a logic "1" level, the available memory space is exhausted and the logging of an operating parameter in the second nonvolatile memory cells is interrupted.
  • [0046]
    Der Speicherzustand der ersten nichtflüchtigen Speicherzellen wird entweder bereits bei der Fertigung oder erst im späteren Betrieb des integrierten Halbleiterspeichers festgelegt. The storage state of the first non-volatile memory cells is determined either during production or only in the later operation of the integrated semiconductor memory. So kann beispielsweise die spätere Verwendung der zweiten nichtflüchtigen Speicherzellen zur Speicherung eines Betriebsparameters durch eine Vorprogrammierung der ersten nichtflüchtigen Speicherzellen im Konfigurationsbereich bereits vom Hersteller festgelegt werden. For example, the subsequent use of the second non-volatile memory cells for storage of an operating parameter by a pre-programming of the first non-volatile memory cells in the configuration area can be already set by the manufacturer. Ein bestimmter Bereich der zweiten nichtflüchtigen Speicherzellen WZb kann beispielsweise zur Protokollierung der Betriebsdauer des integrierten Halbleiterspeichers vorgesehen sein. A certain portion of the second non-volatile memory cells wzb may be provided for example for logging the operation time of the integrated semiconductor memory.
  • [0047]
    Wenn ein Speicherbereich mit nichtflüchtigen Speicherzellen erst in einer Applikation konfiguriert wird, so kann beispielsweise das Protokollieren der Betriebstemperatur dadurch gestartet werden, dass ein Signalisierungsbit in einem Register If a memory region is configured with non-volatile memory cells in only one application, the logging of the operating temperature can thereby be started, for example, that a signaling bit in a register 21 21 , wie beispielsweise dem Mode-Register oder dem Extended-Mode-Register gesetzt wird. Such as the mode register or extended mode register is set. Wenn die Steuerschaltung When the control circuit 20 20 das gesetzte Bit in einem der beiden Register detektiert, wählt sie beispielsweise einen nichtflüchtigen Speicherbereich zur Aufzeichnung der Betriebstemperatur aus und legt durch Programmierung der ersten nichtflüchtigen Speicherzel len die Konfiguration der zweiten nichtflüchtigen Speicherzellen selbständig fest. the set bit is detected in one of the two registers, it selects, for example, a nonvolatile memory area for recording the operating temperature and places by programming of the first non-volatile Speicherzel len the configuration of the second non-volatile memory cells independently determined. Vorzugsweise wird bei einem Zugriff auf die nichtflüchtigen Speicherzellen über das Mode-/Extended-Mode-Register nur ein Zugriff im Appending-Modus, also ohne Überschreiben bereits programmierter nichtflüchtiger Speicherzellen, gestattet. Preferably at an access to the non-volatile memory cells via the Mode / Extended Mode Register is only one access in Appending mode, without overwriting already programmed non-volatile memory cells allowed. Als weitere Einschränkung kann vorgesehen sein, dass der Anwender des integrierten Halbleiterspeichers in einer Applikation nur auf bestimmte freigegebene nichtflüchtige Speicherbereiche lesend zugreifen kann. As a further restriction can be provided that the user of the integrated semiconductor memory has read access in an application only on certain shared non-volatile memory areas.
  • [0048]
    Neben der Möglichkeit auf die nichtflüchtigen Speicherzellen durch Setzen eines Bits in einem Mode-Register oder einem Extended-Mode-Register zuzugreifen, besteht auch die Möglichkeit durch das Anlegen eines charakteristischen Test-Mode-Signals TM bzw. einer oder mehrerer charakteristischer Schlüsselbitfolgen an den Steueranschluss S20 der Steuerschaltung Besides the possibility of the non-volatile memory cells by setting a bit in a mode register or Extended Mode Register access, it is also possible by applying a characteristic test mode signal TM, or one or more characteristic Schlüsselbitfolgen to the control terminal S20, the control circuit 20 20 auf die nichtflüchtigen Speicherzellen zuzugreifen. access the non-volatile memory cells. Wenn beispielsweise der integrierte Halbleiterspeicher in einer Applikation ausgefallen ist und als Kundenretoure an den Hersteller zurückgeschickt wird, kann der Hersteller über die charakteristische Schlüsselbitfolgen den gesamten nichtflüchtigen Speicherbereich auslesen. For example, if the integrated semiconductor memory has failed in an application and will be returned as customers return to the manufacturer, the manufacturer can read the entire nonvolatile storage area on the characteristic Schlüsselbitfolgen. Dadurch lassen sich Rückschlüsse auf mögliche Ausfallursachen eines Speicherbausteins ziehen. This conclusions on possible causes of failure of a memory chip can be drawn. Es besteht ferner die Möglichkeit, über das Test-Mode-Signal bereits vor Auslieferung des Bauteils verschiedenen Herstellungs- und Testdaten wie beispielsweise verwendete Trimm-Modi, Testprogrammnamen, Loszuordnungen und Zuordnungen zu Herstellungsmaschinen in den nichtflüchtigen Speicherzellen abzuspeichern. There is also the possibility to save on the test mode signal before delivery of the component various manufacturing and test data, such as used trimming modes, test program name, Loszuordnungen and assignments to production machines in the non-volatile memory cells. Somit kann ein ausgefallener Baustein einem Herstellungszeitraum sowie einer Fertigungslinie zugeordnet werden. Thus, a failed module to a production period, as well as a production line can be assigned. Anhand der Kenntnis der Produktionsparameter lassen sich bei einem ausgefallenen Bauteil ebenfalls oftmals Rückschlüsse auf die Ausfallursache ziehen. Based on the knowledge of the production parameters can also be in a failed component often draw conclusions on the cause of failure.
  • [0049]
    Wenn ein Speicherbereich von zweiten nichtflüchtigen Speicherzellen kontinuierlich fortlaufend von niedrigen zu hohen Adresspositionen beschrieben wird, so wird bei jedem Hochfahren des Halbleiterspeichers innerhalb des Speicherbereichs der nichtflüchtigen Speicherzellen diejenige Adressposition bestimmt, ab der während der folgenden Betriebszeit die Speicherung von Betriebsparametern fortgesetzt werden kann. If a memory area of ​​the second non-volatile memory cells will be described continuously continuously from low to high address locations, it is determined that address location within the memory area of ​​the nonvolatile memory cells at every time the semiconductor memory from which the storage of operating parameters can be continued during the subsequent operating time. Dadurch wird verhindert, dass bereits beschriebene nichtflüchtige Speicherzellen überschrieben werden. This prevents that already described non-volatile memory cells are overwritten.
  • [0050]
    6 6 zeigt dazu den Adressraum AB1 der nichtflüchtigen Speicherzellen. shows to the address space of the nonvolatile memory cells AB1. Im Beispiel der In the example of 6 6 sind alle nichtflüchtigen Speicherzellen, die zu einer Adresse y < 143 gehören, bereits programmiert, indem dort bereits Betriebdaten abgespeichert worden sind. are all non-volatile memory cells belonging to an address y <143, already programmed by operating data have been stored there already. Wenn der nichtflüchtige Speicherbereich kontinuierlich fortlaufend von einer niedrigen zu einer hohen Adressposition beschrieben wird, so wird nach dem Hochfahren des integrierten Halbleiterspeichers die Adresse der nächsten freien zu beschreibenden nichtflüchtigen Speicherzelle durch eine binäre Adresssuche bestimmt. When the nonvolatile memory area is continuously described continuously from a low to a high address position, the address of the next free is determined to be described non-volatile memory cell by a binary address search after power-up of the integrated semiconductor memory. Im Folgenden wird die Bestimmung einer freien Speicherzelle anhand der ihr zugeordneten y-Adresse beschrieben. In the following, the determination of a free memory cell is described by means of its associated y-address. Wenn der nichtflüchtige Adressraum die Adresspositionen y = 0 bis y = 255 aufweist, wird zu Beginn des binären Adresssuchalgorithmus der Speicherzustand einer nichtflüchtigen Speicherzelle an der Adressposition y = 255 untersucht. When the nonvolatile address space having the address locations y = 0 to y = 255, the memory state of a nonvolatile memory cell at the address position y = 255 is examined at the beginning of the binary address search algorithm. Im Beispiel der In the example of 6 6 sind in den nichtflüchtigen Speicherzellen, die zu der Adresse y = 255 zugehörig sind, keine Betriebsparameter abgespeichert. are in the non-volatile memory cells to the address y = 255 are associated, stored no operating parameters. Anschließend wird der Adressraum halbiert und an der Adressposition y = 127 eine Auswertung des Speicherzustandes der zugehörigen nichtflüchtigen Speicherzellen durchgeführt. Subsequently, the address space is halved and at the address position y = 127 carried out an evaluation of the memory state of the associated non-volatile memory cells. Da die nichtflüchtigen Speicherzellen an dieser Stelle beschrieben sind, muss die nächste freie nichtflüchtige Speicherzelle im Adressraum zwischen den Adressen y = 127 bis y = 255 liegen. Since the non-volatile memory cells are described at this point, the next available non-volatile memory cell must be in the address space between the addresses y = 127 to y = lie 255th Nach Halbierung dieses Adressraums wird die Adressposition y = 191 untersucht. After halving of this address space, the address position y = 191 is examined. Da an den Speicherzellen an dieser Adressposition kein Betriebsparameter abgespeichert ist, muss die letzte beschriebene nichtflüchtige Speicherzelle im Adressraum y = 127 bis y = 191 liegen. Since the memory cells at this address position, no operating parameter is stored, the last-described nonvolatile memory cell must be in the address space y = 127 to y = 191st Durch fortwährende Halbierung der Adressintervalle wird letztendlich die Adresse y = 143, an der die letzte beschriebene nichtflüchtige Speicherzelle liegt, gefunden. ultimately by continual halving the address intervals the address y = 143, where the last-described nonvolatile memory cell is found. Somit kann im Folgenden an der Adressposition y = 144 die Protokollierung eines Betriebsparameters fortgesetzt werden. Thus, the logging of an operating parameter may be continued in the following on the address position y = 144th
  • [0051]
    7 7 zeigt ein Ablaufdiagramm zur Protokollierung eines Betriebsparameters. shows a flow diagram for logging an operating parameter. Im Beispiel der In the example of 7 7 wurde bei der Herstellung des integrierten Halbleiterspeichers ein nichtflüchtiger Speicherbereich vorgesehen, in dem das Auftreten eines Fehlerereignisses während der Betriebszeit des integrierten Halbleiterspeichers aufgezeichnet wird. a non-volatile storage area has been provided in the manufacture of the integrated semiconductor memory in which the occurrence of a failure event is recorded during the operation time of the integrated semiconductor memory. Nach dem Hochfahren des Halbleiterspeichers wertet die Steuerschaltung After start-up of the semiconductor memory, the control circuit evaluates 20 20 die ersten nichtflüchtigen Speicherzellen innerhalb des Konfigurationsbereiches des nichtflüchtigen Speicherbereiches aus. the first non-volatile memory cell from within the configuration area of ​​the nonvolatile memory area. Wenn die nichtflüchtige Speicherzelle WZa15 den logischen Zustand "0" aufweist, ist der Speicherbereich noch nicht vollständig beschrieben. When the nonvolatile memory cell WZa15 has the logic state "0", the memory area is not fully described. In diesem Fall wird durch binäre Adresssuche die Endadresse des nichtflüchtigen Speicherbereichs bestimmt. In this case, the end address of the non-volatile memory area is determined by binary searching. Die Steuerschaltung The control circuit 20 20 aktiviert nachfolgend den Ereigniszähler, im Beispiel das Auftreten eines bestimmten Fehlerereignisses. subsequently activated the event counter, in this example, the occurrence of a particular error event. Beim Auftreten des Fehlers wird ein Ereignisregister entsprechend programmiert. When the error occurred, an event register is programmed accordingly. Das Ereignisregister dient als Zwischenspeicher. The event register serves as a buffer. Wenn flüchtige Speicherzellen innerhalb des zweiten Speicherzellenfeldes aufgefrischt werden, kann in den nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes der aktuelle Wert des Ereignisregisters abgespeichert werden. If volatile memory cells are refreshed within the second memory cell array in the nonvolatile memory cells of the first memory cell array, the current value of event register can be saved. Solange die nichtflüchtige Speicherzelle WZa1 den logischen Speicherzustand "1" aufweist, wird bei jedem Auftreten des Fehlerereignisses eine nichtflüchtige Speicherzelle im ersten Speicherzellenfeld beim Auffrischen von flüchtigen Speicherzellen im zweiten Speicherzellenfeld programmiert. As long as the non-volatile memory cell WZa1 has the logic memory state "1", a non-volatile memory cell in the first memory cell array during refreshing volatile memory cells is programmed in the second memory cell array on each occurrence of the error event. Durch einen Zustandswechsel der nichtflüchtigen Speicherzelle WZa1 vom logischen "1"-Zustand in den logischen "0"-Zustand kann die Protokollierung des Fehlerereignisses jederzeit unterbrochen werden. By a change of state of the nonvolatile memory cell WZa1 of logic "1" state to the logic "0" state logging of the error event can be interrupted any time.
  • 10 10
    Speicherzellenfeld Memory cell array
    20 20
    Steuerschaltung control circuit
    21 21
    Mode-Register Mode Register
    30 30
    Adressregister address register
    40 40
    Speicherregister memory register
    50 50
    Temperatursensor temperature sensor
    60 60
    Betriebsstundenzähler Hour meter
    70 70
    Zeilendekoder row decoder
    80 80
    Spaltendekoder column decoder
    AT AT
    Auswahltransistor selection transistor
    B B
    Speicherbank memory bank
    BL BL
    Bitleitung bit
    BLP BLP
    Bitleitungspaar bit line
    D D
    Datum date
    DQ DQ
    Datenanschluss data port
    SA SA
    Leseverstärker sense amplifier
    SAS SAS
    Wortleitungsstreifen Wordline strips
    SC SC
    Speicherkondensator storage capacitor
    SF SF
    Speicherzellenfeld Memory cell array
    SP SP
    Spine-Bereich Spine-area
    SZ SZ
    flüchtige Speicherzelle volatile memory cell
    WL WL
    Wortleitung wordline
    WZ WZ
    nichtflüchtige Speicherzelle nonvolatile memory cell
    X, Y X, Y
    Adressen addresses

Claims (25)

  1. Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten, – mit einem ersten Speicherzellenfeld (SF1) mit flüchtigen Speicherzellen (SZ) und nichtflüchtigen Speicherzellen (WZ), – mit einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), – mit einer Steuerschaltung ( Integrated semiconductor memory having non-volatile storage of data, - having a first memory cell array (SF1) having nonvolatile memory cells (SZ) and non-volatile memory cell (WZ), - having a second memory cell array (SF2) having nonvolatile memory cells (SZ), - (with a control circuit 20 20 ) zur Steuerung eines Zugriffs auf eine der Speicherzellen (SZ, WZ) des ersten und zweiten Speicherzellenfeldes (SF1, SF2), – bei dem die Steuerschaltung ( ) For controlling an access to one of the memory cells (SZ, WZ) of the first and second memory cell arrays (SF1, SF2), - in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie während eines Zugriffs auf eine der flüchtigen Speicherzellen (SF1) des zweiten Speicherzellenfeldes (SF2) zur Speicherung mindestens eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in mindestens einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes einen Schreibzugriff auf die mindestens eine der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes durchführt. ) Is constructed such that they (in at least one of the non-volatile memory cells during an access to one of the nonvolatile memory cells (SF1) of said second memory cell array (SF2) for storing at least a data item determined in the current operation of the integrated semiconductor memory WZ) of said first memory cell array a write access performing the at least one of the non-volatile memory cells of the first memory cell array.
  2. Integrierter Halbleiterspeicher nach Anspruch 1 – bei dem die flüchtigen Speicherzellen (SZ) des ersten und zweiten Speicherzellenfeldes jeweils derart ausgebildet sind, dass nach einer Abspeicherung eines Speicherzustandes in einer der flüchtigen Speicherzellen zur Erhaltung des abgespeicherten Speicherzustandes der Speicherzustand spätestens nach Ablauf einer Datenerhaltungszeit aufgefrischt werden muss, – bei dem die Steuerschaltung ( Integrated semiconductor memory according to claim 1 - wherein the nonvolatile memory cells (SZ) of the first and second memory cell arrays are each formed such that needs to be refreshed after a storage of a memory state in a volatile memory cell to maintain the stored memory state of the memory state at the latest after the expiry of a data retention time , - in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie zur Erhaltung des abgespeicherten Speicherzu standes in einer der Speicherzellen des zweiten Speicherzellenfeldes (SF2) den in der einen der Speicherzellen abgespeicherten Speicherzustand auffrischt und dabei das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in der einen der nichtflüchtigen Speicherzellen des ersten Speicherzellenfeldes abspeichert. ) Is constructed such that it prior to the preservation of the stored Speicherzu (in one of the memory cells of the second memory cell array SF2) refresh the information stored in the one of the memory cell storage state and thereby the date calculated in the current operation of the integrated semiconductor memory in the one of the non-volatile memory cells of the first memory cell array stores.
  3. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder 2, – bei dem zur Durchführung eines Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellfeldes (SF1) eine Ansteuerschaltung (SA, Integrated semiconductor memory according to one of claims 1 or 2, - in which to perform a read or write access to a volatile memory cells (SZ) of the first memory cell array (SF1), a drive circuit (SA, 20 20 , . 30 30 ) vorgesehen ist, – bei dem die nichtflüchtigen Speicherzellen (SZ) jeweils derart ausgebildet sind, dass zur Durchführung eines Lese- oder Schreibzugriffs auf eine der nichtflüchtigen Speicherzellen die Ansteuerschaltung (SA, ) Is provided, - in which the non-volatile memory cells (SZ) are each configured such that to perform a read or write access to one of the non-volatile memory cells, the drive circuit (SA, 20 20 , . 30 30 ), die zur Durchführung des Lese- oder Schreibzugriffs auf eine der flüchtigen Speicherzellen (SZ) des ersten Speicherzellenfeldes vorgesehen ist, verwendbar ist. Is usable), the SZ) is (for performing the read or write access to a volatile memory cells provided the first memory cell array.
  4. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 3, – bei dem im ersten und zweiten Speicherzellenfeld Leseverstärker (SA) vorgesehen sind, die jeweils an ein Bitleitungspaar (BLP) mit einer ersten und einer zweiten Bitleitung (BLT, BLC) angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) jeweils an ein Bitleitungspaar angeschlossen sind, – bei dem die flüchtigen Speicherzellen (SZ) und die nichtflüchtigen Speicherzellen (WZ) jeweils derart ausgebildet sind, dass sie beim Auslesen eine Potentialdifferenz zwischen der ersten und der zweiten Bitleitung des Bitleitungspaares (BLP) an das sie jeweilig angeschlossen sind, erzeugen, – bei dem die Leseverstärker (SA) jeweils derart ausgebildet sind, dass sie beim Auslesen einer der flüchtigen Speicherzellen (SZ) und einer der nichtflüchtigen Speicherzellen (WZ) jeweils die Potentialdifferenz zwischen der ersten und zwe Integrated semiconductor memory according to one of claims 1 to 3, - are provided in which the first and second memory cell array sense amplifier (SA), each to a pair of bit lines (BLP) having a first and a second bit line (BLT, BLC) are connected, - when said volatile memory cell (SZ) and the non-volatile memory cell (WZ) of the first memory cell array (SF1) are respectively connected to a pair of bit lines, - in which the volatile memory cell (SZ) and the non-volatile memory cell (WZ) are each formed such that they during read-out, generate a potential difference between the first and the second bit line of the bit line pair (BLP) to which they are respectively connected, - in which the sense amplifiers (SA) each formed such that it during the reading of the nonvolatile memory cells (SZ), and one of the non-volatile memory cell (WZ), respectively, the potential difference between the first and zwe iten Bitleitung des Bitleitungspaares, an das sie jeweilig angeschlossen sind, auswerten und in Abhängigkeit von der ausgewerteten Potentialdifferenz ein Datum (D) mit einem ersten oder zweiten Pegel erzeugen. Evaluate the i-th bit line of the bit line pair to which they are respectively connected and generate in dependence on the evaluated potential difference a date (D) with a first or second level.
  5. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 4, – mit ersten der nichtflüchtigen Speicherzellen (WZa), – mit zweiten der nichtflüchtigen Speicherzellen (WZb), – bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 1 to 4, - with the first non-volatile memory cells (WZA), - with the second non-volatile memory cells (wzb), - in which the control circuit ( 20 20 ) derart ausgebildet ist, dass sie den Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) auswertet, – bei dem die Steuerschaltung ( ) Is designed such that it evaluates the storage state of the first nonvolatile memory cells (WZA), - in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung abspeichert, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt. ) Is constructed such that it (depending on the storage state of the first nonvolatile memory cells WZA) the date calculated in the current operation of the integrated semiconductor memory in the second of the non-volatile memory cells (wzb) stores with an operating parameter identifier that the in the current operating can differ determined in the current operation of the integrated semiconductor memory, data of the date of other determined integrated semiconductor memory.
  6. Integrierter Halbleiterspeicher nach Anspruch 5, bei dem die Steuerschaltung ( Integrated semiconductor memory according to claim 5, wherein the control circuit ( 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das Abspeichern des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer der zweiten der nichtflüchtigen Speicherzellen (WZb) unterbricht. ) Is constructed such that it WZA) interrupts a function (of the storage state of the first non-volatile memory cells storing the detected in the current operation of the integrated semiconductor memory data (in one of the second non-volatile memory cells wzb).
  7. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 oder 6, bei dem die Steuerschaltung ( Integrated semiconductor memory according to claim 5 or 6, in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) nur lesend auf die zweiten der nichtflüchtigen Speicherzellen (WZb) zugreift. ) Is designed such that it accesses a function of the storage state of the first nonvolatile memory cells WZA) only read access to the second non-volatile memory cells (wzb) (.
  8. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 7, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 5 to 7, wherein (the control circuit 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in den zweiten der nichtflüchtigen Speicherzellen (WZb) bitweise, byteweise oder wortweise abspeichert. ) Is constructed such that it (depending on the storage state of the first nonvolatile memory cells WZA) the date calculated in the current operation of the integrated semiconductor memory device (in the second of the non-volatile memory cells wzb) bitwise, stores byte by byte or word.
  9. Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis 8, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 5 to 8, wherein (the control circuit 20 20 ) derart ausgebildet ist, dass sie in Abhängigkeit von dem Speicherzustand der ersten der nichtflüchtigen Speicherzellen (WZa) die zweiten der nichtflüchtigen Speicherzellen (WZb) verschiedenen Speicherbereichen zuordnet und in einem ersten der verschiedenen Speicherbereiche ein erstes im aktuellen Be trieb des integrierten Halbleiterspeichers ermitteltes Datum und in einem zweiten der verschiedenen Speicherbereiche ein zweites im aktuellen Betrieb des integrierten Halbleiterspeichers ermitteltes Datum speichert. ) Is constructed such that it (depending on the storage state of the first nonvolatile memory cells WZA) the second non-volatile memory cells (wzb) allocates different memory areas and in a first of the different memory areas, a first in the current Be operating the integrated semiconductor memory unidentified date and in a second of said different storage areas stores a second unidentified in the current operation of the integrated semiconductor memory date.
  10. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 9, – bei dem die nichtflüchtigen Speicherzellen (WZ) für einen Lese- und Schreibzugriff über Adressen (X w , Y w ) auswählbar sind, – bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 1 to 9, - in which the non-volatile memory cell (WZ) for a read and write access via addresses (X w, Y w) are selectable, - in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie bei einem erstmaligen Aktivieren des integrierten Halbleiterspeichers eine Adressposition der zuletzt beschriebenen nichtflüchtigen Speicherzelle (WZ) ermittelt und das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum an der auf die zuletzt beschriebene Adressposition folgenden nächst höheren Adressposition abspeichert. ) Is designed such that it determines an address position of the nonvolatile memory cell (WZ) recently described in a first activation of the integrated semiconductor memory and stores the date determined in the current operation of the integrated semiconductor memory of the on the last-described address position following the next higher address location.
  11. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 10, – mit einem Register ( Integrated semiconductor memory according to one of claims 1 to 10, - (with a register 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums, – bei dem die Steuerschaltung ( ) For the intermediate storage of the date calculated in the current operation of the integrated semiconductor memory device, - in which (the control circuit 20 20 ) derart ausgebildet ist, dass sie bei einer Auffrischung des Speicherzustandes einer der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) das Register ( ) Is constructed such that it ((in a refresh of the memory state of one of the nonvolatile memory cells SZ) of the second memory cell array SF2), the register ( 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums ausliest und das zwischengespeicherte im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum in einer der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) abspeichert. ) Reads for the intermediate storage of the date calculated in the current operation of the integrated semiconductor memory and the cached date determined in the current operation of the integrated semiconductor memory device in one of the non-volatile memory cell (WZ) of the first memory cell array (SF1) stores.
  12. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 11, bei dem das Register ( Integrated semiconductor memory according to one of claims 1 to 11, wherein (the register 40 40 ) zur Zwischenspeicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums als Register zur Speicherung einer Betriebstemperatur des integrierten Halbleiterspeichers ausgebildet ist. ) Is designed for the intermediate storage of the date calculated in the current operation of the integrated semiconductor memory as a register for storing an operating temperature of the integrated semiconductor memory.
  13. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 12, bei dem die Steuerschaltung ( Integrated semiconductor memory according to one of claims 1 to 12, wherein (the control circuit 20 20 ) derart ausgebildet ist, dass sie den Speicherzustand der nichtflüchtigen Speicherzellen (WZ) des ersten Speicherzellenfeldes (SF1) in Abhängigkeit von der Betriebsdauer des integrierten Halbleiterspeichers verändert. is) are formed such that they (the memory state of the nonvolatile memory cells WZ) changes the first memory cell array (SF1) as a function of the operating time of the integrated semiconductor memory.
  14. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 13, bei dem die nichtflüchtigen Speicherzellen (WZ) jeweils als einmalig irreversibel programmierbare Bauelemente ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 13, wherein the non-volatile memory cell (WZ) are each formed as a one-time programmable devices irreversibly.
  15. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 14, bei dem die nichtflüchtigen Speicherzellen jeweils als eine elektrisch programmierbare Fuse oder Antifuse ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 14, wherein the nonvolatile memory cells are each formed as an electrically programmable fuse or antifuse.
  16. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 15, bei dem die nichtflüchtigen Speicherzellen (WZ) mindestens einen steuerbaren Widerstand (SR) umfassen. Integrated semiconductor memory according to one of claims 1 to 15, wherein the non-volatile memory cell (WZ) at least one controllable resistor (SR) include.
  17. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 16, bei dem die flüchtigen Speicherzellen jeweils als Speicherzellen (SZ) mit wahlfreiem Zugriff ausgebildet sind. Integrated semiconductor memory according to one of claims 1 to 16, wherein the volatile memory cells each as memory cells (SZ) are formed with random access.
  18. Verfahren zum Betreiben eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einem ersten Speicherzellenfeld (SF1) mit nichtflüchtigen Speicherzellen (WZ) und flüchtigen Speicherzellen (SZ) und einem zweiten Speicherzellenfeld (SF2) mit flüchtigen Speicherzellen (SZ), bei dem die nichtflüchtigen Speicherzellen (WZ) erste nichtflüchtige Speicherzellen (WZa) und zweite nichtflüchtige Speicherzellen (WZb) umfassen, wobei in den ersten nichtflüchtigen Speicherzellen (WZa) eine Information zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) abgespeichert ist, – Auswerten von Speicherzuständen der ersten nichtflüchtigen Speicherzellen (WZa), – nachfolgend Ermitteln einer Adressposition einer zuletzt beschriebenen zweiten nichtflüchtigen Speicherzelle (WZb) im ersten Speicherzellenfeld (SF1), – nachfolgend Auswählen einer auf die Adressposition der zuletzt beschriebene zweiten nichtfl A method for operating an integrated semiconductor memory, comprising the steps of: - providing an integrated semiconductor memory having a first memory cell array (SF1) having nonvolatile memory cells (WZ), and volatile memory cells (SZ) and a second memory cell array (SF2) having nonvolatile memory cells (SZ), wherein the nonvolatile memory cells (WZ) first non-volatile memory cells (WZA) and second nonvolatile memory cells (wzb), wherein in the first nonvolatile memory cells (WZA) information for configuration of the second non-volatile memory cells (wzb) is stored, - evaluating memory states the first non-volatile memory cells (WZA), - subsequently detecting an address position of a second non-volatile memory cell described last (wzb) in the first memory cell array (SF1), - subsequently selecting a to the address position of the second last-described nichtfl üchtigen Speicherzelle folgenden nächst höheren Adresspostion, – nachfolgend Speichern eines im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in einer zweiten nichtflüchtigen Speicherzelle (WZb) des ersten Speicherzellenfeldes (SF1), die über die ausgewählte nächst höhere Adresspositon adressierbar ist, in einer Konfiguration in Abhängigkeit von dem ausgewerteten Speicherzustand der ersten nichtflüchtigen Speicherzellen (WZa), wenn eine der flüchtigen Speicherzellen (SZ) des zweiten Speicherzellenfeldes (SF2) aufgefrischt wird. üchtigen memory cell following the next higher Adresspostion, - subsequently storing a calculated in the current operation of the integrated semiconductor memory datum in a second nonvolatile memory cell (wzb) of the first memory cell array (SF1) which is addressable via the selected next higher Adresspositon, in a configuration as a function of the evaluated storage state of the first nonvolatile memory cells (WZA) when one of the nonvolatile memory cells (SZ) to be refreshed of said second memory cell array (SF2).
  19. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach Anspruch 18, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa0) zur Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums in den zweiten nichtflüchtigen Speicherzellen (WZb) mit einer Betriebsparameterkennung, anhand derer sich das im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelte Datum von anderen im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Daten unterscheiden lässt. A method for operating an integrated semiconductor memory according to claim 18, comprising the step of: setting a bit in the first nonvolatile memory cells (WZa0) for storing the date calculated in the current operation of the integrated semiconductor memory in the second nonvolatile memory cells (wzb) with an operating parameter identification, based which can be distinguished from other dates determined in the current operation of the integrated semiconductor memory, data determined in the current operation of the integrated semiconductor memory.
  20. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 oder 19, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa4) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für einen Nur-Lesezugriff. A method for operating an integrated semiconductor memory according to any one of claims 18 or 19, comprising the step of: setting a bit in the first nonvolatile memory cells (WZa4) to configure the second non-volatile memory cells (wzb) for a read-only access.
  21. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 20, umfassend den folgenden Schritt: Setzen eines Bits in den ersten nichtflüchtigen Speicherzellen (WZa5) zur Konfiguration der zweiten nichtflüchtigen Speicherzellen (WZb) für eine bitweise, byteweise oder wortweise Speicherung des im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums. A method for operating an integrated semiconductor memory according to any one of claims 18 to 20, comprising the step of: setting a bit in the first nonvolatile memory cells (WZa5) to configure the second non-volatile memory cells (wzb) for a bit, byte or word storage of the current operating the date determined integrated semiconductor memory.
  22. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 21, umfassend den folgenden Schritt: Setzen einer Bitfolge in den ersten nichtflüchtigen Speicherzellen (WZa8, ..., WZa14) zur Unterteilung der zweiten nichtflüchtigen Speicherzellen (WZ) in mindestens einen ersten Speicherbereich zur Speicherung eines ersten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums und in mindestens einen zweiten Speicherbereich zur Speicherung eines zweiten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums. A method for operating an integrated semiconductor memory according to any one of claims 18 to 21, comprising the step of: setting a bit sequence in the first nonvolatile memory cells (WZa8, ..., WZa14) for dividing the second non-volatile memory cell (WZ) into at least a first storage area for storing a first determined in the current operation of the integrated semiconductor memory date and in at least a second memory area for storing a second detected in the current operation of the integrated semiconductor memory date.
  23. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 22, umfassend den folgenden Schritt: Auslesen des gespeicherten im aktuellen Betrieb des integrierten Halbleiterspeichers ermittelten Datums aus der einen der zweiten nichtflüchtigen Speicherzellen (WZb) durch Setzen eines Bits in einem Register ( A method for operating an integrated semiconductor memory according to any one of claims 18 to 22, comprising the step of: reading out the detected in the current operation of the integrated semiconductor memory, the date stored in the one of the second non-volatile memory cells (wzb) by setting a bit in a register ( 21 21 ) des integrierten Halbleiterspeichers. ) Of the integrated semiconductor memory.
  24. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 17 bis 21, umfassend den folgenden Schritte: – Betreiben des integrierten Halbleiterspeichers in einem Testbetriebszustand, – Auslesen einer jeden der ersten und zweiten nichtflüchtigen Speicherzellen (Wza, WZb) im Testbetriebszustand durch Anlegen eines Steuersignals (TM) an den integrierten Halbleiterspeicher. A method for operating an integrated semiconductor memory according to any one of claims 17 to 21, comprising the following steps: - operating the integrated semiconductor memory in a test mode state, - reading out of each of the first and second nonvolatile memory cells (Wza, wzb) in the test operating mode (by applying a control signal TM) to the integrated semiconductor memory.
  25. Verfahren zum Betreiben eines integrierten Halbleiterspeichers nach einem der Ansprüche 18 bis 24, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einer Zähleinheit ( A method for operating an integrated semiconductor memory according to any one of claims 18 to 24, comprising the steps of: - providing an integrated semiconductor memory device (with a counting unit 60 60 ) zur Erfassung einer Betriebsdauer des integrierten Halbleiterspeichers, – Inkrementieren der Zähleinheit ( ) For detecting an operating time of the integrated semiconductor memory, - (incrementing the counting unit 60 60 ) zur Erfassung der Betriebsdauer des integrierten Halbleiterspeichers in einem definierten Zeitabstand während des Betriebs des integrierten Halbleiterspeichers, – Nach dem Inkrementieren der Zähleinheit ( ) For detecting the operating time of the integrated semiconductor memory in a defined time interval during operation of the integrated semiconductor memory, - After incrementing the counting unit ( 60 60 ) jeweils Speichern eines ersten logischen Zustands in einer der zweiten nichtflüchtigen Speicherzellen, wobei die eine der zweiten nichtflüchtigen Speicherzellen gegenüber einer der zweiten nichtflüchtigen Speicherzellen, die zuletzt mit dem ersten logischen Zustand beschriebenen worden ist, über eine nächsthöherwertige Adresse adressierbar ist. ) Each storing a first logic state in one of the second non-volatile memory cells, wherein the one of the second non-volatile memory cells being addressable via a next-higher address with respect to one of the second non-volatile memory cells, which has been described recently with the first logic state.
DE200510000809 2005-01-05 2005-01-05 Integrated semiconductor memory with non-volatile storage of data Expired - Fee Related DE102005000809B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510000809 DE102005000809B4 (en) 2005-01-05 2005-01-05 Integrated semiconductor memory with non-volatile storage of data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510000809 DE102005000809B4 (en) 2005-01-05 2005-01-05 Integrated semiconductor memory with non-volatile storage of data

Publications (2)

Publication Number Publication Date
DE102005000809A1 true true DE102005000809A1 (en) 2006-07-13
DE102005000809B4 DE102005000809B4 (en) 2012-09-13

Family

ID=36599444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510000809 Expired - Fee Related DE102005000809B4 (en) 2005-01-05 2005-01-05 Integrated semiconductor memory with non-volatile storage of data

Country Status (1)

Country Link
DE (1) DE102005000809B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247739A2 (en) * 1986-04-30 1987-12-02 Fujitsu Limited Semiconductor nonvolatile memory device
EP0096781B1 (en) * 1982-06-16 1989-11-29 International Business Machines Corporation System for updating error map of fault tolerant memory
EP0530928B1 (en) * 1987-07-02 1997-04-16 Ramtron International Corporation Ferroelectric shadow RAM
DE10035598A1 (en) * 2000-07-21 2002-02-07 Infineon Technologies Ag Data carrier with a data memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365650B2 (en) * 1993-05-31 2003-01-14 沖電気工業株式会社 Semiconductor memory device
DE10101268A1 (en) * 2001-01-12 2002-07-25 Infineon Technologies Ag Integrated semiconductor circuit for executing a built-in function redundant to a function block and a built-in function for a semiconductor circuit has function and redundancy blocks switched on for a failed function block.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0096781B1 (en) * 1982-06-16 1989-11-29 International Business Machines Corporation System for updating error map of fault tolerant memory
EP0247739A2 (en) * 1986-04-30 1987-12-02 Fujitsu Limited Semiconductor nonvolatile memory device
EP0530928B1 (en) * 1987-07-02 1997-04-16 Ramtron International Corporation Ferroelectric shadow RAM
DE10035598A1 (en) * 2000-07-21 2002-02-07 Infineon Technologies Ag Data carrier with a data memory

Also Published As

Publication number Publication date Type
DE102005000809B4 (en) 2012-09-13 grant

Similar Documents

Publication Publication Date Title
US20040125644A1 (en) Multiple bit memory cells and methods for reading non-volatile data
US6721198B2 (en) Nonvolatile ferroelectric memory device and driving method thereof
DE3639169A1 (en) Semiconductor memory device
DE102004053316A1 (en) Operating parameters e.g. operating temperatures, reading and selecting method for e.g. dynamic RAM, involves providing memory with registers to store parameters, where read and write access on register takes place similar to access on cell
DE4207934A1 (en) Electrically erasable and programmable, nichtfluechtiges storage system with write-verify-setter using two reference level
DE4110371A1 (en) EEPROM of NAND cell type - has memory cell transistors determining number of cell units with preset number of transistors in series
US6879529B2 (en) Semiconductor memory having a defective memory cell relieving circuit
DE3903714A1 (en) Semiconductor memory device having a test mode-setting circuit
DE10139724B4 (en) Integrated dynamic memory having memory cells in the plurality of memory banks and methods of operation of such a memory
US6236607B1 (en) Integrated memory having a reference potential and operating method for such a memory
EP0400184A1 (en) Integrated semiconductor DRAM memory and method for its operation
US20040208041A1 (en) Ferroelectric memory device and display driver IC
EP0286852A1 (en) Circuit arrangement and method for testing memory cells
DE19732694A1 (en) A nonvolatile ferroelectric memory device and driving method therefor
DE19613667A1 (en) Semiconductor memory device e.g. DRAM
DE4141478C2 (en)
DE4315714A1 (en) Semiconductor memory data storage method using flash writing - selecting one of word lines, applying potential to only one of bit lines for signal writing, and activating sense amplifiers until flash writing process has finished
EP0387379A1 (en) DRAM-type integrated semiconductor memory and method for testing it
DE4328605C2 (en) Semiconductor memory device
DE3249671C2 (en)
DE19903198C1 (en) Integrated semiconductor memory device e.g. DRAM
DE19963417A1 (en) Non-volatile ferroelectric memory (FRAM), containing main cell array with number of sub cell arrays and global main bit lines
DE19725581C2 (en) A method for functional testing of memory cells of an integrated memory
DE10229164B4 (en) Memory device with a data generator and a test logic and method for testing memory cells of a memory device
DE4127549A1 (en) Only memory for storing of multiple data

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121214

R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee