DE102004059813A1 - Betriebsverfahren für ein elektronisches Host-Karte-System und Speichersystem - Google Patents
Betriebsverfahren für ein elektronisches Host-Karte-System und Speichersystem Download PDFInfo
- Publication number
- DE102004059813A1 DE102004059813A1 DE102004059813A DE102004059813A DE102004059813A1 DE 102004059813 A1 DE102004059813 A1 DE 102004059813A1 DE 102004059813 A DE102004059813 A DE 102004059813A DE 102004059813 A DE102004059813 A DE 102004059813A DE 102004059813 A1 DE102004059813 A1 DE 102004059813A1
- Authority
- DE
- Germany
- Prior art keywords
- host computer
- computer unit
- electronic circuit
- transmission speed
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
Die Erfindung bezieht sich auf ein Betriebsverfahren für ein System mit einer Host-Rechnereinheit (210) und einer an diese ankoppelbaren elektronischen Schaltkreiskarte (220) sowie auf ein entsprechendes Speichersystem (200). DOLLAR A Erfindungsgemäß überträgt die Host-Rechnereinheit eine Übertragungsgeschwindigkeitsinformation an die elektronische Schaltkreiskarte nach Ankoppeln der elektronischen Schaltkreiskarte an die Host-Rechnereinheit. Es wird dann ein Befehlssignal zur Initialisierung der elektronischen Schaltkreiskarte von der Host-Rechnereinheit an die elektronische Schaltkreiskarte übertragen. DOLLAR A Verwendung z. B. für tragbare elektronische Geräte mit Datenspeicherfähigkeit.
Description
- Die Erfindng bezieht sich auf ein Betriebsverfahren für ein System mit einer Wirts-/Hostrechnereinheit, auch kurz als Host bezeichnet, und einer mit dem Host verbindbaren elektronischen Schaltkreiskarte, auch kurz auch als elektronische Karte oder einfach Karte bezeichnet, sowie auf ein entsprechendes Speichersystem.
- Kleine elektronische Karten mit nichtflüchtigen Halbleiterspeichern werden vermehrt zum Speichern mehrerer Megabits an Daten von Personalcomputern, Notebook-Computern, persönlichen digitalen Assistenten (PDAs), intelligenten Telefonen, Kameras, digitalen Aufnahmegeräten, MP3-Wiedergabegeräten und anderen elektronischen Geräten eingesetzt. Solche Speicherkarten können z. B. zur Speicherung von Videodaten und anderen Daten benutzt werden, die eine hohe Speicherkapazität benötigen. Die Anzahl von Anwendungsmöglichkeiten für solche Speicherkarten wächst rasch. Ein jüngeres, wichtiges Anwendungsbeispiel ist die Speicherung von Musik, die aus dem Internet heruntergeladen wird.
- Die sogenannte Multimediakarte (MMC) ist ein Typ von Speicherkarte mit mehreren elektrischen Kontakten als Eingabe-/Ausgabeanschlüssen. Die MMC ist mit unterschiedlichen Speicherkapazitäten verfügbar, z. B. mit 64 Megabyte. Die physikalischen und elektrischen Spezifikationen von MMC-Speichern finden sich z. B. in „The MultiMediaCard System Specification" („MMCA"), Version 3.3 der MMCA-Spezifikation, März 2003. Der Inhalt dieser Literaturstelle wird hiermit durch Verweis in vollem Umfang in die vorliegende Anmeldung aufgenommen.
- Ein MMC-Speicher besitzt typischerweise eine serielle Schnittstelle mit sechs elektrischen Kontakten, einen für Datentransfer, einen zum Empfangen von Befehlen und Senden von Antworten, einen zum Empfang eines Taktsignals und drei für Leistungsempfang. Die Rate, mit der Daten in die und aus der Karte transferiert werden können, ist für eine gegebene Taktfrequenz durch die Nutzung nur eines einzelnen Datenkontaktes begrenzt, im Gegensatz zum parallelen Datentransfer über mehrere Kontakte, wie er in anderen, größeren Speicherkarten mit anderen Formaten erfolgt.
- Die Datenübertragungsgeschwindigkeit von MMC-Speichern beträgt typischerweise zwischen etwa 1 MB/s bis etwa 2 MB/s, eine Hochgeschwindigkeits-MMC kann aber auch eine Datenübertragungsgeschwindigkeit von bis zu etwa 52 MB/s aufweisen.
- Der Erfindung liegt als technisches Problem die Bereitstellung eines Speichersystems der eingangs genannten Art und eines Betriebsverfahrens hierfür mit gegenüber dem oben erwähnten Stand der Technik weiterentwickelter Übertragungsgeschwindigkeitscharakteristik zugrunde.
- Die Erfindung löst dieses Problem durch die Bereitstellung eines Betriebsverfahren mit den Merkmalen des Anspruchs 1 und eines Spei chersystems mit den Merkmalen des Anspruchs 12. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Die Erfindung ermöglicht eine Steuerung bzw. Anpassung der Übertragungsgeschwindigkeit zwischen einem Host und einer elektronischen Karte, wenn letztere mit dem Host verbunden wird, z. B. indem sie in den Host eingesetzt wird. Die Erfindung umfasst des weiteren die Möglichkeit, die Datenbitbreite für zwischen dem Host und der elektronischen Karte zu transferierende Daten durch das System festzulegen.
- Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
-
1A und1B jeweils ein Blockdiagramm zur Veranschaulichung einer Datenübertragung zwischen einem Host und einer MMC mit hoher bzw. niedriger eingestellter Datenübertragungsgeschwindigkeit, -
2 ein Blockdiagramm eines Speicherkartensystems mit einem Host und einer mit ihren vorliegend interessierenden Komponenten wiedergegebenen MMC, -
3 eine schematische Darstellung der MMC von3 , in welcher deren Kontaktstruktur zu erkennen ist, -
4A bis4C jeweils ein Betriebsablaufdiagramm zur Veranschaulichung des Betriebsablaufs zwischen einem Host und einer MMC nach Einsetzen der MMC in den Host für unterschiedliche Konfigurationen hinsichtlich Übertragungsgeschwindigkeit, -
5 ein Signalablaufdiagramm von zwischen einem Host und einer MMC übertragenen Signalen und -
6 ein Blockdiagramm einer Datenbitstruktur einer zwischen einem Host und einer MMC übertragenen Datenbusbreiteninformation. - Die
1A und1B veranschaulichen jeweils ein System mit einem Host und einer MMC, bei dem die Datenübertragungsgeschwindigkeit entsprechend der Auslegung des Hostrechners eingestellt wird. Speziell zeigt1A ein Beispiel, bei dem ein Host110 hoher Geschwindigkeit, z. B. 52 MB/s, mit einer MMC120 gekoppelt ist, die ebenfalls für hohe Geschwindigkeit, z. B. 52 MB/s, ausgelegt ist. In diesem Fall wird die Geschwindigkeit zur Datenübertragung zwischen dem Host110 und der MMC120 auf diese hohe Geschwindigkeit, z. B. 52 MB/s, eingestellt.1B veranschaulicht eine Konfiguration, bei der ein Host130 niedriger Geschwindigkeit, z. B. 2 MB/s, mit einer MMC140 hoher Geschwindigkeit, z. B. 52 MB/s, gekoppelt ist. In diesem Fall wird die Geschwindigkeit zur Datenübertragung zwischen dem Host130 und der MMC140 auf die niedrige Geschwindigkeit, z. B. 2 MB/s, eingestellt. Es versteht sich, dass alternativ zu der gezeigten MMC eine beliebige andere elektronische Speicherkarte mit dem Host verbunden werden kann, z. B. eine SD(„SecureDigital")-Karte. -
2 zeigt ein Speicherkartensystem mit einem Host210 und einer MMC220 , für die eine mögliche schaltungstechnische Realisierung im Blockschaltbild wiedergegeben ist. Wie daraus ersichtlich, umfasst die MMC220 eine Schnittstellenschaltung221 , eine Speichersteuereinheit222 und einen nichtflüchtigen Halbleiterspeicher223 , z. B. einen Flashspeicher vom NAND-Typ. Die Speichersteuereinheit222 steuert das Schreiben von Daten in den Speicher223 und/oder das Lesen von Daten aus dem Speicher223 in Reaktion auf Befehlsinformation, die ihr von außen durch die Schnittstellenschaltung221 zugeführt wird. Die Schnittstellenschaltung221 empfängt ein Befehlssignal, ein Taktsignal und Daten vom Host210 und steuert diverse Komponenten in der MMC220 . - Die MMC
220 von2 ist dafür eingerichtet, die Datenübertragungsgeschwindigkeit und die Datenbitbreite für Datenübertragungsvorgänge zwischen ihr und dem Host210 einzustellen. Dazu weist sie einen Übertragungsgeschwindigkeits- und Bitbreiteneinstellblock224 auf, der vom Host210 übertragene Übertragungsmodusinformation empfängt und abhängig davon ein Antwortsignal an den Host210 überträgt. Dieser Block224 speichert vom Host210 übertragene Bitbreiteninformation in einem EXT_CSD(„Extended Card Specific Data")-Register250 . - Aus der Ansicht der MMC
220 gemäß3 ist eine zugehörige Kontaktanordnung ersichtlich. Demnach umfasst die MMC220 dreizehn Kontakte1 bis13 . Ein Kontakt2 wird zum Empfangen eines Befehls vom Host210 und Übertragen eines Antwortsignals an den Host210 benutzt. Kontakte3 ,4 und6 werden zum Empfangen je einer Versorgungsspannung VSS1, VDD bzw. VSS2 vom Host210 benutzt. Ein Kontakt5 wird zum Empfangen eines Taktsignals vom Host210 benutzt. Kontakte1 und7 bis13 werden zum Übertragen von Daten zwischen dem Host210 und der MMC220 benutzt. Über den Kontakt7 empfängt die MMC220 Übertragungsgeschwindigkeitsinformation vom Host210 . - Die
4A bis4C veranschaulichen je eine Betriebssequenz eines Speichersystems mit einem Host, wie dem Host210 von2 , und einer elektronischen Karte, wie der MMC220 von2 , wenn die elektronische Karte mit dem Host verbunden wird, z. B. indem sie in diesen eingesteckt bzw. eingefügt wird, für verschiedene Konfigurationen hinsichtlich der Übertragungsgeschwindigkeit.5 veranschaulicht einen Teil von zugehörigen Signalen, die zwischen dem Host210 und der elektronischen Karte bzw. der MMC220 übertragen werden. - Speziell zeigt
4A einen Betriebsablauf für den Host210 und die MMC220 , sobald letztere mit diesem gekoppelt wird, z. B. durch Einfügen bzw. Einsetzen, für den Fall, dass sowohl der Host210 als auch die MMC220 einen Betrieb mit hoher Übertragungsgeschwindigkeit, z. B. 52 MB/s, unterstützen. Sobald die MMC220 in den Host210 eingesetzt bzw. mit diesem gekoppelt ist, steuert der Host210 die Datenanschlüsse1 sowie7 bis13 der MMC220 mit einem hohen Signalpegel an und sendet Übertragungsgeschwindigkeitsinformation SPEED_I über den Datenanschluss7 zur MMC220 (Schritt S310). Die vom Host210 an die MMC220 gesendete Übertragungsgeschwindigkeitsinformation SPEED_I zeigt in diesem Fall eine hohe Übertragungsgeschwindigkeit an, z. B. 52 MB/s, und stellt ein Signal dar, das sich für einen Zeitraum von zehn Taktzyklen eines Taktsignals CLK auf niedrigem Pegel befindet, wie in5 dargestellt. Es versteht sich, dass auch andere Signalverläufe für die Übertragungsgeschwindigkeitsinformation SPEED_I verwendet werden können. - Die MMC
220 und insbesondere deren Übertragungsgeschwindigkeits- und Bitbreiteneinstellblock224 empfangen die vom Host210 gesendete Übertragungsgeschwindigkeitsinformation SPEED_I und vergleichen sie mit einer vorgegebenen Übertragungsgeschwindigkeit der MMC220 . Wenn die in der übertragenen Übertragungsgeschwindigkeitsinformation SPEED_I enthaltene Übertragungsgeschwindigkeit identisch mit der Übertragungsgeschwindigkeit der MMC220 ist, überträgt die MMC220 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 ein Antwortsignal S_ACK an den Host210 (Schritt S320). Im Signalbeispiel gemäß5 ist das Antwortsignal S_ACK ein Signal, das für einen Zeitraum von zehn Taktzyklen des Taktsignals CLK auf niedrigem Pegel liegt. - Wenn der Host
210 das Antwortsignal S_ACK von der MMC220 empfängt, überträgt er eine Datenbusbreiteninformation DATA_W (Schritt S311), die beispielsweise den in5 gezeigten Signalverlauf und den in6 gezeigten Informationsgehalt haben kann. - Die MMC
210 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 veranlassen die Speicherung der vom Host210 übertragenen Datenbusbreiteninformation DATA_W im EXT_CSD-Register225 (Schritt S321). Der Host210 überträgt einen Initialisierungsbefehl CMDO zur MMC220 (Schritt S312) über deren Kontakt2 . Die Schnittstellenschaltung221 der MMC220 steuert dann eine Initialisierung in Reaktion auf den Initialisierungsbefehl CMDO (Schritt S322). Der Host210 und die MMC220 senden und/oder empfangen dementsprechend Daten mit der betreffenden Datenbreite, wie sie im EXT_CSD-Register225 gespeichert ist. - Wie anhand dieses Ausführungsbeispiels deutlich wird, umfasst die Erfindung eine Übertragung einer Übertragungsgeschwindigkeitsinformation vom Host
210 zur MMC220 innerhalb des betreffenden Speichersystems200 , und wenn die vom Host210 übertragene Übertragungsgeschwindigkeitsinformation mit der Übertragungsgeschwindigkeit der MMC220 übereinstimmt, überträgt die MMC ein entsprechendes Antwortsignal an den Host210 . Auf diese Weise ist sichergestellt, dass die Übertragungsgeschwindigkeit des Hosts210 gleich derjenigen der MMC220 ist. Zudem überträgt der Host210 eine Datenbitbreiteninformation an die MMC220 , so dass dementsprechend Daten zwischen dem Host210 und der MMC220 übertragen werden können. -
4B veranschaulicht einen Betriebsablauf des Hosts210 und der MMC220 nach Ankoppeln der MMC220 an den Host210 für den Fall, dass der Host210 einen Betrieb mit hoher Geschwindigkeit, z. B. 52 MB/s, und einen Betrieb mit niedriger Geschwindigkeit, z. B. 2 MB/s, unterstützt, d. h. allgemein einen Betrieb wahlweise bei einer von zwei unterschiedlichen Geschwindigkeiten, und die MMC220 einen Betrieb mit niedriger Geschwindigkeit, z. B. 2 MB/s, unterstützt, d. h. allgemein bei einer der beiden Betriebsgeschwindigkeiten des Hosts210 . Nachdem die MMC220 an den Host210 angekoppelt ist, steuert der Host210 entsprechend dem Betriebsablauf von4B die Datenanschlüsse1 sowie7 bis13 der MMC210 mit einem hohen Pegel an und überträgt eine Übertragungsgeschwindigkeitsinformation SPEED_I für die hohe Betriebsgeschwindigkeit zu der MMC220 über deren Datenanschluss7 (Schritt S410). Dies ist z. B. die in5 dargestellte Übertragungsgeschwindigkeitsinformation SPEED_I für eine hohe Betriebsgeschwindigkeit von z. B. 52 MB/s. - Die MMC
220 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 empfangen die vom Host210 übertragene Übertragungsgeschwindigkeitsinformation SPEED_I und vergleichen die von ihr repräsentierte Betriebsgeschwindigkeit mit der Betriebsgeschwindigkeit der MMC220 . Wenn keine Übereinstimmung vorliegt, was in diesem Beispiel der Fall ist, weil die MMC220 den Betrieb mit niedriger Geschwindigkeit von z. B. 2 MB/s unterstützt, überträgt die MMC220 bzw. deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 kein Antwortsignal an den Host210 (Schritt S420). Wenn der Host210 für eine vorgebbare Zeitspanne kein Antwortsignal empfängt, überträgt er einen Initialisierungsbefehl CMDO (Schritt 411). Die Schnittstellenschaltung221 der MMC220 steuert eine Initialisierung in Reaktion auf den Initialisierungsbefehl CMDO (Schritt S421). Der Host210 stellt durch das Ausbleiben des Antwortsignals fest, dass die in der gesendeten Übertragungsgeschwindigkeitsinformation SPEED_I enthaltene hohe Betriebsgeschwindigkeit nicht der Betriebsgeschwindigkeit der angekoppelten MMC220 entspricht und stellt daraufhin seinen Betriebsgeschwindigkeitsmodus auf die niedrige Betriebsgeschwindigkeit, z. B. 2 MB/s, ein. -
4C veranschaulicht einen Betriebsablauf für den Host210 und die MMC220 , sobald die MMC220 an den Host210 angekoppelt wurde, für den Beispielfall, dass der Host210 drei verschiedene Übertragungsgeschwindigkeiten unterstützt, z. B. 52 MB/s, 2 MB/s und 1 MB/s, und die MMC220 eine einzige Übertragungsgeschwindigkeit unterstützt, z. B. die niedrige Übertragungsgeschwindigkeit von 2 MB/s. Sobald die MMC220 an den Host210 angekoppelt wurde, steuert der Host210 die Datenanschlüsse1 sowie7 bis13 der MMC220 an und überträgt eine Übertragungsgeschwindigkeitsinformation SPEED_I für die höchste der drei Übertragungsgeschwindigkeiten, z. B. der Geschwindigkeit von 52 MB/s, an die MMC220 über deren Datenanschluss7 (Schritt S510). - Die MMC
220 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 empfangen die vom Host210 gesendete Übertragungsgeschwindigkeitsinformation SPEED_I und vergleichen sie mit der Betriebsgeschwindigkeit der MMC220 . Wenn keine Übereinstimmung vorliegt, wie gemäß dem oben erwähnten Zahlenbeispiel, wird kein Antwortsignal von der MMC210 bzw. deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 gesendet (Schritt S520). Wenn der Host210 für eine vorgebbare Zeitspanne ab der Übertragung der Übertragungsgeschwindigkeitsinformation SPEED_I kein Antwortsignal von der MMC220 empfängt, ändert er seine Übertragungsgeschwindigkeit auf einen zweiten Geschwindigkeitswert, z. B. auf 2 MB/s, und überträgt eine entsprechende Übertragungsgeschwindigkeitsinformation SPEED_I2 für diese geänderte Übertragungsgeschwindigkeit an die MMC220 (Schritt S511). Die MMC220 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 empfängt diese vom Host210 gesendete Übertragungsgeschwindigkeitsinformation SPEED-I2 und vergleicht sie mit der eigenen Übertragungsgeschwindigkeit. Wenn eine Übereinstimmung vorliegt, was beim oben genannten Zahlenbeispiel nun der Fall ist, überträgt die MMC220 und insbesondere deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 ein spezifisches Antwortsignal S_ACK2 an den Host210 (Schritt S521), wobei sich dieses Antwortsignal S_ACK2, das zur Übertragungsgeschwindigkeit von 2 MB/s gehört, vom Antwortsignal S_ACKI1 unterscheidet, das zu der anderen Übertragungsgeschwindigkeit von 52 MB/s gehört. - Wenn der Host
210 von der MMC220 das Antwortsignal S_ACK2 empfängt, überträgt er eine Datenbusbreiteninformation DATA_W an die MMC220 (Schritt S512). Die MMC220 bzw. deren Übertragungsgeschwindigkeits-/Bitbreiteneinstellblock224 veranlassen die Speicherung der vom Host210 übertragenen Datenbusbreiteninformation DATA_W im EXT_CSD-Register225 (Schritt S522). Der Host210 überträgt dann außerdem einen Initialisierungsbefehl CMDO an die MMC220 (Schritt S513). Die Schnittstellenschaltung221 der MMC220 steuert daraufhin eine Initialisierung in Reaktion auf den Initialisierungsbefehl CMDO. - Wie anhand des zuvor erläuterten Ausführungsbeispiels deutlich wird, ermöglicht die Erfindung eine Anpassung der Betriebsgeschwindigkeit für den Host einerseits und die elektronische Karte andererseits in einem derartigen Speichersystem auch für den Fall, dass der Host mehr als zwei verschiedene Übertragungsgeschwindigkeiten unterstützt. Der Host
210 gemäß den gezeigten Beispielen überträgt dazu sequentiell Übertragungsgeschwindigkeitsinformationen für die verschiedenen Übertragungsgeschwindigkeiten, z. B. 52 MB/s, 2 MB/s und 1 MB/s, zur MMC220 , und die MMC220 sendet ein Antwortsignal an den Host210 nur dann zurück, wenn die von ihr unterstützte Betriebsgeschwindigkeit gleich derjenigen ist, die in der vom Host210 gesendeten Übertragungsgeschwindigkeitsinformation enthalten ist. Auf diese Weise kann erfindungsgemäß die Betriebsgeschwindigkeit des Hosts, der eine oder mehrere verschiedene Betriebsgeschwindigkeiten unterstützt, an diejenige einer Speicherkarte oder anderen elektronischen Speicherkarte, die eine oder mehrere Betriebsgeschwindigkeiten unterstützt, angepasst werden.
Claims (23)
- Verfahren zum Betrieb eines Systems mit einer Host-Rechnereinheit (
210 ) und einer mit dieser koppelbaren elektronischen Schaltkreiskarte (220 ), gekennzeichnet durch folgende Schritte: – Übertragen einer Übertragungsgeschwindigkeitsinformation (SPEED_I) von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte, wenn die elektronische Schaltkreiskarte an die Host-Rechnereinheit angekoppelt wird, und – Übertragen eines Befehlssignals (CMDO) von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte zum Initialisieren der elektronischen Schaltkreiskarte. - Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass das Befehlssignal nach Ablauf einer vorgebbaren Zeitspanne ab der Übertragung der Übertragungsgeschwindigkeitsinformation übertragen wird.
- Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass ein Antwortsignal (S_ACK) von der elektronischen Schaltkreiskarte zur Host-Rechnereinheit übertragen wird, wenn eine Übertragungsgeschwindigkeit der elektronischen Schaltkreiskarte gleich einer Übertragungsgeschwindigkeit ist, die durch die von der Host-Rechnereinheit übertragene Übertragungsgeschwindigkeitsinformation spezifiziert wird.
- Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass eine Datenbitbreiteninformation (DATA_W) von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte übertragen wird, wenn das Antwortsignal von der Host-Rechnereinheit empfangen wird.
- Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Datenbitbreiteninformation von der Host-Rechnereinheit nur dann übertragen wird, wenn sie das Antwortsignal innerhalb einer vorgebbaren Zeitspanne seit der Übertragung der Übertragungsgeschwindigkeitsinformation empfängt.
- Verfahren nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit zwei oder mehr verschiedene Übertragungsgeschwindigkeiten unterstützt.
- Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit ihre eingestellte Übertragungsgeschwindigkeit ändert, wenn sie das Antwortsignal nicht empfängt.
- Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit eine der geänderten Übertragungsgeschwindigkeit entsprechende Übertragungsgeschwindigkeitsinformation an die elektronische Schaltkreiskarte überträgt.
- Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass – die Übertragungsgeschwindigkeit der Host-Rechnereinheit auf eine zweite Betriebsgeschwindigkeit geändert wird und eine entsprechende Übertragungsgeschwindigkeitsinformation an die elektronische Schaltkreiskarte übertragen wird, wenn nach der Übertragung einer Übertragungsgeschwindigkeitsinformation, die eine erste Übertragungsgeschwindigkeit der Host-Rechnereinheit spezifiziert, innerhalb einer vorgebbaren Zeitspanne kein von der elektronischen Schaltkreiskarte gesendetes Antwortsignal von der Host-Rechnereinheit empfangen wird, – von der elektronischen Schaltkreiskarte ein entsprechendes Antwortsignal an die Host-Rechnereinheit übertragen wird, wenn ihre Übertragungsgeschwindigkeit gleich der zweiten Übertragungsgeschwindigkeit ist, – eine der zweiten Übertragungsgeschwindigkeit entsprechende Datenbitbreiteninformation von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte übertragen wird, wenn die Host-Rechnereinheit das Antwortsignal von der elektronischen Schaltkreiskarte innerhalb einer vorgebbaren Zeitspanne empfängt, und – anschließend das Befehlssignal zur Initialisierung der elektronischen Schaltkreiskarte von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte übertragen wird.
- Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass – eine Betriebsgeschwindigkeitsinformation, die eine dritte, von der Host-Rechnereinheit unterstützte Übertragungsgeschwindigkeit repräsentiert, von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte übertragen wird, wenn die Host-Rechnereinheit das Antwortsignal für die zweite Übertragungsgeschwindigkeit nicht innerhalb der zugehörigen vorgebbaren Zeitspanne empfängt, und – anschließend das Befehlssignal zur Initialisierung der elektronischen Schaltkreiskarte von der Host-Rechnereinheit zur elektronischen Schaltkreiskarte übertragen wird.
- Speichersystem mit – einer Host-Rechnereinheit (
210 ) und – einer an die Host-Rechnereinheit ankoppelbaren, elektronischen Schaltkreiskarte (220 ), dadurch gekennzeichnet, dass – die Host-Rechnereinheit (210 ) dafür eingerichtet ist, eine Übertragungsgeschwindigkeitsinformation an die elektronische Schaltkreiskarte (220 ) nach Ankoppeln der elektronischen Schaltkreiskarte an die Host-Rechnereinheit zu übertragen und ein Befehlssignal zur Initialisierung der elektronischen Schaltkreiskarte zu übertragen. - Speichersystem nach Anspruch 11, weiter dadurch gekennzeichnet, dass die elektronische Schaltkreiskarte eine mobile Speicherkarte ist.
- Speichersystem nach Anspruch 11 oder 12, weiter dadurch gekennzeichnet, dass die elektronische Schaltkreiskarte eine Einstelleinheit (
224 ) beinhaltet, der die von der Host-Rechnereinheit übertragene Übertragungsgeschwindigkeitsinformation zuführbar ist. - Speichersystem nach Anspruch 13, weiter dadurch gekennzeichnet, dass die Einstelleinheit ein Antwortsignal an die Host-Rechnereinheit überträgt, wenn die elektronische Schaltkreiskarte eine Übertragungsgeschwindigkeit unterstützt, die gleich derjenigen Übertragungsgeschwindigkeit ist, die von der Übertragungsgeschwindigkeitsinformation spezifiziert wird, welche von der Host-Rechnereinheit übertragen wird.
- Speichersystem nach Anspruch 14, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit eine Datenbitbreiteninformation an die elektronische Schaltkreiskarte überträgt, wenn sie das Antwortsignal von der elektronischen Schaltkreiskarte empfängt.
- Speichersystem nach Anspruch 15, weiter dadurch gekennzeichnet, dass die elektronische Schaltkreiskarte ein Register (
225 ) zum Speichern der von der Host-Rechnereinheit übertragenen Datenbitbreiteninformation aufweist. - Speichersystem nach einem der Ansprüche 11 bis 16, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit eine Mehrzahl von verschiedenen Datenübertragungsgeschwindigkeiten unterstützt.
- Speichersystem nach Anspruch 17, weiter dadurch gekennzeichnet, dass die Host-Rechnereinheit ihre eingestellte Übertragungsgeschwindigkeit verändert, wenn sie das Antwortsignal von der elektronischen Schaltkreiskarte nicht empfängt.
- Speichersystem nach Anspruch 18, weiter dadurch gekennzeichnet, dass sie eine der geänderten Übertragungsgeschwindigkeit entsprechende Übertragungsgeschwindigkeitsinformation an die elektronische Schaltkreiskarte überträgt.
- Speichersystem nach einem der Ansprüche 13 bis 19, weiter dadurch gekennzeichnet, dass die elektronische Schaltkreiskarte wenigstens einen Eingabe-/Ausgabeanschluss aufweist, der mit der Einstelleinheit verbunden ist.
- Speichersystem nach Anspruch 20, weiter dadurch gekennzeichnet, dass die Übertragungsgeschwindigkeitsinformation von der Host-Rechnereinheit an eine Schnittstellenschaltung (
221 ) der elektronischen Schaltkreiskarte über den Eingabe-/Ausgabeanschluss übertragen wird. - Speichersystem nach Anspruch 21, weiter dadurch gekennzeichnet, dass das Antwortsignal von der Schnittstellenschaltung zur Host-Rechnereinheit über den Eingabe-/Ausgabeanschluss übertragen wird.
- Speichersystem nach einem der Ansprüche 12 bis 22, weiter dadurch gekennzeichnet, dass die mobile Speicherkarte eine Multimediakarte, eine SD-Karte oder eine Karte mit einem nicht flüchtigen Flashspeicher ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0090188 | 2003-12-11 | ||
KR1020030090188A KR101083366B1 (ko) | 2003-12-11 | 2003-12-11 | 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004059813A1 true DE102004059813A1 (de) | 2005-07-21 |
Family
ID=34651375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004059813A Ceased DE102004059813A1 (de) | 2003-12-11 | 2004-12-07 | Betriebsverfahren für ein elektronisches Host-Karte-System und Speichersystem |
Country Status (4)
Country | Link |
---|---|
US (1) | US7600060B2 (de) |
JP (1) | JP4588427B2 (de) |
KR (1) | KR101083366B1 (de) |
DE (1) | DE102004059813A1 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179110A (ja) * | 2005-12-26 | 2007-07-12 | Toshiba Corp | コマンド判定制御装置と装置制御方法 |
US7739487B2 (en) * | 2006-01-17 | 2010-06-15 | Nokia Corporation | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from |
JP4956143B2 (ja) * | 2006-11-02 | 2012-06-20 | 株式会社東芝 | 半導体メモリカード、ホスト装置、及びデータ転送方法 |
KR100823166B1 (ko) * | 2006-12-04 | 2008-04-18 | 삼성전자주식회사 | 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템 |
TW201322136A (zh) * | 2011-10-13 | 2013-06-01 | Panasonic Corp | 鄰近非接觸通訊裝置、系統及方法 |
US9203548B2 (en) * | 2012-11-27 | 2015-12-01 | Diebold Self-Service Systems Division Of Diebold, Incorporated | Automated banking machine that outputs interference signals to jam reading ability of unauthorized card reader devices |
USD736212S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD736213S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD739856S1 (en) * | 2014-07-30 | 2015-09-29 | Samsung Electronics Co., Ltd. | Memory card |
USD736216S1 (en) * | 2014-07-30 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD783621S1 (en) * | 2015-08-25 | 2017-04-11 | Samsung Electronics Co., Ltd. | Memory card |
USD783622S1 (en) * | 2015-08-25 | 2017-04-11 | Samsung Electronics Co., Ltd. | Memory card |
JP1621567S (de) * | 2018-06-13 | 2019-01-07 | ||
CN110648716A (zh) * | 2019-08-05 | 2020-01-03 | 广州妙存科技有限公司 | 一种基于SOC的免拆卸的eMMC调试方法 |
CN118210743A (zh) * | 2022-12-16 | 2024-06-18 | 慧荣科技股份有限公司 | 数据储存装置与错误回复执行方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Icカ−ド読取り・書込み装置 |
US5237676A (en) * | 1989-01-13 | 1993-08-17 | International Business Machines Corp. | High speed data transfer system which adjusts data transfer speed in response to indicated transfer speed capability of connected device |
JP3421378B2 (ja) | 1993-03-23 | 2003-06-30 | 株式会社東芝 | 伝送制御方式 |
JPH06314359A (ja) | 1993-04-30 | 1994-11-08 | Hudson Soft Co Ltd | Icメモリカード |
JP3540414B2 (ja) * | 1995-02-20 | 2004-07-07 | 株式会社東芝 | Icカードリーダライタ |
JP3522882B2 (ja) * | 1995-03-22 | 2004-04-26 | 株式会社東芝 | プロトコル切換方法 |
JPH0935011A (ja) * | 1995-07-17 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 情報処理端末装置 |
JPH09190515A (ja) * | 1996-01-11 | 1997-07-22 | Toppan Printing Co Ltd | Icカードシステムおよびそのデータ伝送方法 |
US5842039A (en) * | 1996-05-28 | 1998-11-24 | Allen Bradley Company, Llc | Most recent first dynamic protocol detection for use with a programmable controller |
US6481629B1 (en) * | 1997-10-17 | 2002-11-19 | I-O Data Device, Inc. | PC card with variable width data bus communication capabilities |
JP2001067303A (ja) * | 1999-08-24 | 2001-03-16 | Toshiba Corp | カード利用装置及び同装置におけるカード利用方法 |
US6731688B1 (en) * | 1999-12-13 | 2004-05-04 | Intel Corporation | Speed signaling for data communications |
JP3815936B2 (ja) | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Icカード |
JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
JP4261802B2 (ja) * | 2000-04-28 | 2009-04-30 | 株式会社ルネサステクノロジ | Icカード |
KR100441601B1 (ko) * | 2001-10-19 | 2004-07-23 | 삼성전자주식회사 | 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법 |
JP3953832B2 (ja) * | 2002-02-22 | 2007-08-08 | 株式会社村田製作所 | メディア媒体用インタフェースカード |
US6973519B1 (en) * | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
US7254652B2 (en) * | 2003-09-30 | 2007-08-07 | International Business Machines Corporation | Autonomic configuration of port speeds of components connected to an interconnection cable |
-
2003
- 2003-12-11 KR KR1020030090188A patent/KR101083366B1/ko active IP Right Grant
-
2004
- 2004-12-07 JP JP2004354556A patent/JP4588427B2/ja not_active Expired - Fee Related
- 2004-12-07 DE DE102004059813A patent/DE102004059813A1/de not_active Ceased
- 2004-12-10 US US11/009,168 patent/US7600060B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20050057956A (ko) | 2005-06-16 |
KR101083366B1 (ko) | 2011-11-15 |
US20050132093A1 (en) | 2005-06-16 |
US7600060B2 (en) | 2009-10-06 |
JP4588427B2 (ja) | 2010-12-01 |
JP2005174337A (ja) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602004007402T2 (de) | Effiziente verbindung zwischen modulen wechselbarer elektronischer schaltungskarten | |
DE102004033363B4 (de) | Multistandardprotokoll-Speicherbauelement | |
DE10262374B4 (de) | System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen | |
DE69738281T2 (de) | Chipkarte, Chipkartensystem und Chip für eine Chipkarte | |
DE102004059813A1 (de) | Betriebsverfahren für ein elektronisches Host-Karte-System und Speichersystem | |
DE602004004002T2 (de) | Verfahren und Speichersystem basierend auf dualem data strobe mode and einfachem data strobe mode mit Dateninversion | |
DE10296331B4 (de) | Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems | |
DE102020104367A1 (de) | Refresh-befehlssteuerung für eine hostunterstützung einer rowhammer-mitigation | |
DE112005002178B4 (de) | Nebeneinanderliegende invertierte Speicheradreß- und Befehlsbusse | |
DE3808168C2 (de) | Digitalrechner mit steckbarer erweiterungskarte | |
DE69311554T3 (de) | Massenspeicherkarte mit eingangs- ausgangsfunktion. | |
DE69623752T2 (de) | Chipkartenleser | |
DE19960005A1 (de) | Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung | |
DE112009000147T5 (de) | Mobilgerät, das eine UART- und USB-Kommunikation unter Verwendung desselben Steckers gestattet, und Verfahren zum Betreiben desselben | |
DE69330422T2 (de) | Informationsübertragungssystem | |
DE112014005505T5 (de) | Sensorsonde und verwandte Systeme und Verfahren | |
DE60223752T2 (de) | Datenübertragungssteurungsanordnung, Halbleiterspeicheranordnung und elektronisches Informationsgerät | |
DE102016206170B4 (de) | Serielle draht-debug-brücke | |
DE102008008196A1 (de) | Speicherkarte, Speichersystem und Verfahren zum Betreiben eines Speichersystems | |
DE102006035870A1 (de) | Halbleiterspeicher mit gemeinsam genutzter Schnittstelle | |
DE10317289A1 (de) | Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren | |
DE602004009728T2 (de) | Verfahren zur Erhöhung der Übertragungsgeschwindigkeit einer Multimediakarte mit einem differentiellen Signal | |
DE102019116097A1 (de) | Vorprogramm-lesevorgang zur behebung von wortleitungsfehlern | |
DE102007053978A1 (de) | Abstimmen von Signaltransferkanälen zwischen einer Speichersteuerung und einer Speichervorrichtung | |
DE102004015868A1 (de) | Rekonstruktion der Signalzeitgebung in integrierten Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R011 | All appeals rejected, refused or otherwise settled | ||
R003 | Refusal decision now final |
Effective date: 20111020 |