DE102004010649A1 - Gestapeltes Halbleiterpaket - Google Patents

Gestapeltes Halbleiterpaket Download PDF

Info

Publication number
DE102004010649A1
DE102004010649A1 DE102004010649A DE102004010649A DE102004010649A1 DE 102004010649 A1 DE102004010649 A1 DE 102004010649A1 DE 102004010649 A DE102004010649 A DE 102004010649A DE 102004010649 A DE102004010649 A DE 102004010649A DE 102004010649 A1 DE102004010649 A1 DE 102004010649A1
Authority
DE
Germany
Prior art keywords
chip
pins
substrate
wire
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004010649A
Other languages
English (en)
Inventor
Wataru Kikuchi
Toshio Sugano
Satoshi Isa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of DE102004010649A1 publication Critical patent/DE102004010649A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein gestapeltes Halbleiterpaket umfaßt zwei Halbleiterchips (11, 12), von denen jeder eine Befestigungsfläche aufweist, die mit einer Mehrzahl in einem vorbestimmten Muster angeordneter Chipstifte versehen ist. Die Halbleiterchips sind an gegenüberliegenden Flächen eines Substrats (13) angebracht, so daß die Befestigungsflächen einander durch das Substrat zugewandt sind. Das Substrat ist mit einer Mehrzahl Paketstifte versehen, die in einem anderen Bereich als einem Chipbefestigungsbereich gebildet und in einem Muster angeordnet sind, das mit dem vorbestimmten Muster identisch ist. Ein Paar der entsprechenden Chipstifte der Halbleiterchips ist durch die Verwendung von Verzweigungsdrähten, die einander in Länge gleich sind, mit einem Kontaktloch verbunden, das an einer Zwischenposition dazwischen gebildet ist. Das Kontaktloch ist durch einen üblichen Draht mit dem Paketstift verbunden, der den Chipstiften entspricht, die mit dem Kontaktloch verbunden sind.

Description

  • Hintergrund der Erfindung
  • Diese Erfindung betrifft ein gestapeltes Halbleiterpaket und insbesondere ein gestapeltes DRAM-Paket, das eine Hochgeschwindigkeitsdatenübertragung gestattet.
  • Mit Bezug auf 1 umfaßt ein herkömmliches gestapeltes Halbleiterpaket stapelbare Halbleiterpakete. Jedes der stapelbaren Halbleiterpakete umfaßt ein Substrat 102, das mit einem Hohlraum 101 versehen ist, der auf einem Mittelabschnitt einer Oberfläche davon gebildet ist, ein Verdrahtungsmuster 103, das sich von der Oberfläche zu einer Unterfläche des Substrats 102 erstreckt, einen Halbleiterchip 104, der im Hohlraum 101 des Substrats 102 angeordnet ist, eine Mehrzahl Kontaktierungsdrähte 105, die den Halbleiterchip 104 mit dem Verdrahtungsmuster 103 verbinden, eine Mehrzahl Kontaktflecken 106, die auf der Oberfläche des Substrats 102 gebildet und mit dem Verdrahtungsmuster 103 verbunden sind, und eine Mehrzahl Lötkugeln 107, die auf der Unterfläche des Substrats 102 gebildet sind, um mit dem Verdrahtungsmuster 103 verbunden und daran befestigt zu werden.
  • Die Kontaktflecken 106 sind in einem Muster angeordnet, das mit dem der Lötkugeln 107 identisch ist. Mit anderen Worten sind die Kontaktflecken 106 und die Lötkugeln 107 so angeordnet, daß, wenn eine Mehrzahl solcher stapelbaren Halbleiterpakete hergestellt und aufeinander gestapelt wird, die Lötkugeln 107 eines oberen Pakets den Kontaktflecken 106 eines dazu benachbarten unteren Pakets in Eins-zu-eins-Entsprechung zugewandt sind. Durch Stapeln einer Mehrzahl stapelbarer Halbleiterpakete und Ausführen eines Rückflußvorgangs ist es daher möglich, ein gestapeltes Paket zu erhalten, in dem eine Mehrzahl Halbleiterchips gestapelt und miteinander verbunden sind (siehe zum Beispiel die japanische Patenanmeldung mit der Veröffentlichungsnummer (JP-A) H11-220088).
  • Mit Bezug auf 2 umfaßt ein weiteres herkömmliches gestapeltes Halbleiterpaket Halbleiterchips 111 und flexible Substrate 112, die die Halbleiterchips 111 getrennt umhüllen.
  • Mit Bezug auf 3 weist jeder der Halbleiterchips 111 des in 2 dargestellten gestapelten Halbleiterpakets eine Unterfläche auf, die mit einer Mehrzahl Kontakte 121 versehen ist. Andererseits weist jedes der flexiblen Substrate 112 eine Oberfläche auf, die mit einer ersten leitfähigen Fleckanordnung 122 versehen ist, die in einem Muster (umgekehrtem Muster) entsprechend dem der Kontakte 121 angeordnet ist. Das flexible Substrat 112 weist eine Unterfläche auf, die mit einer zweiten leitfähigen Fleckanordnung, die mit der ersten leitfähigen Fleckanordnung 122 überlappt und in vertikaler Richtung ausgerichtet ist (d.h. in einem Muster angeordnet ist, das mit dem der Kontakte 121 identisch ist), und dritten und vierten leitfähige Fleckanordnungen, die auf entgegengesetzten Seiten der zweiten leitfähigen Fleckanordnung gebildet sind, versehen ist. Jede der dritten und vierten leitfähigen Fleckanordnungen ist in einem bezogen auf eine korrespondierende Hälfte der zweiten leitfähigen Fleckanordnung umgekehrten Muster angeordnet und durch ein Verdrahtungsmuster mit der korrespondierenden Hälfte der zweiten leitfähigen Fleckanordnung verbunden.
  • Wenn der Halbleiterchip 111 auf der Oberfläche des flexiblen Substrats 112 angebracht ist, sind die Kontakte 121 des Halbleiterchips 111 mit ersten leitfähigen Flecken der ersten leitfähigen Fleckanordnung 122 auf der Oberfläche des flexiblen Substrats 112 verbunden und durch das flexible Substrat 112 auch mit zweiten leitfähigen Flecken der zweiten leitfähigen Fleckanordnung, die sich auf der Unterfläche des flexiblen Substrats 112 befindet. Als Folge ist jeder der Kontakte 121 des Halbleiterchips 111 mit einem korrespondierenden der Flecken verbunden, die in der dritten oder vierten leitfähigen Fleckanordnung enthalten sind. Wenn das flexible Substrat 112 gefaltet ist, um den Halbleiterchip 111 zu umhüllen, sind die dritten und vierten leitfähigen Fleckanordnungen über einer Oberfläche des Halbleiterchips positioniert. Das bedeutet, daß die dritten und vierten leitfähigen Fleckanordnungen nach oben gewandt sind. Eine fünfte leitfähige Fleckanordnung, die durch die dritten und vierten leitfähigen Fleckanordnungen definiert ist, ist in einem Muster angeordnet, das mit dem der ersten leitfähigen Fleckanordnung identisch ist. Daher bilden der Halbleiterchip 111 und das korrespondierende flexible Substrat 112 ein stapelbares Halbleiterpaket.
  • Durch Stapeln einer Mehrzahl stapelbarer Halbleiterpakete mit der oben genannten Struktur und Erwärmen der aufeinandergestapelten Pakete werden die zweite leitfähige Fleckanordnung eines oberen Pakets und die fünfte leitfähige Fleckanordnung eines dazu benachbarten unteren Pakets durch Löten miteinander verbunden. Als Ergebnis wird das gestapelte Paket wie in 2 dargestellt erhalten, das die aufeinander gestapelten und miteinander verbundenen Halbleiterpakete umfaßt (siehe zum Beispiel US-Patent Nr. 6,473,308).
  • Jedes der oben beschriebenen herkömmlichen gestapelten Halbleiterpakete umfaßt stapelbare Halbleiterpakete, von denen jedes das einzelne Substrat und den einzelnen daran angebrachten Halbleiterchip umfaßt. Das bedeutet, daß man durch Stapeln der stapelbaren Halbleiterpakete das gestapelte Halbleiterpaket erhält. Im gestapelten Paket werden Stifte (Lötkugeln oder leitfähige Flecken) des untersten stapelbaren Halbleiterpakets als äußere Verbindungsanschlüsse (Stapelpaketstifte) verwendet, während Stifte jedes der verbleibenden stapelbaren Halbleiterpakete zur Verbindung mit einem unteren benachbarten der stapelbaren Halbleiterpakete verwendet wird. Daher hängt der Verdrahtungsabstand zwischen den Stiften jedes der stapelbaren Halbleiterpakete, die das gestapelte Paket bilden, und den äußeren Verbindungsanschlüssen von der gestapelten Position jedes stapelbaren Halbleiterpakets in vertikaler Richtung ab. Speziell weist ein oberes Paket einen längeren Verdrahtungsabstand auf und ein unteres Paket einen kürzeren Verdrahtungsabstand. Daher sind die herkömmlichen gestapelten Halbleiterpakete darin nachteilhaft, daß der Abstand zu den äußeren Verbindungsanschlüssen unterschiedlich ist, abhängig von der gestapelten Position jedes stapelbaren Halbleiterpakets.
    •
  • Zusammenfassung der Erfindung:
  • Es ist ein Ziel dieser Erfindung, ein gestapeltes Halbleiterpaket zur Verfügung zu stellen, das ein einzelnes Substrat und zwei daran angebrachte Halbleiterchips umfaßt und das ermöglicht, daß Verdrahtungslängen von einem äußeren Verbindungsanschluß zu den Halbleiterchips zueinander im wesentlichen gleich sind.
  • Es ist ein weiteres Ziel dieser Erfindung, ein gestapeltes Halbleiterpaket zur Verfügung zu stellen, das Hochgeschwindigkeitsdatenübertragung gestattet.
  • Gemäß dieser Erfindung wird ein gestapeltes Halbleiterpaket zur Verfügung gestellt, umfassend ein Substrat mit einander gegenüberliegenden ersten und zweiten Oberflächen und erste und zweite Halbleiterchips, von denen jeder eine Befestigungsfläche aufweist, die mit einer Mehrzahl Chipstifte versehen ist, die in einem vorbestimmten Muster angeordnet sind, wobei die ersten und zweiten Halbleiterchips an den ersten bzw. zweiten Oberflächen des Substrats so angebracht sind, daß die Befestigungsflächen einander zugewandt sind, wobei das Substrat dazwischen liegt.
  • Im oben erwähnten gestapelten Halbleiterpaket weist das Substrat eine Mehrzahl Paketstifte auf, die den jeweiligen Chipstiften entsprechen und die auf der ersten oder zweiten Oberfläche in einem Bereich gebildet sind, der von einem Chipbefestigungsbereich verschieden ist, an dem der erste oder zweite Halbleiterchip angebracht ist.
  • Die Paketstifte können in einem Muster angeordnet sein, das mit dem vorbestimmten Muster identisch ist.
  • Die Paketstifte umfassen einen Optionsstift, der mit einem entsprechenden Chipstift entweder des ersten oder des zweiten Halbleiterchips verbunden ist, und einen regulären Stift, der mit einem entsprechenden Chipstift jedes der ersten und zweiten Halbleiterchips verbunden ist.
  • Das Substrat weist einen üblichen Draht auf, dessen eines Ende mit dem regulären Stift verbunden ist, und einen Verzweigungsdrahtabschnitt, der das andere Ende des üblichen Drahtes mit zwei Chipstiften als die entsprechenden Chipstifte des ersten und zweiten Halbleiterchips verbindet. Die Verdrahtungslänge vom einen Ende des üblichen Drahtes zu einem beliebigen der entsprechenden Chipstifte ist im wesentlichen gleich der von dem einen Ende des üblichen Drahtes zum anderen der entsprechenden Chipstifte.
  • Um die Verdrahtungslänge vom einen Ende des üblichen Drahtes zu einem der entsprechenden Chipstifte im wesentlichen gleich der vom einen Ende des üblichen Drahtes zum anderen der entsprechenden Chipstifte zu machen, umfaßt der Verzweigungsdrahtabschnitt ein Durchgangs- oder Kontaktloch, das in der Nachbarschaft einer Zwischenposition zwischen den beiden Chipstiften gebildet und mit dem anderen Ende des übliches Drahtes verbunden ist, und erste und zweite Verzweigungsdrähte, die einander in der Länge im wesentlichen gleich sind und die das Kontaktloch mit den beiden Chipstiften verbinden.
  • Im Fall, daß die beiden Chipstifte, die dem regulären Stift entsprechen, einander durch das Substrat zugewandt sind, weist der Verzweigungsdrahtabschnitt ein Kontaktloch auf, das die beiden Chipstifte direkt verbindet.
  • Das Substrat ist ein Mehrschichtsubstrat mit einer Erdungsebene und/oder einer Stromversorgungsebene. Der übliche Draht und der Verzweigungsdrahtabschnitt bilden jeweils gemeinsam mit der Erdungsebene und/oder der Stromversorgungsebene eine Übertragungsleitung.
  • Der Halbleiterchip kann ein elementarer Chip (blankes Plättchen) sein, wie z.B. ein DRAM, der durch einen Waferprozess (Vorprozeß) hergestellt wird, oder er kann eine gepackte Struktur aufweisen, umfassend ein Substrat und den elementaren Chip, der am Substrat angebracht und elektrisch mit dem Substrat verbunden ist.
    •
  • Kurzbeschreibung der Zeichnungen:
  • 1 ist eine Schnittansicht eines herkömmlichen gestapelten Halbleiterpakets;
  • 2 ist eine perspektivische Ansicht eines weiteren herkömmlichen gestapelten Halbleiterpakets;
  • 3 ist eine perspektivische Explosionsansicht, um einen Halbleiterchip und ein flexibles Substrats zu beschreiben, die im in 2 dargestellten gestapelten Halbleiterpaket verwendet werden;
  • 4A und 4B sind eine perspektivische Ansicht bzw. eine Vorderansicht eines gestapelten Halbleiterpakets gemäß einer Ausführungsform dieser Erfindung;
  • 5 ist eine Schnittansicht eines Halbleiterchips mit einer herkömmlichen Paketstruktur;
  • 6 ist eine Schnittansicht eines Halbleiterchips mit einer weiteren herkömmlichen Paketstruktur;
  • 7 ist eine Schnittansicht eines Halbleiterchip mit noch einer weiteren herkömmlichen Paketstruktur;
  • 8 ist eine perspektivische Ansicht eines Halbleiterchips, der im in 4A und 4B dargestellten gestapelten Halbleiterpaket verwendet wird;
  • 9 ist eine Ansicht, die eine Anordnung von Stiften des in 8 dargestellten Halbleiterchips zeigt;
  • 10 ist eine Ansicht, die eine Anordnung von Paketstiften des in 4A und 4B dargestellten stapelbaren Halbleiterpakets zeigt;
  • 11 ist eine perspektivische Ansicht eines flexiblen Substrats, das im in 4A und 4B dargestellten stapelbaren Halbleiterpaket verwendet wird;
  • 12A und 12B sind eine perspektivische Ansicht bzw. eine vertikale Schnittansicht, die den Zustand zeigen, bevor die Halbleiterchips am flexiblen Substrat angebracht werden;
  • 13 ist eine Schnittansicht, um eine auf Optionsstifte auf dem flexiblen Substrat der 11 bezogene Verbindung zu beschreiben,
  • 14 ist eine Schnittansicht, um eine auf eine VDD-Ebene im flexiblen Substrat der 11 bezogene Verbindung zu beschreiben;
  • 15 ist eine Schnittansicht, um eine auf normale reguläre Stifte auf dem flexiblen Substrat der 11 bezogene Verbindung zu beschreiben;
  • 16 ist eine Schnittansicht, um eine Verbindung zwischen Flecken zu beschreiben, die über ein Kontaktloch im flexiblen Substrat der 11 direkt miteinander verbunden sind,
  • 17A und 17B zeigen als Teil der Verdrahtung des flexiblen Substrats eine Verbindung zwischen einer ersten Chipverbindungsfleckanordnung und einer äußeren Verbindungsfleckanordnung bzw. eine Verbindung zwischen einer zweiten Chipverbindungsfleckanordnung und Kontaktlöchern, die mit der äußeren Verbindungsfleckanordnung verbunden sind;
  • 18A und 18B sind eine perspektivische Ansicht bzw. eine vertikale Schnittansicht, um eine Übertragungsleitung zu beschreiben, die als eine Mikrostreifenleitung gebildet ist;
  • 19A und 19B sind eine perspektivische Ansicht bzw. eine vertikale Schnittansicht, um eine weitere Übertragungsleitung zu beschreiben, die als Streifenleitung gebildet ist;
  • 20A und 20B sind eine perspektivische Ansicht bzw. eine vertikale Schnittansicht, um noch eine weitere Übertragungslinie zu beschreiben, die als parallele Leitung gebildet ist;
  • 21A ist eine perspektivische Ansicht, die eine Erdungsplatte oder eine Stromversorgungsplatte zeigt, die eine Mehrzahl Erdungs-/Stromversorgungsplattenabschnitte umfaßt;
  • 21B ist eine perspektivische Ansicht, die eine weitere Erdungsplatte einer weiteren Stromversorgungsplatte zeigt, die durch ein Kontaktloch und/oder einen weiteren Draht teilweise geteilt ist;
  • 22 ist eine schematische Schnittansicht einer Modifikation des gestapelten Halbleiterpakets gemäß dieser Erfindung; und
  • 23A und 23B sind eine schematische Schnittansicht bzw. eine perspektivische Ansicht einer weiteren Modifikation des gestapelten Halbleiterpakets gemäß dieser Erfindung.
  • Beschreibung der bevorzugten Ausführungsform:
  • Es wird nun eine bevorzugte Ausführungsform dieser Erfindung mit Bezug auf die Zeichnungen detailliert beschrieben.
  • Mit Bezug auf 4A und 4B umfaßt ein gestapeltes Halbleiterpaket 10 gemäß einer Ausführungsform dieser Erfindung einen ersten Halbleiterchip 11, einen zweiten Halbleiterchip 12 und ein flexibles Substrat 13, an dem die ersten und zweiten Halbleiterchips 11 und 12 angebracht sind. Das flexible Substrat 12 weist einander gegenüberliegende Ober- und Unterflächen als erste und zweite Flächen auf.
  • Der erste Halbleiterchip 11 ist an der Oberfläche des flexiblen Substrats 13 in einem Chipbefestigungsbereich (51 in 11) als einem von zwei Bereichen angebracht, die durch Teilen der Oberfläche in zwei Hälften definiert sind. Der zweite Halbleiterchip 12 ist auf der Unterfläche des flexiblen Substrats 13 angebracht, um dem ersten Halbleiterchip 11 zugewandt zu sein, wobei das flexible Substrat 13 dazwischen liegt. Die ersten und zweiten Halbleiterchips 11 und 12 sind zum Beispiel durch Verwendung von Lötkugeln am flexiblen Substrat 13 angebracht.
  • Das flexible Substrat 13 ist in zwei Teile gefaltet, um den zweiten Halbleiterchip 12 zu umhüllen. Als Ergebnis des Faltens wird der verbleibende Bereich (52 in 11) der Oberfläche des flexiblen Substrats 13 zu einer Unterfläche des gestapelten Halbleiterpakets 10 als Ganzes. Im verbleibenden Bereich ist eine Mehrzahl Paketstifte (Lötkugeln) 14 gebildet, um als äußere Verbindungsanschlüsse des gestapelten Halbleiterpakets 10 zu dienen.
  • Als nächstes wird unter Bezugnahme auf 5 bis 11 jeder der ersten und zweiten Halbleiterchips 11 und 12 und das flexible Substrat 13 detailliert beschrieben.
  • Die ersten und zweiten Halbleiterchips 11 und 12 sind einander strukturell ähnlich. Jeder der ersten und zweiten Halbleiterchips 11 und 12 kann ein Speicherchip wie z.B. ein DRAM sein. Darüber hinaus kann jeder der ersten und zweiten Halbleiterchips 11 und 12 ein durch einen Waferprozeß (Vorprozeß) gebildeter elementarer Chip (oder ein blanker Chip) sein oder eine gepackte Struktur aufweisen, die ein Substrat und den oben erwähnten, durch eine Packprozeß (Nachprozeß) am Substrat angebrachten elementaren Chip umfaßt.
  • Ein Halbleiterchip mit der gepackten Struktur ist zum Beispiel in der japanischen Patentanmeldung mit der Veröffentlichungsnummer (JP-A) H11-135562 und auch in der japanischen Patenanmeldung mit der Veröffentlichungsnummer (JP-A) H11-186449 offenbart. Der Halbleiterchip weist eine Struktur, wie in 5 oder 6 dargestellt, auf. In 5 oder 6 ist der Halbleiterchip durch Anbringen eines elementaren Chips 202 oder 302 an einem Substrat 201 oder 301, elektrisches Verbinden der Drähte (Flecken) 203 oder 303 des elementaren Chips 202 oder 302 mit Drähten auf dem Substrat durch Drahtkontaktierung (oder inneres Anschlußdrahtbonden, Flip-Chip-Verbindung und so weiter) und Einkapseln des elementaren Chips 202 oder 302 und des Substrats in einer Harzform, um ein leitfähiges Muster auf dem Substrat zu schützen, hergestellt.
  • Wahlweise gibt es einen Halbleiterchip mit einer anderen gepackten Struktur, der nach einem Verfahren erhalten wird, in dem ein Packprozeß (Nachprozeß) mit dem Waferprozeß (Vorprozeß) integriert wird und der Packprozeß auf dem Waferniveau vervollständigt wird. Der Halbleiterchip wird als Waferniveau-CSP (Chip Size Package = Chipgrößenpaket oder Chip Scale Package = Chipskalenpaket) oder Waferprozeßpaket bezeichnet. Ein Halbleiterchip dieser Art ist zum Beispiel in der japanischen Patentanmeldung mit der Veröffentlichungsnummer (JP-A) 2002-261192 und auch in der japanischen Patentanmeldung mit der Veröffentlichungsnummer (JP-A) 2003-298005 offenbart. Wie in 7 dargestellt, ist der im erstgenannten Dokument offenbarte Halbleiterchip durch Bilden eines Schutzfilms 402, einer Wiederverdrahtungsschicht 403, eines Kupferstifts 404 oder dergleichen auf einem Halbleitersubstrat, die einen Waferprozeß durchlaufen, und Einkapseln derselben in einer Harzform 405 aufgebaut.
  • Wie in 8 dargestellt, weist jeder der Halbleiterchips 11 und 12 eine Fläche (Befestigungsfläche) auf, die mit einer Mehrzahl Stifte (Halbleiterkugeln, können Chipstifte genannt werden) 21 versehen ist, die in einem vorbestimmten Muster angeordnet und angepaßt sind, um elektrisch und mechanisch mit dem flexiblen Substrat 13 verbunden zu werden.
  • Jedem der Chipstifte 21 ist eine bestimmte Rolle (Signal) zugewiesen. Im Fall eines SDRAMs für DDR-II sind die Chipstifte 21 zum Beispiel in einem Matrixmuster angeordnet, und ihnen sind verschiedene Rollen zugewiesen, wie in 9 dargestellt. In 9 ist die Anordnung der Chipstifte 21 von einer Oberseite zu sehen. In 9 wird zum Beispiel ein Stift in Reihe A und Spalte 1 (Al-Stift) für VDD verwendet.
  • Es wird hier eine Anordnung der Paketstifte 14 des gestapelten Halbleiterpakets 10 beschrieben. Die Paketstifte 14 sind in einem Muster angeordnet, das mit dem vorbestimmten Muster der Chipstifte 21 des Halbleiterchips 11 (oder 12) im wesentlichen identisch ist. Die Paketstifte des gestapelten Halbleiterpakets, die die aufeinander gestapelten SDRAMs umfassen, sind zum Beispiel in einem in 10 gezeigten Muster angeordnet. In 10 sind die Stifte, die von den Stiften in 9 verschieden sind, durch Buchstaben in Fettschrift dargestellt.
  • Mit Bezug auf 9 und 10 sind die Stifte allgemein in Daten(DQ-Stifte und Befehl-/Adreß(C/A)-Stifte klassifiziert, die im wesentlichen in einem oberen Halbabschnitt bzw. einem unteren Halbabschnitt angeordnet sind. In 10 umfassen sechs Stifte in drei Paaren, die durch die Buchstaben in Fettschrift dargestellt sind, Chipauswahlstifte (CS0 und CS1), Taktstifte (CKE0 und CKE1) und Stifte zur Auf-Chip-Terminierung (On-Die Termination) (ODT0 und ODT1). Diese Stifte dienen dazu, die ersten und zweiten Halbleiterchips 11 und 12 unabhängig von einander zu betätigen. Jeder dieser Stifte ist nur mit einem der Halbleiterchips verbunden. Wenn CS, CKE und ODT des ersten Halbleiterchips 11 zum Beispiel mit CO0, CKE0 bzw. ODT0 der Paketstifte verbunden sind, sind CS, CKE und ODT des zweiten Halbleiterchips 12 mit CS1, CKE1 bzw. ODT1 verbunden.
  • Diese Paketstifte zum Betätigen der ersten und zweiten Halbleiterchips 11 und 12 unabhängig voneinander werden Optionsstifte genannt, und die verbleibenden Paketstifte werden reguläre Stifte genannt.
  • Die Stiftanordnung der Paketstifte des in 10 dargestellten gestapelten Halbleiterpakets umfaßt die Optionsstifte für den zweiten (oder zusätzlichen) Halbleiterchip zusätzlich zur Stiftanordnung der Chipstifte für jeden einzelnen, in 9 dargestellten Halbleiterchip.
  • Andererseits ist das flexible Substrat 13 ein Mehrschichtdrahtsubstrat, das zum Beispiel ein Vierschichtsubstrat ist, umfassend vier leitfähige Schichten, nämlich obere und untere (oder vordere und hintere) Signalschichten als zwei Flächenseitenschichten und VDD- und GND-Ebenen als zwei innere Schichten. Nachfolgend wird hier angenommen, daß das flexible Substrat 13 das Vierschichtsubstrat ist.
  • Wie in 11 gezeigt, ist der Chipbefestigungsbereich 51 auf der Oberfläche des flexiblen Substrats 13 mit einer Mehrzahl Chipverbindungsflecken (erste Verbindungsfleckanordnung) versehen, die in einem Muster angeordnet sind, das mit dem des vorbestimmten Musters der Stifte 21 des ersten Halbleiterchips 11 identisch ist, um den Stiften 21 des ersten Halb leiterchips 11 zu entsprechen. Im verbleibenden Bereich 52 der Oberfläche des flexiblen Substrats 13 ist eine äußere Verbindungsfleckanordnung umfassend eine Mehrzahl äußerer Verbindungsflecken, die den Paketstiften (Paketstiftanordnung) 14 als äußere Verbindungsanschlüsse des gestapelten Halbleiterpakets 10 entsprechen, in einem Spiegelbildmuster bezogen auf die Stiftanordnung des ersten Halbleiterchips 11 angeordnet. Auf der Unterfläche des flexiblen Substrats 13 und in einem Bereich 53 auf einer Hinterseite des Chipbefestigungsbereichs 51 ist eine Mehrzahl Chipverbindungsflecken (zweite Verbindungsfleckanordnung) (nicht gezeigt) in einem Spiegelbildmuster so angeordnet, daß sie den Stiften 21 des zweiten Halbleiterchips 12 entspricht. Auf der Unterfläche des flexiblen Substrats 13 und in einem Bereich 54, der der äußeren Verbindungsfleckanordnung entspricht, ist eine Mehrzahl Kontaktlöcher (506 in 13) gebildet, die mit den äußeren Verbindungsflecken verbunden ist. Das flexible Substrat 13 weist weiterhin eine Mehrzahl Drähte (Verdrahtungsmuster für Signalleitungen) und andere Kontaktlöcher (603, 604, 608, 610, 613 in 14, 702 in 15, 803 in 16) auf, um die Verbindungsflecken der ersten und zweiten Verbindungsfleckanordnungen mit den äußeren Verbindungsflecken (Paketstiften), die diesen jeweils entsprechen, zu verbinden. Die Drähte sind in den vorderen und hinteren Signalschichten gebildet.
  • Bezug nehmend auf 12A und 12B sind die ersten und zweiten Halbleiterchips 11 und 12 auf den Ober- bzw. Unterflächen des flexiblen Substrats 13 in den Chipbefestigungsbereichen angebracht. Zu diesem Zeitpunkt sind die ersten und zweiten Halbleiterchips 11 und 12 in ihrer Position vertauscht, wie aus 12A leicht verständlich ist. In diesem Zustand ist der Al-Stift des ersten Halbleiterchips 11 auf einer linken Seite (links und hinten) positioniert, während der Al-Stift des zweiten Halbleiterchips 12 auf einer rechten Seite (rechts und hinten) angeordnet ist.
  • Jeder Stift des ersten Halbleiterchips 11 und der entsprechende Stift (mit der gleichen Rolle) des zweiten Halbleiterchips 12 in einer umgekehrten Beziehung zueinander sind durch jeden der Drähte des flexiblen Substrats 13 mit einem entsprechenden der Paketstifte 14 verbunden. Im Fall eines Paares Chipstifte, um die ersten und zweiten Halbleiterchips 11 und 12 unabhängig zu betätigen, ist jedoch nur einer der gepaarten Chipstifte mit einem entsprechenden der Paketstifte 14 verbunden.
  • Nachdem die ersten und zweiten Halbleiterchips 11 und 12 am flexiblen Substrat 13 angebracht worden sind, wird das flexible Substrat 13 gefaltet (hälftig gefaltet), um den zweiten Halbleiterchip 12 zu umhüllen. Dann wird das in 4A und 4B dargestellte gestapelte Halbleiterpaket 10 erhalten. Zu diesem Zeitpunkt sind die Paketstifte 14 in der gleichen Richtung und in einem identischen Muster bezogen auf die Stifte 21 des ersten Halbleiterchips 11 angeordnet. Daher kann das gestapelte Halbleiterpaket 10 direkt an einer Platte angebracht werden, die angepaßt ist, um den ersten Halbleiterchip 11 als elementaren Chip anzubringen (soweit die Platte angepaßt ist, um die Optionsstifte aufzunehmen). Das bedeutet, daß die Platte mit einem Befestigungsbereich, der zum Anbringen des ersten Halbleiterchips 11 erforderlich ist, in der Lage ist, ein Speicherpaket mit einer doppelten Speicherkapazität anzubringen.
  • Nachfolgend wird die Verbindung zwischen den Verbindungsflecken beschrieben, die mit den ersten und zweiten Halbleiterchips und den äußeren Verbindungsflecken verbunden sind.
  • Die Stifte 21 der ersten und zweiten Halbleiterchips 11 und 12 umfassen die Chipstifte, die mit den Optionsstiften der Paketstifte 14 verbunden sind, und die Chipstifte, die mit den regulären Stiften verbunden sind. Die Chipstifte, die mit den regulären Stiften verbunden sind, umfassen solche, die durch die VDD-Ebene oder die GND-Ebene mit den regulären Stiften verbunden sind, und solche, die durch die Vorderseitensignalschicht und/oder die Rückseitensignalschicht mit den regulären Stiften verbunden sind. Die Chipstifte, die durch die Signalschichten) mit den regulären Stiften verbunden sind, umfassen solche Stifte, die auf eine solche Weise verbunden sind, daß jedes Paar Stifte, das einander zugewandt ist, direkt durch eines der im Substrat gebildeten Kontaktlöcher verbunden ist. Um die oben erwähnte Verbindung zwischen den Chips zu realisieren, sind die Flecken auf folgende Weise verbunden.
  • Wie in 13 gezeigt, ist in der ersten Verbindungsfleckanordnung jeder Fleck 501 für den mit dem Optionsstift verbundenen Chipstift durch den Draht (Signalleitung) 502, der in der Vorderseitensignalschicht des flexiblen Substrats 13 enthalten ist, mit dem äußeren Verbindungsfleck 503 für den korrespondierenden Optionsstift verbunden. Andererseits ist in der zweiten Verbindungsfleckanordnung jeder Fleck 504 für den Chipstift, der mit dem Optionsstift verbunden ist, durch den Draht (Signalleitung) 505, der in der Rückseitensignalschicht des flexiblen Substrats 13 enthalten ist, mit dem Kontaktloch 506 des Bereiches 54 der Unterfläche des flexiblen Substrats 13 verbunden. Das Kontaktloch 506 ist mit dem äußeren Verbindungsfleck 507 verbunden, der mit dem korrespondierenden Optionsstift verbunden ist. Hierin ist jeder Draht, der in der Rückseitensignalschicht enthalten ist, durch das Kontaktloch des Bereiches 54 mit dem korrespondierenden äußeren Verbindungsfleck verbunden.
  • Wie in 14 dargestellt, sind in der ersten Verbindungsfleckanordnung die Flecken (VDD, VDDQ 602 (nur einer gezeigt) für die Chipstifte, die durch die VDD-Ebene 601 mit den regulären Stiften verbunden sind, durch die Kontaktlöcher 603, die von dort aus auf die Unterfläche des Substrats 13 hin gebildet sind, mit der VDD-Ebene 601 verbunden. Die VDD-Ebene 601 ist durch die Kontaktlöcher 604 mit den entsprechenden äußeren Verbindungsflecken 605 verbunden. Auf ähnliche Weise sind in der ersten Verbindungsfleckanordnung die Flecken 607 (nur einer gezeigt) für die Chipstifte, die durch die GND-Ebene 606 mit den regulären Stiften verbunden sind, durch die Kontaktlöcher 608, die von dort aus auf die Unterfläche des Substrats 13 hin gebildet sind, mit der GND-Ebene 606 verbunden. Andererseits sind in der zweiten Verbindungsfleckanordnung die Flecken 609 (nur einer gezeigt) für die Chipstifte, die durch die VDD-Ebene 601 mit den regulären Stiften verbunden sind, durch die Kontaktlöcher 610, die von dort aus auf die Oberfläche des Substrats 13 hin gebildet sind, mit der VDD-Ebene 601 verbunden. Auf ähnliche Weise sind in der zweiten Verbindungsfleckanordnung die Flecken (VSS, VSSQ 611 (nur einer gezeigt) für die Chipstifte, die durch die GND-Ebene 606 mit den regulären Stiften verbunden sind, durch die Kontaktlöcher 612, die von dort aus auf die Oberfläche des Substrats 13 hin gebildet sind, mit der GND-Ebene 606 verbunden.
  • Hierin sind die Flecken (VDD-VDDQ, die einer Stromversorgung zugehörig sind, mit der einzelnen VDD-Ebene verbunden. Alternativ können VDD und VDDQ getrennt verdrahtet sein, indem die VDD-Ebene in der gleichen Schicht geteilt wird. Alternativ können VDD und VDDQ in einem leeren Raum der Vorderseitensignalschicht und/oder der Rückseitensignalschicht verdrahtet sein. Darüber hinaus kann eine zusätzliche Ebene für jeglichen Fleck für VDD und VDDQ gebildet sein. Die Flecken (VSS, VSSQ, die mit der GND-Ebene verbunden sind, können auf ähnliche Weise verdrahtet sein.
  • Wie in 15 dargestellt, ist in der ersten Verbindungsfleckanordnung jeder Fleck 701 für den Chipstift, der durch die Vorderseitensignalschicht und/oder die Rückseitensignalschicht mit dem (normalen) regulären Stift verbunden ist (außer den Flecken, die durch die Kontakt löcher direkt mit den Flecken auf der Unterfläche verbunden sind, die später beschrieben werden) durch den Draht (Verzweigungsdraht) 703, der in der Vorderseitensignalschicht enthalten ist, mit dem Kontaktloch 702 verbunden, das in der Nähe eines Zwischenpunktes der entsprechenden Flecken der ersten und zweiten Signalflecken gebildet ist. Der entsprechende Fleck 704 der zweiten Verbindungsfleckanordnung ist durch den Draht (Verzweigungsdraht) 705, der in der Rückseitensignalschicht enthalten ist, mit dem, gleichen Kontaktloch 702 verbunden. Daher ist ein Paar Flecken 701, 704 für ein Paar Chipstifte, das durch die Drähte der Signalschichten mit jedem (normalen) regulären Stift verbunden ist, durch das Kontaktloch 702 miteinander verbunden, das in der Nähe des Zwischenpunktes dazwischen gebildet ist. Das Kontaktloch 702, das mit dem Paar Verbindungsflecken 701, 704 verbunden ist, ist durch den Draht (üblichen Draht) 706 oder 707 der Vorderseiten- oder Rückseitensignalschicht mit dem äußeren Verbindungsfleck für den entsprechenden regulären Stift verbunden. Die Verzweigungsdrähte 703 und 705 und das Kontaktloch 702, das dazwischen verbunden ist, werden insgesamt als Verzweigungsdrahtabschnitt bezeichnet. Mit der oben erwähnten Struktur sind die Längen der Verzweigungsdrähte, die mit dem Paar Verbindungsflecken (Chipstifte) verbunden sind, die einander entsprechen, einander im wesentlichen gleich (in einem solchen Ausmaß, daß bei praktischer Verwendung kein Problem auftritt).
  • Wie in 16 gezeigt, ist in der ersten Verbindungsfleckanordnung jeder verbleibende Verbindungsfleck 801, der durch die Vorderseitensignalschicht und/oder die Rückseitensignalschicht mit den regulären Stiften verbunden ist, durch das Kontaktloch 803 mit dem Verbindungsfleck 802 der zweiten Verbindungsfleckanordnung verbunden, die sich an der Rückseite befindet. Dies liegt daran, daß einige der Stifte jedes Halbleiterchips 11, 12 in ihren Rollen ausgetauscht werden können, ohne ein Problem zu verursachen. Im Fall, daß den Stiften jedes Halbleiterchips 11, 12 die in 9 dargestellten Rollen zugewiesen sind, sind zum Beispiel die DQ0-, DQ1-, DQ2- und DQ3-Stifte eines der ersten und zweiten Halbleiterchips 11, 12 den DQ1-, DQ0-, DQ3- und DQ2-Stiften des anderen Halbleiterchips zugewandt. Hierin können die DQ0-, DQ1-, DQ2- und DQ3-Stifte jedes der Halbleiterchips in ihren Rollen ausgetauscht werden, so daß ein Paar der Stifte, die einander zugewandt sind, mit dem gleichen regulären Stift verbunden sein können, ohne ein Problem zu verursachen. Jeder der Verbindungsflecken (801) der ersten Verbindungsfleckanordnung, die mit diesen Stiften verbunden ist, ist durch das Kontaktloch 803 direkt mit jedem der Verbindungsflecken (802) der zweiten Verbindungsfleckanordnung verbunden, die sich auf der Unterseite der Rückseite befindet. Ein Paar der Verbindungsflecken 801, 802, die miteinander durch das Kontaktloch 803 verbunden sind, ist durch den Draht 804 oder 805 der Vorderseiten- oder der Rückseitensignalschicht mit dem entsprechenden regulären Stift verbunden. Im diesem Fall bildet das Kontaktloch 803 einen Verzweigungsdrahtabschnitt, während der Draht 804 oder 805 ein üblicher Draht ist, der mit dem Verzweigungsdrahtabschnitt verbunden ist.
  • Die entsprechenden Verbindungsflecken, die direkt durch das Kontaktloch verbunden werden können, können unter Berücksichtigung der zweckmäßigen Konstruktion oder Herstellung auf andere Weise miteinander verbunden werden. Speziell können zwei Verbindungsflecken, die einander entsprechen, über ein Kontaktloch verbunden sein, das in der Nähe eines Zwischenpunktes dazwischen auf eine Weise gebildet ist, die der oben erwähnten ähnlich ist. Alternativ sind die Stifte, die sich auf den Vorder- und Rückseiten befinden, nicht direkt verbunden, sondern durch die Verwendung von Drähten durch ein Kontaktloch verbunden, das an einer getrennten Position gebildet ist. Im Fall, daß die Flecken direkt durch das Kontaktloch verbunden sind, ist das Kontaktloch auf den Flecken gebildet, um die Flecken direkt zu verbinden. Alternativ kann das Kontaktloch in der Nähe der Flecken gebildet sein, um die Flecken direkt zu verbinden, wie leicht zu verstehen ist.
  • Als nächstes erfolgt eine Beschreibung der Verbindung zwischen den ersten und zweiten Verbindungsfleckanordnungen und den äußeren Verbindungsflecken, insbesondere der Verbindung bezüglich der Verbindungsflecken für die Chipstifte, die mit den regulären Stiften verbunden sind.
  • Mit Bezug auf 17A ist ein Teil der Vorderseitensignalschicht des flexiblen Substrats 13 gezeigt (entsprechend den Linien A bis D des Halbleiterchips in 9). Ein Teil der Rückseitensignalschicht des flexiblen Substrats 13, entsprechend 17A, ist in 17B gezeigt. In beiden der 17A und 17B sieht man das flexible Substrat 13 von der Oberfläche aus.
  • Bezug nehmend auf 17A ist der Verbindungsfleck für den A8-Stift des ersten Halbleiterchips durch einen Vorderseitendraht (Verzweigungsdraht) 71 mit einem Kontaktloch 72 verbunden. Andererseits ist, wie in 17B dargestellt, der Verbindungsfleck für den A8-Stift des zweiten Halbleiterchips durch einen Rückseitendraht (Verzweigungsdraht) 73 mit dem Kontaktloch 72 verbunden. Hierin ist das Kontaktloch 72 in der Nähe eines Zwischenpunktes zwischen dem Verbindungsfleck für den A8-Stift des ersten Halbleiterchips und dem Verbindungsfleck für den A8-Stift des zweiten Halbleiterchips gebildet, so daß die Längen der Drähte 71 und 73 einander gleich sind. Die Drähte 71 und 73 sind so gebildet, daß sie einander in der Länge im wesentlichen gleich sind, und um als Übertragungsleitungen zu dienen (die bezüglich der Impedanz aneinander anzupassen sind). Das Kontaktloch 72 ist weiterhin durch einen Draht (üblichen Draht) 74 der Rückseitensignalschicht mit einem Kontaktloch 75. verbunden, das auf dem Bereich 54 der Unterfläche gebildet und mit dem Fleck für den A8-Paketstift verbunden ist.
  • Wie die Verbindungsflecke für die A8-Stifte sind die Verbindungsflecke für die B3-Stifte der ersten und zweiten Halbleiterchips miteinander durch ein Kontaktloch 76 verbunden, das in der Nähe eines Zwischenpunktes dazwischen gebildet ist. Anders als das Kontaktloch 72 für die A8-Stifte ist das Kontaktloch 76 durch eine Signalleitung 77 der Vorderseitensignalschicht mit dem Fleck für den B3-Paketstift verbunden.
  • Wie die Verbindungsflecken für die A8-Stifte sind die Verbindungsflecken, die den B7-Stiften der ersten und zweiten Halbleiterchips entsprechen, mit einem Kontaktloch 78 auf der Rückseite des Flecks für den B7-Paketstift verbunden.
  • Wie in 17A gezeigt, sind die Verbindungsflecken für den C2-Stift und den D3-Stift des ersten Halbleiterchips durch die Drähte der Vorderseitensignalschicht mit den äußeren Verbindungsflecken für den C8-Paketstift bzw. den D7-Paketstift verbunden. Obwohl dies in der Figur nicht dargestellt ist, sind diese Verbindungsflecken für die C2- und D3-Stifte durch die Kontaktlöcher direkt mit den Verbindungsflecken für den C8-Stift bzw. den D7-Stift des zweiten Halbleiterchips auf der Rückseite verbunden.
  • Andererseits sind, wie in 17B gezeigt, die Verbindungsflecken für den C2-Stift und den D3-Stift des zweiten Halbleiterchips durch die Drähte der Rückseitensignalschicht mit den Kontaktlöchern verbunden, die mit dem C2-Paketstift bzw. dem D3-Paketstift verbunden sind. Obwohl dies in der Figur nicht dargestellt ist, sind diese Verbindungsflecken für die C2- und D3-Stifte durch die Kontaktlöcher mit den Verbindungsflecken für den C8-Stift bzw. den D7-Stift des ersten Halbleiterchips an der Vorderseite verbunden.
  • Die mit der VDD-Platte verbundenen Flecken, wie z.B. die Verbindungsflecken für die Al-Stifte, sind durch die Kontaktlöcher direkt mit der VDD-Ebene verbunden. Dies trifft auch auf die mit der GND-Ebene verbundenen Flecken zu.
  • Die Verbindungsflecken für die mit den Optionsstiften verbundenen Chipstifte sind durch die Drähte der Vorderseiten- oder der Rückseitensignalschicht verbunden, auf ähnliche Weise wie der Verbindungsfleck für den C2-Stift oder den D3-Stift des ersten oder zweiten Halbleiterchips.
  • Als nächstes werden die auf dem flexiblen Substrat gebildeten Drähte beschrieben. Das flexible Substrat 13 ist ein Mehrschichtsubstrat mit einem Erdungsdraht und/oder einem Stromversorgungsdraht. Die meisten (vorzugsweise alle) Signalverdrahtungsmuster bilden gemeinsam mit der Erdungsebene und/oder der Stromversorgungsebene (oder -draht) Übertragungsleitungen. Bezug nehmend auf 18 bis 21 werden verschiedene Strukturen der Übertragungsleitung beschrieben, die von jedem Signalverdrahtungsmuster gebildet sind.
  • Wie in 18A und 18B gezeigt, kann die Übertragungsleitung eine Mikrostreifenleitung sein, die ein Signalverdrahtungsmuster 81 und eine Erdungsebene und/oder eine Stromversorgungsebene (Flachverdrahtung) 82 benachbart dem Signalverdrahtungsmuster 81 umfaßt. Alternativ kann die Übertragungsleitung, wie in 19A und 19B dargestellt, eine Streifenleitung sein, die ein Signalverdrahtungsmuster 81 und ein Paar einer Erdungsebene und/oder einer Stromversorgungsebene (Flachverdrahtung) 82a und/oder 82b benachbart dem Signalverdrahtungsmuster 81 auf entgegengesetzten Seiten umfaßt. Wie in 20A und 20B dargestellt, kann die Übertragungsleitung eine parallele Leitung sein, die ein Signalverdrahtungsmuster 81 und einen Erdungsdraht und/oder einen Stromversorgungsdraht 83 umfaßt, der bündig mit dem Signalverdrahtungsmuster 81 ist und sich parallel zum Signalverdrahtungsmuster 81 auf einer Seite (oder entgegengesetzten Seiten) davon erstreckt. Die Strukturen der oben erwähnten Übertragungsleitungen sind ordentlich ausgewählt und kombiniert, um die Signalverdrahtungsmuster zu bilden.
  • Die Erdungsebene und/oder die Stromversorgungsebene (Flachverdrahtung) 82, 82a und 82b, die die Mikrostreifenleitung oder die Streifenleitung bildet, weist eine Breite auf, die nicht kleiner als die des Signalverdrahtungsmusters ist.
  • Bezug nehmend auf 21A kann die Erdungsebene und/oder die Stromversorgungsebene (Flachverdrahtung), die die Übertragungsleitung bildet, eine Mehrzahl Erdungsebenenteile und/oder Stromversorgungsverdrahtungsebenenteile (Platten) aufweisen.
  • Mit Bezug auf 21B kann die Erdungsebene und/oder die Stromversorgungsebene 82, 82a, 82b, die die Übertragungsleitung bildet, teilweise durch ein Kontaktloch 95 und/oder einen weiteren Draht 96 getrennt sein.
  • Obwohl diese Erfindung in Verbindung mit einer Ausführungsform beschrieben wurde, ist diese Erfindung nicht auf die vorausgegangene Ausführungsform beschränkt.
  • Zum Beispiel sind in der vorausgegangen Beschreibung die Paketstifte in vertikaler Richtung mit den Chipstiften des ersten Halbleiterchips ausgerichtet. Wie in 22 gezeigt, können die Paketstifte alternativ in ihrer Position verschoben sein, um die Länge der üblichen Drähte zu verringern. Wie in 23A und 23B gezeigt, kann die Anordnung der Paketstifte sehr unterschiedlich von der der Chipstifte des ersten Halbleiterchips sein.

Claims (11)

  1. Ein gestapeltes Halbleiterpaket, umfassend ein Substrat mit einander entgegengesetzten ersten und zweiten Oberflächen und erste und zweite Halbleiterchips, von denen jeder eine Befestigungsfläche aufweist, die mit einer Mehrzahl Chipstifte versehen ist, die in einem vorbestimmten Muster angeordnet sind, wobei die ersten und zweiten Halbleiterchips an den ersten bzw. zweiten Oberflächen des Substrats befestigt sind, so daß die Befestigungsflächen einander zugewandt sind, wobei das Substrat dazwischen liegt.
  2. Ein gestapeltes Halbleiterpaket nach Anspruch 1, wobei das Substrat eine Mehrzahl Paketstifte aufweist, die den jeweiligen Chipstiften entsprechen, und auf der ersten oder zweiten Oberfläche in einem Bereich gebildet sind, der von einem Chipbefestigungsbereich verschieden ist, an dem der erste- oder zweite Halbleiterchip befestigt ist.
  3. Ein gestapeltes Halbleiterpaket nach Anspruch 2, wobei die Paketstifte in einem Muster angeordnet sind, das mit dem vorbestimmten Muster identisch ist.
  4. Ein gestapeltes Halbleiterpaket nach Anspruch 1, wobei die Paketstifte einen Optionsstift, der mit einem entsprechenden Chipstift von einem der ersten und zweiten Halbleiterchips verbunden ist, und einen regulären Stift, der mit einem entsprechenden Chipstift jedes der ersten und zweiten Halbleiterchips verbunden ist, umfassen.
  5. Ein gestapeltes Halbleiterpaket nach Anspruch 4, wobei das Substrat einen üblichen Draht, dessen eines Ende mit dem regulären Stift verbunden ist, und einen Verzweigungsdrahtabschnitt, der das andere Ende des üblichen Drahtes mit zwei Chipstiften als den entsprechenden Chipstiften der ersten und zweiten Halbleiterchips verbindet, aufweist; und die Verdrahtungslänge von einem Ende des üblichen Drahts zu einem der entsprechenden Chipstifte im wesentlichen gleich der vom einen Ende des üblichen Drahtes zum anderen der entsprechenden Chipstifte ist.
  6. Ein gestapeltes Halbleiterpaket nach Anspruch 5, wobei der Verzweigungsdrahtabschnitt ein Kontaktloch, das in der Nähe einer Zwischenposition zwischen den beiden Chipstiften gebildet und mit dem anderen Ende des üblichen Drahts verbunden ist, und erste und zweite Verzweigungsdrähte, die einander in der Länge im wesentlichen gleich sind und die das Kontaktloch mit den beiden Chipstiften verbinden, umfaßt.
  7. Ein gestapeltes Halbleiterpaket nach Anspruch 5, wobei die beiden Chipstifte, die dem regulären Stift entsprechen, einander durch das Substrat zugewandt sind und der Verzweigungsdrahtabschnitt ein Kontaktloch aufweist, das die beiden Chipstifte direkt verbindet.
  8. Ein gestapeltes Halbleiterpaket nach Anspruch 1, wobei das Substrat ein Mehrschichtsubstrat mit einer Erdungsebene und/oder einer Stromversorgungsebene ist, wobei der übliche Draht und der Verzweigungsdrahtabschnitt jeweils gemeinsam mit der Erdungsebene und/oder der Stromversorgungsebene eine Übertragungsleitung bilden.
  9. Ein gestapeltes Halbleiterpaket nach Anspruch 8, wobei die Übertragungsleitung eine Mikrostreifenleitung, eine Streifenleitung oder eine parallelen Leitung umfaßt.
  10. Ein gestapeltes Halbleiterpaket nach Anspruch 9, wobei die Erdungsebene und/oder die Stromversorgungsebene einen Abschnitt, der durch eine Mehrzahl Erdungsebenenteile und/oder Stromversorgungsebenenteile gebildet ist, oder einen Abschnitt, der teilweise durch ein Kontaktloch oder einen weiteren Draht abgetrennt ist, umfaßt.
  11. Ein gestapeltes Halbleiterpaket nach Anspruch 1, wobei der Halbleiterchip ein elementarer Chip (blankes Plättchen) ist, ein Chip, der eine gepackte Struktur aufweist, die durch Befestigung des elementaren Chips auf einem Substrat, elektrische Verbindung von Drähten (Flecken) des elementaren Chips und Drähten auf dem Substrat durch Drahtkontaktierung, inneres Anschlußdrahtbonden, Flip-Chip-Verbindung oder dergleichen, und Einkapseln des Chips und des Substrats in einer Harzform, um ein leitfähiges Muster auf dem Substrat oder einem Waferniveau-CSP oder Waferprozeßpaket zu schützen, erhalten wird.
DE102004010649A 2003-02-28 2004-02-28 Gestapeltes Halbleiterpaket Withdrawn DE102004010649A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003053260 2003-02-28
JP2003/53260 2003-02-28
JP2004/50264 2004-02-25
JP2004050264A JP4072505B2 (ja) 2003-02-28 2004-02-25 積層型半導体パッケージ

Publications (1)

Publication Number Publication Date
DE102004010649A1 true DE102004010649A1 (de) 2004-11-11

Family

ID=33161456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010649A Withdrawn DE102004010649A1 (de) 2003-02-28 2004-02-28 Gestapeltes Halbleiterpaket

Country Status (5)

Country Link
US (2) US20040227222A1 (de)
JP (1) JP4072505B2 (de)
CN (1) CN1531087A (de)
DE (1) DE102004010649A1 (de)
TW (1) TWI286825B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182754A1 (en) * 2017-04-01 2018-10-04 Intel IP Corporation Vertical and lateral interconnects between dies

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP4723178B2 (ja) * 2003-10-28 2011-07-13 エルピーダメモリ株式会社 メモリシステム及びメモリモジュール
WO2005109506A1 (ja) 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP4199724B2 (ja) 2004-12-03 2008-12-17 エルピーダメモリ株式会社 積層型半導体パッケージ
JP4237160B2 (ja) * 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
KR100668847B1 (ko) 2005-06-27 2007-01-16 주식회사 하이닉스반도체 패키지 스택
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
JP2010205941A (ja) 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
KR20110101410A (ko) * 2010-03-08 2011-09-16 삼성전자주식회사 패키지 온 패키지
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8513813B2 (en) * 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9009400B2 (en) * 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
KR101467517B1 (ko) * 2013-03-22 2014-12-01 송유진 적층형 반도체 패키지 및 그 제조방법
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
CN103400775B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103515249B (zh) * 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103441078B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US12068231B2 (en) * 2014-05-24 2024-08-20 Broadpak Corporation 3D integrations and methods of making thereof
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
CN110034117B (zh) * 2018-08-31 2021-02-23 济南德欧雅安全技术有限公司 一种存储器件
KR102715473B1 (ko) * 2019-03-13 2024-10-10 삼성전자주식회사 패키지 온 패키지 및 이를 포함하는 패키지 연결 시스템
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JP2594762B2 (ja) * 1994-08-16 1997-03-26 九州日本電気株式会社 フラットパッケージ
JP3012184B2 (ja) 1996-01-12 2000-02-21 富士通株式会社 実装装置
JPH11135562A (ja) 1997-10-29 1999-05-21 Hitachi Ltd Ｂｇａ半導体パッケージ
KR100266637B1 (ko) 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
JPH11186449A (ja) 1997-12-25 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6072699A (en) * 1998-07-21 2000-06-06 Intel Corporation Method and apparatus for matching trace lengths of signal lines making 90°/180° turns
JP2000307037A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体デバイス部品の実装構造およびその実装方法
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
US6670700B1 (en) * 1999-08-19 2003-12-30 Seiko Epson Corporation Interconnect substrate and semiconductor device electronic instrument
TW473950B (en) 1999-10-01 2002-01-21 Seiko Epson Corp Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP2001217388A (ja) 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001332681A (ja) 2000-05-18 2001-11-30 Fujitsu Ltd 半導体装置
JP2001332683A (ja) 2000-05-19 2001-11-30 Nec Corp 積層型半導体装置及びその製造方法
JP2001358285A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 樹脂封止型半導体装置
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
JP2002115229A (ja) * 2000-10-06 2002-04-19 Honda Motor Co Ltd ビーチクリーナー
JP4921645B2 (ja) 2001-03-01 2012-04-25 セイコーインスツル株式会社 ウエハレベルｃｓｐ
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182754A1 (en) * 2017-04-01 2018-10-04 Intel IP Corporation Vertical and lateral interconnects between dies
US11177220B2 (en) 2017-04-01 2021-11-16 Intel Corporation Vertical and lateral interconnects between dies

Also Published As

Publication number Publication date
TWI286825B (en) 2007-09-11
US20040227222A1 (en) 2004-11-18
US7642635B2 (en) 2010-01-05
US20070001299A1 (en) 2007-01-04
JP2004282057A (ja) 2004-10-07
CN1531087A (zh) 2004-09-22
TW200427012A (en) 2004-12-01
JP4072505B2 (ja) 2008-04-09

Similar Documents

Publication Publication Date Title
DE102004010649A1 (de) Gestapeltes Halbleiterpaket
DE102005010156B4 (de) Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE102004049356B4 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE69525406T2 (de) Halbleiteranordnung mit Metallplatte
DE69522887T2 (de) Dreidimensionaler integrierter Schaltungsstapel
DE69211445T2 (de) Speicherungspackung
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69031184T2 (de) Verfahren zum Herstellen einer Halbleiterbauelement-Packung
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10261009B4 (de) Halbleiterchip-Stapelpackung und Leiterrahmen hierfür
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE10126310B4 (de) Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
DE102004055215A1 (de) Versetzt gebondete Mehrchip-Halbleitervorrichtung
DE3233195A1 (de) Halbleitervorrichtung
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE10324598A1 (de) Halbleitervorrichtung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE10228544A1 (de) Halbleiterspeichervorrichtung
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102004001829A1 (de) Halbleitervorrichtung
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee