DE10129954B4 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE10129954B4
DE10129954B4 DE2001129954 DE10129954A DE10129954B4 DE 10129954 B4 DE10129954 B4 DE 10129954B4 DE 2001129954 DE2001129954 DE 2001129954 DE 10129954 A DE10129954 A DE 10129954A DE 10129954 B4 DE10129954 B4 DE 10129954B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor
carrier
semiconductor wafer
detachment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001129954
Other languages
English (en)
Other versions
DE10129954A1 (de
Inventor
Michael Treu
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001129954 priority Critical patent/DE10129954B4/de
Publication of DE10129954A1 publication Critical patent/DE10129954A1/de
Application granted granted Critical
Publication of DE10129954B4 publication Critical patent/DE10129954B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289Lateral isolation by air gap

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, das folgende Verfahrensschritte aufweist:
– Bereitstellen einer Halbleiterscheibe (100) mit einer Vorderseite (101) und einer Rückseite (102) und mit unterhalb der Vorderseite (101) angeordneten Bauelementstrukturen,
– Anbringen einer an der Vorderseite (101) anhaftenden ersten Trägerscheibe (200) an der Halbleiterscheibe (100),
– Ablösen einer die Bauelementstrukturen umfassenden Schicht (150) von der Halbleiterscheibe (100), wobei die Schicht (150) an der ersten Trägerscheibe (200) anhaftet und wobei nach dem Ablösen der Schicht (150) eine der Vorderseite (101) gegenüberliegende Rückseite (103) der Schicht (150) freiliegt,
– Anbringen einer an der Rückseite (103) der abgelösten Schicht (150) anhaftenden zweiten Trägerscheibe (300),
– Ablösen der ersten Trägerscheibe (200).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere ein Verfahren zur Herstellung eines vertikalen Halbleiterbauelements.
  • Vertikale Halbleiterbauelemente weisen Kontaktanschlüsse an einer Vorderseite und einer der Vorderseite gegenüberliegenden Rückseite eines Halbleiterkörpers, in dem das Halbleiterbauelement realisiert ist, auf. Bei Anlegen einer geeigneten Spannung zwischen diesen Anschlusskontakten kann sich ein stromleitender Pfad in vertikaler Richtung des üblicherweise plättchenförmigen Halbleiterkörpers zwischen der Vorderseite und der Rückseite ausbilden. Die Dicke des Halbleiterkörpers, also der Abstand zwischen der Vorderseite und der Rückseite bestimmt dabei die elektrischen Eigenschaften des Bauelements maßgeblich, wobei insbesondere der Widerstand des Bauelements mit steigender Dicke des Halbleiterkörpers zunimmt. Derartige vertikale Halbleiterbauelemente sind beispielsweise Dioden, Thyristoren oder Transistoren, insbesondere MOS-Transistoren, wobei bei einer Diode der Anoden- und der Kathodenkontakt und bei einem MOS-Transistor der Drain- und der Source-Kontakt an gegenüberliegenden Flächen des Halbleiterkörpers angeordnet sind.
  • Der Realisierung von beliebig dünnen Halbleiterkörpern stehen Handhabungsprobleme während der Herstellungsprozesse entgegen. Die Herstellung von Halbleiterbauelementen erfolgt auf Halbleiterscheiben, sogenannten Wafern, deren Fläche ein Vielfaches der Fläche der späteren Bauelemente beträgt und auf denen mittels geeigneter Halbleiterprozesse eine Vielzahl gleichartiger Bauelemente nebeneinander realisiert werden, die nach Abschluss der Halbleiterprozesse vereinzelt werden müssen. Die Dicke des Wafers muss dabei so groß gewählt sein, dass der Wafer eine ausreichende Stabilität aufweist, um während des Herstellungsprozesses gehandhabt zu werden.
  • Ein Verfahren zur Herstellung von Halbleiterbauelementen in sehr dünnen Halbleiterplättchen/Chips ist beispielsweise in der WO 00/19499 beschrieben.
  • Bei diesem Verfahren werden Halbleiterbauelemente durch geeignete Halbleiterprozesse im Bereich unterhalb einer Oberfläche einer Halbleiterscheibe definiert. Anschließend wird eine dünne Schicht, die an einer Trägerschicht anhaftet und die später zur Realisierung der Bauelemente verwendet wird, von der Oberfläche abgelöst. Die der Trägerschicht abgewandte Oberfläche der abgelösten Schicht bildet die Vorderseite der späteren Bauelemente. Das Ablösen der Halbleiterschicht erfolgt beispielsweise durch Implantation von H+-Ionen in einen Bereich der Halbleiterscheibe, in dem die Ablösefläche entstehen soll, und anschließendes Durchführen eines Temperaturschrittes. Durch die Ionenimplantation kommt es zu einer Amorphisierung und zu Strahlenschäden im Bereich der späteren Vorderseite, die vor der Durchführung der Prozessschritte zur Herstellung der Bauelemente ausgeheilt werden müssen, um brauchbare Bauelementeigenschaften zu erzielen.
  • Das bekannte Verfahren eignet sich insbesondere für die Verwendung von Silizium als Halbleitermaterial. Das Ausheilen von Strahlenschäden ist bei der Verwendung von Siliziumkarbid als Halbleitermaterial nicht oder nur mit erheblichem Aufwand möglich, so dass sich dieses Verfahren für Prozesse auf Basis von Siliziumkarbid nur bedingt eignet.
  • Die US 5,034,343 beschreibt ein Verfahren zur Herstellung eines dünnen SOI-Substrats. Bei diesem Verfahren ist vorgesehen, eine Halbleiterscheibe auf eine Trägerscheibe aufzubringen, die Halbleiterscheibe anschließend dünnzuschleifen, an ihrer freiliegenden Oberfläche zu oxidieren und auf die Oxidschicht eine weitere Halbleiterscheibe aufzubringen, die anschließend in ihrer Dicke reduziert wird. In dem verbleibenden Abschnitt dieser weiteren Halbleiterscheibe können dann Halbleiterbauelemente realisiert werden. Die Trägerscheibe wird nach Abschluss dieser Verfahrensschritte zur Realisierung der Bauelementstrukturen entfernt.
  • Die EP 0 895 282 A2 beschreibt ein Verfahren zur Herstellung eines SOI-Substrats bei dem eine erste Substratanordnung, die eine einkristalline Halbleiterschicht umfasst, auf eine zweite Substratanordnung aufgebracht wird. Anschließend werden Schichten der ersten Substratanordnung entfernt, bis die einkristalline Halbleiterschicht freiliegt.
  • Die US 5,710,057 beschreibt ein weiteres Verfahren zur Herstellung eines SOI-Substrats, bei dem eine strukturierte Substratanordnung auf einen Träger aufgebracht wird. Mittels eines Ätzverfahrens werden Abschnitte der strukturierten Substratanordnung anschließend derart abgelöst, dass einzelne Halbleiterabschnitte an dem Träger verbleiben.
  • Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von Halbleiterbauelementen in sehr dünnen Halbleiterkörpern, insbesondere in Halbleiterkörpern aus Siliziumkarbid zur Verfügung zu stellen.
  • Dieses Ziel wird durch ein Verfahren gemäß den Merkmalen des Anspruchs 1 gelöst.
  • Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements sieht vor, eine Halbleiterscheibe mit einer Vorderseite und einer Rückseite bereitzustellen. Diese Halbleiterscheibe kann ein herkömmlicher Wafer sein, der insbesondere aus Siliziumkarbid bestehen kann. Aus dieser Halbleiterscheibe können eine Vielzahl von Bauelementen gefertigt werden, wobei die Halbleiterscheibe zur Realisierung der aktiven Bereiche der Halbleiterbauelemente herkömmlichen Halbleiterprozessen unterzogen werden kann. Danach wird an der Vorderseite der Halbleiterscheibe bei dem erfindungsgemäßen Verfahren eine dort anhaftende Trägerscheibe, die vorzugsweise aus einem Halbleitermaterial besteht, angebracht. Anschließend wird eine Schicht von der Halbleiterscheibe abgelöst, wobei die abgelöste Schicht die Bauelementstrukturen enthält und an der Trägerscheibe anhaftet und wobei nach dem Ablösen der Schicht eine der Vorderseite gegenüberliegende Rückseite der Schicht freiliegt. Auf die freiliegende Rückseite der Schicht wird dann eine an der Rückseite anhaftende zweite Trägerscheibe aufgebracht, die zur Stabilisierung der abgelösten Schicht dient, von deren Vorderseite die erste Trägerschicht anschließend abgelöst wird.
  • Nach dem Ablösen der ersten Trägerscheibe liegt die Vorderseite der abgelösten Schicht, die der Vorderseite der ursprünglichen Halbleiterscheibe entspricht, frei und kann mit Kontakten zur Kontaktierung der in der abgelösten Schicht integrierten Bauelemente versehen werden.
  • Das Ablösen einer an der Trägerschicht anhaftenden Schicht von der Oberfläche der Halbleiterscheibe erfolgt beispielsweise durch die Ionenimplantation von H+-Ionen über die Vor derseite in den Halbleiterkörper vor dem Aufbringen der ersten Trägerscheibe. Die über die Energie der Ionen eingestellte Implantationstiefe entspricht in etwa der Dicke der später von der Oberfläche der Halbleiterscheibe abgelösten Schicht. Die implantierten Ionen erzeugen flächendeckend Kristallstörungen in der Halbleiterscheibe, die bei einem anschließend durchgeführten Temperaturschritt zu einem Ablösen der Schicht führen, wobei die erste Trägerscheibe dann zur Stabilisierung der abgelösten Schicht dient, deren Dicke abhängig von der Implantationstiefe weniger als 100 nm betragen kann.
  • Die nach dem Ablösen freiliegende Oberfläche der abgelösten Schicht bildet die Rückseite, der in der abgelösten Schicht realisierten Bauelemente. Die Rückseitenkontaktierung bei Bauelementen wie Transistoren, Thyristoren oder Dioden erfordert üblicherweise das Aufbringen einer elektrischen leitenden Kontaktschicht auf die Rückseite. Zur Vorbereitung des Aufbringens einer solchen Kontaktschicht sieht eine Ausführungsform des Verfahrens vor, die Rückseite zur Beseitigung der amorphen Schicht bzw. der Schicht mit den stärksten Strahlenschäden mittels eines geeigneten Verfahrens, beispielsweise mittels eines Trockenätzverfahrens, zu behandeln.
  • Anders als bei dem herkömmlichen Verfahren, kann bei dem erfindungsgemäßen Verfahren auf eine Ausheilung der an der freiliegenden Oberfläche der abgelösten Schicht vorhandenen Implantationsstörungen weitgehend verzichtet werden. Bei den bekannten Herstellungsverfahren bildet die nach dem Ablösen der dünnen Kristallschicht freiliegende Oberfläche der Kristallschicht die Vorderseite der späteren Bauelemente, die später unterschiedlich dotierte Bereiche für unterschiedliche Anschlusskontakte aufweisen kann. Eine Beseitigung von Strahlenschäden erfordert dabei die Durchführung eines Ausheilverfahrens durch Aufheizen des Halbleiterkörpers.
  • Bei dem erfindungsgemäßen Verfahren bildet die freiliegende Oberfläche der abgelösten Schicht die Rückseite der späteren Bauelemente, die üblicherweise einheitlich dotiert ist und bei der Strahlenschäden weniger störend sind.
  • Um die dünne Kristallschicht gegen Zerbrechen bei den Bondprozessen, das heißt bei dem späteren Einbringen in ein Gehäuse und bei der Verdrahtung, zu schützen und um die Vielzahl der in der Halbleiterscheibe realisierten Halbleiterbauelemente leicht vereinzeln zu können, ist gemäß einer Ausführungsform des Verfahrens vorgesehen, vor dem Ablösen der Halbleiterschicht eine grabenförmige Struktur in die Vorderseite einzubringen, die die Abmessungen der späteren Bauelemente definiert. Die Gräben werden dabei vorzugsweise so tief eingebracht, dass sie bis unterhalb der später abgelösten Schicht reichen. Nach dem Ablösen haften dann eine Vielzahl von Halbleiterplättchen, die jeweils einem späteren Bauelement entsprechen, nebeneinanderliegend aber voneinander getrennt an der ersten Trägerscheibe bzw. der zweiten Trägerscheibe an. Durch das Trennen der Halbleiterplättchen wird zudem das gesamte aus der dünnen Kristallschicht bestehende Gebilde flexibler und gegen Bruch unempfindlicher.
  • Das Anbringen der ersten Trägerscheibe an der Vorderseite erfolgt mittels einer Verbindungsschicht, die beispielsweise aus einem sogenannten Spin-On-Glass besteht. Dieses Material wird in flüssigem Zustand auf die Vorderseite der Halbleiterscheibe aufgeschleudert und verfestigt sich nach dem Aufbringen der ersten Trägerscheibe, um die Halbleiterscheibe und die erste Trägerscheibe zu verbinden.
  • Das Aufbringen der zweiten Trägerscheibe umfasst vorzugsweise das Aufbringen einer elektrisch leitenden Schicht auf die Rückseite, das Aufbringen einer Verbindungsschicht oder einer Verbindungsfolie auf die elektrisch leitende Folie und das Aufbringen der zweiten Trägerscheibe auf die Verbindungsfolie oder die Verbindungsschicht.
  • Mit dem Ablösen der zweiten Trägerscheibe wird dabei auch die Verbindungsschicht abgelöst, wobei die elektrisch leitende Folie an der Rückseite der abgelösten Halbleiterschicht als Rückseitenkontakt der späteren Bauelemente verbleibt.
  • Auf die Anordnung mit der Vielzahl von Halbleiterplättchen kann nach dem Ablösen der ersten Trägerscheibe und dem Herstellen von Kontakten an der Vorderseite in bekannter Weise eine Schutzfolie aufgebracht werden. Weiterhin kann die Anordnung nach dem Entfernen der zweiten Trägerscheibe in bekannter Weise auf eine in einem Rahmen verspannte Trägerfolie aufgebracht werden, um die Bauelemente anschließend, mittels herkömmlicher Verfahren zu vereinzeln und in Gehäuse zu verpacken.
  • Die Halbleiterscheibe, von der die Schicht mit den Bauelementen abgelöst wurde, kann für die Herstellung weiterer Halbleiterbauelemente verwendet werden, wobei die Oberfläche der verbleibenden Halbleiterscheibe vor der Durchführung weiterer Halbleiterprozesse zur Beseitigung von Unebenheiten und Strahlenschäden behandelt, insbesondere poliert oder geschliffen wird. Von der Halbleiterscheibe können aufeinanderfolgend so oft Halbleiterschichten abgelöst werden, bis die Halbleiterscheibe so weit an Dicke abgenommen hat, dass sie instabil und nicht mehr handhabbar ist. Nach dem Ablösen einer Schicht und vor dem Ablösen der nächsten Schicht ist ein Epitaxiverfahren zum Aufbringen einer Halbleiterschicht durchführbar. Es ist auch denkbar, zuerst eine vergleichsweise dicke Epitaxieschicht auf die Halbleiterscheibe aufzubringen, wobei von der Epitaxieschicht durch das erfindungsgemäße Verfahren mehrere Halbleiterschichten nacheinander – und unterbrochen durch Halbleiterprozesse zur Realisierung von Bauelementstrukturen – abgelöst werden können.
  • Das erfindungsgemäße Verfahren ermöglicht somit die Herstellung von sehr dünnen vertikalen Halbleiterbauelementen, insbesondere aus Siliziumkarbid unter maximaler Ausnutzung des teuren Rohstoffes und unter Reduktion des elektrischen Serienwiderstandes des Bauelements auf ein Minimum.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert werden. In den Figuren zeigt
  • 1 eine Halbleiterscheibe in Seitenansicht im Querschnitt zu Beginn des erfindungsgemäßen Verfahrens,
  • 2 die Halbleiterscheibe in Seitenansicht im Querschnitt während eines Implantationsprozesses zur Vorbereitung des Ablösens einer Halbleiterschicht,
  • 3 die Halbleiterscheibe in Seitenansicht (3a) und in Draufsicht (3b) nach einer erfolgten Strukturierung zur Vereinzelung der späteren Bauelemente,
  • 4 die Halbleiterscheibe in Seitenansicht im Querschnitt nach dem Aufbringen der ersten Trägerscheibe,
  • 5 die erste Trägerscheibe mit einer abgelösten Halbleiterschicht in Seitenansicht im Querschnitt,
  • 6 Anordnung mit der ersten Trägerscheibe und der abgelösten Halbleiterschicht, auf die eine zweite Trägerscheibe aufgebracht ist,
  • 7 Anordnung gemäß 6 nach dem Ablösen der ersten Trägerscheibe,
  • 8 Anordnung gemäß 7 nach dem Herstellen von Kontakten an der Vorderseite und nach dem Aufbringen einer Schutzfolie,
  • 9 Anordnung gemäß 8 nach dem Ablösen der zweiten Trägerscheibe und nach dem Aufbringen der Anordnung auf eine Trägerfolie.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher Bedeutung.
  • 1 zeigt in Seitenansicht im Querschnitt einen Ausschnitt einer Halbleiterscheibe bzw. eines Wafers 100, der eine Vorderseite 101 und eine Rückseite 102 aufweist. Die Halbleiterscheibe 100 besteht vorzugsweise aus Siliziumkarbid und wurde bereits Halbleiterprozessen zur Herstellung von nicht näher dargestellten Halbleiterbauelementen oder Bauelementstrukturen unterhalb der Vorderseite 101 der Halbleiterscheibe 100 unterzogen. Derartige Halbleiterprozesse umfassen beispielsweise eine thermische Oxidation, jegliche Nieder- und Hochtemperaturschritte, Lithographieschritte, Ionenimplantation oder andere Prozessschritte zur Realisierung von Halbleiterbauelementen in einem Wafer. Eine Dicke d dieser Halbleiterscheibe 100 ist so gewählt, dass die Halbleiterscheibe 100, deren Abmessungen in horizontaler Richtung ein Vielfaches der Dicke d betragen, eine ausreichende Stabilität aufweist, um während der vorhergehenden Halbleiterprozesse gehandhabt zu werden.
  • Das erfindungsgemäße Verfahren zur Herstellung besonders dünner Halbleiterbauelemente sieht nun vor, eine Halbleiterschicht 150, welche die aktiven Bereiche der durch die vorangegangen Halbleiterprozesse definierten Halbleiterbauelemente enthält, von der Halbleiterscheibe 100 abzulösen, wobei diese Halbleiterschicht 150 an einer Trägerscheibe 200 anhaftet, wie im Ergebnis in 5 dargestellt ist. Zur Vorbereitung des Ablösens der Halbleiterschicht 150 wird, wie in 2 veranschaulicht ist, eine Implantation von H+-Ionen über die Vorderseite 101 in die Halbleiterscheibe 100 durchgeführt. Die H+-Ionen dringen dabei in etwa bis in eine Tiefe d1 in die Halbleiterscheibe 100 ein, wobei diese Tiefe d1 im wesentlichen der Dicke der später abgelösten Halbleiterschicht 150 entspricht. Die Eindringtiefe der H+-Ionen hängt von der Implantationsenergie ab, wobei diese Energie so hoch gewählt ist, dass die Ionen die aktiven Bereiche der durch die vorhergehenden Halbleiterprozesse definierten Halbleiterbauelemente durchdringen, ohne in diesen Bereichen signifikante Störungen zu verursachen. Die H+-Ionen rufen in einem Bereich 105 unterhalb der Vorderseite 101 der Halbleiterscheibe 100 ganzflächig Störungen im Kristallgitter der Halbleiterscheibe 100 hervor, die das spätere Ablösen der Halbleiterschicht 150 ermöglichen.
  • Die Trägerscheibe 200 wird, wie in 4 dargestellt ist, mittels einer Verbindungsschicht 210 an der Vorderseite 101 der Halbleiterscheibe 100 befestigt, wobei sich die Halbleiterschicht 150 in einem anschließenden Temperaturschritt im Bereich 105 der implantierten Ionen von der übrigen Halbleiterscheibe löst und über die Verbindungsschicht 210 an der ersten Trägerscheibe 200 anhaftet.
  • Während der dem erfindungsgemäßen Verfahren vorangehenden Halbleiterprozesse werden in der Halbleiterscheibe 100 eine Vielzahl gleichartiger Halbleiterbauelemente realisiert, wobei die Bereiche mit den einzelnen Halbleiterbauelementen voneinander getrennt werden müssen, um die Halbleiterplättchen mit den aktiven Bereichen der Bauelemente in herkömmlicher Weise in Gehäusen verpacken zu können. Um das Vereinzeln der Bauelemente zu erleichtern und um der abgelösten dünnen Halbleiterschicht mehr Flexibilität zu verleihen, ist gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen, vor dem Aufbringen der ersten Trägerscheibe 200, das in 4 dargestellt ist, und dem Ablösen der Halbleiterschicht 150, das in 5 dargestellt ist, eine Strukturierung der Vorderseite 101 der Halbleiterscheibe 100 vorzunehmen, wie dies in 3 dargestellt ist. 3 zeigt dabei die Halbleiterscheibe 100 in Seitenansicht im Querschnitt und 3b zeigt die Halbleiterscheibe 100 in Draufsicht. Die Strukturierung sieht vor, die Vorderseite 101 der Halbleiterscheibe 100 in einzelne Halbleiterbereiche/Chips 20, die jeweils die aktiven Bereiche eines späteren Halbleiterbauelements enthalten, zu unterteilen. Dazu werden mittels geeigneter Verfahren, beispielsweise mittels einer Lithographie und einer trockenchemischen Ätzung, Gräben ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 eingebracht, die die einzelnen aktiven Bereiche der späteren Bauelemente bzw. Chips voneinander trennen. Die Gräben 21 erstrecken sich in der Tiefe vorzugsweise bis unterhalb der später abgelösten Halbleiterschicht 150.
  • Diese Strukturierung bewirkt, dass nach dem Ablösen der Halbleiterschicht 150 die aktiven Bereiche 20 der späteren Halbleiterbauelemente bereits getrennt voneinander an der ersten Trägerscheibe 200 befestigt sind, wobei zwischen den Bereichen 20 und der Trägerscheibe 200 die Verbindungsschicht 210 angeordnet ist, die beim Befestigen der ersten Trägerscheibe 200 an der Vorderseite 101 auch in die Gräben 21 eindringt.
  • Die Verbindungsschicht 210 ist vorzugsweise ein sogenanntes Spin-On-Glas, das im flüssigen Zustand auf die Vorderseite 101 aufgeschleudert wird und die sich nach dem Aufbringen der ersten Trägerscheibe 200 unter Bildung einer glasartigen Substanz verfestigt.
  • Die Strukturierung der Halbleiterschicht 150 vor dem Ablösen trägt auch zur Stabilisierung der abgelösten Halbleiterschicht bei. Die Anordnung mit den abgelösten, durch die Verbindungsschicht verbundenen Halbleiterplättchen ist flexibler als es eine derartige unstrukturierte Halbleiterschicht wäre.
  • Die nach dem Ablösen der Halbleiterschicht 150 entgegengesetzt zu der ersten Trägerscheibe 200 freiliegende Oberfläche 103 der Halbleiterschicht 150 bzw. der Chips 20 bildet die Rückseite der späteren Halbleiterbauelemente. Auf diese Rück seite 103 wird eine Metallschicht 310 zur späteren Kontaktierung der Bauelemente aufgebracht. Dazu wird ein Metall zur Herstellung eines ohmschen Kontakts aufgebracht. Bei einer Ausführungsform wird auf dieses Metall eine Molybdänschicht, beispielsweise durch eine Dampfabscheideverfahren oder durch ein Sputter-Verfahren aufgebracht. Zur Verstärkung des Chipaufbaus wird auf diese Molybdänschicht eine Molybdänfolie mit einer Dicke von einigen 10 μm aufgebracht. Das aufgebrachte Metall, die Molybdänschicht und die Molybdänfolie bilden zusammen die mit dem Bezugszeichen 310 bezeichnete Metallschicht.
  • Zur Stabilisierung der abgelösten Halbleiterschicht 150 bzw. der Chips 20 und der Metallschicht 310 nach dem Entfernen der ersten Trägerscheibe 200 und der Verbindungsschicht 210 ist vorgesehen, auf die Rückseite 103 eine zweite Trägerscheibe 300 aufzubringen. Zur Verbindung der Kontaktschicht 310 mit der zweiten Trägerscheibe 300 ist eine Verbindungsschicht 320, beispielsweise eine Klebefolie vorgesehen, an welcher die zweite Trägerscheibe 300 anhaftet.
  • Die zweite Trägerscheibe, die vorzugsweise ebenfalls aus einem Halbleitermaterial besteht, verleiht der Anordnung mit den dünnen Halbleiterplättchen 20 und der Kontaktschicht 310 eine ausreichende Stabilität, für die nächsten Verfahrensschritte, deren Ergebnis in 7 dargestellt ist und bei denen unter anderem die erste Trägerscheibe 200 und die Verbindungsschicht 210 von den Halbleiterplättchen 20 abgelöst werden. Die danach nach oben freiliegenden Bereiche der Halbleiterplättchen 20 entsprechend den Vorderseiten der späteren Halbleiterbauelemente und der ursprünglichen Vorderseite 101 der Halbleiterscheibe 100, unterhalb derer die aktiven Bereiche der Halbleiterbauelemente realisiert sind.
  • In nächsten Verfahrensschritten, deren Ergebnis in 8 dargestellt ist, werden auf Vorderseiten 101 der Halbleiterplättchen 20 Kontakte 500 und Passivierungen zur Kontaktie rung der unterhalb der Vorderseite 101 befindlichen aktiven Bereiche der Halbleiterbauelemente aufgebracht. Anschließend kann, wie ebenfalls in 8 dargestellt ist, eine Schutzfolie 400 zum Schutz der Halbleiterbauelemente während nachfolgender Verfahrensschritte, insbesondere von Verfahrensschritten zur Vereinzelung der noch durch die Verbindungsschicht 310 zusammenhängenden Bauelemente, oder zum Schutz der Bauelemente während des Transports aufgebracht werden.
  • 9 zeigt die Anordnung gemäß 8 nach weiteren Verfahrensschritten, bei welchen die zweite Trägerscheibe 300 und die zweite Verbindungsschicht 320 entfernt und die daraus resultierende Anordnung in hinlänglich bekannter Weise auf eine mechanisch stabilisierende Trägerfolie 330 aufgebracht wurde, die in bekannter Weise in einem Rahmen verspannt werden kann, um die Bauelemente danach vereinzeln zu können. Ein nicht näher dargestelltes Verfahren zur Vereinzelung der Bauelemente sieht beispielsweise vor, die einzelnen auf der Verbindungsschicht 310 aufgebrachten Bauelemente 24 mittels einer Nadel anzuheben und anschließend mittels einer Vakuumpipette abzuheben, wobei die Schutzfolie 400 und die Trägerschicht 330 teilweise zerstört wird. Ergebnis dieses Vereinzelungsschritts 24 ist ein Halbleiterbauelement 24, welches Anschlusskontakte 500 an einer Vorderseite und einen Kontakt an einer Rückseite aufweist, wobei die Dicke des Halbleiterplättchens 20 des Bauelements abhängig von der Dicke der abgelösten Halbleiterschicht 150 im Bereich von weniger als 100 nm betragen kann.
  • Die verbleibende Halbleiterscheibe, von welcher die Halbleiterschicht 150 abgelöst wurde, kann zur Realisierung von weiteren Halbleiterbauelementen durch ein Ablösen von weiteren Halbleiterschichten nach Durchführung von geeigneten Halbleiterprozessen zur Definierung von Bauelementstrukturen verwendet werden.
  • 20
    aktive Bereiche, Halbleiterplättchen
    21
    Gräben
    24
    Halbleiterbauelement
    100
    Halbleiterscheibe
    101
    Vorderseite
    102
    Rückseite
    105
    Implantationsbereich
    150
    abgelöste Halbleiterschicht
    200
    erste Trägerscheibe
    210
    erste Verbindungsschicht
    300
    zweite Trägerscheibe
    310
    Rückseitenkontakt
    320
    Verbindungsschicht
    330
    Trägerfolie
    400
    Schutzfolie
    500
    Vorderseitenkontakt

Claims (14)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das folgende Verfahrensschritte aufweist: – Bereitstellen einer Halbleiterscheibe (100) mit einer Vorderseite (101) und einer Rückseite (102) und mit unterhalb der Vorderseite (101) angeordneten Bauelementstrukturen, – Anbringen einer an der Vorderseite (101) anhaftenden ersten Trägerscheibe (200) an der Halbleiterscheibe (100), – Ablösen einer die Bauelementstrukturen umfassenden Schicht (150) von der Halbleiterscheibe (100), wobei die Schicht (150) an der ersten Trägerscheibe (200) anhaftet und wobei nach dem Ablösen der Schicht (150) eine der Vorderseite (101) gegenüberliegende Rückseite (103) der Schicht (150) freiliegt, – Anbringen einer an der Rückseite (103) der abgelösten Schicht (150) anhaftenden zweiten Trägerscheibe (300), – Ablösen der ersten Trägerscheibe (200).
  2. Verfahren nach Anspruch 1, bei dem nach dem Ablösen der ersten Trägerscheibe Kontakte (500) an der Vorderseite (101) hergestellt werden.
  3. Verfahren nach Anspruch 1, bei dem die Halbleiterscheibe (100) aus Siliziumkarbid besteht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Vorderseite (101) der Halbleiterscheibe (100) vor dem Aufbringen der ersten Trägerscheibe (200) zur Definition einzelner Bauelementbereiche (20) strukturiert wird.
  5. Verfahren nach Anspruch 4, bei dem die Strukturierung durch die Herstellung von Gräben (22) erfolgt, die in der Tiefe bis unterhalb der späteren Rückseite (103) der abzulösenden Schicht (150) reichen.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Anbringen der ersten Trägerscheibe (200) das Aufbringen einer Verbindungsschicht (210) auf die Vorderseite (100), die die Vorderseite (100) und die erste Trägerscheibe (200) verbindet, umfasst.
  7. Verfahren nach einem der Ansprüche 5 oder 6, bei dem die Verbindungsschicht (210) die Gräben (22) auffüllt.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem nach dem Ablösen der Schicht (150) eine Behandlung der Rückseite (103) zur Beseitigung einer amorphen Schicht durchgeführt wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Anbringen der zweiten Trägerscheibe (300) eine Metallschicht (310) auf die Rückseite aufgebracht wird, deren Herstellung folgende Verfahrensschritte umfasst: – Aufbringen eines Kontaktmetalls zur Herstellung eines ohmschen Kontakts auf die Rückseite (103), – Aufbringen einer Verbindungsschicht, insbesondere aus Molybdän auf das Kontaktmetall, – Aufbringen einer Folie, insbesondere aus Molybdän auf die Verbindungsschicht.
  10. Verfahren nach Anspruch 9, bei dem eine Verbindungsschicht (320) oder eine Verbindungsfolie (320) auf die Metallschicht (310) zur Befestigung der zweiten Trägerscheibe (300) aufgebracht wird.
  11. Verfahren nach Anspruch 10, bei dem die zweite Trägerscheibe (300) nach dem Ablösen der ersten Trägerscheibe (200) abgelöst wird, wobei beim Ablösen der zweiten Trägerscheibe (300) die Verbindungsschicht (320) oder die Verbindungsfolie (320) abgelöst wird und die elektrisch leitende Folie (310) an der Rückseite (103) verbleibt.
  12. Verfahren nach Anspruch 11, bei dem auf die elektrisch leitende Folie (310) eine Trägerfolie (330) aufgebracht wird.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem nach dem Herstellen der Kontakte eine Schutzfolie auf die Vorderseite aufgebracht wird.
  14. Verwendung eines Verfahrens nach den Ansprüchen 1 bis 13 zur Herstellung einer Diode, insbesondere einer Varaktordiode.
DE2001129954 2001-06-21 2001-06-21 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE10129954B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001129954 DE10129954B4 (de) 2001-06-21 2001-06-21 Verfahren zur Herstellung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001129954 DE10129954B4 (de) 2001-06-21 2001-06-21 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE10129954A1 DE10129954A1 (de) 2003-01-09
DE10129954B4 true DE10129954B4 (de) 2007-12-13

Family

ID=7688965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001129954 Expired - Fee Related DE10129954B4 (de) 2001-06-21 2001-06-21 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE10129954B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
EP0895282A2 (de) * 1997-07-30 1999-02-03 Canon Kabushiki Kaisha Verfahren zur Herstellung eines SOI-Substrates mittels eines Bond-Verfahrens und dadurch hergestelltes SOI-Substrat
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
EP0895282A2 (de) * 1997-07-30 1999-02-03 Canon Kabushiki Kaisha Verfahren zur Herstellung eines SOI-Substrates mittels eines Bond-Verfahrens und dadurch hergestelltes SOI-Substrat
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration

Also Published As

Publication number Publication date
DE10129954A1 (de) 2003-01-09

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102014114932A1 (de) Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013006468T5 (de) Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE3933965C2 (de)
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE102015208967A1 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
EP1139432A2 (de) Schottky-Diode
DE102006032488A1 (de) Vorrichtung und Verfahren zur Bearbeitung von Wafern
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE10129954B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102019119289A1 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE19828846C2 (de) Verfahren zum Beschichten eines Substrats
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee