DE10110627A1 - Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) component - Google Patents
Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) componentInfo
- Publication number
- DE10110627A1 DE10110627A1 DE2001110627 DE10110627A DE10110627A1 DE 10110627 A1 DE10110627 A1 DE 10110627A1 DE 2001110627 DE2001110627 DE 2001110627 DE 10110627 A DE10110627 A DE 10110627A DE 10110627 A1 DE10110627 A1 DE 10110627A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- register
- memory
- rdram
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Abstract
Description
Die Erfindung betrifft ein Verfahren und eine Schaltanordnung zum Steuern von Testfunktionen in einem Speicherbaustein, insbesondere zum Aktivieren von Testfunktionen in einem RDRAM-Baustein gemäß dem Oberbegriff der Ansprüche 1 bzw. 7.The invention relates to a method and a switching arrangement for controlling test functions in a memory chip, especially for activating test functions in one 7. RDRAM module according to the preamble of claims 1 and 7 respectively.
Speicherbausteine werden üblicherweise mit Hilfe eines ent sprechenden Testsystems einer Funktions- und Leistungsprüfung unterzogen. Aus den Ergebnissen dieser Funktions- und Leistungsprüfung kann dann mit Hilfe einer Fehleranalyse auf Probleme und Designschwächen beim Speicherbaustein geschlos sen werden. Beim Testvorgang wird der Speicherbaustein vom Testsystem in einen vorbestimmten Betriebsmodus versetzt, um dann ein gewünschtes Testmuster, im Weiteren auch Testmodus bezeichnet, zu aktivieren.Memory chips are usually created using an ent speaking test system of a function and performance test subjected. From the results of these functional and Performance testing can then be done using an error analysis Problems and design weaknesses with the memory chip closed will be. During the test process, the memory chip is removed from Test system placed in a predetermined operating mode to then a desired test pattern, furthermore also test mode designated to activate.
Um dabei einen herstellerspezifischen Testmodus ausführen zu können, wird bei herkömmlichen Speicherbausteinen üblicher weise von einem externen Speichercontroller über ein seriel les Interface des Bausteins eine entsprechende Datensequenz angelegt. Diese Art des Aktivierens eines herstellerspezi fischen Testmodus im Speicherbaustein wird als Direkt zugriffsmodus bezeichnet. Der herstellerspezifische Testmodus kann dem Speicherbaustein z. B. Parameter vorgeben, wie die bausteininterne Spannung variiert werden soll, um die Funk tion des Speicherbausteins zu prüfen.To run a manufacturer-specific test mode can become more common with conventional memory chips from an external memory controller via a serial les interface of the block a corresponding data sequence created. This way of activating a manufacturer spec Fishing test mode in the memory chip is called direct access mode called. The manufacturer-specific test mode can the memory chip z. B. Specify parameters such as Internal voltage should be varied to match the radio tion of the memory module.
Neben dem dargestellten Direktzugriffsmodus zum Aktivieren von herstellerspezifischen Testmodi im Speicherbaustein kann der Testmodus auch direkt über den Datenbus abgesetzt werden, wenn der Speicherbaustein kein serielles Interface besitzt. Dies trifft beispielsweise für den SDRAM-Baustein zu. Dieses Aktivieren des herstellerspezifischen Testmodus hat jedoch den Nachteil, dass, um den Testmodus während der Laufzeit des SDRAM-Bausteins im PC-System ausführen zu können, im SDRAM- Baustein ein weiterer Speicherbereich zur Verfügung stehen muss, in dem ein entsprechendes Anwendungsprogramm einge speichert ist, das zur Aktivierung von kundenspezifischen Testfunktionen erforderlich ist. Dieser Speicherbereich kann z. B. eine SRAM-Erweiterungskarte sein.In addition to the shown direct access mode for activation of manufacturer-specific test modes in the memory chip the test mode can also be sent directly via the data bus, if the memory chip does not have a serial interface. This applies, for example, to the SDRAM module. This However, activating the manufacturer-specific test mode has the disadvantage that in order to run the test mode during the runtime of the To be able to execute SDRAM components in the PC system, in the SDRAM A further memory area are available must have a corresponding application program stores that is used to activate customer-specific Test functions are required. This storage area can z. B. be an SRAM expansion card.
Bei einem RDRAM-Speicherbaustein ist zwar ein serielles In terface vorhanden. Kundenspezifische Testfunktionen können jedoch auch hier nicht aktiviert werden, wenn der Speicher baustein in einem PC-System betrieben wird. Der Speicher controller des PC-Systems steuert zwar die gesamte Initialisierung über das serielle Kommunikationsinterface. Der Speichercontroller hat aber über das serielle Interface nur einen Zugriff auf interne Konfigurationsregister des RDRAM-Speicherbausteins, mit denen der Chip in den korrekten Betriebsmodus versetzt wird und Funktionseinstellungen vor genommen werden. Er hat keinen Zugriff auf ein Testoptions register, mit dem die Testfunktionen im RDRAM-Baustein ge steuert werden können. Da also kein Direktzugriffsmodus im RDRAM-Baustein möglich ist, kann der Speichercontroller den für einen kundenspezifischen Testmodus notwendigen Datensatz nicht über das serielle Interface aus dem RDRAM-Baustein übertragen.With an RDRAM memory chip, there is a serial In interface available. Customized test functions can however, again not activated when the memory module is operated in a PC system. The store controller of the PC system controls the whole Initialization via the serial communication interface. The memory controller has via the serial interface only access to the internal configuration register of the RDRAM memory chips with which the chip in the correct Operating mode is set and function settings before be taken. He has no access to a test option register with which the test functions in the RDRAM block can be controlled. Since there is no direct access mode in RDRAM module is possible, the memory controller can data set required for a customer-specific test mode not via the serial interface from the RDRAM module transfer.
Das erfindungsgemäße Verfahren und die Schaltungsanordnung zum Steuern von Testfunktionen mit den kennzeichnenden Merk malen der Ansprüche 1 bzw. 7 haben demgegenüber den Vorteil, dass auch bei Speicherbausteinen wie einem RDRAM die Akti vierung von Testmodi möglich ist, obwohl kein direkter Zugriff zum Testoptionsregister besteht. Als besonders vor teilhaft wird dabei angesehen, dass der Zugriff auf das Test optionsregister zur Aktivierung der Testmodi auch während der Laufzeit des Speicherbausteins in einem Computersystem (PC- System) besteht. Dadurch können beispielsweise interne Span nungen justiert werden, um die volle Leistung, eine Fehlerkontrolle oder die Funktionalität des Speicherbaussteins zu erreichen.The method according to the invention and the circuit arrangement for controlling test functions with the characteristic notes Painting claims 1 and 7, on the other hand, have the advantage that even with memory modules such as an RDRAM, the acti vation of test modes is possible, although not a direct one There is access to the test options register. As special before It is considered partial that access to the test Options register for activating the test modes even during the Runtime of the memory chip in a computer system (PC System). This can, for example, internal chip can be adjusted to full performance, error control or the functionality of the memory chip to reach.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den nebengeordneten Ansprüchen 1 und 7 genannten Verfahrens bzw. der Schaltungsanordnung gegeben. Als besonders vorteil haft wird dabei angesehen, dass das Testoptionsregister einen oder mehrere Spannungsgeneratoren steuert. Durch eine stufen weise Änderung der Spannungen über die Testmodi kann nun auch vom Anwender der Speicherbaustein während des Betriebes über prüft werden. Fehlfunktionen lassen sich somit vorteilhaft direkt und ohne Ausbau des Speicherbausteins überprüfen.Through the measures listed in the dependent claims are advantageous further developments and improvements of the in the independent claims 1 and 7 mentioned method or given the circuit arrangement. As a special advantage It is considered that the test options register has a controls several voltage generators. By one step wise change of voltages via the test modes can now also by the user of the memory block during operation be checked. Malfunctions can thus be advantageous Check directly and without removing the memory module.
Insbesondere über eine Feineinstellung der Spannungsgenerato ren kann auf einfache Weise und kostengünstig eine Funktions prüfung des Speicherbausteins durchgeführt werden. Erforder lich ist dazu nur das Programm mit dem kundenspezifischen Testmodus.In particular via a fine adjustment of the voltage generator ren can be a functional in a simple and inexpensive check of the memory module. Erforder Only the program with the customer-specific is required Test mode.
Ein weiterer Vorteil wird auch darin gesehen, dass über das Testoptionsregister definierte Signalpfade ein- oder ausge schaltet werden können. Dadurch können auf einfache Weise auch 'Reparaturen' durchgeführt werden. Beispielsweise lässt sich so ein defekter Spannungsgenerator abschalten und der nicht versorgte Schaltungsteil durch einen anderen Spannungs generator vorteilhaft versorgen.Another advantage is seen in the fact that Test option register defined signal paths on or off can be switched. This allows you to easily repairs can also be carried out. For example, lets such a defective voltage generator switch off and the circuit part not supplied by another voltage Advantageously supply generator.
Durch die erfindungsgemäße Verknüpfung des Konfigurations registers mit dem Testoptionsregister lassen sich nahezu be liebige Testfunktionen einstellen, so dass herstellungs bedingte oder während des Betriebs aufgetretene Fehler im Speicherbaustein leichter erkannt werden können.By linking the configuration according to the invention registers with the test option register can almost be set any test functions so that manufacturing conditional errors or errors that occurred during operation Memory module can be recognized more easily.
Die Testfunktionen lassen sich somit sowohl vorteilhaft zur Überwachung als auch zur Fehlerdiagnose des Speicherbausteins verwenden. The test functions can thus both be advantageous Monitoring as well as fault diagnosis of the memory module use.
Bei der Schaltungsanordnung werden die oben genannten Vor teile durch eine einfache Verknüpfung eines Registers mit un benutzten Bits des Konfigurationsregisters mit dem Test optionsregister erzielt. Dazu ist lediglich eine ent sprechende Leitungsverbindung zwischen den beiden Registern und eine Verknüpfung der Logik erforderlich. Über diese Leitungsverbindung kann dann die entsprechende Datensequenz einer Testfunktion in das Testoptionsregister übertragen wer den.In the circuit arrangement, the above are before share with un by simply linking a register used bits of the configuration register with the test option register achieved. There is only one ent speaking line connection between the two registers and logic needs to be combined. About these Line connection can then be the corresponding data sequence a test function in the test options register the.
Insbesondere bei einem RDRAM-Baustein erzielt man mit der oben genannten Schaltungsanordnung während des Betriebs einen Zugriff auf das Testoptionsregister, der vorher nicht zur Verfügung stand.With an RDRAM module in particular, one achieves with the above circuit arrangement during operation one Access to the test option register that was not previously used Was available.
Der Erfindung liegt die Aufgabe zu Grunde, bei einem Spei cherbaustein, insbesondere bei einem RDRAM-Baustein, einen Zugriff auf ein Testoptionsregister zu schaffen, um an Hand von Testfunktionen den Speicherbaustein zu steuern und zu überprüfen. Diese Aufgabe wird mit den Merkmalen der neben geordneten Ansprüche 1 und 7 gelöst.The invention is based on the object with a Spei block, especially in the case of an RDRAM block Access to a test option register to create on hand of test functions to control and close the memory module check. This task comes with the characteristics of the next ordered claims 1 and 7 solved.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und der nachfolgenden Beschreibung näher erläu tert.An embodiment of the invention is in the drawing shown and the following description in more detail tert.
Fig. 1 zeigt ein Blockschaltbild einer schematischen Mess anordnung und Fig. 1 shows a block diagram of a schematic measuring arrangement and
Fig. 2 zeigt auszugsweise den schematischen Aufbau eines RDRAM-Bausteins. Fig. 2 in part shows the schematic structure of a RDRAM device.
Das Blockschaltbild mit der schematischen Messanordnung gemäß der Fig. 1 zeigt ein per se bekanntes Testsystem 31, in dem vorzugsweise ein Programm mit Testfunktionen zum Testen von Speicherbausteinen 1 gespeichert ist. Das Testsystem 31 weist alle erforderlichen Einheiten auf, die zum Steuern, Auslesen, Anzeigen und Auswerten von Daten benötigt werden. Es steht in Verbindung mit einem Speichercontroller 20, der über ein serielles Interface 21 und einen seriellen Bus 22 mit dem zu prüfenden Speicherbaustein 1 verbunden ist. An den seriellen Bus 22 können auch mehrere Speicherbausteine 1 angeschlossen sein, die von dem Speichercontroller 20 seriell gesteuert werden. In Fig. 1 wurden z. B. 3 Speicherbausteine 1 ange schlossen.The block diagram with the schematic measuring arrangement according to FIG. 1 shows a test system 31 known per se, in which a program with test functions for testing memory modules 1 is preferably stored. The test system 31 has all the necessary units that are required for controlling, reading, displaying and evaluating data. It is connected to a memory controller 20 which is connected to the memory module 1 to be tested via a serial interface 21 and a serial bus 22 . A plurality of memory modules 1 , which are controlled serially by the memory controller 20, can also be connected to the serial bus 22 . In Fig. 1 z. B. 3 memory modules 1 is closed.
Die Erfindung eignet sich insbesondere für Bausteine wie RDRAM (Rambus Dynamic Random Access Memory), da diese im spä teren Betrieb keine direkte Zugangsmöglichkeit beispielsweise über den Direktzugriffsmodus zum Testoptionsregister des Speicherbausteins bieten.The invention is particularly suitable for building blocks such as RDRAM (Rambus Dynamic Random Access Memory), as this no direct access, for example via the direct access mode to the test options register of the Offer memory chip.
Fig. 2 zeigt ein Ausführungsbeispiel der Erfindung, bei dem die erfindungswesentlichen Schaltungsteile schematisch darge stellt wurden. Aus Übersichtsgründen wurde im oberen Teil von Fig. 2 noch einmal der Speichercontroller 20 mit seinem seriellen Interface 21 dargestellt. Das serielle Interface 21 ist über einen seriellen Bus 22 mit einem chipinternen seriellen Interface 2 des zu prüfenden Speicherbausteins 1 verbunden. Der serielle Bus 22 weist Datenleitungen 23 sowie Taktleitungen 24 auf, über die die seriellen Datensequenzen zum Speicherbaustein 1 gesendet werden. Beispielsweise erhält die Datensequenz Adress- und Steuerbefehle, mit denen ein chipinternes Konfigurationsregister 4 adressiert werden kann. Fig. 2 shows an embodiment of the invention, in which the circuit parts essential to the invention were shown schematically Darge. For reasons of clarity, the memory controller 20 with its serial interface 21 was shown again in the upper part of FIG. 2. The serial interface 21 is connected via a serial bus 22 to an on-chip serial interface 2 of the memory module 1 to be tested. The serial bus 22 has data lines 23 and clock lines 24 , via which the serial data sequences are sent to the memory module 1 . For example, the data sequence receives address and control commands with which an on-chip configuration register 4 can be addressed.
Zum besseren Verständnis der Fig. 2 sei darauf hingewiesen, dass die Baugruppen und Leitungen unterhalb der horizontalen gestrichelten Linie sich innerhalb des Speicherbausteins 1 befinden, die von außen nicht zugänglich sind. Direkte Mes sungen sind daher nicht möglich.For a better understanding of FIG. 2, it should be pointed out that the modules and lines below the horizontal dashed line are located within the memory module 1 and are not accessible from the outside. Direct measurements are therefore not possible.
Das serielle Interface 2 ist zunächst mit einer Vergleichs schaltung 3 verbunden, die die eingehende Datensequenz filtert. Die Vergleichsschaltung 3 gestattet einerseits in einem Direktzugriffsmodus 13 den direkten Zugriff über ein seriel les-paralleles Schieberegister 5 auf ein Testoptionsregister 7. Dieser direkte Zugriff ist aber nur durch den Hersteller mit einem entsprechenden Testsystem (Speichertester) möglich. Nach dem Einbau des Speicherbausteins 1 in ein Computersystem ist die Aktivierung von kundenspezifischen Testmodi über den Direktzugriffsmodus 13 nicht mehr möglich, da die Befehls folge am seriellen Bus 22 durch die Verbindung zu den mitan geschlossenen Bausteinen des Computersystems nicht frei kon figurierbar ist. Das bedeutet, dass der Speichercontroller 20 nur das Übertragungsprotokoll für das Konfigurationsregister 4 anlegen kann, nicht aber für das Testoptionsregister 7.The serial interface 2 is first connected to a comparison circuit 3 , which filters the incoming data sequence. The comparison circuit 3 , on the one hand, allows direct access to a test option register 7 via a serial read-parallel shift register 5 in a direct access mode 13 . However, this direct access is only possible by the manufacturer with an appropriate test system (memory tester). After the memory module 1 has been installed in a computer system, the activation of customer-specific test modes via the direct access mode 13 is no longer possible, since the command sequence on the serial bus 22 cannot be freely configured through the connection to the modules of the computer system which are also connected. This means that the memory controller 20 can only create the transmission protocol for the configuration register 4 , but not for the test option register 7 .
Die Vergleichsschaltung 3 ist andererseits aus den oben ge nannten Gründen mit dem Konfigurationsregister 4 verbunden. In entsprechende Register, beispielsweise mit den Adressen 0x021 . . . 0x077 . . . 0x0FF des Konfigurationsregisters 4 wird die Datensequenz des Speichercontrollers 20 eingeschrieben und steht dann für Steuerzwecke zur Verfügung.The comparison circuit 3 , on the other hand, is connected to the configuration register 4 for the reasons mentioned above. In the corresponding register, for example with the addresses 0x021. , , 0x077. , , 0x0FF of the configuration register 4 , the data sequence of the memory controller 20 is written in and is then available for control purposes.
Um diese Register für Testmodi nutzen zu können, wird erfin dungsgemäß ein Register 6, das unbenutzte Bits 6a enthält, über eine Verknüpfung 6b, mit dem Testoptionsregister 7 ver bunden. Beispielsweise wurde das Register 6 mit der Adresse 0x077 ausgewählt, in das die Testmodi für das Testoptions register 7 geschrieben sind.In order to be able to use these registers for test modes, a register 6 , which contains unused bits 6 a, is connected via a link 6 b to the test option register 7 according to the invention. For example, register 6 with address 0x077 was selected, in which the test modes for test options register 7 are written.
In alternativer Ausgestaltung der Erfindung ist vorgesehen,
ein neues unbelegtes Register mit freien Bits einzurichten,
das dann mit dem Testoptionsregister 7 verbunden wird. Durch
die Verknüpfung 6b des Registers 6 mit dem Testoptions
register 7 erhält man einen direkten Zugriff zum Testoptions
register 7. Dadurch können nun beispielsweise Testfunktionen
oder chipinterne Einstellungen durch einen einfachen Schreib
zugriff gesteuert werden. Auf diese Weise können beispiels
weise
In an alternative embodiment of the invention, provision is made to set up a new unoccupied register with free bits, which is then connected to the test option register 7 . Link 6 b of register 6 with test options register 7 gives direct access to test options register 7 . As a result, test functions or chip-internal settings can now be controlled with a simple write access. In this way, for example
- 1. chipinterne Spannungsgeneratoren 8, 9 gesteuert,1. chip-internal voltage generators 8 , 9 controlled,
- 2. definierte Signalpfade ein- und ausgeschaltet oder2. Defined signal paths switched on and off or
- 3. Betriebsmodi und Einstellungen3. Operating modes and settings
verändert werden.to be changed.
Wie der Fig. 2 weiter entnehmbar ist, ist das Testoptions register 7 sowohl mit einem Spannungsgenerator 8 als auch mit einem zweiten Spannungsgenerator 9 verbunden. Das heißt, je nach Programmierung der Datensequenz werden die beiden Span nungsgeneratoren 8, 9 auf die gewünschten Spannungswerte ge setzt. Vorzugsweise erfolgt dabei die Programmierung der Spannungen stufenweise, so dass die beiden Spannungsgenerato ren 8, 9 für eine Feinjustage verstellt werden können. Dies kann notwendig werden, um Fehler in dem Speicherbaustein 1 zu erkennen und gegebenenfalls durch Ein- und Ausschalten defi nierter Signalpfade zu 'reparieren'.As can also be seen in FIG. 2, the test options register 7 is connected to both a voltage generator 8 and a second voltage generator 9 . That is, depending on the programming of the data sequence, the two voltage generators 8 , 9 are set to the desired voltage values. The voltages are preferably programmed in stages, so that the two voltage generators 8 , 9 can be adjusted for fine adjustment. This can be necessary in order to detect errors in the memory module 1 and, if necessary, to 'repair' them by switching on and off defined signal paths.
Die Spannungsgeneratoren 8, 9 sind gemäß der Fig. 2 aus gangsseitig mit Schaltkreisen 10, 11 und 12 verbunden, wobei jeder Schaltkreis 10, 11, 12 sowohl von dem Spannungsgenera tor 8 als auch von dem Spannungsgenerator 9 versorgt wird. Beispielsweise liefert der Spannungsgenerator 8 die Spannung +5 Volt und der Spannungsgenerator 9 die Spannung -5 Volt an die Schaltkreise 10, 11, 12, so dass alle Schaltkreise 10, 11, 12 mit den steuerbaren Spannungen +/-5 Volt versorgt wer den.The voltage generators 8 , 9 are connected according to FIG. 2 from the output side to circuits 10 , 11 and 12 , each circuit 10 , 11 , 12 being supplied by both the voltage generator 8 and the voltage generator 9 . For example, the voltage generator 8 supplies the voltage +5 volts and the voltage generator 9 the voltage -5 volts to the circuits 10 , 11 , 12 , so that all circuits 10 , 11 , 12 are supplied with the controllable voltages +/- 5 volts.
Selbstverständlich ist die Erfindung nicht durch das be schriebene Ausführungsbeispiel beschränkt. Erfindungswesent lich ist, dass durch die Verknüpfung des Konfigurations registers 4 mit dem Testoptionsregister 7 eine neue Möglich keit geschaffen wurde, während des normalen Rechnerbetriebes Testfunktionen am Speicherbaustein starten zu können. Of course, the invention is not limited by the described embodiment. It is essential to the invention that, by linking the configuration register 4 with the test option register 7, a new possibility has been created to be able to start test functions on the memory chip during normal computer operation.
11
Speicherbaustein
memory chip
22
chipinternes Interface des Speicherbausteins
on-chip interface of the memory chip
33
Vergleichsschaltung
comparison circuit
44
Konfigurationsregister
configuration register
55
Schieberegister
shift register
66
Register
register
66
a unbenutzte Bits
a unused bits
66
b Verknüpfung
b Link
77
Testoptionsregister
Test option register
88th
erster Spannungsgenerator
first voltage generator
99
zweiter Spannungsgenerator
second voltage generator
1010
Schaltkreis
circuit
1111
Schaltkreis
circuit
1212
Schaltkreis
circuit
1313
Direktzugriffsmodus
Direct access mode
2020
Speichercontroller
memory controller
2121
Serielles Interface des Speichercontrollers
Serial interface of the memory controller
2222
Serieller Bus
Serial bus
2323
Datenleitungen
data lines
2424
Taktleitungen
clock lines
3030
Testgenerator
test generator
3131
Testsystem
test system
Claims (10)
dass eine Datenfrequenz, die Testfunktionen für den Speicher baustein festlegt, in einen freien Speicherbereich (6) des Konfigurationsregisters (4) eingelesen wird,
dass die eingelesene Datenfrequenz oder Teile davon über eine Verknüpfung (6b) in ein Testoptionsregister (7) übertragen werden, und
dass das Testoptionsregister (7) entsprechend der Daten frequenz ausgewählte Testfunktionen des Speicherbausteins (1) steuert.1. A method for controlling test functions in a memory module ( 1 ), in particular for activating test functions in an RDRAM module, with data sequences via an interface ( 2 ) in a configuration register ( 4 ) of the memory module by means of a memory controller ( 20 ) ( 1 ) be marked , characterized in that
a data frequency that defines test functions for the memory module is read into a free memory area ( 6 ) of the configuration register ( 4 ),
that the read data frequency or parts thereof are transmitted via a link ( 6 b) to a test option register ( 7 ), and
that the test option register ( 7 ) controls selected test functions of the memory module ( 1 ) according to the data frequency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001110627 DE10110627A1 (en) | 2001-03-06 | 2001-03-06 | Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001110627 DE10110627A1 (en) | 2001-03-06 | 2001-03-06 | Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) component |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10110627A1 true DE10110627A1 (en) | 2002-09-19 |
Family
ID=7676413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001110627 Ceased DE10110627A1 (en) | 2001-03-06 | 2001-03-06 | Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) component |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10110627A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004051345A1 (en) * | 2004-10-21 | 2006-05-04 | Infineon Technologies Ag | Semiconductor device, and method for inputting and / or outputting test data |
DE102004057532A1 (en) * | 2004-11-29 | 2006-06-01 | Infineon Technologies Ag | Semiconductor chip e.g. memory chip, testing method, involves providing test logic, testing chip when test mode is set, issuing test results and/or status of test mode, and selecting test result and status of mode through serial bit strands |
CN111722031A (en) * | 2020-05-13 | 2020-09-29 | 广州市扬新技术研究有限责任公司 | Direct current traction protection tester device based on FPGA |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905690A (en) * | 1997-11-14 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor device having circuitry capable of surely resetting test mode |
-
2001
- 2001-03-06 DE DE2001110627 patent/DE10110627A1/en not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905690A (en) * | 1997-11-14 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor device having circuitry capable of surely resetting test mode |
Non-Patent Citations (2)
Title |
---|
WINDECK, Christof: Rasender Daten-Bus, In: ct Magazin für Computertechnik, Heft 3, 2000 Hannover, Verlag Heinz Heise GmbH, S. 232-241 * |
WINDECK, Christof: Speicherriegel enträtselt, Wie Mainboards die Hauptspeicher-Zeitparameter einstellen (sollen), In: ct Magazin für Computertechnik, Heft 17, 2000, Hannover, Verlag Heinz Heise GmbH, S. 166-173 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004051345A1 (en) * | 2004-10-21 | 2006-05-04 | Infineon Technologies Ag | Semiconductor device, and method for inputting and / or outputting test data |
US7184339B2 (en) | 2004-10-21 | 2007-02-27 | Infineon Technologies Ag | Semi-conductor component, as well as a process for the in-or output of test data |
DE102004051345B4 (en) * | 2004-10-21 | 2013-08-22 | Qimonda Ag | Semiconductor device, method for inputting and / or outputting test data, and memory module |
DE102004051345B9 (en) * | 2004-10-21 | 2014-01-02 | Qimonda Ag | Semiconductor device, method for inputting and / or outputting test data, and memory module |
DE102004057532A1 (en) * | 2004-11-29 | 2006-06-01 | Infineon Technologies Ag | Semiconductor chip e.g. memory chip, testing method, involves providing test logic, testing chip when test mode is set, issuing test results and/or status of test mode, and selecting test result and status of mode through serial bit strands |
CN111722031A (en) * | 2020-05-13 | 2020-09-29 | 广州市扬新技术研究有限责任公司 | Direct current traction protection tester device based on FPGA |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10244757B3 (en) | Programming a memory module using a boundary scan register | |
DE19729163B4 (en) | System and method for scan control of a programmable fuse circuit in an integrated circuit | |
DE602004007503T2 (en) | RECONFIGURABLE ARCHITECTURE FOR SOCs | |
DE10118141A1 (en) | Semiconductor device test system has modular units connected via tester bus to main computer | |
DE10053878A1 (en) | Semi-conductor test system has a test head that can be used with different test device modules for use with DUTs of different performance and clocking properties, | |
DE2555435A1 (en) | MONOLITHIC HIGHLY INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
DE10321913A1 (en) | System package in-semiconductor device | |
DE102006030360A1 (en) | Method and apparatus for selectively accessing and configuring individual chips of a semiconductor wafer | |
DE10124923A1 (en) | Test procedure for testing a data storage device | |
DE60013210T2 (en) | One-chip microcomputer and its control method | |
DE102004012279B3 (en) | Self-testing method for memories embedded in semicomnductor chip using memory self-testing control with memory self-testing register for storing memory test configuration data | |
DE10306620B4 (en) | Integrated test circuit in an integrated circuit | |
DE10052211A1 (en) | Test arrangement for integrated circuit memory chips | |
DE10110627A1 (en) | Controlling test functions for activating rambus dynamic random accecss memory (RDRAM) component | |
DE10126301A1 (en) | Memory component with test mode has address circuit that activates defective memory cell instead of specified replacement cell if signal from test circuit and address of defective cell applied | |
DE19522335A1 (en) | Setting input and output base addresses for jump free configurations | |
DE10130785A1 (en) | Memory module e.g. SDRAM, includes device for isolating output data device when test mode is activated | |
DE10034900C2 (en) | System for testing fast synchronous digital circuits, especially semiconductor memory devices | |
DE10122619C1 (en) | Test circuit for testing a synchronous circuit | |
DE102004043063B4 (en) | Method for operating a semiconductor device with a test module | |
DE10034897B4 (en) | Address counter for addressing synchronous high-frequency digital circuits, in particular memory components | |
DE10029835C1 (en) | Integrated circuit with test facility has test switch closed by applied test signal to allow test voltage to be applied to irreversible programmable switches | |
DE10244977B4 (en) | Accelerate the programming of a memory chip with the help of a boundary scan (BSCAN) register | |
EP0459001B1 (en) | Integrated semiconductor memory | |
DE10135583A1 (en) | Data generator for generating test data for word-oriented semiconductor memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8131 | Rejection |