DE10044960B4 - Method for producing a power semiconductor component - Google Patents
Method for producing a power semiconductor component Download PDFInfo
- Publication number
- DE10044960B4 DE10044960B4 DE2000144960 DE10044960A DE10044960B4 DE 10044960 B4 DE10044960 B4 DE 10044960B4 DE 2000144960 DE2000144960 DE 2000144960 DE 10044960 A DE10044960 A DE 10044960A DE 10044960 B4 DE10044960 B4 DE 10044960B4
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- semiconductor body
- edge
- producing
- trench structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000002019 doping agent Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Abstract
Verfahren zur Herstellung eines Leistungshalbleiterbauelements bestehend aus einem Halbleiterkörper (4) eines ersten Leistungstyps mit zwei einander gegenüber liegenden Hauptoberflächen (1, 5), jeweils einem Bereich eines zweiten Leitungstyps (2, 6), der an die jeweiligen Hauptoberflächen (1, 5) angrenzt, sowie einer an dem Rand des Halbleiterkörpers (4) angeordneten Zone (11) des zweiten Leitungstyps, die die beiden Bereiche (2, 6) des zweiten Leitungstyps elektrisch leitend miteinander verbindet, bei dem mindestens eine durch ein nur von einer Hauptoberfläche (1 oder 5) ausgehendes Ätzverfahren mit basischem Medium V-förmige Grabenstruktur erzeugt wird und anschließend die am Rand des Halbleiterkörpers angeordnete Zone (11) durch einen Diffusionsprozess ausgehend von der V-förmigen Grabenstruktur gebildet wird.method for producing a power semiconductor component consisting of a semiconductor body (4) a first type of power with two opposing ones main surfaces (1, 5), in each case a region of a second conductivity type (2, 6), which adjoins the respective main surfaces (1, 5), as well as a zone (11) arranged on the edge of the semiconductor body (4) of the second conductivity type, the two areas (2, 6) of the second Conductor type electrically conductively connects, in which at least an etching process starting from only one major surface (1 or 5) with basic medium V-shaped Trench structure is generated and then arranged at the edge of the semiconductor body Zone (11) by a diffusion process from the V-shaped trench structure is formed.
Description
Die Erfindung beschreibt ein Verfahren zur Herstellung eines beidseitig sperrenden Leistungshalbleiterbauelements. Derartige Halbleiterbauelemente sind beispielsweise Thyristoren. Die weiteren Ausführungen beziehen sich auf diesen Typ von Halbleiterbauelementen, sind allerdings analog auch auf andere beidseitig sperrende Halbleiterbauelement wie beispielhaft Bipolar- Transistoren mit isoliertem Gate (IGBT) anwendbar. Daher sind in allen Abbildungen nur die für die Erfindung bzw. die Erklärungen zum Stand der Technik notwendigen Element gezeichnet, dafür nicht relevante Elemente werden aus Gründen der Übersichtlichkeit weggelassen.The The invention describes a method for producing a double-sided blocking power semiconductor device. Such semiconductor devices are, for example, thyristors. The other versions are related to this type of semiconductor devices, however analogous to other blocking on both sides semiconductor device for example insulated gate bipolar transistors (IGBT) applicable. Therefore, in all figures, only those for the invention or the explanations drawn to the state of the art necessary element, but not relevant elements are made for reasons the clarity omitted.
Bei bidirektional sperrenden Leistungshalbleiterbauelementen mit wenigstens 2 sperrenden pn-Übergängen zählen zum Stand der Technik einerseits Bauelemente, bei denen das Ausgangsmaterial ein homogenes Halbleitermaterial ist und die pn- Übergänge von den Oberflächen aus eingebracht werden. Andererseits zählen dazu Bauelemente unter Verwendung von Epitaxialwafern, bei denen der Übergang Zwischen Substrat und Epitaxialschicht einen pn-Übergang bildet.at bidirectionally blocking power semiconductor components with at least 2 blocking pn junctions count to Prior art, on the one hand, components in which the starting material a homogeneous semiconductor material and the pn junctions from the surfaces be introduced. On the other hand, components are included Use of epitaxial wafers in which the transition between substrate and Epitaxial layer a pn junction forms.
Bei allen bidirektional sperrenden Leistungshalbleiterbauelementen muss ein Randabschluss für den pn-Übergang hergestellt werden, um einen die Sperrspannung verringernden Oberflächendurchbruch zu vermeiden.at all bidirectionally blocking power semiconductor devices must an edge termination for the pn junction be prepared to a reverse voltage reducing surface breakdown to avoid.
Bei
großflächigen meist
runden Thyristoren in MESA-Struktur werden nach dem vereinzeln aus der
Verbund des Halbleiterkörpers
nach dem Stand der Technik, beispielhaft dargestellt in
Bei
rechteckigen, meist quadratischen, Thyristoren in MESA-Struktur
(siehe ebenfalls
Für beide vorgenannten Verfahren des Randabschlusses der pn-Übergänge von Seiten der ersten und zweiten Oberfläche ergeben sich folgenden Nachteile.
- • Der Herstellungsaufwand ist erheblich, denn es ist sowohl eine Strukturierung von beiden Seiten als auch beispielsweise eine Ätzung eines MESA-Grabens von beiden Seiten erforderlich.
- • Die Montage derart hergestellter Halbleiterbauelemente ist aufwendig, da sich auf der druckzukontaktierenden bzw. aufzulötenden Seite des Halbleiterbauelements jeweils ein passivierter pn-Übergang befindet, und sich zwischen dieser Randkontur und dem Grundsubstrat ein Spalt befindet in den beispielsweise Lötmittel eintreten und zu Kurzschlüssen führen können.
- • Die Auflagefläche auf dem Grundsubstrat ist geringer als die Fläche des Halbleiterbauelements, daraus ergibt sich ein erhöhter Wärmewiderstand.
- • Die einzelnen Halbleiterbauelemente sind nicht im Verbund des Halbleiterkörpers in einer Messapparatur elektrisch messbar, vielmehr müssen die Halbleiterbauelemente vor der Messung vereinzelt werden um anschießend einzeln charakterisiert zu werden. Dies ist kostenaufwendig und vor allem nicht kompatibel mit modernen Produktionsverfahren.
- • The manufacturing effort is significant, as both structuring from both sides and, for example, etching of a MESA trench from both sides are required.
- The assembly of semiconductor components produced in this way is expensive because there is a passivated pn junction on the side of the semiconductor component to be pressure-contacted, and there is a gap between this edge contour and the base substrate into which, for example, solder can enter and cause short-circuits.
- • The bearing surface on the base substrate is smaller than the surface of the semiconductor device, resulting in an increased thermal resistance.
- The individual semiconductor components can not be measured electrically in a composite apparatus of the semiconductor body in a measuring apparatus, rather the semiconductor components must be separated before the measurement in order to be subsequently characterized individually. This is costly and above all not compatible with modern production methods.
Die genannten Nachteile werden nach dem Stand der Technik vermieden, mittels einer elektrisch leitenden Zone im Randbereich des Halbleiterbauelements. Dabei wird in diesem Randbereich eine leitende Verbindung des zweiten Leitungstyps erzeugt.The mentioned disadvantages are avoided according to the prior art, by means of an electrically conductive zone in the edge region of the semiconductor component. In this case, in this edge region, a conductive connection of the second Line type generated.
Dies
ist relativ einfach bei der Verwendung von mittels Epitaxie-Verfahren
hergestellten Bauelementen, die aus einem dicken Substrat (>350μm) und einer Epitaxieschicht
im Bereich von 50μm
bestehen, welche die eigentlich genutzte aktive Zone bilden. In
der
Eine
Lösung
nach
Diesen
Nachteil vermeidet das in der
Ebenso
ist gemäß der
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Herstellung eines aus einem homogenen Halbleiterkörper aufgebauten bidirektional sperrenden Leistungshalbleiterbauelements vorzustellen, bei dem beide pn-Übergänge auf nur einer Oberfläche mit einer sperrfähigen Randabschluss mit Passivierungsschicht versehen sind, wobei die Diffusionslänge für den benötigten leitenden Randbereich geringer als die Dicke des Halbleiterkörpers ist und bei dem gleichzeitig nur ein photolithographischer Prozeßschritt zur Erzeugung dieses Randbereiches erforderlich ist.Of the Invention is based on a process for the preparation of the object a constructed of a homogeneous semiconductor body bidirectional blocking power semiconductor device to present in the both pn junctions on only one surface with a lockable Edge termination are provided with passivation layer, wherein the diffusion length for the required conductive edge region is less than the thickness of the semiconductor body and at the same time only a photolithographic process step to generate this edge area is required.
Die Aufgabe wird erfindungsgemäß gelöst, durch ein Herstellungsverfahren mit den Merkmalen des Anspruchs 1. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.The The object is achieved by, by a manufacturing method having the features of claim 1. Preferred Embodiments are in the subclaims described.
Die Herstellung des Leistungshalbleiterbauelements nach Anspruch 1 ist durch die für diese Erfindung wesentlichen Schritte gekennzeichnet:
- 1. Ausgehend von einem Halbleiterkörper des ersten Leitungstyps werden in den Randzonen der später zu vereinzelnden Halbleiterbauelemente von einer Seite ausgehende Grabenstrukturen erzeugt, die als Basis für die Erzeugung von Bereichen vom zweiten Leitungstyp dienen.
- 2. Anschießend werden Bereiche vom zweiten Leitungstyp an oder nahe der Oberflächen durch Einbringung eines entsprechenden Dotanden erzeugt.
- 3. Gegebenenfalls werden für das entsprechende Halbleiterbauelement notwendige Bereiche anschließend mittels weitere Diffusions- und oder Implantationsprozesse mit den entsprechenden Dotanden erzeugt.
- 4. Anschließend wird ein Randabschluss mit Passivierung der pn-Übergänge durchgeführt, sowie das Halbleiterbauelement mit geeigneten metallischen Kontaktierungen versehen.
- 1. Starting from a semiconductor body of the first conductivity type, trench structures emanating from one side are produced in the edge zones of the semiconductor components to be separated later, which serve as a basis for the generation of regions of the second conductivity type.
- 2. Subsequently, regions of the second conductivity type are generated at or near the surfaces by introducing a corresponding dopant.
- 3. Optionally, necessary areas for the corresponding semiconductor component are subsequently produced by means of further diffusion and / or implantation processes with the corresponding dopants.
- 4. Subsequently, an edge termination with passivation of the pn junctions is performed, and provided the semiconductor device with suitable metallic contacts.
Der
erfinderische Gedanke zur Erzeugung der Randzone wird anhand der
Ausführungsbeispiele in
den
- • Bereits
zu Beginn der Ätzung
bilden sich V-förmige
Ränder
13 mit einem Winkel zur Ebene der Oberfläche von 54,7° aus. - • Mit
Fortschreitender Ätzdauer
erhöht
sich die Eindringtiefe in das Halbleitermaterial, allerdings ohne
den bei saueren Medien bekannten Vorgang des Unterätzens der
Ränder.
Die Bereich
17 zwischen den V-förmigen Ränder bleibt dabei im wesentlichen parallel zu Oberfläche. Die Breite f dieses Bereiches läßt sich durch einfache geometrische Betrachtungen bestimmen. - • Nach Ausbildung des vollständigen V-förmigen Grabens erfolgt keine bzw. nur äußerst langsam fortschreitende weitere Ätzung des Halbleitermaterials mehr. Dadurch ist die Prozessdauer keine kritische Größe, die bei überschreiten zu einer zu tiefen Ätzung des Halbleitermaterials führt.
- • Durch eine definierte Breite e der Maskierung ergibt sich automatisch eine Tiefe der Ätzung zu 1/2e tan (54,7°), also beispielhaft bei einer Breite e von 200μm eine Tiefe des Grabens von 141μm.
- • Already at the beginning of the etching V-shaped edges form
13 with an angle to the plane of the surface of 54.7 °. - As the etching time progresses, the penetration depth into the semiconductor material increases, but without the process of undercutting the edges known from acidic media. The area
17 between the V-shaped edges remains substantially parallel to the surface. The width f of this range can be determined by simple geometrical considerations. - After the formation of the complete V-shaped trench, no further or only slowly progressing further etching of the semiconductor material takes place. As a result, the duration of the process is not a critical quantity which, if exceeded, leads to a too deep etching of the semiconductor material.
- • A defined width e of the masking automatically results in a depth of the etching to 1 / 2e tan (54.7 °), thus for example at a width e of 200 μm a depth of the trench of 141 μm.
Anschließend an
die Ätzung
erfolgt eine Belegung, z. B. mittels Ionenimplantation, mit dem
Dotanden
In
einem ersten Schritt wird eine V-förmigen Grabenstruktur
Die
Herstellung des Leistungshalbleiterbauelements nach diesem Ausführungsbeispiel
hat die Vorteile der verringerten Diffusionszeit gegenüber dem
Stand der Technik, einer zufriedenstellenden Stabilität des Halbleiterkörpers vor
der Vereinzelung der Halbleiterbauelemente hervorgerufen durch die Restdicke
des Bereiches
In
einem ersten Schritt wird eine V-förmigen Grabenstruktur
Dadurch
bildet sich eine Kontur
Die Herstellung des Leistungshalbleiterbauelements nach diesem Ausführungsbeispiel hat die Vorteile, dass die Randkontur ausschließlich durch den Diffusionsprozeß erzeugt wird, der auch zur Erzeugung der pn-Übergänge des Halbleiterbauelements notwendig ist und sich somit als zusätzlicher Aufwand nur der Ätzprozeß mit basischem Medium zur Erzeugung der Grabenstruktur ergibt. Nachteilig ist die hierbei notwendige Tiefe der Grabenstruktur, die zu einer deutlich reduzierten Stabilität des Halbleiterkörpers vor der Vereinzelung der Halbleiterbauelemente führt.The Production of the power semiconductor device according to this embodiment has the advantages that the edge contour is generated exclusively by the diffusion process which is also used to generate the pn junctions of the semiconductor device is necessary and thus as an additional expense only the etching process with basic Medium for creating the trench structure results. The disadvantage is the in this case necessary depth of the trench structure, the one to a clear reduced stability of the semiconductor body before the separation of the semiconductor components leads.
Allen nach dem erfinderischen Verfahren erzeugten Halbleiterbauelementen sind folgende vorteilhafte Eigenschaften gemeinsam:
- • Der Herstellungsaufwand, speziell die benötigte Zeit für die Trenndiffusion wird deutlich verringert.
- • Das basische Ätzmedium bewirkt eine V-förmige Randkontur ohne Unterätzen bei einfach einzustellende Tiefe der Randkontur.
- • Die Montage der erzeugten einzelnen Leistungshalbleiterbauelement ist weniger aufwendig, da eine der Oberflächen vollflächig bzw. nahezu vollflächig metallisiert und kontaktiert werden kann.
- • Der Wärmeübergang des Halbleiterbauelements kann vollflächig bzw. nahezu vollflächig erfolgen.
- • Die einzelnen Halbleiterbauelemente können vor dem Vereinzeln im Verbund des Halbleiterkörpers charakterisiert werden.
- • The manufacturing effort, especially the time required for the separation diffusion is significantly reduced.
- • The basic etching medium creates a V-shaped edge contour without undercutting at easily adjustable depth of the edge contour.
- The assembly of the individual power semiconductor component produced is less complicated, since one of the surfaces can be metallized and contacted over the entire surface or almost the entire surface.
- • The heat transfer of the semiconductor device can take place over the entire surface or almost the entire surface.
- The individual semiconductor components can be characterized prior to singulation in the composite of the semiconductor body.
Die Fertigung der Leistungshalbleiterbauelemente wird somit vereinfacht und mit modernen Produktionstechniken kompatibel gestaltet.The Production of the power semiconductor components is thus simplified and made compatible with modern production techniques.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000144960 DE10044960B4 (en) | 2000-09-12 | 2000-09-12 | Method for producing a power semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000144960 DE10044960B4 (en) | 2000-09-12 | 2000-09-12 | Method for producing a power semiconductor component |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10044960A1 DE10044960A1 (en) | 2002-04-04 |
DE10044960B4 true DE10044960B4 (en) | 2006-05-18 |
Family
ID=7655864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000144960 Expired - Fee Related DE10044960B4 (en) | 2000-09-12 | 2000-09-12 | Method for producing a power semiconductor component |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10044960B4 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004060210A1 (en) * | 2004-12-14 | 2006-06-29 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Separation diffusion zone producing method for double-sided blocking power semiconductor component, involves producing trench that extends from side of semiconductor body up to maximum depth of body, and placing doping material into body |
US8264047B2 (en) * | 2010-05-10 | 2012-09-11 | Infineon Technologies Austria Ag | Semiconductor component with a trench edge termination |
EP3142143A1 (en) * | 2015-09-11 | 2017-03-15 | ABB Technology AG | Method for manufacturing a power semiconductor device |
DE102016124670B4 (en) | 2016-12-16 | 2020-01-23 | Semikron Elektronik Gmbh & Co. Kg | Thyristor with a semiconductor body |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0341075A2 (en) * | 1988-05-06 | 1989-11-08 | Harris Corporation | Symmetrical blocking high voltage breakdown semiconductor device and method of fabrication |
EP0361318A2 (en) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Thyristor |
EP0702412A1 (en) * | 1993-06-01 | 1996-03-20 | Komatsu Ltd. | Semiconductor device having high breakdown strength |
US5883012A (en) * | 1995-12-21 | 1999-03-16 | Motorola, Inc. | Method of etching a trench into a semiconductor substrate |
EP0933819A1 (en) * | 1998-02-03 | 1999-08-04 | Siemens Aktiengesellschaft | Method of fabricating a bidirectionally blocking power semiconductor |
-
2000
- 2000-09-12 DE DE2000144960 patent/DE10044960B4/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0341075A2 (en) * | 1988-05-06 | 1989-11-08 | Harris Corporation | Symmetrical blocking high voltage breakdown semiconductor device and method of fabrication |
EP0361318A2 (en) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Thyristor |
EP0702412A1 (en) * | 1993-06-01 | 1996-03-20 | Komatsu Ltd. | Semiconductor device having high breakdown strength |
US5883012A (en) * | 1995-12-21 | 1999-03-16 | Motorola, Inc. | Method of etching a trench into a semiconductor substrate |
EP0933819A1 (en) * | 1998-02-03 | 1999-08-04 | Siemens Aktiengesellschaft | Method of fabricating a bidirectionally blocking power semiconductor |
Also Published As
Publication number | Publication date |
---|---|
DE10044960A1 (en) | 2002-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764281C3 (en) | Method of manufacturing a semiconductor device | |
DE102007001643B4 (en) | Semiconductor device | |
DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
DE2808257B2 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
DE2335799A1 (en) | BARRIER LAYER FIELD EFFECT TRANSISTORS IN DIELECTRICALLY ISOLATED MESAS | |
DE19701189A1 (en) | Semiconductor device | |
DE102007024355A1 (en) | Method for producing a protective structure | |
DE1764155C3 (en) | Method for producing a semiconductor component from a silicon body | |
DE112013002178T5 (en) | Vertical high voltage semiconductor device and manufacturing method thereof | |
DE2749607B2 (en) | Semiconductor device and method for the production thereof | |
DE3024939C2 (en) | ||
DE19750221B4 (en) | Method for producing a semiconductor component with MOS gate control | |
DE2500775A1 (en) | HIGH VOLTAGE RESISTANT SEMICONDUCTOR COMPONENT | |
DE3230569A1 (en) | METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR | |
DE10044960B4 (en) | Method for producing a power semiconductor component | |
DE2342923C2 (en) | Method for producing a two-phase charge transfer arrangement and two-phase charge transfer arrangement produced according to this method | |
DE112013000866B4 (en) | Silicon carbide (SiC) semiconductor devices | |
DE10205324B4 (en) | Semiconductor device | |
EP0164645A2 (en) | Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device | |
DE102008050298A1 (en) | Semiconductor component and method for its production | |
DE102008029235B3 (en) | Intersections of isolation trenches of SOI technology | |
DE1805261A1 (en) | Temperature compensated reference diode and method of making the same | |
DE102012014428B4 (en) | METHOD OF MAKING CONTACT TERMINAL AND INTEGRATED CIRCUIT CHIP | |
EP0931354A1 (en) | Power mos component | |
EP1050076A1 (en) | Method for producing diodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG, |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |