DE10036627A1 - Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit - Google Patents

Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit

Info

Publication number
DE10036627A1
DE10036627A1 DE2000136627 DE10036627A DE10036627A1 DE 10036627 A1 DE10036627 A1 DE 10036627A1 DE 2000136627 DE2000136627 DE 2000136627 DE 10036627 A DE10036627 A DE 10036627A DE 10036627 A1 DE10036627 A1 DE 10036627A1
Authority
DE
Germany
Prior art keywords
cell
cells
integrated circuit
characterized
preceding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000136627
Other languages
German (de)
Inventor
Armin Nueckel
Volker Baumgarte
Gerd Ehlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PACT XPP TECHNOLOGIES AG, 80939 MüNCHEN, DE
Original Assignee
PACT Informationstechnologie GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10036221 priority Critical
Application filed by PACT Informationstechnologie GmbH filed Critical PACT Informationstechnologie GmbH
Priority to DE2000136627 priority patent/DE10036627A1/en
Priority claimed from EP01969493A external-priority patent/EP1377919A2/en
Publication of DE10036627A1 publication Critical patent/DE10036627A1/en
Application status is Ceased legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Abstract

The circuit (1) has a number of adjacent cells (2a-2e) divided into at least 2 cell types, the cells having a sufficient size for integration of a number of logic elements (3a,3e), at least some of the cells having programmable logic elements. The terminals (5a-5d) for the interconnections between the cells are positioned to allow mixing of the different types of cells within the cell matrix. An Independent claim for a design method for an integrated cell matrix circuit is also included.

Description

Die vorliegende Erfindung betrifft einen integrierten Schalt kreis nach dem Oberbegriff des unabhängigen Anspruches. The present invention relates to an integrated circuit according to the preamble of the independent claim. Damit befaßt sich die vorliegende Erfindung allgemein mit der Her stellung von logischen Halbleiterbauelementen. Thus, the present invention is concerned generally with the Her position of logic semiconductor devices.

Aus der DE 44 16 881 C2, deren Offenbarungsgehalt durch Be zugnahme vollumfänglich eingegliedert ist, ist ein Verfahren zum Betrieb einer Datenverarbeitungseinrichtung mit program mier- und konfigurierbarer Zellstruktur bekannt. is incorporated fully from DE 44 16 881 C2, the disclosure content zugnahme by Be, is a method for operating a data processing device with program mier- and configurable cell structure known. Die Daten verarbeitungsvorrichtung umfaßt eine Zellmatrix aus einer Vielzahl orthogonal zueinander angeordneter, homogen struktu rierter Zellen, welche in ihrer Funktion und Vernetzung frei programmierbar sind. The data processing device comprises a cell matrix of a plurality of orthogonally arranged homogeneously struc tured cells which are programmable in their function and networking. Es wird nicht angegeben, wie in der Pra xis ein integrierter Baustein mit dieser Zellmatrix vorteil haft hergestellt werden kann. It is not specified how an integrated module can be made favorable in the Pra xis with these cell matrix. Außerdem wird nicht angegeben, wie die dargestellte Datenverarbeitunseinrichtung auf einfache Weise für bestimmte Anwendungen angepaßt hergestellt wer den kann. It also does not specify how the Datenverarbeitunseinrichtung shown produced easily adapted for specific applications who can to.

Aus "Principles of CMOS VLSI Design" von NH Weste und K. Eshraghian, Addison-Wesley, 2. Auflage 1993 , Kapitel 8, Ab schnitt 8.4.2.1 ist ein Blocklayout, dh ein Floorplan eines generischen, dh an bestimmte Anwendungen anpaßbaren PLA bekannt. From "Principles of CMOS VLSI Design" by NH vest and K. Eshraghian, Addison-Wesley, 2nd edition 1993, Chapter 8, section 8.4.2.1 Starting is a block layout, ie a floorplan of a generic, that is known to certain applications adaptable PLA , Dabei wird eine Abbildung gezeigt, bei welcher eine Reihe von Zellen für unterschiedliche logische Funktionen nebeneinander angeordnet sind. In this case, an image is shown, in which a number of cells for different logic functions are arranged side by side. Es wird weiter in Fig. 8.80 des Dokumentes eine physikalische Implementierung für einen PLA gezeigt, bei welcher zwei unterschiedliche logische Funk tionsblöcke mit unterschiedlich herangeführten Anschlüssen vorgesehen sind. It is further shown a physical implementation for a PLA in Fig. 8.80 of the document in which two different logical blocks radio tion with different zoom out ports are provided. Auch hier ist somit nicht angegeben, wie in der Praxis ein integrierter Baustein besonders vorteilhaft hergestellt werden kann. Here, too, is not specified so as an integrated module can be produced with particular advantage in practice.

Es ist wünschenswert, integrierte Schaltkreise, insbesondere hochkomplexe wie jene der in der DE 44 16 881 C2 beschriebe nen Art auf einfache Weise physikalisch implementieren und anpassen zu können. It is desirable for integrated circuits, in particular to implement physically easily and adapt highly complex as those of-described in DE 44 16 881 C2 nen type.

Die Aufgabe der Erfindung besteht darin, Neues für die ge werbliche Anwendung bereitzustellen. The object of the invention is to provide new for the ge advertising application.

Die Lösung dieser Aufgabe wird unabhängig beansprucht. The solution of this object is claimed independently. Bevor zugte Ausführungsformen finden sich in den Unteransprüchen. Before ferred embodiments can be found in the dependent claims.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird so mit vorgeschlagen, daß bei einem integrierten Schaltkreis mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlüsse aufwei sen, vorgesehen ist, daß die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Größe aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgese hen sind, um so eine willkürliche, dh sich nicht streng re gulär über den Baustein wiederholende Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben. According to a first aspect of the present invention is thus proposed that in an integrated circuit having a plurality of adjacent cells, wherein at least two types are provided by cells which ports sen aufwei, it is provided that the cells of a logic for integrating a plurality elements have sufficient size, wherein at least some of the cells at least one logic element is programmable and the terminals are at least substantially matching positions of the cell hen to vorgese so an arbitrary, that is not strictly gulär re via block repetitive cell types mixing at the adjacent arrangement of the cells allow.

Ein erster wesentlicher Gedanke der Erfindung besteht demnach darin, daß ein integrierter hochkomplexer Schaltkreis, auf dem eine Vielzahl von unterschiedlichen logischen Funktionen realisiert ist, ohne weiteres hergestellt werden kann, indem darauf Zellblöcke definiert werden, die im Zellbereichsinne ren programmierbare logische Elemente aufweisen und nach au ßen hin übereinstimmend angeordnete Anschlüsse aufweisen. A first essential idea of ​​the invention is therefore that a built-in highly complex circuit on which a plurality is implemented by various logic functions can be readily prepared by cell blocks thereon are defined which have in the cell region sense ren programmable logic elements and outwards have SEN towards coincident arranged connections. Da bei wurde erkannt, daß es allein dadurch, daß zwischen Berei chen für die Realisierung bestimmter Funktionen auf vorbe stimmmte Weise Leiterbahnen ohne eigentliche Funktion in Form von Anschlußleitungen vorgesehen werden, die Anzahl der beim Chipentwurf zu berücksichtigenden Objekte also erhöht wird, möglich wird, verschiedene Zelltypen an beliebigen Stellen auf dem integrierten Schaltkreis anzuordnen, ohne daß der vollständige Schaltkreis von Grund auf neu entworfen werden muß. Since it was recognized that it interconnects are merely because chen between preparation for the implementation of certain features on vorbe stimmmte manner provided with no real function in the form of leads, the number of to be considered in chip design objects is thus increased, it is possible to use various to arrange cell types anywhere on the integrated circuit, without the full circuit of reason must be designed scratch.

Bei dem integrierter Schaltkreis kann mit wenigstens einer der Zellarten wenigstens ein Speicher-, Floating-Point- Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabe mittel realisiert sein. In the integrated circuit with at least one of the cell types of at least one memory, floating point Rechenwerk-, integer Rechenwerk-, adder, multiplier, Verschlüsselungswerk-, connecting, inlet and / or output medium can be realized. Bei dem Verschlüsselungs- bzw. Kryp tographiewerk kann es sich beispielsweise um eine Schaltungs struktur handeln, die fest oder programmierbar die Bits eines Datenwortes gegeneinander vertauscht, um eine Ver- oder Entschlüsselung vorzunehmen. it may act to a circuit structure that interchanged fixed or programmable bits of a data word, to make an encryption or decryption tographiewerk in which encryption or Kryp, for example. Bei einem Verbindungsmittel kann vorgesehen sein, daß zugeführte Signale ohne irgendeine Ver änderung auf einer gegenüberliegenden Zellseite herausgeführt werden; When a connection means may be provided, that signals supplied without any change Ver be fed out on an opposite side of the cell; es sind dazu im Zellinneren z. It is to the cell interior z. B. ausschließlich durchgehende Leiterbahnen vorgesehen. B. exclusively through conductive tracks provided. Wenn Speichermittel vorgesehen werden, kann es sich um einen RAM-, ROM-, PROM-, EEPROM-Speicher und/oder Kombinationen vorgenannter Speicher typen handeln. If storage means are provided, it may be, types a RAM, ROM, PROM, EEPROM memory and / or combinations of the aforementioned memory. Die Ein- und/oder Ausgabemittel können bei in tegrierten Schaltkreisen für die Computertechnik zur Kommuni kation mit einem Modemanschluß, einem Netzwerkanschluß, einem Speichermittel und/oder mit einem Peripheriegeräteanschluß wie einer Maus, einem Drucker, einer Anzeige usw. dienen. The input and / or output means may cation, etc. are used with a modem, a network connection, a storage means and / or to a peripheral device connection, such as a mouse, a printer, a display in in tegrated circuits for computer technology to Communic.

Bevorzugt werden die Zellen für die Integration von wenig stens 100, bevorzugt 1000 logischen Elementen, insbesondere Gattern dimensioniert sein. the cells for the integration of little least 100 are preferred, preferably 1,000 logic elements be sized particular gates. Dies stellt sicher, daß der zu sätzliche zusätzlicher Platzaufwand für das Vorsehen von Ver bindungsleitungen der Zellen sich nicht wesentlich nachteilig auswirkt und zugleich stark unterschiedliche Zellfunktionen realsierbar sind. This ensures that the additional space for additional expenditure for the provision of Ver connecting lines of the cells did not have a material impact adversely, yet very different cellular functions are realsierbar. Es ist insbesondere möglich, wenigstens zwei verschiedene Zellarten vorzusehen, die jeweils zumindest 100, bevorzugt 1000 logische Gatteräquivalente umfaßt. It is in particular possible to provide two different cell types at least, each comprising at least 100, preferably 1,000 logic gates equivalents. Hier bei sei erwähnt, daß einleuchtenderweise mehr als zwei unter schiedliche Zellarten auf einem einheitlich gefertigten, durchgehenden Substrat, auf welchem der integrierten Schalt kreis gebildet ist, angeordnet werden können. Here, in is noted that obvious enough, more than two is formed schiedliche cell types on a uniformly fabricated, continuous substrate on which the integrated circuit can be placed.

Die Zellen können bevorzugt so bemaßt sein, daß wenigstens eine Kantenlänge der Zellen wenigstens das 500fache, bevor zugt wenigstens das 1000fache der den Herstellungsprozeß cha rakterisierenden Gatelänge beträgt. The cells may preferably be dimensioned so that at least one edge length of the cell at least 500 times before Trains t least 1000 times of the manufacturing process cha rakterisierenden gate length. Bei einem Herstellungs prozeß, mit welchem 0,25 µm-Strukturen herstellbar sind, kann also eine Zellkante zumindest eine Länge von 125 µm aufweisen. In a manufacturing process with which 0.25 micron structures are manufactured, so a cell edge may have at least a length of 125 microns.

Bevorzugt ist, wenn beide Kanten der Zelle eine bestimmte Mindestgröße nicht unterschreiten. Preferably, when both edges of the cell does not fall below a certain minimum size. Dazu können wenigstens zwei Kantenlängen der Zellen wenigstens das 200fache, bevor zugt wenigstens das 500fache der den Herstellungsprozeß cha rakterisierenden Gatelänge betragen. For this purpose, two edge lengths of the cells may be at least at least 200 times before Trains t be at least 500 times of the manufacturing process cha rakterisierenden gate length.

Bevorzugt ist es, wenn die Zellen verschiedener Arten zumin dest im wesentlichen identische Größen aufweisen, also allen falls nichtsignifikante Größenabweichungen besitzen. It is preferred if the cells of various types, at least is having substantially identical sizes, so all if not significant size variations possess.

Die Anschlüsse werden bevorzugt zumindest einen der Anschlüs se Versorgungsspannung und/oder Masse, und/oder zumindest ei ne Zell-Ein- und/oder Ausgabeleitung umfassen, wobei es ins besondere möglich ist, daß die Zell-Ein- und/oder Ausgabelei tung einen Teil eines Ein- und/oder Ausgabebusses darstellt und/oder eine Taktleitung umfaßt. The terminals are preferably include at least one of the connec se supply voltage and / or mass, and / or at least ei ne cell input and / or output line, it being possible in particular that the cell input and / or Ausgabelei tung a represents part of an input and / or output bus, and / or comprises a clock line. In diesem Fall werden die für jeweilige Bits vorgesehen Zu- und/oder Ableitungen an je weils hinreichend korrespondierenden Stellen längs der Zell wand angeordnet sein. In this case, provided for respective bits of supply and / or discharge of each weils sufficiently corresponding locations are along the cell wall be disposed. Dies ermöglicht es, daß zwei oder mehr voneinander unabhängige Busse an die Zelle herangeführt wer den und/oder durch diese hindurch laufen, ohne daß Signal transferprobleme relevant werden. This makes it possible that two or more mutually independent buses introduced to the cell who to and / or pass therethrough, without that signal transfer problems are relevant.

Es ist bevorzugt, zumindest einige der Zellanschlüsse am Zellrand anzuordnen. It is preferable to place at least some of the cell connectors on the cell edge. Dies erlaubt eine kachelartige Nebenein anderordnung der Bauelemente, was herstellungstechnisch gün stig ist. This allows a tile-like alongside one other order of the components, which is manufacturing point gun-effectively. Die kachelartige Nebeneinanderordnung wird bevor zugt ohne Überlappung der Einzelelemente erreicht, was das Layout weiter vereinfacht. The tile-like juxtaposition is reached before Trains t with no overlap of individual elements, which further simplifies the layout. Die Anschlüsse sind dabei voll ständig bis zum Rand geführt, so daß auf der Maske Anschlüsse benachbarter Zellen aneinander stoßen und im integrierten Schaltkreis ineinander übergehen. The connections are constantly out full to the brim, so that connections of adjacent cells abut on the mask to each other and merge into one another in the integrated circuit.

Alternativ und/oder zusätzlich können zumindest einige der Zellanschlüsse auf der Zellober- und/oder Unterseite angeord net sein. Alternatively and / or additionally at least some of the cell terminals on the Zellober- and / or bottom angeord net can be. Dies erlaubt es, zumindest zwei Lagen Zellen über einander vorzusehen. This makes it possible to provide at least two layers one above the other cells. Bei einer Zellstruktur gemäß DE 44 16 881 können insbesondere die Rechenwerke wie Multiplizierer, Addierer usw. in einer ersten Lage und die damit verbundenen Steuerautomaten, dh Statemachines, in der zweiten Lage an geordnet werden. At a cell structure according to DE 44 16 881, in particular the arithmetic units such as multipliers, adders, etc., can in a first position and the related control machine, that is, state machines, are arranged in the second layer on.

Die Erfindung wird im folgenden nur beispielsweise anhand der Zeichnung erläutert. The invention is only example described with reference to the drawing. In dieser zeigt: This shows:

Fig. 1 einen integrierten Schaltkreis der vorliegenden Erfindung; Figure 1 shows an integrated circuit of the present invention.

Fig. 2 einen Ausschnitt aus dem integrierten Schaltkreis mit einer einzelnen Zellen; Figure 2 is a detail of the integrated circuit with a single cell.

Fig. 3 verschiedene Zellen des erfindungsgemäßen inte grierten Schaltkreises mit jeweiligen logischen Elementen. Fig. 3 different cells of the inte grated circuit according to the invention with respective logic elements.

Nach Fig. 1 umfaßt ein allgemein mit 1 bezeichneter inte grierter Schaltkreis 1 eine Reihe unterschiedlicher Arten von Zellen 2 a- 2 e mit jeweiligen logischen Elementen 3 a- 3 e. According to Fig. 1, indicated generally at 1 inte grated circuit 1 comprises a number of different types of cells 2 a- 2 e with respective logic elements 3 a- 3 e. Die einzelnen Zellen sind voneinander abgegrenzt, wie durch Grenzlinien 4 veranschaulicht. The individual cells are separated from each other, as illustrated by boundary lines. 4 An den Zellen sind Anschlüsse 5 a- 5 d vorgesehen, die die Zellen 2 a- 2 e über die Grenzlinien hinweg mit den jeweiligen Nachbarzellen bzw. nach außen ver binden. Terminals 5 a- 5 d are provided at the cells that bind the cells 2 a- 2 e on the boundary lines of time with the respective neighboring cells or outwardly ver.

Bei den Zellen 2 a handelt es sich um Speicherzellen 2 a, die für die wahlfreie Speicherung von Daten, dh für Lese- und/oder Schreiboperationen ausgelegt sind. The cells 2 a is memory cells 2 a, ie are designed to read and / or write operations for the optional storage of data. Bei der Zelle 2 b handelt es sich um eine I/O-Zelle 2 b, dh um eine Eingabe- Ausgabe-Einheit-Zelle 2 b. In the cell 2 b is an I / O cell 2 b, that is, to an input-output unit cell 2 b. Die I/O-Zelle 2 b ist dazu ausgebildet, eine Ein- und/oder Ausgabe zu einem oder mehreren Peri pheriegeräten wie einer Maus, einem Trackball, einem Touch pad, einem Drucker, einem Modem, einer Kamera, einem Anzeige gerät und/oder einer Grafikkarte vorzusehen. The I / O cell 2 b is adapted to an input and / or output to one or more Peri pheriegeräten such as a mouse, a trackball, a touch pad, a printer, a modem, a camera device to a display and / or to provide a graphics card. Bei den Zellen 2 c handelt es sich um Floating-Point-Unit-Zellen 2 c, dh Gleitkomma-Einheit-Zellen 2 c, die dazu ausgebildet sind, Gleitkomma-Rechenoperationen auf Daten durchzuführen, die Gleitkomma-Zahlen repräsentieren. The cells 2 c is floating point unit cells 2 c, ie floating point unit cells 2 c, which are designed to perform floating point arithmetic operations on data representing the floating point numbers. Bei den Zellen 2 d handelt es sich um Rechenwerk-Zellen 2 d, die dazu ausgelegt sind, lo gische Operationen sowie arithmetische Operationen auf Daten durchzuführen, die logische Operanden bzw. ganze Zahlen re präsentieren. In the cells 2 d is arithmetic unit cells 2 d, which are designed to perform lo cal operations and arithmetic operations on data, to present the logical operand or re integers. Bei den Zellen 2 e handelt es sich um multipli zierende Zellen 2 e, die Zahlen repräsentierende Daten multi plikativ miteinander verknüpfen. The cells 2 e is multiplied ornamental cells 2 e, link numbers, data representing multi plikativ each other.

Jede der Zellen 2 a bis 2 e ist aus einer Vielzahl von Gattern (nicht gezeigt) in per se bekannter Weise aufgebaut. Each of the cells 2 a to 2 e is composed of a plurality of gates (not shown) constructed in a known per se manner. Diese Gatter bilden die logischen Elemente 3 a- 3 e der Zellen. These gates form the logic elements 3 a- 3 e of the cells. Von den Gattern sind zumindest einige in jeder Zelle während der Laufzeit programmierbar, um eine jeweils erforderliche Aufga be mit der Zelle ausführen zu können. Of the gates, at least some in every cell during the term programmable to a respective required Aufga be with the cell to perform.

Die Grenzlinien 4 zwischen den Zellen müssen nicht durch eine reale Struktur implementiert sein. The boundary lines 4 between the cells need not be implemented by a real structure. Vielmehr können sie durch einen zwischen den eng beieinander liegenden Gattern und an deren Bestandteilen der Zellen 2 a bis 2 e angeordneten und nur von den Leitungen der Anschlüsse 5 durchquerten Freiraum de finiert sein, der bei einem guten Entwurf eine allenfalls ge ringe Ausdehnung besitzt. Rather, they can 5 crossed clearance de finiert be having a most ge rings extension with a good design by a disposed between the closely spaced gates and their components of the cells 2 a to 2 e, and only from the lines of the terminals. Dabei können die gegebenenfalls nur gedachten Grenzlinien 4 so angeordnet werden, daß die einzel nen Zellen 2 a bis 2 e zumindest im wesentlichen identische Größen besitzen. The optionally only imaginary boundary line 4 may be arranged such that the individual cells NEN 2 a to 2 e have at least substantially identical sizes. Die Grenzlinien 4 bilden dabei ein die jeweilige Zelle 2 umschreibendes Viereck 6 , welches Seiten 4a- 4d aufweist, vgl. The boundary lines 4 form thereby a respective cell 2 circumscribing rectangle 6, which has sides 4a-4d, see FIG. Fig. 2. FIG. 2.

Nach den Fig. 2 und 3 sind an jeder der Seiten 4a bis 4d An schlüsse 5 a- 5 d vorgesehen, die die Zellen 2 a- 2 e an mit den jeweiligen Nachbarzellen verbinden bzw. vom integrierten Schaltkreis nach außen führen und/oder an den Außenseiten der Außenzellen des integrierten Schaltkreises 1 auf geeignete Weise abgeschlossen sind. According to FIGS. 2 and 3 are at each of the sides 4a to 4d on connections 5 a-d provided 5, the cells 2 a- 2 e with the respective neighboring cells, or lead connect from the integrated circuit to the outside and / or the outsides of the outer cells of the integrated circuit 1 are completed appropriately.

Anschluß 5 a stellt einen aus Eingangsleitungen 7 a und Aus gangsleitungen 7 b bestehenden Busanschluß 5 a dar. Anschluß 5 c stellt einen aus Eingangsleitungen 8 b und Ausgangsleitungen 8 a bestehenden Busanschluß 5 c dar. Im Inneren der Zelle 2 d sind Schalter vorgesehen, um wahlweise Daten von den Ein gangsleitungen 7 a des Busanschlusses 5 a zu den Ausgangslei tungen 8 a des Busanschlusses 5 c zu übertragen und/oder andere Daten mit gleichem Datenformat an die Ausgangsleitungen 8 a zu übertragen. Terminal 5 a represents a from input lines 7a and off output lines 7 b existing bus connection 5 a represents. Terminal 5 c represents a from input lines 8 b and the output lines 8 a existing bus connection 5 c. In the interior of the cell 2 d switches are provided to optionally, data from the A output lines 7a of the bus connection 5a to the Ausgangslei obligations to transfer C and / or other data with the same data format to the output lines 8 a 8 a of the bus connection 5 to be transmitted. Es ist somit ein interner Bus 9 vorgesehen. It is thus an internal bus 9 are provided. Die Eingangsleitungen 7 a und die Ausgangsleitungen 8 a sind bis unmittelbar an den durch die Grenzlinie 4 a bzw 4c definierten Zellrand geführt. The input lines and the output lines 7 a 8 a are guided right up to the respectively by the boundary line 4a 4c defined cell border. Die Eingangsleitungen 7 a liegen dabei zu gleich so genau gegenüber den jeweiligen Ausgangsleitungen 8 a, daß bei Nebeneinanderanordnung zweier Zellen Ausgangslei tungen 8 a der ersten Zelle mit Eingangsleitungen 7 a der zwei ten Zelle in elektrisch leitender Verbindung stehen. The input lines 7a are thereby the same as accurately compared to the respective output lines 8 a that, in juxtaposition of two cells Ausgangslei obligations 8 a of the first cell with the input lines 7 a two-th cell in electrically conductive connection are provided.

In entsprechender Weise sind am Anschluß 5 a noch Ausgangslei tungen 7 b vorgesehen, die mit Eingangsleitungen 8 b des An schlusses 5 c korrespondieren wie zuvor für das Ein/Ausgangs leitungspaar 7 a, 8 a erläutert. In a corresponding manner, at the terminal 5 a still Ausgangslei obligations 7 b provided with input lines 8 b of the circuit 5 to c correspond as previously line pair for the input / output 7 a, 8 a explained. Weiter korrespondieren die an der Seite 4b vorgesehenen Ein- und Ausgangsleitungen des Anschlußes 5 b mit Ausgangs- und Eingangsleitungen des Anschlus ses 5 d der Seite 4d. Further, provided on the side 4b of input and output lines correspond to the terminal 5 b with output and input lines of the Anschlus ses 5 d of the side 4d.

Im Inneren der Zelle 2 d sind ein Rechenwerk 10 für die Ver knüpfung von auf den Eingangsleitungen der Anschlüsse 5 ein laufenden Daten sowie ein zugehöriger Steuerautomat 11 und eine Reihe interner Verbindungen 12 a bis 12 c zwischen diesen untereinander und zur Verbindung derselben mit dem Bus 9 in per se bekannter Weise vorgesehen. Inside the cell 2, an arithmetic unit 10 for the Ver d linkage of the input lines of the terminals 5, a current data as well as an associated control state machine 11 and a number of internal connections 12 a to 12 c between these with each other and for connecting the same to the bus 9 provided in per se known manner.

Nach Fig. 3 weisen die Zellen 2 a bis 2 e der verschiedenen Zellarten identische Größen auf wie durch die identische Grö ße der die Zelle umschreibenden Grenzlinien 4 veranschau licht. According to FIG. 3, the cells 2 a have identical sizes to 2 e of the different cell types as shown by the identical large SSE the circumscribing the cell boundary lines 4 illustrates light. Die Anschlussleitungen 5 aller Zellen 2 a bis 2 e sind jeweils bis an die Zellgrenze 4 herangeführt, wo sie an den jeweils gleichen Positionen liegen. The connection lines 5 of all the cells 2 a to 2 e are each brought up to the cell boundary 4, where they are at the respective same positions. Die interne Verbindungen zwischen den Anschlüssen 5 an einer Zelle 2 untereinander und zu den in der Zelle vorgesehenen logischen Elementen kann da bei von Zelle zu Zelle variieren. The internal connections between the ports 5 to a cell 2 with each other and to those provided in the cell logic elements may vary as at from cell to cell.

Der integrierte Schaltkreis der vorliegenden Erfindung wird hergestellt wie folgt: The integrated circuit of the present invention is prepared as follows:

Zunächst werden die für einen spezifischen Anwendefall erfor derlichen Speicherkapazitäten, Rechenleistungen, Ein-Ausgabe- Anforderungen usw. des integrierten Schaltkreises 1 bestimmt. First, The measures necessary for a specific case applicator storage, processing power, input output requirements are determined, etc. of the integrated circuit. 1 Dann wird ermittelt, mit welchen Schaltungen wie Speicher-, Floating-Point-Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabeschaltungen usw. diese Funktionen realisier bar sind. Then it is determined with which circuits such as memory, floating-point Rechenwerk-, integer Rechenwerk-, adder, multiplier, Verschlüsselungswerk-, connecting, inlet and / or output circuits, etc., these functions are realizable bar. Diese Schaltungen werden nun blockweise zusammenge faßt, um jeweilige Zellarten zu definieren, z. These circuits will now be handled in blocks together amount to define respective cell types, z. B. RAM-Zellen (Speicherzelle für wahlfreien Zugriff), I/O-Zellen, Floating- Point-Unit-Zellen, Rechenwerk-Zellen, multiplizierende Zellen usw. Gegebenenfalls wird dabei geprüft, ob diese Funktionen schon für früher hergestellte integrierte Schaltkreise be reitgestellt wurden. B. RAM cells (memory cell for random access), I / O cells, floating point unit cells calculator cells multiplying cells, etc. If necessary, have to check whether these functions already for previously manufactured integrated circuits be riding provided were. Es wird dabei versucht, die gewünschten Funktionen so auf unterschiedliche Zellarten zu verteilen, daß alle Zellarten eine zumindest näherungsweise einen glei chen Flächenbedarf aufweisen. It is thereby tried to distribute the desired functions so on different cell types that all cell types at least approximately have a moving chen area requirement. Die Zellart mit dem höchsten Flächenbedarf bestimmt dabei die Größe aller Zellarten. The cell type with the highest floor space determines the size of all cell types.

Nach der Funktionsaufteilung auf verschiedene Zellarten 2 a bis 2 e werden die zwischen den Zellen benötigten Anschlußlei tungen 5 bestimmt. After the division of functions in different cell types, 2 a to 2 e is the required between the cells Anschlußlei be obligations 5 determined. Dann wird eine räumliche Anordnung der An schlußleitungen 5 an den Zellen festgelegt. Then, a spatial arrangement of the circuit lines to be fixed to the cell. 5 Die Zellen der jeweiligen Zellarten 2 a bis 2 e werden dann jeweils entworfen, ohne daß eine weitere Beeinflussung durch den Entwurf der an deren Zellarten erfolgt. The cells of the respective cell types 2 a to 2 e are then each designed without further influence of the design is done the at its cell types. Dabei werden vom Inneren der Zellen 2 Leitungsanschlüsse 5 bis an den Zellrand 4 gelegt. In this case, from the interior of the cells 2 lead terminals 5 are laid up to the edge of the cell. 4 Von den in den verschiedenen Zellarten vorgesehenen Gattern werden dabei zumindest einige in jeder Zelle so entworfen, daß sie während der Laufzeit programmierbar sind, um eine jeweils er forderliche Aufgabe mit der Zelle ausführen zu können. there are at least some designed in each cell so of those provided for in the different cell types of gates that they are programmable at run time to perform each task he ford variable with the cell. Dies ist dann der Fall, wenn die Verbindungsstruktur veränderbar ist, dh die ausgewerteten Anschlüsse und/oder die Funktion eines Rechenwerkes usw. verändert werden kann. This is the case when the connection structure is variable, ie the evaluated terminals and / or the function of an arithmetic unit can be changed and so on.

Dies geschieht für alle Zellarten nacheinander, sofern nicht auf Entwürfe für früher hergestellte integrierte Schaltkreise zurückgegriffen werden kann. This is done for all cell types in succession, unless it can be made to draft previously manufactured integrated circuits. Stellt sich dabei heraus, daß der Platzbedarf für die größte Zellart nicht ausreicht, kön nen alle Zellen einfach dadurch vergrößert werden, daß die Anschlußleitungen 5 entsprechend verlängert werden. If it turns out that the space required for the largest cell type is not sufficient, Kings NEN all cells simply be increased in that the connecting lines are extended accordingly. 5 Dies er möglicht es insbesondere, in großen Gruppen einen parallelen Entwurf aller Zellarten gleichzeitig vorzunehmen. An approach that enables it in particular to make the same time a parallel design of all types of cells in large groups.

Es wird dann die Funktionsfähigkeit jeder einzelnen Zellart für sich überprüft, ohne daß die Funktionsfähigkeit anderer Zellarten gleichzeitig mitgeprüft werden müßte. It is checked for then the functionality of each type of cell without the functionality of other cell types would be also tested simultaneously. Dies verrin gert den Gesamtrechenaufwand für die Überprüfung des inte grierten Schaltkreises wesentlich und ermöglicht so den ein fachen Entwurf hochkomplexer Schaltkreise aus sich regulär wiederholenden, selbst komplexen Einheiten. This verrin siege the overall computational effort essential for the review of the inte grated circuit, thereby enabling a fold design of highly complex circuits off regularly repeating, even complex units.

Nach Abschluß des Entwurfes der letzten fertigzustellenden Zellart wird ein Gesamtentwurf erstellt, bei dem die ver schiedenen Zellarten so nebeneinander plaziert werden, daß die entsprechenden Ein- und Ausgangsleitungen in elektrisch leitende Verbindung stehen. After completion of the design of the last cell type to be finished, a total draft is created in which the ver different types of cells are placed side by side so that the corresponding input and output lines are in electrically conductive connection. Danach werden erforderlichenfalls die elektrischen Verbindungen zwischen den Zellen überprüft. After that, the electrical connections between the cells are checked as needed. Auch hierfür ist der Überprüfungsaufwand sehr gering. Here, too, the costs of inspection is very low.

Erforderlichenfalls werden weitere, sich nicht wiederholende Einheiten vorgesehen, wie Überspannungsschutzschaltungen. Where necessary, additional, non-repeating units provided as overvoltage protection circuits. Die seals, dh Chipabschlüsse, Leitungsabschlüsse für am Schalt kreisrand liegende Anschlussleitungen, Teststrukturen usw. So kann für einen tatsächlichen Entwurf einer Schaltung nach DE 44 16 881 C2 ein einzelner Konfigurationsmanager vorgesehen werden, der eine von den anderen Zellarten abweichende An schlussleitungsanordnung besitzt. The seals, ie chip terminations, line terminations for the circuit edge opposite connection lines, test structures etc. Thus, a single configuration manager will be provided for an actual design of a circuit according to DE 44 16 881 C2, which has a deviating from the other cell types of circuit-line arrangement.

Auf diese Weise kann ein integrierter Schaltkreis für einen spezifischen Zweck in sehr kurzer Zeit entworfen und zur Her stellung gegeben werden. In this way, an integrated circuit can be designed for a specific purpose in a very short time and are given to Her position. Die Herstellung selbst erfolgt dann auf konventionelle Weise. The production itself is handled in a conventional manner.

Es sei darauf hingewiesen, daß neben oder anstelle der in den Fig. 1 und 3 gezeigten Zellarten auch andere verwendbar sind. It should be noted that in addition to or instead of that shown in Figs. 1 and 3 types of cells, other may be used.

Beispielsweise ist es möglich, anstelle von zwei verschiede nen Zellarten, von denen die erste Gleitkomma-Operationen und die zweite arithmetische Verknüpfungen ganzer Zahlen durch führt, lediglich eine einzige Zellart zur Implementierung dieser Funktionen vorzusehen, mit der beide Operationsarten ausgeführt werden können. For example, it is possible to provide only a single type of cell for the implementation of these functions instead of two Various NEN cell types, of which the first floating point operations and the second arithmetic operations of integers performs can be performed with both types of operations.

Es sei darauf hingewiesen, daß die Zellen nicht zwingend viereckig ausgebildet werden müssen. It should be noted that the cells need not be formed necessarily square. Insbesondere sind andere Ausgestaltungen anderen Zellformen verwendbar, welche eine überdeckende Neben- bzw. Übereinander-Anordnung erlauben. In particular, other configurations of other cell shapes are used, which allow overlapping secondary or overlaying arrangement. So ist die Verwendung sechs- oder dreieckiger Zellen denkbar. Thus, the use six- or triangular cells is conceivable. Weiter ist es denkbar, zwei oder mehr Zellformen zu mischen, z. Further, it is possible to mix two or more cell types, such. B. Dreiecke mit Trapezen. As triangles with trapezoids. Es werden dann die Anschlüsse an den Zellgrenzen für alle Zellformen so positioniert, daß eine nachbarschaftliche Anordnung der verschiedenen Zellformen wie gewünscht möglich wird. the connections are then positioned at the cell boundaries for all cell types so that a neighborhood arrangement of the various cell types is possible as desired. Auch damit liegen also die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle, um so die erfindungsgemäße Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu ermöglichen. Even so are therefore the connections to at least substantially matching positions of the cell, so as to permit the types of cells by mixture of the invention in the adjacent arrangement of the cells.

Es sei darauf hingewiesen, daß die korrespondierenden Ein- und Ausgangsleitungen auf benachbarten Seiten der Zellen nicht zwingend über eine Busstruktur verbunden werden müssen. It should be noted that the corresponding input and output lines need not be necessarily connected via a bus structure on adjacent sides of the cells. So ist es insbesondere möglich, andere als die auf der einen Seite eingespeisten Daten auf der gegenüberliegenden auszuge ben. So it is possible in particular other than those fed on the one hand data on the opposite exodus ben. Die Daten können z. The data can,. B. durch das Rechenwerk verändert werden. B. be changed by the calculator.

Bezugszeichenliste LIST OF REFERENCE NUMBERS

1 1

integrierter Schaltkreis integrated circuit

2 2

Zellenarten cell types

2 2

a RAM-Zelle (Speicherzelle für wahlfreien Zugriff) a RAM cell (memory cell for random access)

2 2

b I/O-Zelle (Eingabe-Ausgabe-Einheit-Zelle) b I / O cell (input-output unit cell)

2 2

c Floating-Point-Unit-Zelle (Gleitkomma-Einheit-Zelle) c floating point unit cell (floating point unit cell)

2 2

d Rechenwerk-Zelle (ALU) d arithmetic unit cell (ALU)

2 2

e Multiplizierende Zelle e Multiplying cell

3 3

logische Elemente der Zellen logic elements of the cells

2 2

a- a-

2 2

e e

4 4

Zellgrenze cell border
4a, b, c, d Seiten der Zelle 4a, b, c, d sides of the cell

5 5

Anschlüsse an den Zellen Connections to the cells

2 2

5a, b, c, d Busanschlüsse an den Seiten 5a, b, c, d bus connections on the sides

6 6

umschreibendes Viereck circumscribing quadrangle

6 6

7 7

a Eingangsleitungen am Busanschluß a input lines at the bus terminal

5 5

a a

8 8th

a Ausgangsleitungen am Busanschluß a output connections on the bus connection

5 5

c c

9 9

interner Bus internal bus

10 10

Rechenwerk der Zelle Calculator cell

2 2

d d

11 11

Steuerautomat Machine control

11 11

der Zelle the cell

2 2

d d

12 12

interne Verbindungen in Zelle internal connections in cell

2 2

d d

Claims (17)

1. Integrierter Schaltkreis mit mehreren, einander benach barten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlüsse aufweisen, dadurch ge kennzeichnet , daß die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Größe aufweisen, wobei zumindest an einigen der Zellen zumindest ein logi sches Element programmierbar ist und die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurch mischung bei der benachbarten Anordnung der Zellen zu er lauben. 1. An integrated circuit having a plurality of mutually Benach disclosed cells, wherein at least two types are provided by cells having terminals, characterized denotes ge that the cells have sufficient for integrating a plurality of logical elements size, wherein at least some of the cells at least a logi cell as set is programmable, and the terminals are provided at at least substantially matching positions of the cell so as arbors cell types by mixing in the adjacent arrangement of the cells to it.
2. Integrierter Schaltkreis nach dem vorhergehenden Anspruch dadurch gekennzeichnet, daß mit wenigstens einer der Zel larten wenigstens ein Speicher-, Floating-Point- Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabemittel realisiert ist. 2. An integrated circuit according to the preceding claim characterized in that at least one of the at least one cell h Larten memory, floating point Rechenwerk-, integer Rechenwerk-, adder, multiplier, Verschlüsselungswerk-, connecting, inlet and and / or output means is realized.
3. Integrierter Schaltkreis nach dem vorhergehenden An spruch, dadurch gekennzeichnet, daß wenigstens eine der Zellarten einen RAM-, ROM-, PROM-, EEPROM-Speichermittel und/oder Kombinationen vorgenannter Speichertypen umfaßt. 3. An integrated circuit according to the preceding demanding An, characterized in that at least one of the cell types comprises a RAM, ROM, PROM, EEPROM memory means and / or combinations of the aforementioned types of memory.
4. Integrierter Schaltkreis nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß wenigstens einer der Zel larten ein Ein- und/oder Ausgabemittel zur Kommunikation mit einem Modemanschluß, einem Netzwerkanschluß, einem Speichermittel und/oder mit einem Peripheriegerätean schluß realisiert. 4. Integrated circuit according to one of claims 2 or 3, characterized in that at least one of cell h Larten an input and / or output means for communication with a modem, a network connection, a storage means and / or implemented with a Peripheriegerätean circuit.
5. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zellen für die Integration von wenigstens 100, bevorzugt 1000 logischen Elementen, insbesondere Gattern dimensioniert sind. 5. Integrated circuit according to one of the preceding claims, characterized in that the cells for the integration of at least 100, preferably 1000 logical elements, in particular gates are dimensioned.
6. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens zwei verschiedene Zellarten vorgesehen sind, die jeweils zu mindest 100, bevorzugt zumindest 1000 logische Gat teräquivalente umfaßt. 6. Integrated circuit according to one of the preceding claims, characterized in that two different cell types are provided at least to the minimum, respectively 100, preferably at least 1000 Gat logical teräquivalente comprises.
7. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Kantenlänge der Zellen wenigstens das 500fache, bevorzugt wenigstens das 1000fache der den Herstellungsprozeß cha rakterisierenden Gatelänge beträgt. 7. Integrated circuit according to one of the preceding claims, characterized in that at least one edge length of the cell at least 500 times, preferably at least 1000 times of the manufacturing process cha rakterisierenden gate length.
8. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens zwei Kantenlängen der Zellen wenigstens das 200fache, bevorzugt wenigstens das 500fache der den Herstellungsprozeß charakterisierenden Gatelänge beträgt. 8. Integrated circuit according to one of the preceding claims, characterized in that at least two edge lengths of the cells of at least 200 times, preferably at least 500 times of the manufacturing process, characterizing gate length.
9. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zellen ver schiedener Arten zumindest im wesentlichen identische Größen aufweisen. 9. Integrated circuit according to one of the preceding claims, characterized in that the cells ver VARIOUS types have at least substantially identical sizes.
10. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlüsse zu mindest einen der Anschlüsse Versorgungsspannung und/oder Masse, und/oder zumindest eine Zell-Ein- und/oder Ausga beleitung umfassen. 10. Integrated circuit according to one of the preceding claims, characterized in that to the terminals least one of the connections include the supply voltage and / or mass, and / or at least one cell input and / or Ausga beleitung.
11. Integrierter Schaltkreis nach dem vorhergehenden An spruch, dadurch gekennzeichnet, daß die Zell-Ein- und/oder Ausgabeleitung einen Teil eines Ein- und/oder Ausgabebusses darstellt und/oder eine Taktleitung umfaßt. 11. An integrated circuit according to the preceding demanding An, characterized in that the cell input and / or output line represents a part of an input and / or output bus, and / or comprises a clock line.
12. Integrierter Schaltkreis nach dem vorhergehenden An spruch, dadurch gekennzeichnet, daß die Zell-Ein- und/oder Ausgabeleitungen wenigstens zwei voneinander ge trennte Busse umfassen. 12. An integrated circuit according to the preceding demanding An, characterized in that the cell input and / or output lines comprise at least two from each other separated ge buses.
13. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß alle sich entspre chenden Anschlüsse der unterschiedlichen Zellarten an je weils gleichen Positionen angeordnet sind. 13. Integrated circuit according to one of the preceding claims, characterized in that all is entspre sponding terminals of the different kinds of cells are arranged on each weils same positions.
14. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einige der Zellanschlüsse am Zellrand angeordnet sind. 14. Integrated circuit according to one of the preceding claims, characterized in that at least some of the cell terminals are arranged at the edge of the cell.
15. Integrierter Schlatkreis nach dem vorhergehenden An spruch, dadurch gekennzeichnet, daß eine Vielzahl von Zellen nebeneinander angeordnet ist. 15. Integrated Schlatkreis according to the preceding An entitlement, characterized in that a plurality of cells arranged side by side.
16. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einige der Zellanschlüsse auf der Zellober- und/oder Unterseite angeordnet ist. 16. Integrated circuit according to one of the preceding claims, characterized in that at least some of the cell terminals on the Zellober- and / or bottom is arranged.
17. Integrierter Schaltkreis nach dem vorhergehenden An spruch, dadurch gekennzeichnet, daß zumindest zwei Lagen Zellen übereinander vorgesehen sind. 17. An integrated circuit according to the preceding An entitlement, characterized in that at least two layers of cells are provided one above another.
DE2000136627 2000-07-24 2000-07-27 Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit Ceased DE10036627A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10036221 2000-07-24
DE2000136627 DE10036627A1 (en) 2000-07-24 2000-07-27 Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2000136627 DE10036627A1 (en) 2000-07-24 2000-07-27 Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit
EP01969493A EP1377919A2 (en) 2000-07-24 2001-07-24 Integrated circuit
PCT/EP2001/008534 WO2002008964A2 (en) 2000-07-24 2001-07-24 Integrated circuit
AU8973701A AU8973701A (en) 2000-07-24 2001-07-24 Integrated circuit

Publications (1)

Publication Number Publication Date
DE10036627A1 true DE10036627A1 (en) 2002-02-14

Family

ID=7650160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000136627 Ceased DE10036627A1 (en) 2000-07-24 2000-07-27 Integrated cell matrix circuit has at least 2 different types of cells with interconnection terminals positioned to allow mixing of different cell types within matrix circuit

Country Status (1)

Country Link
DE (1) DE10036627A1 (en)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071196A2 (en) 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Methods and devices for treating and processing data
WO2003025781A2 (en) 2001-09-19 2003-03-27 Pact Xpp Technologies Ag Router
WO2006082091A2 (en) 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Low latency massive parallel data processing device
EP1845623A2 (en) 2000-10-06 2007-10-17 PACT XPP Technologies AG Method and device
US7650448B2 (en) 1996-12-20 2010-01-19 Pact Xpp Technologies Ag I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7782087B2 (en) 2002-09-06 2010-08-24 Martin Vorbach Reconfigurable sequencer structure
US7822881B2 (en) 1996-12-27 2010-10-26 Martin Vorbach Process for automatic dynamic reloading of data flow processors (DFPs) and units with two- or three-dimensional programmable cell architectures (FPGAs, DPGAs, and the like)
US7822968B2 (en) 1996-12-09 2010-10-26 Martin Vorbach Circuit having a multidimensional structure of configurable cells that include multi-bit-wide inputs and outputs
US7840842B2 (en) 2001-09-03 2010-11-23 Martin Vorbach Method for debugging reconfigurable architectures
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US8099618B2 (en) 2001-03-05 2012-01-17 Martin Vorbach Methods and devices for treating and processing data
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US8156284B2 (en) 2002-08-07 2012-04-10 Martin Vorbach Data processing method and device
US8209653B2 (en) 2001-09-03 2012-06-26 Martin Vorbach Router
US8230411B1 (en) 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
US8281108B2 (en) 2002-01-19 2012-10-02 Martin Vorbach Reconfigurable general purpose processor having time restricted configurations
US8301872B2 (en) 2000-06-13 2012-10-30 Martin Vorbach Pipeline configuration protocol and configuration unit communication
DE102011113602A1 (en) 2011-09-16 2013-03-21 Kurt-L. Schornsheim Supersonic diffuser for electro-acoustic transducer of speaker system, has rotary-sectional area with two intersecting circles intersected at point of contact such that spacing of center points is larger than twice radius of circles
USRE44365E1 (en) 1997-02-08 2013-07-09 Martin Vorbach Method of self-synchronization of configurable elements of a programmable module
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US8812820B2 (en) 2003-08-28 2014-08-19 Pact Xpp Technologies Ag Data processing device and method
US8819505B2 (en) 1997-12-22 2014-08-26 Pact Xpp Technologies Ag Data processor having disabled cores
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847612A (en) * 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device
DE19732842A1 (en) * 1997-07-30 1999-02-18 Kampe Juergen Dr Ing Dimensionable analogue component array
US6066866A (en) * 1998-01-13 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with alternating general-purpose functional regions and specific functional regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847612A (en) * 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device
DE19732842A1 (en) * 1997-07-30 1999-02-18 Kampe Juergen Dr Ing Dimensionable analogue component array
US6066866A (en) * 1998-01-13 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with alternating general-purpose functional regions and specific functional regions

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822968B2 (en) 1996-12-09 2010-10-26 Martin Vorbach Circuit having a multidimensional structure of configurable cells that include multi-bit-wide inputs and outputs
US8156312B2 (en) 1996-12-09 2012-04-10 Martin Vorbach Processor chip for reconfigurable data processing, for processing numeric and logic operations and including function and interconnection control units
US8195856B2 (en) 1996-12-20 2012-06-05 Martin Vorbach I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7650448B2 (en) 1996-12-20 2010-01-19 Pact Xpp Technologies Ag I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7899962B2 (en) 1996-12-20 2011-03-01 Martin Vorbach I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures
US7822881B2 (en) 1996-12-27 2010-10-26 Martin Vorbach Process for automatic dynamic reloading of data flow processors (DFPs) and units with two- or three-dimensional programmable cell architectures (FPGAs, DPGAs, and the like)
USRE44383E1 (en) 1997-02-08 2013-07-16 Martin Vorbach Method of self-synchronization of configurable elements of a programmable module
USRE45223E1 (en) 1997-02-08 2014-10-28 Pact Xpp Technologies Ag Method of self-synchronization of configurable elements of a programmable module
USRE45109E1 (en) 1997-02-08 2014-09-02 Pact Xpp Technologies Ag Method of self-synchronization of configurable elements of a programmable module
USRE44365E1 (en) 1997-02-08 2013-07-09 Martin Vorbach Method of self-synchronization of configurable elements of a programmable module
US8819505B2 (en) 1997-12-22 2014-08-26 Pact Xpp Technologies Ag Data processor having disabled cores
US8468329B2 (en) 1999-02-25 2013-06-18 Martin Vorbach Pipeline configuration protocol and configuration unit communication
US8312200B2 (en) 1999-06-10 2012-11-13 Martin Vorbach Processor chip including a plurality of cache elements connected to a plurality of processor cores
US8726250B2 (en) 1999-06-10 2014-05-13 Pact Xpp Technologies Ag Configurable logic integrated circuit having a multidimensional structure of configurable elements
US8230411B1 (en) 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
US8301872B2 (en) 2000-06-13 2012-10-30 Martin Vorbach Pipeline configuration protocol and configuration unit communication
US8471593B2 (en) 2000-10-06 2013-06-25 Martin Vorbach Logic cell array and bus system
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
EP1845623A2 (en) 2000-10-06 2007-10-17 PACT XPP Technologies AG Method and device
US9047440B2 (en) 2000-10-06 2015-06-02 Pact Xpp Technologies Ag Logical cell array and bus system
US8099618B2 (en) 2001-03-05 2012-01-17 Martin Vorbach Methods and devices for treating and processing data
US8145881B2 (en) 2001-03-05 2012-03-27 Martin Vorbach Data processing device and method
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US8312301B2 (en) 2001-03-05 2012-11-13 Martin Vorbach Methods and devices for treating and processing data
WO2002071196A2 (en) 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Methods and devices for treating and processing data
US9075605B2 (en) 2001-03-05 2015-07-07 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US8869121B2 (en) 2001-08-16 2014-10-21 Pact Xpp Technologies Ag Method for the translation of programs for reconfigurable architectures
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8407525B2 (en) 2001-09-03 2013-03-26 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US8429385B2 (en) 2001-09-03 2013-04-23 Martin Vorbach Device including a field having function cells and information providing cells controlled by the function cells
US8209653B2 (en) 2001-09-03 2012-06-26 Martin Vorbach Router
US7840842B2 (en) 2001-09-03 2010-11-23 Martin Vorbach Method for debugging reconfigurable architectures
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US8069373B2 (en) 2001-09-03 2011-11-29 Martin Vorbach Method for debugging reconfigurable architectures
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
WO2003025781A2 (en) 2001-09-19 2003-03-27 Pact Xpp Technologies Ag Router
US8281108B2 (en) 2002-01-19 2012-10-02 Martin Vorbach Reconfigurable general purpose processor having time restricted configurations
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US8281265B2 (en) 2002-08-07 2012-10-02 Martin Vorbach Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US8156284B2 (en) 2002-08-07 2012-04-10 Martin Vorbach Data processing method and device
US8803552B2 (en) 2002-09-06 2014-08-12 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US8310274B2 (en) 2002-09-06 2012-11-13 Martin Vorbach Reconfigurable sequencer structure
US7782087B2 (en) 2002-09-06 2010-08-24 Martin Vorbach Reconfigurable sequencer structure
US7928763B2 (en) 2002-09-06 2011-04-19 Martin Vorbach Multi-core processing system
US8812820B2 (en) 2003-08-28 2014-08-19 Pact Xpp Technologies Ag Data processing device and method
WO2006082091A2 (en) 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Low latency massive parallel data processing device
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
DE102011113602A1 (en) 2011-09-16 2013-03-21 Kurt-L. Schornsheim Supersonic diffuser for electro-acoustic transducer of speaker system, has rotary-sectional area with two intersecting circles intersected at point of contact such that spacing of center points is larger than twice radius of circles

Similar Documents

Publication Publication Date Title
DE69920154T2 (en) Plasma display panel
EP1410151B1 (en) Processor comprising a number of arithmetic-logic units
DE102004041831B4 (en) Integrated circuit device with I / O ESD protection cell
DE60019297T2 (en) Intelligent recognizable connector
DE69534812T2 (en) A programmable logic device that stores more than one configuration, and means for switching the configuration
DE69827589T2 (en) Configurable processing arrangement and method for use of this arrangement is to establish a central unit
DE602004002529T2 (en) Flexible carrier and electronic device
DE69837335T2 (en) Multi-array-processor and connection system
DE3410427C2 (en)
DE60024212T2 (en) RF Edge Connectors
DE10019838B4 (en) Multilayer capacitor wiring substrate with it and using such a multilayer capacitor
DE19735430B4 (en) MOS transistor
EP1263091B1 (en) 90 deg turnable connector
DE4301915C2 (en) Multi-chip semiconductor device
EP0005723B1 (en) Large scale integrated circuit and method of fabricating the same
DE10261457B3 (en) Integrated circuit with transistor array of vertical FET selection transistors has array diagnosis test structure with two offset word, bit line combs alternately connecting different word, bit lines
DE10123514B4 (en) Semiconductor memory device
DE69721343T2 (en) FPGA with set / reset lines
DE102005055761B4 (en) Power semiconductor component with the same semiconductor chip stack in a bridge circuit and methods for making
DE69824765T2 (en) Polygon representation in the layout of an integrated circuit
DE102004031107B4 (en) on the same array substrate for a LCD with horizontal shift mode as well as methods for producing
DE3712178C2 (en)
DE4107889C2 (en) Semiconductor memory device and N-bit data path
EP2192417B1 (en) Vertical hall sensor
DE2857467C2 (en)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: PACT XPP TECHNOLOGIES AG, 80939 MüNCHEN, DE

8131 Rejection