DE10021735B4 - Method for producing a semiconductor component with a metallic conductor track - Google Patents

Method for producing a semiconductor component with a metallic conductor track Download PDF

Info

Publication number
DE10021735B4
DE10021735B4 DE2000121735 DE10021735A DE10021735B4 DE 10021735 B4 DE10021735 B4 DE 10021735B4 DE 2000121735 DE2000121735 DE 2000121735 DE 10021735 A DE10021735 A DE 10021735A DE 10021735 B4 DE10021735 B4 DE 10021735B4
Authority
DE
Germany
Prior art keywords
metal
conductor track
deposited
recess
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000121735
Other languages
German (de)
Other versions
DE10021735A1 (en
Inventor
Uwe Seidel
Kia Seng Low
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000121735 priority Critical patent/DE10021735B4/en
Publication of DE10021735A1 publication Critical patent/DE10021735A1/en
Application granted granted Critical
Publication of DE10021735B4 publication Critical patent/DE10021735B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zur Herstellung eines Halbleiterbauelementes mit einer metallischen Leiterbahn, bei dem
– in einem ersten Schritt an einer Oberseite des Halbleiterbauelementes eine Aussparung (5) im Bereich einer herzustellenden Leiterbahn hergestellt wird,
– in einem zweiten Schritt ein für die Leiterbahn vorgesehenes Metall (8) in diese Aussparung (5) abgeschieden und von der Oberseite des Halbleiterbauelementes entfernt wird, so daß das Metall (8) nur noch in der Aussparung (5) vorhanden ist,
– in einem dritten Schritt auf das Metall (8) ein Dotierstoff (9) abgeschieden wird,
– in einem vierten Schritt der Dotierstoff (9) in das Metall (8) eingetrieben wird und
– in einem fünften Schritt überschüssige Anteile des Dotierstoffes entfernt werden.
Method for producing a semiconductor component with a metallic conductor track, in which
A recess (5) is produced in the region of a conductor track to be produced in a first step on an upper side of the semiconductor component,
In a second step, a metal (8) provided for the conductor track is deposited in this recess (5) and removed from the upper side of the semiconductor component so that the metal (8) is present only in the recess (5),
In a third step, a dopant (9) is deposited on the metal (8),
- In a fourth step, the dopant (9) is driven into the metal (8) and
- In a fifth step, excess portions of the dopant are removed.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes mit metallischen Leiterbahnen, mit denen die elektrische Verdrahtung bewirkt ist.The The present invention relates to a process for producing a Semiconductor component with metallic conductor tracks, with which the electrical wiring is effected.

Die bei Halbleiterbauelementen ausgebildeten elektrischen Leiterbahnen, die üblicherweise aus Kupfer oder Aluminium hergestellt sind, werden durch den hindurchfließenden Strom erwärmt, was insbesondere bei einer Verwendung in Speicher- oder Logikbausteinen zu Problemen führt. Die Erwärmung der Leiterbahnen regt einen Materialtransport in dem Metall der Leiterbahnen an, der als Elektromigration bekannt ist. In der Veröffentlichung von F.M.D. Heule und A. Gangulee in Thin Solid Films 25, 531–544 (1975) ist beschrieben, dass die Resistenz eines Materiales gegen Elektromigration verbessert werden kann, indem dem Material Dotierstoffatome zugesetzt werden.The formed in semiconductor devices electrical conductor tracks, the usual Made of copper or aluminum, are made by the current flowing through heated especially when used in memory or logic devices leads to problems. The warming the conductor tracks stimulates a material transport in the metal of the Tracks, known as electromigration. In the publication from F.M.D. Heule and A. Gangulee in Thin Solid Films 25, 531-544 (1975) is described as the resistance of a material to electromigration can be improved by adding dopant atoms to the material become.

Weiterhin offenbart die Druckschrift US 6,022,808 ein Verfahren zur Herstellung einer Kupfermetallisierung unter Verwendung von Dotierstoffen.Furthermore, the document discloses US 6,022,808 a method for producing copper metallization using dopants.

Aufgabe der vorliegenden Erfindung ist es, ein Herstellungsverfahren für ein Halbleiterbauelement anzugeben, dessen metallische Leiterbahnen einer verminderten Degradation unterliegen.task The present invention is a method of manufacturing a semiconductor device indicate whose metallic interconnects of a reduced degradation subject.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with the method with the features of the claim 1 solved. Embodiments emerge from the dependent claims.

Bei dem erfindungsgemäßen Verfahren sind metallische Leiterbahnen vorhanden, die zumindest bereichsweise derart mit Dotierstoff versehen sind, dass eine mögliche Elektromigration im Betrieb des Bauelementes gegenüber herkömmlichen Leiterbahnen deutlich vermindert ist. Die Leiterbahnen sind vorzugsweise Kupfer, das z. B. mit Zinn oder Magnesium dotiert ist. Zur Herstellung wird auf eine Leiterbahn (insbesondere aus Kupfer), die zunächst ganzflächig aufgebracht sein kann, eine Schicht aus dem Dotierstoff abgeschieden. Anschließend wird der Dotierstoff unter Wärmezufuhr in das Metall der Leiterbahn eingetrieben (thermal anneal). Überschüssiges Metall und überschüssiger Dotierstoff werden von der Oberseite des Bauelementes entfernt, so dass nur die strukturierten dotierten Leiterbahnen mit ausreichender Resistenz gegen Elektromigration übrig bleiben.at the method according to the invention metallic interconnects are present, at least in some areas are provided with dopant such that a possible electromigration during operation of the device over conventional interconnects clearly is reduced. The interconnects are preferably copper, the z. B. doped with tin or magnesium. For the production is on a conductor track (in particular of copper), which initially applied over the entire surface may be a layer of the dopant deposited. Subsequently, will the dopant under heat driven into the metal of the track (thermal anneal). Excess metal and excess dopant are removed from the top of the device so that only the structured doped tracks with sufficient resistance left over against electromigration stay.

Es folgt eine genauere Beschreibung des erfindungsgemäßen Herstellungsverfahrens anhand zweier typischer Ausführungsbeispiele des Herstellungsverfahrens.It follows a more detailed description of the production process according to the invention with reference to two typical embodiments of the manufacturing process.

Die 1 bis 5 zeigen Querschnitte durch Zwischenprodukte eines Beispiels eines erfindungsgemäß hergestellten Halbleiterbauelementes nach verschiedenen Schritten des Herstellungsverfahrens.The 1 to 5 show cross sections through intermediates of an example of a semiconductor device according to the invention produced after various steps of the manufacturing process.

6 zeigt den 5 entsprechenden Querschnitt für ein alternatives Ausführungsbeispiel. 6 shows the 5 corresponding cross section for an alternative embodiment.

Bei dem erfindungsgemäßen Verfahren werden Aussparungen in der Oberseite des Bauelementes hergestellt, die jeweils die Bereiche der herzustellenden Leiterbahnen definieren. So ist es möglich, die Leiterbahn in einfacher Weise wie vorgesehen zu strukturieren und den Verfahrensschritt, in dem der Dotierstoff in das Metall der Leiterbahn eingebracht wird, an einer planaren Oberseite des Bauelementes auszuführen.at the method according to the invention recesses are made in the top of the component, each defining the areas of the printed conductors to be produced. So it is possible the To structure a track in a simple way as intended and the process step in which the dopant in the metal of Conductor is introduced to perform on a planar top of the device.

In der 1 ist ein Ausschnitt aus einem Querschnitt eines fertigzustellenden Halbleiterbauelementes gezeigt. In dem nachfolgend beschriebenen Beispiel wird auch gezeigt, wie die hergestellte Leiterbahn gleichzeitig mit vertikalen Anschlüssen für eine Kontaktierung der aktiven Teile des Bauelementes versehen werden kann. In 1 ist als Beispiel eine metallische Kontaktfläche 1 eingezeichnet, die zu einem elektri schen Anschluß eines im Prinzip beliebigen aktiven Teils des Bauelementes gehören kann. Es kann sich auch um einen Bestandteil einer Metallisierungsebene handeln, die von weiteren Metallisierungsebenen mittels Intermetalldielektrika oder Zwischenoxiden isoliert ist. Als elektrische Isolation ist in diesem Beispiel ein Dielektrikum 2, zum Beispiel ein Oxid, eingezeichnet. Eine Aussparung 4 befindet sich in diesem Dielektrikum 2 über der Kontaktfläche 1, so dass ein Teil der Oberfläche dieser Kontaktfläche 1 freiliegt. Eine geeignete Maske 3, zum Beispiel als strukturierter Fotolack, befindet sich auf der Oberseite und lässt denjenigen Teil des Dielektrikums 2 frei, in dem die Aussparung hergestellt werden soll, die für die Leiterbahn vorgesehen ist.In the 1 a section of a cross section of a semiconductor device to be finished is shown. In the example described below, it is also shown how the produced conductor can be provided simultaneously with vertical terminals for contacting the active parts of the component. In 1 is a metallic contact surface as an example 1 located, which may belong to an electrical connection of a rule in any active part of the device. It may also be a component of a metallization level which is isolated from further metallization levels by means of intermetal dielectrics or intermediate oxides. As electrical insulation in this example is a dielectric 2 , for example an oxide, drawn. A recess 4 is located in this dielectric 2 above the contact surface 1 , so that part of the surface of this contact surface 1 exposed. A suitable mask 3 , for example, as a structured photoresist, is located on top and leaves that part of the dielectric 2 free, in which the recess is to be made, which is intended for the track.

In 2 ist diese mittels der Maske 3 hergestellte Aussparung 5 über der Aussparung 4 eingezeichnet. Falls keine untere Aussparung 4 wie in diesem Beispiel vorhanden ist und die Leiterbahn nicht oder zumindest nicht an dieser Stelle mit einer darunterliegenden Kontaktfläche verbunden werden soll, werden die nachfolgenden Verfahrensschritte in grundsätzlich derselben Weise durchgeführt. In einem bevorzugten Ausführungsbeispiel wird ganzflächig eine dünne Barriereschicht 6 abgeschieden, was zum Beispiel mittels PVD (Physical Vapor Deposition) geschehen kann. Diese Barriereschicht 6 wird aus einem Material hergestellt, das eine verbesserte Haftung nachfolgend abzuscheidenden Materiales bewirkt und/oder ein Ausdiffundieren dieses Materiales in die Kontaktfläche 1 verhindert. Die Barriereschicht kann zum Beispiel Tantal sein. In dem in 2 im Querschnitt dargestellten Zwischenprodukt ist zusätzlich eine dotierte Schicht 7 abgeschieden, die dafür vorgesehen ist, einen elektromigrationsfesten Bestandteil der Leiterbahn zu bilden.In 2 this is by means of the mask 3 prepared recess 5 over the recess 4 located. If no lower recess 4 As in this example is present and the conductor is not or at least not to be connected at this point with an underlying contact surface, the following steps are performed in principle the same way. In a preferred embodiment, a thin barrier layer is formed over the whole area 6 deposited which can happen for example by means of PVD (Physical Vapor Deposition). This barrier layer 6 is made of a material which effects improved adhesion of subsequent material to be deposited and / or outdiffusion of this material into the contact surface 1 prevented. The barrier layer can be, for example, tantalum. In the in 2 cross-sectional intermediate product is additionally a doped layer 7 deposited, which is intended to form a elektromigrationsfesten part of the conductor.

Auf die soweit hergestellte Struktur wird ein für die Leiterbahn vorgesehenes Metall 8 abgeschieden, mit dem die vorhandenen Aussparungen 4, 5 gefüllt werden. Das Metall 8 kann, wie eingezeichnet, auf der gesamten Oberseite des Bauelemen tes aufgebracht werden. Die sich ergebende Struktur ist als Beispiel in 3 im Querschnitt dargestellt. Das Metall 8 kann vorzugsweise durch Elektroplattieren, d.h. galvanisch, abgeschieden werden. Um diesen Abscheideprozeß zu verbessern, kann zunächst eine dünne Schicht des betreffenden Materiales mit einem anderen Abscheideprozess, wie zum Beispiel Aufstäuben (sputter), Aufdampfen, PVD oder CVD (Chemical Vapor Deposition) aufgebracht werden. Das Haften der galvanisch aufgebrachten Schicht auf der Unterlage (seed layer) wird damit verbessert.On the structure produced so far is provided for the conductor metal 8th deposited, with which the existing recesses 4 . 5 be filled. The metal 8th can, as shown, be applied on the entire top of the Bauelemen tes. The resulting structure is given as an example in FIG 3 shown in cross section. The metal 8th can preferably be deposited by electroplating, ie galvanically. In order to improve this deposition process, first a thin layer of the material in question can be applied with another deposition process, such as sputtering, vapor deposition, PVD or CVD (Chemical Vapor Deposition). The adhesion of the electrodeposited layer on the substrate (seed layer) is thus improved.

Das aufgebrachte Metall wird dann von der Oberseite z.B. mittels CMP (Chemical Mechanical Polishing) soweit entfernt, dass entsprechend dem Querschnitt von 4 dieses Material nur noch im Bereich der ursprünglichen Aussparungen vorhanden ist und von der Oberseite des Bauelementes alles Material bis zur obersten Schichtebene der Barriereschicht 6 abgetragen ist. Es wird dann das Material des Dotierstoffes 9, vorzugsweise ganzflächig, aufgebracht. Falls das Metall 8 der Leiterbahn Kupfer ist, wird als Dotierstoff 9 z.B. Zinn oder Magnesium verwendet. In den als Leiterbahn 10 vorgesehenen Anteil des eingebrachten Metalls 8 wird der Dotierstoff 9 eingetrieben, was vorzugsweise durch Wärmezufuhr (thermal anneal) geschieht. Dabei ändert sich die Kontur der Oberfläche, wie in 4 mit gestrichelten Linien angedeutet ist. Es wird auf diese Weise der obere dotierte Anteil 100 der Leiterbahn 10 ausgebildet. Die Barriereschicht 6 kann seitlich der Leiterbahnen als Schutzschicht wirken.The deposited metal is then removed from the top, for example by means of CMP (Chemical Mechanical Polishing) far enough that according to the cross section of 4 This material is present only in the area of the original recesses and from the top of the component all material up to the top layer plane of the barrier layer 6 is worn away. It then becomes the material of the dopant 9 , preferably over the entire surface, applied. If the metal 8th the conductor is copper, is called dopant 9 For example, tin or magnesium used. In the as a conductor 10 provided proportion of the introduced metal 8th becomes the dopant 9 driven, which is preferably done by heat (thermal anneal). This changes the contour of the surface, as in 4 indicated by dashed lines. It becomes in this way the upper doped portion 100 the conductor track 10 educated. The barrier layer 6 can act as a protective layer on the side of the tracks.

Nachdem der restliche Dotierstoff 9 und ggf. darunter vorhandene Anteile der Barriereschicht 6 entfernt wurden (z.B. mittels CMP) kann die sich entsprechend 5 ergebende Struktur auf der Oberseite mit einer Passivierungsschicht 11 bedeckt werden, die z.B. Siliziumnitrid sein kann. After the remaining dopant 9 and optionally including existing portions of the barrier layer 6 have been removed (eg by means of CMP), the corresponding 5 resulting structure on top with a passivation layer 11 be covered, which may be, for example silicon nitride.

In 6 ist im Querschnitt eine alternative Struktur dargestellt, die sich ergibt, wenn auf das Aufbringen der unteren dotierten Schicht 7 verzichtet wird. Der dotierte Anteil 100 der Leiterbahn 100 kann auch die gesamte Schichtdicke der Leiterbahn 10 umfassen. Grundsätzlich genügt es aber, wenn nur ein Schichtanteil der Leiterbahn 10 eine verbesserte Elektromigrationsfestigkeit aufweist.In 6 is shown in cross section an alternative structure, which results when the application of the lower doped layer 7 is waived. The endowed share 100 the conductor track 100 can also change the total layer thickness of the trace 10 include. Basically, it is sufficient if only one layer portion of the conductor track 10 has an improved electromigration resistance.

Claims (5)

Verfahren zur Herstellung eines Halbleiterbauelementes mit einer metallischen Leiterbahn, bei dem – in einem ersten Schritt an einer Oberseite des Halbleiterbauelementes eine Aussparung (5) im Bereich einer herzustellenden Leiterbahn hergestellt wird, – in einem zweiten Schritt ein für die Leiterbahn vorgesehenes Metall (8) in diese Aussparung (5) abgeschieden und von der Oberseite des Halbleiterbauelementes entfernt wird, so daß das Metall (8) nur noch in der Aussparung (5) vorhanden ist, – in einem dritten Schritt auf das Metall (8) ein Dotierstoff (9) abgeschieden wird, – in einem vierten Schritt der Dotierstoff (9) in das Metall (8) eingetrieben wird und – in einem fünften Schritt überschüssige Anteile des Dotierstoffes entfernt werden.Method for producing a semiconductor component having a metallic conductor track, in which - in a first step on a top side of the semiconductor component a recess ( 5 ) is produced in the region of a conductor track to be produced, - in a second step, a metal provided for the conductor track ( 8th ) in this recess ( 5 ) and removed from the top of the semiconductor device so that the metal ( 8th ) only in the recess ( 5 ), - in a third step on the metal ( 8th ) a dopant ( 9 ) is deposited, - in a fourth step, the dopant ( 9 ) in the metal ( 8th ) and - in a fifth step, excess portions of the dopant are removed. Verfahren nach Anspruch 1, bei dem – in dem zweiten Schritt Kupfer abgeschieden wird und – in dem dritten Schritt Zinn oder Magnesium abgeschieden wird.The method of claim 1, wherein - by doing second step is deposited copper and - by doing third step is deposited tin or magnesium. Verfahren nach Anspruch 1 oder 2, bei dem in einem weiteren Schritt zwischen dem ersten und dem zweiten Schritt eine dotierte Schicht (7) zumindest in die Aussparung abgeschieden wird.Method according to claim 1 or 2, wherein in a further step between the first and the second step a doped layer ( 7 ) is deposited at least in the recess. Verfahren nach einem der Ansprüche 1 bis 3, bei dem – in dem ersten Schritt die Aussparung (4, 5) so hergestellt wird, dass eine metallische Kontaktfläche (1), die für ei nen elektrischen Anschluss an die Leiterbahn vorgesehen ist, zumindest bereichsweise freigelegt wird und – in einem anschließenden weiteren Schritt eine Barriereschicht (6) aus einem Material abgeschieden wird, das eine Haftung des Metalls der Leiterbahn auf dem Metall der Kontaktfläche verbessert und/oder eine Ausdiffusion des Metalls der Leiterbahn in das Metall der Kontaktfläche verhindert.Method according to one of claims 1 to 3, wherein - in the first step the recess ( 4 . 5 ) is manufactured so that a metallic contact surface ( 1 ), which is provided for egg NEN electrical connection to the conductor, is at least partially exposed and - in a subsequent further step, a barrier layer ( 6 ) is deposited from a material which improves adhesion of the metal of the conductor track on the metal of the contact surface and / or prevents outdiffusion of the metal of the conductor track in the metal of the contact surface. Verfahren nach Anspruch 4, bei dem zur Herstellung der Barriereschicht (6) Tantal abgeschieden wird.Process according to Claim 4, in which for the production of the barrier layer ( 6 ) Tantalum is deposited.
DE2000121735 2000-05-04 2000-05-04 Method for producing a semiconductor component with a metallic conductor track Expired - Fee Related DE10021735B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000121735 DE10021735B4 (en) 2000-05-04 2000-05-04 Method for producing a semiconductor component with a metallic conductor track

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000121735 DE10021735B4 (en) 2000-05-04 2000-05-04 Method for producing a semiconductor component with a metallic conductor track

Publications (2)

Publication Number Publication Date
DE10021735A1 DE10021735A1 (en) 2001-11-15
DE10021735B4 true DE10021735B4 (en) 2006-01-12

Family

ID=7640771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000121735 Expired - Fee Related DE10021735B4 (en) 2000-05-04 2000-05-04 Method for producing a semiconductor component with a metallic conductor track

Country Status (1)

Country Link
DE (1) DE10021735B4 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022808A (en) * 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance
US6023100A (en) * 1997-07-23 2000-02-08 Advanced Micro Devices, Inc. Metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023100A (en) * 1997-07-23 2000-02-08 Advanced Micro Devices, Inc. Metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
US6022808A (en) * 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F.M.D. Heule und A. Gangulee, In: Thin Solid Films 25, 531-544 (1975)
F.M.D. Heule und A. Gangulee, In: Thin Solid Films25, 531-544 (1975) *

Also Published As

Publication number Publication date
DE10021735A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
EP0304728A2 (en) Process for manufacturing a low resistivity aluminium or aluminium alloy planar metalization
DE10318921B4 (en) Manufacturing method for a semiconductor device
DE60218442T2 (en) METAL ISOLATOR METAL CONDENSER USING COPPER
DE19737294A1 (en) Capacitor manufacturing method for integrated circuit
DE112012003823T5 (en) Microstructure modification in copper interconnect structures
EP1130654A1 (en) Integrated device including a metal- insulator-metal capacitor
EP1770726B1 (en) MIM-capacitor and corresponding method of manufacturing
DE1930669A1 (en) Semiconductor integrated circuit and process for its manufacture
DE112019002455T5 (en) THIN FILM RESISTOR IN AN INTEGRATED CIRCUIT AND MANUFACTURING PROCESS
DE112019003120T5 (en) THIN FILM RESISTOR IN AN INTEGRATED CIRCUIT AND MANUFACTURING PROCESS FOR IT
DE112018004421T5 (en) DAMASCENIAN THIN-LAYER RESISTOR (TFR) IN POLYMETAL DIELECTRIC AND METHOD FOR PRODUCING THE SAME
DE3414781A1 (en) Multi-layer connection structure of a semi-conductor device
DE2132034A1 (en) Process for the production of interconnections for electrical assemblies on solid bodies
DE102004047522B3 (en) Semiconductor chip having a metal coating structure and method of making the same
DE3109074A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE3544539A1 (en) SEMICONDUCTOR ARRANGEMENT WITH METALIZING TRACKS OF DIFFERENT THICKNESS AND METHOD FOR THE PRODUCTION THEREOF
DE102012105304A1 (en) Device for reducing stress
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
DE69728205T2 (en) Manufacturing method of interconnections in an integrated circuit
DE112021000239T5 (en) CONNECTION STRUCTURES WITH RUTHENIUM LINED WITH COBALT INFUSION AND A COBALT COVER
DE102007035837A1 (en) Semiconductor device with a grain orientation layer
DE112019003036B4 (en) ALUMINUM COMPATIBLE THIN FILM RESISTOR (TFR) AND MANUFACTURING PROCESS
DE10339990B4 (en) A method of fabricating a metal line having increased resistance to electromigration along an interface of a dielectric barrier layer by implanting material into the metal line
DE10021735B4 (en) Method for producing a semiconductor component with a metallic conductor track
DE10327618B4 (en) Method of forming aluminum metal wiring

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/768

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee