DD238713A3 - CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM - Google Patents
CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM Download PDFInfo
- Publication number
- DD238713A3 DD238713A3 DD26879984A DD26879984A DD238713A3 DD 238713 A3 DD238713 A3 DD 238713A3 DD 26879984 A DD26879984 A DD 26879984A DD 26879984 A DD26879984 A DD 26879984A DD 238713 A3 DD238713 A3 DD 238713A3
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- slave
- master
- output
- flip
- testing
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Die Erfindung wird bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen verwendet. Das Ziel der Erfindung besteht darin, den Schaltungsaufwand zur Testung eines Mikrorechnersystems zu minimieren. Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Testung eines Mikrorechnersystems durch ein gleichartiges Mikrorechnersystem unter Echtzeitbedingungen zu schaffen, ohne dass in beiden Mikrorechnersystemen zusaetzlicher Schaltungsaufwand fuer die Testung benoetigt wird. Das Wesen der Erfindung besteht darin, dass zur Testung eines Mikrorechnersystems (Slave) durch ein gleichartiges Mikrorechnersystem (Master) eine Schaltungsanordnung vorgesehen ist, die zur Durchschaltung des Systembus des Masters steuerbare Treiber und vom Master einstellbare Flipflops besitzt, mit deren Hilfe bestimmte Systeme des Masters abgeschaltet und dafuer die entsprechenden Systeme des Slave zur Testung durch den Master eingeschaltet werden. Fig. 1The invention is used in the commissioning, maintenance and repair of microcomputer systems. The aim of the invention is to minimize the circuit complexity for testing a microcomputer system. The object of the invention is to provide a circuit arrangement for testing a microcomputer system by a similar microcomputer system under real-time conditions, without requiring additional circuit complexity for the testing in both microcomputer systems. The essence of the invention consists in that for testing a microcomputer system (slave) by a similar microcomputer system (master), a circuit arrangement is provided which has controllable drivers for switching through the system bus of the master and flip-flops adjustable by the master, with the aid of which certain systems of the master switched off and for which the corresponding systems of the slave are turned on for testing by the master. Fig. 1
Description
Hierzu 3 Seiten ZeichnungenFor this 3 pages drawings
Die Erfindung wird bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen verwendet.The invention is used in the commissioning, maintenance and repair of microcomputer systems.
Bei der Inbetriebnahme, bei der Wartung und bei der Reparatur von Mikrorechnersystemen ist es notwendig, die Hardware umfassend zu testen. Dies kann durch Schaltungsanordnungen, die in das zu testende Mikrorechnersystem integriert oder extern angeschlossen sind, erfolgen. Externe Lösungen werden zum Testen bevorzugt, da sie das zu testende Mikrorechnersystem nicht mit zusätzlichen Volumen- und Speicherplatz belasten. Ein solches externes System z. B. Monitor wird normalerweise selbst ein Mikrorechnersystem sein, das sich mittels einer Koppeleinheit oder über eine Standardschnittstelle mit dem zu testenden Mikrorechnersystem anschließen läßt. Erfolgt der Anschluß über eine Standardschnittstelle, so wird vorausgesetzt, daß diese funktionsfähig ist. Bei Totalausfall des zu testenden Mikrorechnersystems, das ist z. B. bei der Erstinbetriebnahme möglich, kann mit diesem Verfahren keine Ursachenfindung durchgeführt werden.When commissioning, servicing and repairing microcomputer systems, it is necessary to thoroughly test the hardware. This can be done by circuitry integrated into the microcomputer system under test or externally connected. External solutions are preferred for testing because they do not burden the microcomputer system under test with additional volume and storage space. Such an external system z. B. Monitor will normally be itself a microcomputer system that can be connected by means of a coupling unit or via a standard interface with the microcomputer system to be tested. If the connection is made via a standard interface, it is assumed that it is functional. In total failure of the microcomputer system to be tested, that is z. B. during initial commissioning possible, no cause determination can be performed with this method.
Das DD-WP 200057 offenbart eine Lösung zur Fehleranalyse und zur Fehlerbeseitigung in einem Mikrorechnersystem mit Hilfe eines externen Monitors, der selbst ein Mikrorechnersystem darstellt und über eine Koppeleinheit an dem zu testenden Mikrorechnersystem angeschlossen ist. Der Monitor beginnt die Beeinflussung des zu testenden Mikrorechnersystems erst dann, wenn dieses die vom Monitor festgelegte Testpunktadresse erreicht hat. Anschließend wird das zu testende Mikrorechnersystem in den Wartezustand versetzt und seine Speicher abgeschaltet. Damit muß das Monitorsystem die dynamischen Speicher des zu testenden Mikrorechnersystems bedienen (Refresh). Das zu testende Mikrorechnersystem kann nach einer Manipulation durch den Monitor mit seiner Programmabarbeitung fortfahren.The DD-WP 200057 discloses a solution for error analysis and debugging in a microcomputer system by means of an external monitor, which itself is a microcomputer system and connected via a coupling unit to the microcomputer system to be tested. The monitor does not begin to affect the microcomputer system to be tested until it has reached the test point address specified by the monitor. Subsequently, the microcomputer system to be tested is placed in the waiting state and its memory switched off. Thus, the monitor system must service the dynamic memories of the microcomputer system to be tested (refresh). The microcomputer system under test may proceed with program execution after being manipulated by the monitor.
Ein entscheidender Nachteil dieser Lösung besteht darin, daß ein zusätzliches Mikrorechnersystem entwickelt werden muß, um ein Mikrorechnersystem zu testen.A major disadvantage of this approach is that an additional microcomputer system must be developed to test a microcomputer system.
Des weiteren ist bei der im Stand der Technik verwendeten Koppeleinheit zusätzlicher Schaltungsaufwand notwendig, um das Refresh der dynamischen Speicher des zu testenden Mikrorechnersystems zu gewährleisten. Durch das in dieser Lösung angewandte Testpunktverfahren können keine Echtzeitabläufe in dem zu testenden Mikrorechnersystem kontrolliert werden.Furthermore, in the coupling unit used in the prior art, additional circuit complexity is necessary to ensure the refresh of the dynamic memory of the microcomputer system to be tested. The test point method used in this solution can not control real-time operations in the microcomputer system being tested.
Das Ziel der Erfindung besteht darin, den Schaltungsaufwand zurTestung eines Mikrorechnersystems zu minimieren.The object of the invention is to minimize the circuitry overhead for testing a microcomputer system.
Darlegung des Wesens der Erfindung "" ~ Explanation of the essence of the invention ""
Die technische AufgabeThe technical task
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zurTestung eines Mikrorechnersystems durch ein gleichartiges Mikrorechnersystem unter Echtzeitbedingungen zu schaffen, ohne daß in beiden Mikrorechnersystemen zusätzlicher Schaltungsaufwand für die Testung benötigt wird.The object of the invention is to provide a circuit arrangement for testing a microcomputer system by a similar microcomputer system under real-time conditions, without requiring additional circuit complexity for the testing in both microcomputer systems.
Merkmale der ErfindungFeatures of the invention
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Abschaltung des Mikroprozessors des Slave ein Flipflop vorgesehen ist, dessen Ausgang mit zwei Gattern verbunden ist, wobei der Ausgang OE des einen Gatters mit den Freigabeeingängen der Treiber des Systembus des Masters und der Ausgang des anderen Gatters mit dem Busanforderungssignal /BUSRQ-S des Slave verbunden ist. Bei DMA-Betrieb des Slave werden die Treiber des Systembus des Masters hochohmig geschaltet. Zur Sperrung des Ein-/Ausgabesystem des Masters und des Slave ist ein Flipflop vorgesehen, dessen negierter Ausgang /lODI-M mit dem Master und dessen anderer Ausgang /lODI-S mit dem Slave verbunden ist. Zur Sperrung des Speichers des Masters und des Slave ist ein Vergleicher an den Adreßbus des Masters angeschaltet, dessen Ausgang /MEMDI-M mit dem Master und dessen . negierter Ausgang /MEMDI-S mit dem Slave verbunden ist. Für die Durchschaltung der Interruptanforderung /INT-S des Slave ist ein Flipflop vorgesehen, welches ermöglicht, das die Interruptanforderung des Slave auf der Interruptleitung /INT-M des Masters gelangen kann. Zur Synchronisation der Signale des Masters und des Slave werden beide mit dem gleichen Systemtakt verbunden.According to the invention the object is achieved in that the shutdown of the microprocessor of the slave, a flip-flop is provided whose output is connected to two gates, wherein the output OE of a gate with the enable inputs of the driver of the system bus of the master and the output of the other gate with is connected to the bus request signal / BUSRQ-S of the slave. With DMA operation of the slave, the drivers of the system bus of the master are switched to high impedance. To block the input / output system of the master and the slave, a flip-flop is provided whose negated output / lODI-M is connected to the master and whose other output / lODI-S is connected to the slave. To block the memory of the master and the slave, a comparator is connected to the address bus of the master whose output / MEMDI-M with the master and its. negated output / MEMDI-S is connected to the slave. For the switching of the interrupt request / INT-S of the slave, a flip-flop is provided, which allows the interrupt request of the slave can reach the interrupt line / INT-M of the master. To synchronize the master and slave signals, both are connected to the same system clock.
Ausführungsbeispielembodiment
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The invention will be explained in more detail below using an exemplary embodiment. In the accompanying drawings show:
Fig. 1: Blockschaltbild der TestanordnungFig. 1: Block diagram of the test arrangement
Fig.2: FreigabesteuerungFig.2: Release control
Fig.3: Richtungssteuerung des Datenbus3: Direction control of the data bus
Das testende Mikrorechnersystem 2, im weiteren Master genannt, und das zu testende Mikrorechnersystem 3, im weiteren Slave genannt, bestehen aus je 8 bit-Mikroprozessor, 64K dynamischen RAM-Speicher, Tastatur, Flopy-Disk-und Bildschirmsteuerung sowie Standardschnittstellen, die alle mit dem Systembus verbunden sind. Der Systembus des Masters (Adreß-, Daten- und Steuerbus) wird auf die Treiber 4, 5, 6 der Koppeleinheit 1 und von dort auf den Systembus des Slave geführt. Durch die Treiber 4,5,6 wird verhindert, daß Fehler auf dem Systembus des Slave sich störend beim Master auswirken. Des weiteren sind zur Synchronisation der Signale des Masters und des Slave der Master und der Slave mit dem gleichen Systemtakt verbunden.The testing microcomputer system 2, hereafter referred to as the master, and the microcomputer system 3 to be tested, hereafter referred to as slave, each consist of 8 bit microprocessor, 64K dynamic RAM, keyboard, flopy disk and screen control as well as standard interfaces, all with connected to the system bus. The system bus of the master (address, data and control bus) is routed to the drivers 4, 5, 6 of the coupling unit 1 and from there to the system bus of the slave. By the driver 4,5,6 prevents errors on the system bus of the slave interfere with the master affect. Furthermore, to synchronize the signals of the master and the slave, the master and the slave are connected to the same system clock.
Der in Fig. 2 dargestellte Decoder 7 ist eingangsseitig mit den unteren Adreßbits ABO-M,... ,AB7-M und mit den Steuerleitungen /lORQ-M, /M1-M des Masters verbunden.The decoder 7 shown in FIG. 2 is connected on the input side to the lower address bits ABO-M,..., AB7-M and to the control lines / LORQ-M, / M1-M of the master.
Gemeinsam mit den Datenbits DBO-M und DB1 -M beeinflussen die Ausgänge DO... D4 des Decoders 7 durch Outputoperationen des Masters die Flipflops 8,11,13,14,15,20. Das Signal /RESET-M sorgt dafür, daß zu Beginn die genannten Flipflops definiert gesetzt sind, so daß der Master freigegeben und der Slave gesperrt ist.Together with the data bits DBO-M and DB1 -M, the outputs DO ... D4 of the decoder 7 influence the flip-flops 8, 11, 13, 14, 15, 20 by output operations of the master. The signal / RESET-M ensures that at the beginning of said flip-flops defined are set so that the master is enabled and the slave is disabled.
Zu Beginn der Testung wird das Flipflop 8 High gesetzt. Damit wird das Busanforderungssignal /BUSRQ-S des Slave über den Negator 9 Low. Infolgedessen schaltet der Mikroprozessor des Slave ab und über das Gatter 10, falls kein DMA-Betrieb des Slave vorliegt, werden durch OE- = LowdieTeiber4,5,6 freigegeben. Über diese Treiber erhält der Slave die notwendigen Signale zum Refresh des dynamischen RAM-Speichers. Da durch die Refreshsignale des Mikroprozessors des Masters beide RAM-Speicher bedient werden, bleibt trotz Abschaltung des Mikroprozessors des Slave der Inhalt des Speichers des Slave erhalten. Führt der Slave DMA-Betrieb durch (z. B. Bildschirmarbeit), wird das Signal /BAO-S Low. Über das Gatter 10 wird OE High und die Ausgänge der Treiber 4,5,6 werden hochomig. Damit kann der Master den DMA-Betrieb des Slave nicht beeinflussen. Soll das Ein-/Ausgabesystem des Slave getestet werden, wird das Flipflop 11, wie oben beschrieben, gesetzt. Dadurch wird der negierte Ausgang des Flipflop 11 /I0DI-M Low das gesamte E/A-System des Masters gesperrt und das des Slave freigegeben. Damit ist es z. B. möglich, den Tastaturanschluß, der mittels PIO- oder SlO-Schaltkreis realisiert ist, zu testen, indem der Master mit der Tastatur des Slave arbeitet. Anschließend wird das E/A-System des Slave wieder gesperrt und die Ergebnisse ausgewertet. Zum Testen weiterer Teile des E/A-System des Slave (ζ. B. Standardschnittstelle V24) verfährt man analog. Soll der RAM-Speicher des Slave getestet werden, geschieht das nach folgendem Prinzip. Im Master und im Slave befinden sich je 64K RAM-Speicher. Es werden 48K im Master und 16Kim Slave freigegeben. Mit den Flipflops 14,15 wird der Bereich eingestellt, der im Slave getestet werden soll. Die Ausgänge dieser Flipflops werden mit den höchsten Adreßbits AB14-M, AB15-M des Masters verglichen. Stimmen diese überein, werden die Ausgänge der Äquivalenzgatter 16,17 High. Ist das Flipflop 13 auf High gesetzt, bedeutet das die Freigabe für den Speichertest des Slave.At the beginning of the testing, the flip-flop 8 is set high. Thus, the bus request signal / BUSRQ-S of the slave via the negator 9 Low. As a result, the microprocessor of the slave shuts down and via the gate 10, if there is no DMA operation of the slave, are enabled by OE = Lowdie4.5,6. Via these drivers, the slave receives the necessary signals for refreshing the dynamic RAM memory. Since both RAM memories are operated by the refresh signals of the microprocessor of the master, the contents of the memory of the slave remain despite the shutdown of the microprocessor of the slave. If the slave performs DMA operation (eg screen work), the signal / BAO-S becomes Low. Via gate 10, OE becomes high and the outputs of drivers 4,5,6 become high. Thus, the master can not influence the DMA operation of the slave. If the input / output system of the slave to be tested, the flip-flop 11, as described above, set. As a result, the negated output of the flip-flop 11 / I0DI-M Low blocks the entire I / O system of the master and releases that of the slave. This is z. Example, possible to test the keyboard connection, which is realized by means of PIO or SlO circuit, by the master works with the keyboard of the slave. Then the I / O system of the slave is locked again and the results are evaluated. To test other parts of the I / O system of the slave (ζ B. standard interface V24), proceed analogously. If the RAM memory of the slave to be tested, this is done according to the following principle. The master and the slave each contain 64K of RAM. 48K are released in the master and 16Kim slave. With the flip-flops 14,15 the range is set to be tested in the slave. The outputs of these flip-flops are compared with the highest address bits AB14-M, AB15-M of the master. If these match, the outputs of the equivalence gates 16, 17 become high. If the flip-flop 13 is set to high, this means the release for the memory test of the slave.
Falls alle vier Eingangssignale des Gatters 18 High sind, wird der Speicher des Masters durch /MEMDI-M abgeschaltet und der des Slave durch /MEMDI-S freigegeben. Wird das Speicheranforderungssignal MREQ zurückgenommen, stimmen die Flipflops 14,15 mit den Adreßbits AB14-M,AB15-M nicht überein oder wird das Flipflop 13zu rückgesetzt, wird das Signal/MEMDI-M High bzw. das Signal /MEMDI-S Low. Damit ist wieder der Speicher des Masters freigegeben und der des Slave gesperrt. Auf diese Weise kann man in 16 K Blöcken den Speicher des Slave unter Echtzeitbedingungen testen. Falls z. B. nur in 8 K Blöcken getestet werden soll, müßte ein weiteres Flipflop und ein weiteres Äquivalenzgatter vorgesehen werden usw. Ist der Test des Speichers des Slave negativ, besteht die Möglichkeit, eine ganz bestimmte Speicheradresse des ausgewählten 16 K-Bereichs des Slave regelmäßig nach obigem Prinzip anzusteuern. Dazu wird immer abwechselnd diese Speicheradresse beschrieben und gelesen. Auf diese Weise erhält man einen zyklischen Vorgang, der sich leicht auf dem Oszillograf abbilden läßt, so daß viele Signale optisch und zeitlich kontrolliert werden können.If all four input signals of gate 18 are high, the memory of the master is turned off by / MEMDI-M and that of the slave is enabled by / MEMDI-S. When the memory request signal MREQ is deasserted, the flip-flops 14, 15 do not coincide with the address bits AB14-M, AB15-M, or the flip-flop 13 is reset, the signal / MEMDI-M becomes high, and the signal / MEMDI-S becomes low. This again releases the memory of the master and locks the slave. In this way one can test the slave's memory under real-time conditions in 16K blocks. If z. B. should be tested only in 8 K blocks, another flip-flop and another equivalence gate would have to be provided, etc. If the test of the memory of the slave negative, there is the possibility of a specific memory address of the selected 16 K region of the slave regularly to control the above principle. For this purpose, this memory address is always written and read alternately. In this way, one obtains a cyclic process that can be easily imaged on the oscilloscope, so that many signals can be optically and temporally controlled.
Mit dem Flipflop 20 ist es möglich, den Slave in die Interruptprioritätenkette des Masters einzureihen. Ist Flipflop 20 High, können Interruptanmeldungen /INT-S des Slave über die Gatter 21,22 auf die Interruptsammelleitung /INT-M des Masters gelangen. Die Richtungssteuerung des Datenbus ist gemäß Fig.3, Gatter 23-32, so ausgeführt, daß beim Speicherlesen des Slave (23,24, 27,30,31,32), beim Lesen des E/A-Systems (23,25,28,30,31,32) und bei Interruptanerkennung (25,26,29,32) der Datenbus vom Slave zum Master geschaltet wird. In allen anderen Fällen ist garantiert, daß der Datenbus zum Slave gesteuert wird, da die Ausgänge /I0DI-S, FrINT, /MEMDI-S der Flipflops 11,20 und der Vergleicherschaltung 12 in die Richtungssteuerung eingehen. Es besteht weiterhin die Möglichkeit, den Slave vom Systembus des Masters zu trennen und die Steuerung des Systembus durch seinen eigenen Mikroprozessor vorzunehmen. Dazu ist es notwendig, das Busanforderungssignal /BUSRQ-S durch den MasterWith the flip-flop 20 it is possible to place the slave in the interrupt priority chain of the master. If flip-flop 20 is high, interrupt applications / INT-S of the slave can reach the interrupt bus / INT-M of the master via the gates 21, 22. The direction control of the data bus is carried out according to Figure 3, gate 23-32, so that when reading the memory of the slave (23,24, 27,30,31,32), when reading the I / O system (23,25, 28, 30, 31, 32) and, in the case of interrupt recognition (25, 26, 29, 32), the data bus is switched from the slave to the master. In all other cases, it is guaranteed that the data bus is controlled to the slave, since the outputs / I0DI-S, FrINT, / MEMDI-S of the flip-flops 11,20 and the comparator circuit 12 are included in the direction control. It is also possible to disconnect the slave from the master system bus and to control the system bus through its own microprocessor. For this it is necessary, the bus request signal / BUSRQ-S by the master
auf High zu schalten. Gleichzeitig werden die Treiber 4,5,6 in den hochohmigen Zustand versetzt. Die Signale /MEMDl-M, /MEMDI-S, /lODI-S und /lODl-S sind mit über den Treiber 5 zu führen. Dadurch kann jeweils der Mikroprozessor des Masters und der des Slave mit seinem zugehörigen E/A-System bzw. Speicher arbeiten. Zu einem beliebigen Zeitpunkt kann der Master den Mikroprozessor des Slave wieder abschalten und kontrollieren, wie dieser sein E/A-System bzw. seinen Speicher beeinflußtto switch to high. At the same time, the drivers 4,5,6 are put in the high-impedance state. The signals / MEMDL-M, / MEMDI-S, / lODI-S and / lODl-S are to be guided via the driver 5. This allows each of the master's and slave's microprocessor to operate with its associated I / O system or memory. At any point in time, the master can shut down the slave's microprocessor and control how it affects its I / O system or its memory
Die hier beschriebene Lösung kann zur Signaturanalyse benutzt werden. Damit ist es möglich, bestimmte Befehlsfolgen vom Master auszulösen und die dazugehörigen Signaturen beim Slave zu kontrollieren.The solution described here can be used for signature analysis. This makes it possible to trigger certain command sequences from the master and to check the associated signatures at the slave.
Ist eine Slave vollständig getestet worden, kann er als Master fungieren und zur Testung weiterer Mikrorechnersysteme benutzt werden.Once a slave has been fully tested, it can act as a master and be used to test other microcomputer systems.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26879984A DD238713A3 (en) | 1984-10-29 | 1984-10-29 | CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26879984A DD238713A3 (en) | 1984-10-29 | 1984-10-29 | CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD238713A3 true DD238713A3 (en) | 1986-09-03 |
Family
ID=5561688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD26879984A DD238713A3 (en) | 1984-10-29 | 1984-10-29 | CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD238713A3 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062034A (en) * | 1986-11-11 | 1991-10-29 | U.S. Philips Corporation | Device for emulating a microcontroller using a parent bond-out microcontroller and a derivative non-bond-out microcontroller |
-
1984
- 1984-10-29 DD DD26879984A patent/DD238713A3/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062034A (en) * | 1986-11-11 | 1991-10-29 | U.S. Philips Corporation | Device for emulating a microcontroller using a parent bond-out microcontroller and a derivative non-bond-out microcontroller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19833208C1 (en) | Integrated circuit with built-in self-test device | |
| EP0687363B1 (en) | Process for testing electronic controllers | |
| EP0503117B1 (en) | Processor circuit | |
| EP0057756A2 (en) | Data exchange unit in multi-microcomputer systems operating in parallel | |
| EP1019819B1 (en) | Program controlled unit and method for debugging same | |
| EP0011685A1 (en) | Programmable memory protection arrangement for microprocessors and circuitry with such an arrangement | |
| EP0104635A2 (en) | Digital computer test method and configuration | |
| DE1927549A1 (en) | Error checking device in electronic data processing systems | |
| WO2004049159A2 (en) | Device and method for analysing embedded systems | |
| DE19960574A1 (en) | Peripheral Component Interface error correction device has changeover circuit, system data display circuit, decoder-comparator circuit and resettable signal storage circuit | |
| DE69411096T2 (en) | Development support system for a microcomputer with internal cache memory | |
| EP1716490A2 (en) | Method and device for analyzing integrated systems for critical safety computing systems in motor vehicles | |
| DD238713A3 (en) | CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER SYSTEM | |
| DE102004043063B4 (en) | Method for operating a semiconductor device with a test module | |
| DE10303654A1 (en) | Integrated semiconductor circuit with built-in self-test function and associated system | |
| EP1283471A2 (en) | Program controlled unit | |
| DE69517630T2 (en) | Arrangement to optimize the performance of a processor | |
| EP3720056B1 (en) | Method and system for parallel real-time analysis in functional checks of hardware and software of controllers | |
| DE19956116B4 (en) | A debugging device for a system control chip for correctly routing its signals to the IC lines | |
| DE2808580C2 (en) | Microcomputer with a microprocessor integrated on a chip and a read-only memory | |
| DD249780A1 (en) | CIRCUIT ARRANGEMENT FOR TESTING A MICRORECHNER- BZW. INPUT, OUTPUT PRESSURE SYSTEM | |
| DE4200667C2 (en) | Circuit arrangement for error monitoring of a buffer memory | |
| DE2248451A1 (en) | TESTING SYSTEM IN DATA PROCESSING SYSTEMS | |
| DD246856A1 (en) | COUNTER DEVICE FOR READING AND WRITING IN A TEST ARRANGEMENT | |
| DD259700A1 (en) | CIRCUIT ARRANGEMENT FOR PROGRAMMED LICENSE GENERATION AND RECOGNITION |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |