CZ309384B6 - Frequency selective circuit with constant phase - Google Patents
Frequency selective circuit with constant phase Download PDFInfo
- Publication number
- CZ309384B6 CZ309384B6 CZ201744A CZ201744A CZ309384B6 CZ 309384 B6 CZ309384 B6 CZ 309384B6 CZ 201744 A CZ201744 A CZ 201744A CZ 201744 A CZ201744 A CZ 201744A CZ 309384 B6 CZ309384 B6 CZ 309384B6
- Authority
- CZ
- Czechia
- Prior art keywords
- resistor
- resistance value
- circuit
- input
- terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 abstract description 4
- 238000005094 computer simulation Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
Kmitočtově selektivní obvod s konstantní fázíFrequency selective circuit with constant phase
Oblast technikyField of technology
Je řešen problém vytvoření elektronického obvodu se selektivní amplitudovou kmitočtovou charakteristikou a současně s fázovou charakteristikou plochou, tj. s fázovým posunem mezi vstupním a výstupním napětím zpracovávaného signálu konstantním (kmitočtově nezávislým).The problem of creating an electronic circuit with a selective amplitude-frequency characteristic and at the same time a flat phase characteristic is solved, i.e. with a constant (frequency-independent) phase shift between the input and output voltage of the processed signal.
Dosavadní stav technikyCurrent state of the art
Dosud běžně užívané obvody, vytvářející kmitočtově selektivní amplitudové charakteristiky, užívají pasivní nebo aktivní RLC obvody s minimální fází a vykazují v rozmezí pracovních kmitočtů fázové kmitočtové charakteristiky velmi nerovnoměrné, v oboru pracovních kmitočtů proměnné typicky v rozmezí ±45 stupňů i více, viz například učebnice „The Art of Electronics“ autorů P. Horowitz, W. Hill, vydaná nakladatelstvím Cambridge University Press v roce 1990, kapitola „RC filters“, str. 35 až 40. To vede při zpracování signálů, pocházejících ze zdrojů s charakterem senzoru s nenulovou aperturou, při šířce kmitočtového spektra zpracovávaného signálu srovnatelné se šířkou pásma selektivního obvodu, k chybám v reprodukci tvaru přechodových jevů ve zpracovávaném signálu.Until now, commonly used circuits, which create frequency-selective amplitude characteristics, use passive or active RLC circuits with minimum phase and show very uneven phase-frequency characteristics in the range of working frequencies, typically variable in the range of ±45 degrees or more in the range of working frequencies, see for example the textbook " The Art of Electronics" by P. Horowitz, W. Hill, published by Cambridge University Press in 1990, chapter "RC filters", pp. 35 to 40. This leads to the processing of signals originating from sources with the character of a non-zero aperture sensor , with a width of the frequency spectrum of the processed signal comparable to the bandwidth of the selective circuit, to errors in the reproduction of the shape of transients in the processed signal.
Podstata vynálezuThe essence of the invention
Výše uvedené nevýhody odstraňuje kmitočtově selektivní obvod s konstantní fází podle předkládaného vynálezu, který má v celém rozsahu pracovních kmitočtů fázovou charakteristiku téměř dokonale plochou, s chybou maximálně v jednotkách stupňů. Podstatou kmitočtově selektivního obvodu s konstantní fází podle předkládaného řešení je to, že v jeho první větvi je na živou svorku vstupního napětí svým vstupním koncem připojeno kaskádní spojení alespoň jedné dvojice derivátorů s operačními zesilovači, které je na svém výstupním konci připojeno ke vstupní svorce pátého rezistoru sumačního obvodu, a že v jeho druhé větvi je na živou svorku vstupního napětí současně svým vstupním koncem připojeno i kaskádní spojení alespoň jedné dvojice integrátorů s operačními zesilovači, které je na svém výstupním konci připojeno ke vstupní svorce šestého rezistoru sumačního obvodu. Výstupní svorky pátého rezistoru a šestého rezistoru jsou v sumačním obvodu navzájem propojeny ve společném uzlovém bodě.The above-mentioned disadvantages are eliminated by the frequency-selective circuit with a constant phase according to the present invention, which has an almost perfectly flat phase characteristic in the entire range of working frequencies, with an error of at most units of degrees. The essence of the frequency-selective circuit with a constant phase according to the presented solution is that in its first branch a cascade connection of at least one pair of derivators with operational amplifiers is connected to the live terminal of the input voltage at its input end, which is connected at its output end to the input terminal of the fifth resistor summing circuit, and that in its second branch, a cascade connection of at least one pair of integrators with operational amplifiers, which is connected at its output end to the input terminal of the sixth resistor of the summing circuit, is simultaneously connected to the live terminal of the input voltage at its input end. The output terminals of the fifth resistor and the sixth resistor are interconnected in the summing circuit at a common node.
Pro účely tohoto popisu užíváme termínu „derivátor“ ve smyslu elektronického obvodu, vytvářejícího ze vstupního signálu výstupní signál úměrný derivaci vstupního signálu podle času pomocí aktivního obvodu s operačním zesilovačem v souladu s anglickým termínem „differentiator“, například podle obrázku 5.7 na stránce 174 knihy autorů Tobey, Graeme, Huelsman: Operational Amplifiers - Design and Applications, vyd. McGraw-Hill, 1971. Termínu „integrátor“ užíváme ve smyslu elektronického obvodu vytvářejícího ze vstupního signálu výstupní signál úměrný integrálu vstupního signálu podle času pomocí aktivního obvodu s operačním zesilovačem v souladu s anglickým termínem „integrátor“, například podle obrázku 6.11 na stránce 212 výše zmíněné knihy.For the purposes of this description, we use the term "derivator" in the sense of an electronic circuit, which creates from an input signal an output signal proportional to the derivative of the input signal with respect to time using an active circuit with an operational amplifier in accordance with the English term "differentiator", for example according to Figure 5.7 on page 174 of the authors' book Tobey, Graeme, Huelsman: Operational Amplifiers - Design and Applications, McGraw-Hill ed., 1971. We use the term "integrator" to mean an electronic circuit that produces from an input signal an output signal proportional to the integral of the input signal over time by means of an active circuit with an operational amplifier in accordance with the English term "integrator", for example according to Figure 6.11 on page 212 of the aforementioned book.
V jednom výhodném provedení je v obvodu zařazena i třetí větev, která vede rovněž od živé svorky vstupního napětí přes sedmý rezistor sumačního obvodu k témuž uzlovému bodu jako výstupní svorky pátého a šestého rezistoru.In one advantageous embodiment, a third branch is also included in the circuit, which also leads from the live terminal of the input voltage through the seventh resistor of the summing circuit to the same nodal point as the output terminals of the fifth and sixth resistors.
Tento uzlový bod je dále připojen k invertující vstupní svorce pátého operačního zesilovače, který je součástí sumačního obvodu. Uzlový bod je také spojen se vstupní svorkou osmého rezistoru, který rovněž náleží k sumačnímu obvodu a jehož výstupní svorka je připojena k výstupní svorce pátého operačního zesilovače, k níž je zároveň připojena i živá svorkaThis nodal point is further connected to the inverting input terminal of the fifth operational amplifier, which is part of the summing circuit. The nodal point is also connected to the input terminal of the eighth resistor, which also belongs to the summing circuit and whose output terminal is connected to the output terminal of the fifth operational amplifier, to which the live terminal is also connected
- 1 CZ 309384 B6 výstupního napětí. Neinvertující vstupní svorky všech operačních zesilovačů jsou přitom spojeny se společným vodičem.- 1 CZ 309384 B6 output voltage. The non-inverting input terminals of all operational amplifiers are connected to a common wire.
Je možné provedení vynálezu, v němž obvod prvního derivátoru obsahuje na svém vstupu první kapacitor, k jehož výstupu je připojena vstupní svorka jedenáctého rezistoru, jehož výstupní svorka dále vede k invertujícímu vstupu prvního operačního zesilovače. Obvod druhého derivátoru obsahuje v tomto provedení na svém vstupu druhý kapacitor, k jehož výstupu je připojena vstupní svorka dvanáctého rezistoru, jehož výstupní svorka dále vede k invertujícímu vstupu druhého operačního zesilovače. Dále obvod prvního integrátoru obsahuje na svém vstupu třetí rezistor připojený svým výstupním koncem k invertující vstupní svorce třetího operačního zesilovače a také obsahuje paralelní zapojení třetího kapacitoru a devátého rezistoru zapojené ve smyčce záporné zpětné vazby třetího operačního zesilovače. Dále v tomto provedení obvod druhého integrátoru obsahuje na svém vstupu čtvrtý rezistor připojený svým výstupním koncem k invertující vstupní svorce čtvrtého operačního zesilovače a také obsahuje paralelní zapojení čtvrtého kapacitoru a desátého rezistoru zapojené ve smyčce záporné zpětné vazby čtvrtého operačního zesilovače.It is possible to implement the invention in which the circuit of the first derivator contains a first capacitor at its input, to the output of which the input terminal of the eleventh resistor is connected, whose output terminal further leads to the inverting input of the first operational amplifier. In this embodiment, the circuit of the second derivator contains a second capacitor at its input, the output of which is connected to the input terminal of the twelfth resistor, whose output terminal further leads to the inverting input of the second operational amplifier. Furthermore, the circuit of the first integrator contains at its input a third resistor connected by its output end to the inverting input terminal of the third operational amplifier and also contains a parallel connection of the third capacitor and the ninth resistor connected in the negative feedback loop of the third operational amplifier. Furthermore, in this embodiment, the circuit of the second integrator includes at its input a fourth resistor connected by its output end to the inverting input terminal of the fourth operational amplifier and also includes a parallel connection of the fourth capacitor and the tenth resistor connected in the negative feedback loop of the fourth operational amplifier.
V jednom výhodném provedení je poměr hodnoty odporu jedenáctého rezistoru k hodnotě odporu prvního rezistoru 0,01 nebo menší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru k hodnotě odporu druhého rezistoru je 0,01 nebo menší než 0,01. Dále je v tomto provedení poměr hodnoty odporu devátého rezistoru k hodnotě odporu třetího rezistoru 100 nebo větší než 100 a poměr hodnoty odporu desátého rezistoru k hodnotě odporu čtvrtého rezistoru je 100 nebo větší než 100.In one preferred embodiment, the ratio of the resistance value of the eleventh resistor to the resistance value of the first resistor is 0.01 or less than 0.01, and the ratio of the resistance value of the twelfth resistor to the resistance value of the second resistor is 0.01 or less than 0.01. Further, in this embodiment, the ratio of the resistance value of the ninth resistor to the resistance value of the third resistor is 100 or greater than 100, and the ratio of the resistance value of the tenth resistor to the resistance value of the fourth resistor is 100 or greater than 100.
V jiném výhodném provedení je poměr hodnoty odporu jedenáctého rezistoru k hodnotě odporu prvního rezistoru větší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru k hodnotě odporu druhého rezistoru je větší než 0,01. Dále je v tomto provedení poměr hodnoty odporu devátého rezistoru k hodnotě odporu třetího rezistoru menší než 100 a poměr hodnoty odporu desátého rezistoru k hodnotě odporu čtvrtého rezistoru je menší než 100.In another preferred embodiment, the ratio of the resistance value of the eleventh resistor to the resistance value of the first resistor is greater than 0.01, and the ratio of the resistance value of the twelfth resistor to the resistance value of the second resistor is greater than 0.01. Further, in this embodiment, the ratio of the resistance value of the ninth resistor to the resistance value of the third resistor is less than 100, and the ratio of the resistance value of the tenth resistor to the resistance value of the fourth resistor is less than 100.
Je možné také provedení, v němž má sedmý rezistor nekonečný odpor, a tedy v obvodu není zařazena třetí větev.An embodiment in which the seventh resistor has an infinite resistance is also possible, and therefore the third branch is not included in the circuit.
Objasnění výkresůClarification of drawings
Příklady provedení kmitočtově selektivního obvodu s konstantní fází jsou uvedeny v přiložených obrázcích.Examples of a frequency-selective circuit with a constant phase are shown in the attached figures.
V obr. 1 je znázorněno blokové schéma obvodu.A block diagram of the circuit is shown in Fig. 1.
Podrobnější schéma, uvádějící příklad možných komponent v obvodech derivátorů a integrátorů a v sumačním obvodu, je na obr. 2., přičemž v některých výhodných zapojeních jsou využity jen některé z v tomto obrázku uvedených komponent.A more detailed diagram, showing an example of possible components in the circuits of derivators and integrators and in the summing circuit, is in Fig. 2, while in some advantageous connections only some of the components shown in this figure are used.
V obr. 3 je ukázka počítačové simulace amplitudové a fázové charakteristiky obvodu se zapojením podle obr. 2, přičemž pro poměry hodnot odporů vybraných rezistorů platí R11:R1 <0,01, R12:R2 <0,01 a R9:R3 >100, R10:R4 >100 a sedmý rezistor má optimální velikost odporu.Fig. 3 shows an example of a computer simulation of the amplitude and phase characteristics of the circuit with the connection according to Fig. 2, while the ratios of the resistance values of the selected resistors are R11:R1 <0.01, R12:R2 <0.01 and R9:R3 >100, R10:R4 >100 and the seventh resistor has the optimal resistance size.
V obr. 4 je ukázka počítačové simulace amplitudové a fázové charakteristiky obvodu se zapojením podle obr. 2, přičemž pro poměry hodnot odporů vybraných rezistorů platí R11:R1 <0,01, R12:R2 <0,01 a R9:R3 >100, R10:R4 >100 a sedmý rezistor má nekonečně velký odpor.Fig. 4 shows an example of a computer simulation of the amplitude and phase characteristics of the circuit with the connection according to Fig. 2, while the ratios of the resistance values of the selected resistors are R11:R1 <0.01, R12:R2 <0.01 and R9:R3 >100, R10:R4 >100 and the seventh resistor has infinite resistance.
-2CZ 309384 B6-2CZ 309384 B6
Příklady uskutečnění vynálezuExamples of implementation of the invention
Kmitočtově selektivní obvod podle předkládaného vynálezu je blokově popsán obrázkem 1. Obvod obsahuje dvě nezávislé kaskády obvodů, a to v první větvi první kaskádu s alespoň jednou dvojicí aktivních derivátorů Al, A2 a ve druhé větvi druhou kaskádu s alespoň jednou dvojicí aktivních integrátorů A3, A4. První i druhá kaskáda jsou svými vstupy připojeny ke vstupnímu napětí Vii. Amplitudové kmitočtové charakteristiky první i druhé kaskády vykazují konstantní poměrnou strmost, přičemž v nich realizovaný fázový posun mezi vstupním a výstupním napětím je konstantní, kmitočtově nezávislý. První kaskáda s derivátory Al, A2 vykazuje pokles amplitudy s klesajícím kmitočtem, zatímco druhá kaskáda s integrátory A3, A4 vykazuje pokles amplitudy se stoupajícím kmitočtem. Součástí obvodu je také sumační obvod A5, ve kterém se superponují výstupy obou kmitočtově závislých kaskád a část vstupního signálu. Na jediném charakteristickém kmitočtu, daném vlastnostmi jednotlivých členů kaskád, se tak dosáhne výrazného potlačení relativní amplitudy přenosu V22:Vn v rozmezí větším než 100 dB při strmosti boků křivky selektivnosti 40 dB na dekádu. Větší strmosti boků křivky selektivnosti lze dosáhnout zvětšením počtu dvojic sériově spojených kmitočtově závislých obvodů se stejným zapojením v každé kaskádě.The frequency-selective circuit according to the present invention is block-described in Figure 1. The circuit contains two independent cascades of circuits, in the first branch of the first cascade with at least one pair of active derivators Al, A2 and in the second branch of the second cascade with at least one pair of active integrators A3, A4 . Both the first and second cascades have their inputs connected to the input voltage Vii. The amplitude-frequency characteristics of the first and second cascades show a constant relative steepness, while the phase shift between the input and output voltages realized in them is constant, independent of frequency. The first cascade with derivative Al, A2 shows a decrease in amplitude with decreasing frequency, while the second cascade with integrators A3, A4 shows a decrease in amplitude with increasing frequency. The circuit also includes summation circuit A5, in which the outputs of both frequency-dependent cascades and part of the input signal are superimposed. At a single characteristic frequency, given by the properties of the individual members of the cascades, a significant suppression of the relative amplitude of the V22:Vn transmission is achieved in a range greater than 100 dB with a steepness of the sides of the selectivity curve of 40 dB per decade. Greater steepness of the sides of the selectivity curve can be achieved by increasing the number of pairs of series-connected frequency-dependent circuits with the same connection in each cascade.
Jeden příklad vnitřního elektrického zapojení obvodu podle předkládaného vynálezu je uveden v obrázku 2.One example of the internal electrical wiring of a circuit according to the present invention is shown in Figure 2.
K živé svorce vstupního napětí Vn je v první větvi připojen vstup prvního derivátorů AI totožný se vstupní svorkou prvního kapacitoru Cl, k jehož výstupní svorce je připojena vstupní svorka jedenáctého rezistoru Rll. jehož výstupní svorka dále vede k invertujícímu vstupu prvního operačního zesilovače OA1. K němu je současně připojena i vstupní svorka prvního rezistoru Rl, jehož výstupní svorka je připojena k výstupní svorce operačního zesilovače OA1, která je současně výstupní svorkou prvního derivátorů AI.The input of the first derivator AI is connected in the first branch to the live terminal of the input voltage Vn, identical to the input terminal of the first capacitor Cl, to whose output terminal the input terminal of the eleventh resistor Rll is connected. whose output terminal further leads to the inverting input of the first operational amplifier OA1. The input terminal of the first resistor Rl is simultaneously connected to it, the output terminal of which is connected to the output terminal of the operational amplifier OA1, which is also the output terminal of the first derivator AI.
Ktéto výstupní svorce prvního derivátorů AI je připojena vstupní svorka druhého derivátorů A2, která je zároveň vstupní svorkou druhého kapacitoru C2, jehož výstupní svorka je připojena ke vstupní svorce dvanáctého rezistoru R12. jehož výstupní svorka je dále připojena k invertující vstupní svorce druhého operačního zesilovače OA2. K té je zároveň připojen i jeden konec druhého rezistoru R2, jehož druhý konec je připojen k výstupní svorce druhého operačního zesilovače OA2. která je zároveň výstupem druhého derivátorů A2.This output terminal of the first derivator AI is connected to the input terminal of the second derivator A2, which is also the input terminal of the second capacitor C2, whose output terminal is connected to the input terminal of the twelfth resistor R12. whose output terminal is further connected to the inverting input terminal of the second operational amplifier OA2. At the same time, one end of the second resistor R2 is connected to it, the other end of which is connected to the output terminal of the second operational amplifier OA2. which is also the output of the second derivator A2.
Výstup druhého derivátorů A2 je připojen ke vstupní svorce pátého rezistoru R5 sumačního obvodu A5.The output of the second derivator A2 is connected to the input terminal of the fifth resistor R5 of the summing circuit A5.
K živé svorce vstupního napětí Vn je dále ve druhé větvi připojen vstup prvního integrátoru A3 totožný se vstupní svorkou třetího rezistoru R3, k jehož výstupní svorce je připojena invertující vstupní svorka třetího operačního zesilovače OA3. Mezi invertující vstupní svorku třetího operačního zesilovače OA3 a výstupní svorku třetího operačního zesilovače O A3, která je zároveň výstupem prvního integrátoru A3, je zapojeno paralelní zapojení třetího kapacitoru C3 a devátého rezistoru R9.The input of the first integrator A3 identical to the input terminal of the third resistor R3, whose output terminal is connected to the inverting input terminal of the third operational amplifier OA3, is connected to the live terminal of the input voltage Vn in the second branch. Between the inverting input terminal of the third operational amplifier OA3 and the output terminal of the third operational amplifier O A3, which is also the output of the first integrator A3, a parallel connection of the third capacitor C3 and the ninth resistor R9 is connected.
K výstupu prvního integrátoru A3 je připojen vstup druhého integrátoru A4, který je totožný se vstupní svorkou čtvrtého rezistoru R4, k jehož výstupní svorce je připojena invertující svorka čtvrtého operačního zesilovače OA4. Mezi invertující vstupní svorku čtvrtého operačního zesilovače OA4 a výstupní svorku čtvrtého operačního zesilovače OA4, která je zároveň výstupem druhého integrátoru A4, je zapojeno paralelní zapojení čtvrtého kapacitoru C4 a desátého rezistoru R10.The input of the second integrator A4 is connected to the output of the first integrator A3, which is identical to the input terminal of the fourth resistor R4, to the output terminal of which the inverting terminal of the fourth operational amplifier OA4 is connected. Between the inverting input terminal of the fourth operational amplifier OA4 and the output terminal of the fourth operational amplifier OA4, which is also the output of the second integrator A4, a parallel connection of the fourth capacitor C4 and the tenth resistor R10 is connected.
Výstup druhého integrátoru A4 je připojen ke vstupní svorce šestého rezistoru R6 sumačního obvodu A5.The output of the second integrator A4 is connected to the input terminal of the sixth resistor R6 of the summing circuit A5.
-3 CZ 309384 B6-3 CZ 309384 B6
Dále je v jednom výhodném provedení vynálezu v obvodu i třetí větev, v níž je živá svorka vstupního napětí Vn připojena k uzlovému bodu U1 přes sedmý rezistor R7 sumačního obvodu A5.Furthermore, in one advantageous embodiment of the invention, there is also a third branch in the circuit, in which the live terminal of the input voltage Vn is connected to the nodal point U1 via the seventh resistor R7 of the summing circuit A5.
Uzlový bod U1 je dále v sumačním obvodu A5 připojen k invertující vstupní svorce pátého operačního zesilovače OA5 a je také spojen se vstupní svorkou osmého rezistoru R8 sumačního obvodu, jehož výstupní svorka je připojena k výstupní svorce pátého operačního zesilovače OA5 sumačního obvodu A5, ke které je zároveň připojena i živá svorka výstupního napětí V??.Node U1 is further connected in the summing circuit A5 to the inverting input terminal of the fifth operational amplifier OA5 and is also connected to the input terminal of the eighth resistor R8 of the summing circuit, whose output terminal is connected to the output terminal of the fifth operational amplifier OA5 of the summing circuit A5, to which at the same time, the live terminal of the output voltage V?? is also connected.
Neinvertující vstupní svorky všech operačních zesilovačů ΟΛ1. OA2. O A3. OA4 a OA5 jsou spojeny se společným vodičem.Non-inverting input terminals of all operational amplifiers ΟΛ1. OA2. About A3. OA4 and OA5 are connected to a common wire.
Pro optimální tvar amplitudové a fázové charakteristiky obvodu je zapotřebí, aby hodnota odporu devátého rezistoru R9 byla podstatně, tj. aspoň stokrát, větší než hodnota odporu třetího rezistoru R3, a obdobně aby hodnota odporu desátého rezistoru R10 byla podstatně, tj. aspoň stokrát, větší než hodnota odporu čtvrtého rezistoru R4. Je třeba si uvědomit, že s hlediska funkce obvodu devátý rezistor R9 a desátý rezistor R10 slouží pouze k udržování klidového pracovního bodu třetího a čtvrtého operačního zesilovače OA3 a OA4. a obecně mají mít co největší hodnotu odporu, slučitelnou s parametry užitých operačních zesilovačů.For the optimal shape of the amplitude and phase characteristics of the circuit, it is necessary that the resistance value of the ninth resistor R9 be substantially, i.e. at least a hundred times, greater than the resistance value of the third resistor R3, and similarly that the resistance value of the tenth resistor R10 be substantially, i.e. at least a hundred times, greater than the resistance value of the fourth resistor R4. It should be noted that in terms of circuit functionality, the ninth resistor R9 and the tenth resistor R10 only serve to maintain the quiescent operating point of the third and fourth operational amplifiers OA3 and OA4. and in general they should have the largest possible resistance value, compatible with the parameters of the operational amplifiers used.
V jednom výhodném provedení vynálezu nejsou jedenáctý odpor Rll a dvanáctý odpor R12 vůbec přítomny, případně mají jejich odpory hodnoty splňující podmínku, že poměr hodnoty odporu jedenáctého rezistoru Rll k hodnotě odporu prvního rezistoru R1 je 0,01 nebo menší než 0,01 a poměr hodnoty odporu dvanáctého rezistoru R12 k hodnotě odporu druhého rezistoru R2 je 0,01 nebo menší než 0,01.In one advantageous embodiment of the invention, the eleventh resistor R11 and the twelfth resistor R12 are not present at all, or their resistances have values that meet the condition that the ratio of the resistance value of the eleventh resistor R11 to the resistance value of the first resistor R1 is 0.01 or less than 0.01 and the ratio of the value of the resistance of the twelfth resistor R12 to the resistance value of the second resistor R2 is 0.01 or less than 0.01.
Příklad amplitudové a fázové charakteristiky obvodu podle obr. 2 s užitím optimální velikosti odporu sedmého rezistoru R7 je uveden v grafické formě v obrázku 3. Poměry hodnot odporů rezistorů v první kaskádě s derivátory splňují přitom podmínku uvedenou v předchozím odstavci a pro poměry hodnot odporů rezistorů ve druhé kaskádě s integrátory platí, že odpor rezistoru R9 je alespoň lOOx větší než odpor rezistoru R3 a že odpor rezistoru R10 je alespoň lOOx větší než odpor rezistoru R4. V obrázku 3 se jedná o počítačovou simulaci pro jednu vybranou sadu parametrů použitých komponent. Na kmitočtu maximálního potlačení amplitudy zpracovávaného signálu, které je při optimální hodnotě odporu sedmého rezistoru R7 větší než 130 dB, se projevuje nepatrná odchylka od ploché fázové charakteristiky v řádu jednotek úhlových stupňů. V běžných podmínkách, a zejména pouze v nejbližším okolí kmitočtu nejvyššího potlačení, je taková odchylka zanedbatelná.An example of the amplitude and phase characteristics of the circuit according to Fig. 2 with the use of the optimal resistance value of the seventh resistor R7 is presented in graphic form in Fig. 3. The ratios of the resistance values of the resistors in the first cascade with derivators meet the condition stated in the previous paragraph and for the ratios of the resistance values of the resistors in for the second cascade with integrators, the resistance of resistor R9 is at least lOOx greater than the resistance of resistor R3 and that the resistance of resistor R10 is at least lOOx greater than the resistance of resistor R4. Figure 3 shows a computer simulation for one selected set of parameters of the used components. At the frequency of the maximum suppression of the amplitude of the processed signal, which is greater than 130 dB at the optimal value of the resistance of the seventh resistor R7, a slight deviation from the flat phase characteristic in the order of units of angular degrees is manifested. Under normal conditions, and especially only in the immediate vicinity of the highest rejection frequency, such a deviation is negligible.
Pokud by i tato nepatrná odchylka byla na závadu, je možné v obvodu podle obrázku 2 užít nekonečně velké hodnoty odporu sedmého rezistoru R7, který přivádí do sumačního obvodu díl vstupního napětí Vn potřebný pro zvýšení maximálního potlačení, tedy větev se sedmým rezistorem R7 vynechat. Tím se poněkud zmenší hodnota maximálního potlačení, typicky na hodnotu kolem 75 dB, ale získá se tak fázová charakteristika dokonale plochá. Výsledné charakteristiky po této úpravě obvodu z obrázku 2 jsou uvedeny v grafické formě v počítačové simulaci v obrázku 4. Použité poměry hodnot odporů rezistorů v první kaskádě s derivátory a v druhé kaskádě s integrátory jsou přitom stejné jako v simulaci z obrázku 3.If even this slight deviation would be a problem, it is possible to use infinitely large resistance values of the seventh resistor R7 in the circuit according to Figure 2, which supplies to the summation circuit the part of the input voltage Vn needed to increase the maximum suppression, i.e. omit the branch with the seventh resistor R7. This will reduce the value of the maximum rejection somewhat, typically to a value of around 75 dB, but the phase response will be perfectly flat. The resulting characteristics after this modification of the circuit from Figure 2 are presented in graphic form in the computer simulation in Figure 4. The used ratios of the resistance values of the resistors in the first cascade with derivators and in the second cascade with integrators are the same as in the simulation from Figure 3.
Zde je vhodné poznamenat, že dosažitelné hodnoty potlačení amplitudy na kritickém kmitočtu jsou tak velké, že při užití běžných operačních zesilovačů se v praktických realizacích dostáváme s amplitudou výstupního signálu na kritickém kmitočtu pod úroveň jejich vlastního šumu. Obrázky 3 a 4 jsou proto počítačové simulace, které zde uvádíme pro ilustraci typického teoretického průběhu amplitudové a fázové charakteristiky v ideálních podobách daných zapojení. Obvod je tak dokonalý, že zejména ve verzi s optimalizovanou hodnotou odporu rezistoru R7 se v reálných situacích výstupní amplituda zpracovávaného signálu zpravidlaHere it is worth noting that the achievable values of amplitude suppression at the critical frequency are so large that when using common operational amplifiers in practical implementations, the amplitude of the output signal at the critical frequency is below the level of their own noise. Figures 3 and 4 are therefore computer simulations, which we present here to illustrate a typical theoretical course of the amplitude and phase characteristics in ideal forms of the given connections. The circuit is so perfect that, especially in the version with the optimized resistance value of resistor R7, in real situations the output amplitude of the processed signal is usually
-4CZ 309384 B6 dostává pod úroveň vlastního šumu užitých operačních zesilovačů, takže není měřitelná. Mimo oblast kritického kmitočtu, na němž dochází k maximálnímu potlačení amplitudy, kde amplituda vlastního šumu operačních zesilovačů převyšuje amplitudu signálu, se výsledky měření vlastností reálných obvodů s počítačovou simulací výborně shodují. V obrázcích 3 a 4 je jako relativní amplituda nazván poměr výstupního napětí V22 ke vstupnímu napětí Vu.-4CZ 309384 B6 gets below the inherent noise level of the operational amplifiers used, so it is not measurable. Outside of the critical frequency region, where the maximum amplitude suppression occurs, where the amplitude of the inherent noise of the operational amplifiers exceeds the signal amplitude, the results of measuring the properties of real circuits are in excellent agreement with the computer simulation. In Figures 3 and 4, the ratio of the output voltage V22 to the input voltage Vu is called the relative amplitude.
V praxi se může objevit požadavek, aby v jisté vzdálenosti nad a pod kmitočtem maximálního potlačení, například o jednu dekádu nebo více, se amplitudová charakteristika vyrovnala a dále byla kmitočtově nezávislá. V takovém případě lze užít varianty obvodu podle obr. 2, v níž budou přítomny rezistory Rll a R12, přičemž je třeba, aby odpory těchto rezistorů splnily následující podmínku: hodnota odporu jedenáctého rezistorů Rll je větší než cca 0,01 hodnoty odporu prvního rezistorů R1 a hodnota odporu dvanáctého rezistorů R12 je větší než cca 0,01 hodnoty odporu druhého rezistorů R2. Zároveň je třeba, aby hodnota odporu rezistorů R9 byla menší než cca 100-násobek hodnoty odporu třetího rezistorů R3 a hodnota odporu desátého rezistorů R10 byla menší než cca 100-násobek hodnoty odporu čtvrtého rezistorů R4. takže třetí rezistor R3 a čtvrtý rezistor R4 zde neslouží pouze k udržování klidového pracovního bodu třetího a čtvrtého operačního zesilovače ΟΛ3 a ΟΛ4, ale navíc ještě ovlivňují kmitočtové charakteristiky obvodu. Při této úpravě obvodu se při okrajích kmitočtového pásma objeví menší odchylky od ploché fázové charakteristiky. Uvnitř pásma kmitočtů, kde probíhá amplitudové potlačení, ale fázová charakteristika i nadále zůstává plochá.In practice, there may be a requirement that at some distance above and below the frequency of maximum rejection, for example a decade or more, the amplitude characteristic should level off and be further frequency independent. In this case, you can use the variants of the circuit according to Fig. 2, in which resistors Rll and R12 will be present, while the resistances of these resistors must meet the following condition: the resistance value of the eleventh resistor Rll is greater than about 0.01 of the resistance value of the first resistor R1 and the resistance value of the twelfth resistor R12 is greater than about 0.01 of the resistance value of the second resistor R2. At the same time, the resistance value of resistors R9 must be less than approximately 100 times the resistance value of the third resistor R3, and the resistance value of the tenth resistor R10 must be less than approximately 100 times the resistance value of the fourth resistor R4. so the third resistor R3 and the fourth resistor R4 are not only used to maintain the quiescent operating point of the third and fourth operational amplifiers ΟΛ3 and ΟΛ4, but also influence the frequency characteristics of the circuit. With this modification of the circuit, minor deviations from the flat phase characteristic appear at the edges of the frequency band. Within the frequency band where amplitude suppression occurs, but the phase response continues to remain flat.
Průmyslová využitelnostIndustrial applicability
Obvod se hodí pro aplikace zpracování signálů ze senzorů v situacích, kdy je zapotřebí selektivně potlačit část pásma zpracovávaných signálů, přičemž s ohledem na minimalizaci tvarového zkreslení přechodových jevů v širokospektrálním signálu je žádoucí nevnášet do zpracovávaného signálu kmitočtově závislé fázové posuny.The circuit is suitable for applications of processing signals from sensors in situations where it is necessary to selectively suppress part of the band of the processed signals, while with regard to minimizing the shape distortion of transient phenomena in a wide-spectral signal, it is desirable not to introduce frequency-dependent phase shifts into the processed signal.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ201744A CZ309384B6 (en) | 2017-01-26 | 2017-01-26 | Frequency selective circuit with constant phase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ201744A CZ309384B6 (en) | 2017-01-26 | 2017-01-26 | Frequency selective circuit with constant phase |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ201744A3 CZ201744A3 (en) | 2018-08-29 |
| CZ309384B6 true CZ309384B6 (en) | 2022-11-02 |
Family
ID=63252254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ201744A CZ309384B6 (en) | 2017-01-26 | 2017-01-26 | Frequency selective circuit with constant phase |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ309384B6 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1490725A (en) * | 1973-11-07 | 1977-11-02 | Indesit | Demodulation circuit for colour television signals |
| CN2261114Y (en) * | 1996-07-15 | 1997-08-27 | 中国航天工业总公司第二研究院二○三所 | Constant-phase-shift frequency-selective detector arrangement for direction-measuring machine |
-
2017
- 2017-01-26 CZ CZ201744A patent/CZ309384B6/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1490725A (en) * | 1973-11-07 | 1977-11-02 | Indesit | Demodulation circuit for colour television signals |
| CN2261114Y (en) * | 1996-07-15 | 1997-08-27 | 中国航天工业总公司第二研究院二○三所 | Constant-phase-shift frequency-selective detector arrangement for direction-measuring machine |
Also Published As
| Publication number | Publication date |
|---|---|
| CZ201744A3 (en) | 2018-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tangsrirat et al. | Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers | |
| KR970008793B1 (en) | Filter arrangement | |
| US3906390A (en) | Transfer function control networks | |
| Jaikla et al. | High input impedance voltage-mode biquad filter using VD-DIBAs | |
| Sotner et al. | First-order adjustable transfer sections for synthesis suitable for special purposes in constant phase block approximation | |
| Sotner et al. | Novel solution of notch/all-pass filter with special electronic adjusting of attenuation in the stop band | |
| JP6085252B2 (en) | Sigma-delta square difference RMS-to-DC converter with multiple feedback paths | |
| US7138873B2 (en) | Filter circuit providing low distortion and enhanced flexibility to obtain variable gain amplification | |
| Chen | Current‐mode dual‐output ICCII‐based tunable universal biquadratic filter with low‐input and high‐output impedances | |
| CZ309384B6 (en) | Frequency selective circuit with constant phase | |
| CN107172537B (en) | Signal amplifying circuit and power amplifying equipment | |
| CZ30411U1 (en) | A frequency selective circuit with a constant phase | |
| Langhammer et al. | A 1+ α low-pass fractional-order frequency filter with adjustable parameters | |
| Langhammer et al. | Fully differential universal current-mode frequency filters based on signal-flow graphs method | |
| Jerabek et al. | Dual-parameter control of the pole frequency in case of universal filter with MCDU elements | |
| US8487699B2 (en) | Inductive-element feedback-loop compensator | |
| Psychalinos et al. | A novel all-pass current-mode filter realized using a minimum number of single output OTAs | |
| Kumngern et al. | Voltage-mode lowpass, highpass, bandpass biquadratic filter using OTRAs | |
| Kumngern | Electronically tunable current-mode universal biquadratic filter using a single CCCFTA | |
| US3223941A (en) | Adjustable frequency bridge circuit | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| Sladok et al. | Systematic design of pseudo-differential frequency filter | |
| Sharan et al. | Current feedback operational amplifier-based biquadratic filter | |
| Sotner et al. | Fractional-Order Asymptotical Phase Shifter with Flat Magnitude Response | |
| Sotner et al. | Current mode tunable KHN filter based on controlled MO-CFTAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20240126 |