Způsob synchronizace sekvence vysílaných a přijímaných symbolů v telekomunikačním systému

Oblast techniky

Předkládaný vynález se týká obecně telekomunikační oblasti a zejména způsobu synchronizace sekvence vysílaných a přijímaných symbolů v telekomunikačním systému.

Dosavadní stav techniky

V mobilním komunikačním systému při vysílání a přijímání symbolů nesoucích informaci musí být vysílané a přijímané signály synchronizovány. Například musí přijímač vědět přesně ve kterém okamžiku určitý symbol začíná a končí.

Symboly mohou mít různou povahu. Například ve standardní 64 kbit/s lince s impulsovou kódovou modulací zahrnuje symbol 8 bitové slovo a uživatel musí synchronizovat vysílání vzhledem k těmto 8 bitovým slovům. Následně každý identifikovaný symbol může potom být interpretován stejným způsobem. Symbol ale může zahrnovat několik pod-symbolů a v takovém případě by každý pod-symbol musel být interpretován jiným způsobem. Příkladem takového symbolu je rámec jednotky pro převod kódu a úpravu rychlosti (TRAU), který je vysílán na rozhraní Abis v globálním systému pro mobilní komunikaci (GSM). S takovým složitým symbolem, jako je rámec TRAU, musí být vzájemná poloha jednoho pod-symbolu vzhledem k ostatním symbolům v rámci určována tak, aby určitý daný pod-symbol byl správně interpretován.

Obr. 1 je diagram, který ilustruje běžný rámec TRAU, jako je rámec typu používaného v GSM. Ve spojení s tímto obr. 1 a z důvodů jednoduchosti za předpokladu, že každý symbol je číselný a má hodnotu 0 nebo 1, je bitová synchronizace perfektní. Následně je relativně jednoduché popsat způsob pro vyhledávání vzájemné polohy pod-symbolů (například D a C bitů v rámci TRAU). Na obr. 1 jsou informaci nesoucí bity (C, D a T) vázány obrazcem známých bitů (0 a 1), které jsou obecně označovány jako synchronizační bity. Kompletní sada bitů (0, 1, C, D a T) zahrnuje rámec. Prostřednictvím vyhledávání přijatého informačního toku bitů pro tento známý obrazec může být určena poloha tohoto rámce v čase a tudíž také vzájemná poloha každého informaci nesoucího bitu (C, D nebo T).

Pokud obrazec rámce zůstává nedotčen, je snadné určit vzájemnou polohu každého pod-symbolu v rámci. V důsledku rušení, která mohou nastat na přenosové cestě, může být ale bit nebo dvojice bitů v rámci zdvojena nebo vymazána. Tento jev je označován jako ztráta bitu. Způsob použitý pro vyhledávání přijatého informačního toku, který odhaduje vzájemnou polohu informaci nesoucích symbolů a který kompenzuje ztrátu bitu, je označován jako synchronizační algoritmus.

Za účelem lepšího popisu problému je vhodné předpokládat, že bity znázorněné na obr. 1 jsou přijímány sériově, přičemž horní bit úplně vlevo je přijímán jako první a následně jsou přijímány bity v pořadí zleva doprava a směrem dolů. V tomto příkladu je rovněž vhodné předpokládat, že ztráty bitu nastanou pro dvojici bitů (to znamená, že pod-symbol zahrnuje dva bity) a že najeden rámec nastane pouze jedna bitová ztráta.

V typickém synchronizačním algoritmu pro TRAU je poloha rámce dána prostřednictvím prvních 17 bitů v rámci. Pokud se týká znázornění na obr. 1, jsou tyto bity (0000 0000 0000 0000 1) označovány jako synchronizační záhlaví. Aby se vytvořilo nastavení pro bitovou ztrátu (jak bylo definováno bezprostředně výše) může synchronizační záhlaví posunout svoji vzájemnou polohu prostřednictvím posunutí nebo zpoždění v čase o dva bity. Jakmile již byla poloha rámce určena prostřednictvím 17 bitového synchronizačního záhlaví, jsou zbývající synchronizační bity

-1 CZ 295958 B6 (označované jako jednotlivé synchronizační bity) každý ověřován, aby bylo patrné, zda mají hodnotu 1 (to znamená, že jsou správné). Pokud se v jednotlivých synchronizačních bitech začnou vyskytovat chyby, je další funkční úsek přijímacího zařízení informován o tomto chybovém stavu a mohou být provedeny vhodné akce pro odstranění chyb. V případě, že informace, která je přenášena bity v rámci, odpovídá hovorovým parametrům, které mají být zadány do dekodéru řeči, by takovouto akcí pro odstranění chyb bylo odstranění současného chybového rámce a opětovné použití předtím přijatého rámce případně společně s určitým množstvím utlumení.

Obr. 2 je vývojový diagram běžného synchronizačního algoritmu 10, jako je algoritmus použitý pro GSM. Základním problémem u existujícího synchronizačního algoritmu je to, že, když nastane bitová ztráta (například v kroku 24), je přijímaný rámec poškozený a zůstává tak dokud není přijat následující rámec (krok 26 a návrat do kroku 14). Tato bitová ztráta může být detekována prostřednictvím ověřování jednotlivých synchronizačních bitů, přičemž může být učiněno rozhodnutí o tom, zda se použije přijatý poškozený rámec nebo se aplikují určité akce (v kroku 26) pro odstranění chyb. Přesto ale stále zůstává problém s tím, že určité informační bity byly ztraceny. Jinými slovy rámec je poškozen od okamžiku v čase, ve kterém nastává bitová ztráta (v kroku 24), dokud není přijato následující synchronizační záhlaví (v kroku 14). Potom je tedy možné pouze do přijetí následujícího synchronizačního záhlaví nastavit odhadnutou polohu rámce a neutralizovat budoucí účinky bitové ztráty.

Cílem předkládaného vynálezu je tudíž detekovat nesprávné jednotlivé synchronizační bity v rámci tak, že rámec může být synchronizován bezprostředně bez čekání na následující rámec.

Cílem předkládaného vynálezu je rovněž omezení množství datových bitů, které jsou interpretovány neprávně nebo neuvažovány v důsledku bitových ztrát.

Dalším cílem předkládaného vynálezu je snížení bitové chybovosti vyplývající ze synchronizačního algoritmu.

Ještě dalším cílem předkládaného vynálezu je kontinuální synchronizace rámců.

A ještě jedním dalším cílem předkládaného vynálezu je umožnění přijímači určit kdy přijímaný symbol začíná a kdy končí.

Podstata vynálezu

Podle předkládaného vynálezu je výše uvedených a dalších cílů dosaženo prostřednictvím kontinuálního synchronizačního nastavovacího algoritmu, který nastavuje synchronizační polohu v rámci v odezvě na bitové chyby a nečeká na začátek následujícího rámce. Když je detekován nesprávný jednotlivý synchronizační bit v rámci, pak v průběhu zbytku rámce jsou ověřovány polohy jednotlivých synchronizačních bitů, které by mohly vyplývat z posunutí nebo zpoždění polohy rámce (například v důsledku bitové ztráty v rámci). Poloha rámce je potom nastavena bez čekání na začátek následujícího rámce. Následně je tak dosaženo podstatné snížení v počtu datových bitů, které jsou interpretovány nesprávně nebo které jsou vypuštěny. Jako taková je bitová chybovost (BER) vyplývající z předkládaného algoritmu podstatně zlepšena oproti BER vyplývající ze synchronizačních algoritmů podle dosavadního stavu techniky.

Podle vynálezu je tedy navržen způsob synchronizace sekvence vysílaných a přijímaných symbolů v telekomunikačním systému, přičemž podstata tohoto způsobu spočívá v tom, že zahrnuje kroky:

detekce nesprávné hodnoty prvního přijatého symbolu z uvedené sekvence přijímaných symbolů;

-2 CZ 295958 B6 detekce alespoň jedné hodnoty z druhého přijatého symbolu a třetího přijatého symbolu z uvedené sekvence přijímaných symbolů; a synchronizace sekvence vysílaných a přijímaných symbolů provedením alespoň jednoho kroku z posunutí uvedené sekvence přijímaných symbolů, pokud uvedený druhý přijatý symbol má nesprávnou hodnotu, a zpoždění uvedené sekvence přijímaných symbolů, pokud uvedený třetí přijatý symbol má nesprávnou hodnotu.

Výhodně uvedená sekvence přijímaných symbolů zahrnuje rámec.

Výhodně uvedená sekvence přijímaných symbolů zahrnuje rámec jednotky pro převod kódu a úpravu rychlosti.

Výhodně telekomunikační systém zahrnuje globální systém pro mobilní komunikaci.

Výhodně uvedený první přijatý symbol zahrnuje jednotlivý synchronizační bit v rámci jednotky pro převod kódu a úpravu rychlosti.

Výhodně nesprávná hodnota zahrnuje logickou hodnotu 0.

Výhodně uvedený druhý přijatý symbol zahrnuje polohu jednotlivého synchronizačního bitu, který je zpožděn v čase vzhledem k uvedenému prvnímu přijatému symbolu.

Výhodně uvedený třetí přijatý symbol zahrnuje polohu jednotlivého synchronizačního bitu, který se předchází v čase vzhledem k uvedenému prvnímu přijatému symbolu.

Výhodně nesprávná hodnota uvedeného prvního přijatého symbolu zahrnuje bitovou ztrátu.

Výhodně uvedený synchronizační krok zahrnuje vložení množství fiktivních symbolů do uvedené sekvence symbolů.

Výhodně uvedený synchronizační krok zahrnuje přeskočení množství symbolů.

Ve výhodném provedení způsobu podle vynálezu platí, že sekvence vysílaných a přijímaných symbolů zahrnuje sekvenci bitů v rámci;

první přijatý symbol zahrnuje polohu prvního jednotlivého synchronizačního bitu z uvedené sekvence bitů v uvedeném rámci; a alespoň jedna hodnota uvedeného druhého přijatého symbolu a uvedeného třetího přijatého symbolu zahrnuje alespoň jednu hodnotu z polohy druhého přijatého jednotlivého synchronizačního bitu a polohy třetího přijatého jednotlivého synchronizačního bitu z uvedené sekvence bitů v uvedeném rámci.

Způsob podle vynálezu se výhodně realizuje prostřednictvím číslicového procesoru.

Výhodně uvedený číslicový procesor zahrnuje aplikační integrovaný obvod.

Úplnějšího pochopení způsobu a zařízení podle předkládaného vynálezu může být dosaženo pročtením následujícího detailního popisu příkladného provedení ve spojení s odkazy na připojené výkresy.

-3 CZ 295958 B6

Přehled obrázků na výkresech

Obr. 1	je diagram, který ilustruje běžný rámec TRAU;
Obr. 2	je vývojový diagram běžného synchronizačního algoritmu;
Obr. 3	je vývojový diagram, který ilustruje příkladný kontinuální synchronizační nastavovací algoritmus pro dekodér, který může být použit pro realizaci způsobu a zařízení podle předkládaného vynálezu;
Obr. 4	je diagram, který ilustruje příkladný rámec; a
Obr. 5	je diagram, který ilustruje příkladný rámec TRAU, který byl nastaven kontinuálním synchronizačním nastavovacím algoritmem podle výhodného provedení předkládaného vynálezu.

Příklady provedení vynálezu

Výhodné provedení předkládaného vynálezu a jeho výhody budou nejlépe pochopeny prostřednictvím popisu ve spojení s odkazy na obr. 1 až obr. 5 výkresů, kde odpovídající vztahové značky jsou použity pro odpovídající části na různých výkresech.

V zásadě může být předkládaný vynález využit pro synchronizaci rámců v kodéru/dekodéru řeči, například, pro nastavení synchronizační polohy uvnitř rámce bez nutnosti čekání na začátek následujícího rámce. Ve výhodném provedení může předkládaný vynálezu využit jako kontinuální synchronizační a nastavovací algoritmus v kodéru/dekodéru řeči, kteiý je umístěn v řídicí jednotce základnové stanice pro GSM. Tento algoritmus může být vykonáván softwarově pod řízením jednoho nebo více procesů číslicových signálů (DSP), jako je například model C542 DSP vyráběný firmou Texas Instruments lne. Pro výhodné provedení může být algoritmus vykonáván ve vzestupném DSP v řídicí jednotce převodníku kódu v základnové stanici GSM.

Obecněji se předkládaný vynález týká jakéhokoliv typu komunikačního systému, který spoléhá na synchronizaci mezi vysílanými a přijímanými rámci, a ve kterém jsou v rámcích rozmístěny známé bity. Tyto známé bity jsou použity pro určování polohy rámce a pro kontinuální nastavování polohy přijatého rámce, zatímco je rámec přijímán a nejen pouze na začátku rámce.

Přesněji podle jednoho výhodného provedení, když je v rámci detekován nesprávný (například rovnající se 0) jednotlivý synchronizační bit, pak jsou podle předkládaného vynálezu (kontinuální synchronizační nastavovací algoritmus) ověřovány ve zbytku rámce polohy jednotlivých synchronizačních bitů, které by mohly vyplynout u posunutí nebo zpoždění polohy rámce (například v důsledku bitové ztráty v rámci). Poloha rámce je potom nastavena bez čekání na začátek následujícího rámce. Následně je tak dosaženo podstatného snížení počtu datových bitů, které jsou interpretovány nesprávně nebo vypuštěny. Jako taková je BER vyplývající z tohoto algoritmu (a dekodéru) podstatně zlepšena oproti BER vyplývající z algoritmů (a dekodérů) podle dosavadního stavu techniky.

Přesněji obr. 3 je vývojový diagram, který ilustruje příkladný kontinuální synchronizační nastavovací algoritmus, který může být použit pro realizaci způsobu a zařízení podle předkládaného vynálezu. Úvodní pole diagramu ilustruje krok 102 přechodu do algoritmu. Začínajíc v kroku 104 (jako u běžného algoritmu), je prostřednictvím synchronizačního záhlaví určen počáteční bod rámce. Jinými slovy je (v kroku 104) přijato synchronizační záhlaví pro nový rámec a v kroku 106 je určena poloha rámce. Pokud je zjištěno, že poloha rámce má být v čase zpožděna,

-4 CZ 295958 B6 může být příslušně posunuta (v kroku 108), nebo může být příslušně zpožděna (v kroku 110), pokud je zjištěno, že poloha rámce má být posunuta.

Rámec je potom přijímán až do následujícího synchronizačního bitu (krok 121). Rámec je akceptován pokud ověřované jednotlivé synchronizační bity jsou správné nebo rovnající se 1 (kroky 114 a 116). Pokud je ale v kroku 114 ověřovaný jednotlivý synchronizační bit nesprávný (rovnající se 0), pak v kroku 118 kontinuální synchronizační nastavovací algoritmus pokračuje v přijímání zbytku rámce. Jinými slovy, když je detekován první nesprávný jednotlivý synchronizační bit, pak vstupuje do hry kontinuální synchronizační nastavovací část algoritmu.

Obr. 4 je diagram, který ilustruje příkladný rámec TRAU s jednou bitovou a který lze dobře využít jako pomoc při popisu předkládaného vynálezu. Ve spojení s obr. 3 a obr. 4 a jak je patrné na obr. 4, přibližně v polovině rámce má jednotlivý synchronizační bit nesprávnou hodnotu (0). Tato nesprávná hodnota může být důsledkem, například, přenosové chyby, čtení hodnoty bitu 1 jako hodnoty 0, nebo bitové ztráty jako důsledku zdvojení nebo přeskočení dvou bitů. V příkladu znázorněném na obr. 4 byla vyjmuta dvojice datových bitů (D).

Podle předkládaného vynálezu když je jednotlivý synchronizační bit ověřen a určen jako chybový, pak jsou rovněž (v kroku 120) ověřovány pro zbytek rámce polohy jednotlivých synchronizačních bitů, které by mohly vyplývat z posunutí nebo zpoždění polohy rámce (například v důsledku bitové ztráty uvnitř rámce). Následně v tomto příkladu je ověřen sloupec na obr. 4, který zahrnuje každý bit, kteiý je dva bity před polohami současných jmenovitých jednotlivých synchronizačních bitů (vzhledem k synchronizačnímu záhlaví), a sloupec, který zahrnuje každý bit, který je dva bity za polohami současných jmenovitých jednotlivých synchronizačních bitů.

Jak je ilustrováno na obr. 4 následně po znázorněné chybové ztrátě obsahuje sloupec zahrnující polohy jmenovitých jednotlivých synchronizačních bitů pět chybových bitů (například první sloupec zleva). Sloupec zahrnující bity, které jsou zpožděny o dva bity vzhledem k polohám současných jmenovitých jednotlivých synchronizačních bitů, obsahuje šest chybových bitů (například třetí sloupec zleva). Sloupec zahrnující všechny bity, které jsou dva bity před polohami současných jmenovitých jednotlivých synchronizačních bitů, ale neobsahuje žádné chyby. Tento sloupec může být nalezen ve druhém sloupci zprava na obr. 4 začínající v řadě osm (ze shora). Všechny z bitů se rovnají 1, což je skutečně ten případ, když dva bity byly předtím přeskočeny v tomto rámci. Předkládaný kontinuální synchronizační algoritmus tudíž zjevně umožnil detekci povahy a umístění bitové ztráty.

Když je taková bitová ztráta detekována, předkládaný algoritmus nastaví příslušně polohu rámce (v kroku 122 nebo kroku 126), V případě dvou přeskočených bitů algoritmus v kroku 122 vkládá dva fiktivní bity před první nový jednotlivý synchronizační bit v nové poloze a potom přidává následně přijaté bity. Takový nastavený rámec je znázorněn na obr. 5.

Pokud se týká příkladně nastaveného rámce znázorněného na obr. 5 jsou bity označené X fiktivními bity. Zjevně poslední bity na obr. 4, které se rovnaly 0, byly nahrazeny normálními T bity. Tyto 0 bity byly první dva bity synchronizačního záhlaví následujícího rámce a měly by být příslušně ošetřeny při přijímání následujícího rámce. V jiném případě, ve kterém by byly dva bity zdvojeny, může být poloha rámce nastavena prostřednictvím přeskočení dvou bitů a posunutím následných bitů v rámci (například v kroku 126).

Souhrnně tedy podle předkládaného vynálezu může kontinuální synchronizační nastavovací algoritmus nastavit předpokládanou synchronizační polohu v rámci a nejen pouze na začátku každého rámce (to jest před synchronizačními algoritmy). Předkládaný algoritmus může být rovněž optimalizován pro každý použitý typ rámce a přenosového kanálu. Například může být do předkládaného synchronizačního a nastavovacího schématu přidán jeden nebo více parametrů. Dvěma takovými parametry může být (1) minimální počat synchronizačních bitů, požadovaný

-5 CZ 295958 B6 pro rozhodnutí (například minbity), a (2) limit vzájemného množství nesprávných jednotlivých synchronizačních bitů, které povede na posunutí nebo zpoždění při nastavení rámce (například berlimit).

Například pro příkladný rámec TRAU, popisovaný výše, může být parametr minbity nastaven na hodnotu (minbity=3). Jinými slovy rozhodnutí pro změnu polohy synchronizačního bitu je založeno na detekci alespoň tří nesprávných jednotlivých synchronizačních bitů. Následně by žádné nastavení nebylo provedeno, pokud by prvním nesprávným jednotlivých synchronizačním bitem byl jeden ze dvou posledních jednotlivých synchronizačních bitů v rámci.

Jako jiný příklad může být nastaven berlimit na hodnotu 0,1 (berlimít=0,l). Jinými slovy výsledek počtu detekovaných nesprávných jednotlivých synchronizačních bitů děleného počtem ověřených jednotlivých synchronizačních bitů od prvního identifikovaného nesprávného jednotlivého synchronizačního bitu do konce rámce by neměl být menší než 0,1. Následně by důsledkem mělo být to, že poloha jmenovitých synchronizačních bitů by byla použita dokonce i když by, například, bylo méně chyb nalezených ve sloupci jednotlivých synchronizačních bitů, který odpovídá posunutí nebo zpoždění, než ve sloupci, který odpovídá poloze jmenovitých bitů, pokud sloupec odpovídající posunutí nebo zpoždění nemá za následek BER menší než 10 procent. Postup podle těchto pravidel je ve vývojovém diagramu podle obr. 3 naznačen jako krok 124.

Výhodou použití takovýchto příkladných parametrů je to, že mohou zlepšit výkon kanálů, který vykazuje jiné typy bitových chyb, než jsou bitové ztráty. Například by kanál mohl vykazovat přenosové chyby, které mění číselnou hodnotu 1 na 0 a obráceně. Jako takový tedy předkládaný kontinuální synchronizační nastavovací algoritmus může být rozšířen pro aplikaci na specifický typ rámce nebo přenosového kanálu.

Přestože na připojených výkresech bylo ilustrováno a v předcházejícím detailním popisu bylo popsáno výhodné provedení způsobu a zařízení podle předkládaného vynálezu mělo by být zcela zřejmé, že vynález není nijak omezen pouze na toto popsané provedení, ale naopak, že je možné provést množství změn, modifikací a náhrad bez opuštění podstaty vynálezu, která je definována následujícími patentovými nároky.