CZ284263B6 - Způsob a zařízení pro přepínavý výběrový příjem rádiového signálu - Google Patents

Abstract

Zařízení v přijímači (100) datové komunikace pro výběrový příjem rádiového signálu obsahujícího předpověditelně opakovanou, předem určenou kombinaci (304) datových bitů zahrnuje procesor (114) řídící anténní přepínač (106) za účelem výběru mezi anténním napáječem (102) a druhým anténním napáječem (104) jako okamžitým zdrojem rádiového signálu během přenosu předem určené kombinace (304) datových bitů. Rádiový signál přijatý z okamžitého zdroje je monitorován datovým přijímačem (110) během přenosu předem určené kombinace (304) datových bitů za účelem získání dat z této kombinace a procesorem (114) je určen nejméně jeden počet (604, 610) bitových chyb. Po dokončení předem určené kombinace (304) datových bitů je v odezvě na nejméně jeden počet (604, 610) bitových chyb vybrán anténní napáječ (102, 104) pro rádiový signál.ŕ

Description

Způsob pro přepínaný výběrový příjem rádiového signálu a přijímač datové komunikace pro provádění tohoto způsobu

Oblast techniky

Tento vynález se týká všeobecně rádiových komunikačních zařízení a zejména pak rádiového komunikačního zařízení, zahrnujícího způsob a zařízení pro přepínaný výběrový příjem.

Dosavadní stav techniky

Rádiové přijímače pro výběrový příjem jsou v technice dobře známy. Takovéto přijímače jsou používány za účelem podstatného zlepšení rádiového příjmu v měnícím se vícecestném prostředí. Přijímače pro výběrový příjem jsou zvláště žádoucí v mobilních a přenosných aplikacích, kde se přijímač může ocitnout v izolované oblasti slabého signálu, vzniklé vzájemným zrušením vícecestných signálů.

Jedno obvyklé řešení přijímače pro výběrový příjem zahrnuje dvojitý anténní systém s prostorovým výběrovým příjmem, kde jsou tyto antény připojené k přepínači pro selektivní připojení jedné z těchto antén k jednomu přijímači. Během činnosti je přijímač přepínán na alternativní anténu v odezvě na zhoršení signálu, přijímaného zprávě vybrané antény, pod předem určený práh přepínání. Tento přístup má nevýhodu v tom, že ne vždy vybere anténu se silnějším signálem. Například právě vybraná anténa, mající signál těsně nad předem určeným přepínacím prahem, by zůstala vybraná, i když signál z nevybrané antény je mnohem silnější.

Jiný běžný přístup k přijímači pro výběrový příjem obsahuje dvojitý anténní systém s prostorovým výběrovým příjmem, odděleně připojený ke dvojitému přijímačovému prvku pro zesílení a demodulaci rádiového signálu, přijmutého dvojitými anténami. Takovéto přijímače obvykle využívají elektronický přepínač k výběru nejlepšího výstupního signálu z jednoho z dvojitých přijímačových prvků, kde tento výběr je založen na měřitelném kritériu výběru, například poměru signál-šumu. Bohužel, i když metoda dvojitého přijímače pro výběrový- příjem vykazuje vlastnosti, převyšující metodu jednoho přijímače, je to metoda obvykle drahá a energeticky náročná. Je to proto, že metoda dvojitého přijímače vyžaduje mnohem více přijímačových obvodů než metoda jednoho přijímače.

Proto je zapotřebí vytvořit přijímač pro výběrový příjem, který' zajistí cenové a energetické výhody metody přepínané antény s jedním přijímačem, ale který může průběžně vybírat napájení z antény se silnějším signálem.

Podstata vynálezu

Výše uvedené nedostatky odstraňuje způsob výběrového příjmu rádiového signálu v přijímači datové komunikace podle vynálezu, kde tento přijímač obsahuje první a druhý anténní napáječ, které mají podstatně sníženou korelaci citlivostí na rádiový signál. Rádiový signál obsahuje data včetně nejméně jedné informační dávky, která má předem určenou dobu trvání dávky a je předcházena předem určenou bitovou kombinací. Podstatou tohoto způsobu je, že se během přenosu předem určené bitové kombinace vybere první anténní napáječ nebo druhý anténní napáječ jako přechodný zdroj rádiového signálu. Poté se monitoruje rádiový signál, přijatýz vybraného přechodného zdroje, čímž se získají data z této kombinace, pro která se určí nejméně jeden počet bitových chyb. V odezvě na takto určený nejméně jeden počet bitových chyb se při ukončení předem určené bitové kombinace vybere první nebo druhý anténní napáječ jako trvalý zdroj rádiového signálu. Během přenosu první části předem určené bitové kombinace

- 1 CZ 284263 B6 se měří první síla signálu rádiového signálu z prvního anténního napáječe a během přenosu druhé části předem určené bitové kombinace druhá síla signálu rádiového signálu z druhého anténního napáječe. Určí-li se jejich porovnáním, že existuje rozpor mezi sílou signálu a anténním napáječem, vybraným jako trvalý zdroj, v odezvě na to, že první síla signálu je větší než druhá síla signálu, když byl jako trvalý zdroj vybrán druhý anténní napáječ, a rovněž v odezvě na to, že druhá síla signálu je větší než první síla signálu, když byl jako trvalý zdroj vybrán první anténní napáječ, pak zůstává po předem určenou dobu trvání dávky výběr trvalého zdroje zachován. V případě, určí-li se jejich porovnáním, že neexistuje rozpor mezi sílou signálu a anténním napáječem, vybraným jako trvalý zdroj, v odezvě na to, že první síla signálu je větší než druhá síla signálu, když byl jako trvalý zdroj vybrán první anténní napáječ, a rovněž v odezvě na to, že druhá síla signálu je větší než první síla signálu, když byl jako trvalý zdroj vybrán druhý anténní napáječ, dochází k periodickému opětovnému vybírání trvalého zdroje po předem určenou dobu trvání dávky.

Výběr prvního anténního napáječe jako přechodného zdroje se provádí během přenosu první části předem určené bitové kombinace a výběr druhého anténního napáječe jako přechodného zdroje se provádí během přenosu druhé části předem určené bitové kombinace. Určení prvního počtu bitových chyb pro data, získaná tím, že se monitoruje rádiový signál z prvního anténního napáječe, se provádí během přenosu první části předem určené bitové kombinace, a určení druhého počtu bitových chyb pro data, získaná tím, že se monitoruje rádiový signál z druhého anténního napáječe, se provádí během přenosu druhé části předem určené bitové kombinace. Výběr trvalého zdroje se provádí tak, že pokud je první počet bitových chyb menší než druhý počet bitových chyb, vybere se jako trvalý zdroj první anténní napáječ, a pokud je první počet bitových chyb větší než druhý počet bitových chyb, vy bere se jako trvalý zdroj druhý anténní napáječ. Po změření první síly signálu rádiového signálu z prvního anténního napáječe během první části předem určené bitové kombinace a změření druhé síly signálu rádiového signálu z druhého anténního napáječe během druhé části předem určené bitové kombinace se vybere jako trvalý zdroj buď první anténní napáječ, a to v případě, jsou-li si rovny první a druhý počet bitových chyb a první síla signálu je větší nebo rovna druhé síle signálu, nebo druhý anténní napáječ, a to v případě, jsou-li si rovny první a druhý počet bitových chyb a první síla signálu je menší než druhá síla signálu.

Výhodné je, když data obsahují preambuli a během počátečního zachycení rádiového signálu se první síla signálu rádiového signálu z prvního anténního napáječe měří během přenosu první části preambule a druhá síla signálu rádiového signálu z druhého anténního napáječe se měří během přenosu druhé části preambule. Jako trvalý zdroj se vybere první anténní napáječ, je-li první síla signálu větší nebo rovna druhé síle signálu, nebo druhý anténní napáječ, je-li první síla signálu menší než druhá síla signálu. V tomto případě se monitorování síly signálu rádiového signálu provádí během třetí části preambule a jako trvalý zdroj se vybere druhý anténní napáječ v odezvě na to, že monitorovaná síla signálu klesla pod předem určenou prahovou úroveň, když je současně vybrán první anténní napáječ jako trvalý zdroj, nebo se jako trvalý zdroj vybere první anténní napáječ v odezvě na to, že síla monitorovaná signálu klesla pod tuto předem určenou prahovou úroveň, když je současně vybrán druhý anténní napáječ jako trvalý zdroj.

Síla signálu rádiového signálu se může měřit během předem určené doby trvání dávky a jako trvalý zdroj se vybere druhý anténní napáječ v odezvě na to, že změřená síla signálu poklesla pod předem určenou prahovou úroveň, když je současně jako trvalý zdroj vybrán první anténní napáječ, nebo první anténní napáječ v odezvě na to, že změřená síla signálu poklesla pod předem určenou prahovou úroveň, když je současně jako trvalý zdroj vybrán druhý anténní napáječ.

Podstatou přijímače datové komunikace pro zajištění výběrového příjmu rádiového signálu při provádění způsobu podle vynálezu je, že přijímač datové komunikace sestává z prvního a druhého anténního napáječe, které mají podstatně sníženou korelaci citlivostí na rádiový signál, z anténního přepínače, spojeného s prvním a druhým anténním napáječem, z přijímače, spojeCZ 284263 B6 něho s anténním přepínačem, z indikačního prvku síly přijatého signálu, spojeného s přijímačem a z procesoru, spojeného s přijímačem, s indikačním prvkem síly přijatého signálu a s anténním přepínačem. Procesor zahrnuje prvek řízení anténního přepínače, spojený s anténním přepínačem, prvek počítání synchronizačních bitových chyb, spojený s přijímačem, prvek výběru trvalého zdroje po skončení synchronizace, spojený s prvkem počítání synchronizačních bitových chyb as prvkem řízení anténního přijímače, prvek výběru přechodného zdroje prvnídruhé části, spojený s prvkem řízení anténního přepínače a s přijímačem, prvek výběru trvalého zdroje podle synchronizačních bitových chyb, spojený s prvkem výběru přechodného zdroje první-druhé části a s prvkem řízení anténního přepínače a prvek výběru podle síly signálu při stejných počtech bitových chyb, spojený s indikačním prvkem síly přijatého signálu a s prvkem řízení anténního přepínače.

Výhodné je, když procesor dále obsahuje prvek síly signálu první-druhé preambule, spojený s indikačním prvkem síly přijatého signálu a prvek výběru trvalého zdroje podle síly signálu první-druhé preambule, spojený s prvkem síly signálu první-druhé preambule a s prvkem řízení anténního přepínače.

Procesor dále s výhodou zahrnuje prvek počtu bitových chyb preambule, spojený s přijímačem, prvek výběru trvalého zdroje podle počtu bitových chyb preambule, spojený s prvkem počtu bitových chyb preambule a s prvkem řízení anténního přepínače a prvek výběru podle průběžné chybovosti preambule, spojený s přijímačem a s prvkem řízení anténního přepínače.

Výhodou předkládaného způsobu pro přepínaný výběrový příjem rádiového signálu a přijímače datové komunikace pro provádění tohoto způsobu je, že je vytvořen přijímač pro výběrový příjem, který zajistí cenové a energetické výhody metody přepínané antény s jedním přijímačem, ale který může průběžně vybírat napájení z antény se silnějším signálem. Uváděný vynález také zajišťuje flexibilitu ve způsobu, jakým je prováděno rozhodnutí, týkající se výběru anténního napáječe. Současně předkládaný vynález dovoluje zákaznické přizpůsobení přijímače pro výběrový příjem za účelem optimalizace výběru anténního napáječe pro specifické mnohocestné prostředí.

Přehled obrázků na výkresech

Obr. 1 je elektrické blokové schéma přijímače datové komunikace s přepínaným výběrovým příjmem v souladu s výhodným provedením předkládaného vynálezu.

Obr. 2 je diagram mikroprogramového vybavení, tzv. firmware, pro paměť typu ROM, zobrazující v ní předem naprogramované prvky mikroprogramového vybavení pro řízeni přijímače datové komunikace v souladu s výhodným provedením předkládaného vynálezu.

Obr. 3 je časový diagram kódovacího formátu datové komunikace podle výhodného provedení vynálezu.

Obr. 4 je vývojový diagram hlavního programu, odpovídajícího hlavnímu prvku firmware, obsahující způsob výběrového příjmu v přijímači datové komunikace v souladu s výhodným provedením předkládaného vynálezu.

Obr. 5 je vývojový diagram vyhodnocovacího podprogramu preambule, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle výhodného provedení vynálezu.

Obr. 6 je vývojový diagram vyhodnocovacího podprogramu synchronizačního slova, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle výhodného provedení předkládaného vynálezu.

- 3 CZ 284263 B6

Obr. 7 je vývojový diagram vyhodnocovacího podprogramu informační dávky, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle výhodného provedení předkládaného vynálezu.

Obr. 8 je diagram mikroprogramového vybavení pro paměť typu ROM, ukazující v ní naprogramované prvky mikroprogramového vybavení pro řízení přijímače datové komunikace v souladu s prvním alternativním uspořádáním uváděného vynálezu.

Obr. 9 je vývojový diagram vyhodnocovacího podprogramu preambule, zahrnující způsob výběrového příjmu v přijímači datové komunikace v souladu s prvním alternativním uspořádáním uváděného vynálezu.

Obr. 10 je diagram firmware pro paměť typu ROM, ukazující v ní naprogramované prvky mikroprogramového vybavení pro řízení přijímače datové komunikace v souladu s druhým alternativním uspořádáním uváděného vynálezu.

Obr. 11 je vývojový diagram vyhodnocovacího podprogramu synchronizačního slova, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle druhého výhodného provedení předkládaného vynálezu.

Obr. 12 je diagram firmware pro paměť typu ROM, ukazující v ní naprogramované prvky mikroprogramového vybavení pro řízení přijímače datové komunikace v souladu se třetím alternativním uspořádáním uváděného vynálezu.

Obr. 13 je vývojový diagram vyhodnocovacího podprogramu synchronizačního slova, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle třetího výhodného provedení předkládaného vynálezu.

Obr. 14 je diagram firmware pro paměť typu ROM, ukazující v ní naprogramované prvky mikroprogramového vybavení pro řízení přijímače datové komunikace v souladu se čtvrtým alternativním uspořádáním uváděného vynálezu.

Obr. 15 je vývojový diagram vyhodnocovacího podprogramu synchronizačního slova, zahrnující způsob výběrového příjmu v přijímači datové komunikace podle čtvrtého výhodného provedení předkládaného vynálezu.

Obr. 16 je pokračování vývojového diagramu vyhodnocovacího podprogramu synchronizačního slova z obr. 15.

Příklady provedení vynálezu

Na obr. 1 je elektrické blokové schéma přijímače 100 datové komunikace s přepínaným výběrovým příjmem podle výhodného provedení předkládaného vynálezu, obsahujícího první a druhý anténní napáječ 102, 104, které mají podstatně sníženou korelaci citlivostí na rádiový signál. První a druhý anténní napáječ 102, 104 jsou připojeny k anténnímu přepínači 106 za účelem výběru mezi tímto prvním a druhým anténním napáječem jako zdrojem vstupu pro společný anténní napáječ 108, připojeným k datovému přijímači 110. Tento datový přijímač 110 obsahuje indikační prvek 115 síly přijatého signálu (RSS1), připojený k mikroprocesoru 114 vedením RSSI 113 pro indikaci síly prvního přijatého signálu.

Datové výstupní vedení 111 datového přijímače 110 je připojeno k dekodéru 112 pro dekódování adresové informace, přijaté z tohoto datového přijímače, a je připojeno k mikroprocesoru 114 za

- 4 CZ 284263 B6 účelem zpracování přijatých zpráv. Tento mikroprocesor 114 je připojen k dekodéru 112 za účelem příjmu upozornění, když se adresa, dekódovaná dekodérem 112, shoduje s předem naprogramovanou adresou přijímače 100 datové komunikace. Mikroprocesor 114 je připojen k paměti typu ROM 118, určené pro uložení výkonného mikroprogramového vybavení operačního systému, a k paměti typu RAM 120, určené pro dočasné uložení provozních proměnných a jiných vypočtených hodnot. Mikroprocesor 114 je rovněž připojen ke generátoru 122 návěsti pro generování slyšitelné nebo dotykové návěsti v odezvě na přijatou zprávu. Dále je mikroprocesor 114 rovněž připojen k displeji 124, například displeji s tekutými krystaly, pro zobrazení přijaté zprávy, a k řídicí sekci 126, obsahující dobře známá ovládací tlačítka a knoflíky pro uživatelské řízení přijímače 100 datové komunikace. Mikroprocesor 114 je navíc připojen k anténnímu přepínači 106 prostřednictvím řídicího vedení 116 přepínače za účelem řízení anténního přepínače 106, který vybírá mezi prvním a druhým anténním napáječem 102, 104 v souladu s výhodným provedením předkládaného vynálezu.

Mikroprocesor 114 je s výhodou mikrořídicí jednotka MC68HCL05C8, dodávaná firmou Motorola, lne. of Schaumburg, IL. Je nutné ocenit, že funkce dekodéru 112 může být rovněž prováděna mikroprocesorem 114 způsobem dobře známým v technice. Rovněž je nutné ocenit, že paměti typu RAM 120 a typu ROM 118 mohou být vyrobeny jako součást mikroprocesoru 114. Mikroprocesor 114 a paměť typu ROM 118 a/nebo paměť typu RAM 120. ať již jsou implementovány ve formě jedné součásti nebo jako oddělené prvky, jsou označovány všeobecně jako procesor. Dále je nutné ohodnotit, že namísto toho mohou být použita jiná podobná zařízení, aniž by došlo k odchýlení od smyslu uváděného vynálezu. Anténní přepínač 106 je dobře znám vdané oblasti techniky. Pro další informaci o anténních přepínačích lze doporučit Pin Diodě Designeťs Handbook and Catalog, vydaný v r. 1982 společností Unitrode Corporation of Watertown, MA, strana 89-99.

Na obr. 2 je diagram 200 firmware pro paměť typu ROM 118. který ukazuje prvky tohoto mikroprogramového vybavení, které jsou v této paměti předem naprogramovány za účelem řízení přijímače 100 datové komunikace v souladu s výhodným provedením předkládaného vynálezu, kde tento diagram obsahuje Hlavní prvek 202 mikroprogramového vybavení pro řízeni výběrového příjmu. Činnost tohoto Hlavního prvku 202 a ostatních prvků firmware, spojených s činností výběrového příjmu v přijímači 100 datové komunikace je detailněji popsána dále. Zbývající prvky mikroprogramového vybavení diagramu 200 firmware jsou krátce popsány v následujícím odstavci.

Diagram 200 firmware dále obsahuje prvek 1 řízení anténního přepínače pro řízení tohoto anténního přepínače 106 a prvek 2 počítání synchronizačních bitových chyb, určený pro počítání bitových chyb během přenosu synchronizačního slova, jak bude níže popsáno. Diagram 200 firmware také obsahuje prvek 3 výběru trvalého zdroje po skončení synchronizace pro výběr mezi prvním a druhým anténním napáječem 102, 104 jako trvalým zdrojem po dokončení synchronizačního slova 304 a prvek 4 výběru trvalého zdroje pro informační dávku, určený pro výběr trvalého zdroje během přenosu informační dávky, což bude popsáno níže. Rovněž tak je v diagramu 200 mikroprogramového vybavení prvek 10 výběru přechodného zdroje první-druhé části, určený pro výběr přechodného zdroje rádiového signálu pro příjem první a druhé části synchronizačního slova 304, a prvek 11 výběru trvalého zdroje podle synchronizačních bitových chyb, určený pro výběr trvalého zdroje v odezvě na počty bitových chyb, určené během příjmu první a druhé části synchronizačního slova 304. Navíc je zahrnut prvek 12 výběru podle síly signálu při stejných počtech bitových chyb, určený pro výběr trvalého zdroje v odezvě na měření síly přijatého signálu a prvek 16 počtu bitových chyb preambule, určený pro počítání bitových chyb během přenosu první a druhé části preambule. Dále obsahuje prvek 17 výběru trvalého zdroje podle počtu bitových chyb preambule, určený pro výběr trvalého zdroje pro preambuli na základě počtu bitových chyb a prvek 18 výběru podle průběžné bitové chybovosti preambule, který počítá průběžnou bitovou chybovost a na jejím základě vybírá trvalý zdroj. Činnost prvků

- 5 CZ 284263 B6

1, 2, 3, 4, 10, 11, 12, 16, 17 a 18 firmware je plně popsána ve vývojových diagramech, popisovaných níže.

Na obr. 3 je uveden časový diagram kódovacího formátu datové komunikace v souladu s výhodným provedením předkládaného vynálezu. Tento znázorněný kódovací formát je dobře známým kódovacím formátem Post Office Code Standartization Advisory Group (POCSAG). Ukázané časové hodnoty jsou typické pro kódovací formát POCSAG, pracující rychlostí 2400 bitů za sekundu.

Tento formát POCSAG 2400 bit/sec začíná preambulí 302 obsahující 576-bitovou posloupnost střídajících se nul a jedniček, která trvá 0,24 sec. Preambule 302 je následována 32-bitovým synchronizačním slovem 304, které má předem určenou specifickou bitovou kombinaci, která není nikde jinde ve formátu POCSAG dovolena. Po synchronizačním slově následuje první informační dávka 306 o 512 bitech. Synchronizační slovo 304 a první informační dávka dohromady vyžadují pro přenesení 0,2267 sekund. Za první informační dávkou 306 následuje další synchronizační slovo 304 a potom druhá informační dávka 306. Formát POCSAG pokračuje v opakování synchronizačního slova 304, následovaného informační dávkou až do třicáté informační dávky 306, která ukončuje jednu POCSAG posloupnost 320, trvající 7,04 sekund. Pak následuje nová posloupnost, obsahující preambuli 302. synchronizační slovo 304, informační dávku 306 a tak dále, dokud existuje informace, která má být poslána.

Klíčová charakteristika formátu POCSAG, který je používán výhodným provedením přijímače 100 datové komunikace v souladu s předkládaným vynálezem, je vlastnost předvídatelného opakování synchronizačního slova 304. Protože synchronizační slovo 304 má známou, předem určenou bitovou kombinaci, může přijímač 100 datové komunikace srovnávat tuto známou, předem určenou bitovou kombinaci s datovými bity, přijmutými během přenosu synchronizačního slova 304 a tudíž může bezprostředně určit chyby v datových bitech, přijatých během synchronizačního slova 304. Navíc, bitová kombinace střídajících se nul a jedniček preambule 302 může být ověřena s přijatými datovými bity preambule za účelem podobného bezprostředního stanovení chyb v těchto datových bitech, přijatých během preambule 302. I když kódovací formát POCSAG je příklad formátu, který dobře pracuje v souladu s uváděným vynálezem, lze ocenit, že zrovna tak dobře mohou být použity jiné formáty, které mají předem určené opakující se bitové kombinace, aniž by došlo k odchýlení od myšlenky tohoto vynálezu.

Vývojový diagram 400 hlavního programu na obr. 4, odpovídající hlavnímu mikroprogramovému prvku 202. obsahující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu s výhodným provedením předkládaného vynálezu, začíná počátečním zachycením 402 rádiového signálu. V odezvě mikroprocesor 114 vykoná 404 vyhodnocovací podprogram preambule, popsaný níže, za účelem určení anténního napáječe, použitého během přenosu této preambule 302. Po návratu 406 mikroprocesoru 114 z vyhodnocovacího podprogramu preambule, tento mikroprocesor 114 detekuje 408 start synchronizačního slova 304 a pak vykoná 410 níže popsaný vyhodnocovací podprogram synchronizačního slova za účelem určení anténního napáječe, použitého během a po přijetí tohoto synchronizačního slova 304.

Poté, co se mikroprocesor 114 vrátí 412 z vyhodnocovacího podprogramu synchronizačního slova, kontroluje 413, zda RSSI informace, odvozená během vyhodnocovacího podprogramu synchronizačního slova, je v rozporu s informací o počtu chyb, odvozenou tímto mikroprocesorem 114. Přesněji, mikroprocesor 114 určuje, zda anténní napáječ 102, 104. který dává nižší, tedy lepší počet bitových chyb, je týž anténní napáječ 102, 104, který dodává nižší, tedy horší hodnotu RSSI. Pokud zde není rozpor, pak mikroprocesor 114 provede 414 vyhodnocovací podprogram informační dávky, jak bude níže popsáno, který se spoléhá na periodická měření RSSI k určení anténního napáječe 102. 104, který má být použit během celé informační dávky 306. Když se mikroprocesor 114 vrátí 416 z vyhodnocovacího podprogramu informační dávky 700. přejde se ke kroku 418. Na druhé straně, jestliže v kroku 413 mikroprocesor 114 určí, že je

-6CZ 284263 B6 zde rozpor mezi RSSI informací a informací o počtu bitových chyb, pak mikroprocesor 114 přeskočí vyhodnocovací podprogram informační dávky 700 a přímo přejde ke kroku 418.

Kontrola, provedená v kroku 413, výhodně zlepšuje výběr anténního napáječe v situaci, kdy je přijat rušící signál se značnou sílou signálu pouze na jednom z anténních napáječů 102. 104.

V takové situaci může samotný rušivý signál vytvořit silnější hodnotu RSSI na anténním napáječi 102, 104, ve kterém může rušivý signál rovněž vytvářet větší počet bitových chyb. Lepším výběrem anténního napáječe je v této situaci jasně ten anténní napáječ 102, 104, který má nižší počet bitových chyb, nikoli ten anténní napáječ 102, 104, který má vyšší hodnotu RSSI.

V kroku 418 mikroprocesor 114 určuje, zda právě přenesená informační dávka 306 je poslední informační dávka 306 POCSAG posloupnosti 320. Pokud nikoli, vrací se mikroprocesor 114 do kroku 408 za účelem zpracování dalšího synchronizačního slova 304 a informační dávky 306. Na druhé straně, jestliže mikroprocesor 114 v kroku 418 určí, že právě vyhodnocená informační dávka 306 je poslední informační dávkou 306 POCSAG posloupnosti 320, pak mikroprocesor 114 očekává 420 další preambuli 302 a pak se vrací ke kroku 404 za účelem zpracování další POCSAG posloupnosti 320.

Vývojový diagram vyhodnocovacího podprogramu preambule 500 podle obr. 5, zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu s výhodným provedením předkládaného vynálezu, začíná řízením 502 anténního přepínače 106 mikroprocesorem 114 za účelem výběru prvního anténního napáječe 102 jako přechodného zdroje rádiového signálu pro datový přijímač 110. Dále, mikroprocesor 114 monitoruje 504 první část, tj. 32 bitů, preambule 302 za účelem odvození a uložení prvního počtu bitových chyb preambule. Potom mikroprocesor 114 řídí 506 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104 jako přechodný zdroj pro datový přijímač 110. Dále, mikroprocesor 114 monitoruje 508 druhou část, tj. dalších 32 bitů, preambule 320 za účelem odvození a uložení druhého počtu bitových chyb.

V kroku 510 mikroprocesor 114 určuje, zda první počet bitových chyb preambule je menší nebo roven druhému počtu bitových chyb. Pokud ano, mikroprocesor 114 řídí 512 anténní přepínač 106 tak, že je vybrán první anténní napáječ 102 jako trvalý zdroj rádiového signálu. Pokud ne, mikroprocesor 114 řídí 514 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104 jako stálý zdroj rádiového signálu. V obou případech pak mikroprocesor 114 pokračuje v monitorování 516 preambule 302 za účelem odvození průběžného počtu bitových chyb, tj. počtu bitových chyb pro každých 32 bitů preambule 302. Současně s krokem 516 mikroprocesor 114 kontroluje 518 každý průběžný počet bitových chyb, aby bylo vidět, zda se vyskytla víc než jedna bitová chyba. Pokud nikoli, mikroprocesor 114 jednoduše pokračuje ke kroku 522. Pokud se vyskytlo víc bitových chyb nezjedná, mikroprocesor 114 řídí 520 anténní přepínač 106 tak, aby vybral alternativní anténní napáječ jako trvalý zdroj rádiového signálu, tj. mikroprocesor 114 vybere první anténní napáječ 102, jestliže je v současné době vybrán druhý anténní napáječ 104, a naopak. Pak mikroprocesor 114 pokračuje ke kroku 522. V kroku 522 mikroprocesor 114 kontroluje, zda preambule 302 skončila. Pokud ne, přechází se zpět do kroku 516 za účelem pokračování monitorování preambule 302. Pokud preambule 302 skončila, přechází se 524 do hlavního programu 400 v kroku 406 (obr. 4). Prvky mikroprogramového vybavení, řídící vyhodnocovací podprogram preambule 500 v souladu s výhodným provedením vynálezu, obsahují prvky mikroprogramového vybavení 1, 2, 16, 17 a 18 diagramu 200 mikroprogramového vybavení.

Vývojový diagram vyhodnocovacího podprogramu 600 synchronizačního slova na obr. 6, zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace podle výhodného provedení vynálezu, začíná řízením 602 anténního přepínače 106 mikroprocesorem 114 tak, aby byl vybrán první anténní napáječ 102. Dále mikroprocesor 114 monitoruje 604 první část, tj. prvních 15 bitů synchronizačního slova 304, za účelem odvození a uložení prvního počtu

- 7 CZ 284263 B6 synchronizačních bitových chyb. Pak mikroprocesor 114 monitoruje 606 RSSI prvek 115 a ukládá sílu prvního synchronizačního signálu. Poté mikroprocesor 114 řídí 608 anténní přepínač 106 tak, aby byl vybrán druhý anténní napáječ 104. Dále mikroprocesor 114 monitoruje 610 druhou část, tj. druhých 15 bitů synchronizačního slova 304 za účelem odvození a uložení 5 druhého počtu synchronizačních bitových chyb. Pak mikroprocesor 114 monitoruje 612 RSSI prvek 115 a ukládá sílu druhého synchronizačního signálu.

V kroku 614 mikroprocesor 114 kontroluje, zda první počet synchronizačních bitových chyb je menší než druhý počet synchronizačních bitových chyb. Pokud ano, mikroprocesor 114 řídí 10 anténní přepínač 106 tak, aby byl vybrán první anténní napáječ 102 jako trvalý zdroj rádiového signálu a pak se vrací 628 do hlavního programu 400 v kroku 412 (obr. 4). Pokud ne, mikroprocesor 114 kontroluje 618, zda první počet synchronizačních bitových chyb je větší než druhý počet synchronizačních bitových chyb. Pokud ano, mikroprocesor 114 řídí 620 anténní přepínač 106 tak, aby byl vybrán druhý anténní napáječ 104 jako trvalý zdroj rádiového signálu 15 a pak se vrací 628 do hlavního programu 400 v kroku 412.

Pokud však v kroku 618 mikroprocesor 114 určí, že první počet synchronizačních bitových chyb není větší než druhý, tj. jsou stejné, pak se přejde do kroku 622, kde mikroprocesor 114 zjišťuje, zda síla prvního synchronizačního signálu je větší nebo rovna síle druhého synchronizačního 20 signálu. Pokud ano, mikroprocesor 114 řídí 624 anténní přepínač 106 tak, aby vybral první anténní napáječ 102 jako trvalý zdroj rádiového signálu, a pak se vrací 628 do hlavního programu 400 v kroku 412 (obr. 4). Pokud v kroku 622 není síla prvního synchronizačního signálu větší nebo rovna síle druhého synchronizačního signálu, mikroprocesor 114 řídí 626 anténní přepínač 106 tak, aby vybral jako trvalý zdroj rádiového signálu druhý anténní napáječ 25 1 04 a pak se vrací 628 do hlavního programu 400 v kroku 412. Prvky mikroprogramového vybavení, řídící vyhodnocovací podprogram synchronizačního slova 600 v souladu s výhodným provedením předkládaného vynálezu, obsahují firmware prvky 1, 2, 10, 11 a 12 diagramu 200 firmware.

Vyhodnocovací podprogram 600 synchronizačního slova podle výhodného provedení vynálezu s výhodou zabezpečuje rychlý způsob (tj. jednou za každých 0,2267 sekund pro signalizaci POCSAG 2400 bit/s) výběru mezi prvním a druhým anténním napáječem 102, 104 jako trvalým zdrojem rádiového signálu pro informační dávku 306. Výběr je založen na přijatých počtech bitových chyb pro synchronizační slovo 304. přijaté z prvního a druhého anténního napáječe 35 102, 104 během přenosu synchronizačního slova 304 bezprostředně před informační dávkou 306, ovlivněnou výběrem. Blízkost synchronizačního slova 304 k ovlivněné informační dávce 306 zaručuje, že pro anténní napáječ 102, 104, vybraný pro informační dávku 306, může být rozumně předpokládáno, že bude mít z těchto dvou anténních napáječů 102, 104 během přenosu informační dávky 306 nižší počet chyb.

Vývojový diagram vyhodnocovacího podprogramu 700 informační dávky na obr. 7, zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace podle výhodného provedení vynálezu, začíná periodickým monitorováním 702 RSSI prvku 115 mikroprocesorem 114, tj. jednou za kódové slovo, během zbytku informační dávky, následující příjem synchronizačního 45 slova 304. Současně s každým intervalem monitorování mikroprocesor 114 kontroluje v kroku 704, zda RSSI informační dávky klesla pod předem určený práh přepínání. Pokud ano, mikroproccesor 114 řídí 624 anténní přepínač 106 tak, aby vybral alternativní anténní napáječ jako trvalý zdroj rádiového signálu a pak kontroluje 708, zdaje informační dávka kompletní. Jestliže v kroku 704 RSSI neklesla pod předem určený práh přepínání, mikroprocesor 114 jen kontroluje 50 708, zda je informační dávka kompletní. Pokud v kroku 708 není informační dávka ukončena, přechází se zpět do kroku 702 a pokračuje se v monitorování RSSI. Na druhé straně, pokud byla v kroku 708 informační dávka ukončena, mikroprocesor 114 se navrací do hlavního programu 400 v kroku 416 (obr. 4). Prvky mikroprogramového vybavení, řídící vyhodnocovací

-8CZ 284263 B6 podprogram informační dávky 700 v souladu s výhodným provedením vynálezu, obsahují prvky 1 a 4 firmware z diagramu 200 firmware.

Podle obr. 8 ukazuje diagram 800 mikroprogramového vybavení pro paměť 118 typu ROM prvky mikroprogramového vybavení v ní naprogramované za účelem řízení přijímače 100 datové komunikace v souladu s prvním alternativním uspořádáním uváděného vynálezu. Základní rozdíl mezi diagramem 800 firmware a diagramem 200 firmware výhodného provedení předkládaného vynálezu je, že diagram 800 firmware nahrazuje prvky 16, 17 a 18 mikroprogramového vybavení diagramu 200 firmware třemi novými prvky mikroprogramového vybavení: prvkem 13 síly signálu první-druhé preambule, prvkem 14 výběru trvalého zdroje podle síly signálu první-druhé preambule a prvkem 15 výběru trvalého zdroje podle síly signálu třetí preambule. Činnost prvního alternativního uspořádání, která je rozdílná od činnosti výhodného provedení, je popsána níže.

Vývojový diagram vyhodnocovacího podprogramu 900 preambule na obr. 9, obsahující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu s prvním alternativním provedením uváděného vynálezu, začíná řízením 902 anténního přepínače 106 mikroprocesorem 114 tak, aby byl vybrán první anténní napáječ 102. Dále mikroprocesor 114 monitoruje 904 RSSI prvek 115 během první části, např. 2 bitů, preambule 302 za účelem získání a uložení první hodnoty síly signálu preambule do paměti 120 typu RAM. Pak tento mikroprocesor 114 řídí 906 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104. Dále mikroprocesor 114 monitoruje 908 RSSI prvek 115 během druhé části, např. dalších 2 bitů, preambule 302 za účelem získání a uložení druhé hodnoty síly signálu preambule do paměti 120 typu RAM.

V kroku 910 mikroprocesor 114 určuje, zdaje první hodnota síly signálu preambule větší nebo rovna druhé hodnotě síly signálu preambule. Pokud ano, mikroprocesor 114 řídí 912 anténní přepínač 106 tak, aby vybral první anténní napáječ 102 jako trvalý zdroj rádiového signálu a pak se přechází do kroku 916. Pokud v kroku 910 není první hodnota síly signálu preambule větší nebo rovna druhé hodnotě síly signálu preambule, mikroprocesor 114 řídí 914 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104 jako trvalý zdroj rádiového signálu a pak se přechází do kroku 916.

V kroku 916 mikroprocesor 114 pokračuje v periodickém monitorování RSSI prvku 115. například každé 2 bity, během zbytku preambule 302, za účelem detekování poklesu síly signálu. Jestliže v kroku 918 mikroprocesor 114 detekuje, že síla signálu preambule klesla pod předem určenou úroveň prahu přepínání, pak mikroprocesor 114 řídí 920 anténní přepínač 106 tak, aby vybral alternativní anténní napáječ, to je ten anténní napáječ, který v současné době nebyl vybrán, jako trvalý zdroj rádiového signálu a pak se přejde do kroku 922. Na druhé straně, jestliže v kroku 918 mikroprocesor 114 nedetekuje, že síla signálu preambule klesla pod předem určenou úroveň prahu přepínání, přejde mikroprocesor 114 jednoduše do kroku 922. V kroku 922 určuje mikroprocesor 114, zda preambule 302 skončila. Pokud ne, přechází se zpět do kroku 916 za účelem pokračování monitorování síly signálu preambule. Pokud je preambule 302 ukončena, pak se postup navrací 924 do hlavního programu 400 v kroku 406 (obr. 4). Prvky firmware, řídící vyhodnocovací podprogram 900 preambule v souladu s prvním alternativním provedením vynálezu, obsahují prvky 1. 13, 14 a 15 diagramu 800 firmware.

Vyhodnocovací podprogram 900 preambule v souladu s prvním alternativním provedením předkládaného vynálezu může zajistit rychlejší detekci zhoršujícího se signálu, než umožňuje vyhodnocovací podprogram 500 preambule v souladu s výhodným provedením vynálezu. Je to proto, že vyhodnocovací podprogram 900 preambule je založen na hodnotách RSSI, které obvykle mohou odpovídat na změny síly signálu rychleji, než je čas požadovaný pro přenos jednoho bitu. Vyhodnocovací podprogram 500 preambule je poněkud pomalejší, protože musí ověřit několik, například 30, bitů před tím, než učiní rozhodnutí. Na druhé straně, vyhodnocovací podprogram 900 preambule může vybrat špatný anténní napáječ 102, 104 v přítomnosti rušivého signálu, přijímaného se značnou sílou signálu na jednom z anténních napáječů 102,

-9CZ 284263 B6

104. ale ne na druhém, jak bylo probráno výše v detailním popise hlavního programu 400 (obr. 4). Z tohoto důvodu je vyhodnocovací podprogram 500 preambule preferován, pokud speciální aplikace nevyžaduje mimořádné rychlý čas odezvy výběrového příjmu během přenosu preambule 302.

Diagram 1000 firmware pro paměť 118 typu ROM na obr. 10 ukazuje v ní naprogramované prvky firmware, určené pro řízení přijímače 100 datové komunikace v souladu s druhým alternativním provedením předkládaného vynálezu. Základní rozdíl mezi diagramem 1000 firmware a diagramem 200 firmware výhodného provedení vynálezu je, že diagram 1000 10 firmware nahrazuje firmware prvky 10. 11 a 12 diagramu 200 firmware novým prvkem 5 Nový trvalý zdroj při vysokém počtu bitových chyb. Činnost druhého alternativního provedení, která se liší od činnosti výhodného provedení, je popsána níže.

Vývojový diagram 1100 vyhodnocovacího podprogramu synchronizačního slova na obr. 11, 15 zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu s druhým alternativním provedením vynálezu, začíná řízením 1102 anténního přepínače 106 mikroprocesorem 114 za účelem pokračování použití dříve vybraného anténního napáječe jako přechodného zdroje rádiového signálu pro další synchronizační slovo 304. Pak v kroku 1104 mikroprocesor 114 monitoruje synchronizační slovo 304 za účelem určení počtu bitových chyb. 20 V kroku 1106 mikroprocesor 114 určí, zda počet bitových chyb je větší než jedna. Pokud ano, mikroprocesor 114 řídí 1108 anténní přepínač 106 tak, aby vybral alternativní anténní napáječ jako trvalý zdroj rádiového signálu pro další informační dávku 306 a pak se navrací 1110 do hlavního programu 400 v kroku 412 (obr. 4). Na druhé straně, pokud v kroku 1106 mikroprocesor 114 určí, že počet bitových chyb není větší než jedna, pak se mikroprocesor 114 25 rovnou navrací 1110 do hlavního programu 400 v kroku 412. Prvky mikroprogramového vybavení, řídící vyhodnocovací podprogram 1100 synchronizačního slova v souladu s druhým alternativním provedením vynálezu, obsahují prvky 1, 2, 3 a 5 mikroprogramového vybavení z diagramu 1000 firmware.

Vyhodnocovací podprogram 1100 synchronizačního slova je mnohem jednodušší než vyhodnocovací podprogram 600 synchronizačního slova. Jednoduchost vyhodnocovacího podprogramu 1100 synchronizačního slova může vyústit v nižší realizační náklady. Na druhé straně, vyhodnocovací podprogram 1100 synchronizačního slova neprovádí výběr anténního napáječe až do doby výskytu dvou bitových chyb v synchronizačním slově a pak přepne na alternativní 35 anténní napáječ, který může nebo nemusí být lepším zdrojem rádiového signálu. Z těchto důvodů je preferován vyhodnocovací podprogram 600 synchronizačního slova, pokud si požadavky na náklady nevynutí použití vyhodnocovacího podprogramu 1100 synchronizačního slova..

Diagram 1200 firmware pro paměť 116 typu ROM na obr. 12 ukazuje v ní naprogramované 40 prvky mikroprogramového vybavení, určené pro řízení přijímače 100 datové komunikace v souladu s třetím alternativním provedením předkládaného vynálezu. Základní rozdíl mezi diagramem 1200 firmware a diagramem 200 firmware výhodného provedení uváděného vynálezu je, že diagram 1200 firmware nahrazuje prvky 10 a 11 mikroprogramového vybavení diagramu 200 firmware prvkem 6 výběru přechodného zdroje na základě prvního-druhého příjmu 45 a prvkem 7 výběru trvalého zdroje na základě prvního-druhého příjmu. Činnost třetího alternativního provedení, která se liší od činnosti výhodného provedení, je popsána níže.

Vývojový diagram vyhodnocovacího podprogramu 1300 synchronizačního slova na obr. 13, zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu s třetím 50 alternativním provedením vynálezu, začíná řízením 1302 anténního přepínače 106 mikroprocesorem 114 za účelem výběru současného přechodného napáječe, rozdílného od dřívějšího přechodného napáječe, vybraného pro předcházející synchronizační slovo 304, přijaté bezprostředně před nynějším synchronizačním slovem 304. Dále mikroprocesor 114 monitoruje 1304 většinu, například třicet jedna bitů, ze současného synchronizačního slova 304 za účelem získání

- 10CZ 284263 B6 a uložení současného počtu synchronizačních bitových chyb do paměti 120 typu RAM. Mikroprocesor 114 rovněž čte a ukládá 1306 současnou hodnotu RSSI z RSSI prvku 115. V kroku 1308 mikroprocesor 114 ověřuje, jestli současný počet synchronizačních bitových chyb je menší než počet synchronizačních bitových chyb, uložený pro předchozí synchronizační slovo 5 304. Pokud ano, mikroprocesor 114 řídí 1310 anténní přepínač 106 tak, aby vybral současný přechodný napáječ jako trvalý zdroj rádiového signálu a přechází do kroku 1316.

Pokud v kroku 1308 není současný počet synchronizačních bitových chyb menší než předchozí počet bitových chyb, uložený pro předchozí synchronizační slovo 304, pak mikroprocesor 114 10 ověřuje v kroku 1312. zda současný počet synchronizačních bitových chyb je větší než předchozí počet synchronizačních bitových chyb, uložený pro předchozí synchronizační slovo 304. Jestliže ano, řídí 1314 mikroprocesor 114 anténní přepínač 106 tak, aby vybral předchozí přechodný napáječ jako trvalý zdroj rádiového signálu a přechází do kroku 1316. Jestliže v kroku 1312 není současný počet synchronizačních bitových chyb větší než předchozí počet synchronizačních 15 bitových chyb, uložený pro předchozí synchronizační slovo 304, pak mikroprocesor 114 kontroluje v kroku 1318. zda současná RSSI hodnota je větší nebo rovna předchozí RSSI hodnotě, uložené pro předchozí synchronizační slovo 304. Jestliže ano, mikroprocesor 114 řídí 1320 anténní přepínač 106 tak, aby byl vybrán současný přechodný napáječ jako trvalý zdroj rádiového signálu a přechází do kroku 1316.

Jestliže v kroku 1318 není současná RSSI hodnota větší nebo rovna předchozí RSSI hodnotě, pak mikroprocesor 114 řídí 1322 anténní přepínač 106 tak, aby vybral předchozí přechodný napáječ jako trvalý zdroj rádiového signálu a přechází do kroku 1316. V kroku 1316 mikroprocesor 114 nahrazuje v paměti 120 ty pu RAM předchozí hodnoty pro přechodný napáječ, počet synchro25 nizačních bitových chyb a RSSI tak, že předchozí hodnoty jsou nahrazovány odpovídajícími současnými hodnotami. Pak se přechází do hlavního programu 400 v kroku 412. Prvky mikroprogramového vybavení, řídící vyhodnocovací podprogram 1300 synchronizačního slova v souladu s třetím alternativním provedením předkládaného vynálezu, obsahují prvky 1, 2, 3, 6, 7 a 12 mikroprogramového vybavení diagramu 1200 firmware.

Vyhodnocovací podprogram 1300 synchronizačního slova v souladu s třetím alternativním provedením vynálezu nabízí výhodu určení a porovnání počtu bitových chyb pro v podstatě dvojnásobný počet bitů, než bitů ověřovaných ve vyhodnocovacím podprogramu 600 synchronizačního slova, a tak činí srovnání poněkud více odolné proti nesprávnému anténnímu 35 výběru, vyplývajícímu z izolovaného šumového shluku. Vyhodnocovací podprogram 1300 synchronizačního slova ale provádí svůj výběr založený na chybách, počítaných po delší časový interval, a tak je možná méně spolehlivý v předpovědi lepšího anténního napájení v měnícím se mnohacestném prostředí, než vyhodnocovací podprogram 600 synchronizačního slova.

Diagram 1400 firmware pro paměť 118 typu ROM ňa obr. 14 ukazuje v ní naprogramované prvky mikroprogramového vybavení, určené pro řízení přijímače 100 datové komunikace v souladu se čtvrtým alternativním provedením předkládaného vynálezu. Základní rozdíl mezi diagramem 1400 firmware a diagramem 200 firmware výhodného provedení uváděného vynálezu je, že diagram 1400 firmware nahrazuje prvky 10 a 11 mikroprogramového vybavení 45 diagramu 200 firmware prvkem 8 Víceprůchodový výběr přechodného zdroje a prvkem 9 Víceprůchodový výběr trvalého zdroje. Činnost čtvrtého alternativního provedení, která je odlišná od činnosti výhodného provedení, je popsána níže.

Vývojový diagram vyhodnocovacího podprogramu 1500 synchronizačního slova na obr. 15 a 16, 50 zahrnující způsob výběrového příjmu v přijímači 100 datové komunikace v souladu se čtvrtým alternativním provedením vynálezu, začíná tím, že mikroprocesor 114 zjišťuje 1502, zda čítač průchodů P je mezi jedničkou a předem určeným sudým limitem PMAX počtu průchodů. Jestliže nikoli, mikroprocesor 114 nastaví 1504 P rovno jedné a řídí 1506 anténní přepínač 106 tak, aby

- 11 CZ 284263 B6 byl vybrán první anténní napáječ 102 jako přechodný zdroj rádiového signálu po dobu přenosu synchronizačního slova 304. Potom se přechází do kroku 1512.

Jestliže, na druhé straně, v kroku 1502 je hodnota P mezi jedničkou a PMAX, pak mikroprocesor 114 zjišťuje 1508, zda předchozí anténní napáječ 102, 104, užitý během přenosu předchozího sychronizačního slova 304, bezprostředně předcházejícího současné synchronizační slovo 304, byl první anténní napáječ 102. Pokud nikoli, mikroprocesor 114 řídí 1506 anténní přepínač 106 tak, aby byl vybrán první anténní napáječ jako přechodný zdroj, načež se přechází do kroku 1512. Jestliže v kroku 1508 byl předchozí anténní napáječ 102, 104 první anténní napáječ 102, pak mikroprocesor 114 řídí 1510 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104 jako přechodný zdroj a poté se přechází do kroku 1512. V kroku 1512 mikroprocesor 114 monitoruje synchronizační slovo 304 za účelem získání současného počtu synchronizačních bitových chyb pro současné synchronizační slovo 304. Pak mikroprocesor 114 monitoruje 1514 RSSI prvek 1185 a čte současnou RSSI hodnotu. Dále mikroprocesor 114 uloží 1516 tento současný počet synchronizačních bitových chyb a současnou RSSI hodnotu do paměťových míst v paměti 120 typu RAM, určených pro tento počet synchronizačních bitových chyb a současnou RSSI hodnotu, odpovídající P-tému průchodu. Pak mikroprocesor 114 zvýší 1518 hodnotu P o jedničku a uloží výslednou novou hodnotu do paměti 120 typu RAM. Dále mikroprocesor 114 zjišťuje 1520, zda nyní P překračuje PMAX. Jestliže ne, mikroprocesor 114 zachová 1521 užití předtím vybraného anténního napáječe 102. 104 jako trvalého zdroje pro informační dávku 306 po ukončení současného synchronizačního slova 304 a pak se přechází zpět 1522 do hlavního programu 400 v kroku 412 (obr. 4).

Pokud místo toho v kroku 1520 mikroprocesor 114 určí, že P nyní překračuje PMAX, pak mikroprocesor 114 počítá 1524 první počet synchronizačních bitových chyb jako součet počtů těch synchronizačních bitových chyb, uložených v paměťových místech v paměti 120 typu RAM, určených pro počty synchronizačních bitových chyb odpovídající lichým hodnotám P. Dále mikroprocesor 114 počítá 1526 druhý počet synchronizačních bitových chyb jako součet počtů těch synchronizačních bitových chyb uložených v paměťových místech v paměti 120 typu RAM, určených pro počty synchronizačních bitových chyb odpovídající sudým hodnotám P. Poté mikroprocesor 114 počítá 1528 první sílu synchronizačního signálu jako průměr RSSI hodnot uložených v paměťových místech v paměti 120 typu RAM, určených pro RSSI hodnoty odpovídající lichým hodnotám P. Dále mikroprocesor 114 počítá 1530 druhou sílu synchronizačního signálu jako průměr RSSI hodnot uložených v paměťových místech v paměti 120 typu RAM, určených pro RSSI hodnoty odpovídající sudým hodnotám P. Pak se přechází do kroku 1614 (obr. 16).

V kroku 1614 mikroprocesor 114 zjišťuje, jestli je první počet synchronizačních bitových chyb menší než druhý počet synchronizačních bitových chyb. Jestliže ano, mikroprocesor 114 řídí 1616 anténní přepínač 106 tak, aby byl vybrán první anténní napáječ 102 jako trvalý zdroj rádiového signálu a pak se vrací 1628 do hlavního programu 400 v kroku 412 (obr. 4). Jestliže v kroku 1614 není první počet synchronizačních bitových chyb menší než druhý počet synchronizačních bitových chyb, mikroprocesor 114 kontroluje, zda je první počet synchronizačních bitových chyb větší než druhý počet synchronizačních bitových chyb. Pokud ano, mikroprocesor 114 řídí 1620 anténní přepínač 106 tak, aby vybral druhý anténní napáječ 104 jako trvalý zdroj rádiového signálu a pak se vrací 1628 do hlavního programu 400 v kroku 412 (obr. 4).

Jestliže však v kroku 1618 mikroprocesor 114 určí, že první počet synchronizačních bitových chyb není větší než druhý, to znamená, že jsou si rovny, pak se přechází do kroku 1622, kde mikroprocesor 114 zjišťuje, jestli síla prvního synchronizačního signálu je větší nebo rovna síle druhého synchronizačního signálu. Pokud ano, mikroprocesor 114 řídí 1624 anténní přepínač 106 tak, aby vybral první anténní napáječ 102 jako trvalý zdroj rádiového signálu a pak se navrací 1628 do hlavního programu 400 v kroku 412 (obr. 4). Jestliže v kroku 1622 není síla

- 12 CZ 284263 B6 prvního synchronizačního signálu větší nebo rovna síle druhého synchronizačního signálu, pak mikroprocesor 114 řídí 1626 anténní přepínač 106 tak, aby vybral jako trvalý zdroj rádiového signálu druhý anténní napáječ 104 a pak se navrací 1628 v do hlavního programu 400 kroku 412 (obr. 4). Prvky mikroprogramového vybavení, řídící vyhodnocovací program 1500 synchronizačního slova v souladu se čtvrtým alternativním provedením vynálezu, obsahují prvky 1, 2, 3, 8, 9 a 12 mikroprogramového diagramu 1400 firmware.

Podobně jako vyhodnocovací podprogram 1300 synchronizačního slova podle třetího alternativního provedení uváděného vynálezu, vyhodnocovací podprogram 1500 synchronizačního slova podle čtvrtého alternativního provedení vynálezu nabízí výhodu určení a porovnání počtů bitových chyb pro podstatně více bitů než bylo prověřeno ve vyhodnocovacím podprogramu 600 synchronizačního slova, a tak Činí srovnání podstatně více odolné proti nesprávnému anténnímu výběru, vyplývajícímu z izolovaného šumového shluku. Vyhodnocovací podprogram 1500 synchronizačního slova má ale výběr založený na bitových chybách počítaných po podstatně delší (a předem programovatelný) časový interval, a tak je možná méně spolehlivý než vyhodnocovací podprogram 600 synchronizačního slova v předpovědi lepšího anténního napájení v rychle se měnícím mnohacestném prostředí. Příkladem aplikace, ve které může vyhodnocovací podprogram 1500 synchronizačního slova velmi dobře pracovat, je satelitní přenos s pomalu se měnícím vícecestným prostředím, například několik sekund mezi změnami v lepším anténním napáječi. Vyhodnocovací podprogram 1500 synchronizačního slova může mít ještě lepší výběr pro takovou aplikaci, pokud společným zdrojem rušení v aplikaci jsou krátké šumové shluky, například jedna milisekunda nebo méně. Účinek takových šumových shluků by byl zprůměrován přes podstatně delší časový- interval pro počítání bitových chyb, což by vedlo k výběru anténního napájení, který má lepší dlouhodobé vlastnosti.

Uvedený vynález tedy zahrnuje způsob a zařízení pro vybudování přijímače pro výběrový příjem, vykazující z hlediska nákladů a výkonu výhody jednoho přijímače s přepínanou anténou, ale který může nepřetržitě vybírat anténní napáječ mající silnější signál. Uváděný vynález také zajišťuje flexibilitu ve způsobu, jakým je prováděno rozhodnutí, týkající se výběru anténního napáječe. Současně předkládaný vynález dovoluje zákaznické přizpůsobení přijímače pro výběrový příjem za účelem optimalizace výběru anténního napáječe pro specifické mnohacestné prostředí.

Průmyslová využitelnost

Uvedený vynález lze použít zejména v rádiových komunikačních zařízení, pracujících na principu přepínaného výběrového příjmu.

Claims (8)

1. Způsob výběrového příjmu rádiového signálu v přijímači datové komunikace, obsahujícím první a druhý anténní napáječ, které mají podstatně sníženou korelaci citlivostí na rádiový signál, kde tento rádiový signál obsahuje nejméně jednu informační dávku, která má předem určenou dobu trvání a je předcházena předem určenou bitovou kombinací, vyznačující se tím, že se během přenosu předem určené bitové kombinace vybere první anténní napáječ nebo druhý anténní napáječ jako přechodný zdroj rádiového signálu, poté se monitoruje rádiový signál přijatý z vybraného přechodného zdroje, čímž se získají data z této kombinace, pro která se určí nejméně jeden počet bitových chyb, v odezvě na takto určený nejméně jeden počet bitových chyb se při ukončení předem určené bitové kombinace vybere první nebo druhý anténní napáječ jako trvalý zdroj rádiového signálu a během přenosu první části předem určené bitové kombinace se měří první síla signálu rádiového signálu z prvního anténního napáječe a během přenosu druhé části předem určené bitové kombinace druhá síla signálu rádiového signálu z druhého anténního napáječe, načež určí-li se jejich porovnáním, že existuje rozpor mezi sílou signálu a anténním napáječem vybraným jako trvalý zdroj v odezvě nato, že první síla signálu je větší než druhá síla signálu, když byl jako trvalý zdroj vybrán druhý anténní napáječ, a rovněž v odezvě na to, že druhá síla signálu je větší než první síla signálu, když byl jako trvalý zdroj vybrán první anténní napáječ, pak zůstává po předem určenou dobu trvání dávky výběr trvalého zdroje zachován a v případě, určí-li se jejich porovnáním, že neexistuje rozpor mezi sílou signálu a anténním napáječem vybraným jako trvalý zdroj v odezvě na to, že první sila signálu je větší než druhá síla signálu, když byl jako trvalý zdroj vybrán první anténní napáječ, a rovněž v odezvě na to, že druhá síla signálu je větší než první síla signálu, když byl jako trvalý zdroj vybrán druhý anténní napáječ, dochází k periodickému opětovnému vybírání trvalého zdroje po předem určenou dobu trvání dávky.

2. Způsob podle nároku 1, vyznačující se tím, že výběr prvního anténního napáječe jako přechodného zdroje se provádí během přenosu první části předem určené bitové kombinace a výběr druhého anténního napáječe jako přechodného zdroje se provádí během přenosu druhé části předem určené bitové kombinace, a určení prvního počtu bitových chyb pro data získaná tím, že se monitoruje rádiový signál z prvního anténního napáječe, se provádí během přenosu první části předem určené bitové kombinace a určení druhého počtu bitových chyb pro data získaná tím, že se monitoruje rádiový signál z druhého anténního napáječe, se provádí během přenosu druhé části předem určené bitové kombinace, a výběr trvalého zdroje se provádí tak, že pokud je první počet bitových chyb menší než druhý počet bitových chyb, vybere se jako trvalý zdroj první anténní napáječ, a pokud je první počet bitových chyb větší než druhý počet bitových chyb, vybere se jako trvalý zdroj druhý anténní napáječ, načež po změření první síly signálu rádiového signálu z prvního anténního napáječe během první části předem určené bitové kombinace a změření druhé síly signálu rádiového signálu z druhého anténního napáječe během druhé části předem určené bitové kombinace se vybere jako trvalý zdroj buď první anténní napáječ, a to v případě, jsou-li si rovny první a druhý počet bitových chyb a první síla signálu je větší nebo rovna druhé síle signálu, nebo druhý anténní napáječ, a to v případě, jsou-li si rovny první a druhý počet bitových chyb a první síla signálu je menší než druhá síla signálu.

3. Způsob podle nároku 1, vyznačující se t í m , že data obsahují preambuli a během počátečního zachycení rádiového signálu se první síla signálu rádiového signálu z prvního anténního napáječe měří během přenosu první části preambule a druhá síla signálu rádiového signálu z druhého anténního napáječe se měří během přenosu druhé části preambule, přičemž jako trvalý zdroj se vybere první anténní napáječ je-li první síla signálu větší nebo rovna druhé síle signálu, nebo druhý anténní napáječ, je-li první síla signálu menší než druhá síla signálu.

- 14 CZ 284263 B6

4. Způsob podle nároku 3, vyznačující se tím, že monitorování síly signálu rádiového signálu se provádí během třetí části preambule a jako trvalý zdroj se vybere druhý anténní napáječ v odezvě na to, že monitorovaná síla signálu klesla pod předem určenou prahovou úroveň, když je současně vybrán první anténní napáječ jako trvalý zdroj, nebo se jako trvalý zdroj vybere první anténní napáječ v odezvě na to, že síla monitorovaná signálu klesla pod tuto předem určenou prahovou úroveň, když je současně vybrán druhý anténní napáječ jako trvalý zdroj.

5. Způsob výběrového příjmu v přijímači datové komunikace podle nároku 1 nebo 2, vyznačující se tím, že síla signálu rádiového signálu se měří během předem určené doby trvání dávky a jako trvalý zdroj se vybere druhý anténní napáječ v odezvě na to, že změřená síla signálu poklesla pod předem určenou prahovou úroveň, když je současně jako trvalý zdroj vybrán první anténní napáječ, nebo první anténní napáječ v odezvě na to, že změřená síla signálu poklesla pod předem určenou prahovou úroveň, když je současně jako trvalý zdroj vybrán druhý anténní napáječ.

6. Přijímač (100) datové komunikace pro zajištění výběrového příjmu rádiového signálu při provádění způsobu podle nároků laž5, vyznačující se tím, že přijímač (100) datové komunikace sestává z prvního a druhého anténního napáječe (102, 104), které mají podstatně sníženou korelaci citlivostí na rádiový signál, z anténního přepínače (106), spojeného s prvním a druhým anténním napáječem (102, 104), z přijímače (110), spojeného s anténním přepínačem (106), z indikačního prvku (115) síly přijatého signálu, spojeného s přijímačem (110) a z procesoru (114, 118), spojeného s přijímačem (110), s indikačním prvkem (115) síly přijatého signálu a s anténním přepínačem (106), kde procesor (114, 118) zahrnuje prvek (1) řízení anténního přepínače, spojený s anténním přepínačem (106), prvek (2) počítání synchronizačních bitových chyb, spojený s přijímačem (110), prvek (3) výběru trvalého zdroje po skončení synchronizace, spojený s prvkem (2) počítání synchronizačních bitových chyb as prvkem (1) řízení anténního přijímače, prvek (10) výběru přechodného zdroje první-druhé části, spojený s prvkem (1) řízení anténního přepínače a s přijímačem (110), prvek (11) výběru trvalého zdroje podle synchronizačních bitových chyb, spojený s prvkem (10) výběru přechodného zdroje prvnídruhé části a s prvkem (1) řízení anténního přepínače, a prvek (12) výběru podle síly signálu při stejných počtech bitových chyb, spojený s indikačním prvkem (115) síly přijatého signálu a s prvkem (1) řízení anténního přepínače.

7. Přijímač (100) datové komunikace podle nároku 6, vyznačující se tím, že procesor (114, 118) dále obsahuje prvek (13) síly signálu první-druhé preambule, spojený s indikačním prvkem (115) síly přijatého signálu, a prvek (14) výběru trvalého zdroje podle síly signálu první-druhé preambule, spojený s prvkem (13) síly signálu první-druhé preambule a s prvkem (1) řízení anténního přepínače.

8. Přijímač (100) datové komunikace podle nároku 6, vyznačující se tím, že procesor (114, 118) dále zahrnuje prvek (16) počtu bitových chyb preambule, spojený s přijímačem (110), prvek (17) výběru trvalého zdroje podle počtu bitových chyb preambule, spojený s prvkem (16) počtu bitových chyb preambule a s prvkem (1) řízení anténního přepínače, a prvek (18) výběru podle průběžné chybovosti preambule, spojený s přijímačem (110) a s prvkem (1) řízení anténního přepínače.