CS259453B1 - Zapojení obvodu pro kontrolu parity posuvného registru - Google Patents

Abstract

Řešení spadá do oboru elektornických Síslicových počítačů, zařízení pro přenos dat, řídících elektronik vnějších pamětí. Zapojení řeší zabezpečení obvodů pro převod sériové vstupní informace na paralelní informaci výstupní, realizovaných pomocí posuvného registru. Řešení je možné použít ve všech číslicových systémech, v nichž je sériově přenášená informace převáděna do paralelního tvaru. Zapojení je nejlépe charakterizováno připojeným výkresem na němž je schematicky znázorněno zapojení obvodů pro kontrolu parity posuvného registru.

Description

Vynález se týká obvodu pro kontrolu parity posuvného registru umožňující zabezpečení jeho činnosti.

Dosud známá zapojení pro zabezpečení činnosti posuvných registrů využívají většinou zdvojení posuvných registrů a následnou kontrolu výstupních signálů obou větví.

Nevýhodou těchto řešeni je značný růst objemu materiálu, věnovaného na zabezpečení, a ztížené časování jak řídících tak i vyhodnocovacích signálů takového zapojeni.

Uvedené nevýhody řeší zapojení obvodu pro kontrolu parity posuvného registru podle vynálezu, jehož podstata spočívá v tom, že přívod vstupních dat je připojen k datovému vstupu posuvného registru a k datovému vstupu paralelního registru slova a že přívod hodinového signálu počátku slova je připojen k hodinovému vstupu prvního klopného obvodu a k hodinovému vstupu druhého klopného obvodu a že přívod vzorkovacího signálu chyby je připojen k hodinové svorce třetího klopného obvodu, jehož výstup je výstupem celého zapojení a že přívod hodinového bitového signálu je připojen k hodinovému vstupu děliče frekvence a k hodinovému vstupu posuvného registru a že přívod vkládacího signálu slova je připojen na vkládací svorku paralelního registru slova,k jehož skupině vstupů je připojen posuvný registr a že ke skupině výstupů paralelního registru slova je připojen generátor parity, k němuž je připojen druhý vstup druhého obvodu nonekvivalenoe, k němuž je připojen datový vstup třetího klopného obvodu a že dělič frekvence je připojen k datovému vstupu prvního klopného obvodu, jehož výstup je připojen k prvnímu vstupu prvního obvodu nonekvivalence a k datovému vstupu druhého klopného obvodu, jenž je připojen ke druhému vstupu prvního obvodu nonekvivalence, jenž je připojen k prvnímu vstupu druhého obvodu nonekvivalence.

Hlavni výhodou zapojení podle vynálezu jsou menší nároky na objem materiálu.

Na připojeném výkresu je schematicky znázorněno zapojení obvodu pro kontrolu parity posuvného registru, že přívod 01 vstupních dat je připojen k datovému vstupu 11 děliče _1 frekvence, k datovému vstupu 21 posuvného registru 2 a k datovému vstupu 31 paralelního registru 3, slova a že přívod 02 hodinového signálu počátku slova je připojen k hodinovému vstupu 42 prvního klopného obvodu 4 a k hodinovému vstupu 52 klopného obvodu 5 a že přívod 03 vzorkovacího signálu chyby je připojen k hodinové svorce 82 třetího klopného obvodu ji, jehož výstup 83 je výstupem celého zapojeni a že přívod 04 hodinového bitového signálu je připojen k hodinovému VBtupu 12 děliče g frekvence a k hodinovému vstupu 22 posuvného registru 2 a že přívod 05 vkládacího signálu slova je připojen na vkládací svorku 33 paralelního registru 2 slova je připojen generátor 9 parity, k němuž je připojen druhý vstup 72 druhého obvodu T_ nonekvivalence, k němuž je připojen datový vstup 81 třetího klopného obvodu ji a že dělič 1. frekvence je připojen k datovému vstupu 41 prvního klopného obvodu 4, jehož výstup 43 je připojen k prvního vstupu 61 prvního obvodu ji nonekvivalence a k datovému vstupu 51 druhého klopného obvodu 5, jenž je připojen ke druhému vstupu 62 prvního obvodu 6_ nonekvivalence, jenž je připojen k prvnímu vstupu 71 druhého obvodu ]_ nonekvivalence.

Funkce zapojení obvodu pro kontrolu parity posuvného registru je následující:

Vstupní sériová data, přivedená přívodem 01 vstupních dat na datový vstup 21 posuvného registru 2 jsou v době, kdy je přívodem 04 hodinového bitového signálu přiváděn hodinový bitový signál na hodinový vstup 12 děliče 2 frekvence tímto děličem 1 frekvence vydělena modulo dva. Stav děliče _! frekvence je přiveden na datový vstup 41 prvního klopného obvodu £, do něhož je uložen spolu se začátkem následujícího slova hodinovým signálem počátku slova, přivedeným přívodem 02 hodinového signálu počátku slova na hodinový vstilp 42 prvního klopného obovodu 4_.

Se začátkem následujícího slova je tento počáteční stav děliče 2 frekvence uložen tímtéž hodinovým signálem počátku slova do hodinového vstupu 52 druhého klopného obvodu ji. Výstupní signály z Obou těchto klopných obvodů jsou zpracovány prvním obvodem 6 nonekvivalen259453 ce tak, že na první vstup 71 druhého obvodu nonekvivalence je přiveden signál, odpovídající paritě zpracovávaného slova. Obsah posuvného registru 2 je s koncem každého slova vkládacím signálem slova, přivedeným na vkládací svorku 33 paralelního registru 3 Slova přívodem 0? vkládacího signálu slova do paralelního registru 3 slova ukládán.

Signály na skupině výstupu 32 paralelního registru 2 slova jsou zpracovány generátorem 9 parity, jehož výstupní signál je přiveden na druhý vstup 72 druhého obvodu 2'nonekvivalence a tím porovnán s výstupním signálem prvního obvodu 6 nonekvivalence. Výsledný signál druhého obvodu J_ nonekvivalence je přiveden na datový vstup 81 třetího klopného obvodu 8^, na němž je vzorkován vzorkovacím signálem chyby, .přivedeným na hodinový vstup 82 tohoto třetího·klopného obvodu 2 přívodem 03 vzorkovacího signálu chyby. Výstup 83 tohoto třetího klopného obvodu 2 j^e současně celkovým výstupem zapojení, na němž je generován signál hlášení chyby parity.

Obvod pro kontrolu parity posuvného registru je použit v bloku řídicí elektroniky záznamu počítače EC 1027.

Claims (1)

1. PŘEDMĚT VYNALEZU

   Zapojeni obvodu pro kontrolu parity posuvného registru vyznačené tím, že přívod (01) vstupních dat je připojen k datovému výstupu (11) děliče (1) frekvence, k datovému vstupu (21) posuvného registru (2) a k datovému vstupu (31) paralelního registru (3) slova a že přívod (02) hodinového signálu počátku slova je připojen k hodinovému vstupu (42) prvního klopného obvodu (4) a k hodinovému vstupu (52) 'druhého klopného obvodu (5) a že přívod (03) vzorkovacího signálu chyby je připojen k hodinové svorce (82) třetího klopného obvodu (8), jehož výstup (83) je výstupem celého zapojení a že přívod (04) hodinového bitového signálu je připojen k hodinovému vstupu (12) děliče (1) frekvence a k hodinovému vstupu (22) posuvného registru (2) a že přívod (05) vkládacího signálu slova je připojen na vkládací svorku (33) paralelního registru (3) slova k jehož skupině vstupů (34) je připojen posuvný registr (2) a že ke skupině (32) výstupů paralelního registru (3) slova je připojen generátor (9) parity, k němuž je připojen druhý vstup (72) druhého obvodu (7) nonekvivalence, k němuž je'připojen datový vstup (81) třetího klopného obvodu (8) a že dělič (1) frekvence je připojen k datovému vstupu (41) prvního klopného obvodu (4), jehož výstup (43) je připojen k prvnímu vstupu (61) prvního obvodu (6) nonekvivalence a k datovému vstupu (51) druhého klopného obvodu (5), jenž je připojen ke druhému vstupu (62) prvního obvodu (6) nonekvivalence, jenž je připojen k prvnímu vstupu (71) druhého obvodu (7) nonekvivalence.