CS221360B1

CS221360B1 - Zapojení programovatelného generátoru nelineární časové základny

Info

Publication number: CS221360B1
Application number: CS873481A
Authority: CS
Inventors: Miroslav Fribert
Original assignee: Miroslav Fribert
Priority date: 1981-11-26
Filing date: 1981-11-26
Publication date: 1983-04-29

Abstract

Zapojení programovatelného generátoru nelineární časové základny spadá do oboru impulsové techniky a řeší problém číslicového generování nelineární časové základny. Podstata vynálezu spočívá v aproximaci požadovaného průběhu časové základny lineárními úseky. Programovatelný dělič kmitočtu dává v časovém intervalu mezi dvě ma synchronizačními impulsy po skocích proměnný kmitočet, který se přivádí na vstup binárního čítače digitálně analogové ho převodníku. Při změně výstupního kmitočtu z děliče kmitočtu se mění strmost vý stupního signálu převodníku, čímž se dosáhne potřebné nelinearity. Řešení lze využít ve všech případech, kdy dochází ke generování nelineární časOvé základny s vyššími nároky na přesnost požadovaného· průběhu, především v indiká torech přistávacích radiolokátorů.

Description

Zapojení programovatelného generátoru nelineární časové základny spadá do oboru impulsové techniky a řeší problém číslicového generování nelineární časové základny. Podstata vynálezu spočívá v aproximaci požadovaného průběhu časové základny lineárními úseky. Programovatelný dělič kmitočtu dává v časovém intervalu mezi dvěma synchronizačními impulsy po skocích proměnný kmitočet, který se přivádí na vstup binárního čítače digitálně analogového převodníku. Při změně výstupního kmitočtu z děliče kmitočtu se mění strmost výstupního signálu převodníku, čímž se dosáhne potřebné nelinearity.

Řešení lze využít ve všech případech, kdy dochází ke generování nelineární časOvé základny s vyššími nároky na přesnost požadovaného· průběhu, především v indikátorech přistávacích radiolokátorů.

N >O

Vynález se týká Zapojení programovatelného generátoru nelineární časové základny, určeného zejména pro indikátory přistávacích radiolokátorů.

Je známio¹, že pro- indikátory přistávacích radiolokátorů se používá analogových generátorů nelineární časové základny. Pr-incip analogového gen-ero-vání spočívá v nabíjení, nebo vybíjení kondenzátorů přes lineární nebo nelineární odpor, čímž vznikají -exponenciální, nebo lineární průběhy. Nelineární odpor j-e obvykle realizován aktivním prvkem, nejčastěji operačním zesil-o-vačem. Sčítáním exponenciálního a lineárního průběhu lze získat průběh, který přibližně aproximuje průběh -obvykle požadovaný pro časovou základnu indikátoru přistávacího rádio lokátoru.

Nedostatkem uvedeného řešení je skutečnost, že dosud používaná zapojení analogových generátorů nelineární časové základny mají z hlediska po-užití v moderních indikátorech přistávacích radiologátorů některé závažné nevýhody, jako- například, že při použití analogového- zapojení p-ro- generování časové základny nelze prakticky realizovat složitější průběh časío-vé základny se zřetelem na možné další požadavky uživatelů přistávacích radiolokátorů, týkající s-e nelin-earity časové základny. Průběh časové základny nelze generovat s dostatečnou přesností vzhledem k jejímu požadovanému průběhu. Mimo to- je při použití systému radiolokátor — počítač, obtížné zadávání parametrů časové základny do systému, čímž je ztíženo zpracování radiolokační informace pomocí počítače.

Výše uvedené nedostatky odstraňuje podle tohoto vynálezu zapojení programovatelného generátoru nelineární časové základny. Podstata vynálezu spočívá v tom, že programovatelný generátor proměnnéhokmitočtu sestává z nejméně dvou propojených čtyřbitových čítačů řídicího čítače, na jehož vstup je připojen výstup zdroje řídicího kmitočtu a na nulovací vstupy výstup zdroje synchronizačních impulsů. Sběrnicový výstup řídicího čítače je připojen na adresové vstupy paměti ROM. Tato paměť sestává z paměti bodů zlomu, připojená výstupem ke vstupu obvodu logiky vyhodnocování a k čítači paměti ROM, na jehož nulovací vstup je připojen zdroj synchronizačních impulsů. Sběrnicový výstup čítače paměti ROM je připojen na adresovací v-s-tupy paměti frekvencí, jejíž sběrnicový výstup- je připojen na datové vstupy nejméně dvou propojených čtyřbito-vých čítačů pro-gramoivatelného děliče kmitočtu. Sběrnicové výstupy programovatelného děliče kmitočtu jsou připojeny n-a vstup obvodu logiky vyhodnocování, jehož výstup je připojen k nastavovacím vstupům dvou propojených čtyřbitových čítačů a na první vstup obvtodu logiky „vpřed — zpět“ binárního- čítače. Na druhý vstup obvodu l-ogiky „vpřed — zpět“ je připojen znaménkový vodič výstupní sběrnice z paměti frekvencí, přičemž výstupy logiky „vpřed — zpět“ jsou připojeny na vstup jednoho z nejméně tří vzájemně propojených čtyřbitových čítačů digitálně analogového převodníku. Sběrnicové výstupy těchto- čítačů jsou připojeny na vstupy digitálně analogového převodníku, -opatřeného výstupem časové základny.

Výhody zapojení programovatelného generátoru nelineární časové základny podle vynálezu spočívají v možnosti generovat i tvarově složité průběhy, jakož i v možnosti violby požadované přesnosti aproximace požadovaného- průběhu časové základny. Kromě toho -existuje i možnost provádění změny průběhu časové základny ptouhou změnou údajů v pevné paměti bez jakékoliv změny v zapojení -obvodu.

Zapojení programovatelného generátoru nelineární časové základny podle vynálezu bude následovně blíže popsáno v p-říkladtoivém provedení s pomocí vyobrazení, kde obr. 1 znázorňuje rámcové blokové schéma zapojení programovatelného generátoru nelineární časové základny podle vynálezu, obr. 2 rozvinuté bllokové schéma zapojení podle obr. 1, ilustrujícího- podstatu vynálezu a obr. 3 znázorňuje příkladové provedení zapojení podle obr. 2.

Podle obr. 1, znázorňujícího rámcové blokové schéma zapojení programovatelného generátoru nelineární časové základny, je výstup zdroje řídicího kmitočtu f_R připojen na řídicí čítač 11, který řídí činnost paměti 12 ROM. K této- paměti 12 ROM je kromě vstupů řídicího čítače 11 připojen výstup zdroje SI synchronizačních impulsů. Výstupy paměti 12 ROM jso-u připojeny na datiOr vé vstupy programovatelného děliče 13 kmitočtu, na který je také připojen výstup zdroje f_H hodinových Impulsů. Výstup f_p programovatelného děliče 13 kmitočtu je připojen na vstup binárního čítače 2 převodníku. Výstupy binárního čítače 2 převodníku jsou připojeny na vstupy digitálně analogového převodníku 3, jehož výstupem je nelineární časová základna CZ.

Podle obr. 2- znázorňujícího rozšířené zapojení po-dle obr. 1, v němž je obsažena podstata vynálezu, je základním obvodem generátoru nelineární časové základny generátor 1 proměnného kmitočtu složený ze dvou propojených čtyřbito-vých čítačů 11a, 11b, z paměti 12a hodů zlomu, čítače 12b paměti frekvencí, paměti 12c frekvencí, dvo-u čtyřbitových čítačů 13a, 13b a logiky vyhodnocování 13d. Výstup zdroje f_R řídicího kmitočtu je připojen na vstup dvou propojených čtyřbitových čítačů, a to na první čtyřbitový čítač 11a a na druhý čtyřbitoivý čítač 11b, jejichž výstupy jsou připojeny na adresovací vstupy paměti 12a b-odů zlomu za účelem adresování této paměti. Výstup pamětí 12a bodů zlomu j-e připojen na Vstup obvodu 13d. logiky vyhodnocování a na vstup čítače 12b paměti ROM. Výstupy

221380 čítače 12b jsou připojeny na adresovací vstupy paměti 12c frekvencí za účelem adresování této paměti. Na nulovací vstupy řídicího čítače 11 a čítače 12b paměti 12 ROM je připojen výstup zdroje SI synchronizačních impulsů, aby při přivedení synchronizačních impulsů byly čítače 11, 12b nulovány. Výstupy paměti 12c frekvencí jsou připojeny na datové vstupy programovatelného děliče 13 kmitočtu sestávajícího· z prvého čtyřbitového· čítače 13a a druhého čtyřbitóvého čítače 13b. Na hodinový vstup obou zmíněných, propojených čtyřbitových čítačů 13a, 13b je připojen výstup zdroje f_H hodinových impulsů. Výstupy ohou zmíněných čtyřbitových čítačů 13a, 13b jsou připojeny na vstup obvodu 13d logiky vyhodnocování, zajišťující ve funkci na výstupu proměnný kmitočet f_p. Výstup proměnného kmitočtu f_p je dále připojen k nastavovacím vstupům L obou zmíněných, vzájemně propojených čtyřbitových čítačů 13a, 13b za účelem jejich nastavení do počátečního stavu, a kromě toho na vstupy obvodu 21 logiky „vpřed — zpět“. Na druhý vstup obvodu 21 logiky „vpřed — zpět“ je připojen ze sběrnidového výstupu paměti 12c frekvencí znaménkový vodič pro· ovládání počítání vpřed nebo zpět binárního čítače 2 převodníku, složeného ze tří čtyřbitových čítačů, a to prvního čtyřbitového čítače 22, druhého čtyřbitového čítače 23 a třetího čtyřbitového čítače 24, jejichž sběrnicové výstupy jsou připojeny na sběrnicový vstup digitálně analogového převodníku 3, jehož analogovým výstupem je nelineární časová základna.

Na obr. 3 je znázorněno příkladové provedení programovatelného generátoru nelineární častavé základny podle obr. 2. Výstup zdroje f_R řídicího kmitočtu je připojen na vstup řídicího· čítače 11, který sestává ze tří čtyřbitových čítačů, a to z prvního čtyřbitového čítače 11a, druhého čtyřbitového čítače 11b a třetího čtyřbitového čítače 11c, Sběrnicové výstupy tří zmíněných čtyřbitových čítačů 11a, 11b, 11c jsou připojeny na vstup paměti 12a bodů zlomu, kterou při funkci adresují? Výstup paměti 12a bodů zlomu je připojen na vstup CU pro počítání vpřed čítače 12b paměti ROM, jehož sběrnicové výstupy jsou. připojeny na vstup paměti frekvencí 12c za účelem adresování této· paměti. Sběrnicové výstupy paměti 12c frekvencí jsou připojeny na datové vstupy programovatelného děliče 13 kmitočtu, sestávajícího z prvního čtyřbitového čítače 13a, druhého čtyřbitového čítače 13b a třetího čtyřbitového· čítače 13c, jejichž sběrnicové výstupy jsou připojeny na vstup obvodu 13d logiky vyhodnocování, na jehož výstupu vzniká při funkci proměnný kmitočet fp. Výstup obvodu 13d logiky vyhodnocení je přes obvod 21 logiky „vpřed — zpět“ připojen na vstupy CU, CD binárního čítače 2 převodníku, složeného ze tří navzájem propojených čtyřbitových čítačů, a to prvního čtyřbitového· čítače 22, druhého čtyřbitového čítače 23 a třetího· čtyřbitového čítače 24, současně je připojen na nastavovací vstupy L uvedených tří čtyřbttových čítačů, to je vstup prvního čtyřbitového čítače 13a děliče kmitočtu 13, na vstup druhého čtyřbitového čítače 13b, a na vstup třetího čtyřbitového· čítače 13c, za účelem jejich nastavení do počátečního stavu. Na druhý vstup obvodu 21 logiky „vpřed — zpět“ je připojen znaménkový vodič sběrnictavéhta výstupu paměti 12c frekvencí. Na nulovací vstupy R čtyřbitových čítačů 11a, 11b, 11c řídicího čítače 11 je připo·jen vstup zdroje SI synchronizačních impulsů. Na nulovací vstupy R čtyřbitových čítačů 22, 23, 24 binárního čítače 2 převodníku je připojen nulovací vodič sběrnicového výstupu paměti 12c frekvencí za účelem nulování těchto čítačů na počátku časové základny CZ. Sběrnicové výstupy prvního čtyřbitového čítače 22, druhého čtyřbitového čítače 23 a třetího čtyřbitového čítače 24 binárního čítače 2 převodníku jsou připojeny na sběrnicový vstup digitálně analtogdvého převodníku 3, kde se číslicové vstupy převádějí na analogový výstup časové základny CZ.

Základní funkce generátoru nelineární časové základny je založena na aproximaci požadovaného průběhu časové základny lineárními úseky, což umožňuje generovat i tvarově složité průběhy. Při výpočtu průběhu časové základny je možné zadat požadovanou přesnost aproximace, a tím je dán počet a rozložení lineárních úseků v časovém intervalu daném opakovači frekvencí synchronizačních impulsů. Základním obvodem generátoru nelineární časové základny je generátor 1 proměnného kmitočtu, tvořený obvody řídicího čítače 11, pamětí 12 ROM a programovatelným děličem 13 kmitočtu. Princip funkce spočívá v tom, že programovatelný dělič 13 kmitočtu dává v časovém intervalu mezi dvěma synchronizačními impulsy SI na vstup binárního čítače 2 převodníku po skocích proměnný kmitočet f_p. Při změně kmitočtu f_p se změní strmost výstupního signálu digitálně analogového převodníku 3, čímž se dosáhne potřebné nelinearity. V době celého intervalu mezi dvěma synchronizačními impulsy SI je na výstupu generátoru 1 proměnného kmitočtu posloupnost kmitočtů daná požadovaným průběhem časové základny CZ. Řídicí čítač 11, tvořený prvním čtyřbitovým čítačem 11a, druhým čtyřbitovým čítačem 11b a třetím čtyřbitovým čítačem 11c adresuje paměť 12a hodů zlomu časové základny. Po každém bodu zlomu je třeba, aby se ná výstupu programiovatelnéhlQ děliče 13 kmitočtu změnil kmitočet. Toho se dosahuje pomocí paměti 12b ROM a paměti 12c frekvencí. V paměti 12c frekvencí jsou naprogramována data, která se přivádějí na vstup programovatelného děliče 13 kmitočtu v okamžicích zlomu a na hodnoty těchto dat se tento dělič nastaví. Při změně požadavku na průběh časové základny se do paměti 12b ROM a 12c frekvencí naprogramují jiné údaje, přičemž se zapojení obvodu nemění. Programovatelný dělič 13 kmitočtu počítá zpět kmitočet f_H a v okamžiku nulového stavu tento stav vyhodnotí pomocí obvodu 13d logiky vyhodnocování. Výstup f_pobvodu 13d logiky vyhodnocování je přiveden do prvního čítače 13a programovatelného děliče 13 kmitočtu, druhého čítače 13b, a třetího čítače 13c, které se tímto' způsobem opět nastaví do stavu daného vstupními daty z paměti 12c frekvencí. Tato činnost se opakuje tak dlouho¹, dokud se z paměti 12c frekvencí nenastaví zmíněné čítače 13a, 13b, 13c programovatelného děliče 13 kmitočtu do jiného počátečního' stavu, kterému odpovídá jiný výstupní kmitočet. Vstupi f_p obvodu 13d logiky vyhodnocování je dále přes obvod logiky 21 „vpřed — zpět“ přiveden na vstup binárního' čítače 2 převodníku, sestávajícího z prvního· čtyřbitového čítače 22, druhého čtyřbitového čítače 23 a třetího čtyřbitového čítače 24. Obvod 21 logiky „vpřed — zpět“ řídí směr počítání zmíněných tří čtyřbitových čítačů 22, 23, 24. Výstupy binárního čítače 2 převodníku jsou přivedeny na vstupy digitálně analogového převodníku 3, kde se čísliciové vstupy převádějí na analogový výstup časové základny CZ.

Claims

předmEt

Zapojení programovatelného generátoru nelineární časové základny, vyznačené tím, že programovatelný generátor (1) proměnného kmitočtu sestává z nejméně dvou prO;pojených čtyřbitových čítačů (11a, 11b) řídicího čítače, na jehož vstup je připojen výstup zdroje (f_R) řídicího kmitočtu a na nulovací vstupy výstup zdroje (SI) synchronizačních impulsů, a jehož sběrnicový výstup je připojen na adresovací vstupy paměti (12) ROM, sestávající z paměti (12a) bodů zlomu, připojené výstupem ke vstupu obvodu (13d) logiky vyhodnocování a k čítači (12b) paměti ROM, na jehož nulovací vstup je připojen zdrbj (SI) synchronizačních impulsů, a jehož sběrnicový výstup je připojen na adresovací vstupy (12c) paměti frekvencí, jejíž sběrnicový výstup je připojen na datové vstupy programovatelného děliče (13) kmitočtu, sestávajícího z nejméně dvou propojených čtyřbitových čítaVYNÁLEZU čů (13a, 13b) programovatelného' děliče (13) kmitočtu, na jehož hodinový vstup je připojen výstup zdroje (f_H) hodinových impulsů, a jehož sběrnicové výstupy jSou připojeny ke vstupům obvodu (13d) logiky vyhodnocování, jehož výstup (f_p) proměnného kmitočtu je připojen k nastavovacím vstupům dvou propojených čtyřbitových čítačů (13a, 13b) a na první vstup obvodu ( 21) logiky „vpřed — zpět“ binárního čítače (2) a na jehož druhý vstup je připojen znaménkový vodič výstupní sběrnice z paměti frekvencí (12c), přičemž výstupy obvodu (21) logiky „vpřed — zpět“ jsou připojeny na vstup jednoho z nejméně tří vzájemně propojených čtyřbitových čítačů (22, 23, 24) digitálně analogového převodníku (3), jejichž sběrnicové výstupy jsou připojeny nia vstupy digitálně analogového převodníku (3), opatřeného analogovým výstupem časové základny (CZ).