CS215781B1 - Zapojení zdroje stabilizovaného napětí - Google Patents

Abstract

Vynález se týká zdroje stabilizovaného napětí obou polarit, který udržuje symetrické napětí na opačné svorce a to jak při poklesu kladného výstupního napětí, tak při poklesu záporného výstupního napětí. Je to zdroj symetrického napětí s vlečnou regulací záporné větve. Má v kladné i záporné větvi komparátor a výkonový člen. V kladné větvi, ve které je zdroj referenčního napětí, se toto referenční napětí porovnává s vyděleným vstupním napětím. V záporné větvi se nulové napětí porovnává ‘s výstupem děliče, připojeného na obě výstupní napětí. Ny výstup tohoto děliče je připojen tranzistor a ochranná dioda. Při poklesu záporného výstupního napětí se tranzistor otevře a způsobí pokles referenčního napětí a tím i pokles kladného výstupního napětí. Vynálezu se využije u zdrojů stabilizovaného napětí. Předmět je diferencován jedním bodem, popis je doplněn jedním výkresem.

Description

Vynález se týká zdroje stabilizovaného napětí obou polarit, který udržuje symetrické napětí na opačné svorce, a to jak při poklesu kladného výstupního napětí, tak při poklesu záporného výstupního napětí.

Jsou známé zdroje stabilizovaných symetrických napětí, které mají v kladné i záporné větvi komparátor a výkonový člen a dále obsahují dva děliče výstupního napětí. Výstupní napětí v záporné větvi je odvozeno od výstupního napětí v kladné větvi vlečnou regulací tak, aby obě napětí byla symetrická vůči nulové svorce. Při poklesu napětí na kladné výstupní svorce například vlivem zkratu nebo přepětím poklesne vlivem vlečné regulace napětí i na záporné výstupní svorce. Výhodou těchto zapojení je, že jsou vytvořeny jako jednoduché a levné hybridní obvody. Nedostatkem je, že pokles napětí na kladné výstupní svorce neevlivní výstupní napětí na kladné výstupní svorce, které se nemění a zůstává na původní hodnotě. Jestliže nesymetrie mezi kladným a záporným výstupním napětím dosáhne větších hodnot, než je povolená tolerance napájecího obvodu, může dojít k jeho nesprávné funkci nebo k poruše tohoto obvodu. Proto se hledají řešení, které by zajistila též přibližně symetrický pokles napětí ne kladné výstupní svorce při poklesu napětí na záporné výstupní svorce. Jednu z možností předstvuje zapojení zdroje stabilizovaného napětí podle vynálezu, u kterého je kladná vstupní svorka spojena s napájecím vstupem kladného výkonového členu, jehož výstup je spojen s kladnou výstupní svorkou, s jedním vývodem děličového odporu a s jedním vývodem třetího děličového odporu, jehož druhý vývod je spojen s invertujícím vstupem záporného komparátoru a s jedním vývodem čtvrtého děličového odporu, jehož druhý vývod je spojen se zápornou výstupní svorkou a s výstupem záporného výkonového členu, jehož napájecí vstup je spojen se zápornou vstupní svorkou a jehož řídící vstup je spojen s výstupem záporného komparátoru, jehož neinvertující vstup je spojen s nulovou svorkou, se kterou je též spojen jeden vývod prvního děličového odporu a jeden vývod zdroje referenčního napětí, jehož druhý vývod je spojen přes ochranný odpor s neinvertujícím vstupem kladného komparátoru, jehož invertující vstup je spojen s druhým vývodem prvního děličového odporu a se druhým vývodem druhého děličového odporu a iřýstup kladného komparátoru je spojen s řídícím vstupem kladného výkonového členu. Podstata vynálezu spočívá v tom, že neinvertující vstup kladného komparátoru je spojen s kolektorem tranzistoru, jehož emitor je spojen s nulovou svorkou, se kterou je též spojena anoda diody. Katoda diody je spojena s bází tranzistoru a s invertujícím vstupem záporného komparátoru.

Výhodou uspořádání podle vynálezu je, že využívá výhody stávajících zdrojů stabilizovaného napětí a jednoduchým způsobem pomocí tranzistoru a diody sajištuje pokles napětí na kladné výstupní svorce i při poklesu napětí na záporné výstupní svorce zapojení. Další výhodou je, že zapojení pracuje vratně, takže při odstranění poklesu záporné větve se i napětí kladné větve vrátí na původní hodnotu.

Příklad zapojení zdroje stabilizovaného napětí podle vynálezu je znázorněno v blokovém· schématu na připojeném výkresu.

Kladná vstupní svorka 13 je spojena s napájecím vstupem 51 kladného výkonového členu 2, jehož výstup 53 je spojen s kladnou výstupní svorkou 15. ⁸ jeůním vývodem děličového odporu 10 a s jedním vývodem třetího děličového odporu 11. Druhý vývod třetího děličového odpóru 11 je spojen s invertujícím vstupem 41 záporného komparátoru £ a s

215 781 jedním vývodem čtvrtého děličového odporu 12, jehož druhý vývod je spojen se zápornuu výstupní svorkou 16 a s výstupem 63 záporného výkonového členu 6. Jeho napájecí vstup 61 je spojen se zápornou vstupní svorkou 14. Řídící vstup 62 záporného výkonového členu 6 je spojen s výstupem 43 záporného komparátoru 4. Neinvertující vstup 42 záporného komparátoru 4_ je spojen s nulovou svorkou, se kterou je též spojen jeden vývod prvního děličového odporu 2. a jeden vývod zdroje 8 referenčního napětí. Druhý vývod zdroje 8 referenčního napětí je spojen přes ochranný odpor J s neinvertujícím vstupem 31 kladného komparátoru 2, jehož invertující vstup 32 je spojen se druhým vývodem prvního děličového odporu £ a se druhým vývodem děličového odporu 10. Výstup kladného komparátoru 2 je spojen s řídícím vstupem 52 kladného výkonového členu 2· Neinvertující vstup 31 kladného komparátoru J je spojen s kolektorem 1, jehož emitor je spojen s nulovou svorkou, se kterou je též spojena anoda diody 2. Katoda diody 2 je spojena s bázi tranzistoru las invertujícím vstupem 41 záporného komparátoru 4,.

Zapojení pracuje takto. Napětí z kladné vstupní svorky 13 se vede přes kladný výkonový člen 2 ^na kladnou výstupní svorku 15. Toto napětí se prvním děliči, sestaveným z prvního děličového odporu £ ^a druhého děličového odporu 10 vydělí a přivede na invertující vstup 32 kladného komparátoru 2> který jej porovnává s referenčním napětím ze zdroje 8 a podle odchylky řídí kladný výkonový člen 5.·

Napětí na záporné vstupní svorky 14 se vede přes záporný výkonový člen 6 na zápornou výstupní svorku 16. Toto záporné napětí se přivede na čtvrtý děličový odpor 12 druhého děliče. Na třetí děličový odpor 11 druhého děliče se přivede kladné výstupní napětí. Oba odpory 11, 12 druhého děliče mají stejnou hodnotu, je-li tedy záporné výstupní napětí stejně velké jako kladné výstupní napětí, je na výstupu druhého děliče nulové napětí. Výstupní nápětí ze druhého děliče se v záporném komparátoru 4 porovnává s nulovým napětím a podle odchylky se řídí záporný výkonový člen 6. Jedná se o známou tzv, vlečnou regulaci. Při poklesu kladného výstupního napětí poklesne i záporné výstupní napětí. Jestliže však poklesne záporné výstupní napětí např. při přetížení nebo zkratu záporné větve, klad· né napětí se nezmění a vzniklá nesymetrie může vadil připojeným obvodům.

Při zapojení podle vynálezu se k výše popsanému zapojení připojí tranzistor 1 a dioda 2, která chrání přechod báze-emitor tranzistoru 1 proti zápornému napětí. V normálním režimu se tranzistor 1 neuplatní, na jeho bázi je napětí řádu milivoltů. Jestliže však dojde k tak velkému poklesu napětí pouze na záporné výstupní svorce 16, že napětí na výstupu druhého děliče a tím i na bázi tranzistoru 1, stoupne nad prahové napětí bázeemitor, počne se tranzistor 1 otvírat. Tím klesne i napětí neinveitijíčího vstupu 31 kladného moparátoru J a klesne napětí na kladné výstupní svorce 15. Určitá nesymetrie výstupních napětí tu však zůstane, je dána nenulovým kladným prahovým napětím báze-emitor tranzistoru 1 a je nutná pro spojitý návrat stabilizátoru do normálního režimu po vymizení přetížení nebo zkratu záporné výstupní svorky 16.

Vynálezu se využije u zdrojů stabilizovaných napětí.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení zdroje stabilizovaného napětí, u kterého je kladná vstupní svorka spojena

   215 781 s napájecím vstupem.kladného výkonového členu, jehož výstup je spojen s kladnou výstupní svorkou, s jedním vývodem druhého děličového odporu a s jedním vývodem třetího děličového odporu, jehož druhý vývod je spojen s invertujícím vstupem záporného komparátoru a s jed ním vývodem čtvrtého děličového odporu, jehož druhý vývod je spojen se zápornou výstupní svorkou a s výstupem záporného výkonového členu, jehož napájecí vstup je spojen se zápornou vstupní svorkou a jehož řídící vstup je spojen s výstupem záporného komparátoru, jehož neinvertující vstup je spojen s nulovou svorkou, se kterou je též spojen jeden vývod prvního děličového odporu a jeden vývod zdroje referenčního napětí, jehož druhý vývod je spojen přes ochranný odpor s neinvertujícím vstupem kladného komparátoru, jehož invertující vstup je spojen s druhým vývodem prvního děličového pdporu a se druhým vývodem druhého děliěového odporu a výstup kladného komparátoru je spojen s řídícím vstupem kladného výkonového členu, vyznačující se tím, že neinvertující vstup /31/ kladného komparátoru /3/ je spojen s kolektorem tranzistoru /1/, jehož emitor je spojen s nulovou svorkou, se kterou je též spojena anoda diody /2/, jejíž katoda je spojena s bází tranzistoru /1/ a s invertujícím vstupem /41/ záporného komparátoru /4/.