CN86107844A - 一种数字滤波器的实现 - Google Patents

Abstract

一种并联实现数字滤波器的结构和方法，其基本二阶节是用ROM查表法来实现，特点是把常数项A吸收在各个二阶节中实现，并且提出一种方法，合理确定各个二阶节吸收常数项A的比例，使各个二阶节均能避免产生溢出，且使各个二阶节运算过程中可能取值的绝对值的最大数值接近，以提高系统的精度，此发明能使实现的数字滤波器硬件减少，降低运算时间，提高性能。

Description

本发明属于数字滤波器技术领域。

利用只读存贮器（ROM）查表法〔1〕并联实现数字滤波器能避免使用乘法器，使硬件结构得以简化。现有的ROM查表法实现数字滤波器方法为：

数字传递函数

H(z)= (Y(z))/(X(z)) =A+ $\underset{\mathrm{i\; =\; 1}}{\overset{N}{\mathrm{\Σ}}}$ (β_0i+β_1iz^-1+β2iz^-2)/(1+α_1iz^-1+α_2iz^-2)

=A+ $\underset{\mathrm{i\; =\; 1}}{\overset{N}{\mathrm{\Σ}}}$ H_i（1）

其中X（z）是输入信号x（n）的z变换，Y（z）是输出信号y（n）的z变换。

（1）式实现的电路结构图为图1，图1中各个二阶节的具体电路如图2，图2实现的二阶节差分方程为：

yi（n）＝β_0ix（n）+β_1ix（x-1）+β_2ix（x-2）

+（α-_1i）yi（x-1）+（-α_2i）yi（x-2） （2）

为实现图1中常数项A，或者需要单独一个乘法器，或者用图2中的一个标准二阶节结构，断开串/串移位寄存器SR1、SR2、SR3、SR4来实现，前者由于单独使用了一个乘法器，使电路结构复杂，后者则使用了一个二阶节，使硬件成本增加。

本发明的目的是提出一种实现结构及方法，克服上述电路图中实现常数项A时所存在的缺点。

本发明是利用电路结构图3来实现数字传递函数（1）式，图3中的各个二阶节电路仍使用图2中二阶节电路，而常数项A则被吸收在各个二阶节中。

本发明是将常数项A分成N份，分别用图3中每一个二阶节结构来实现。

将A分成A₁、A₂、…A_i、…A_N，使：

A＝A₁+…+A_i+…+A_N（3）

其中有些A_i项可以取0，将每一个A_i，i＝1，2，…，N加到对应的二阶节中：

A_i+ (β_0i+β_1iz^-1+β_2iz^-1)/(1+α_1iz^-1+α_2iz^-1) = (C_0i+C_1iz^-1+C_2iz^-2)/(1+α_1iz^-1+α_2iz^-2)

                                                                  ……（4）

其中：C_0i＝β_0i+A_i，C_1i＝β_1i+α_1iA_i，

C_2i＝β_0i+α_2iA_i。

对应的差分方程：

yi（n）＝C_0ix（n）+C_1ix（n-1）+C_2ix（n-2）

+（-α_1i）yi（n-1）+（-α_2i）yi（n-2） （5）

由（2）式与（5）式可以看出，这样实现的数字滤波电路中二阶节的硬件结构与不吸收常数项A所使用二阶节的硬件结构相同，但常数项A则吸收在各个二阶节中实现。

本发明具体实现方法的详细描述如下：

在数字电路中，信号和系数是以定点二进制数的形式来表示，特别的输入信号电平可以按比例换算到任何要求的范围，不失一般性，可设输入信号电平在范围±1之间。二进制数的相乘是利用移位相加法来实现。移位相加法的详细过程为：设M、N为二个待相乘的二进制数，M的数值在±1范围内，机器码所能表示的二进制位数为L+1位，第一位为符号位，其余L位均为二进制数位，用上标k表示第k位二进制数，实现二数相乘时，首先将数M最后一位，即二进制数位的第L位，与N相乘，并右移一位作为中间结果，与M的L-1位和N乘积的结果相加后再右移一位作为中间结果，再和M的第L-2数位与数N乘积的结果相加，这样一直进行到数M的第一位二进制数位，其结果即为两数的乘积，结果符号的确定可按两个乘数同号取正，异号取负的原则来确定，用公式表示为（不带符号位）：

= $\underset{\mathrm{k\; =\; 1}}{\overset{L}{\mathrm{\Σ}}}{2}^{\mathrm{-\; k}}M{}^k\mathrm{·N}$ （6）

图2中二阶节的运算同样是利用移位相加法来实现，则：

y_i(n)= $\underset{\mathrm{k\; =\; 1}}{\overset{L}{\mathrm{\Σ}}}{2}^{\mathrm{-\; k}}$ ( （β_0i+A_i）x^k（n）+（β_1i+α_1iA_i）x^k（n-1）

+（β_2i+α_2iA_i）A_i）x^k（n-2）+（-α_1i）y^k _i（n-1）

+（-α_2i）y^k _i（n-2）)

= $\underset{\mathrm{k\; =\; 1}}{\overset{L}{\mathrm{\Σ}}}{2}^{\mathrm{-\; k}}F{}^k{}_i$ （7）

其中F^k _i＝（β_0i+A_i）x^k（n）+（β_1i+α_1iA_i）x^k（n-1）

+（β_2i+α_2iA_i）x^k（n-2）+（-α_1i）y^k _i（n-1）

+（-α_2i）y^k _i（n-2） （8）

为了保证数字滤波器在运算过程中不产生溢出，就要求每一个F^k _ik＝1，…L，i＝1，2，…N的计算均不产生溢出，由于x^k（n）、x^k（n-1）、x^k（n-2）、y^k _i（n-1）和y^k _i（n-2）均是信号变量二进制数值的一位，非零即1，分别与各自前面系数相乘后的代数和最大不会超过系数中所有正系数之和，最小不会小于所有负系数之和，因此只需将F^k _i中的所有正系数和所有负系数分别加起来，只要其各自不超出数字滤波器的表数范围，就不会产生溢出。同时要在系统给定字长的情况下，尽可能提高运算的精度，而系统表示正、负数值的范围是对称的为有利于运算，系统小数点的位置总是统一定位的，这就要求各个F^k _i最大绝对值的数值应尽可能接近，以便位于同一个或接近的二进制数量级范围内。这样系统不致于因为数值的离散范围太大，而造成为了表示绝对值大的数，结果不能提供足够多的尾数位来表示绝对值小的数。这样能提高运算的精度，减小运算的误差。

分析（5）式和（8）式可得到F^k _i中的系数即为第i个二阶节中信号变量前的系数，因此只须将各个二阶节中信号变量前系数中的同符号数相加起来，检验它们是否超出数字滤波器的表数范围，即可确定数字滤波器是否有可能产生溢出。同时，可根据各个二阶节中同符号数相加起来得到最大可能绝对值的数值来判断数值的离散程度。

合理分解常数项A使各个二阶节吸收部分常数A的方法也可据此得到。采用试探法，首先假设一组A_i，i＝1，2，…，N，且满足：

A₁+A₂+…+A_i+…+A_N＝A （9）

将各个A_i，i＝1，2…N代入对应二阶节中按上法分别计算各个二阶节信号变量前系数中同符号系数之和，如均不超出数字滤波器的表数范围，且各个二阶节可能取值的最大绝对值离散程度不大，系统能提供足够的精度，则所设A_i，i＝1，2，…N的选取是合适的。反之，即有超出滤波器表数范围或数值的离散度太大，则说明运算中有潜在溢出的可能或大的误差的可能，这时可根据各个A_i，i＝1，2，…N，在二阶节中计算同符号系数时所起的作用，修正A_i，i＝1，2，…N的选取，使其仍满足（9）式，再分别代入各个二阶节中进行验算，重复上述过程，直到所有二阶节各自信号变量前系数中的同符号数之和不超出数字滤波器的表数范围及表示数的精度能足够符合设计要求。根据上述原理，可得软件框图见框图4。

本发明优点是，利用各个二阶节吸收常数项A，导制了硬件结构的简化，省去了单独实现常数项A所需耗费的硬件及运算时间，同时结构上全使用二阶节，也使得结构规格化，调整灵活，易于集成化，同时，通过在二阶节中吸收常数项A还能消除二阶节中存在溢出的可能及提高精度。

附图说明：图1、图3中

表示乘法器，PL表示并联二阶节，PL-后所跟整数用于对各个二阶节编号。

为全加器。

图2中，SR0、SR1，SR2，SR3，SR4均为串/串移位寄存器，ADDRESS为编码器及地址译码器，F_i为ROM存储器，R₀为寄存器，ALU为算术逻辑单元，ACCUM为累加器

附图所示电路的工作过程：图1、图3中输入信号X（a）加到各个二阶节上，图1中单独用一条并联支路实现常系数项A，各个并行支路分别处理后，得到y_i（n），i＝1，2，…N，在输出端经全加器相加后得到输出信号y（n）。

图2中，输入信号x（n）经过串/串移位寄存器SR0，逐位输出x（n），即x^k（n），到编码器及地址译码器，地址编码器是根据各个二阶节的不同系数来进行不同的编码，利用输入的信号作为选择信号，从ROM存储器中挑选出合适的输出值。另一条路径经串/串移位寄存器SR1，SR2得x（n-1），及x（n-2），并逐位输出，即也将x^k（n-1）及x^k（n-2）输出到编码器及地址译码器，同理，输出信号y_i（n）经串/串移位寄存器SR3和SR4得y_i（n-1）和y_i（n-2），逐位输出y^k _i（n-1）及y^k _i（n-2）到编码器及地址译码器，ROM存储器F^k _i中存储着（8）式中F^k _i可取值的全体，用上述加到编码器及地址译码器上的5个信号从ROM存储器中选择出一个合适的F^k _i值，经寄存器R₃输出到算术逻辑单元（ALU）中与右移后的中间结果进行相加，结果存入累加寄存器（ACCUM），进行L次计算后，得输出信号y_i（n）。

〔1〕Alrekem Peled，Bede Lieu “A New

of Digitel Nilters”IEEE Treas On ASSP Val.22.NO.6.

1974.

Claims (6)

1、一种数字传递函数为H(z)=A+ $\underset{\mathrm{i\; =\; 1}}{\overset{N}{\mathrm{\Σ}}}$ H_i(z)的数字滤波器，是由多个并联二阶节构成，其特征在于该滤波器的每个二阶节吸收了数字传递函数常数项A的一部分，从而消除了相应单独实现常数项A的乘法器结构。

2、一种实现数字传递函数H(z)=A+ $\underset{\mathrm{i\; =\; 1}}{\overset{n}{\mathrm{\Σ}}}$ H_i(z)的数字滤波方法，包括将输入数字信号送至多个基本二阶节进行二阶数字滤波，并将二阶滤波后的输出数字信号叠加，其特征在于将数字传递函数常数项A吸收到各个二阶节中去，从而省去了相应的乘法操作。

3、一种如权利要求1所说的数字滤波器，其特征在于所说的二阶节是用ROM查表法实现的。

4、一种如权利要求1或3所说的数字滤波器，其特征是吸收了传递函数常数项A后的每个二阶节中同符号系数之和不超过数字滤波器的表数范围，并使各个二阶节可能取的最大绝对值数值较为接近，以提高数字滤波的精度。

5、一种如权利要求2所说的实现数字滤波器方法，其特征在于所述方法中的二阶节滤波结构是用ROM查表法来实现的。

6、一种如权利要求2或5所说的实现滤波器方法，其特征是所述方法使得吸收了传递函数常数项A后的每各个二阶节中同符号系数之和不超过数字滤波器表数范围，并使各个二阶节可能取的最大绝对值数值较为接近，以提高数字滤波精度。

Images