CN223377728U - 一种485总线配置地址电路 - Google Patents
一种485总线配置地址电路Info
- Publication number
- CN223377728U CN223377728U CN202422420343.5U CN202422420343U CN223377728U CN 223377728 U CN223377728 U CN 223377728U CN 202422420343 U CN202422420343 U CN 202422420343U CN 223377728 U CN223377728 U CN 223377728U
- Authority
- CN
- China
- Prior art keywords
- pin
- resistor
- capacitor
- power supply
- singlechip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Small-Scale Networks (AREA)
Abstract
本实用新型公开了一种本实用新型公开了一种485总线配置地址电路，多个从设备，所述多个从设备之间的一次连接，其中一个从设备与所述控制主机连接；第一连接电路，所述第一连接电路分别连接所述控制主机和从设备；多个第二连接电路，多个所述第二连接电路用于多个从设备之间的连接；其中，第一连接电路包括分别与控制主机和从设备连接的第一稳压电源、第一485A线、第一485B线、第一输入端和第一输出端连接；每个第二连接电路包括分别连接两个从设备的第二稳压电源、第二485A线、第二485B线、第二输入端和第二输出端连接。该485总线配置电路地址用于地址匹配、检测设备是否损坏等功能。
Description
技术领域
本实用新型涉及485总线电路领域，尤其涉及一种485总线配置地址电路领域。
背景技术
RS-485总线是一种基于差分信号传送的串行通信标准，它通常通过两根信号线传送数据，去实现多点通信。
传统的RS-485总线匹配采取总线型结构，通过一条总线将各个节点串接起来；该方式的通信是主从模式，即主站轮流访问从站。
在实际应用中，结构比较固定，灵活性差，无法随意的移动和接入；若设备出现故障也无法及时找出。
实用新型内容
为了克服上述技术缺陷，本实用新型提供一种485总线配置地址电路。
为了解决上述问题，本实用新型按以下技术方案予以实现的：
本实用新型所述485总线配置地址电路，包括控制主机；多个从设备，所述多个从设备之间的依次连接，其中一个从设备与所述控制主机连接；
第一连接电路，所述第一连接电路分别连接所述控制主机和从设备；
多个第二连接电路，多个所述第二连接电路用于多个从设备之间的连接；
其中，第一连接电路包括分别与控制主机和从设备连接的第一稳压电源、第一485A线、第一485B线、第一输入端和第一输出端连接；
每个第二连接电路包括分别连接两个从设备的第二稳压电源、第二485A线、第二485B线、第二输入端和第二输出端连接。
进一步的，所述第一连接电路还包括主控模块、485电路、电源控制模块、输出控制与输出检测电路、锁存器电路和LED显示电路。
更进一步的，所述主控模块包括单片机、第一电阻、第二电阻、第一电容、第二电容、第三电容、晶振和第一四孔端子；
所述第一四孔端子的一号引脚连接所述单片机的SWDIO引脚，所述第一四孔端子的二号引脚接地，所述第一四孔端子的三号引脚连接所述单片机的SWCLK引脚，所述第一四孔端子的四号引脚连接3.3V电源；
所述单片机的VDD_1引脚连接所述第一电阻的一侧，并且连接3.3V电源；所述第一电阻的另一侧分别连接所述第三电容的一侧和所述单片机的NRST引脚，所述第三电容的另一侧接地；
所述晶振通过所述单片机的PF0/OSC IN引脚与所述单片机的PF1/OSC OUT引脚相连接；
所述第一电容的一侧连接地，所述第一电容的另一侧连接所述单片机的PF0/OSCIN引脚；
所述第二电容的一侧连接地，所述第二电容的另一侧连接所述单片机的PF1/OSCOUT引脚；
所述单片机的VSSA引脚、所述单片机的VSS_1引脚和所述单片机的VSS_2引脚均接地；
所述单片机的VDD_2引脚和所述单片机的VDD_3引脚分别连接3.3V电源；
所述第二电阻的一侧连接地，所述第二电阻的另一侧连接所述单片机的BOOT0引脚。
更进一步的，所述485电路包括第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、NPN型晶体管、RS485收发器、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和三孔端子；
所述RS485收发器的RX引脚连接所述单片机的UART2RXD引脚，所述RS485收发器的TX引脚连接所述单片机的UART2TXD引脚，所述RS485收发器的GND引脚连接地；
所述第八电阻的一侧连接所述RS485收发器的TX引脚，所述第八电阻的另一侧连接所述NPN型晶体管的基极，所述NPN型晶体管的发射极接地；
所述第三电阻的一侧分别连接所述RS485收发器的TE引脚、所述RS485收发器的RE引脚和所述NPN型晶体管的集电极，所述第三电阻的另一侧连接3.3V电源；
所述第四电阻的一侧和所述RS485收发器的VCC引脚连接3.3V电源，所述第四电阻的另一侧连接所述RS485收发器的A引脚；
所述第一齐纳二极管、所述第二齐纳二极管和所述第三齐纳二极管依次串联，且所述第一齐纳二极管和所述第三齐纳二极管均接地；
所述第五电阻的一侧连接所述RS485收发器的A引脚，所述第五电阻的另一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点；
所述第七电阻的一侧连接所述RS485收发器的B引脚，所述第七电阻的另一侧连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点；
所述第六电阻的一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点，所述第六电阻的另一端连接所述三孔端子的二号引脚；
所述第九电阻的一侧连接所述RS485收发器的B引脚，所述第九电阻的另一侧连接地；
所述三孔端子的三号引脚连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点。
更进一步的，所述电源控制电路包括第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第一发光二极管、第一肖特基二极管、第二肖特基二极管、继电器、第一电解电容、第二电解电容、瞬间电压抑制器二极管、DC-DC电源芯片、第十电阻、第十一电阻、第十二电阻、电感和正向低压降稳压器；
所述第八电容、所述第九电容、所述第十电容、所述第十一电容和所述第十二电容并联，并且所述第八电容的一侧连接正极电源3.3V，所述第十二电容的一侧接地；
所述第四电容、所述第六电容和所述第七电容并联，所述第四电容的一侧连接正极电源3.3V，所述第七电容的一侧接地；
所述第一发光二极管的正极连接3.3V电源，所述第一发光二极管的负极连接所述第十一电阻的一侧，所述第十一电阻的另一侧接地；
所述第一肖特基二极管的正极连接24V电源，且所述第一肖特基二极管的负极连接所述继电器的一端；
所述瞬间电压抑制器二极管、所述第一电解电容、所述第十四电容和所述第十五电容并联，所述第一电解电容的负极接地；
所述DC-DC电源芯片的使能端和所述DC-DC电源芯片的四个接地引脚接地；
所述第十二电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十二电阻的另一侧连接地；
所述第十三电容的一侧连接所述DC-DC电源芯片的FB引脚，所述第十三电容的另一侧接5V电源；
所述第十电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十电阻的另一侧连接5V电源；
所述第二肖特基二极管的负极连接所述DC-DC电源芯片的OUT引脚，所述第二肖特基二极管的正极接地；
所述电感的一侧连接所述DC-DC电源芯片的OUT引脚，所述电感的另一侧连接5V电源；
所述第五电容的一侧连接5V电源，所述第五电容的另一侧接地；
所述第二电解电容正极连接5V电源，所述第二电解电容负极接地；
所述正向低压降稳压器输入端连接5V电源，所述正向低压降稳压器的两个输出端连接3.3V源，所述正向低压降稳压器的接地端连接地。
更进一步的，所述输出控制与输入检测电路，包括：第二四孔端子、六孔端子、十二孔端子、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第一光电耦合器和第二光电耦合器；
所述第二四孔端子的第一个端口连接3.3V，所述第二四孔端子的第二个端口连接为所述单片机的UART1TXD引脚，所述第二四孔端子的第三个端口连接为所述单片机的UART1RXD引脚，所述第二四孔端子的第四端口接地；
所述六孔端子的第一个端口连接24V电源，所述六孔端子的第二个端口和所述六孔端子的第五端口接地，所述六孔端子的第三个端口连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点，所述六孔端子的第四个端口连接所述第二齐纳二极管和所述第三齐纳二极管的之间的连接点；
所述十二孔端子的第七个端口连接24V电源，所述十二孔端子的第八个端口和所述十二孔端子的第十一端口接地，所述十二孔端子的第十二端口连接所述第一光电耦合器的第六引脚；
所述第十三电阻的一侧连接所述单片机的PA15引脚，所述第十三电阻的另一侧连接所述第一光电耦合器的第一引脚，且所述第一光电耦合器的第一引脚连接3.3V电源；
所述第十四电阻的一侧连接所述单片机的PA15引脚，所述第十四电阻的另一侧连接所述第一光电耦合器的第三引脚；
所述第十五电阻的一侧连接所述第一光电耦合器的第六引脚，所述第十五电阻的另一侧连接3.3V电源；
所述第十六电阻的一侧连接所述十二孔端子的第十二端口，所述第十六电阻的另一侧连接所述第二光电耦合器的第三引脚相连接；
所述第十七电阻的一侧连接所述第二光电耦合器的第六引脚，所述第十七电阻的另一侧连接3.3V电源；
所述第二光电耦合器的第一引脚连接3.3V电源，第四引脚接地，所述第二光电耦合器的第六引脚连接所述单片机的PA1引脚。
更进一步的，所述锁存器电路包括第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第十六电容、第十七电容、第一输出锁存器和第二输出锁存器；
所述第十八电阻的一侧连接所述第十九电阻的一侧，所述第十八电阻和所述第十九电阻之间的连接点与所述第一输出锁存器的OE引脚连接，且所述第十八电阻的另一侧连接3.3V电源，所述第十九电阻的另一侧接地；
所述第二十电阻的一侧连接所述第十六电容的一侧，所述第二十电阻和所述第十六电容之间的连接点与所述第一输出锁存器的RESET引脚连接，且所述第二十电阻的另一侧连接3.3V电源，所述第十六电容的另一侧接地；
所述第一输出锁存器的VCC引脚连接3.3V电源，所述第一输出锁存器的GND引脚连接地，所述第一输出锁存器的RESET引脚连接所述单片机的PA8引脚，所述第一输出锁存器的OE引脚连接所述单片机的PB13引脚，所述第一输出锁存器的SHIFT CLOCK引脚连接所述单片机的PB15引脚，所述第一输出锁存器的LATCH CLOCK引脚连接所述单片机的PB14引脚，所述第一输出锁存器的A引脚连接所述单片机的PA11引脚，所述第一输出锁存器的SQH引脚连接所述第二输出锁存器的A引脚；
所述第二十一电阻的一侧连接所述第二十二电阻的一侧，所述第二十一电阻与所述第二十二电阻之间的连接点与所述第二输出锁存器的OE引脚连接，且所述第二十二电阻的另一侧端连接3.3V电源，所述第二十一电阻的另一侧接地；
所述第二十三电阻的一侧连接所述第十七电容的一侧，所述第二十三电阻和所述第十七电容之间的连接点与所述第二输出锁存器的RESET引脚连接，且所述第二十三电阻的另一侧连接3.3V电源，所述第十七电容的另一侧接地；
所述第二输出锁存器的VCC引脚连接3.3V电源，所述第二输出锁存器的GND引脚连接地，所述第二输出锁存器的RESET引脚连接所述单片机的PA8引脚，所述第二输出锁存器的OE引脚连接所述单片机的PB13引脚，所述第二输出锁存器的SHIFT CLOCK引脚连接所述单片机的PB15引脚，所述第二输出锁存器的LATCH CLOCK引脚连接所述单片机的PB14引脚。
更进一步的，所述LED显示电路包括十九个1K电阻和十九个第二发光二极管，一个所述1K电阻的一侧对应连接一个所述第二发光二极管的正极。
十九个所述1K电阻的另一侧，分别一一对应连接所述第一锁存器的八个并行输出端、所述第二输出锁存器的八个并行输出端、所述单片机的PC15引脚、所述单片机的PC14引脚和所述单片机的PC13引脚；
十九个所述第二发光二极管的负极均接地。
与现有技术相比，本实用新型的有益效果：控制主机；多个从设备，所述多个从设备之间的依次连接，其中一个从设备与所述控制主机连接；第一连接电路，所述第一连接电路分别连接所述控制主机和从设备；多个第二连接电路，多个所述第二连接电路用于多个从设备之间的连接；其中，第一连接电路包括分别与控制主机和从设备连接的第一稳压电源、第一485A线、第一485B线、第一输入端和第一输出端连接；每个第二连接电路包括分别连接两个从设备的第二稳压电源、第二485A线、第二485B线、第二输入端和第二输出端连接。
本实用新型所述的配置地址工作原理是：设备连接采取最近原则；所述控制主机第一输出端连接其中一个设备的第一输入端进行地址匹配，采取低电平匹配方式，与所述控制主机连接的设备是距离所述控制主机最近的一个设备；所述多个第二连接电路的第二输出端将地址匹配信息传送给第二输入端，同样采取低电平匹配方式，第二输出端的设备为所述控制主机连接的从设备，该从设备在此担当控制主机的功能。
本专利采用增加一个输入端口和输出端口用于控制设备配置地址，多个设备之间依次，且控制主机连接距离最近的一个从设备，其他的从设备的连接原则也选择距离充当主机的从设备近的连接；采取这样的连接方式，可以及时检测到哪台主机出现故障，也可以随意移动和接入设备。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明，其中：
图1是本实用新型的主控模块的电路示意图；
图2是本实用新型的485电路示意图；
图3是本实用新型的电源控制模块的电路示意图；
图4是本实用新型的输出控制与输出检测电路示意图；
图5是本实用新型的锁存器电路示意图；
图6是本实用新型的LED显示电路示意图。
图中：1-主控模块；2-485电路；3-电源控制模块；4-输出控制与输出检测电路；5-锁存器电路；6-LED显示电路。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
如图1～图6所示，本实用新型所述的一种485总线配置地址电路。
多个从设备，所述多个从设备之间的依次连接，其中一个从设备与所述控制主机连接；
第一连接电路，所述第一连接电路分别连接所述控制主机和从设备；
多个第二连接电路，多个所述第二连接电路用于多个从设备之间的连接；
其中，第一连接电路包括分别与控制主机和从设备连接的第一稳压电源、第一485A线、第一485B线、第一输入端和第一输出端连接；
每个第二连接电路包括分别连接两个从设备的第二稳压电源、第二485A线、第二485B线、第二输入端和第二输出端连接。
其中，所述控制主机连接的所述从设备为距离主机最近的一个设备，所述的多个从设备连接的原则也为最近连接原则。
其中，本实用新型的地址匹配增加了一个输入和输出端口，输出端口用于传送地址匹配信号的高低电平，输入端口用于接收输出端传送的信息。
其中，所述一个从设备的地址匹配是所述的控制主机通过第一输入端将地址匹配信息发送给所述的一个从设备，而其他的从设备的地址是由他们的上一个连接的从设备匹配的；这样的匹配方式可以随意移动和接入设备，其稳定性较强；在地址匹配过程中，从设备突然间无法匹配到相应的地址，那么对应的设备出现故障；这样便于及时发现故障设备。
其中，所述控制主机可以发送信息给所述的多个从设备，所述多个从设备在地匹配过程中有记忆存储功能，只需要匹配一次地址。
如图1所示，所述主控模块包括单片机、第一电阻、第二电阻、第一电容、第二电容、第三电容、晶振和第一四孔端子；
所述第一四孔端子的一号引脚连接所述单片机的SWDIO引脚，所述第一四孔端子的二号引脚接地，所述第一四孔端子的三号引脚连接所述单片机的SWCLK引脚，所述第一四孔端子的四号引脚连接3.3V电源；
所述单片机的VDD_1引脚连接所述第一电阻的一侧，并且连接3.3V电源；所述第一电阻的另一侧分别连接所述第三电容的一侧和所述单片机的NRST引脚，所述第三电容的另一侧接地；
所述晶振通过所述单片机的PF0/OSC IN引脚与所述单片机的PF1/OSC OUT引脚相连接；
所述第一电容的一侧连接地，所述第一电容的另一侧连接所述单片机的PF0/OSCIN引脚；
所述第二电容的一侧连接地，所述第二电容的另一侧连接所述单片机的PF1/OSCOUT引脚；
所述单片机的VSSA引脚、所述单片机的VSS_1引脚和所述单片机的VSS_2引脚均接地；
所述单片机的VDD_2引脚和所述单片机的VDD_3引脚分别连接3.3V电源；
所述第二电阻的一侧连接地，所述第二电阻的另一侧连接所述单片机的BOOT0引脚。
其中，所述主控模块控制着485电路传送信息、地址匹配信号的输入和输出及LED电路的显示功能。
如图2所示，所述485电路包括第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、NPN型晶体管、RS485收发器、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和三孔端子；
所述RS485收发器的RX引脚连接所述单片机的UART2RXD引脚，所述RS485收发器的TX引脚连接所述单片机的UART2TXD引脚，所述RS485收发器的GND引脚连接地；
所述第八电阻的一侧连接所述RS485收发器的TX引脚，所述第八电阻的另一侧连接所述NPN型晶体管的基极，所述NPN型晶体管的发射极接地；
所述第三电阻的一侧分别连接所述RS485收发器的TE引脚、所述RS485收发器的RE引脚和所述NPN型晶体管的集电极，所述第三电阻的另一侧连接3.3V电源；
所述第四电阻的一侧和所述RS485收发器的VCC引脚连接3.3V电源，所述第四电阻的另一侧连接所述RS485收发器的A引脚；
所述第一齐纳二极管、所述第二齐纳二极管和所述第三齐纳二极管依次串联，且所述第一齐纳二极管和所述第三齐纳二极管均接地；
所述第五电阻的一侧连接所述RS485收发器的A引脚，所述第五电阻的另一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点；
所述第七电阻的一侧连接所述RS485收发器的B引脚，所述第七电阻的另一侧连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点；
所述第六电阻的一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点，所述第六电阻的另一端连接所述三孔端子的二号引脚；
所述第九电阻的一侧连接所述RS485收发器的B引脚，所述第九电阻的另一侧连接地；
所述三孔端子的三号引脚连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点。
其中，所述485电路通过所述主控模块输出相应的数据，将相应的匹配地址通过485总线传输给所述控制主机连接的从设备。
本实用新型所述的485电路工作原理是：该电路基于差分信号传输；485采用两条信号线来传输差分信号，通过检测两条线之间的电压差来判断数据位是0还是1。
如图3所示，所述电源控制电路包括第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第一发光二极管、第一肖特基二极管、第二肖特基二极管、继电器、第一电解电容、第二电解电容、瞬间电压抑制器二极管、DC-DC电源芯片、第十电阻、第十一电阻、第十二电阻、电感和正向低压降稳压器；
所述第八电容、所述第九电容、所述第十电容、所述第十一电容和所述第十二电容并联，并且所述第八电容的一侧连接正极电源3.3V，所述第十二电容的一侧接地；
所述第四电容、所述第六电容和所述第七电容并联，所述第四电容的一侧连接正极电源3.3V，所述第七电容的一侧接地；
所述第一发光二极管的正极连接3.3V电源，所述第一发光二极管的负极连接所述第十一电阻的一侧，所述第十一电阻的另一侧接地；
所述第一肖特基二极管的正极连接24V电源，且所述第一肖特基二极管的负极连接所述继电器的一端；
所述瞬间电压抑制器二极管、所述第一电解电容、所述第十四电容和所述第十五电容并联，所述第一电解电容的负极接地；
所述DC-DC电源芯片的使能端和所述DC-DC电源芯片的四个接地引脚接地；
所述第十二电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十二电阻的另一侧连接地；
所述第十三电容的一侧连接所述DC-DC电源芯片的FB引脚，所述第十三电容的另一侧接5V电源；
所述第十电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十电阻的另一侧连接5V电源；
所述第二肖特基二极管的负极连接所述DC-DC电源芯片的OUT引脚，所述第二肖特基二极管的正极接地；
所述电感的一侧连接所述DC-DC电源芯片的OUT引脚，所述电感的另一侧连接5V电源；
所述第五电容的一侧连接5V电源，所述第五电容的另一侧接地；
所述第二电解电容正极连接5V电源，所述第二电解电容负极接地；
所述正向低压降稳压器输入端连接5V电源，所述正向低压降稳压器的两个输出端连接3.3V源，所述正向低压降稳压器的接地端连接地。
其中，所述电源控制电路通过DC-DC电源芯片将24V电源转换成5V电源，再通过正向低压降稳压器转换成3.3V。
如图4所示，所述输出控制与输入检测电路，包括：第二四孔端子、六孔端子、十二孔端子、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第一光电耦合器和第二光电耦合器；
所述第二四孔端子的第一个端口连接3.3V，所述第二四孔端子的第二个端口连接为所述单片机的UART1TXD引脚，所述第二四孔端子的第三个端口连接为所述单片机的UART1RXD引脚，所述第二四孔端子的第四端口接地；
所述六孔端子的第一个端口连接24V电源，所述六孔端子的第二个端口和所述六孔端子的第五端口接地，所述六孔端子的第三个端口连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点，所述六孔端子的第四个端口连接所述第二齐纳二极管和所述第三齐纳二极管的之间的连接点；
所述十二孔端子的第七个端口连接24V电源，所述十二孔端子的第八个端口和所述十二孔端子的第十一端口接地，所述十二孔端子的第十二端口连接所述第一光电耦合器的第六引脚；
所述第十三电阻的一侧连接所述单片机的PA15引脚，所述第十三电阻的另一侧连接所述第一光电耦合器的第一引脚，且所述第一光电耦合器的第一引脚连接3.3V电源；
所述第十四电阻的一侧连接所述单片机的PA15引脚，所述第十四电阻的另一侧连接所述第一光电耦合器的第三引脚；
所述第十五电阻的一侧连接所述第一光电耦合器的第六引脚，所述第十五电阻的另一侧连接3.3V电源；
所述第十六电阻的一侧连接所述十二孔端子的第十二端口，所述第十六电阻的另一侧连接所述第二光电耦合器的第三引脚相连接；
所述第十七电阻的一侧连接所述第二光电耦合器的第六引脚，所述第十七电阻的另一侧连接3.3V电源；
所述第二光电耦合器的第一引脚连接3.3V电源，第四引脚接地，所述第二光电耦合器的第六引脚连接所述单片机的PA1引脚。
如图5所示，所述锁存器电路包括第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第十六电容、第十七电容、第一输出锁存器和第二输出锁存器；
所述第十八电阻的一侧连接所述第十九电阻的一侧，所述第十八电阻和所述第十九电阻之间的连接点与所述第一输出锁存器的OE引脚连接，且所述第十八电阻的另一侧连接3.3V电源，所述第十九电阻的另一侧接地；
所述第二十电阻的一侧连接所述第十六电容的一侧，所述第二十电阻和所述第十六电容之间的连接点与所述第一输出锁存器的RESET引脚连接，且所述第二十电阻的另一侧连接3.3V电源，所述第十六电容的另一侧接地；
所述第一输出锁存器的VCC引脚连接3.3V电源，所述第一输出锁存器的GND引脚连接地，所述第一输出锁存器的RESET引脚连接所述单片机的PA8引脚，所述第一输出锁存器的OE引脚连接所述单片机的PB13引脚，所述第一输出锁存器的SHIFT CLOCK引脚连接所述单片机的PB15引脚，所述第一输出锁存器的LATCH CLOCK引脚连接所述单片机的PB14引脚，所述第一输出锁存器的A引脚连接所述单片机的PA11引脚，所述第一输出锁存器的SQH引脚连接所述第二输出锁存器的A引脚；
所述第二十一电阻的一侧连接所述第二十二电阻的一侧，所述第二十一电阻与所述第二十二电阻之间的连接点与所述第二输出锁存器的OE引脚连接，且所述第二十二电阻的另一侧端连接3.3V电源，所述第二十一电阻的另一侧接地；
所述第二十三电阻的一侧连接所述第十七电容的一侧，所述第二十三电阻和所述第十七电容之间的连接点与所述第二输出锁存器的RESET引脚连接，且所述第二十三电阻的另一侧连接3.3V电源，所述第十七电容的另一侧接地；
所述第二输出锁存器的VCC引脚连接3.3V电源，所述第二输出锁存器的GND引脚连接地，所述第二输出锁存器的RESET引脚连接所述单片机的PA8引脚，所述第二输出锁存器的OE引脚连接所述单片机的PB13引脚，所述第二输出锁存器的SHIFT CLOCK引脚连接所述单片机的PB15引脚，所述第二输出锁存器的LATCH CLOCK引脚连接所述单片机的PB14引脚。
如图6所示，所述LED显示电路包括所述LED显示电路包括十九个1K电阻和十九个第二发光二极管，一个所述1K电阻的一侧对应连接一个所述第二发光二极管的正极。
十九个所述1K电阻的另一侧，分别一一对应连接所述第一锁存器的八个并行输出端、所述第二输出锁存器的八个并行输出端、所述单片机的PC15引脚、所述单片机的PC14引脚和所述单片机的PC13引脚；
十九个所述第二发光二极管的负极均接地。
其中，所述单片机控制三个LED的亮灭，三个灯的功能分别是配对状态、收发状态和系统运行。
本实施例所述一种485总线配置电路的其它结构参见现有技术。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，故凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
Claims (9)
1.一种485总线配置地址电路，其特征在于：
控制主机；
多个从设备，所述多个从设备之间依次连接，其中一个从设备与所述控制主机连接；
第一连接电路，所述第一连接电路分别连接所述控制主机和从设备；
多个第二连接电路，多个所述第二连接电路用于多个从设备之间的连接；
其中，第一连接电路包括分别与控制主机和从设备连接的第一稳压电源、第一485A线、第一485B线、第一输入端和第一输出端连接；
每个第二连接电路包括分别连接两个从设备的第二稳压电源、第二485A线、第二485B线、第二输入端和第二输出端连接。
2.根据权利要求1所述一种485总线配置地址电路，其特征在于：
所述第一连接电路还包括主控模块、485电路、电源控制模块、输出控制与输出检测电路、锁存器电路和LED显示电路。
3.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述主控模块包括单片机、第一电阻、第二电阻、第一电容、第二电容、第三电容、晶振和第一四孔端子；
所述第一四孔端子的一号引脚连接所述单片机的SWDIO引脚，所述第一四孔端子的二号引脚接地，所述第一四孔端子的三号引脚连接所述单片机的SWCLK引脚，所述第一四孔端子的四号引脚连接3.3V电源；
所述单片机的VDD_1引脚连接所述第一电阻的一侧，并且连接3.3V电源；所述第一电阻的另一侧分别连接所述第三电容的一侧和所述单片机的NRST引脚，所述第三电容的另一侧接地；
所述晶振通过所述单片机的PF0/OSC IN引脚与所述单片机的PF1/OSC OUT引脚相连接；
所述第一电容的一侧连接地，所述第一电容的另一侧连接所述单片机的PF0/OSC IN引脚；
所述第二电容的一侧连接地，所述第二电容的另一侧连接所述单片机的PF1/OSC OUT引脚；
所述单片机的VSSA引脚、所述单片机的VSS_1引脚和所述单片机的VSS_2引脚均接地；
所述单片机的VDD_2引脚和所述单片机的VDD_3引脚分别连接3.3V电源；
所述第二电阻的一侧连接地，所述第二电阻的另一侧连接所述单片机的BOOT0引脚。
4.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述485电路包括第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、NPN型晶体管、RS485收发器、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和三孔端子；
所述RS485收发器的RX引脚连接单片机的UART2RXD引脚，所述RS485收发器的TX引脚连接所述单片机的UART2TXD引脚，所述RS485收发器的GND引脚连接地；
所述第八电阻的一侧连接所述RS485收发器的TX引脚，所述第八电阻的另一侧连接所述NPN型晶体管的基极，所述NPN型晶体管的发射极接地；
所述第三电阻的一侧分别连接所述RS485收发器的TE引脚、所述RS485收发器的RE引脚和所述NPN型晶体管的集电极，所述第三电阻的另一侧连接3.3V电源；
所述第四电阻的一侧和所述RS485收发器的VCC引脚连接3.3V电源，所述第四电阻的另一侧连接所述RS485收发器的A引脚；
所述第一齐纳二极管、所述第二齐纳二极管和所述第三齐纳二极管依次串联，且所述第一齐纳二极管和所述第三齐纳二极管均接地；
所述第五电阻的一侧连接所述RS485收发器的A引脚，所述第五电阻的另一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点；
所述第七电阻的一侧连接所述RS485收发器的B引脚，所述第七电阻的另一侧连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点；
所述第六电阻的一侧连接所述第一齐纳二极管和所述第二齐纳二极管之间的连接点，所述第六电阻的另一端连接所述三孔端子的二号引脚；
所述第九电阻的一侧连接所述RS485收发器的B引脚，所述第九电阻的另一侧连接地；
所述三孔端子的三号引脚连接所述第二齐纳二极管和所述第三齐纳二极管之间的连接点。
5.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述电源控制电路包括第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第一发光二极管、第一肖特基二极管、第二肖特基二极管、继电器、第一电解电容、第二电解电容、瞬间电压抑制器二极管、DC-DC电源芯片、第十电阻、第十一电阻、第十二电阻、电感和正向低压降稳压器；
所述第八电容、所述第九电容、所述第十电容、所述第十一电容和所述第十二电容并联，并且所述第八电容的一侧连接正极电源3.3V，所述第十二电容的一侧接地；
所述第四电容、所述第六电容和所述第七电容并联，所述第四电容的一侧连接正极电源3.3V，所述第七电容的一侧接地；
所述第一发光二极管的正极连接3.3V电源，所述第一发光二极管的负极连接所述第十一电阻的一侧，所述第十一电阻的另一侧接地；
所述第一肖特基二极管的正极连接24V电源，且所述第一肖特基二极管的负极连接所述继电器的一端；
所述瞬间电压抑制器二极管、所述第一电解电容、所述第十四电容和所述第十五电容并联，所述第一电解电容的负极接地；
所述DC-DC电源芯片的使能端和所述DC-DC电源芯片的四个接地引脚接地；
所述第十二电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十二电阻的另一侧连接地；
所述第十三电容的一侧连接所述DC-DC电源芯片的FB引脚，所述第十三电容的另一侧连接5V电源；
所述第十电阻的一侧连接所述DC-DC电源芯片的FB引脚，所述第十电阻的另一侧连接5V电源；
所述第二肖特基二极管的负极连接所述DC-DC电源芯片的OUT引脚，所述第二肖特基二极管的正极接地；
所述电感的一侧连接所述DC-DC电源芯片的OUT引脚，所述电感的另一侧连接5V电源；
所述第五电容的一侧连接5V电源，所述第五电容的另一侧接地；
所述第二电解电容正极连接5V电源，所述第二电解电容负极接地；
所述正向低压降稳压器输入端连接5V电源，所述正向低压降稳压器的两个输出端连接3.3V源，所述正向低压降稳压器的接地端连接地。
6.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述输出控制与输入检测电路，包括：第二四孔端子、六孔端子、十二孔端子、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第一光电耦合器和第二光电耦合器；
所述第二四孔端子的第一个端口连接3.3V，所述第二四孔端子的第二个端口连接为单片机的UART1TXD引脚，所述第二四孔端子的第三个端口连接为所述单片机的UART1RXD引脚，所述第二四孔端子的第四端口接地；
所述六孔端子的第一个端口连接24V电源，所述六孔端子的第二个端口和所述六孔端子的第五端口接地，所述六孔端子的第三个端口连接第一齐纳二极管和第二齐纳二极管之间的连接点，所述六孔端子的第四个端口连接所述第二齐纳二极管和第三齐纳二极管的之间的连接点；
所述十二孔端子的第七个端口连接24V电源，所述十二孔端子的第八个端口和所述十二孔端子的第十一端口接地，所述十二孔端子的第十二端口连接所述第一光电耦合器的第六引脚；
所述第十三电阻的一侧连接所述单片机的PA15引脚，所述第十三电阻的另一侧连接所述第一光电耦合器的第一引脚，且所述第一光电耦合器的第一引脚连接3.3V电源；
所述第十四电阻的一侧连接所述单片机的PA15引脚，所述第十四电阻的另一侧连接所述第一光电耦合器的第三引脚；
所述第十五电阻的一侧连接所述第一光电耦合器的第六引脚，所述第十五电阻的另一侧连接3.3V电源；
所述第十六电阻的一侧连接所述十二孔端子的第十二端口，所述第十六电阻的另一侧连接所述第二光电耦合器的第三引脚相连接；
所述第十七电阻的一侧连接所述第二光电耦合器的第六引脚，所述第十七电阻的另一侧连接3.3V电源；
所述第二光电耦合器的第一引脚连接3.3V电源，第四引脚接地，所述第二光电耦合器的第六引脚连接所述单片机的PA1引脚。
7.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述锁存器电路包括第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第十六电容、第十七电容、第一输出锁存器和第二输出锁存器；
所述第十八电阻的一侧连接所述第十九电阻的一侧，所述第十八电阻和所述第十九电阻之间的连接点与所述第一输出锁存器的OE引脚连接，且所述第十八电阻的另一侧连接3.3V电源，所述第十九电阻的另一侧接地；
所述第二十电阻的一侧连接所述第十六电容的一侧，所述第二十电阻和所述第十六电容之间的连接点与所述第一输出锁存器的RESET引脚连接，且所述第二十电阻的另一侧连接3.3V电源，所述第十六电容的另一侧接地；
所述第一输出锁存器的VCC引脚连接3.3V电源，所述第一输出锁存器的GND引脚连接地，所述第一输出锁存器的RESET引脚连接单片机的PA8引脚，所述第一输出锁存器的OE引脚连接单片机的PB13引脚，所述第一输出锁存器的SHIFT CLOCK引脚连接单片机的PB15引脚，所述第一输出锁存器的LATCH CLOCK引脚连接单片机的PB14引脚，所述第一输出锁存器的A引脚连接单片机的PA11引脚，所述第一输出锁存器的SQH引脚连接所述第二输出锁存器的A引脚；
所述第二十一电阻的一侧连接所述第二十二电阻的一侧，所述第二十一电阻与所述第二十二电阻之间的连接点与所述第二输出锁存器的OE引脚连接，且所述第二十二电阻的另一侧端连接3.3V电源，所述第二十一电阻的另一侧接地；
所述第二十三电阻的一侧连接所述第十七电容的一侧，所述第二十三电阻和所述第十七电容之间的连接点与所述第二输出锁存器的RESET引脚连接，且所述第二十三电阻的另一侧连接3.3V电源，所述第十七电容的另一侧接地；
所述第二输出锁存器的VCC引脚连接3.3V电源，所述第二输出锁存器的GND引脚连接地，所述第二输出锁存器的RESET引脚连接单片机的PA8引脚，所述第二输出锁存器的OE引脚连接单片机的PB13引脚，所述第二输出锁存器的SHIFT CLOCK引脚连接单片机的PB15引脚，所述第二输出锁存器的LATCH CLOCK引脚连接单片机的PB14引脚。
8.根据权利要求2所述的一种485总线配置地址电路，其特征在于：
所述LED显示电路包括十九个1K电阻和十九个第二发光二极管，一个所述1K电阻的一侧对应连接一个所述第二发光二极管的正极。
9.根据权利要求8所述的一种485总线配置地址电路，其特征在于：
十九个所述1K电阻的另一侧，分别一一对应连接第一锁存器的八个并行输出端、第二输出锁存器的八个并行输出端、单片机的PC15引脚、单片机的PC14引脚和单片机的PC13引脚；
十九个所述第二发光二极管的负极均接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202422420343.5U CN223377728U (zh) | 2024-10-08 | 2024-10-08 | 一种485总线配置地址电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202422420343.5U CN223377728U (zh) | 2024-10-08 | 2024-10-08 | 一种485总线配置地址电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN223377728U true CN223377728U (zh) | 2025-09-23 |
Family
ID=97092104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202422420343.5U Active CN223377728U (zh) | 2024-10-08 | 2024-10-08 | 一种485总线配置地址电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN223377728U (zh) |
-
2024
- 2024-10-08 CN CN202422420343.5U patent/CN223377728U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210624840U (zh) | 二线供电通讯电路 | |
| CN116156345A (zh) | 通信转换装置及系统 | |
| CN209184614U (zh) | 一种仪表总线主机通信电路 | |
| CN223377728U (zh) | 一种485总线配置地址电路 | |
| CN214704618U (zh) | 串口通信复用电路 | |
| CN211319035U (zh) | 一种液冷设备多电机轮询控制装置 | |
| CN217693279U (zh) | 一种单线同步脉冲信号的电路 | |
| CN210041858U (zh) | 一种一主多从式高速串行通信装置 | |
| CN104519623B (zh) | 一种基于dali协议控制指令的传输系统 | |
| CN111901213A (zh) | 一种基于EtherCAT总线的IO从站控制器 | |
| CN101923831A (zh) | 一种led显示控制装置 | |
| CN216531861U (zh) | 基于恒流驱动芯片的光电控制继电器矩阵模块 | |
| CN109391277A (zh) | 一种级联总线信号接收电路及控制系统 | |
| CN116908733A (zh) | 适用于多路本安电源的输出检测电路及多路输出本安电源 | |
| CN215809187U (zh) | 电流环通讯电路和空调 | |
| CN112363964B (zh) | 高可靠性的mbus主机电路 | |
| CN211702477U (zh) | 无线弱电干接点适配器 | |
| CN116567898A (zh) | 轨道灯组件和轨道照明装置 | |
| CN203193608U (zh) | 一种用于多控制器互连的高隔离直接并接半双工通信接口模块 | |
| CN210270872U (zh) | 一种便携式串口检测仪 | |
| CN114598026A (zh) | 工业级万兆智能光纤收发器及系统 | |
| CN223552101U (zh) | 一种隔离型rs485串口扩展模块 | |
| CN202004910U (zh) | 智能数字诊断视频光模块 | |
| CN222088062U (zh) | 复用接口电路、电子设备及服务器 | |
| CN216526836U (zh) | 一种兼容功率变换系统的开关量输入输出管理模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |