CN223108361U - 一种双路cpu服务器主板 - Google Patents

Abstract

本实用新型涉及一种双路CPU服务器主板。该双路CPU服务器主板，包括：两SW6432 CPU，内存槽，两GENZ 4C+连接器，两Riser卡，PCIE switch芯片，PCIE转USB芯片，USB HUB，BMC卡接口，两固态硬盘，两OCP连接器，以及CPLD；第一SW6432 CPU（CPU0）和第二SW6432 CPU（CPU1）两者之间通过DLI高速直连接口电性连接。本实用新型的双路CPU服务器主板，采用了国产处理器SW6432双路CPU设计完成服务器主板方案，满足了OCSP规范下开放的、统一的通用服务器的设计指南和标准要求。

Description

一种双路CPU服务器主板

技术领域

本实用新型涉及电子计算机技术领域，尤其涉及一种双路CPU服务器主板。

背景技术

当下，2U双路服务器以其高性能、扩展性和可靠性成为企业和数据中心的重要基础设施。可是，由于缺乏行业规范，厂商之间没有充分交流的渠道，每家服务器厂商在相似的服务器方案设计上相互不兼容，各家都有自己专用的主板、机箱、扩展卡等。这样无疑会带来许多问题：一个是服务器研发的成本很高；另一个是各个部件互不兼容导致的重复投入和浪费。而OCSP（Open Common Server Platform，开放通用服务器平台 ）规范下的服务器旨在创建一个优化的、开放的、统一的通用服务器的设计指南和标准，同时又能确保在遵循本标准的情况下，可以实现足够的差异化和定制化需求。目前，基于IA 架构（IntelArchitecture（英特尔架构））的OCSP规范服务器产品在市面上已随处可见。

申威平台CPU能同时处理多个线程，在人工智能、大数据等领域发挥着重要的作用。

目前，亟需基于OCSP规范设计一款基于申威平台的双路CPU服务器主板，保障信息安全可信。

发明内容

因此，本实用新型的目的在于提供一种双路CPU服务器主板，采用国产处理器SW6432设计基于OCSP规范的双路CPU服务器主板。

为实现上述目的，本实用新型提供了一种双路CPU服务器主板，包括：两SW6432CPU，内存槽，两GENZ 4C+连接器，两Riser 卡，PCIE switch芯片，PCIE转USB芯片，USB HUB，BMC卡接口，两固态硬盘 ，两OCP连接器，以及CPLD；第一SW6432 CPU和第二SW6432 CPU两者之间通过DLI 高速直连接口电性连接；所述内存槽与第一SW6432 CPU或者第二SW6432 CPU电性连接；所述CPLD与第一SW6432 CPU电性连接；所述第一SW6432 CPU电性连接PCIEswitch芯片，PCIE switch芯片电性连接PCIE转USB芯片、第一固态硬盘和第二固态硬盘，PCIE转USB芯片电性连接USB HUB；所述第一SW6432 CPU电性连接第一GENZ 4C+连接器，第一Riser 卡设于第一GENZ 4C+连接器上，所述第一Riser 卡经由线缆电性连接至与第一SW6432 CPU电性连接的MCIO连接器上；所述第二SW6432 CPU电性连接第二GENZ 4C+连接器，第二Riser 卡设于第二GENZ 4C+连接器上，第二Riser 卡经由线缆电性连接至与第二SW6432 CPU电性连接的MCIO连接器上；第一OCP连接器电性连接第二SW6432 CPU，第二OCP连接器电性连接Slimline连接器；所述BMC卡接口电性连接第一SW6432 CPU、CPLD、PCIEswitch芯片和PCIE转USB芯片。

其中，所述内存槽数量为三十二根，第一SW6432 CPU和第二SW6432 CPU分别电性连接十六根内存槽。

其中，所述CPLD为EF3L90CG400B。

其中，所述PCIE switch芯片为ASM2824。

其中，所述PCIE转USB芯片为VL805。

其中，所述USB HUB为ASM1074。

其中，所述服务器主板的尺寸为OCSP标准L型：427mm X 380mm。

其中，所述BMC卡接口电性连接有基于OCP标准的DC-SCM2.0接口的BMC 卡。

其中，所述第一OCP连接器和/或第二OCP连接器电性连接有基于OCP3.0标准的服务器网卡。

其中，所述USB HUB电性连接四个USB接口。

综上，本实用新型的双路CPU服务器主板，采用了国产处理器SW6432双路CPU设计完成服务器主板方案，满足了OCSP规范下开放的、统一的通用服务器的设计指南和标准要求。

附图说明

下面结合附图，通过对本实用新型的具体实施方式详细描述，将使本实用新型的技术方案及其他有益效果显而易见。附图中

图1为本实用新型一种双路CPU服务器主板一较佳实施例的电路方框图。

具体实施方式

参见图1，其为本实用新型一种双路CPU服务器主板一较佳实施例的电路方框图。在此较佳实施例中，本实用新型的双路CPU服务器主板包括：两SW6432 CPU，CPU0和CPU1，多根内存槽，两GENZ 4C+连接器，两Riser 卡，PCIE switch芯片，PCIE转USB芯片，USB HUB，BMC卡接口，两固态硬盘，M.2 NVMe SSD0和M.2 NVMe SSD1，两OCP连接器，OCP0和OCP1，以及CPLD。本实用新型提出了基于OCSP规范，采用国产处理器架构申威6432双路CPU互联设计的服务器主板方案，满足了OCSP规范下开放的、统一的通用服务器的设计指南和标准要求，主板尺寸采用标准L型：427mm X 380mm设计，内存最大容量能支持4096GB，PCIE扩展口方面，支持8根PCIE4.0 X8 MCIO PCIE 设备扩展连接器，可以支持12个U.2 NVME 固态硬盘和以及支持24个2.5 SATA/SAS HDD/SSD 硬盘。

CPU0和CPU1两者之间通过DLI 高速直连接口电性连接；在此较佳实施例中，所述内存槽数量为三十二根，CPU0和CPU1分别电性连接十六根内存槽。CPU0和CPU1双路SW6432CPU 通过DDR4内存控制总线分别搭载16根内存槽，可接32根UDIMM,RDIMM和LRDIMM DDR4内存条。最大容量能支持4096GB，极大的提升了服务器性能。通过DLI 高速直连接口组成双路处理器直连系统，全芯片直连接口双向峰值带宽可达189GB/s，支持自动链路训练。

在此较佳实施例中 CPU0电性连接第一GENZ 4C+连接器，第一Riser 卡设于第一GENZ 4C+连接器上，第一Riser 卡经由线缆电性连接至与CPU0电性连接的MCIO连接器上；CPU1电性连接第二GENZ 4C+连接器，第二Riser 卡设于第二GENZ 4C+连接器上，第二Riser卡经由线缆电性连接至与CPU1电性连接的MCIO连接器上。

从而，PCIE扩展口方面，主板可支持8根PCIE4.0 X8 MCIO PCIE 设备扩展连接器，具有很强的PCIE扩展能力，完全满足用户的需求。在此较佳实施例中，在PCIE扩展和RIESER卡方面，主板上集成2个GENZ 4C+连接器，可以接2张Riser 卡，主板内连接有一组PCIE4.0X8 信号，再通过MCIO X8 CABLE线连接2路X8信号到Riser卡，使得每张Riser卡支持3个PCIE X8槽或者支持1个X8和1个X16槽，X8的槽接8X信号，X16槽接16X信号，可以支持6个标准PCIe4.0扩展插槽，从而可以支持多种RAID卡，IA推理卡，GPU显示卡，网卡等PCIe扩展卡类，进一步提升I/O性能，满足客户对大容量数据存储，数据分析，数据处理，以及AI 推理卡的需求。

CPLD与CPU0电性连接；在此较佳实施例中，CPLD可以为EF3L90CG400B。采用国产CPLD EF3L90CG400B通过I2C和LPC总线和CPU0，BMC通信,可以实现时序控制，电源管理，温度控制，风扇控制，电平转换，热插拔控制，电源指示灯等控制功能的服务器主板设计方案。

在此较佳实施例中，CPU0电性连接PCIE switch芯片，PCIE switch芯片电性连接PCIE转USB芯片、第一固态硬盘 SSD0和第二固态硬盘 SSD1，PCIE转USB芯片电性连接USBHUB；OCP0电性连接CPU1以获得PCIE信号，OCP1电性连接Slimline连接器以通过Slimline从主板上其他接口获得PCIE信号。PCIE switch芯片具体可以为ASM2824；PCIE转USB芯片具体可以为VL805；USB HUB具体可以为ASM1074。

此较佳实施例中，在接口设计方面，从CPU0分出一组PCIE X8信号连接PCIEswitch ASM2824 可以向下扩展出两组PCIEX1，两组PCIE X4，一组PCIEX1用于接BMC卡，一组用于接PCIE 转USB设备VL805并通过USB HUB ASM1074 扩展出四个USB3.0接口，两组PCIE x4可以接2个NVME SSD 系统盘，满足服务器对系统硬盘，USB设备，BMC的应用要求。本产品后置端口扩展了PCIE X8 总线的 OCP0，OCP1连接器，可以支持新一代的多功能高性能OCP3.0标准服务器网卡进行连接，提升了网络性能和便利的热插拔功能。

BMC卡接口电性连接CPU0、CPLD、PCIE switch芯片和PCIE转USB芯片，从能够而支持BMC卡接口电性连接基于OCP标准的DC-SCM2.0接口的BMC 卡，可以实现采用基于OCP标准的DC-SCM2.0接口的BMC 卡设计，提升了数据中心的安全性和稳定性。

综上，本实用新型的双路CPU服务器主板，采用了国产处理器SW6432双路CPU设计完成服务器主板方案，满足了OCSP规范下开放的、统一的通用服务器的设计指南和标准要求。

以上所述，对于本领域的普通技术人员来说，可以根据本实用新型的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本实用新型后附的权利要求的保护范围。

Claims (10)

1.一种双路CPU服务器主板，其特征在于，包括：两SW6432 CPU，内存槽，两GENZ 4C+连接器，两Riser 卡，PCIE switch芯片，PCIE转USB芯片，USB HUB，BMC卡接口，两固态硬盘 ，两OCP连接器，以及CPLD；第一SW6432 CPU（CPU0）和第二SW6432 CPU（CPU1）两者之间通过DLI 高速直连接口电性连接；所述内存槽与第一SW6432 CPU（CPU0）或者第二SW6432 CPU（CPU1）电性连接；所述CPLD与第一SW6432 CPU（CPU0）电性连接；所述第一SW6432 CPU（CPU0）电性连接PCIE switch芯片，PCIE switch芯片电性连接PCIE转USB芯片、第一固态硬盘 （SSD0）和第二固态硬盘 （SSD1），PCIE转USB芯片电性连接USB HUB；所述第一SW6432CPU（CPU0）电性连接第一GENZ 4C+连接器，第一Riser 卡设于第一GENZ 4C+连接器上，所述第一Riser 卡经由线缆电性连接至与第一SW6432 CPU（CPU0）电性连接的MCIO连接器上；所述第二SW6432 CPU（CPU1）电性连接第二GENZ 4C+连接器，第二Riser 卡设于第二GENZ 4C+连接器上，第二Riser 卡经由线缆电性连接至与第二SW6432 CPU（CPU1）电性连接的MCIO连接器上；第一OCP连接器（OCP0）电性连接第二SW6432 CPU（CPU1），第二OCP连接器（OCP1）电性连接Slimline连接器；所述BMC卡接口电性连接第一SW6432 CPU（CPU0）、CPLD、PCIEswitch芯片和PCIE转USB芯片。

2.如权利要求1所述的双路CPU服务器主板，其特征在于，所述内存槽数量为三十二根，第一SW6432 CPU（CPU0）和第二SW6432 CPU（CPU1）分别电性连接十六根内存槽。

3.如权利要求1所述的双路CPU服务器主板，其特征在于，所述CPLD为EF3L90CG400B。

4.如权利要求1所述的双路CPU服务器主板，其特征在于，所述PCIE switch芯片为ASM2824。

5.如权利要求1所述的双路CPU服务器主板，其特征在于，所述PCIE转USB芯片为VL805。

6.如权利要求1所述的双路CPU服务器主板，其特征在于，所述USB HUB为ASM1074。

7.如权利要求1所述的双路CPU服务器主板，其特征在于，所述服务器主板的尺寸为OCSP标准L型：427mm X 380mm。

8.如权利要求1所述的双路CPU服务器主板，其特征在于，所述BMC卡接口电性连接有基于OCP标准的DC-SCM2.0接口的BMC 卡。

9.如权利要求1所述的双路CPU服务器主板，其特征在于，所述第一OCP连接器（OCP0）和/或第二OCP连接器（OCP1）电性连接有基于OCP3.0标准的服务器网卡。

10.如权利要求1所述的双路CPU服务器主板，其特征在于，所述USB HUB电性连接四个USB接口。