CN222337926U - 一种ddr存储器的电源管理电路及nas设备 - Google Patents

Abstract

本实用新型涉及电源管理电路技术领域，具体涉及一种DDR存储器的电源管理电路及NAS设备。该电路包括电源管理芯片，其设有使能端、电源输入端和电源输出控制端，电源输入端用于输入电源；降压单元，分别与电源输出控制端和外部DDR存储器；主控芯片，用于输出电平信号；一级开关单元，其控制端与主控芯片电连接，第二端接地；二级开关单元，其控制端连接电源，第一端连接电源和电源管理芯片的使能端，第二端接地；连通单元，设于一级开关单元的第一端与二级开关单元的控制端之间，主控芯片输出电平信号控制一级开关单元的导通或断开，以导通或断开二级开关单元，使能电源管理芯片开启或关闭。本申请能节省能量，提高DDR存储器和NAS设备的使用寿命。

Description

一种DDR存储器的电源管理电路及NAS设备

技术领域

本实用新型涉及电源管理电路技术领域，特别是一种DDR存储器的电源管理电路及NAS设备。

背景技术

DDR(双数据率随机存取存储器)存储器是一种常见的随机存取存储器，用于临时存储数据和指令。DDR存储器通常应用于台式电脑、笔记本电脑、服务器、NAS设备等设备。尤其是NAS设备。NAS设备是一种网络附加存储设备，网络附属存储(Network AttachedStorage，NAS)按字面简单说就是连接在网络上，具备资料存储功能的装置，因此也称为“网络存储器”。它是一种专用数据存储服务器，它以数据为中心，将存储设备与服务器彻底分离，集中管理数据，从而释放带宽、提高性能、降低成本。

NAS设备或其他应用DDR存储器的设备中通常包括DDR存储器和电源供应模块，通过电源供应模块给DDR存储器供电使其进行正常工作。现有技术中，电源供应模块在设备处于开机状态或休眠状态下，都给DDR存储器供电，这不利于节省能量，降低了DDR存储器和所应用设备的使用寿命。

实用新型内容

本实用新型实施例提供一种DDR存储器的电源管理电路及NAS设备，以解决现有技术中DDR存储器的供电方式不利于节省能量，降低了DDR存储器和所应用设备的使用寿命的问题。

本实用新型公开了一种DDR存储器的电源管理电路，包括：

电源管理芯片，其设有使能端、电源输入端和电源输出控制端，所述电源输入端用于输入电源；

降压单元，分别与所述电源输出控制端和外部DDR存储器连接；

主控芯片，用于输出电平信号；

一级开关单元，所述一级开关单元的控制端与所述主控芯片电连接，第二端接地；

二级开关单元，所述二级开关单元的控制端连接电源，所述二级开关单元的第一端连接电源和所述电源管理芯片的使能端，第二端接地；

连通单元，设于所述一级开关单元的第一端与所述二级开关单元的控制端之间，所述连通单元用于连通所述一级开关单元的第一端与所述二级开关单元的控制端之间的通路；

其中，所述主控芯片输出电平信号控制所述一级开关单元的导通或断开，以导通或断开所述二级开关单元，使能所述电源管理芯片开启或关闭。

其中，较佳方案是，所述连通单元包括常开关单元，所述常开关单元的控制端用于接收外部系统控制器集线器的高电平信号，第一端连接电源和所述二级开关单元的控制端，第二端连接所述一级开关单元的第一端。

其中，较佳方案是，所述一级开关单元包括第一NMOS管，所述第一NMOS管的栅极与所述主控芯片电连接，漏极连接所述常开关单元的第二端，源极接地。

其中，较佳方案是，所述二级开关单元包括第二NMOS管，所述第二NMOS管的栅极连接电源和所述常开关单元的第一端，漏极连接电源和所述电源管理芯片的使能端，源极接地。

其中，较佳方案是，所述常开关单元包括第三NMOS管，所述第三NMOS管的栅极用于接收外部系统控制器集线器的高电平信号，漏极连接电源和所述第二NMOS管的栅极，源极连接所述第一NMOS管的漏极。

其中，较佳方案是，所述电源管理电路还包括第一上拉电阻，所述第一上拉电阻的第一端连接电源，第二端连接所述第二NMOS管的漏极和所述电源管理芯片的使能端。

其中，较佳方案是，所述电源管理电路还包括滤波电容，所述滤波电容的第一端与所述第一上拉电阻的第二端连接，所述滤波电容的第二端接地。

其中，较佳方案是，所述电源管理电路还包括第二上拉电阻，所述第二上拉电阻的第一端连接电源，第二端连接至所述第三NMOS管的漏极和所述第二NMOS管的栅极。

其中，较佳方案是，所述连通单元包括第一电阻，所述第一电阻的第一端连接所述二级开关单元的控制端和电源，第二端连接所述一级开关单元的第一端。

本实用新型还公开了一种NAS设备，包括DDR存储器和如前述所述的DDR存储器的电源管理电路，所述电源管理电路的降压单元与所述DDR存储器连接。

与现有技术相比，本实用新型实施例提供的DDR存储器的电源管理电路及NAS设备的有益效果在于：通过设置电源管理芯片、主控芯片、一级开关单元、二级开关单元以及连通单元，一级开关单元的控制端与主控芯片电连接，第二端接地，二级开关单元的控制端连接电源，二级开关单元的第一端连接电源和电源管理芯片的使能端，第二端接地，将连通单元设置在一级开关单元的第一端与二级开关单元的控制端之间，可以根据需求设置连通单元的电路，实现普通控制或更为精准的两级控制使能电源管理芯片的开启或关闭，开启或关闭降压单元的工作，从而开启或关闭对DDR存储器的供电，在所应用设备处于休眠状态下切断DDR存储器的电源供应，节省能量，提高DDR存储器和NAS设备的使用寿命。

附图说明

下面将结合附图及实施例对本实用新型的技术方案作进一步详细的说明，附图中：

图1是本实用新型实施例提供的DDR存储器的电源管理电路的结构框图；

图2是本实用新型实施例提供的电源管理芯片的部分电路示意图；

图3是本实用新型实施例一提供的电源管理芯片实现使能的电路示意图；

图4是本实用新型实施例二提供的电源管理芯片实现使能的电路示意图；

图5是本实用新型实施例三提供的NAS设备的结构框图。

图中各附图标记为：

10、DDR存储器的电源管理电路；

110、电源管理芯片；111、使能端；112、电源输入端；113、电源输出控制端；120、主控芯片；130、一级开关单元；140、二级开关单元；150、连通单元；151、常开关单元；160、降压单元；

100、NAS设备；20、DDR存储器；

Q1、第一NMOS管；Q2、第二NMOS管；Q3、第三NMOS管；R1、第一上拉电阻；R2、第二上拉电阻；R3、第一电阻；C1、滤波电容。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。现结合附图，对本实用新型的较佳实施例作详细说明。

实施例一

本实用新型实施例提供了一种DDR存储器的电源管理电路10，如图1至图3示，DDR存储器的电源管理电路10包括电源管理芯片110、主控芯片120、一级开关单元130、二级开关单元140、连通单元150和降压单元60。

电源管理芯片110设有使能端111、电源输入端112和电源输出控制端113，电源输入端112用于输入电源，电源输出控制端113用于输出控制信号。

降压单元160分别与电源输出控制端113和外部DDR存储器连接。降压单元160在电源输出控制端113输出的控制信号的控制下实现降压为DDR存储器供电。

主控芯片120用于输出电平信号。

一级开关单元130的控制端与主控芯片120电连接，第二端接地。

二级开关单元140的控制端连接电源，二级开关单元140的第一端连接电源和电源管理芯片110的使能端111，第二端接地。

连通单元150设于一级开关单元130的第一端与二级开关单元140的控制端之间，连通单元150用于连通一级开关单元130的第一端与二级开关单元140的控制端之间的通路。

其中，主控芯片120输出电平信号控制一级开关单元130的导通或断开，以导通或断开二级开关单元140，使能电源管理芯片110开启或关闭。

本申请通过设置电源管理芯片110、主控芯片120、一级开关单元130、二级开关单元140以及连通单元150，一级开关单元130的控制端与主控芯片120电连接，第二端接地，二级开关单元140的控制端连接电源，二级开关单元140的第一端连接电源和电源管理芯片110的使能端111，第二端接地，将连通单元150设置在一级开关单元130的第一端与二级开关单元140的控制端之间，可以根据需求设置连通单元150的电路，实现普通控制或更为精准的两级控制使能电源管理芯片110的开启或关闭，开启或关闭降压单元160的工作，从而开启或关闭对DDR存储器20的供电，在所应用设备处于休眠状态下切断DDR存储器20的电源供应，节省能量，提高DDR存储器20的使用寿命。

其中，主控芯片120输出的电平信号可以是高电平信号或低电平信号。主控芯片120输出的电平信号可以根据DDR存储器20是否工作，即DDR存储器20所应用的设备是否休眠输出高电平信号或低电平信号，如DDR存储器20所应用的NAS设备休眠，DDR存储器20无需工作，则主控芯片120基于NAS设备休眠输出对应的电平信号经一级开关单元130和二级开关单元140使能电源管理芯片110关闭，没有控制信号输出至降压单元160，断开DDR存储器20的电源供应。主控芯片120采用现有的芯片，可以是所应用的NAS设备上已有的芯片，输出电平信号，其输出电平信号的软件实现程序不属于本实用新型的改进。

电源管理芯片110具体可以采用RT8237E芯片。RT8237E芯片通常用于笔记本电脑和其他便携式设备中，用于管理电源供应和充电功能，RT8237E具有高效的电源管理能力，可帮助延长所应用设备寿命并提高设备的整体性能。

参考图1至图3，本实施例中，连通单元150包括常开关单元151，常开关单元151的控制端用于接收外部系统控制器集线器的高电平信号，第一端连接电源和二级开关单元140的控制端，第二端连接一级开关单元130的第一端。

通过设置常开关单元151，常开关单元151的控制端接收外部系统控制器集线器的高电平信号，保持常导通状态，导通一级开关单元130的第一端与二级开关单元140的控制端之间的通路，主控芯片120控制一级开关单元130的导通或断开，进而控制二级开关单元140的导通或断开。

在主控芯片120输出高电平信号的情况下，当外部系统控制器集线器对应的整体系统处于休眠状态，常开关单元151不会接收到高电平信号，一级开关单元130的第一端与二级开关单元140的控制端之间的通路断开；当外部系统控制器集线器对应的整体系统从休眠状态进入开机过程中，外部系统控制器集线器管理输出高电平信号，从而适配外部整体系统的启动顺序管理，在正确的时机输出高电平信号导通常开关单元151，进而导通一级开关单元130于二级开关单元140的之间通路，在正确的时机使能开启电源管理芯片110，为DDR存储器20供电，以确保DDR存储器20能够正常运行并达到最佳性能，实现两级精准控制。

其中，外部系统控制器集线器输出高电平信号是通过现有软件程序实现，如高电平信号本身是用于外部整体系统其他的工作相关控制，其软件实现程序不属于本实用新型的改进。

参考图1至图3，本实施例中，一级开关单元130包括第一NMOS管Q1，第一NMOS管Q1的控制端与主控芯片120电连接，漏极连接常开关单元151的第二端，源极接地。

通过设置第一NMOS管Q1，第一NMOS管Q1的栅极接收主控芯片120的电平信号，实现导通或断开，进而导通或断开二级开关单元140。第一NMOS管Q1具有较快速的开关速度，相对机械开关更小巧、噪音更小，小巧的外形有利于整体电路的小型化。

在其他实施例中，一级开关单元130可以使用继电器等开关器件。

参考图3，本实施例中，二级开关单元140包括第二NMOS管Q2，第二NMOS管Q2的栅极连接电源和常开关单元151的第一端，漏极连接电源和电源管理芯片110的使能端111，源极接地。

通过设置第二NMOS管Q2，接通或断开电源管理芯片110的使能端111与地端之间的通路，从而使得电源管理芯片110的使能端111为高电平或低电平，开启或关闭电源管理芯片110，接通或断开DDR存储器20的电源供应。第二NMOS管Q2具有较快速的开关速度、相对机械开关更小巧、噪音更小，小巧的外形有利于整体电路的小型化。

在其他实施例中，二级开关单元140可以使用继电器等开关器件。

参考图3，本实施例中，常开关单元151包括第三NMOS管Q3，第三NMOS管Q3的栅极用于接收外部系统控制器集线器的高电平信号，漏极连接电源和第二NMOS管Q2的栅极，源极连接第一NMOS管Q1的漏极。

通过设置第三NMOS管Q3，第三NMOS管Q3的栅极接收外部系统控制器集线器的高电平信号，导通第一NMOS管Q1的漏极与第二NMOS管Q2的栅极之间的通路。第三NMOS管Q3具有较快速的开关速度、相对机械开关更小巧、噪音更小，小巧的外形有利于整体电路的小型化。

在其他实施例中，常开关单元151可以使用继电器等开关器件。

参考图2和图3，本实施例中，电源管理电路还包括第一上拉电阻R1，第一上拉电阻R1的第一端连接电源，第二端连接第二NMOS管Q2的漏极和电源管理芯片110的使能端111。

通过设置第一上拉电阻R1，当第二NMOS管Q2处于截止状态，第一上拉电阻R1将电源管理芯片110的使能端111上拉钳位在电源的电平，处于高电平状态，使电源管理芯片110的使能端111电平保持稳定，使能开启电源管理芯片110，为DDR存储器20供电。具体而言，电源的电平可以是5V。

进一步地，电源管理电路还包括滤波电容C1，滤波电容C1的第一端与第一上拉电阻R1的第二端连接，滤波电容C1的第二端接地。滤波电容C1与第一上拉电阻R1配合形成RC电路，起到时间延迟的作用，使使能端111的电平波形平滑。

参考图2和图3，本实施例中，电源管理电路还包括第二上拉电阻R2，第二上拉电阻R2的第一端连接电源，第二端连接至第三NMOS管Q3的漏极和第二NMOS管Q2的栅极。

通过设置第二上拉电阻R2，当第一NMOS管Q1和第三NMOS管Q3处于截止状态，第二上拉电阻R2将第二NMOS管Q2的栅极上拉钳位在电源的电平，处于高电平状态，导通第二NMOS管Q2，进而将电源管理芯片110的使能端111的电平拉低，关闭电源管理芯片110，断开DDR存储器20的电源供应。

本实施例中，DDR存储器的电源管理电路10的具体工作原理如下：

主控芯片120输出高电平信号，第一NMOS管Q1导通，第三NMOS管Q3的栅极接收外部系统控制器集线器的高电平信号实现导通，第一NMOS管Q1导通和第三NMOS管Q3的导通将第二NMOS管Q2的栅极的电平拉低为低电平，第二NMOS管Q2截止，电源管理芯片110的使能端111被电源通过第一上拉电阻R1拉高至电源的电平，处于高电平状态，使能开启电源管理芯片110，电源管理芯片110的电源输出控制端113控制给DDR存储器20供电。主控芯片120输出低电平信号，第一NMOS管Q1截止，第三NMOS管Q3的栅极接收外部系统控制器集线器的高电平信号实现导通，由于第一NMOS管Q1截止，第三NMOS管Q3与地端之间的通路断开，第三NMOS管Q3的源极悬空，第二NMOS管Q2的栅极的电平通过第二上拉电阻R2拉高到高电平状态，第二NMOS管Q2导通，将电源管理芯片110的使能端111被电源拉低到低电平，使能关闭电源管理芯片110，电源管理芯片110的电源输出控制端113不输出控制，断开DDR存储器20的电源供应，实现在DDR存储器20不需要工作的时候切断电源供应，节省能量，提高DDR存储器20和NAS设备的使用寿命。

实施例二

本实施例与实施例一的不同之处在于，本实施例中，参考图1、图2和图4，连通单元150包括第一电阻R3，第一电阻R3的第一端连接二级开关单元140的控制端和电源，第二端连接一级开关单元130的第一端。

通过设置第一电阻R3，连通二级开关单元140的控制端和电源，第二端连接一级开关单元130的第一端之间的通路，当主控芯片120输出高电平信号，一级开关单元130导通，将二级开关单元140的控制端的电平拉低为低电平，二级开关单元140断开，电源管理芯片110的使能端111连接电源处于高电平状态，电源管理芯片110的电源输出控制端113控制给DDR存储器20供电。当主控芯片120输出低电平信号，一级开关单元130截止，二级开关单元140的控制端连接电源处于高电平状态，二级开关单元140导通，将电源管理芯片110的使能端111被电源拉低到低电平，使能关闭电源管理芯片110，电源管理芯片110的电源输出控制端113不输出控制，断开DDR存储器20的电源供应。

本实施例中，通过第一电阻R3连通二级开关单元140的控制端和电源，第二端连接一级开关单元130的第一端之间的通路，以较低的成本控制实现使能电源管理芯片110的开启或关闭，从而开启或关闭对DDR存储器20的供电，在DDR存储器20不需要工作的时候切断电源供应，节省能量，提高DDR存储器20的使用寿命。

进一步，当一级开关单元130包括第一NMOS管Q1，二级开关单元140包括第二NMOS管Q2，第一电阻R3的第一端接第二NMOS管Q2的栅极和电源，第二端连接第一NMOS管Q1的漏极。

实施例三

本实施例提供一种NAS设备100，参考图5，NAS设备100包括DDR存储器20和如前述的DDR存储器的电源管理电路10，电源管理电路的降压单元160与DDR存储器20连接。

本实施例的NAS设备100中DDR存储器的电源管理电路10通过设置电源管理芯片110、主控芯片120、一级开关单元130、二级开关单元140以及连通单元150，一级开关单元130的控制端与主控芯片120电连接，第二端接地，二级开关单元140的控制端连接电源，二级开关单元140的第一端连接电源和电源管理芯片110的使能端111，第二端接地，将连通单元150设置在一级开关单元130的第一端与二级开关单元140的控制端之间，可以根据需求设置连通单元150的电路，实现普通控制或更为精准的两级控制使能电源管理芯片110的开启或关闭，开启或关闭降压单元160的工作，从而开启或关闭对DDR存储器20的供电，在所应用设备处于休眠状态下切断DDR存储器20的电源供应，节省能量，提高DDR存储器20和NAS设备100的使用寿命。

应当理解的是，以上实施例仅用以说明本实用新型的技术方案，而非对其限制，对本领域技术人员来说，可以对上述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而所有这些修改和替换，都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种DDR存储器的电源管理电路，其特征在于，包括：

电源管理芯片，其设有使能端、电源输入端和电源输出控制端，所述电源输入端用于输入电源，所述电源输出控制端用于输出控制信号；

降压单元，分别与所述电源输出控制端和外部DDR存储器连接；

主控芯片，用于输出电平信号；

一级开关单元，所述一级开关单元的控制端与所述主控芯片电连接，第二端接地；

二级开关单元，所述二级开关单元的控制端连接电源，所述二级开关单元的第一端连接电源和所述电源管理芯片的使能端，第二端接地；

连通单元，设于所述一级开关单元的第一端与所述二级开关单元的控制端之间，所述连通单元用于连通所述一级开关单元的第一端与所述二级开关单元的控制端之间的通路；

其中，所述主控芯片输出电平信号控制所述一级开关单元的导通或断开，以导通或断开所述二级开关单元，使能所述电源管理芯片开启或关闭。

2.根据权利要求1所述的DDR存储器的电源管理电路，其特征在于，所述连通单元包括常开关单元，所述常开关单元的控制端用于接收外部系统控制器集线器的高电平信号，第一端连接电源和所述二级开关单元的控制端，第二端连接所述一级开关单元的第一端。

3.根据权利要求2所述的DDR存储器的电源管理电路，其特征在于，所述一级开关单元包括第一NMOS管，所述第一NMOS管的栅极与所述主控芯片电连接，漏极连接所述常开关单元的第二端，源极接地。

4.根据权利要求3所述的DDR存储器的电源管理电路，其特征在于，所述二级开关单元包括第二NMOS管，所述第二NMOS管的栅极连接电源和所述常开关单元的第一端，漏极连接电源和所述电源管理芯片的使能端，源极接地。

5.根据权利要求4所述的DDR存储器的电源管理电路，其特征在于，所述常开关单元包括第三NMOS管，所述第三NMOS管的栅极用于接收外部系统控制器集线器的高电平信号，漏极连接电源和所述第二NMOS管的栅极，源极连接所述第一NMOS管的漏极。

6.根据权利要求4所述的DDR存储器的电源管理电路，其特征在于，所述电源管理电路还包括第一上拉电阻，所述第一上拉电阻的第一端连接电源，第二端连接所述第二NMOS管的漏极和所述电源管理芯片的使能端。

7.根据权利要求6所述的DDR存储器的电源管理电路，其特征在于，所述电源管理电路还包括滤波电容，所述滤波电容的第一端与所述第一上拉电阻的第二端连接，所述滤波电容的第二端接地。

8.根据权利要求5所述的DDR存储器的电源管理电路，其特征在于，所述电源管理电路还包括第二上拉电阻，所述第二上拉电阻的第一端连接电源，第二端连接至所述第三NMOS管的漏极和所述第二NMOS管的栅极。

9.根据权利要求2所述的DDR存储器的电源管理电路，其特征在于，所述连通单元包括第一电阻，所述第一电阻的第一端连接所述二级开关单元的控制端和电源，第二端连接所述一级开关单元的第一端。

10.一种NAS设备，其特征在于，包括DDR存储器和如权利要求1至9任一所述的DDR存储器的电源管理电路，所述电源管理电路的降压单元与所述DDR存储器连接。