CN222320251U - Lga模块装置 - Google Patents

Lga模块装置 Download PDF

Info

Publication number
CN222320251U
CN222320251U CN202420623336.2U CN202420623336U CN222320251U CN 222320251 U CN222320251 U CN 222320251U CN 202420623336 U CN202420623336 U CN 202420623336U CN 222320251 U CN222320251 U CN 222320251U
Authority
CN
China
Prior art keywords
section
soc
lga module
pin
hkr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202420623336.2U
Other languages
English (en)
Inventor
谢中祥
罗斌
康雷
杨伦
李晓伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202420623336.2U priority Critical patent/CN222320251U/zh
Application granted granted Critical
Publication of CN222320251U publication Critical patent/CN222320251U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供了一种LGA模块装置,包括:SoC器件,其沿第一方向具有第一引脚间距;电源和内存装置,其与所述SoC器件连接,并且与所述SoC器件一起被包围在封装壳体内;以及位于所述封装壳体的底表面上的多个输出引脚,其中,所述多个输出引脚被划分为第一区段和第二区段,所述第一区段位于所述封装壳体的底表面的中心并且沿所述第一方向具有第二引脚间距,并且所述第二区段包围所述第一区段并且沿所述第一方向具有第三引脚间距,其中,所述第二引脚间距和所述第三引脚间距均大于所述第一引脚间距。

Description

LGA模块装置
技术领域
本公开总体上涉及集成电路封装技术,并且更具体地,涉及一种LGA模块装置。
背景技术
SoC(系统级芯片)是芯片内不同功能电路的高度集成的芯片产品。SoC因其集成度高、功耗低且性能优良,得到了广泛应用。SoC器件具有一定的复杂性,其在小外形尺寸中提供许多接口,例如时钟、信号、协议和电源接口等等。随着SoC器件的集成度不断提高,器件外形尺寸不断减小,接口的密集程度也不断增大。因此,在将SoC器件安装到PCB板上时,也遇到更多的挑战。
实用新型内容
鉴于上述问题,本公开提供了一种LGA模块装置,包括:SoC器件,其沿第一方向具有第一引脚间距;电源和内存装置,其与所述SoC器件连接,并且与所述SoC器件一起被包围在封装壳体内;以及位于所述封装壳体的底表面上的多个输出引脚,其中,所述多个输出引脚被划分为第一区段和第二区段,所述第一区段位于所述封装壳体的底表面的中心并且沿所述第一方向具有第二引脚间距,并且所述第二区段包围所述第一区段并且沿所述第一方向具有第三引脚间距,其中,所述第二引脚间距和所述第三引脚间距均大于所述第一引脚间距。
在实施例中,所述第一区段被配置为接地。
在实施例中,所述第二区段被配置为将所述封装壳体内的所述SoC器件的引脚引出。
在实施例中,所述第一引脚间距为0.354mm。
在实施例中,所述第二引脚间距为1.6mm。
在实施例中,所述第三引脚间距为1.5mm。
在实施例中,所述第一区段被设置为正方形。
在实施例中,所述第二区段被设置为沿着所述封装壳体的每条边布置三列引脚。
附图说明
附图被并入本文并形成说明书的一部分,例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理,并使相关领域的技术人员能够做出和使用本公开。
图1示出了示出了HKR SoC器件的封装。
图2示出了根据实施例的将HKR SoC器件重新封装成LGA模块装置的示意图。
图3示出了根据实施例的LGA模块装置的封装引脚示意图。
将参考附图描述各实施例。
具体实施方式
现在将参考示例实施方式讨论本文描述的主题。应该理解,讨论这些实施方式只是为了使得本领域技术人员能够更好地理解从而实现本文描述的主题,并非是对权利要求书中所阐述的保护范围、适用性或者示例的限制。可以在不脱离本公开内容的保护范围的情况下,对所讨论的元素的功能和排列进行改变。各个示例可以根据需要,省略、替代或者添加各种过程或组件。例如,所描述的方法可以按照与所描述的顺序不同的顺序来执行,以及各个步骤可以被添加、省略或者组合。另外,相对一些示例所描述的特征在其它例子中也可以进行组合。
要指出的是,在说明书中提到“一个实施例”、“实施例”、“一些实施例”等表示所述的实施例可包括特定的特征、结构或特性,但未必每个实施例都包括该特定特征、结构或特性。此外,这样的措辞用语未必是指相同的实施例。另外,在结合实施例描述特定的特征、结构或特性时,结合明确或未明确描述的其它实施例实现此类特征、结构或特性应在相关领域技术人员的知识范围之内。
随着SoC领域技术的不断发展,一些SoC产品的集成度不断得到提升,并且产品尺寸不断减小。Hawk River(HKR SoC)是一种新型SoC器件产品,其集成了更多的相机输入并且能够处理更多的相机输入数据,使复杂的多相机系统得以简化。HKR SoC具有更低的功耗和更小的外形尺寸,因而其输出引脚/外部接口更加密集,间距更小。
然而,由于HKR SoC产品的非常小的引脚间距,基于HKR SoC产品的整个电路系统必需使用T4印刷电路板(T4-PCB)进行设计,因为T4-PCB能够兼容更小间距的输出引脚。同时,电路系统中的其他器件,例如内存、电源等,都必需经过重新设计,以便安装到T4-PCB上。这对于用户来说是复杂的,且设计难度较高。此外,T4-PCB本身的成本相对较高,导致基于HKR SoC产品和T4-PCB的整个电路系统的成本都较高。
因此,为了使HKR SoC产品能够使用当今普遍使用的T3-PCB进行设计,本公开了提出了将HKR SoC产品重新封装成LGA模块装置,使得LGA模块装置的输出引脚/外部接口的间距较大,能够与T3-PCB兼容。此外,在该LGA模块装置中,将HKR SoC产品与必要的内存和电源封装在一起,使得LGA模块装置的输出引脚仅包括用户所需的功能引脚,这也使得露出的引脚的数量得以减少,从而简化了安装过程。
图1分别以顶视图和底视图示出了HKR SoC器件的封装。参考图1,如顶视图中所示,HKR SoC器件的正面最大尺寸为D=11.5mm,E=12.5mm。如底视图中所示,HKR SoC器件的背面密集分布着输出引脚/外部接口。每个输出引脚采用焊球的形式。在实施例中,焊球的最大直径为b=0.26mm,并且焊球之间的间距为s=0.354mm。
在实际应用时,由于焊球间距非常小,焊球分布极为密集,因而该HKR SoC器件必需采用T4-PCB电路板来进行设计。进而,必要的电源和内存等器件也必需进行重新设计,以便安装到T4-PCB电路板上。可以想到,这种复杂的设计工作对于用户而言具有挑战性,导致使用不简便。
图2示出了根据实施例的将HKR SoC器件重新封装成LGA模块装置的示意图。在实施例中,本公开所提及的HKR SoC被标记为HKR1E。
在本公开的实施方案中,将HKR SoC与内存装置和电源装置连接在一起,置于一个封装壳体内,以形成LGA模块装置。如图2所示,HKR SoC分别与LPDDR4x内存和QSPI闪存连接。在一个实施例中,LPDDR4x可以选择为4GB的容量,并且QSPI闪存可以选择为512MB的容量。在其他实施例中,LPDDR4x内存和QSPI闪存可以根据使用需要而采用其他容量。可以理解,根据本公开所提供的方案,LPDDR4x内存和QSPI闪存可以容易地替换。这样一来,通过将HKR SoC器件与内存、闪存以及电源装置等必要装置一起布置在一个封装壳体内,形成完整的LGA封装模块,可以简化HKR SoC的后续安装。换言之,用户在使用HKR SoC器件时,可以不必再额外设计电源和内存等的连接和布局,而是直接应用封装好的LGA模块装置。
在图2中,还示出了HKR SoC的输出引脚与LGA模块装置的输出引脚的连接。如图所示,可以将HKR SoC的PCIe输出引脚、CSI TX引脚、CSI RX引脚、GPIO引脚、USB引脚、SPI引脚、SDIO引脚等功能引脚分别与LGA模块装置的输出引脚连接。在一些实施例中,可以仅将上述功能引脚中的部分引脚引出到LGA模块装置的封装壳体的外部。在其他实施例中,还可以将其他所需的功能引脚引出。在实施例中,可以选择要引出的HKR SoC的功能引脚,使得仅仅用户需要使用的功能引脚被引出到LGA模块装置的封装壳体的外部,从而减少LGA模块装置的引脚数量,进而简化LGA模块的安装。
图3示出了根据实施例的LGA模块装置的封装引脚示意图。根据实施例,已经通过图2所示的方式将图1中所示的HKR SoC器件重新封装为如图3所示的LGA模块装置。图3示出了所形成的LGA模块装置的引脚布局示意图。
如图3所示,相对于图1中所述的HKR SoC器件的引脚布局,图3所示的LGA模块装置的引脚的密集度得到了改善。在实施例中,重新封装的模块装置的外形尺寸为50mm x50mm。
如图3所示,LGA模块装置的引脚布局可以分为第一区段和第二区段。在该实施例中,第一区段为位于封装壳体的底表面的中心的区域,其被设计为具有24mm x 24mm的尺寸的正方形。在其他实施例中,第一区段可以被设计为具有其他形状或尺寸。在该实施例中,第二区段沿整个LGA模块装置的底表面的周界布置,并且包围第一区段。在本公开的实施方案中,第一区段被配置为接地,使器件的电性能稳定。第二区段被配置为与HKR SoC器件的各种所需的功能引脚连接,以将这些功能引脚引出到封装壳体外部,从而通过PCB电路板进行连接。在一些实施例中,第二区段被设计为沿着封装壳体每条边布置三列引脚。在其他实施例中,第二区段可以具有其他布置方式。
在该实施例中,如图3所示,在第一区段中,沿第一方向(图3中的水平方向),在相邻的充当引脚的金属接点之间的间距为1.6mm。在第二区段中,沿第一方向相邻的金属接点或引脚之间的间距为1.5mm。在其他实施例中,根据使用需要,引脚间距可以被设计为其他合适的尺寸。可以理解,相比于图1所示的HKR SoC器件的0.354mm的焊球间距,这种LGA模块装置的较大间距能够更好地适配T3-PCB电路板,使得工艺成本得到降低。
应当理解,在本公开的实施例中,SoC器件不限于上述HKR SoC器件。实际上,对于任何小尺寸、小焊盘间距的SoC器件,本公开的封装方式都是适用的。例如,本公开的上述形成LGA模块的封装方法可以适用于HKR SoC器件的后续世代的产品,或者其他因焊盘间距较小而必需使用成本较高的PCB板进行重新设计的SoC器件。
根据上述实施例,本公开提供了一种新型的基于HKR SoC的LGA模块装置,其中配置有诸如HKR SoC等的SoC器件、以及与其连接的内存装置和电源装置,使得在获得能够与T3-PCB的安装适配的模块装置的同时,还可以省去对内存和电源装置的设计,从而通过避免使用T4-PCB进行设计而节约了成本,并且降低了用户使用HKR SoC等的SoC产品的设计难度。
本公开内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本公开内容。对于本领域普通技术人员来说,对本公开内容进行的各种修改是显而易见的,并且,也可以在不脱离本公开内容的保护范围的情况下,将本文所定义的一般性原理应用于其它变型。因此,本公开内容并不限于本文所描述的示例和设计,而是与符合本文公开的原理和新颖性特征的最广范围相一致。

Claims (8)

1.一种LGA模块装置,包括:
SoC器件,其沿第一方向具有第一引脚间距;
电源和内存装置,其与所述SoC器件连接,并且与所述SoC器件一起被包围在封装壳体内;以及
位于所述封装壳体的底表面上的多个输出引脚,
其中,所述多个输出引脚被划分为第一区段和第二区段,所述第一区段位于所述封装壳体的底表面的中心并且沿所述第一方向具有第二引脚间距,并且所述第二区段包围所述第一区段并且沿所述第一方向具有第三引脚间距,
其中,所述第二引脚间距和所述第三引脚间距均大于所述第一引脚间距。
2.根据权利要求1所述的LGA模块装置,其中,所述第一区段被配置为接地。
3.根据权利要求1所述的LGA模块装置,其中,所述第二区段被配置为将所述封装壳体内的所述SoC器件的引脚引出。
4.根据权利要求1所述的LGA模块装置,其中,所述第一引脚间距为0.354mm。
5.根据权利要求1所述的LGA模块装置,其中,所述第二引脚间距为1.6mm。
6.根据权利要求1所述的LGA模块装置,其中,所述第三引脚间距为1.5mm。
7.根据权利要求1所述的LGA模块装置,其中,所述第一区段被设置为正方形。
8.根据权利要求1所述的LGA模块装置,其中,所述第二区段被设置为沿着所述封装壳体的每条边布置三列引脚。
CN202420623336.2U 2024-03-28 2024-03-28 Lga模块装置 Active CN222320251U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202420623336.2U CN222320251U (zh) 2024-03-28 2024-03-28 Lga模块装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202420623336.2U CN222320251U (zh) 2024-03-28 2024-03-28 Lga模块装置

Publications (1)

Publication Number Publication Date
CN222320251U true CN222320251U (zh) 2025-01-07

Family

ID=94091537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202420623336.2U Active CN222320251U (zh) 2024-03-28 2024-03-28 Lga模块装置

Country Status (1)

Country Link
CN (1) CN222320251U (zh)

Similar Documents

Publication Publication Date Title
CN100356361C (zh) 多配置接口设备和用于产生多配置接口设备的方法
US8379391B2 (en) Memory module with vertically accessed interposer assemblies
US7423885B2 (en) Die module system
US7061785B2 (en) Stacked large-scale integrated circuit (LSI) semiconductor device with miniaturization and thinning of package
US10025354B2 (en) System module and mobile computing device including the same
US9846756B2 (en) Layout method for printed circuit board
US20060053345A1 (en) Thin module system and method
US6381140B1 (en) Memory module
US20050162839A1 (en) Shared via decoupling for area arrays components
US7269025B2 (en) Ballout for buffer
CN222320251U (zh) Lga模块装置
US7677902B2 (en) Extended package substrate
CN109511224B (zh) 一种印刷电路板
US6384346B1 (en) Trace layout of a printed circuit board with AGP and PCI slots
US20090268422A1 (en) Scalable electronic package assembly for memory devices and other terminated bus structures
WO2025189936A1 (zh) 无线模组、智能交互显示设备、电路主板和电子设备
JP2633036B2 (ja) 制御装置
US20060129732A1 (en) Multi-socket circuit board chip bridging device
CN210955087U (zh) 调试板与产品板互连调试装置
KR20080039995A (ko) 인덕턴스 값 감소 방법 및 전자 어셈블리
US20110090660A1 (en) Printed circuit board
CN209897349U (zh) 印刷电路板和板卡
WO2011103731A1 (zh) 一种无线通讯模块和一种封装方法
CN217546414U (zh) 一种Layout封装的印刷电路板
CN108256269B (zh) 一种处理器芯片及印制电路板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant