CN221466572U - 一种导线架封装结构 - Google Patents
一种导线架封装结构 Download PDFInfo
- Publication number
- CN221466572U CN221466572U CN202323525725.6U CN202323525725U CN221466572U CN 221466572 U CN221466572 U CN 221466572U CN 202323525725 U CN202323525725 U CN 202323525725U CN 221466572 U CN221466572 U CN 221466572U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- die
- package structure
- chip bonding
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 29
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010146 3D printing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000000110 selective laser sintering Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- -1 PA) Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本申请提供了一种导线架封装结构，其包括芯片焊盘；多个引脚，所述引脚的一端与所述芯片焊盘连接，所述引脚的另一端向远离所述芯片焊盘的方向沿竖直方向延伸，所述引脚延伸的方向与所述芯片焊盘之间的夹角为90°。本申请的优点在于：加工过程简单，无需采用蚀刻工艺，材料消耗小，有利于降低生产成本。
Description
技术领域
本申请涉及芯片制造领域，具体而言，涉及一种导线架封装结构。
背景技术
导线架用于在半导体封装中提供芯片对外电路的连接。现有技术通常采用蚀刻加工(Etching)的方式制作导线架。图1示出了一个现有技术的导线架封装结构的导线架的生产流程示意图。如图1所示，现有技术的导线架封装结构的导线架的生产流程包括多个步骤，步骤9001：设置铜板901；步骤9002：蚀刻铜板901，在铜板901的一侧形成第一凹槽902；步骤9003：在第一凹槽902中填充绝缘体903；步骤9004：蚀刻铜板901，在铜板的另一侧形成第一凹槽904；步骤9005：在铜板901两侧的表面设置种子层905。从上述生产流程可以看出，通过蚀刻技术生产导线架对铜的消耗较多且步骤较为复杂。
综上所述，本领域需要提供一种导线架封装结构，其能够克服现有技术的缺陷。
实用新型内容
本申请提供了一种导线架封装结构，其能够解决现有技术的问题。本申请的目的通过以下技术方案得以实现。
本申请的一个实施方式提供了一种导线架封装结构，其包括：芯片焊盘；多个引脚，引脚的一端与芯片焊盘连接，引脚的另一端向远离芯片焊盘的方向沿竖直方向延伸，引脚延伸的方向与芯片焊盘之间的夹角为90°。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中引脚的表面有多个第一曲面外凸结构。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个第一曲面外凸结构在引脚的竖直表面上向引脚外侧凸出的高度不相同。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个引脚包括第一引脚段、弯折段和第二引脚段，第一引脚段通过引脚段和第二引脚段连接，弯折段的外侧为外凸曲面。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中芯片焊盘的外侧边缘有多个第二曲面外凸结构。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中芯片焊盘的顶部表面有多个第三曲面外凸结构。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括芯片，芯片设置于芯片焊盘上方，多个引脚位于芯片的四周且围绕芯片设置。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括多个打线，打线连接芯片和芯片焊盘。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构以倒置方式与外部部件连接，打线朝向外部部件的方向。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构以倒置方式与外部部件连接，芯片的主动面朝向外部部件的方向。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括第一基板，第一基板位于芯片焊盘的下方且位于与芯片相对的一侧。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括第二基板，第二基板位于芯片焊盘的上方且覆盖芯片焊盘和芯片。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个引脚分别从第二基板的外表面伸出。
根据本申请实施方式导线架封装结构的优点在于：加工过程简单，无需采用蚀刻工艺，材料消耗小，有利于降低生产成本。
附图说明
通过参照以下附图对本申请非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。
图1示出了一个现有技术的导线架封装结构的导线架的生产流程示意图；
图2示出了根据本申请一个实施例的导线架封装结构倒装在外部部件上方的侧视示意图；
图3示出了如图2所示的根据本申请一个实施例的导线架封装结构的俯视示意图；
图4示出了如图3所示的根据本申请一个实施例的导线架封装结构的A部放大示意图；
图5示出了如图3所示的根据本申请一个实施例的导线架封装结构的侧视示意图；
图6示出了根据本申请一个实施例的导线架封装结构的生产流程示意图。
标号和部件名称：1-芯片焊盘，2-引脚，3-芯片，4-打线，5-第一基板，6-第二基板，7-外部部件，10-导线架封装结构，11-第二曲面外凸结构，12-第三曲面外凸结构，21-第一引脚段，22-弯折段，23-第二引脚段，24-第一曲面外凸结构，31-衬垫，32-主动面，101-第一基板，102-芯片焊盘，103-引脚，104-芯片，105-打线，106-第二基板，901-铜板，902-第一凹槽，903-绝缘体，904-第二凹槽，905-种子层。
具体实施方式
下面结合附图和实施例说明本申请的具体实施方式，通过本说明书记载的内容，本领域技术人员可以清楚完整地了解本申请的技术方案、解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外，为了便于描述，附图中仅示出了与本申请相关的部分。
应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料、蓝宝石晶片、聚酰胺纤维(Polyamide，PA)，聚酰亚胺(Polyimide，PI)，环氧树脂(Epoxy)，聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维，FR-4环氧玻璃布层压板，PP(PrePreg，预浸材料或称为半固化树脂、半固化片)或ABF(Ajinomoto Build-up Film)等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图2示出了根据本申请一个实施例的导线架封装结构倒装在外部部件上方的侧视示意图；图3示出了如图2所示的根据本申请一个实施例的导线架封装结构的俯视示意图；图4示出了如图3所示的根据本申请一个实施例的导线架封装结构的A部放大示意图；图5示出了如图3所示的根据本申请一个实施例的导线架封装结构的侧视示意图。如图2-5所示，导线架封装结构包括芯片焊盘1；多个引脚2，引脚2的一端与芯片焊盘1连接，引脚2的另一端向远离芯片焊盘1的方向沿竖直方向延伸，引脚2延伸的方向与芯片焊盘1之间的夹角大致为90°。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中引脚2的表面有多个第一曲面外凸结构24。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个第一曲面外凸结构24在引脚2的竖直表面上向引脚2外侧凸出的高度不相同。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个引脚2包括第一引脚段21、弯折段22和第二引脚段23，第一引脚段21通过引脚段和第二引脚段23连接，弯折段22的外侧为外凸曲面。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中第一引脚段21的一端与芯片焊盘1连接，第一引脚段21的另一端向远离芯片焊盘1的方向沿竖直方向延伸，第一引脚段21延伸的方向与芯片焊盘1之间的夹角为90°，第一引脚段21的另一端通过弯折段22与第二引脚段23连接，第一引脚段21与第二引脚段23之间的夹角大致为90°。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中芯片焊盘1的外侧边缘有多个第二曲面外凸结构11。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中芯片焊盘1的顶部表面有多个。
需要说明的是处于绘图方便的目的，第三曲面外凸结构12未在图2中示出，第一曲面外凸结构24和第二曲面外凸结构11也均未在图3中示出。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括芯片3，芯片3设置于芯片焊盘1上方，多个引脚2位于芯片3的四周且围绕芯片3设置。优选地，导线架封装结构包括四个引脚2，四个引脚2分别设置在靠近导线架封装结构四角的位置上。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括多个打线4，打线4连接芯片3和芯片焊盘1，芯片3通过衬垫31与打线4链接。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构以倒置方式与外部部件7连接，打线4朝向外部部件7的方向。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构10以倒置方式与外部部件7连接，芯片3的主动面32朝向外部部件7的方向。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括第一基板5，第一基板5位于芯片焊盘1的下方且位于与芯片3相对的一侧。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中导线架封装结构还包括第二基板6，第二基板6位于芯片焊盘1的上方且覆盖芯片焊盘1和芯片3。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中多个引脚2分别从第二基板6的外表面伸出。
在一些可选的实施方式中，根据本申请的上述一个实施方式提供的导线架封装结构，其中芯片焊盘1和引脚2使用金属粉末材料通过3D打印技术制成，金属粉末材料包括但不限于铜合金粉末、银合金粉末等，采用的3D打印技术包括但不限于纳米颗粒喷射金属成型(NPJ)、选区激光烧结(SLS)、选区激光熔化(SLM)、激光近净成型(LENS)、粘结剂喷射增材制造(BJAM)等。
图6示出了根据本申请一个实施例的导线架封装结构的生产流程示意图。如图6所示，导线架封装结构的生产流程包括多个步骤：
步骤1001：设置第一基板101；
步骤1002：使用3D打印工艺制作导线架，将导线架设置在第一基板101上，其中，导线架包括芯片焊盘102和引脚103，芯片焊盘102设置于第一基板101的表面，引脚103的一端与芯片焊盘102连接，引脚103的另一端想上伸出；
步骤1003：将芯片104设置在芯片焊盘102上，使用打线105连接芯片104和芯片焊盘102；以及
步骤1004：将第二基板106设置在第一基板101上方，其中，第二基板106覆盖芯片焊盘102、芯片104、打线105和引脚103与芯片焊盘102连接的一端，引脚103的另一端从第二基板106的表面伸出。
根据本申请实施方式导线架封装结构的优点在于：加工过程简单，无需采用蚀刻工艺，材料消耗小，有利于降低生产成本。
尽管已参考本申请的特定实施例描述并说明了本申请，但这些描述和说明并不是用于限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由权利要求限定的本申请的保护范围。归因于制造过程中的变量等等，本申请中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的，可根据本申请的目的和精神做出修改，所有这些修改都在权利要求的保护范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，在不脱离本申请的启示的情况下，可重新组合、细分或排列这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种导线架封装结构，其特征在于，包括：
芯片焊盘；
多个引脚，所述引脚的一端与所述芯片焊盘连接，所述引脚的另一端向远离所述芯片焊盘的方向沿竖直方向延伸，所述引脚延伸的方向与所述芯片焊盘之间的夹角为90°。
2.根据权利要求1所述的导线架封装结构，其特征在于，所述引脚的表面有多个第一曲面外凸结构。
3.根据权利要求2所述的导线架封装结构，其特征在于，所述多个第一曲面外凸结构在所述引脚的竖直表面上向所述引脚外侧凸出的高度不相同。
4.根据权利要求1所述的导线架封装结构，其特征在于，所述多个引脚包括第一引脚段、弯折段和第二引脚段，所述第一引脚段通过所述引脚段和所述第二引脚段连接，所述弯折段的外侧为外凸曲面。
5.根据权利要求1所述的导线架封装结构，其特征在于，所述芯片焊盘的外侧边缘有多个第二曲面外凸结构。
6.根据权利要求5所述的导线架封装结构，其特征在于，所述芯片焊盘的顶部表面有多个第三曲面外凸结构。
7.根据权利要求1所述的导线架封装结构，其特征在于，所述导线架封装结构还包括芯片，所述芯片设置于所述芯片焊盘上方，所述多个引脚位于所述芯片的四周且围绕所述芯片设置。
8.根据权利要求7所述的导线架封装结构，其特征在于，所述导线架封装结构还包括多个打线，所述打线连接所述芯片和所述芯片焊盘。
9.根据权利要求8所述的导线架封装结构，其特征在于，所述导线架封装结构以倒置方式与外部部件连接，所述打线朝向所述外部部件的方向。
10.根据权利要求7所述的导线架封装结构，其特征在于，所述导线架封装结构以倒置方式与外部部件连接，所述芯片的主动面朝向所述外部部件的方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323525725.6U CN221466572U (zh) | 2023-12-22 | 2023-12-22 | 一种导线架封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323525725.6U CN221466572U (zh) | 2023-12-22 | 2023-12-22 | 一种导线架封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221466572U true CN221466572U (zh) | 2024-08-02 |
Family
ID=92359415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202323525725.6U Active CN221466572U (zh) | 2023-12-22 | 2023-12-22 | 一种导线架封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221466572U (zh) |
-
2023
- 2023-12-22 CN CN202323525725.6U patent/CN221466572U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418940B2 (en) | Structures and methods for stack type semiconductor packaging | |
| US7459778B2 (en) | Chip on board leadframe for semiconductor components having area array | |
| US7893547B2 (en) | Semiconductor package with a support structure and fabrication method thereof | |
| US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| EP1179844A2 (en) | Semiconductor packaging | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| JP2007123595A (ja) | 半導体装置及びその実装構造 | |
| CN112447534A (zh) | 封装体及其制备方法 | |
| CN1855450A (zh) | 高散热性的半导体封装件及其制法 | |
| US11495531B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN221466572U (zh) | 一种导线架封装结构 | |
| US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
| US20210098358A1 (en) | Semiconductor package | |
| US20020187591A1 (en) | Packaging process for semiconductor package | |
| US10770375B2 (en) | Semiconductor device | |
| CN100463132C (zh) | 晶片封装结构及其制造方法 | |
| CN220796738U (zh) | 封装结构 | |
| JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 | |
| CN214279951U (zh) | 半导体封装结构 | |
| CN220672563U (zh) | 一种封装装置 | |
| US7348660B2 (en) | Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package | |
| CN220543909U (zh) | 一种电子装置 | |
| US11495511B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| CN219497771U (zh) | 半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |